【課題】ヒューズ素子の列数増に伴うトリミング時間の伸長を抑制する。
【解決手段】ｘ方向に延伸する接地配線Ｇと、接地配線のｙ方向の一方側に設けられたヒューズ素子領域Ａにｘ方向に沿って３列に並べて配置され、かつそれぞれの一端が接地配線Ｇに共通に接続される複数のヒューズ素子と、ヒューズ素子領域Ａを挟んで接地配線Ｇの反対側に設けられ、ヒューズ素子領域Ａに配置された複数のヒューズ素子それぞれの他端と接続される救済回路とを備え、上記複数のヒューズ素子は、それぞれ1つの欠陥選択線を示すアドレス情報を記憶する複数のヒューズ素子グループに所定個ずつグループ化され、同一のヒューズ素子グループに属する所定個のヒューズ素子は、同一列に配置されることを特徴とする （もっと読む）

【課題】半導体チップのチップ面積の削減を図るとともに、半導体チップへの入力を記憶させる時間を短縮する。
【解決手段】本発明の半導体ウエハ１は、チップ領域１０に形成され、絶縁膜を有し、電圧の印加による絶縁膜の絶縁破壊により導通状態となる複数のアンチヒューズ１４を有するアンチヒューズ回路１２と、チップ領域１０を区画するダイシング領域２０に複数のアンチヒューズ１４の各々に対応して形成され、配線を有し、レーザー照射による配線の切断により非導通状態となる複数のレーザーヒューズ２４を有するレーザーヒューズ回路２２と、複数のアンチヒューズ１４のうち、半導体チップへの入力に応じて非導通状態とされたレーザーヒューズ２２に対応するアンチヒューズ１４の有する絶縁膜に、電源からの電圧を印加させて、そのアンチヒューズ１４を導通状態とする制御回路１３と、を有する。 （もっと読む）

【課題】抵抗体とヒューズ素子が並列に接続された半導体装置において、ヒューズ素子切断時に抵抗体への損傷がなく、抵抗体とヒューズ素子とを積層すること。
【解決手段】半導体基板上に第１の絶縁膜を介して形成された抵抗体を設け、抵抗体の上に第２の絶縁膜を介して形成された遮光層を設け、遮光層の上に第３の絶縁膜を介して形成されたヒューズ素子のヒューズ部を有し、抵抗体と遮光層とヒューズ部を重畳した半導体装置とする。 （もっと読む）

【課題】入力信号の状態が適正であるかを確認することができる、ラッチ回路、トリミング回路、システム、判定プログラム、確認方法、及び判定方法を提供する。
【解決手段】トリミング回路１４の読出回路２０から出力されるトリミング素子であるヒューズ素子Ｈ１の状態に応じた入力信号Ｉ１が入力されるラッチ回路２２を、ラッチ回路Ｌ１と、ラッチ回路Ｌ２と、一致確認回路２６と、で構成している。ラッチ回路Ｌ１は、入力信号Ｉ１の論理値をタイミングＴ１で保持して、保持した論理値に応じた出力信号Ｏ１をトリミング回路１４の外部に出力する。ラッチ回路Ｌ２は、タイミングＴ１よりも遅いタイミングＴ２で保持して、保持した論理値に応じた出力信号Ｏ２を出力する。一致確認回路２６は、排他的論理和回路３０により構成されており、出力信号Ｏ１と出力信号Ｏ２とが一致しているか否かを示す一致判定信号Ｘ１を外部の判定回路１８に出力する。 （もっと読む）

【課題】ヒューズ開口部の端部に必ず切断すべきヒューズを配設することにより、レーザー照射後のその切断／未切断をもって、端部のポリイミド膜の膜厚の良否を容易に判定する。
【解決手段】ヒューズ回路は、ヒューズ開口部ＦＡの、ポリイミド膜の厚さが不本意に厚く残りやすい端部に配設された２つの切断確認用ヒューズ１ａ，１ｂと、ポリイミド膜の厚さ変動が端部に比べ少ない領域ＲＡに配設された複数の実使用ヒューズ７ａ〜７ｄと、２つの切断確認用ヒューズ１ａ，１ｂからの信号を入力して当該ヒューズ１ａ，１ｂが確実に切断されているかを判定するヒューズ未切断判定回路２と、を備えている。なお、ヒューズ未切断判定回路２は、更にテストモード信号を入力すると共に、出力回路（例えばＤＱ回路）に判定結果を出力している。 （もっと読む）

【課題】半導体装置において、高電圧の配線層とその下方を横切るように配置された抵抗層との間の絶縁膜の耐圧を確保し、この配線層と抵抗層との間で破壊が起きるのを抑制することを目的とする。
【解決手段】第１半導体領域１０に接続され第２半導体領域１１上を通過するように第３配線層２２が配置されている。第３配線層２２と第２半導体領域１１との間に配置される絶縁膜１４内には、一端が第３配線層２２に接続されると共に、他端が第１半導体領域１１よりも電位の低い制御端子１２に接続され、且つ第３配線層２２とＳＯＩ層２との間において第３配線層２２を少なくとも１回以上横切る構成で抵抗層２５が配置されている。この抵抗層２５は、第３配線層２２を横切る部位の上面が他の部位よりも下方位置となるように段差状に形成されている。 （もっと読む）

【課題】レーザートリミングの際に半導体基板のダメージを極力抑えながら導電体を溶断することが可能な半導体装置を提供する。
【解決手段】半導体基板１０上にＬＯＣＯＳ絶縁膜１１を覆う第１の絶縁膜１２が形成され、第１の絶縁膜１２上には、ＬＯＣＯＳ絶縁膜１１の平坦部１１Ｆ上を通って、レーザートリミングにより溶断される導電体２０が形成されている。第１の絶縁膜１２及び導電体２０を覆って、ＬＯＣＯＳ絶縁膜１１の平坦部１１Ｆと重畳する領域内に凸レンズ状の凸部１３Ｃを有した第２の絶縁膜１３が形成されている。レーザートリミングの際、ＬＯＣＯＳ絶縁膜１１の平坦部１１Ｆの両側の傾斜部１１Ｓでは、レーザー光が半導体基板１０の表面に斜めに入射するように反射されるため、半導体基板１０のダメージを回避できる。また、第２の絶縁膜１３の凸部１３Ｃは、レーザー光を屈折させて導電体２０に集光させる。 （もっと読む）

【課題】製造工程を簡略化することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に薄膜抵抗体１５を構成する金属薄膜およびバリアメタル１６を構成するバリアメタル薄膜を形成する。そして、金属薄膜およびバリアメタル薄膜をパターニングし、薄膜抵抗体１５と当該薄膜抵抗体１５上にバリアメタル膜１６ａを形成する。その後、バリアメタル膜１６ａ上に絶縁膜１７を形成し、絶縁膜１７にバリアメタルエッチング部１６ｂを露出させる開口部１７ａと、コンタクト部を露出させるコンタクトホール１７ｂを形成する。続いて、コンタクトホール１７ｂを介してバリアメタル膜１６ａと電気的に接続される導電性薄膜１８ｃを形成する。その後、導電性薄膜１８ｃのうちバリアメタルエッチング部１６ｂ上に位置する部分をウェットエッチングによってパターニングし、バリアメタル膜１６ａのうちバリアメタルエッチング部１６ｂをパターニングする。 （もっと読む）

【課題】コストのかかる空間をとらずに電子部品内に個別パッシブ部品を組み込むことが可能な垂直集積システムを提供する。
【解決手段】集積回路システム１００は、半導体ダイ１１０の前面上に製造された第一のアクティブ層と、半導体ダイ１１０の裏面上の第二の予め製造された層とを含み、その第二の予め製造された層は、その中に埋め込まれた電気部品を有し、その電子部品は、少なくとも一つの個別パッシブ部品１４０を含む。また、集積システム１００は、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路１５０も含む。 （もっと読む）

【課題】バンドギャップ型基準電圧発生回路において、高温における寄生ダイオードのリーク電流の影響を制御して、基準電圧の温度特性の向上を図る。
【解決手段】ＮＰＮ型ＢＩＰトランジスタＱ_１の寄生ダイオードＤ_１とは別に、ｉ個（ｉは１以上の自然数）の温度特性制御ダイオードＤ_３１〜Ｄ_３ｉをＮＰＮ型ＢＩＰトランジスタＱ_１のコレクタに接続する。温度特性制御ダイオードＤ_３１〜Ｄ_３ｉは、Ｐチャネル型ＭＯＳトランジスタＭ_１，Ｍ_２からなるカレントミラー回路を介して、寄生ダイオードＤ_２１〜Ｄ_２Ｋのリーク電流の増加による基準電圧Ｖrefへの影響をキャンセルするように作用する。 （もっと読む）

【課題】半導体装置、及び、その製造方法を提供する。
【解決手段】ＰＮ接合を有する第１半導体素子と、ＰＮ接合を有する第２半導体素子と、第１半導体素子と第２半導体素子とを構成要素として含む回路と、を有し、回路から、第１半導体素子のＰＮ接合に生じる第１順方向電圧と、第２半導体素子のＰＮ接合に生じる第２順方向電圧とが加算された加算信号が出力される半導体装置であって、第１半導体素子と第２半導体素子とが直列接続されており、第１半導体素子及び第２半導体素子それぞれの実使用温度域において、回路が第２半導体素子を構成要素として含まない場合に、回路から出力される第１信号の温度特性と、回路が第１半導体素子を含まない場合に、回路から出力される第２信号の温度特性と、が反転している。 （もっと読む）

【課題】トリミング素子からのトリミング時の気化ガスの圧力によりトリミング素子の下部の層間絶縁膜にクラックが入るのを防止する。
【解決手段】層間絶縁膜２上にトリミング素子Ｔを形成する。トリミング素子Ｔの上を層間絶縁膜３ａで被覆する。トリミング素子Ｔの斜め上方領域の層間絶縁膜３ａ上にクラック誘導体Ｇを形成する。トリミング素子Ｔ及びクラック誘導体Ｇはレーザー光の照射領域に配置される。レーザー光を照射すると、トリミング素子Ｔの周辺及びクラック誘導体Ｇの周辺の層間絶縁膜３ａ等に重畳して広く延在する高温領域６が形成され、該高温化した層間絶縁膜３ａ等の剛性が低下する。その結果、トリミング素子Ｔの上辺のコーナー部に気化ガスの圧力がかかりやすくなり、トリミング素子Ｔの下辺のコーナー部にかかる気化ガスの圧力が小さくなるので、トリミング素子Ｔの下側の層間絶縁膜２のクラック５発生を防止できる。 （もっと読む）

【課題】不揮発性記憶素子にフューズ素子を用いた半導体集積回路において、目的とするデータと、検査データとしての目的とするデータの論理否定データとを記憶し、フューズ素子の不可逆性を利用することで、記憶回路と検証回路の回路規模をあまり大きくすることなく、またデータ検証の処理時間の増大を招くことなく、記憶データの信頼性と正真性を保証する。
【解決手段】記憶すべき情報を示す特定データを不可逆的に記憶する不揮発性記憶回路１００ａを有する半導体集積回路１００において、該不揮発性記憶回路１００ａを、該特定データの非反転データを記憶する第１の記憶回路１０１と、該特定データの反転データを記憶する第２の記憶回路１０２とを有する構成とした。 （もっと読む）

【課題】集束加熱源を使用して半導体素子すなわち半導体デバイスのインピーダンスを調整（すなわち、修正または変更）する方法が提供される。
【解決手段】この方法は、集束加熱源（例えば、レーザ）の溶融作用によって、より高ドーパント濃度の隣接領域からドーパントを拡散させることによって、低ドーパント濃度の領域のドーパント・プロファイルを変更する（すなわち、ドーパント濃度を増加させる）ことによって、半導体素子すなわち半導体デバイスのインピーダンスを微調整するために利用されてよい。本発明は、特に、以前には存在しなかった導電性リンクと導電路との形成のための、回路に対するレーザの使用に関する。さらに、本発明は、特に、ギャップ領域の長さに沿った１つまたは複数の導電性ブリッジの位置に応じてインピーダンスの変更（すなわち、トリミングまたは調整）が有利に行われることが可能な手段に関する。 （もっと読む）

【課題】アンチフューズにより多数のフューズ設定を切り替えることのできる半導体装置を提供する。
【解決手段】異なる機能または特性を有する機能回路に対応して設けられたｎ個の機能判定回路４１−１〜４１−ｎと、ｎ個のフューズ素子を有し、機能判定回路各々の判定に用いる機能設定情報を格納するフューズ回路３１、フューズ回路３２と、アンチフューズ素子ＡＦ１の導通・非導通状態に応じて、フューズ回路のいずれか１つを選択するアンチフューズ判定回路２０と、を備える。 （もっと読む）

【課題】感温素子にかかる温度特性の傾きをほぼ一致させる調整を行うことにより、温度検出器相互間のばらつきを低減できるようにする。
【解決手段】感温ダイオードＤ（感温素子）を備え、温度に応じた電圧を出力する温度検出器１０おいて、感温ダイオードＤごとに異なる温度特性の傾きが所定の傾きとなるように、温度の変化に従って感温ダイオードＤに流す電流Ｉｆを調整する抵抗器Ｒ２（調整部）を備える。この構成によれば、感温ダイオードＤの温度特性の傾きが異なっても、抵抗器Ｒ２が感温ダイオードＤに流す電流Ｉｆを調整することで所定の傾きとなるように調整する。そのため、感温ダイオードＤにかかる温度特性の傾きが所定の傾きでほぼ一致するようになるので、温度検出器１０相互間のばらつきを低減することができる。 （もっと読む）

【課題】ヒューズ切断処理時間を短縮できるヒューズ素子を提供する。
【解決手段】ヒューズ素子１の第１切断可能配線３、第２切断可能配線５及び第３配線７は、レーザースポット１１のスポット径Ｒよりも小さい線幅Ｗをもつ。第１切断可能配線３、第２切断可能配線５は、スポット径Ｒよりも長い長さＬ１、Ｌ２をもつ。第１切断可能配線３の一端、第２切断可能配線５の一端及び第３配線７の一端は、ヒューズ素子１の切断可能交差部９に接続されている。切断可能交差部９はスポット１１のサイズよりも小さい平面サイズの一辺の長さが寸法Ｗの正方形に形成されている。第１切断可能配線３の一端、第２切断可能配線５の一端及び第３配線７の一端は、互いに切断可能交差部９の異なる辺に接続されており、互いに接触していない。ヒューズ素子１は、第１切断可能配線３からなるヒューズと第２切断可能配線５からなるヒューズが直列に接続された回路と等価である。 （もっと読む）

【課題】回路規模の増大を抑制しつつ、素子破壊によってノード間の電気的接続を制御する電流制御素子を有する半導体装置の信頼性を高める。
【解決手段】本発明による半導体装置の製造方法は、半導体ウエハ１上に形成された素子特性抽出用パタン３０の素子特性を測定するステップと、測定された素子特性を、素子特性抽出用パタン３０に対応付けられた電流制御素子２０の素子特性として抽出するステップと、抽出された素子特性に基づいて、半導体ウエハ１上におけるノード間に形成された電流制御素子２０に供給するエネルギーを設定するステップと、設定されたエネルギーを電流制御素子に供給し、電流制御素子の素子破壊によってノード間の電気的接続を不可逆的に制御するステップとを具備する。 （もっと読む）

【課題】半導体集積回路をパッケージに実装した後に、インダクタンスを増加および減少させる調整が可能な半導体集積回路を提供する。
【解決手段】ＬＳＩの内部回路１０６が形成された同一の半導体基板に磁気検出素子１００が形成されており、ボンディングパッド１１４とＬＳＩの内部回路１０６の間に接続された第１インダクタ１０１のインダクタンスを磁気検出素子１００と磁気検出回路１０５の出力電圧でモニタし、第１インダクタ１０１の片方の端子と第２インダクタ１０２の一端と第３インダクタ１０３の一端が第１接続部１０７を介して接続される第１スイッチ１０８、第２インダクタ１０２の片方の端子が第２接続部１０９を介して接続される第２スイッチ１１０、および、第３インダクタ１０３の片方の端子が第３接続部１１１を介して接続される第３スイッチ１１２を接続または切断状態に切り替えることにより、第一のインダクタ１０１をトリミングする。 （もっと読む）

【課題】トリミング処理部にヒューズ等の配線の再接続対策を施した場合でも、その再接続判定結果を保持するための特別なレジスタを不要とし、製造コストを最小限に抑えることが実現できるようにする。
【解決手段】トリミングデータをトリミング対象回路１４０に入力させることによって該トリミング対象回路１４０の回路特性値を調整するとき、トリミング対象回路１４０に入力させるトリミングデータを格納するシフトレジスタ１３０と、ヒューズの切断／非切断によってトリミングデータを発生するトリミング処理部１１０と、プリテスト時に外部入力したテスト用のトリミングデータＴＤＡＴＡをシフトレジスタ１３０に転送し、実際のトリミング時にトリミング処理部１１０で発生したトリミングデータをシフトレジスタ１３０に転送するセレクタ部１２０とを備える。 （もっと読む）