【課題】 過電流検出による保護と、温度検出による保護とを、好適に行うことが可能な半導体装置を提供する。
【解決手段】 半導体基板を有する半導体装置であって、半導体基板が、メイン素子領域と、メイン素子領域よりも小さい電流が流れるサブ素子領域を有しており、サブ素子領域が、半導体基板を平面視したときに半導体基板の中心と重なる位置に形成されており、半導体基板上であって、半導体基板を平面視したときにサブ素子領域と重なる位置に、温度検出素子が形成されている。 （もっと読む）

【課題】過熱検出回路の検出温度がばらつくことを抑制する。
【解決手段】コンパレータ１７０には、第１抵抗１１０と第１定電流源１２０の間の電圧Ａと、ダイオード１３０と第２定電流源１４０の間の電圧Ｂが入力される。第１リーク電流源１５０は、ドレインが第１抵抗１１０と第１定電流源１２０の間に接続されており、ソース及びゲート電極が第１定電流源１２０と第２配線１０４の間に接続されている。第２リーク電流源１６０は、ドレインが第１配線１０２とダイオード１３０の間に接続されており、ソース及びゲート電極がダイオード１３０と第２定電流源１４０の間に接続されている。 （もっと読む）

【課題】 消費電流を抑えるため間欠動作するようにした温度検出用半導体集積回路において、外部端子を増加させることなく回路の評価および検査が行えるようにする。
【解決手段】 発振回路（１６）を備え、消費電流を抑えるため間欠動作する温度検出用半導体集積回路において、温度検出回路（１１）の出力と基準電圧とを比較する電圧比較回路（１３）の出力に対応した信号を出力する外部端子（ＤＥＴ）と、該外部端子に負電位が印加されたことを検出した場合に、温度検出回路と基準電圧回路と電圧比較回路を活性化させる信号を生成する制御回路（１７）と、制御回路が活性化信号を出力しかつ温度検出回路の出力が基準電圧を超えたと電圧比較回路（１３）が判定した場合に電流を流す電流回路（ＳＷ１，Ｒ０，ＳＷ２）とを設けるようにした。 （もっと読む）

【課題】チップ内の温度差が小さい高信頼性の半導体集積回路を提供できるようにする。
【解決手段】熱解析部１１は、設計する半導体集積回路のデータから熱解析を行い、温度分布を算出し、ベクトル生成部１２は、算出された温度分布の温度勾配に応じたベクトルを生成し、ダミーパターン生成部１３は、生成されたベクトルにしたがってダミーパターンを生成し、半導体集積回路のレイアウトデータに追加する。このようなダミーパターンを生成することで、温度分布が平均化され、チップ内の温度差が小さい高信頼性の半導体集積回路を提供できるようになる。 （もっと読む）

【課題】半導体装置の放熱効率を向上させる。
【解決手段】ぺルチェ効果によって吸熱する吸熱部（３２、３５、４１）（３７、４０、４３）と、ぺルチェ効果によって放熱する放熱部（３１、３５、４１）（３６、４０、４３）の両方が単一の半導体チップに集積化されている。このような構成によれば、半導体チップにおいて熱を拡散させ、全体としての放熱抵抗を低下させることができる。これは、放熱効率の向上に寄与する。 （もっと読む）

【課題】半導体基板に半導体素子と内部回路とが設けられた半導体装置において、半導体素子及び内部回路の各温度を検出するセンサを効率的に配置してレイアウトの自由度を高めることができ、且つ半導体素子及び内部回路の各温度をより正確に検出し得る構成を提供することを目的とする。
【解決手段】半導体基板５の一方面側に、スイッチング素子２０と、このスイッチング素子２０の配置領域から距離を隔てて内部回路３０が配置されている。また、スイッチング素子２０に隣接して、周囲に第１絶縁膜２７が形成された第１温度検出素子２４が設けられている。さらに、内部回路３０よりもスイッチング素子２０に近い側に、周囲に第２絶縁膜２８が形成された第２温度検出素子２５が設けられている。そして、第２絶縁膜２８の厚さが第１絶縁膜２７の厚さよりも大きくなるように構成されている。 （もっと読む）

【課題】抵抗素子を有する半導体装置に関し、集積度を低下することなく低消費電力化と高い回路精度とを実現しうる半導体装置を提供する。
【解決手段】半導体材料により形成された複数の抵抗素子と、複数の抵抗素子の近傍に配置された加熱用抵抗素子と、対向する２つの接続ノード間に加熱用抵抗素子が接続され、対向する他の２つの接続ノード間に電源線が接続された抵抗ブリッジ回路とを有する。 （もっと読む）

【課題】温度検出回路と絶縁素子とを同一の基板上に形成できるようにし、装置全体の小型化を容易にする温度検出装置を提供する。
【解決手段】温度検出回路２００は、温度センサ３５で検出された温度をデジタル値に変換するＡＤ変換回路４４とデジタル比較回路４５を備えている。デジタル比較回路４５の出力は、第１パルス発生器５２、第２パルス発生器５３を経由して絶縁トランス回路１０１に入力される。絶縁トランス回路１０１で発生する誘導電流によりパルス信号が信号復調回路１０２に伝達される。また、温度センサ３５で検出された温度が限界温度を越えたときにコンパレータ４９からパルス信号が生成され、同様に、信号復調回路１０２に伝達される。 （もっと読む）

【課題】半導体装置の定格温度（−５０℃〜＋１５０℃）において高精度の温度検出を行うことのできる半導体装置を提供すること。
【解決手段】ｎ型基板１の第１主面に、ｐ型ベース領域３と該ベース領域３表面層のｎ型エミッタ領域４と、前記基板１からなるｎ型ドリフト層１表面と前記エミッタ領域４表面とに挟まれるｐ型ベース領域３表面上にゲート酸化膜７を介して設けられるゲート電極８と、前記エミッタ領域４表面と前記ベース領域３表面に共通に接触するエミッタ電極６と、第２主面のｐ型コレクタ層２とを有するＩＧＢＴと、該ＩＧＢＴに離間して第１主面に形成されるｎ型ウェル領域１５表面層にｎ型カソード領域１１とｐ型アノード領域１２を有する温度センサダイオードを備え、前記ｎ型ウェル領域１５がｐ型ウェル領域１６の表面層に形成され、前記温度センサダイオードのライフタイムが１μｓ以下に設定されている半導体装置とする。 （もっと読む）

【課題】コストのかかる空間をとらずに電子部品内に個別パッシブ部品を組み込むことが可能な垂直集積システムを提供する。
【解決手段】集積回路システム１００は、半導体ダイ１１０の前面上に製造された第一のアクティブ層と、半導体ダイ１１０の裏面上の第二の予め製造された層とを含み、その第二の予め製造された層は、その中に埋め込まれた電気部品を有し、その電子部品は、少なくとも一つの個別パッシブ部品１４０を含む。また、集積システム１００は、第一のアクティブ層及び第二の予め製造された層を結合する少なくとも一つの電気経路１５０も含む。 （もっと読む）

【課題】 温度検出素子を備えた半導体装置において、温度検出素子が半導体素子の発熱を検出する時間を短縮する。
【解決手段】Ｐ型領域とＮ型領域を有する温度検出素子を備えた半導体装置を提供する。この半導体装置の温度検出素子のＰ型領域は、Ｐ型コンタクト部と、Ｐ型コンタクト部から第１方向に延びるＰ型接合部とを有しており、Ｎ型領域は、Ｎ型コンタクト部と、Ｎ型コンタクト部からＰ型接合部に沿って第１方向と逆方向に延びると共にＰ型接合部と接合しているＮ型接合部とを有するＮ型領域とを有している。Ｐ型接合部の第１方向に直交する第２方向の幅は、Ｐ型コンタクト部の第２方向の幅よりも狭く、Ｎ型接合部の第２方向の幅は、Ｎ型コンタクト部の第２方向の幅よりも狭い。 （もっと読む）

【課題】放熱効率が高く低コストでの実装が可能な半導体装置を提供する。
【解決手段】第１の方向に延在するゲート電極を有する複数のトランジスタを有し、複数のトランジスタが第１の方向と交差する第２の方向に配置されたトランジスタアレイ５４と、トランジスタアレイの第１の方向に配置され、複数のトランジスタのソース領域に電気的に接続されたパッド電極５０とを有する。 （もっと読む）

【課題】複数のトランジスタを均一に動作させ、低消費電力及び良好な歪特性を実現する。
【解決手段】高周波信号を増幅する電力増幅器１００であって、上部電極１２０ａ及び下部電極１２０ｂを有し、高周波信号が入力される整合容量１２０と、整合容量１２０の下部電極１２０ｂから出力される高周波信号を増幅する複数のトランジスタ１１０が所定の方向に並んで配置されているトランジスタ列とを備え、トランジスタ列に隣り合う領域において、トランジスタ列の両端から略等しい距離には、接地されたビアホール１７０が形成され、下部電極１２０ｂは、ビアホール１７０を挟んで高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、複数のトランジスタ１１０のベース端子に接続される。 （もっと読む）

【課題】半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。そして、単位トランジスタは、コレクタ層と、ベース層と、エミッタ層とを備えており、エミッタ層上には、エミッタ層と電気的に接続されたエミッタメサ層が形成され、このエミッタメサ層上に、エミッタ層と電気的に接続されたバラスト抵抗層が形成されている。 （もっと読む）

【課題】出力特性が優れた高周波スイッチを提供する。
【解決手段】本発明の実施形態の高周波スイッチは、入力端子ＡＮＴ１と複数のスイッチング素子と複数の高周波信号線と複数の出力端子ＲＦ１〜ＲＦ８とからなる高周波スイッチ回路部を有する高周波スイッチＩＣチップ１０を備える。前記入力端子ＡＮＴ１と前記複数の出力端子の各出力端子ＲＦ１〜ＲＦ８は、それぞれ等しい長さの高周波信号線Ｈ１〜Ｈ８で接続される。前記複数の出力端子ＲＦ１〜ＲＦ８は、前記高周波スイッチＩＣチップの外周の表面上に配置される。前記入力端子ＡＮＴ１は、前記高周波スイッチ回路部の中心に配置される。 （もっと読む）

【課題】半導体チップに安定した電源電流を供給したり、電源から信号系へ混入する雑音を低くするための、半導体デバイスの電源流入及び電源流出端子の端子数の低減と、前記半導体チップを搭載した実装面積の低減を可能とする半導体モジュールを提供する。
【解決手段】半導体チップ２０の両面に電源系と信号系の電気的接続端子を振り分けて配置する。大電流が流れる流路の許容電流値を大きくする構成により、少ない端子数でも安定な電源供給が可能、信号系への雑音混入を低減、ピン数の低減による実装面積の低減、放熱効果の増大などが可能となる。また、この半導体チップ２０を搭載した半導体モジュールにより、大電流が流れる高速動作でも安定した特性を実現できる。 （もっと読む）

【課題】センス比の温度分布依存性を除去し、センスＭＯＳＦＥＴによる電流検出の精度を向上できる電流制御用半導体素子、およびそれを用いた制御装置を提供することにある。
【解決手段】電流制御用半導体素子１は、同一半導体チップ上に、電流を駆動するメインＭＯＳＦＥＴ７と、メインＭＯＳＦＥＴ７に並列に接続し、メインＭＯＳＦＥＴの電流を分流して電流検出を行うためのセンスＭＯＳＦＥＴ８とを有する。メインＭＯＳＦＥＴは、複数のチャネルを有し、一列に配列されたマルチフィンガーＭＯＳＦＥＴを使用して形成される。マルチフィンガーＭＯＳＦＥＴ７の中心から、最も遠いチャネルまでの距離をＬとすると、マルチフィンガーＭＯＳＦＥＴの中心から（Ｌ／（√３））の位置に最も近いチャネルを、センスＭＯＳＦＥＴ８のチャネルとして使用する。 （もっと読む）

【課題】１チップ化しつつ、高温化による誤動作を抑制し、かつ、半導体パワー素子に流れる電流を低減し、チップサイズの増大を抑制することができるインバータ回路を提供する。
【解決手段】コンバータ電源回路部２の電源供給ライン８中、例えば、ＩＰＤ２０におけるパワーＭＯＳＦＥＴ２２０のハイサイド側に電流制限抵抗２４０を備える。この電流制限抵抗２４０によって電源供給ライン８に流れる電流の電流値を制限することができるため、パワーＭＯＳＦＥＴ２２０での発熱を抑制することが可能となる。したがって、インバータ回路１内の素子の定格温度を超えることを防止することが可能となり、誤動作が生じることを抑制できる。これにより、インバータ回路１の信頼性の向上を図ることが可能となる。また、パワーＭＯＳＦＥＴ２２０として必要な能力を軽減することが可能となり、大面積な素子としなくても済む。 （もっと読む）

【課題】絶縁膜の表面に対して平坦化する工程を行わなくても、コイルの延設方向が構成部材の積層方向に対して傾くことを抑制することができる半導体装置の製造方法を提供する。
【解決手段】平坦な一面を有する支持基板８０を二枚用意する工程と、支持基板８０それぞれの平坦な一面上に構成部材３０〜６０を形成する工程と、二枚の支持基板８０に配置された構成部材３０〜６０を対向させて配置した後加圧しながら貼り合わせ、当該構成部材３０〜６０に備えられている支持基板８０それぞれの平坦な一面を平行としつつ、構成部材３０〜６０それぞれの配線部３２〜６２を接続部３２ａ、３２ｂ〜６２ａ、６２ｂを介して連結する工程を含む工程を行うことにより、配線部３２〜６２および接続部３２ａ、３２ｂ〜６２ａ、６２ｂで構成されるコイル２０を内部に含み、積層方向の両端部分に支持基板８０を備えたコイル層２１を形成する工程と、を行う。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間の絶縁膜にて構成される寄生容量を充放電する変位電流による回路誤動作を防止する。
【解決手段】低電位基準回路部ＬＶおよび高電位基準回路部ＨＶを構成する絶縁分離された半導体素子の外周に、ｎ型ガードリング４２ｃ等を形成すると共に、活性層２ｃの埋込絶縁膜２ｂ側にｎ型ガードリング埋込層４２ｃ等と同じ導電型の深いｎ型拡散領域４２ｂ等を形成する。また、活性層２ｃにて構成されるｎ^-型層４２ａ等の中にｐ型ウェル４２ｄ等を形成し、このｐ型ウェル４２ｄ内に半導体素子を形成する。ｎ型ガードリング４２ｃ等とｐ型ウェル４２ｄ等は、それぞれ逆バイアスまたは同電位となるように電位固定する。 （もっと読む）