半導体装置
【課題】半導体基板に半導体素子と内部回路とが設けられた半導体装置において、半導体素子及び内部回路の各温度を検出するセンサを効率的に配置してレイアウトの自由度を高めることができ、且つ半導体素子及び内部回路の各温度をより正確に検出し得る構成を提供することを目的とする。
【解決手段】半導体基板５の一方面側に、スイッチング素子２０と、このスイッチング素子２０の配置領域から距離を隔てて内部回路３０が配置されている。また、スイッチング素子２０に隣接して、周囲に第１絶縁膜２７が形成された第１温度検出素子２４が設けられている。さらに、内部回路３０よりもスイッチング素子２０に近い側に、周囲に第２絶縁膜２８が形成された第２温度検出素子２５が設けられている。そして、第２絶縁膜２８の厚さが第１絶縁膜２７の厚さよりも大きくなるように構成されている。
【解決手段】半導体基板５の一方面側に、スイッチング素子２０と、このスイッチング素子２０の配置領域から距離を隔てて内部回路３０が配置されている。また、スイッチング素子２０に隣接して、周囲に第１絶縁膜２７が形成された第１温度検出素子２４が設けられている。さらに、内部回路３０よりもスイッチング素子２０に近い側に、周囲に第２絶縁膜２８が形成された第２温度検出素子２５が設けられている。そして、第２絶縁膜２８の厚さが第１絶縁膜２７の厚さよりも大きくなるように構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）やパワーＭＯＳＦＥＴなどのパワー半導体素子が集積された半導体装置が知られている。このようなパワー半導体素子は、動作時に発熱して高温になり易いため、この発熱によって当該素子等が破壊するのを防ぐために、このパワー半導体素子の温度を温度センサ（温度検出素子）などによって監視することが行われている。例えば、パワー半導体素子の温度を検出する技術としては、下記特許文献１、２に示すものが知られている。
【０００３】
特許文献１には、スイッチング素子として機能するＩＧＢＴ（１９）、（２０）と、ＩＧＢＴ（１９）、（２０）のそれぞれの温度を検出可能な温度センサとして機能するダイオード（２４）、（２５）とを搭載した半導体チップ（２３）の構成が開示されている。そして、ダイオード（２４）、（２５）によって検出されたＩＧＢＴ（１９）、（２０）の温度が、閾値設定回路によって設定された判定温度閾値以上となった場合に、半導体チップ（２３）の温度が過温度であると判定し、制御装置（１７）により半導体チップ（２３）への通電電流を停止するなどして、半導体チップ（２３）の温度上昇を抑制するようにしている。
【０００４】
特許文献２には、パワーＭＯＳＦＥＴ（２０）と隣接するように、ｐ型層（６１）とｎ型層（６２）による複数のＰＮダイオードにて構成された温度センサ（６０）を配置した構成が開示されている。そして、パワーＭＯＳＦＥＴ（２０）の温度を温度センサ（６０）により検出し、この検出された温度に基づいて、小電力回路部（Ｒ１）に備えられた信号処理回路で各種演算を行い、パワーＭＯＳＦＥＴ（２０）の駆動状態を制御することで過昇温を防止するなどの処理を行うようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２３７３３１号公報
【特許文献２】特開２００９−１４７２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、パワー半導体素子とともに、所定の動作を行うように構成された内部回路（各種制御を行う制御回路等）を同一の半導体基板上に集積することがある。このような構成を採用した場合、パワー半導体素子が発熱したときに内部回路に影響が及ぶことが懸念されるため、内部回路の温度を温度センサなどによって監視する必要がある。そして、このように、複数の温度センサを用いる場合には、回路ブロック間の配線の引き回しによる干渉を避けたり、配線効率を向上させたりするために、これら温度センサをできる限り一箇所に纏めて配置することが望ましい。
【０００７】
しかしながら、パワー半導体素子の近傍に配置される温度センサ（パワー半導体素子用の温度センサ）の近くに内部回路用の温度センサを配置して一箇所に纏めようとした場合、例えば、内部回路がパワー半導体素子から離れた位置に配置される場合には、内部回路用の温度センサから検出される温度と、実際の内部回路の温度とで大きなズレが生じる虞がある。また、パワー半導体素子上にパッドが形成された構成では、このパッドやボンディングワイヤから積極的に放熱されてパワー半導体素子の温度が急激に低下し易くなるため、内部回路用の温度センサを単にパワー半導体素子の近傍に配置した構成では、この温度センサによって検出される温度と実際の内部回路の温度の差が大きくなり易かった。このため、内部回路の温度をより正確に検出しようとする場合には、図１６に示すように、内部回路用の温度センサ３２５を内部回路３３０に隣接して配置せざるを得なかった。
【０００８】
なお、上述の特許文献１、２では、パワー半導体素子の温度については精度よく検出することができるものの、パワー半導体素子とともに集積される内部回路の温度を検出する構成については想定されておらず、ましてや、内部回路の温度の検出精度を低下させずに、内部回路用の温度センサの配置を工夫する構成については何ら言及されていなかった。
【０００９】
本発明は、上述した課題を解決するためになされたものであり、半導体基板に半導体素子と内部回路とが設けられた半導体装置において、半導体素子及び内部回路の各温度を検出するセンサを効率的に配置してレイアウトの自由度を高めることができ、且つ半導体素子及び内部回路の各温度をより正確に検出し得る構成を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、半導体基板の一方面側に配置され、動作時に発熱する半導体素子と、前記半導体素子の配置領域から距離を隔てて配置されると共に、所定の動作を行うように構成された内部回路と、前記半導体基板の前記一方面側において、前記半導体素子の配置領域に隣接して設けられた第１温度検出素子と、前記半導体基板の少なくとも前記一方面側において前記第１温度検出素子の周囲を取り囲むように形成された第１絶縁膜と、前記半導体基板の前記一方面側において、前記内部回路よりも前記半導体素子に近い側に配置された第２温度検出素子と、前記半導体基板の少なくとも前記一方面側において前記第２温度検出素子の周囲を取り囲むように形成された第２絶縁膜と、前記第１温度検出素子及び前記第２温度検出素子の少なくともいずれかから出力される出力信号に基づいて、前記半導体素子及び前記内部回路の少なくともいずれかの動作を制御する制御回路と、を備え、前記第１絶縁膜と前記第２絶縁膜とが隣接して配置され、前記第２絶縁膜の厚さが前記第１絶縁膜の厚さよりも大きくなるように構成されていることを特徴とする。
【発明の効果】
【００１１】
請求項１の発明では、半導体基板の一方面側に、半導体素子と、この半導体素子の配置領域から距離を隔てて内部回路が配置されている。また、半導体素子の配置領域に隣接して第１温度検出素子が設けられており、この第１温度検出素子の周囲を取り囲むように第１絶縁膜が形成されている。さらに、内部回路よりも半導体素子に近い側に第２温度検出素子が設けられており、この第２温度検出素子の周囲を取り囲むように第２絶縁膜が形成されている。これら第１絶縁膜と第２絶縁膜とは隣接して配置されており、第２絶縁膜の厚さが第１絶縁膜の厚さよりも大きくなるように構成されている。そして、第１温度検出素子及び第２温度検出素子の少なくともいずれかから出力される出力信号に基づいて、制御回路により半導体素子及び内部回路の少なくともいずれかの動作を制御するようにしている。
このように、第２絶縁膜の厚さを第１絶縁膜よりも大きく構成することで、第１温度検出素子（半導体素子用の温度センサ）よりも第２温度検出素子（内部回路用の温度センサ）のほうが半導体素子の発熱による熱が伝わり難くなり、半導体素子の配置領域から距離を隔てて配置されている内部回路の温度環境により近づけることができる。すなわち、温度検出素子の周囲を取り囲む絶縁膜の厚さを工夫することで、内部回路側に第２温度検出素子（内部回路用の温度センサ）を配置せずに第１温度検出素子側に隣接させて配置しても、第２温度検出素子付近で内部回路により近い温度環境を生じさせやすくなり、内部回路の温度をより正確に検出しやすくなる。このため、半導体素子及び内部回路の各温度を検出する第１温度検出素子及び第２温度検出素子を効率的に配置してレイアウトの自由度を高めることができる。
【００１２】
請求項２の発明では、第２温度検出素子により検出される温度が、第１温度検出素子により検出される温度よりも内部回路の温度と近似するように、第２絶縁膜が構成されている。この構成では、第２温度検出素子を第１温度検出素子側に近づけて効率的に配置しつつも、当該第１温度検出素子よりも内部回路付近の温度を第２温度検出素子に反映させることができ、第２温度検出素子によって、内部回路の温度をより精度よく検出することができる。
【００１３】
請求項３の発明では、半導体素子として、第１スイッチング素子と第２スイッチング素子とが設けられている。そして、第１スイッチング素子の配置領域寄りに一方の第１温度検出素子が配置され、第２スイッチング素子の配置領域寄りに他方の第１温度検出素子が配置されており、これら第１温度検出素子の間に、第２温度検出素子及び第２絶縁膜が配置されている。この構成では、２つのスイッチング素子及び３つの温度検出素子が直線状に並ぶ配置とすることができるため（即ち、２つのスイッチング素子と３つの温度検出素子を直線状に纏めて配置することができるため）、素子数がより多くなりやすい半導体基板上においてスペース的な制約を極力抑えることができ、設計上より有効となる。
【００１４】
請求項４の発明では、第１温度検出素子及び第２温度検出素子が、温度の変化に対して抵抗値が変化する抵抗体から構成されているので、バイメタル式などの温度センサと比べて簡易な構成で精度よく半導体素子及び内部回路の温度を検出することができる。
【００１５】
請求項５の発明では、第１温度検出素子により検出される温度が、所定の第１閾値に達し、第２温度検出素子により検出される温度が、第１閾値よりも低く設定される第２閾値よりも低い場合に、制御回路により半導体素子の動作を制限するようにしている。この構成によれば、半導体素子の温度が所定の温度（第１閾値）に達すると共に、内部回路の温度が比較的低い（第２閾値未満）場合に、このような状況に適した保護動作（半導体素子の動作制限）を行うことができる。例えば、過電流などによって半導体素子が急激に温度上昇した場合に内部回路の動作に関わらず半導体素子に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。
【００１６】
請求項６の発明では、第１温度検出素子により検出される温度が、第１閾値よりも低いときであって、且つ第２温度検出素子により検出される温度が第２閾値よりも高くなったときに、制御回路により内部回路に対する所定の保護動作を開始するようにしている。この構成によれば、半導体素子の温度が所定の温度（第１閾値）よりも低く、内部回路の温度が所定の温度（第２閾値）よりも高くなった場合に、このような状況に適した保護動作（内部回路に対する所定の保護動作）を行うことができる。例えば、半導体素子付近では急激な温度上昇がなく半導体基板全体が緩やかに温度上昇した場合などにおいて、内部回路に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。
【００１７】
請求項７の発明では、第１温度検出素子により検出される温度が第１閾値に達した状態から低い状態となり、且つ第２温度検出素子により検出される温度が第２閾値よりも低いときに、半導体素子の動作の制限を解除するようにしている。この構成によれば、半導体素子の温度が所定の温度（第１閾値）に達して動作が制限された後に、この所定の温度よりも低くなったときに、より迅速に半導体素子の制限を解除することができ（半導体素子を通常動作に復帰することができ）、半導体装置を効率よく動作させることができる。
【００１８】
請求項８の発明では、半導体基板が、ＳＯＩ（Silicon On Insulator）構造を有している。この構成によれば、比較的熱伝導率が低い（金属などに比べ伝導電子による熱伝導の寄与が小さい）絶縁体の上に各素子が配置されるので、半導体素子の発熱による熱が半導体基板を介して伝搬され難くなる。このため、内部回路を半導体素子の発熱からより保護できるとともに、第２温度検出素子の周囲を取り囲むように形成された第２絶縁膜の厚さをそれほど大きくしなくとも、内部回路と近い温度環境を構成することができる。
【００１９】
請求項９の発明では、半導体素子の表面に電極パッドが設けられており、この電極パッドにボンディングワイヤを介してリードフレームが電気的に接続されている。この構成によれば、半導体素子が発熱したときに、半導体素子の表面に設けられた電極パッドからボンディングワイヤを介してリードフレームに積極的に熱が放熱されていくので、半導体素子の温度をより迅速に低下させることができる。また、半導体素子の温度が急激に低下し易くなるため、内部回路用の温度センサ（第２温度検出素子）を単に半導体素子の近傍に配置した構成では、この内部回路用の温度センサによって検出される温度と実際の内部回路の温度の差が大きくなり易かったが（測定誤差が大きくなり易かったが）、本発明では、第２絶縁膜の厚さを第１絶縁膜よりも大きく構成することで、第２温度検出素子を半導体素子の近傍に配置した構成においても第２温度検出素子の温度環境を内部回路の温度環境と近づけることができ、内部回路の温度を正確に検出することができる。
【図面の簡単な説明】
【００２０】
【図１】図１（Ａ）は、第１実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図１（Ｂ）は、図１（Ａ）のＡ１−Ａ１断面図である。
【図２】図２は、バルクシリコンウェハを用いてＳＯＩ構造を有する半導体基板を構成する方法を説明する図である。
【図３】図３は、第１実施形態に係る半導体装置の構成概要を示す説明図である。
【図４】図４は、絶縁膜の厚さの算出方法を説明する図である。
【図５】図５は、第１実施形態に係る半導体装置の電気的構成を示す回路図である。
【図６】図６は、第１実施形態に係る半導体装置の電気的構成を示す回路図である。
【図７】図７は、第１実施形態に係る半導体装置の電気的構成を示す回路図である。
【図８】図８は、第１実施形態に係る半導体装置の動作を説明する図である。
【図９】図９は、第１実施形態に係る半導体装置の動作を説明する図である。
【図１０】図１０（Ａ）は、第２実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図１０（Ｂ）は、図１０（Ａ）のＡ２−Ａ２断面図である。
【図１１】図１１は、絶縁膜の厚さの算出方法を説明する図である。
【図１２】図１２は、第２実施形態に係る半導体装置の電気的構成を示す回路図である。
【図１３】図１３は、第２実施形態における他の変形例に係る半導体装置の電気的構成を示す回路図である。
【図１４】図１４は、第２実施形態における他の変形例に係る半導体装置の電気的構成を示す回路図である。
【図１５】図１５は、第２実施形態における他の変形例に係る半導体装置の電気的構成を示す回路図である。
【図１６】図１６は、従来の半導体装置の構成概要を示す説明図である。
【発明を実施するための形態】
【００２１】
［第１実施形態］
以下、本発明の半導体装置を具現化した第１実施形態について、図面を参照して説明する。
図１（Ａ）は、第１実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図１（Ｂ）は、図１（Ａ）のＡ１−Ａ１断面図である。図２は、バルクシリコンウェハを用いてＳＯＩ構造を有する半導体基板を構成する方法を説明する図である。図３は、第１実施形態に係る半導体装置の構成概要を示す説明図である。図４は、絶縁膜の厚さの算出方法を説明する図である。図５〜７は、第１実施形態に係る半導体装置の電気的構成を示す回路図である。図８及び図９は、第１実施形態に係る半導体装置の動作を説明する図である。
【００２２】
本実施形態の半導体装置１は、ＳＯＩ構造を有する半導体基板５上に、ＩＧＢＴやパワーＭＯＳＦＥＴなどから構成されるスイッチング素子２０を集積してなる。半導体基板５には、例えば、図１に示すように、シリコンからなる支持基板３（図１では省略して示している）上に、シリコン酸化膜（ＳｉＯ２）からなる埋込酸化膜４を介してシリコンからなるＳＯＩ層２を積層（もしくはシリコンウェハを貼り合わせて研削除去）して形成されたものを用いることができる。また、半導体基板５には、バルクシリコンウェハ９を加工したものを用いてもよい。半導体基板５としてバルクシリコンウェハ９を用いる場合には、図２に示すように、予め、スイッチング素子２０などが一方面側に形成されたバルクシリコンウェハ９（図２（Ａ））を所定の厚さに研磨し（図２（Ｂ））、シリコン酸化膜などの絶縁膜１０をこのバルクシリコンウェハ９の他方面側に貼り合わせることで（図２（Ｃ））、ＳＯＩ構造を構成することができる（図２（Ｄ））。なお、スイッチング素子２０は、「半導体素子」の一例に相当する。
【００２３】
そして、このように構成される半導体基板５の一方面側（主面側）には、スイッチング素子２０と、所定の動作を行うように構成された内部回路３０と、主にスイッチング素子２０の温度を検出可能に構成された第１温度検出素子２４と、第１温度検出素子の周囲を取り囲むように形成された第１絶縁膜２７と、主に内部回路の温度を検出可能に構成された第２温度検出素子２５と、第２温度検出素子２５周囲を取り囲むように形成された第２絶縁膜２８とが形成されている。さらに、半導体基板５の一方面側には、第１温度検出素子２４及び第２温度検出素子２５から出力される出力信号に基づいて、スイッチング素子２０及び内部回路３０の動作を制御する第１加熱検出回路４１及び第２加熱検出回路４２（図１では省略して示している）が設けられている。
【００２４】
また、本実施形態の半導体装置１は、図３に示すように、ダイパッド１１上にＡｇペーストやはんだなどのダイマウント材１２を介して半導体基板５が固定されて構成されている。そして、スイッチング素子２０の表面には、電極パッド１３が設けられており、この電極パッド１３とリードフレーム１４とがボンディングワイヤ１５により接続されている。
【００２５】
スイッチング素子２０は、上述したように、ＩＧＢＴやパワーＭＯＳＦＥＴなどから構成され、ＳＯＩ層２の表層に、公知の方法によって形成されている。そして、このスイッチング素子２０は、トレンチ分離部６により絶縁分離されている。トレンチ分離部６は、ＳＯＩ層２の表面から埋込酸化膜４に達するトレンチ７とトレンチ７内を充填するように埋め込まれた埋込膜８（例えば、ＳｉＯ２などの酸化膜）とによって構成されている。
【００２６】
内部回路３０は、例えば、入力電力から必要とされる出力電力を生成する電源回路や、設定周波数の搬送波を出力する発振回路などから構成されている。また、図１に示すように、スイッチング素子２０の配置領域から距離を隔てて配置されている。そして、本発明では、第２温度検出素子２５により、この内部回路３０の温度を間接的に検出するようにしている。
【００２７】
第１温度検出素子２４及び第２温度検出素子２５は、温度の変化に応じて抵抗値が変化する抵抗体から構成されている。より具体的に、第１温度検出素子２４及び第２温度検出素子２５は、ダイオード（図５参照）や抵抗素子（図６参照）、熱電対（図７参照）などから構成することができる。製造上の観点から、第１温度検出素子２４及び第２温度検出素子２５は、ダイオードから構成されることが好ましい。スイッチング素子２０を半導体基板５上に形成する工程を利用して、第１温度検出素子２４及び第２温度検出素子２５を容易に半導体基板５上に形成することができるからである。
【００２８】
そして、図１及び図３に示すように、第１温度検出素子２４は、半導体基板５の一方面側において、スイッチング素子２０の配置領域に隣接して設けられている。また、第２温度検出素子２５は、内部回路３０よりもスイッチング素子２０に近い側に配置されている。より具体的に、第２温度検出素子２５は、第１絶縁膜２７及び第２絶縁膜２８を介して、第１温度検出素子２４と隣接して設けられている。また、スイッチング素子２０と、第１温度検出素子２４及び第２温度検出素子２５は、直線上に並ぶように配置されている。
【００２９】
第１絶縁膜２７及び第２絶縁膜２８は、比較的熱伝導率が低い絶縁材料から構成されている。具体的に、第１絶縁膜２７及び第２絶縁膜２８は、ＳｉＯ２（熱伝導率：１０．７Ｗ／ｍ・Ｋ）、ポリイミド（熱伝導率：０．２８〜０．３４Ｗ／ｍ・Ｋ）、ＳｉＮ（熱伝導率：７０Ｗ／ｍ・Ｋ）、エポキシ樹脂（０．３Ｗ／ｍ・Ｋ）などから構成することができる。この中でも、製造上の観点から、埋込酸化膜４と同じ材質であるＳｉＯ２を用いることが好ましい。なお、第１絶縁膜２７及び第２絶縁膜２８は、トレンチ分離部６と同様の構造を有している。
【００３０】
第１絶縁膜２７と第２絶縁膜２８とは隣接して配置されており、第２絶縁膜２８の厚さが第１絶縁膜２７の厚さよりも大きくなるように構成されている。そして、第２温度検出素子２５により検出される温度が、第１温度検出素子２４により検出される温度よりも内部回路３０の温度と近似するように（内部回路３０の温度環境と近くなるように）、第２絶縁膜２８が構成されている。具体的に、第２絶縁膜２８をＳｉＯ２から構成する場合、図４に示すように、スイッチング素子２０から内部回路３０までの距離をＬ１、スイッチング素子２０の熱が第２温度検出素子２５まで伝わる最短距離をＬ２、シリコンの熱伝導率が１４８Ｗ／ｍ・Ｋとしたとき、第２絶縁膜２８の厚さＷは、１４８×Ｌ１＝１４８×Ｌ２＋１０．７×Ｗの式を用いて設計することができる。なお、スイッチング素子２０及び第２絶縁膜２８と内部回路３０との間に、他の素子や回路等が配置されている場合には、これら他の素子等のトレンチの酸化膜や最短ルートを、適宜補正することが好ましい。
【００３１】
次に、半導体装置１の電気的構成について図５〜図７を参照して説明する。
図５に示すように、第１温度検出素子２４及び第２温度検出素子２５には、第１加熱検出回路４１及び第２加熱検出回路４２がそれぞれ設けられている。そして、スイッチング素子２０が発熱すると、ダイオードから構成される第１温度検出素子２４及び第２温度検出素子２５の順方向電圧が下がり、この電圧降下の信号を第１加熱検出回路４１及び第２加熱検出回路４２がそれぞれ検出する。そして、第１加熱検出回路４１及び第２加熱検出回路４２において、この出力信号に基づきスイッチング素子２０及び内部回路３０の温度を算出し、この算出された温度と、予め設定された基準温度（第１閾値Ｔｔｈ１及び第２閾値Ｔｔｈ２）とを比較し、スイッチング素子２０及び内部回路３０の動作を制御するようにしている。第１加熱検出回路４１及び第２加熱検出回路４２は、例えばコンパレータ等によって構成することができる。なお、第１温度検出素子２４及び第２温度検出素子２５をサーミスタ（図６参照）で構成した場合には、スイッチング素子２０の発熱に伴い第１温度検出素子２４及び第２温度検出素子２５の抵抗値が変化するので、この抵抗値の変化に応じた信号を第１加熱検出回路４１及び第２加熱検出回路４２がそれぞれ検出することとなる。また、第１温度検出素子２４及び第２温度検出素子２５を熱電対（図７参照）で構成した場合には、スイッチング素子２０の発熱に伴い、第１温度検出素子２４及び第２温度検出素子２５においてこの発熱温度に応じた起電力が発生するので、この起電力に応じた信号を第１加熱検出回路４１及び第２加熱検出回路４２がそれぞれ検出することとなる。そして、第１加熱検出回路４１及び第２加熱検出回路４２は、「制御回路」の一例に相当する。
【００３２】
次に、上述のように構成される半導体装置において、第１加熱検出回路４１及び第２加熱検出回路４２により行われる制御動作について図８及び図９を参照して説明する。
まず、スイッチング素子２０が急激に発熱した場合について、図８を参照して説明する。
スイッチング素子２０が急激に発熱すると、スイッチング素子２０の配置領域近傍も急激に温度が高くなる。そして、このスイッチング素子２０の配置領域に隣接して設けられる第１温度検出素子２４により検出される温度が第１閾値Ｔｔｈ１の温度に達すると（図８中Ｔ１）、第１加熱検出回路４１によりスイッチング素子２０の動作が停止（オフ）される（スイッチング素子２０への通電が停止される）。第１閾値Ｔｔｈ１は、例えば、１５０度に設定することができる。なお、このとき、図８に示すように、第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２未満の場合には、第２加熱検出回路４２により内部回路３０の動作は制御されず、内部回路３０は通常動作を実施する。
【００３３】
そして、スイッチング素子２０の温度が低下すると共に、第１温度検出素子２４により検出される温度が第３閾値Ｔｔｈ３まで低下すると、第１加熱検出回路４１によりスイッチング素子２０が通常動作に復帰される（オンされる）こととなる（スイッチング素子２０の動作の制限が解除されて、通電がなされる）（図８中Ｔ２）。
【００３４】
次に、スイッチング素子２０が緩やかに温度上昇し、半導体基板５全体が徐々に暖まった場合における第１加熱検出回路４１及び第２加熱検出回路４２により行われる制御動作について、図９を参照して説明する。
スイッチング素子２０が緩やかに温度上昇すると、内部回路３０は、スイッチング素子２０との温度差が小さい状態で、スイッチング素子２０と同じように緩やかに温度上昇する。そして、このように、半導体基板５全体が徐々に暖まると、第１温度検出素子２４により検出される温度が第１閾値Ｔｔｈ１よりも低い状態で、第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２以上となる（図９中Ｔ１）。そして、このとき、第２加熱検出回路４２により内部回路３０に対して所定の保護動作が開始される。
【００３５】
具体的に、内部回路３０が電源回路から構成される場合には、例えば、特開平９−３３０１３５のような技術を用い、温度補正用のデータを予めメモリなどに記憶させておき、第２温度検出素子２５により検出される温度と、温度補正用のデータに基づき、内部回路３０に対して温度補正を行うようにすることができる。また、内部回路３０がスイッチング電源等を構成する発振回路から構成される場合には、例えば、特開２００３−８８１０９のような技術を用い、内部回路３０が高温になった時には、搬送波の周波数を下げてスイッチング素子の単位時間当たりのスイッチング回数（スイッチング損失量）を減らすことによりスイッチング素子（装置本体）からの発熱量を減らすようにして所定の温度帯に収まるように制御を行うようにすることができる。なお、内部回路３０の保護動作はこれに限らず、例えば、内部回路３０の動作を停止したり、一部の機能を制限したりするようにしてもよい。また、内部回路３０に対して所定の保護動作を行う期間は、図９ではＴ１〜Ｔ２の間を例示したが、これに限らず、Ｔ２〜Ｔ３の間も行うようにしてもよい。
【００３６】
さらに、半導体基板５全体の温度が上昇すると共に、スイッチング素子２０の温度が上昇し、第１温度検出素子２４により検出される温度が第１閾値Ｔｔｈ１の温度に達すると（図９中Ｔ２）、第１加熱検出回路４１によりスイッチング素子２０の動作が停止される。そして、スイッチング素子２０の温度が徐々に低下し、第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２よりも低くなると、第２加熱検出回路４２による内部回路３０に対する保護動作が終了し、内部回路３０が通常動作に復帰する（図９中Ｔ３）。さらに、第１温度検出素子２４により検出される温度がＴｔｈ３まで低下すると、第１加熱検出回路４１によりスイッチング素子２０が通常動作に復帰されることとなる（図９中Ｔ４）。
【００３７】
以上説明したように、本第１実施形態に係る半導体装置１では、半導体基板５の一方面側に、スイッチング素子２０と、このスイッチング素子２０の配置領域から距離を隔てて内部回路３０が配置されている。また、スイッチング素子２０の配置領域に隣接して第１温度検出素子２４が設けられており、この第１温度検出素子２４の周囲を取り囲むように第１絶縁膜２７が形成されている。さらに、内部回路３０よりもスイッチング素子２０に近い側に第２温度検出素子２５が設けられており、この第２温度検出素子２５の周囲を取り囲むように第２絶縁膜２８が形成されている。これら第１絶縁膜２７と第２絶縁膜２８とは隣接して配置されており、第２絶縁膜２８の厚さが第１絶縁膜２７の厚さよりも大きくなるように構成されている。そして、第１温度検出素子２４及び第２温度検出素子２５の少なくともいずれかから出力される出力信号に基づいて、第１加熱検出回路４１及び第２加熱検出回路４２によりスイッチング素子２０及び内部回路３０の動作を制御するようにしている。
このように、第２絶縁膜２８の厚さを第１絶縁膜２７よりも大きく構成することで、第１温度検出素子２４（スイッチング素子２０用の温度センサ）よりも第２温度検出素子２５（内部回路３０用の温度センサ）のほうがスイッチング素子２０の発熱による熱が伝わり難くなり、スイッチング素子２０の配置領域から距離を隔てて配置されている内部回路３０の温度環境により近づけることができる。すなわち、温度検出素子の周囲を取り囲む絶縁膜の厚さを工夫することで、内部回路３０側に第２温度検出素子２５（内部回路３０用の温度センサ）を配置せずに第１温度検出素子２４側に隣接させて配置しても、第２温度検出素子２５付近で内部回路３０により近い温度環境を生じさせやすくなり、内部回路３０の温度をより正確に検出しやすくなる。このため、スイッチング素子２０及び内部回路３０の各温度を検出する第１温度検出素子２４及び第２温度検出素子２５を効率的に配置してレイアウトの自由度を高めることができる。
【００３８】
また、第２温度検出素子２５により検出される温度が、第１温度検出素子２４により検出される温度よりも内部回路３０の温度と近似するように、第２絶縁膜２８が構成されている。この構成では、第２温度検出素子２５を第１温度検出素子２４側に近づけて効率的に配置しつつも、当該第１温度検出素子２４よりも内部回路３０付近の温度を第２温度検出素子２５に反映させることができ、第２温度検出素子２５によって、内部回路３０の温度をより精度よく検出することができる。
【００３９】
そして、第１温度検出素子２４及び第２温度検出素子２５が、温度の変化に対して抵抗値が変化する抵抗体から構成されているので、バイメタル式などの温度センサと比べて簡易な構成で精度よくスイッチング素子２０及び内部回路３０の温度を検出することができる。
【００４０】
また、第１温度検出素子２４により検出される温度が、所定の第１閾値Ｔｔｈ１に達し、第２温度検出素子２５により検出される温度が、第１閾値Ｔｔｈ１よりも低く設定される第２閾値Ｔｔｈ２よりも低い場合に、第１加熱検出回路４１によりスイッチング素子２０の動作を制限するようにしている。この構成によれば、スイッチング素子２０の温度が所定の温度（第１閾値Ｔｔｈ１）に達すると共に、内部回路３０の温度が比較的低い（第２閾値Ｔｔｈ２未満）場合に、このような状況に適した保護動作（スイッチング素子２０の動作制限）を行うことができる。例えば、過電流などによってスイッチング素子２０が急激に温度上昇した場合に内部回路３０の動作に関わらずスイッチング素子２０に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。
【００４１】
さらに、第１温度検出素子２４により検出される温度が、第１閾値Ｔｔｈ１よりも低いときであって、且つ第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２よりも高くなったときに、第２加熱検出回路４２により内部回路３０に対する所定の保護動作を開始するようにしている。この構成によれば、スイッチング素子２０の温度が所定の温度（第１閾値Ｔｔｈ１）よりも低く、内部回路３０の温度が所定の温度（第２閾値Ｔｔｈ２）よりも高くなった場合に、このような状況に適した保護動作（内部回路３０に対する所定の保護動作）を行うことができる。例えば、スイッチング素子２０付近では急激な温度上昇がなく半導体基板５全体が緩やかに温度上昇した場合などにおいて、内部回路３０に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。
【００４２】
また、第１温度検出素子２４により検出される温度が第１閾値Ｔｔｈ１に達した状態から低い状態となり、且つ第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２よりも低いときに、スイッチング素子２０の動作の制限を解除するようにしている。この構成によれば、スイッチング素子２０の温度が所定の温度（第１閾値Ｔｔｈ１）に達して動作が制限された後に、この所定の温度よりも低くなったときに、より迅速にスイッチング素子２０の制限を解除することができ（スイッチング素子２０を通常動作に復帰することができ）、半導体装置１を効率よく動作させることができる。
【００４３】
また、半導体基板５が、ＳＯＩ（Silicon On Insulator）構造を有している。この構成によれば、比較的熱伝導率が低い（金属などに比べ伝導電子による熱伝導の寄与が小さい）絶縁体の上に各素子が配置されるので、スイッチング素子２０の発熱による熱が半導体基板５を介して伝搬され難くなる。このため、内部回路３０をスイッチング素子２０の発熱からより保護できるとともに、第２温度検出素子２５の周囲を取り囲むように形成された第２絶縁膜２８の厚さをそれほど大きくしなくとも、内部回路３０と近い温度環境を構成することができる。
【００４４】
また、スイッチング素子２０の表面に電極パッド１３が設けられており、この電極パッド１３にボンディングワイヤ１５を介してリードフレーム１４が電気的に接続されている。この構成によれば、スイッチング素子２０が発熱したときに、スイッチング素子２０の表面に設けられた電極パッド１３からボンディングワイヤ１５を介してリードフレーム１４に積極的に熱が放熱されていくので、スイッチング素子２０の温度をより迅速に低下させることができる。また、スイッチング素子２０の温度が急激に低下し易くなるため、内部回路３０用の温度センサ（第２温度検出素子２５）を単にスイッチング素子２０の近傍に配置した構成では、この内部回路３０用の温度センサによって検出される温度と実際の内部回路３０の温度の差が大きくなり易かったが（測定誤差が大きくなり易かったが）、本発明では、第２絶縁膜２８の厚さを第１絶縁膜２７よりも大きく構成することで、第２温度検出素子２５をスイッチング素子２０の近傍に配置した構成においても第２温度検出素子２５の温度環境を内部回路３０の温度環境と近づけることができ、内部回路３０の温度を正確に検出することができる。
【００４５】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置２０１について、図１０〜１２を用いて説明する。本第２実施形態では、スイッチング素子を２つ設けるとともに、これら２つのスイッチング素子にそれぞれ第１温度検出素子を設けた点が、上記第１実施形態にて述べた半導体装置１と主に異なる。したがって、第１実施形態の半導体装置１と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
【００４６】
図１０（Ａ）は、第２実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図１０（Ｂ）は、図１０（Ａ）のＡ２−Ａ２断面図である。図１１は、絶縁膜の厚さの算出方法を説明する図である。図１２は、第２実施形態に係る半導体装置の電気的構成を示す回路図である。
【００４７】
本第２実施形態では、半導体素子として、第１スイッチング素子２１と第２スイッチング素子２２が設けられている。そして、第１スイッチング素子２１の配置領域寄りに配置される一方の第１温度検出素子２４ａと、第２スイッチング素子２２の配置領域寄りに配置される他方の第１温度検出素子２４ｂとの間に、第２温度検出素子２５及び第２絶縁膜２８が配置されている。また、第１スイッチング素子２１と第２スイッチング素子２２の周囲には、第１絶縁膜２７ａ、２７ｂがそれぞれ配置されている。より具体的には、図１０に示すように、２つのスイッチング素子２１、２２及び３つの温度検出素子２４ａ、２４ｂ、２５が直線状に並び、半導体基板５の一側に纏めて配置されている。
【００４８】
次にこのように構成される半導体装置２０１の第１絶縁膜２７ａ、２７ｂ及び第２絶縁膜２８の厚さの算出方法について説明する。図１１に示すように、スイッチング素子２１から内部回路３０までの距離をＬ１、スイッチング素子２１の熱が第２温度検出素子２５まで伝わる最短距離をＬ２としたとき、スイッチング素子２１に近い側の第１絶縁膜２８の厚さＷ１は、１４８×Ｌ１＝１４８×Ｌ２＋１０．７×Ｗ１の式を用いて設計することができる。また、スイッチング素子２２から内部回路３０までの距離をＬ３、スイッチング素子２２の熱が第２温度検出素子２５まで伝わる最短距離をＬ４としたとき、スイッチング素子２２に近い側の第１絶縁膜２８の厚さＷ２は、１４８×Ｌ３＝１４８×Ｌ４＋１０．７×Ｗ２の式を用いて設計することができる。なお、Ｌ１＜Ｌ３、Ｌ２≦Ｌ４の場合、Ｗ１＜Ｗ２とする。また、スイッチング素子２１、２２及び第２絶縁膜２８と内部回路３０との間に、他の素子や回路等が配置されている場合には、これら他の素子等のトレンチの酸化膜や最短ルートを、適宜補正することが好ましい。
【００４９】
そして、このように構成される半導体装置２０１の電気的構成は、図１２に示すようになる。本第２実施形態では、第１加熱検出回路４１に、第１温度検出素子２４ａ、２４ｂによる検出信号が出力されるようになっている。また、第１加熱検出回路４１は、第１温度検出素子２４ａ、２４ｂにより信号が入力されると、この入力信号と、第１閾値Ｔｔｈ１若しくは第３閾値Ｔｔｈ３と比較し、スイッチング素子２１及びスイッチング素子２２の動作をそれぞれ制御するようになっている。
【００５０】
以上説明したように、本第２実施形態に係る半導体装置２０１では、半導体素子として、第１スイッチング素子２１と第２スイッチング素子２２とが設けられている。そして、第１スイッチング素子２１の配置領域寄りに一方の第１温度検出素子２４ａが配置され、第２スイッチング素子２２の配置領域寄りに他方の第１温度検出素子２４ｂが配置されており、これら第１温度検出素子２４ａ、２４ｂの間に、第２温度検出素子２５及び第２絶縁膜２８が配置されている。この構成では、２つのスイッチング素子２１、２２及び３つの温度検出素子２４ａ、２４ｂ、２５が直線状に並ぶ配置とすることができるため（即ち、２つのスイッチング素子と３つの温度検出素子を直線状に纏めて配置することができるため）、素子数がより多くなりやすい半導体基板５上においてスペース的な制約を極力抑えることができ、設計上より有効となる。
【００５１】
［他の実施形態］
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
上記各実施形態では、第１温度検出素子２４（２４ａ、２４ｂ）及び第２温度検出素子２５をそれぞれ別々の加熱検出回路で検出すると共に、異なる閾値を設定したが、第１温度検出素子２４（２４ａ、２４ｂ）及び第２温度検出素子２５を１つの加熱検出回路４０で検出すると共に、それぞれ同じ閾値を用いることができる。この場合、例えば、第２実施形態のように、スイッチング素子を２つ用いた場合には、図１３〜図１５に示す回路構成を採用することができる。なお、図１３は温度検出素子をダイオードで構成した場合であり、図１４はサーミスタ、図１５は熱電対で構成した場合を示している。
【符号の説明】
【００５２】
１、２０１…半導体装置
２…ＳＯＩ層
３…支持基板
４…埋込酸化膜
５…半導体基板
６…トレンチ分離部
７…トレンチ
８…埋込膜
９…バルクシリコンウェハ
１０…絶縁膜
１１…ダイパッド
１２…ダイマウント材
１３…電極パッド
１４…リードフレーム
１５…ボンディングワイヤ
２０…スイッチング素子（半導体素子）
２１…第１スイッチング素子（半導体素子）
２２…第２スイッチング素子（半導体素子）
２４、２４ａ、２４ｂ…第１温度検出素子
２５…第２温度検出素子
２７、２７ａ、２７ｂ…第１絶縁膜
２８…第２絶縁膜
３０…内部回路
４０…加熱検出回路
４１…第１加熱検出回路（制御回路）
４２…第２加熱検出回路（制御回路）
Ｔｔｈ１…第１閾値
Ｔｔｈ２…第２閾値
Ｔｔｈ３…第３閾値
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）やパワーＭＯＳＦＥＴなどのパワー半導体素子が集積された半導体装置が知られている。このようなパワー半導体素子は、動作時に発熱して高温になり易いため、この発熱によって当該素子等が破壊するのを防ぐために、このパワー半導体素子の温度を温度センサ（温度検出素子）などによって監視することが行われている。例えば、パワー半導体素子の温度を検出する技術としては、下記特許文献１、２に示すものが知られている。
【０００３】
特許文献１には、スイッチング素子として機能するＩＧＢＴ（１９）、（２０）と、ＩＧＢＴ（１９）、（２０）のそれぞれの温度を検出可能な温度センサとして機能するダイオード（２４）、（２５）とを搭載した半導体チップ（２３）の構成が開示されている。そして、ダイオード（２４）、（２５）によって検出されたＩＧＢＴ（１９）、（２０）の温度が、閾値設定回路によって設定された判定温度閾値以上となった場合に、半導体チップ（２３）の温度が過温度であると判定し、制御装置（１７）により半導体チップ（２３）への通電電流を停止するなどして、半導体チップ（２３）の温度上昇を抑制するようにしている。
【０００４】
特許文献２には、パワーＭＯＳＦＥＴ（２０）と隣接するように、ｐ型層（６１）とｎ型層（６２）による複数のＰＮダイオードにて構成された温度センサ（６０）を配置した構成が開示されている。そして、パワーＭＯＳＦＥＴ（２０）の温度を温度センサ（６０）により検出し、この検出された温度に基づいて、小電力回路部（Ｒ１）に備えられた信号処理回路で各種演算を行い、パワーＭＯＳＦＥＴ（２０）の駆動状態を制御することで過昇温を防止するなどの処理を行うようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２３７３３１号公報
【特許文献２】特開２００９−１４７２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、パワー半導体素子とともに、所定の動作を行うように構成された内部回路（各種制御を行う制御回路等）を同一の半導体基板上に集積することがある。このような構成を採用した場合、パワー半導体素子が発熱したときに内部回路に影響が及ぶことが懸念されるため、内部回路の温度を温度センサなどによって監視する必要がある。そして、このように、複数の温度センサを用いる場合には、回路ブロック間の配線の引き回しによる干渉を避けたり、配線効率を向上させたりするために、これら温度センサをできる限り一箇所に纏めて配置することが望ましい。
【０００７】
しかしながら、パワー半導体素子の近傍に配置される温度センサ（パワー半導体素子用の温度センサ）の近くに内部回路用の温度センサを配置して一箇所に纏めようとした場合、例えば、内部回路がパワー半導体素子から離れた位置に配置される場合には、内部回路用の温度センサから検出される温度と、実際の内部回路の温度とで大きなズレが生じる虞がある。また、パワー半導体素子上にパッドが形成された構成では、このパッドやボンディングワイヤから積極的に放熱されてパワー半導体素子の温度が急激に低下し易くなるため、内部回路用の温度センサを単にパワー半導体素子の近傍に配置した構成では、この温度センサによって検出される温度と実際の内部回路の温度の差が大きくなり易かった。このため、内部回路の温度をより正確に検出しようとする場合には、図１６に示すように、内部回路用の温度センサ３２５を内部回路３３０に隣接して配置せざるを得なかった。
【０００８】
なお、上述の特許文献１、２では、パワー半導体素子の温度については精度よく検出することができるものの、パワー半導体素子とともに集積される内部回路の温度を検出する構成については想定されておらず、ましてや、内部回路の温度の検出精度を低下させずに、内部回路用の温度センサの配置を工夫する構成については何ら言及されていなかった。
【０００９】
本発明は、上述した課題を解決するためになされたものであり、半導体基板に半導体素子と内部回路とが設けられた半導体装置において、半導体素子及び内部回路の各温度を検出するセンサを効率的に配置してレイアウトの自由度を高めることができ、且つ半導体素子及び内部回路の各温度をより正確に検出し得る構成を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、半導体基板の一方面側に配置され、動作時に発熱する半導体素子と、前記半導体素子の配置領域から距離を隔てて配置されると共に、所定の動作を行うように構成された内部回路と、前記半導体基板の前記一方面側において、前記半導体素子の配置領域に隣接して設けられた第１温度検出素子と、前記半導体基板の少なくとも前記一方面側において前記第１温度検出素子の周囲を取り囲むように形成された第１絶縁膜と、前記半導体基板の前記一方面側において、前記内部回路よりも前記半導体素子に近い側に配置された第２温度検出素子と、前記半導体基板の少なくとも前記一方面側において前記第２温度検出素子の周囲を取り囲むように形成された第２絶縁膜と、前記第１温度検出素子及び前記第２温度検出素子の少なくともいずれかから出力される出力信号に基づいて、前記半導体素子及び前記内部回路の少なくともいずれかの動作を制御する制御回路と、を備え、前記第１絶縁膜と前記第２絶縁膜とが隣接して配置され、前記第２絶縁膜の厚さが前記第１絶縁膜の厚さよりも大きくなるように構成されていることを特徴とする。
【発明の効果】
【００１１】
請求項１の発明では、半導体基板の一方面側に、半導体素子と、この半導体素子の配置領域から距離を隔てて内部回路が配置されている。また、半導体素子の配置領域に隣接して第１温度検出素子が設けられており、この第１温度検出素子の周囲を取り囲むように第１絶縁膜が形成されている。さらに、内部回路よりも半導体素子に近い側に第２温度検出素子が設けられており、この第２温度検出素子の周囲を取り囲むように第２絶縁膜が形成されている。これら第１絶縁膜と第２絶縁膜とは隣接して配置されており、第２絶縁膜の厚さが第１絶縁膜の厚さよりも大きくなるように構成されている。そして、第１温度検出素子及び第２温度検出素子の少なくともいずれかから出力される出力信号に基づいて、制御回路により半導体素子及び内部回路の少なくともいずれかの動作を制御するようにしている。
このように、第２絶縁膜の厚さを第１絶縁膜よりも大きく構成することで、第１温度検出素子（半導体素子用の温度センサ）よりも第２温度検出素子（内部回路用の温度センサ）のほうが半導体素子の発熱による熱が伝わり難くなり、半導体素子の配置領域から距離を隔てて配置されている内部回路の温度環境により近づけることができる。すなわち、温度検出素子の周囲を取り囲む絶縁膜の厚さを工夫することで、内部回路側に第２温度検出素子（内部回路用の温度センサ）を配置せずに第１温度検出素子側に隣接させて配置しても、第２温度検出素子付近で内部回路により近い温度環境を生じさせやすくなり、内部回路の温度をより正確に検出しやすくなる。このため、半導体素子及び内部回路の各温度を検出する第１温度検出素子及び第２温度検出素子を効率的に配置してレイアウトの自由度を高めることができる。
【００１２】
請求項２の発明では、第２温度検出素子により検出される温度が、第１温度検出素子により検出される温度よりも内部回路の温度と近似するように、第２絶縁膜が構成されている。この構成では、第２温度検出素子を第１温度検出素子側に近づけて効率的に配置しつつも、当該第１温度検出素子よりも内部回路付近の温度を第２温度検出素子に反映させることができ、第２温度検出素子によって、内部回路の温度をより精度よく検出することができる。
【００１３】
請求項３の発明では、半導体素子として、第１スイッチング素子と第２スイッチング素子とが設けられている。そして、第１スイッチング素子の配置領域寄りに一方の第１温度検出素子が配置され、第２スイッチング素子の配置領域寄りに他方の第１温度検出素子が配置されており、これら第１温度検出素子の間に、第２温度検出素子及び第２絶縁膜が配置されている。この構成では、２つのスイッチング素子及び３つの温度検出素子が直線状に並ぶ配置とすることができるため（即ち、２つのスイッチング素子と３つの温度検出素子を直線状に纏めて配置することができるため）、素子数がより多くなりやすい半導体基板上においてスペース的な制約を極力抑えることができ、設計上より有効となる。
【００１４】
請求項４の発明では、第１温度検出素子及び第２温度検出素子が、温度の変化に対して抵抗値が変化する抵抗体から構成されているので、バイメタル式などの温度センサと比べて簡易な構成で精度よく半導体素子及び内部回路の温度を検出することができる。
【００１５】
請求項５の発明では、第１温度検出素子により検出される温度が、所定の第１閾値に達し、第２温度検出素子により検出される温度が、第１閾値よりも低く設定される第２閾値よりも低い場合に、制御回路により半導体素子の動作を制限するようにしている。この構成によれば、半導体素子の温度が所定の温度（第１閾値）に達すると共に、内部回路の温度が比較的低い（第２閾値未満）場合に、このような状況に適した保護動作（半導体素子の動作制限）を行うことができる。例えば、過電流などによって半導体素子が急激に温度上昇した場合に内部回路の動作に関わらず半導体素子に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。
【００１６】
請求項６の発明では、第１温度検出素子により検出される温度が、第１閾値よりも低いときであって、且つ第２温度検出素子により検出される温度が第２閾値よりも高くなったときに、制御回路により内部回路に対する所定の保護動作を開始するようにしている。この構成によれば、半導体素子の温度が所定の温度（第１閾値）よりも低く、内部回路の温度が所定の温度（第２閾値）よりも高くなった場合に、このような状況に適した保護動作（内部回路に対する所定の保護動作）を行うことができる。例えば、半導体素子付近では急激な温度上昇がなく半導体基板全体が緩やかに温度上昇した場合などにおいて、内部回路に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。
【００１７】
請求項７の発明では、第１温度検出素子により検出される温度が第１閾値に達した状態から低い状態となり、且つ第２温度検出素子により検出される温度が第２閾値よりも低いときに、半導体素子の動作の制限を解除するようにしている。この構成によれば、半導体素子の温度が所定の温度（第１閾値）に達して動作が制限された後に、この所定の温度よりも低くなったときに、より迅速に半導体素子の制限を解除することができ（半導体素子を通常動作に復帰することができ）、半導体装置を効率よく動作させることができる。
【００１８】
請求項８の発明では、半導体基板が、ＳＯＩ（Silicon On Insulator）構造を有している。この構成によれば、比較的熱伝導率が低い（金属などに比べ伝導電子による熱伝導の寄与が小さい）絶縁体の上に各素子が配置されるので、半導体素子の発熱による熱が半導体基板を介して伝搬され難くなる。このため、内部回路を半導体素子の発熱からより保護できるとともに、第２温度検出素子の周囲を取り囲むように形成された第２絶縁膜の厚さをそれほど大きくしなくとも、内部回路と近い温度環境を構成することができる。
【００１９】
請求項９の発明では、半導体素子の表面に電極パッドが設けられており、この電極パッドにボンディングワイヤを介してリードフレームが電気的に接続されている。この構成によれば、半導体素子が発熱したときに、半導体素子の表面に設けられた電極パッドからボンディングワイヤを介してリードフレームに積極的に熱が放熱されていくので、半導体素子の温度をより迅速に低下させることができる。また、半導体素子の温度が急激に低下し易くなるため、内部回路用の温度センサ（第２温度検出素子）を単に半導体素子の近傍に配置した構成では、この内部回路用の温度センサによって検出される温度と実際の内部回路の温度の差が大きくなり易かったが（測定誤差が大きくなり易かったが）、本発明では、第２絶縁膜の厚さを第１絶縁膜よりも大きく構成することで、第２温度検出素子を半導体素子の近傍に配置した構成においても第２温度検出素子の温度環境を内部回路の温度環境と近づけることができ、内部回路の温度を正確に検出することができる。
【図面の簡単な説明】
【００２０】
【図１】図１（Ａ）は、第１実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図１（Ｂ）は、図１（Ａ）のＡ１−Ａ１断面図である。
【図２】図２は、バルクシリコンウェハを用いてＳＯＩ構造を有する半導体基板を構成する方法を説明する図である。
【図３】図３は、第１実施形態に係る半導体装置の構成概要を示す説明図である。
【図４】図４は、絶縁膜の厚さの算出方法を説明する図である。
【図５】図５は、第１実施形態に係る半導体装置の電気的構成を示す回路図である。
【図６】図６は、第１実施形態に係る半導体装置の電気的構成を示す回路図である。
【図７】図７は、第１実施形態に係る半導体装置の電気的構成を示す回路図である。
【図８】図８は、第１実施形態に係る半導体装置の動作を説明する図である。
【図９】図９は、第１実施形態に係る半導体装置の動作を説明する図である。
【図１０】図１０（Ａ）は、第２実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図１０（Ｂ）は、図１０（Ａ）のＡ２−Ａ２断面図である。
【図１１】図１１は、絶縁膜の厚さの算出方法を説明する図である。
【図１２】図１２は、第２実施形態に係る半導体装置の電気的構成を示す回路図である。
【図１３】図１３は、第２実施形態における他の変形例に係る半導体装置の電気的構成を示す回路図である。
【図１４】図１４は、第２実施形態における他の変形例に係る半導体装置の電気的構成を示す回路図である。
【図１５】図１５は、第２実施形態における他の変形例に係る半導体装置の電気的構成を示す回路図である。
【図１６】図１６は、従来の半導体装置の構成概要を示す説明図である。
【発明を実施するための形態】
【００２１】
［第１実施形態］
以下、本発明の半導体装置を具現化した第１実施形態について、図面を参照して説明する。
図１（Ａ）は、第１実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図１（Ｂ）は、図１（Ａ）のＡ１−Ａ１断面図である。図２は、バルクシリコンウェハを用いてＳＯＩ構造を有する半導体基板を構成する方法を説明する図である。図３は、第１実施形態に係る半導体装置の構成概要を示す説明図である。図４は、絶縁膜の厚さの算出方法を説明する図である。図５〜７は、第１実施形態に係る半導体装置の電気的構成を示す回路図である。図８及び図９は、第１実施形態に係る半導体装置の動作を説明する図である。
【００２２】
本実施形態の半導体装置１は、ＳＯＩ構造を有する半導体基板５上に、ＩＧＢＴやパワーＭＯＳＦＥＴなどから構成されるスイッチング素子２０を集積してなる。半導体基板５には、例えば、図１に示すように、シリコンからなる支持基板３（図１では省略して示している）上に、シリコン酸化膜（ＳｉＯ２）からなる埋込酸化膜４を介してシリコンからなるＳＯＩ層２を積層（もしくはシリコンウェハを貼り合わせて研削除去）して形成されたものを用いることができる。また、半導体基板５には、バルクシリコンウェハ９を加工したものを用いてもよい。半導体基板５としてバルクシリコンウェハ９を用いる場合には、図２に示すように、予め、スイッチング素子２０などが一方面側に形成されたバルクシリコンウェハ９（図２（Ａ））を所定の厚さに研磨し（図２（Ｂ））、シリコン酸化膜などの絶縁膜１０をこのバルクシリコンウェハ９の他方面側に貼り合わせることで（図２（Ｃ））、ＳＯＩ構造を構成することができる（図２（Ｄ））。なお、スイッチング素子２０は、「半導体素子」の一例に相当する。
【００２３】
そして、このように構成される半導体基板５の一方面側（主面側）には、スイッチング素子２０と、所定の動作を行うように構成された内部回路３０と、主にスイッチング素子２０の温度を検出可能に構成された第１温度検出素子２４と、第１温度検出素子の周囲を取り囲むように形成された第１絶縁膜２７と、主に内部回路の温度を検出可能に構成された第２温度検出素子２５と、第２温度検出素子２５周囲を取り囲むように形成された第２絶縁膜２８とが形成されている。さらに、半導体基板５の一方面側には、第１温度検出素子２４及び第２温度検出素子２５から出力される出力信号に基づいて、スイッチング素子２０及び内部回路３０の動作を制御する第１加熱検出回路４１及び第２加熱検出回路４２（図１では省略して示している）が設けられている。
【００２４】
また、本実施形態の半導体装置１は、図３に示すように、ダイパッド１１上にＡｇペーストやはんだなどのダイマウント材１２を介して半導体基板５が固定されて構成されている。そして、スイッチング素子２０の表面には、電極パッド１３が設けられており、この電極パッド１３とリードフレーム１４とがボンディングワイヤ１５により接続されている。
【００２５】
スイッチング素子２０は、上述したように、ＩＧＢＴやパワーＭＯＳＦＥＴなどから構成され、ＳＯＩ層２の表層に、公知の方法によって形成されている。そして、このスイッチング素子２０は、トレンチ分離部６により絶縁分離されている。トレンチ分離部６は、ＳＯＩ層２の表面から埋込酸化膜４に達するトレンチ７とトレンチ７内を充填するように埋め込まれた埋込膜８（例えば、ＳｉＯ２などの酸化膜）とによって構成されている。
【００２６】
内部回路３０は、例えば、入力電力から必要とされる出力電力を生成する電源回路や、設定周波数の搬送波を出力する発振回路などから構成されている。また、図１に示すように、スイッチング素子２０の配置領域から距離を隔てて配置されている。そして、本発明では、第２温度検出素子２５により、この内部回路３０の温度を間接的に検出するようにしている。
【００２７】
第１温度検出素子２４及び第２温度検出素子２５は、温度の変化に応じて抵抗値が変化する抵抗体から構成されている。より具体的に、第１温度検出素子２４及び第２温度検出素子２５は、ダイオード（図５参照）や抵抗素子（図６参照）、熱電対（図７参照）などから構成することができる。製造上の観点から、第１温度検出素子２４及び第２温度検出素子２５は、ダイオードから構成されることが好ましい。スイッチング素子２０を半導体基板５上に形成する工程を利用して、第１温度検出素子２４及び第２温度検出素子２５を容易に半導体基板５上に形成することができるからである。
【００２８】
そして、図１及び図３に示すように、第１温度検出素子２４は、半導体基板５の一方面側において、スイッチング素子２０の配置領域に隣接して設けられている。また、第２温度検出素子２５は、内部回路３０よりもスイッチング素子２０に近い側に配置されている。より具体的に、第２温度検出素子２５は、第１絶縁膜２７及び第２絶縁膜２８を介して、第１温度検出素子２４と隣接して設けられている。また、スイッチング素子２０と、第１温度検出素子２４及び第２温度検出素子２５は、直線上に並ぶように配置されている。
【００２９】
第１絶縁膜２７及び第２絶縁膜２８は、比較的熱伝導率が低い絶縁材料から構成されている。具体的に、第１絶縁膜２７及び第２絶縁膜２８は、ＳｉＯ２（熱伝導率：１０．７Ｗ／ｍ・Ｋ）、ポリイミド（熱伝導率：０．２８〜０．３４Ｗ／ｍ・Ｋ）、ＳｉＮ（熱伝導率：７０Ｗ／ｍ・Ｋ）、エポキシ樹脂（０．３Ｗ／ｍ・Ｋ）などから構成することができる。この中でも、製造上の観点から、埋込酸化膜４と同じ材質であるＳｉＯ２を用いることが好ましい。なお、第１絶縁膜２７及び第２絶縁膜２８は、トレンチ分離部６と同様の構造を有している。
【００３０】
第１絶縁膜２７と第２絶縁膜２８とは隣接して配置されており、第２絶縁膜２８の厚さが第１絶縁膜２７の厚さよりも大きくなるように構成されている。そして、第２温度検出素子２５により検出される温度が、第１温度検出素子２４により検出される温度よりも内部回路３０の温度と近似するように（内部回路３０の温度環境と近くなるように）、第２絶縁膜２８が構成されている。具体的に、第２絶縁膜２８をＳｉＯ２から構成する場合、図４に示すように、スイッチング素子２０から内部回路３０までの距離をＬ１、スイッチング素子２０の熱が第２温度検出素子２５まで伝わる最短距離をＬ２、シリコンの熱伝導率が１４８Ｗ／ｍ・Ｋとしたとき、第２絶縁膜２８の厚さＷは、１４８×Ｌ１＝１４８×Ｌ２＋１０．７×Ｗの式を用いて設計することができる。なお、スイッチング素子２０及び第２絶縁膜２８と内部回路３０との間に、他の素子や回路等が配置されている場合には、これら他の素子等のトレンチの酸化膜や最短ルートを、適宜補正することが好ましい。
【００３１】
次に、半導体装置１の電気的構成について図５〜図７を参照して説明する。
図５に示すように、第１温度検出素子２４及び第２温度検出素子２５には、第１加熱検出回路４１及び第２加熱検出回路４２がそれぞれ設けられている。そして、スイッチング素子２０が発熱すると、ダイオードから構成される第１温度検出素子２４及び第２温度検出素子２５の順方向電圧が下がり、この電圧降下の信号を第１加熱検出回路４１及び第２加熱検出回路４２がそれぞれ検出する。そして、第１加熱検出回路４１及び第２加熱検出回路４２において、この出力信号に基づきスイッチング素子２０及び内部回路３０の温度を算出し、この算出された温度と、予め設定された基準温度（第１閾値Ｔｔｈ１及び第２閾値Ｔｔｈ２）とを比較し、スイッチング素子２０及び内部回路３０の動作を制御するようにしている。第１加熱検出回路４１及び第２加熱検出回路４２は、例えばコンパレータ等によって構成することができる。なお、第１温度検出素子２４及び第２温度検出素子２５をサーミスタ（図６参照）で構成した場合には、スイッチング素子２０の発熱に伴い第１温度検出素子２４及び第２温度検出素子２５の抵抗値が変化するので、この抵抗値の変化に応じた信号を第１加熱検出回路４１及び第２加熱検出回路４２がそれぞれ検出することとなる。また、第１温度検出素子２４及び第２温度検出素子２５を熱電対（図７参照）で構成した場合には、スイッチング素子２０の発熱に伴い、第１温度検出素子２４及び第２温度検出素子２５においてこの発熱温度に応じた起電力が発生するので、この起電力に応じた信号を第１加熱検出回路４１及び第２加熱検出回路４２がそれぞれ検出することとなる。そして、第１加熱検出回路４１及び第２加熱検出回路４２は、「制御回路」の一例に相当する。
【００３２】
次に、上述のように構成される半導体装置において、第１加熱検出回路４１及び第２加熱検出回路４２により行われる制御動作について図８及び図９を参照して説明する。
まず、スイッチング素子２０が急激に発熱した場合について、図８を参照して説明する。
スイッチング素子２０が急激に発熱すると、スイッチング素子２０の配置領域近傍も急激に温度が高くなる。そして、このスイッチング素子２０の配置領域に隣接して設けられる第１温度検出素子２４により検出される温度が第１閾値Ｔｔｈ１の温度に達すると（図８中Ｔ１）、第１加熱検出回路４１によりスイッチング素子２０の動作が停止（オフ）される（スイッチング素子２０への通電が停止される）。第１閾値Ｔｔｈ１は、例えば、１５０度に設定することができる。なお、このとき、図８に示すように、第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２未満の場合には、第２加熱検出回路４２により内部回路３０の動作は制御されず、内部回路３０は通常動作を実施する。
【００３３】
そして、スイッチング素子２０の温度が低下すると共に、第１温度検出素子２４により検出される温度が第３閾値Ｔｔｈ３まで低下すると、第１加熱検出回路４１によりスイッチング素子２０が通常動作に復帰される（オンされる）こととなる（スイッチング素子２０の動作の制限が解除されて、通電がなされる）（図８中Ｔ２）。
【００３４】
次に、スイッチング素子２０が緩やかに温度上昇し、半導体基板５全体が徐々に暖まった場合における第１加熱検出回路４１及び第２加熱検出回路４２により行われる制御動作について、図９を参照して説明する。
スイッチング素子２０が緩やかに温度上昇すると、内部回路３０は、スイッチング素子２０との温度差が小さい状態で、スイッチング素子２０と同じように緩やかに温度上昇する。そして、このように、半導体基板５全体が徐々に暖まると、第１温度検出素子２４により検出される温度が第１閾値Ｔｔｈ１よりも低い状態で、第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２以上となる（図９中Ｔ１）。そして、このとき、第２加熱検出回路４２により内部回路３０に対して所定の保護動作が開始される。
【００３５】
具体的に、内部回路３０が電源回路から構成される場合には、例えば、特開平９−３３０１３５のような技術を用い、温度補正用のデータを予めメモリなどに記憶させておき、第２温度検出素子２５により検出される温度と、温度補正用のデータに基づき、内部回路３０に対して温度補正を行うようにすることができる。また、内部回路３０がスイッチング電源等を構成する発振回路から構成される場合には、例えば、特開２００３−８８１０９のような技術を用い、内部回路３０が高温になった時には、搬送波の周波数を下げてスイッチング素子の単位時間当たりのスイッチング回数（スイッチング損失量）を減らすことによりスイッチング素子（装置本体）からの発熱量を減らすようにして所定の温度帯に収まるように制御を行うようにすることができる。なお、内部回路３０の保護動作はこれに限らず、例えば、内部回路３０の動作を停止したり、一部の機能を制限したりするようにしてもよい。また、内部回路３０に対して所定の保護動作を行う期間は、図９ではＴ１〜Ｔ２の間を例示したが、これに限らず、Ｔ２〜Ｔ３の間も行うようにしてもよい。
【００３６】
さらに、半導体基板５全体の温度が上昇すると共に、スイッチング素子２０の温度が上昇し、第１温度検出素子２４により検出される温度が第１閾値Ｔｔｈ１の温度に達すると（図９中Ｔ２）、第１加熱検出回路４１によりスイッチング素子２０の動作が停止される。そして、スイッチング素子２０の温度が徐々に低下し、第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２よりも低くなると、第２加熱検出回路４２による内部回路３０に対する保護動作が終了し、内部回路３０が通常動作に復帰する（図９中Ｔ３）。さらに、第１温度検出素子２４により検出される温度がＴｔｈ３まで低下すると、第１加熱検出回路４１によりスイッチング素子２０が通常動作に復帰されることとなる（図９中Ｔ４）。
【００３７】
以上説明したように、本第１実施形態に係る半導体装置１では、半導体基板５の一方面側に、スイッチング素子２０と、このスイッチング素子２０の配置領域から距離を隔てて内部回路３０が配置されている。また、スイッチング素子２０の配置領域に隣接して第１温度検出素子２４が設けられており、この第１温度検出素子２４の周囲を取り囲むように第１絶縁膜２７が形成されている。さらに、内部回路３０よりもスイッチング素子２０に近い側に第２温度検出素子２５が設けられており、この第２温度検出素子２５の周囲を取り囲むように第２絶縁膜２８が形成されている。これら第１絶縁膜２７と第２絶縁膜２８とは隣接して配置されており、第２絶縁膜２８の厚さが第１絶縁膜２７の厚さよりも大きくなるように構成されている。そして、第１温度検出素子２４及び第２温度検出素子２５の少なくともいずれかから出力される出力信号に基づいて、第１加熱検出回路４１及び第２加熱検出回路４２によりスイッチング素子２０及び内部回路３０の動作を制御するようにしている。
このように、第２絶縁膜２８の厚さを第１絶縁膜２７よりも大きく構成することで、第１温度検出素子２４（スイッチング素子２０用の温度センサ）よりも第２温度検出素子２５（内部回路３０用の温度センサ）のほうがスイッチング素子２０の発熱による熱が伝わり難くなり、スイッチング素子２０の配置領域から距離を隔てて配置されている内部回路３０の温度環境により近づけることができる。すなわち、温度検出素子の周囲を取り囲む絶縁膜の厚さを工夫することで、内部回路３０側に第２温度検出素子２５（内部回路３０用の温度センサ）を配置せずに第１温度検出素子２４側に隣接させて配置しても、第２温度検出素子２５付近で内部回路３０により近い温度環境を生じさせやすくなり、内部回路３０の温度をより正確に検出しやすくなる。このため、スイッチング素子２０及び内部回路３０の各温度を検出する第１温度検出素子２４及び第２温度検出素子２５を効率的に配置してレイアウトの自由度を高めることができる。
【００３８】
また、第２温度検出素子２５により検出される温度が、第１温度検出素子２４により検出される温度よりも内部回路３０の温度と近似するように、第２絶縁膜２８が構成されている。この構成では、第２温度検出素子２５を第１温度検出素子２４側に近づけて効率的に配置しつつも、当該第１温度検出素子２４よりも内部回路３０付近の温度を第２温度検出素子２５に反映させることができ、第２温度検出素子２５によって、内部回路３０の温度をより精度よく検出することができる。
【００３９】
そして、第１温度検出素子２４及び第２温度検出素子２５が、温度の変化に対して抵抗値が変化する抵抗体から構成されているので、バイメタル式などの温度センサと比べて簡易な構成で精度よくスイッチング素子２０及び内部回路３０の温度を検出することができる。
【００４０】
また、第１温度検出素子２４により検出される温度が、所定の第１閾値Ｔｔｈ１に達し、第２温度検出素子２５により検出される温度が、第１閾値Ｔｔｈ１よりも低く設定される第２閾値Ｔｔｈ２よりも低い場合に、第１加熱検出回路４１によりスイッチング素子２０の動作を制限するようにしている。この構成によれば、スイッチング素子２０の温度が所定の温度（第１閾値Ｔｔｈ１）に達すると共に、内部回路３０の温度が比較的低い（第２閾値Ｔｔｈ２未満）場合に、このような状況に適した保護動作（スイッチング素子２０の動作制限）を行うことができる。例えば、過電流などによってスイッチング素子２０が急激に温度上昇した場合に内部回路３０の動作に関わらずスイッチング素子２０に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。
【００４１】
さらに、第１温度検出素子２４により検出される温度が、第１閾値Ｔｔｈ１よりも低いときであって、且つ第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２よりも高くなったときに、第２加熱検出回路４２により内部回路３０に対する所定の保護動作を開始するようにしている。この構成によれば、スイッチング素子２０の温度が所定の温度（第１閾値Ｔｔｈ１）よりも低く、内部回路３０の温度が所定の温度（第２閾値Ｔｔｈ２）よりも高くなった場合に、このような状況に適した保護動作（内部回路３０に対する所定の保護動作）を行うことができる。例えば、スイッチング素子２０付近では急激な温度上昇がなく半導体基板５全体が緩やかに温度上昇した場合などにおいて、内部回路３０に対して選択的に過熱保護動作を行うといった状況に適した制御が可能となる。
【００４２】
また、第１温度検出素子２４により検出される温度が第１閾値Ｔｔｈ１に達した状態から低い状態となり、且つ第２温度検出素子２５により検出される温度が第２閾値Ｔｔｈ２よりも低いときに、スイッチング素子２０の動作の制限を解除するようにしている。この構成によれば、スイッチング素子２０の温度が所定の温度（第１閾値Ｔｔｈ１）に達して動作が制限された後に、この所定の温度よりも低くなったときに、より迅速にスイッチング素子２０の制限を解除することができ（スイッチング素子２０を通常動作に復帰することができ）、半導体装置１を効率よく動作させることができる。
【００４３】
また、半導体基板５が、ＳＯＩ（Silicon On Insulator）構造を有している。この構成によれば、比較的熱伝導率が低い（金属などに比べ伝導電子による熱伝導の寄与が小さい）絶縁体の上に各素子が配置されるので、スイッチング素子２０の発熱による熱が半導体基板５を介して伝搬され難くなる。このため、内部回路３０をスイッチング素子２０の発熱からより保護できるとともに、第２温度検出素子２５の周囲を取り囲むように形成された第２絶縁膜２８の厚さをそれほど大きくしなくとも、内部回路３０と近い温度環境を構成することができる。
【００４４】
また、スイッチング素子２０の表面に電極パッド１３が設けられており、この電極パッド１３にボンディングワイヤ１５を介してリードフレーム１４が電気的に接続されている。この構成によれば、スイッチング素子２０が発熱したときに、スイッチング素子２０の表面に設けられた電極パッド１３からボンディングワイヤ１５を介してリードフレーム１４に積極的に熱が放熱されていくので、スイッチング素子２０の温度をより迅速に低下させることができる。また、スイッチング素子２０の温度が急激に低下し易くなるため、内部回路３０用の温度センサ（第２温度検出素子２５）を単にスイッチング素子２０の近傍に配置した構成では、この内部回路３０用の温度センサによって検出される温度と実際の内部回路３０の温度の差が大きくなり易かったが（測定誤差が大きくなり易かったが）、本発明では、第２絶縁膜２８の厚さを第１絶縁膜２７よりも大きく構成することで、第２温度検出素子２５をスイッチング素子２０の近傍に配置した構成においても第２温度検出素子２５の温度環境を内部回路３０の温度環境と近づけることができ、内部回路３０の温度を正確に検出することができる。
【００４５】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置２０１について、図１０〜１２を用いて説明する。本第２実施形態では、スイッチング素子を２つ設けるとともに、これら２つのスイッチング素子にそれぞれ第１温度検出素子を設けた点が、上記第１実施形態にて述べた半導体装置１と主に異なる。したがって、第１実施形態の半導体装置１と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
【００４６】
図１０（Ａ）は、第２実施形態に係る半導体装置のレイアウトを概略的に示す平面図であり、図１０（Ｂ）は、図１０（Ａ）のＡ２−Ａ２断面図である。図１１は、絶縁膜の厚さの算出方法を説明する図である。図１２は、第２実施形態に係る半導体装置の電気的構成を示す回路図である。
【００４７】
本第２実施形態では、半導体素子として、第１スイッチング素子２１と第２スイッチング素子２２が設けられている。そして、第１スイッチング素子２１の配置領域寄りに配置される一方の第１温度検出素子２４ａと、第２スイッチング素子２２の配置領域寄りに配置される他方の第１温度検出素子２４ｂとの間に、第２温度検出素子２５及び第２絶縁膜２８が配置されている。また、第１スイッチング素子２１と第２スイッチング素子２２の周囲には、第１絶縁膜２７ａ、２７ｂがそれぞれ配置されている。より具体的には、図１０に示すように、２つのスイッチング素子２１、２２及び３つの温度検出素子２４ａ、２４ｂ、２５が直線状に並び、半導体基板５の一側に纏めて配置されている。
【００４８】
次にこのように構成される半導体装置２０１の第１絶縁膜２７ａ、２７ｂ及び第２絶縁膜２８の厚さの算出方法について説明する。図１１に示すように、スイッチング素子２１から内部回路３０までの距離をＬ１、スイッチング素子２１の熱が第２温度検出素子２５まで伝わる最短距離をＬ２としたとき、スイッチング素子２１に近い側の第１絶縁膜２８の厚さＷ１は、１４８×Ｌ１＝１４８×Ｌ２＋１０．７×Ｗ１の式を用いて設計することができる。また、スイッチング素子２２から内部回路３０までの距離をＬ３、スイッチング素子２２の熱が第２温度検出素子２５まで伝わる最短距離をＬ４としたとき、スイッチング素子２２に近い側の第１絶縁膜２８の厚さＷ２は、１４８×Ｌ３＝１４８×Ｌ４＋１０．７×Ｗ２の式を用いて設計することができる。なお、Ｌ１＜Ｌ３、Ｌ２≦Ｌ４の場合、Ｗ１＜Ｗ２とする。また、スイッチング素子２１、２２及び第２絶縁膜２８と内部回路３０との間に、他の素子や回路等が配置されている場合には、これら他の素子等のトレンチの酸化膜や最短ルートを、適宜補正することが好ましい。
【００４９】
そして、このように構成される半導体装置２０１の電気的構成は、図１２に示すようになる。本第２実施形態では、第１加熱検出回路４１に、第１温度検出素子２４ａ、２４ｂによる検出信号が出力されるようになっている。また、第１加熱検出回路４１は、第１温度検出素子２４ａ、２４ｂにより信号が入力されると、この入力信号と、第１閾値Ｔｔｈ１若しくは第３閾値Ｔｔｈ３と比較し、スイッチング素子２１及びスイッチング素子２２の動作をそれぞれ制御するようになっている。
【００５０】
以上説明したように、本第２実施形態に係る半導体装置２０１では、半導体素子として、第１スイッチング素子２１と第２スイッチング素子２２とが設けられている。そして、第１スイッチング素子２１の配置領域寄りに一方の第１温度検出素子２４ａが配置され、第２スイッチング素子２２の配置領域寄りに他方の第１温度検出素子２４ｂが配置されており、これら第１温度検出素子２４ａ、２４ｂの間に、第２温度検出素子２５及び第２絶縁膜２８が配置されている。この構成では、２つのスイッチング素子２１、２２及び３つの温度検出素子２４ａ、２４ｂ、２５が直線状に並ぶ配置とすることができるため（即ち、２つのスイッチング素子と３つの温度検出素子を直線状に纏めて配置することができるため）、素子数がより多くなりやすい半導体基板５上においてスペース的な制約を極力抑えることができ、設計上より有効となる。
【００５１】
［他の実施形態］
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
上記各実施形態では、第１温度検出素子２４（２４ａ、２４ｂ）及び第２温度検出素子２５をそれぞれ別々の加熱検出回路で検出すると共に、異なる閾値を設定したが、第１温度検出素子２４（２４ａ、２４ｂ）及び第２温度検出素子２５を１つの加熱検出回路４０で検出すると共に、それぞれ同じ閾値を用いることができる。この場合、例えば、第２実施形態のように、スイッチング素子を２つ用いた場合には、図１３〜図１５に示す回路構成を採用することができる。なお、図１３は温度検出素子をダイオードで構成した場合であり、図１４はサーミスタ、図１５は熱電対で構成した場合を示している。
【符号の説明】
【００５２】
１、２０１…半導体装置
２…ＳＯＩ層
３…支持基板
４…埋込酸化膜
５…半導体基板
６…トレンチ分離部
７…トレンチ
８…埋込膜
９…バルクシリコンウェハ
１０…絶縁膜
１１…ダイパッド
１２…ダイマウント材
１３…電極パッド
１４…リードフレーム
１５…ボンディングワイヤ
２０…スイッチング素子（半導体素子）
２１…第１スイッチング素子（半導体素子）
２２…第２スイッチング素子（半導体素子）
２４、２４ａ、２４ｂ…第１温度検出素子
２５…第２温度検出素子
２７、２７ａ、２７ｂ…第１絶縁膜
２８…第２絶縁膜
３０…内部回路
４０…加熱検出回路
４１…第１加熱検出回路（制御回路）
４２…第２加熱検出回路（制御回路）
Ｔｔｈ１…第１閾値
Ｔｔｈ２…第２閾値
Ｔｔｈ３…第３閾値
【特許請求の範囲】
【請求項１】
半導体基板の一方面側に配置され、動作時に発熱する半導体素子と、
前記半導体素子の配置領域から距離を隔てて配置されると共に、所定の動作を行うように構成された内部回路と、
前記半導体基板の前記一方面側において、前記半導体素子の配置領域に隣接して設けられた第１温度検出素子と、
前記半導体基板の少なくとも前記一方面側において前記第１温度検出素子の周囲を取り囲むように形成された第１絶縁膜と、
前記半導体基板の前記一方面側において、前記内部回路よりも前記半導体素子に近い側に配置された第２温度検出素子と、
前記半導体基板の少なくとも前記一方面側において前記第２温度検出素子の周囲を取り囲むように形成された第２絶縁膜と、
前記第１温度検出素子及び前記第２温度検出素子の少なくともいずれかから出力される出力信号に基づいて、前記半導体素子及び前記内部回路の少なくともいずれかの動作を制御する制御回路と、
を備え、
前記第１絶縁膜と前記第２絶縁膜とが隣接して配置され、前記第２絶縁膜の厚さが前記第１絶縁膜の厚さよりも大きくなるように構成されていることを特徴とする半導体装置。
【請求項２】
前記第２温度検出素子により検出される温度が、前記第１温度検出素子により検出される温度よりも前記内部回路の温度と近似するように、前記第２絶縁膜が構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子として、第１スイッチング素子と第２スイッチング素子とが設けられ、
前記第１スイッチング素子の配置領域寄りに配置される一方の前記第１温度検出素子と、前記第２スイッチング素子の配置領域寄りに配置される他方の前記第１温度検出素子との間に、前記第２温度検出素子及び前記第２絶縁膜が配置されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第１温度検出素子及び前記第２温度検出素子は、温度の変化に応じて抵抗値が変化する抵抗体から構成されていることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記制御回路は、前記第１温度検出素子により検出される温度が、所定の第１閾値に達し、前記第２温度検出素子により検出される温度が、前記第１閾値よりも低く設定される第２閾値よりも低い場合に、前記半導体素子の動作を制限することを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記制御回路は、前記第１温度検出素子により検出される温度が、前記第１閾値よりも低いときであって、且つ前記第２温度検出素子により検出される温度が前記第２閾値よりも高くなったときに、前記内部回路に対する所定の保護動作を開始することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記制御回路は、前記第１温度検出素子により検出される温度が前記第１閾値に達した状態から低い状態となり、且つ前記第２温度検出素子により検出される温度が前記第２閾値よりも低いときに、前記半導体素子の動作の制限を解除することを特徴とする請求項５又は請求項６に記載の半導体装置。
【請求項８】
前記半導体基板は、ＳＯＩ構造を有することを特徴とする請求項１から請求項７のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体素子の表面に設けられる電極パッドと、
前記電極パッドに接合されるボンディングワイヤと、
前記ボンディングワイヤに接合されるとともに当該ボンディングワイヤを介して前記電極パッドに電気的に接続されるリードフレームとをさらに備えることを特徴とする請求項１から請求項８のいずれか一項に記載の半導体装置。
【請求項１】
半導体基板の一方面側に配置され、動作時に発熱する半導体素子と、
前記半導体素子の配置領域から距離を隔てて配置されると共に、所定の動作を行うように構成された内部回路と、
前記半導体基板の前記一方面側において、前記半導体素子の配置領域に隣接して設けられた第１温度検出素子と、
前記半導体基板の少なくとも前記一方面側において前記第１温度検出素子の周囲を取り囲むように形成された第１絶縁膜と、
前記半導体基板の前記一方面側において、前記内部回路よりも前記半導体素子に近い側に配置された第２温度検出素子と、
前記半導体基板の少なくとも前記一方面側において前記第２温度検出素子の周囲を取り囲むように形成された第２絶縁膜と、
前記第１温度検出素子及び前記第２温度検出素子の少なくともいずれかから出力される出力信号に基づいて、前記半導体素子及び前記内部回路の少なくともいずれかの動作を制御する制御回路と、
を備え、
前記第１絶縁膜と前記第２絶縁膜とが隣接して配置され、前記第２絶縁膜の厚さが前記第１絶縁膜の厚さよりも大きくなるように構成されていることを特徴とする半導体装置。
【請求項２】
前記第２温度検出素子により検出される温度が、前記第１温度検出素子により検出される温度よりも前記内部回路の温度と近似するように、前記第２絶縁膜が構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子として、第１スイッチング素子と第２スイッチング素子とが設けられ、
前記第１スイッチング素子の配置領域寄りに配置される一方の前記第１温度検出素子と、前記第２スイッチング素子の配置領域寄りに配置される他方の前記第１温度検出素子との間に、前記第２温度検出素子及び前記第２絶縁膜が配置されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第１温度検出素子及び前記第２温度検出素子は、温度の変化に応じて抵抗値が変化する抵抗体から構成されていることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記制御回路は、前記第１温度検出素子により検出される温度が、所定の第１閾値に達し、前記第２温度検出素子により検出される温度が、前記第１閾値よりも低く設定される第２閾値よりも低い場合に、前記半導体素子の動作を制限することを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記制御回路は、前記第１温度検出素子により検出される温度が、前記第１閾値よりも低いときであって、且つ前記第２温度検出素子により検出される温度が前記第２閾値よりも高くなったときに、前記内部回路に対する所定の保護動作を開始することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記制御回路は、前記第１温度検出素子により検出される温度が前記第１閾値に達した状態から低い状態となり、且つ前記第２温度検出素子により検出される温度が前記第２閾値よりも低いときに、前記半導体素子の動作の制限を解除することを特徴とする請求項５又は請求項６に記載の半導体装置。
【請求項８】
前記半導体基板は、ＳＯＩ構造を有することを特徴とする請求項１から請求項７のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体素子の表面に設けられる電極パッドと、
前記電極パッドに接合されるボンディングワイヤと、
前記ボンディングワイヤに接合されるとともに当該ボンディングワイヤを介して前記電極パッドに電気的に接続されるリードフレームとをさらに備えることを特徴とする請求項１から請求項８のいずれか一項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−２４３８０１（Ｐ２０１２−２４３８０１Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１０９４４０（Ｐ２０１１−１０９４４０）
【出願日】平成２３年５月１６日（２０１１．５．１６）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１６日（２０１１．５．１６）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]