【課題】段差部の凹角部分における配線層の断線を防止する。
【解決手段】アクティブマトリクス基板４２は、ガラス基板２２と、ガラス基板２２に突出した状態で設けられたドライバ部５０と、ドライバ部５０の表面とガラス基板２２の表面とに沿って形成された段差部５３と、段差部５３の表面に設けられ、段差部５３における少なくとも一部の凹角形状を補償する絶縁性の凹角補償膜５４と、凹角補償膜５４の表面に沿って形成されると共にドライバ部５０に接続された配線層３７とを備えている。 （もっと読む）

【課題】 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体を提供する。
【解決手段】 ＣＭＯＳ構造体などの半導体構造体が、横方向に可変の仕事関数を有するゲート電極を含む。横方向に可変の仕事関数を有するゲート電極は、角度傾斜イオン注入法又は逐次積層法を用いて形成することができる。横方向に可変の仕事関数を有するゲート電極は、非ドープ・チャネルの電界効果トランジスタ・デバイスに向上した電気的性能をもたらす。 （もっと読む）

マイクロ電子アセンブリの形成方法およびマイクロ電子アセンブリを提供する。第１の半導体デバイスおよび第２の半導体デバイス（７２）は、第１のドーパント型を第１の濃度で有する基板（２０）上に形成される。第２のドーパント型を有する第１の埋設領域および第２の埋設領域（２８）は、それらの間に間隙（３４）を有し、それぞれ第１の半導体デバイスおよび第２の半導体デバイスの下方に形成される。少なくとも一つのウェル領域（６４，７０）が、第１の半導体デバイスと第２の半導体デバイスとの間において、基板上に形成される。第１のドーパント型を第２の濃度で有するバリア領域（４８）は、バリア領域の少なくとも一部が第１半導体デバイスおよび第２半導体デバイスから埋設領域の深度以上の深度（８２）まで伸展するように、第１の埋設領域および第２埋設領域の間に両埋設領域に隣接して形成される。
（もっと読む）

【課題】線状レーザビームの照射により結晶化される半導体膜の結晶粒の面方位を揃える。また、結晶粒の面方位が揃った結晶性半導体を高い歩留まりで作製する。
【解決手段】基板上に、下地の絶縁膜、半導体膜及びキャップ膜を形成する。連続発振レーザなどのレーザから発振されるレーザビームを非球面シリンドリカルレンズまたは屈折率分布レンズにより幅が５μｍ以下の線状のレーザビームに集光する。この線状レーザビームを照射して半導体膜を完全溶融させ、かつ線状レーザビームを走査することで、完全溶融した半導体膜をラテラル成長させる。線状ビームの幅が５μｍ以下と非常に細いため、液体状態となっている半導体の幅も狭くなり、液体状態の半導体に乱流が発生することが抑制される。このため、隣り合う結晶粒の成長方向が乱流で乱れることなく、均一化されるため、ラテラル成長した結晶粒の面方位を揃えることができる。 （もっと読む）

【課題】半導体装置において、圧縮応力の作用が異なる活性領域を、半導体基板上に選択的に作り分ける技術を提供する
【解決手段】半導体基板１の主面上に堆積、開口した第１絶縁膜Ｚ１をエッチングマスクとして、半導体基板１にエッチングを施すことで第１溝部Ｔ１を形成する。その後、第１溝部Ｔ１を第２絶縁膜Ｚ２０を埋め込んだ後、熱吸収膜２を堆積し、第１領域Ｒ１には熱吸収膜２を残し、第２領域Ｒ２では熱吸収膜２を除去するようにパターニングする。次に、熱吸収膜２をランプＬによって熱処理することで、第１領域Ｒ１の第２絶縁膜Ｚ２０を選択的に熱処理する。 （もっと読む）

【課題】高電源電圧回路部に十分な素子分離特性とラッチアップ耐性を持たせつつ、高い素子集積度を持った半導体装置を提供する。
【解決手段】トレンチ分離構造を有し、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタ、及び各素子を電気的に接続する配線を有する半導体装置において、ウエル領域の端部近傍のトレンチ分離領域の上部であって配線の下部である領域に、配線の電位によって、寄生的に形成される反転層の発生を防止するための反転層形成防止電極を形成し、電位は、その下部に位置する半導体基板の電位と同一にした。さらに反転層形成防止電極の下部には、半導体基板と同じ導電型の濃い不純物濃度領域からなるガードリング領域を設置し、半導体基板の電位を強固に固定し、またバイポーラ動作発生時においてキャリアを捕獲してラッチアップを防止できるようにした。 （もっと読む）

【課題】 フォトリソグラフィ工程を用いることなく広い領域に単結晶半導体領域を有する半導体素子の形成方法を提供する。
【解決手段】 第１基板１５０上に互いに離隔するように配置されるボンディング表面を形成する。第１基板１５０のボンディング表面に第２基板１００を接合する。その後、第１基板１００の上部面に互いに離隔するように配置されたボンディング表面のそれぞれに第２基板１００から各半導体領域が残るように第２基板１００を分離する。前記ボンディング表面は、第１基板１５０上に少なくとも一つの絶縁領域の表面を含む。そして、少なくとも一つのアクティブ領域は、前記少なくとも一つの半導体領域内に形成される。素子分離領域は、少なくとも一つの前記半導体領域と隣接するように形成される。これにより、別途、フォトリソグラフィ工程を行わずに済み、工程が簡略化される。 （もっと読む）

【課題】トランジスタを構成するベース領域にコレクタ領域やエミッタ領域を形成するに際し、ベース領域内におけるコレクタ領域やエミッタ領域の位置ずれを低減する。
【解決手段】Ｐ型ベース領域１４内にＮ型エミッタ領域１５を形成するに際し、Ｐ型ベース領域１４上にＮ型エミッタ領域１５の形成予定場所が開口した輪状のＬＯＣＯＳ酸化膜１６を設ける（図３（ａ））。そして、Ｎ型エミッタ領域１５の形成予定場所を除く場所およびＬＯＣＯＳ酸化膜１６上にレジスト２０を形成し、イオン注入、熱拡散を行ってＮ型エミッタ領域１５を形成する（図３（ｂ）、（ｃ））。 （もっと読む）

【課題】 工程の増加なく高電源電圧回路部に十分なラッチアップ耐性を持たせつつ、低電源電圧回路部においても高電源電圧回路部と同じトレンチ分離を使用しながら高い素子集積度を持った半導体装置を得る。
【解決手段】 トレンチ分離構造を有する半導体装置において、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタが形成されて成り、ウエル領域の端部近傍にラッチアップを防止するためのキャリア捕獲領域を有し、キャリア捕獲領域の深さはトレンチ分離領域の深さよりも深くした。また、高電源電圧回路部内に形成されたキャリア捕獲領域は、高電源電圧回路部に形成されたＭＯＳ型トランジスタのソースあるいはドレイン領域と同一の拡散層にて形成した。 （もっと読む）

【課題】ベースコート層が除去されて露出したガラス基板２２の表面に対し、ドライバ部５０を確実に貼り合わせる。
【解決手段】半導体装置の製造方法は、ガラス基板２２からＴＥＯＳ層３２をエッチングして、ＳｉＮ層３１を部分的に露出させる第１エッチング工程と、第１エッチング工程とは別個独立に行われ、露出したＳｉＮ層３１をウェットエッチングして、ガラス基板２２を部分的に露出させる第２エッチング工程と、露出したガラス基板２２に対し、ドライバ部５０を貼り合わせる貼り合わせ工程とを備える。 （もっと読む）