【課題】 簡便な方法で電極部付近の電流集中を防いで、逆回復耐量を向上させ
ること。
【解決手段】 ライフタイムの短い調整領域１０を、ソース電極４を半導体基板１内へ投影させた場合の電極端部を跨いだ領域で、かつ、基板深さ方向に位置する高濃度のｐ型ウェル領域２０と低濃度の半導体層との境界部６を含む領域に形成する。 （もっと読む）

【課題】メモリセルへのアクセスのために、ユニポーラメモリ素子をビット線に選択的かつ電気的に結合するように構成されたトリガ部品を提供する。
【解決手段】トリガ部品２４は、ワード線２６に結合されたサイリスタを含んでいる。サイリスタは、パルスがワード線２６を介して印加されたときに、ユニポーラメモリ素子２１をビット線２２に結合するように構成される。トリガ部品２４は、メモリセル２１のアクセス期間中にワード線２６が高電圧に維持されることを必要としない。 （もっと読む）

【課題】急峻な不純物プロファイルを呈する第１ｎ型半導体層と第１ｐ型半導体層を備えたサイリスタを有する半導体装置の製造方法を提供する。
【解決手段】第１ｐ型半導体層ｐ１と、第１ｎ型半導体層ｎ１と、第２ｐ型半導体層ｐ２と、第２ｎ型半導体層ｎ２とを順に接合してなるサイリスタを有する半導体装置の製造方法であって、半導体基板１１の表面層に、ｐ型不純物を含む第２ｐ型半導体層ｐ２を形成する工程と、エピタキシャル成長により、第２ｐ型半導体層ｐ２が設けられた半導体基板１１上に、ｎ型不純物を含む第１ｎ型半導体層ｎ１を形成する工程と、エピタキシャル成長により、第１ｎ型半導体層ｎ１上に、第１ｎ型半導体層ｎ１を形成する工程よりも低い成膜温度で、ｐ型不純物を含む第１ｐ型半導体層ｐ１を形成する工程とを有することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】急峻な不純物プロファイルを呈する第１ｎ型半導体層と第１ｐ型半導体層とを備えたサイリスタを有する半導体装置の製造方法を提供する。
【解決手段】第１ｐ型半導体層ｐ１と、第１ｎ型半導体層ｎ１と、第２ｐ型半導体層ｐ２と、第２ｎ型半導体層ｎ２とを順に接合してなるサイリスタを有する半導体装置の製造方法であって、半導体基板１１の表面層に、ｐ型不純物を含む第２ｐ型半導体層ｐ２を形成する工程と、エピタキシャル成長により、第２ｐ型半導体層ｐ２が設けられた半導体基板１１上に、ｎ型不純物を含む第１ｎ型半導体層ｎ１を形成する工程と、エピタキシャル成長により、第１ｎ型半導体層ｎ１上に、ノンドープ半導体層ｍを形成する工程と、エピタキシャル成長により、ノンドープ半導体層ｍ上に、ｐ型不純物を含む第１ｐ型半導体層ｐ１を形成する工程とを有する半導体装置の製造方法である。 （もっと読む）

【課題】集光した光によるアタックを回避するための技術を提供する。
【解決手段】それぞれ照射された光を検出可能な複数の光検出器（２）を含む。上記複数の光検出器は上記半導体集積回路装置において分散配置され、上記各光検出器は、半導体基板上のウエル境界への光照射に起因する漏れ電流をトリガとして導通するサイリスタ構造の光検出素子（２３）を含んで成る。かかる構成の光検出器は小さな領域に形成することができ、半導体チップにおいて多くの光検出素子を均一に配置することができるので、集光した光によるアタックを回避することができる。 （もっと読む）

【課題】双方向サイリスタの感度の向上と誤動作の防止との両方を良好に達成することが困難であった。
【解決手段】双方向サイリスタを構成するために、半導体基板１に第1、第２、第３及び第４のＮ型半導体領域Ｎ1、Ｎ2、Ｎ3、Ｎ4と第１及び第２のＰ形半導体領域Ｐ1、Ｐ2とを設ける。半導体基板１の一方の表面２に第１の主電極Ｔ1とゲ−ト電極Ｇとを配置する。半導体基板１の他方の主面３に第２の主電極Ｔ2を設ける。第１の主電極に、第２のＮ型半導体領域Ｎ2に対向する第１の部分Ｔ1ａと、第３のＮ型半導体領域Ｎ３に対向する第２の部分Ｔ1ｂと、第２及び第３モードにおけるトリガに寄与する第３の部分Ｔ1ｃとを設ける。第３の部分Ｔ1ｃを第１及び第２の主サイリスタの中心から遠い位置に配置する。 （もっと読む）

【課題】フィン構造の半導体素子を備えた半導体装置に適用可能なフィン構造のＥＳＤ保護素子を備えた半導体装置を提供することである。
【解決手段】本発明の一態様による半導体装置は、第１導電型の第１の電極と、第２導電型の第２の電極と、前記第１の電極と前記第２の電極とを接続するフィン状の複数の第１の導電体及びこれら複数の第１の導電体を接続するフィン状の複数の第２の導電体から形成された領域であって、該領域中の前記第１の電極に接して設けられた第２導電型の第１の領域と、該領域中の前記第２の電極及び該第１の領域に接して設けられた第１導電型の第２の領域と、前記第１の領域に接続された第２導電型の第３の電極と、前記第２の領域に接続された第１導電型の第４の電極とを具備する。 （もっと読む）

【課題】高い保持電圧特性を有するＳＣＲ構造の静電気保護用半導体装置を実現すること。
【解決手段】ＳＯＩ基板に形成されたＳＣＲ構造の静電気保護用半導体装置において、埋め込み絶縁膜１１上に埋め込みｎ⁺ 型領域１２を形成し、アノードｎ型領域２０、カソードｐ型領域２１は、延長領域２０ａ、２１ａを備えている。延長領域２０ａの長さＬｎと、延長領域２１ａの長さＬｐと、アノードｐ型領域２０、カソードｐ型領域２１から埋め込みｎ⁺ 型領域１２までの縦方向の距離Ｌｙを調整することで、所望の保持耐圧特性を得ることができ、アノードｎ型領域２０とカソードｐ型領域２１との間の距離Ｌを調整することで、所望の動作開始電圧値を得ることができる。 （もっと読む）

【課題】形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な端面センサデバイス及びその製造方法を提供すること。
【解決手段】線状体の端面に、対象からの情報を受容して他の情報として出力する受容部が形成されていることを特徴とする端面センサデバイス。線状体２００１は、中止部に中心電極２００７を有し、その外周は絶縁膜２００８で覆われている。上記線状体２００１を用意し、その端面にｎ型半導体層２００４を形成する。次いで、ｎ型半導体層２００４上にｐ型半導体層２００３を形成する。これにより、線状体２００１の端面にｐｎ接合の受容部（光センサ）が形成される。 （もっと読む）

【課題】高い保持電圧特性を有するＳＣＲ構造の静電気保護用半導体装置を実現すること。
【解決手段】ＳＯＩ基板に形成された双方向型ＳＣＲ構造の静電気保護用半導体装置において、埋め込み絶縁膜１１上に埋め込みｎ⁺ 型領域１２を形成し、アノードｐ型領域２０、カソードｐ型領域２１は、延長領域２０ａ、２１ａを備えている。延長領域２０ａ、２１ａの長さＬｐと、アノードｐ型領域２０、カソードｐ型領域２１から埋め込みｎ⁺ 型領域１２までの縦方向の距離Ｌｙを調整することで、所望の保持耐圧特性を得ることができ、アノードｐ型領域２０とカソードｐ型領域２１との間の距離Ｌを調整することで、所望の動作開始電圧値を得ることができる。 （もっと読む）