【課題】抵抗変化素子を備える半導体装置（半導体チップ）のチップ面積を削減すること。
【解決手段】半導体装置（１）は、半導体基板（５０）上に形成されたトランジスタ（７１）を含む下層回路（７０）と、半導体基板（５０）の上方の配線層（６０）に形成されたメモリセルアレイ（２０）と、を備える。メモリセルアレイ（２０）の各メモリセル（ＭＣ）は、配線層（６０）に形成された抵抗変化素子（４０）を記憶素子として備る。メモリセルアレイ（２０）は、メモリセル（ＭＣ）の直下に当該メモリセル（ＭＣ）との電気的接続用のビアが形成されていない第１領域（ＲＦ）を有している。下層回路（７０）は、第１領域（ＲＦ）の少なくとも一部とオーバーラップするように配置されている。 （もっと読む）

【課題】ピン層の磁化方向とフリー層の磁化方向との成す角度に対して検出精度が異なることを簡素な構成で抑制することができると共に、応答速度を向上させることができる磁気センサを提供する。
【解決手段】磁化方向が所定方向に固定されたピン層１１および外部磁界に応じて磁化方向が変化するフリー層１３を有し、ピン層１１の磁化方向とフリー層１３の磁化方向との成す角度に応じて抵抗値が変化する第１、第２磁気抵抗素子Ｒ１、Ｒ２を有する検出部１０を備える。そして、第１、第２磁気抵抗素子Ｒ１、Ｒ２をピン層１１の磁化方向が互いに直交する状態で直列接続し、検出部１０から第１、第２磁気抵抗素子Ｒ１、Ｒ２の中点電圧を検出信号として出力する。 （もっと読む）

【課題】向上した磁気性能および堅牢性を有する磁気読み出しセンサを提供する。
【解決手段】磁気センサは、磁化自由層構造３１０と磁化固定層構造とを含む。磁化固定層構造は、非磁性結合層３１８によって互いに分離させた第１の磁性層３１４および第２の磁性層３１６を含む。磁化固定層構造の第２の磁性層はＣｏＦｅＢＴａの層を含んでおり、この層が原子の拡散を防止し、さらには所望のＢＣＣ結晶粒成長を促進する。磁化自由層構造は、原子拡散をさらに防止し、所望のＢＣＣ粒成長をさらに促進するためのかかるＣｏＦｅＢＴａ層を含むこともできる。 （もっと読む）

【課題】直流電源配線に電流が流れたか否かを検出可能な回路を備えた半導体装置を提供する。
【解決手段】半導体装置において、駆動回路ＢＬＤＵ，ＢＬＤＤ，ＢＬＢＤＵ，ＢＬＢＤＤは、電流磁界またはスピン注入によってトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢを第１の磁化状態に初期設定するために、制御信号線ＢＬ，ＢＬＢに直流電流を流す。電源配線ＤＬは、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに近接して設けられる。ここで、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢは、電源配線ＤＬに直流電流が流れるときに生じる電流磁界によって第２の磁化状態に変化する。センスアンプ１０は、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢが第１の磁化状態から第２の磁化状態に変化したか否かを判定するために、制御信号線ＢＬ，ＢＬＢを介してトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに流れる電流を検出する。 （もっと読む）

【課題】半導体集積回路の内蔵メモリとしてのＭＲＡＭへの不正アクセスに対する保護を改善すること。
【解決手段】半導体集積回路(１０)は、プロセッサ(１)と不揮発性メモリ(３)とを具備する。不揮発性メモリ(３)は、複数の磁気ランダムアクセスメモリセルと、複数の磁気リードオンリーメモリセルとを含む。複数の磁気ランダムアクセスメモリセルはプロセッサ(１)による通常書き込みによって書き換えが可能とされ、複数の磁気リードオンリーメモリセルはプロセッサ(１)による通常書き込みによって書き換えが不可能とされる。不揮発性メモリ(３)と接続された感知回路(２)は、不揮発性メモリ(３)の不正アクセスによる複数の磁気リードオンリーメモリセルの状態遷移を感知する。状態遷移に応答して、感知回路(２)は不正アクセスの検出結果をプロセッサ(１)に通知する。 （もっと読む）

【課題】小さい書き込み磁界及び読み出し磁界をそれぞれ使用して書き込みされ得て読み出しされ得るＭＲＡＭセルを提供する。
【解決手段】ＭＲＡＭセル１は、磁気トンネル接合２が高温閾値で加熱されるときに第１方向から第２方向に調整可能であり且つ低温閾値でピン止めされる正味の記憶磁化方向を有する記憶層２３と、可逆性である正味のセンス磁化方向を有するセンス層２１と、このセンス層をこの記憶層から分離するトンネル障壁層２２とから構成された磁気トンネル接合を有する。記憶層２３とセンス層２１とのうちの少なくとも１つの層の補償温度で、その第１磁化方向とその第２磁化方向とがほぼ等しいように、記憶層２３とセンス層２１とのうちの少なくとも１つの層が、３ｄ−４ｆアモルファスフェリ磁性合金材料から成り、その材料が、第１磁化方向を提供する３ｄ遷移金属原子の副格子と、第２磁化方向を提供する４ｆ希土類原子の副格子とを有する。 （もっと読む）

【課題】読み取り素子のための空間の大きさを縮小することによって、磁気シールドの大きさおよびシールド間の利用可能な空間の大きさを最小化する。
【解決手段】空気ベアリング面（ＡＢＳ）１４８に対して設置されたデータ読み取りスタック１３２は、第１のバッファ層１４２と第２のバッファ層１４２との間に取り付けられ、少なくとも一方のバッファ層は、データ読み取りスタックに所定の短絡比を付与する。 （もっと読む）

【課題】低コストで広帯域の読出方式の、磁壁で区切られた磁区毎に情報が記録された磁
性配線を有する磁気メモリを提供する。
【解決手段】磁区、及び前記磁区を仕切る磁壁を有する第１磁性細線と、前記第１磁性細
線の両端部に配置される電流導入用電極と、前記第１磁性配線に隣接して設けられる書き
込み部と、前記第１磁性配線に交差するように設けられる第２磁性細線と、前記第２磁性
配線の一端部に設けられるスピン波発生部と、前記第２磁性配線の他端部に設けられるス
ピン波検出部とを備える。 （もっと読む）

【課題】 シザーズ構造を有する磁気抵抗センサの磁気バイアス構造を提供する。
【解決手段】 磁気バイアス付与の堅牢性を向上させる新規のハードバイアス構造を有するシザーズ型磁気センサ。当該センサは、電気絶縁障壁層または導電スペーサ層等の非磁性層により分離された第１の磁気層および第２の磁気層を含むセンサスタックを含む。第１の磁気層および第２の磁気層は、逆平行に結合されるが、磁気バイアス構造により、エアベアリング面に対して平行でも垂直でもない方向に傾けられた磁化方向を有する。磁気バイアス構造は、センサスタックの後縁から延在し、センサスタックの第１の側面および第２の側面に整列した第１の側面および第２の側面を有するネック部を含む。バイアス構造はまた、ネック部から後方に延在する先細または楔形部を含む。 （もっと読む）

【課題】Ｉ_Ｄ^Ｐ／Ｉ_Ｄ^ＡＰ比を高めることのできるスピントランジスタおよびメモリを提供する。
【解決手段】本実施形態によるスピントランジスタは、基板上に形成されたソース／ドレインの一方となる第１磁性層と、前記第１磁性層上に設けられチャネルとなる絶縁膜と、前記絶縁膜上に設けられ前記ソース／ドレインの他方となる第２磁性層と、前記絶縁膜の側面に設けられたゲート電極と、前記ゲート電極と前記絶縁膜の前記側面との間に設けられたゲート絶縁膜と、備えている。 （もっと読む）