【課題】精確に記憶素子の状態を判別できる記憶装置を提供する。
【解決手段】メモリセル１１を複数備えたメモリアレイ１０と、読み出し対象のメモリセル１１の状態を判別する読み出し回路２０を設ける。メモリセル１１は抵抗変化素子１３を含み、読み出し回路２０に備えられた参照メモリセル２２は抵抗変化素子２３を含む。抵抗変化素子２３および抵抗変化素子１３は同一の構成材料からなり、抵抗変化素子２３の面積は、抵抗変化素子１３の面積よりも大きい。読み出し電圧の大きさに対する抵抗変化素子２３の抵抗値の変化は、抵抗変化素子１３の抵抗値の変化と対応する。 （もっと読む）

【課題】良好なデータ保持特性を維持しつつ、安定したスイッチング特性を有する記憶素子および記憶装置を提供する。
【解決手段】下部電極１０、記憶層２０および上部電極３０をこの順に積層した記憶素子１において、記憶層２０はイオン源層２１と、抵抗変化層２２と、抵抗変化層２２よりも高い導電率を示すバリア層２３とを有する。これにより、データ消去時における電流パスあるいは不純物準位を形成する金属イオンの移動効率が改善される。 （もっと読む）

【課題】 可変抵抗膜を有する半導体装置の電気的特性のバラツキを低減する。
【解決手段】 半導体装置の製造方法は、導電性材料を含み、所定方向に沿って延在する柱状体を形成する工程と、形成された柱状体の所定方向の一部を酸化させ、所定方向に見て、導電性材料の酸化物からなる可変抵抗部が未酸化の導電性材料に挟まれた構造を一体的に形成する工程と、を含む （もっと読む）

【課題】高品質な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、第１の配線Ｌ２（ｉ）と、第１の配線と交差する第２の配線Ｌ３（ｊ）と、第１の配線と第２の配線とが交差する各領域に設けられ、一端が第１の配線に接続され、且つ他端が第２の配線に接続され、可変抵抗素子２５及び非オーミック素子Ｄ−ｍｉｍが直列接続されたメモリセル構造ＣＵｓと、を備え、非オーミック素子は、絶縁層２２として、第１の層２２ａと、第１の層のバンドギャップとは異なるバンドギャップを有し、第１の層上に設けられた第２の層２２ｂと、第２の層のバンドギャップとは異なるバンドギャップを有し、第２の層上に設けられた第３の層２２ｃとを備えている。 （もっと読む）

【課題】信頼性が高い記憶装置及びその製造方法を提供する。
【解決手段】記憶装置１は、複数の微小導電体が隙間３２を介して集合したナノマテリアル集合層２３と、隙間３２内に配置された絶縁材料２５と、を備える。微小導電体はカーボンナノチューブ３１であり、カーボンナノチューブ３１が延びる方向は、ナノマテリアル集合層２３の下面に対して垂直な方向よりも、下面に対して平行な方向に近く、ナノマテリアル集合層２３の下面に接した下部電極層２２と、ナノマテリアル集合層２３の上面に接した上部電極層２４と、をさらに備え、下部電極層２２及び上部電極層２４の双方に接した微小導電体が存在しない。 （もっと読む）

【課題】高密度化および大容量化が可能な記憶装置を提供する。
【解決手段】基板１１上に複数の平行なワード線ＷＬと複数の平行な第１ビット線１ＢＬとが互いに垂直な方向に設けられている。隣接する２本のワード線ＷＬの間に、ビットコンタクト電極ＢＣが設けられている。ビットコンタクト電極ＢＣを挟んで隣接する２本のワード線ＷＬのそれぞれを間にしてビットコンタクト電極ＢＣと反対側に、ノードコンタクト電極ＮＣが設けられている。ノードコンタクト電極ＮＣは、接続層２３を介して下部電極２１に接続されている。下部電極２１は、基板１１の表面に平行な面内においてノードコンタクト電極ＮＣの直上からビットコンタクト電極ＢＣに近づく方向にずれた位置に設けられている。複数の第２ビット線２ＢＬの各々は、第１ビット線１ＢＬの両側のノードコンタクト電極ＮＣに接続された下部電極２１に重なっている。 （もっと読む）

【課題】電気二重層法を用いてチャンネルに高濃度の電荷注入を行うことで抵抗を変化させる電界効果トランジスタと、該電界効果トランジスタをスイッチング素子として利用したメモリ素子を提供する。
【解決手段】化学式がＣａ_１−ｘＣｅ_ｘＭｎＯ_３（但し、ｘは０≦ｘ＜１を満たす実数である）で表される複合酸化物からなる単結晶膜をチャンネル層として、電界効果トランジスタを構成する。 （もっと読む）

【課題】抵抗変化型ランダムアクセスメモリ素子等として用いられるフレキシブルなスイッチング素子及びそのような素子からなるスイッチアレイを提供する。
【解決手段】プラスチック基板上に積層した白金等の金属電極、金属イオン伝導性高分子電解質膜、銀等の金属電極を設けたスイッチング素子の両電極間に所定電圧を印加すると、その間に銀などのフィラメントが形成されることにより導通する。また、逆向きの電圧の印加により、フィラメントは溶解して切断される。この導通・切断は可逆的であり、またその状態は電圧の印加を打ち切っても持続する。両金属電極は薄くても良く、またここで使用される電解質膜は高分子を主要成分とするため、基板に柔軟性があれば、柔軟性の高いスイッチング素子やそのような素子を多数搭載した柔軟なスイッチアレイを作製することができる。 （もっと読む）

【課題】導電性ブリッジの消去動作時の消去時間のばらつきの最大値を抑えて、メモリ素子の書き換え時間を短縮する。
【解決手段】半導体装置は、第１の面から厚み方向の内側に向かって形成された孔部を有する第１絶縁膜と、第１絶縁膜上に設けられ第1イオン伝導体を含む抵抗変化層と、孔部内壁の側面及び底面を覆うと共に凹部を有するように孔部内に形成され上端を介して抵抗変化層に接する第１電極と、第１電極の凹部内に埋め込まれると共に第１電極よりも大きい電子抵抗を有する埋め込み層と、抵抗変化層上に第１電極の上端及び埋め込み層と共に抵抗変化層を挟むように形成された第２電極とを有する半導体素子、を備える。半導体素子は、抵抗変化層内において、第１電極の上端と第２電極の間に導電性架橋を可逆的に形成することにより第１電極と前記第２電極の間の電子抵抗を変化させる。 （もっと読む）

【課題】本発明は半導体装置に関する。
【解決手段】本発明は、半導体基板上のセル領域のセルトランジスタ上の層間膜を貫通してコンタクトプラグが形成され、周辺回路領域のトランジスタ上の層間膜を貫通してコンタクトプラグが形成されてなる半導体装置の製造方法であり、セルトランジスタ上の層間膜にコンタクトホールを形成し、その底部側にシリコン膜の下部導電プラグを形成する工程と、その上に金属膜を積層して積層構造のセルコンタクトプラグを形成する工程と、周辺回路用トランジスタ上の層間膜にコンタクトホールを形成し、その内部に金属膜を形成してコンタクトプラグを形成する工程とを具備し、前記セル領域のコンタクトホール内のシリコン膜上に金属膜を形成する工程と前記周辺回路領域のコンタクトホール内に金属膜を形成する工程を同時に行うことを特徴とする。 （もっと読む）