半導体装置の製造方法
【課題】本発明は半導体装置に関する。
【解決手段】本発明は、半導体基板上のセル領域のセルトランジスタ上の層間膜を貫通してコンタクトプラグが形成され、周辺回路領域のトランジスタ上の層間膜を貫通してコンタクトプラグが形成されてなる半導体装置の製造方法であり、セルトランジスタ上の層間膜にコンタクトホールを形成し、その底部側にシリコン膜の下部導電プラグを形成する工程と、その上に金属膜を積層して積層構造のセルコンタクトプラグを形成する工程と、周辺回路用トランジスタ上の層間膜にコンタクトホールを形成し、その内部に金属膜を形成してコンタクトプラグを形成する工程とを具備し、前記セル領域のコンタクトホール内のシリコン膜上に金属膜を形成する工程と前記周辺回路領域のコンタクトホール内に金属膜を形成する工程を同時に行うことを特徴とする。
【解決手段】本発明は、半導体基板上のセル領域のセルトランジスタ上の層間膜を貫通してコンタクトプラグが形成され、周辺回路領域のトランジスタ上の層間膜を貫通してコンタクトプラグが形成されてなる半導体装置の製造方法であり、セルトランジスタ上の層間膜にコンタクトホールを形成し、その底部側にシリコン膜の下部導電プラグを形成する工程と、その上に金属膜を積層して積層構造のセルコンタクトプラグを形成する工程と、周辺回路用トランジスタ上の層間膜にコンタクトホールを形成し、その内部に金属膜を形成してコンタクトプラグを形成する工程とを具備し、前記セル領域のコンタクトホール内のシリコン膜上に金属膜を形成する工程と前記周辺回路領域のコンタクトホール内に金属膜を形成する工程を同時に行うことを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
DRAM等のメモリセル領域を備えた半導体装置において、メモリセル領域に配置した記憶素子(例えばキャパシタ)と選択用のMOSトランジスタを複数のコンタクトプラグを介して接続する技術が知られている(特許文献1)。
半導体装置の微細化の進展に伴い、メモリセル領域に配置するコンタクトプラグのサイズも縮小するため、電気抵抗値の増加による動作特性への影響が問題となる。メモリセル領域に配置して半導体基板に直接接続するコンタクトプラグを金属で形成すると、接合リーク電流増加等の影響で記憶動作特性の劣化が懸念される。
そこで、半導体基板に直接接続する部分以外に金属を材料としたプラグを形成して、電気抵抗値の増加を抑制する技術が知られている(特許文献2、3)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2002−009174号公報
【特許文献2】特開2002−299571号公報
【特許文献2】特開2009−200255号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
複数のコンタクトプラグを積層する際に、上方に設けた別のプラグのみを金属で形成する方法(例えば特許文献2)は、製造が容易であるが、下方に設けたプラグ自体の抵抗値を下げることができないので、抵抗値の低減効果は限定的である。
一方、1つのコンタクトホール内の底面と接触する部分にのみシリコンを堆積し、その上部のコンタクトホール内を金属で充填する方法(例えば特許文献3)は、抵抗値の低減効果が大きいが、製造方法が複雑となる問題がある。
また、メモリセル領域以外の周辺回路領域においては、すべて金属のみで形成したコンタクトプラグを配置して、抵抗値の増加を抑制することが一般的に行われている。このため、メモリセル領域と周辺回路領域で構造の異なるコンタクトプラグを形成する必要があり、製造方法がさらに複雑になるという問題があった。
【課題を解決するための手段】
【0005】
上記の課題を解決するために本願発明は、半導体基板上にセル領域と該セル領域に隣接する周辺回路領域とを有する半導体装置の製造方法であって、前記セル領域にセルトランジスタを形成し、前記周辺回路領域に周辺回路用トランジスタを形成する工程と、記セルトランジスタおよび前記周辺回路用トランジスタ上を覆う層間膜を形成する工程と、前記層間膜に前記セルトランジスタのソース/ドレイン領域に達するセルコンタクトホールを形成する工程と、前記セルコンタクトホールの底部側に前記ソース/ドレイン領域に接触するシリコン膜からなる下部導電プラグを形成する工程と、前記層間膜に前記周辺回路用トランジスタのソース/ドレイン領域に達する周辺コンタクトホールを形成する工程と、前記セルコンタクトホール内の前記下部導電プラグ上および前記周辺コンタクトホール内に同時に金属膜を充填して、前記セルコンタクトホール内に前記シリコン膜と前記金属膜からなる積層構造のセルコンタクトプラグを形成すると共に、前記周辺コンタクトホール内に前記金属膜からなる周辺コンタクプラグを同時に形成する工程とを、備えたことを特徴とする。
【発明の効果】
【0006】
本発明によれば、半導体基板上にセル領域とそれに隣接させて周辺回路領域を設けた構造において、各領域毎にトランジスタと層間膜とコンタクトプラグを形成する際、各領域の層間膜に形成したコンタクトホールにシリコン膜からなる下部導電プラグと金属膜とを形成して各領域毎のコンタクトプラグを形成する際、セル領域のコンタクトホール内のシリコン膜上に金属膜を形成する工程と周辺回路領域のコンタクトホール内に金属膜を形成する工程を同時に行うことで、コンタクト抵抗の低減化を図りつつ、工程の簡略化をなし得る効果を奏する。
【図面の簡単な説明】
【0007】
【図1A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図1Aは半導体基板の周辺回路領域とセル領域に対し素子分離領域と活性領域を形成した状態を示す部分断面図。
【図1B】図1Bは図1Aの上面図。
【図2A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図2Aは半導体基板の周辺回路領域とセル領域に対し周辺ゲート電極とセルゲート電極を形成した状態を示す部分断面図。
【図2B】図2Bは図2Aの上面図。
【図3A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図3Aは半導体基板の周辺回路領域とセル領域に対し各ゲート電極にゲートサイドウォール絶縁膜を形成した状態を示す部分断面図。
【図3B】図3Bは図3Aの上面図。
【図4A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図4Aは半導体基板の周辺回路領域とセル領域に対し各ゲート電極を覆う第1層間膜を形成し、セル領域にセルコンタクトマスク開口部を形成した状態を示す部分断面図。
【図4B】図4Bは図4Aの上面図。
【図5A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図5Aは半導体基板のセル領域に対し第1層間膜にセルコンタクト開口部を形成した状態を示す部分断面図。
【図5B】図5Bは図5Aの上面図。
【図6】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、半導体基板の周辺回路領域に対しコンタクト第1導電膜を形成し、セル領域に対しセルコンタクト開口部を埋め込むようにコンタクト第1導電膜を形成した状態を示す部分断面図。
【図7A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図7Aは半導体基板のセル領域に対しセルコンタクト用の下部導電プラグを形成した状態を示す部分断面図。
【図7B】図7Bは図7Aの上面図。
【図8A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図8Aは半導体基板の周辺回路領域とセル領域に対しコンタクトマスクを形成し周辺回路領域に対しコンタクトマスク開口部を形成した状態を示す部分断面図。
【図8B】図8Bは図8Aの上面図。
【図9A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図9Aは半導体基板の周辺回路領域に対しコンタクト開口部を形成しセル領域についてコンタクトマスクを除去した状態を示す部分断面図。
【図9B】図9Bは図9Aの上面図。
【図10】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、半導体基板の周辺回路領域とセル領域に対しコンタクト第2導電膜を形成した状態を示す部分断面図。
【図11A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図11Aは半導体基板の周辺回路領域に対しコンタクトプラグを形成しセル領域について上部導電プラグを形成した状態を示す部分断面図。
【図11B】図11Bは図11Aの上面図。
【図12A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図12Aは半導体基板の周辺回路領域とセル領域に対し第2層間膜と第2コンタクトプラグを形成した状態を示す部分断面図。
【図12B】図12Bは図12Aの上面図。
【図13A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図13Aは半導体基板の周辺回路領域とセル領域の第2層間膜上にそれぞれ配線を形成した状態を示す部分断面図。
【図13B】図13Bは図13Aの上面図。
【図14A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図14Aは半導体基板の周辺回路領域に対しコンタクトプラグ及び配線を形成し、セル領域に対しキャパシタを形成して半導体装置を完成させた状態を示す部分断面図。
【図14B】図14Bは図14Aの上面図。
【図15A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図15Aは半導体基板の周辺回路領域とセル領域に対し各ゲート電極形成後、それらを覆う第1層間膜を形成し、周辺回路領域にセルコンタクトマスクを形成しセル領域にセルコンタクトマスク開口部を形成した状態を示す部分断面図。
【図15B】図15Bは図15Aに示すセル領域における別方位の部分断面図。
【図15C】図15Cは図15Aの上面図。
【図16A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図16Aは半導体基板のセルコンタクト領域にセルコンタクト開口部を形成した状態を示す部分断面図。
【図16B】図16Bは図16Aに示すセル領域における別方位の部分断面図。
【図16C】図16Cは図16Aの上面図。
【図17A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図17Aは半導体基板の周辺回路領域とセルコンタクト領域にコンタクト第1導電膜を形成した状態を示す部分断面図。
【図17B】図17Bは同状態のセル領域における別方位の部分断面図。
【図18A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図18Aは半導体基板のセルコンタクト領域に下部導電プラグを形成した状態を示す部分断面図。
【図18B】図18Bは図18Aに示すセル領域における別方位の部分断面図。
【図18C】図18Cは図18Aの上面図。
【図19A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図19Aは半導体基板の周辺回路領域にコンタクトマスク開口部を形成しセル領域にコンタクトマスクを形成した状態を示す部分断面図。
【図19B】図19Bは図19Aのセル領域における別方位の部分断面図。
【図19C】図19Cは図19Aの上面図。
【図20A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図20Aは半導体基板の周辺回路領域にコンタクト開口部を形成しセル領域のコンタクトマスクを部分除去した状態を示す部分断面図。
【図20B】図20Bは図20Aに示すセル領域における別方位の部分断面図。
【図20C】図20Cは図20Aの上面図。
【図21A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図21Aは半導体基板の周辺回路領域とセル領域にコンタクト第2導電膜を形成した状態を示す部分断面図。
【図21B】図21Bは図21Aに示すセル領域における別方位の部分断面図。
【図22A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図22Aは半導体基板の周辺回路領域に対し周辺プラグを形成し、セル領域について上部導電プラグを形成した状態を示す部分断面図。
【図22B】図22Bは図22Aのセル領域における別方位の部分断面図。
【図22C】図22Cは図22Aの上面図。
【図23A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図23Aは半導体基板の周辺回路領域とセル領域に対し第2層間膜と第2コンタクトプラグを形成した状態を示す部分断面図。
【図23B】図23Bは図23Aのセル領域における別方位の部分断面図。
【図23C】図23Cは図23Aの上面図。
【図24A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図24Aは半導体基板の周辺回路領域とセル領域の第2層間膜上にそれぞれ配線を形成した状態を示す部分断面図。
【図24B】図24Bは図24Aのセル領域における別方位の部分断面図。
【図24C】図24Cは図24Aの上面図。
【図25】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、半導体基板の周辺回路領域に対しコンタクトプラグ及び配線を形成し、セル領域に対し上部側にキャパシタを形成して半導体装置を完成させた状態を示す部分断面図。
【図26A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図26Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対し素子分離領域と活性領域を形成した状態を示す部分断面図。
【図26B】図26Bは図26Aの上面図。
【図27A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図27Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対し周辺ゲート電極とセル周辺ゲート電極とセルゲート電極を形成し各電極にサイドウォールを形成した状態を示す部分断面図。
【図27B】図27Bは図27Aの上面図。
【図28A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図28Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対し各ゲート電極を覆う第1層間膜を形成し、セル領域にセルコンタクト開口部を形成した状態を示す部分断面図。
【図28B】図28Bは図28Aに示すセル領域における別方位の部分断面図。
【図28C】図28Cは図28Aの上面図。
【図29A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図29Aは半導体基板のセル領域に対しセルコンタクト用の下部導電プラグを形成した状態を示す部分断面図。
【図29B】図29Bは図29Aのセル領域における別方位の部分断面図である。
【図29C】図29Cは図29Aの上面図。
【図30A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図30Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対しコンタクトマスクを形成しセル周辺回路領域に対しコンタクトマスク開口部を形成した状態を示す部分断面図。
【図30B】図30Bは図30Aのセル領域における別方位の部分断面図。
【図30C】図30Cは図30Aの上面図。
【図31A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図31Aは半導体基板のセル周辺回路領域に対しセル周辺コンタクト開口部を形成した状態を示す部分断面図。
【図31B】図31Bは図31Aのセル周辺領域とセル領域における別方位の部分断面図。
【図31C】図31Cは図31Aの上面図。
【図32A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図32Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対しコンタクトマスクを形成し周辺回路領域に周辺コンタクトマスク開口部を形成した状態を示す部分断面図。
【図32B】図32Bは周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図32C】図32Cは図32Aの上面図。
【図33A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図33Aは半導体基板の周辺回路領域に対し拡散層周辺コンタクト開口部を形成した状態を示す部分断面図。
【図33B】図33Bは周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図33C】図33Cは図33Aの上面図。
【図34A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図34Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対しコンタクト開口部を形成した状態を示す部分断面図。
【図34B】図34Bは図34Aの周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図34C】図34Cは図34Aの上面図。
【図35A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図35Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対しプラグを形成し平坦化した状態を示す部分断面図。
【図35B】図35Bは図35Aの周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図35C】図35Cは図35Aの上面図。
【図36A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図36Aは半導体基板の周辺回路領域とセル領域に第2層間膜とコンタクトプラグを形成した状態を示す部分断面図。
【図36B】図36Bは図36Aに示す周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図36C】図36Cは図36に示す上面図。
【図37A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図37Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域のコンタクトプラグ上にそれぞれ配線を形成した状態を示す部分断面図。
【図37B】図37Bは図37Aに示す周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図37C】図37Cは図37Aの上面図。
【図38A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図38Aは半導体基板の周辺回路領域とセル領域に第3層間膜を形成した状態を示す部分断面図。
【図38B】図38Bは図38Aに示す周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図38C】図38Cは図38Aの上面図。
【図39A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図39Aは半導体基板の周辺回路領域とセル周辺回路領域に対しコンタクトプラグ及び配線を形成し、セル領域に対しキャパシタを形成して半導体装置を完成させた状態を示す部分断面図。
【図39B】図39Bは図39Aの上面図。
【図40】本発明に係る第4実施形態の半導体装置の製造方法を説明するためのもので、図40は半導体基板の周辺回路領域とセル周辺回路領域に対し第1層間膜を形成し、セル領域に対しセルコンタクト開口部を形成した状態を示す部分断面図。
【図41】本発明に係る第4実施形態の半導体装置の製造方法を説明するためのもので、図41は半導体基板の周辺回路領域とセル周辺回路領域に対し第1層間膜を形成し、セル領域に対し下部導電プラグを形成した状態を示す部分断面図。
【発明を実施するための形態】
【0008】
以下に本発明に係る半導体装置の製造方法の第1実施形態について説明する。
図1〜図14は本発明に係る半導体装置の製造方法を実施する場合の各工程の一例を順次示すもので、図1〜図14を基に以下に説明する製造方法を実施することにより、図14に示す断面構造のDRAM素子としての半導体(記憶)装置10を製造することを本実施形態の特徴とする。
本実施形態に係る製造方法を説明する前に、本発明の製造方法において製造対照とするDRAM素子などの半導体装置の一例構造について、図14を参照しながら以下に説明する。本実施形態において対照とするDRAM素子上には複数のメモリセル領域が配置されており、各メモリセル領域内には、選択用MOSトランジスタおよびキャパシタを備えたメモリセルを所定の規則によって配列したメモリセルアレイが構成されている。また、各メモリセル領域に隣接するように周辺回路領域が配置されている。周辺回路領域にはセンスアンプ回路、デコーダ回路、DRAM素子外部への入出力回路等を含むメモリセルアレイ以外の回路ブロックが配置されている。
【0009】
「第1実施形態」
図14Aは、上述のDRAMセルのメモリセル領域と周辺回路領域を備えた半導体装置の一実施形態を示す縦断面図である。本実施形態の半導体装置10は、DRAMセルのメモリセル領域12と周辺回路領域14とを同一の半導体基板20上に備えて構成されている。図14Aの右側にメモリセル領域12、左側に周辺回路領域14の断面を示す。
まず、メモリセル領域12について説明する。
半導体基板20は、例えばp型シリコン基板により形成されている。素子分離膜22は、半導体基板20のトランジスタ形成領域をそれ以外の部分から区画して絶縁分離するために設けられ、例えばシリコン酸化膜(SiO2)からなる。
【0010】
図14Aに示すメモリセル領域12において素子分離膜22、22により区画されている活性領域K12の中央側と両端側にn型不純物のドープされた拡散層領域が配置され、それぞれソース領域またはドレイン領域となる拡散層領域26、28が形成されている。各領域の間の半導体基板20上にゲート絶縁膜30が形成され、それらの上にゲート導電膜32が形成されており、これらによりセルトランジスタ24が形成されている。このセルトランジスタ24は、DRAMセルにおいて選択用トランジスタとなる。
【0011】
セルトランジスタ24において、ゲート絶縁膜30は、半導体基板20表面に熱酸化法により酸化シリコン膜として形成されている。なお、ゲート絶縁膜30の材料は、これに限定されず、シリコン酸窒化膜(SiON)や、窒化ハフニウムアルミネート膜(HfAlON)等の高誘電体膜(High−K膜)などを用いても良い。
ゲート導電膜32は、リンを含有した多結晶シリコン膜と金属膜との多層膜により形成されており、多結晶シリコン膜は、CVD法での成膜時にリンなどの不純物を含有させて形成するドープド多結晶シリコン膜を適用することができる。金属膜は、タングステン(W)膜、窒化タングステン(WN)膜やタングステンシリサイド等の高融点金属膜を適用することができるので、ゲート導電膜32の一例として、リンを含有した多結晶シリコン膜と窒化タングステン膜とタングステン膜の積層構造とすることができる。
ゲート導電膜32の上にシリコン窒化膜(Si3N4)などからなるゲート保護膜34が形成され、ゲート導電膜32とゲート保護膜34によりセルゲート電極31が形成されるとともに、ゲート導電膜32とゲート保護膜34の側壁側にシリコン窒化膜の絶縁膜によるサイドウォール絶縁膜34aが形成されている。
なお、メモリセル領域12において、素子分離膜22の上にもゲート導電膜32とゲート保護膜34が積層されているが、素子分離膜22の上に形成されているのは、ゲート導電膜32とゲート保護膜34とからなるダミーゲート電極31Bとされている。
【0012】
メモリセル領域12において半導体基板20及び絶縁膜34の上には、第1層間膜33と第2層間膜35と第3層間膜36が形成されている。これらの第1層間膜33と第2層間膜35と第3層間膜36は、例えば酸化シリコンにより形成されている。前記第1層間膜33には、拡散層領域26、28に個々に接続するように、各々第1コンタクトホール38が貫通して設けられ、各第1コンタクトホール38の内部に下部導電プラグ39Aと上部導電プラグ39Bとからなるセルコンタクトプラグ39が形成されている。
拡散層領域26の上に接続されているセルコンタクトプラグ39の上方であって、第2層間膜35に形成されているコンタクトホール部分に第2コンタクトプラグ40が形成され、その上に第2層間膜35に覆われるようにビット配線などの第1配線42が形成されている。また、拡散層領域28、28の上に接続されているセルコンタクトプラグ39は、第2層間膜35と第3層間膜36に形成されたコンタクトホールに形成されている接続プラグ41により第3層間膜36の表面位置まで延出形成されている。前記ビット配線などの第1配線42は、タングステンなどの金属膜からなる。
【0013】
メモリセル領域12において第3層間膜36の上に後述するキャパシタを接続するための第2配線43が前記第1配線42に接続するように形成され、第3層間膜36上と第2配線43を覆うように酸化シリコン等からなる第4層間膜54が形成されている。第4層間膜54において、各第2配線43の上方にそれぞれキャパシタ用深孔シリンダ56が形成されている。
キャパシタ用深孔シリンダ56の内底面と内周面には、窒化チタンからなるコップ型のキャパシタ下部電極58が設けられ、下部電極58の表面に例えば酸化ジルコニウム(ZrO2)あるいは酸化アルミニウム(Al2O3)からなる容量絶縁膜60及び窒化チタンなどの金属膜からなる上部電極62が形成されることにより、データを蓄積する容量記憶部となるキャパシタ64が形成されている。
【0014】
キャパシタ下部電極58は、その下に配設される第2配線43を介して接続プラグ41に接続され、さらにセルコンタクトプラグ39を介してセルトランジスタ24の拡散層領域28に電気的に接続されている。
また、キャパシタ64の上側には第5層間膜65が設けられるとともに、この第5層間膜65上に上部配線66が形成され、これらの上部配線66はセル領域12の図示略の領域においてキャパシタ64の上部電極62と接続されている。
【0015】
次に、周辺回路領域14の構造について以下に説明する。
半導体基板20に形成されている素子分離膜22は、半導体基板20の周辺回路領域14においてトランジスタ形成領域とその他の領域を区画し、トランジスタ形成領域を絶縁分離している。
素子分離膜22により区画されている活性領域K14の両端側にn型不純物のドープされた拡散層領域が配置され、それぞれソース領域あるいはドレイン領域となる拡散層領域26A、28Aが形成されている。拡散層領域26A、28Aの間の領域の半導体基板20上にゲート絶縁膜30Aが形成され、その上にゲート導電膜32Aとゲート保護膜34Aが形成されており、これらにより積層構造の周辺ゲート電極31Aが構成され、周辺回路領域14のトランジスタ24Aが形成されている。
【0016】
この周辺回路領域14のトランジスタ24Aにおいて、ゲート絶縁膜30Aは、メモリセル領域12に形成されているゲート絶縁膜30と同等材料から形成され、ゲート導電膜32Aはメモリセル領域12に形成されているゲート導電膜32と同等材料から形成され、ゲート保護膜34Aはメモリセル領域12に形成されているゲート保護膜34と同等材料から構成されている。
周辺回路領域14のゲート電極32Aとゲート保護膜34Aの側壁側にシリコン窒化膜などの絶縁膜によるサイドウォール絶縁膜34bが形成されている。前記サイドウォール絶縁膜34bはメモリセル領域12のサイドウォール絶縁膜34aと同等材料からなる。
【0017】
周辺回路領域14において半導体基板20及び絶縁膜34Aの上には、第1層間膜33と第2層間膜35と第3層間膜36が形成されている。これらの第1層間膜33と第2層間膜35と第3層間膜36は、メモリセル領域12において形成されているものと同等の膜である。また、前記第1層間膜33には、周辺回路領域14の拡散層領域26A、28Aに個々に接続するように、各々第1コンタクトホール68が設けられ、各第1コンタクトホール68の内部に導通プラグ70が形成されている。これらの導通プラグ70を構成する材料は先のメモリセル領域12において設けられている上部導電プラグ39Bの材料と同等材料からなる。
周辺回路領域14において拡散層領域26Aの上に接続されている導通プラグ70の上方、及び、拡散層領域28A、28Aの上に接続されている導通プラグ70の上方であって、第2層間膜35に形成されているコンタクトホール部分に第2コンタクトプラグ40Aが形成され、その上に第2層間膜35に覆われるように第1配線42Aが形成されている。第2コンタクトプラグ40Aの構成材料は先のメモリセル領域12に形成された第2コンタクトプラグ40と同等材料からなり、第1配線42Aは先のメモリセル領域12に形成された第1配線42と同等材料からなる。
【0018】
また、第1配線42Aの上方の第2層間膜35と第4層間膜54と第5層間膜65を貫通するように形成されたコンタクトホールの内部に上部配線コンタクトプラグ71が形成され、
拡散層領域28A、28Aの上に接続されている導通プラグ70は、第2層間膜35と第3層間膜36に形成されたコンタクトホールに形成されている第2コンタクトプラグ40Aと第1配線42Aと接続プラグ71により第5層間膜65の表面位置まで延出形成され、第5層間膜65の上に形成されている上部配線72に接続されている。
【0019】
次に、図1〜図14を参照しつつ本実施形態に係る半導体装置10の製造方法について説明する。
図1Aは製造目的とする半導体装置10の周辺回路領域14における部分断面を示し、図1Bは同半導体装置10の平面図を示すが、図1Aの左側部分は図1BにおけるC−C’線に沿う周辺回路領域14の部分断面図、図1Aの右側部分は図1BにおけるA−A’線に沿うメモリセル領域12の断面図である。
以降の各図において、各図Aの左側部分は各図Bにおける周辺回路領域14のC−C’線に沿う断面図、各図Aの右側部分は各図BにおけるA−A’線に沿うメモリセル領域12の断面図の関係としてそれぞれ並列表記する。また、図1Bあるいは各図Bにおいて説明の簡易化のために、X方向を左右方向、Y方向を上下方向と定義する。また、メモリセル領域12においてゲート電極を延在させた方向がY方向に対応し、各図BのC−C’線が延在する方向はX方向と平行にされている。
【0020】
図1に示すように、p型半導体基板20に素子分離膜22を埋設形成して素子分離領域を形成する。素子分離膜22により区画されて半導体基板20に活性領域が形成される。素子分離膜として一般的にはシリコン酸化膜(SiO2)を用いることができる。本実施形態ではメモリセル領域12に配置された個々の活性領域K12は、X方向と所定の角度で交差する第1の方向に延在する長円形状とされ、X方向とY方向に所定のピッチで複数並列して配置され、周辺回路領域14に配置された活性領域K14は平面視矩形状に形成されている。なお、図1Bに示した活性領域K12、K14の形状や配列は一例であって、適宜変形することができる。
【0021】
次に、図2A、Bに示す如く活性領域K12上、K14上にシリコン酸化膜のゲート酸化膜30、30Aを熱酸化法により形成する。なお、ゲート酸化膜30、30Aの構成材料と製造方法は、これに限らず、シリコン酸窒化膜(SiON)や窒化ハフニウムアルミネート膜(HfAlON)等の高誘電体膜(High-K膜)を用いて成膜法により形成しても良い。
次に、ゲート絶縁膜30、30A上にゲート導電膜を積層形成する。これらの材料は、リンを含有した多結晶シリコン膜、窒化タングステン膜(WN)、タングステン膜(W)を順次堆積した積層膜を用いることができる。次いで、ゲート導電膜の上に、ゲート保護膜を形成する。ゲート保護膜の材料は、シリコン窒化膜(Si3N4)を用いることができる。
【0022】
次いで、フォトリソグラフィー技術、ドライエッチング技術を用いて、レジストマスクを形成し、このレジストマスクを用いて、ゲート保護膜とゲート導電膜を順次エッチングして、メモリセル領域12においてはゲート保護膜34とゲート導電膜32から成るセルゲート電極31を形成し、周辺回路領域14においてはゲート保護膜34Aとゲート導電膜32Aから成る周辺ゲート電極31Aを形成する。この後、レジストマスクを除去する。
即ち、図2Bに示す如く周辺回路領域14の活性領域K14には、それをY方向に横断するように周辺ゲート電極31Aが形成される。この実施形態では図示した活性領域K14に対しX方向に並列して2本の周辺ゲート電極31Aが形成されている。周辺回路領域14の素子分離膜22上に配置されたゲート電極31Aは配線層(周辺ゲート配線)として利用される。
本実施形態においてメモリセル領域12では、活性領域K12をY方向に横断してセルゲート電極31が形成される。セルゲート電極31は、個々の活性領域K12内に2つ、X方向に並列して配置される。セルゲート電極31はDRAM素子のワード線として機能する。また、X方向に隣接する活性領域間(素子分離膜22上)には、ゲート電極によってセルダミー電極31Bが形成されている。セルダミー電極31Bはセルゲート電極31と同じ構造を有しており、ゲート電極31のパターン配置を連続的にすることで微細化を容易にする。
【0023】
次に、周辺回路領域14の周辺ゲート電極31Aで覆われていない活性領域K14内に、N型の不純物を導入して、周辺LDD拡散層75を形成する。不純物導入はイオン注入で行い、不純物はリン、エネルギーは10KeV,ドーズ量2×1013atoms/cm2の条件を例示できる。
メモリセル領域12のセルゲート電極31で覆われていない活性領域内に、N型の不純物を導入して、セル拡散層76を形成する。不純物導入はイオン注入で行い、不純物はリン、エネルギーは10KeV,ドーズ量1.5×1013atoms/cm2の条件を例示できる。周辺LDD拡散層75とセル拡散層76は、同じイオン注入条件で同時に形成してもよい。
【0024】
次に、ゲート電極31、31A、31B、31Cの側面、上面を覆ってゲートサイドウォール膜を形成する。材料は、シリコン窒化膜を用いることができる。ゲートサイドウォール膜をエッチバックして、ゲート電極31、31A、31B、31Cの側壁として残存させ、ゲートサイドウォール絶縁膜34aを図3に示す如く形成する。
【0025】
次に、周辺回路領域14の周辺ゲート電極31Aとゲートサイドウォール絶縁膜34aで覆われていない活性領域内K14にN型の不純物を導入して、周辺SD拡散層77を形成する。不純物導入はイオン注入で行い、不純物は砒素、エネルギーは50KeV,ドーズ量2×1015atoms/cm2の条件を例示できる。
図3Aに示す周辺回路領域14の活性領域K14には、周辺ゲート電極31Aをゲートとし、周辺SD拡散層77および周辺LDD(Lightly−Doped−Drain:低濃度不純物)拡散層75をソース/ドレインとするMOSトランジスタ(周辺トランジスタ)80が形成される。周辺回路領域14ではY方向に延在する2本の周辺ゲート電極31Aが形成されており、2本の周辺ゲート電極31Aの間に形成される拡散層をソース周辺SD(ソース・ドレイン)拡散層77a、2本の周辺ゲート電極31Aの左右両側の拡散層をドレイン周辺SD拡散層77bと、便宜上、記載する。活性領域K14には、ソース周辺SD拡散層77aを共有する、2つの周辺トランジスタ80が形成されている。
【0026】
メモリセル領域12の活性領域K12には、セルゲート電極
31をゲートとし、セル拡散層76をソース/ドレインとするMOSトランジスタ(セルトランジスタ)81が形成される。個々の活性領域K12にはY方向に延在する2本のセルゲート電極31が形成されており、2本のセルゲート電極31の間の拡散層をソースセル拡散層76a、2本のセルゲート電極の左右両側の拡散層をドレインセル拡散層76bと、便宜上、記載する。活性領域K12には、ソースセル拡散層76aを共有する、2つのセルトランジスタ81が形成される。
【0027】
次に、図4に示す如く周辺回路領域14とメモリセル領域12に第1層間膜33を形成する。第1層間膜33の構成材料は、シリコン酸化膜を用いることができる。
次いで、フォトリソグラフィー技術を用いて、メモリセル領域12にセルコンタクトプラグを形成するため開口部が開口されたフォトレジストマスクを形成する。このマスクを、セルコンタクトマスク85と呼称し、開口部分をセルコンタクトマスク開口部85aと呼称する。
セルコンタクトマスク開口部85aはホールパターン形状を持ち、個々の活性領域K12の中央に位置するソースセル拡散層76a上、および個々の活性領域K12の端に位置するドレインセル拡散層76b上に、それぞれ設ける。周辺回路領域14はセルコンタクトマスク85で覆った状態とする。
【0028】
セルコンタクトマスク85をマスクにして、図5に示す如くセルコンタクトマスク開口部85aの下方に位置する第1層間膜33をエッチングして、セル拡散層を露出するコンタクト開口部を形成する。この第1層間膜33に形成された開口部をセルコンタクト開口部86と呼称する。エッチングにおいては、シリコン窒化膜に対するエッチングの速度が遅い条件を用いて行い、セルゲート電極に対して自己整合的にセルコンタクト開口部86を形成することができる。
【0029】
次に、セルコンタクトマスク85を除去し、図6に示す如くセルコンタクト開口部86を埋め込むように、コンタクト第1導電膜88を形成する。コンタクト第1導電膜85の形成材料には、リンを含有した多結晶シリコン膜を用い、CVD法により形成することができる。
次いで図7に示す如くメモリセル領域12のコンタクト第1導電膜88をエッチバックして、セルコンタクト開口部86内にコンタクト第1導電膜88を部分的に残存させて下部導電プラグ39Aを形成する。エッチバックは、下部導電プラグ39Aの上面の位置が、セルコンタクト開口部86の高さの途中の位置になるように行う。本実施形態では、ゲート導電膜32の上面の位置と概略同じ高さになるように形成した。形成された下部導電プラグ39Aの部分を、セルプラグ下部領域と呼称できる。また、この処理によって周辺回路領域14ではコンタクト第1導電膜88は除去されて第1層間膜33が残る。
【0030】
次に、図8に示す如く周辺回路領域14とメモリセル領域12を覆うように周辺コンタクトマスク90を形成し、周辺回路領域14の周辺コンタクトマスク90にフォトリソグラフィ技術を用いて周辺コンタクトマスク開口部90aを形成する。これらの周辺コンタクトマスク開口部90aの形成位置は、周辺回路領域14においてソース周辺SD拡散層77aとドレイン周辺SD拡散層77bに対応する位置とする。
図9に示す如く周辺コンタクトマスク90をマスクにして、周辺コンタクトマスク開口部90aの下方に位置する第1層間膜33をエッチングして、ソース周辺SD拡散層77a、ドレイン周辺SD拡散層77b、周辺ゲート配線(ゲート電極31C)に達する周辺コンタクト開口部33aを形成する。この後、周辺コンタクトマスク90を除去する。
【0031】
図10に示す如く周辺回路領域14の周辺コンタクト開口部33a、およびメモリセル領域12の下部導電プラグ39Aの上のセルコンタクト開口部86内を埋め込むように、コンタクト第2導電膜91を形成する。コンタクト第2導電膜91は金属膜であり、接触層としてのチタン膜(Ti)、バリア層としての窒化チタン膜(TiN)、コア層としてのタングステン膜(W)を順次堆積して形成した積層構造とする。積層膜の構成材料はこれらに限定されず、接触層としてコバルト(Co)、バリア層として窒化タングステン(WN)や、窒化タンタル(TaN)、コア層としてルテニウム(Ru)や、白金(Pt)などを用いることもできる。
【0032】
次にCMP法を用いて、図11に示す如くコンタクト第2導電膜91を研磨除去して、周辺コンタクト開口部33内、セルコンタクト開口部86内にコンタクト第2導電膜を埋め込んで、導電膜プラグを形成する。
セルコンタクト開口部86では、下部導電プラグ39A上に金属からなるコンタクト第2導電膜が堆積して上部導電プラグ39Bが形成され、1つのセルコンタクトプラグ39が形成される。コンタクト第2導電膜から成るセルコンタクトプラグ39の上層部分を、セルプラグ上部領域(上部導電プラグ39B)と呼ぶことができる。本実施形態では、1つのセルコンタクトプラグ39は、金属からなるセルプラグ上部領域(上部導電プラグ39B)と、多結晶シリコンからなるセルプラグ下部領域の積層体(下部導電プラグ39A)で構成される。個々の活性領域K12の中央部分に位置するソースセル拡散層76aと接続するプラグをソースセルプラグ95、活性領域の端部に位置するドレインセル拡散層76bと接続するプラグをドレインセルプラグ96と呼ぶことができる。
【0033】
周辺回路領域14の周辺コンタクト開口部33aには、コンタクト第2導電膜91から成るコンタクトプラグが形成され、これらのコンタクトプラグを周辺コンタクトプラグと呼称できる。周辺ゲート配線と接続する周辺コンタクトプラグをゲート周辺プラグ97、活性領域の中央部分に位置するソース周辺SD拡散層77aと接続する周辺コンタクトプラグをソース周辺プラグ98、活性領域の端部に位置するドレイン周辺SD拡散層77bと接続する周辺コンタクトプラグをドレイン周辺プラグ99と呼称できる。
【0034】
コンタクト第2導電膜91を材料として形成される周辺コンタクトプラグ(ゲート周辺プラグ97、ソース周辺プラグ98、ドレイン周辺プラグ99)は、接触層のチタン膜が半導体基板材料のシリコンと金属シリサイド層(本実施形態ではチタンシリサイド層)を形成して低い接触抵抗を持ち、さらにコア部分は低抵抗材料である金属膜で構成することにより、コア部分自体が低抵抗化されるという効果を有する。ここで、周辺コンタクトプラグのような金属材料のみから成るコンタクトプラグをメタルプラグと呼ぶことができる。メタルプラグは、低いコンタクト抵抗を形成し易いという特徴を持つ一方、半導体基板との界面に金属シリサイド層を形成する際に応力が発生して半導体基板に結晶欠陥を誘起させてしまい、接合リークのばらつきや増大と言う問題を引き起こし易い。
一方、金属の代わりに多結晶シリコンをコンタクトホール内に充填して形成したポリシリコンプラグは、コンタクト界面での応力発生が軽減され、接合リークのばらつきや増大は抑制されるが、多結晶シリコン膜自体の抵抗値が大きいのでコンタクト抵抗がメタルプラグに比べて増加する。
【0035】
DRAM素子のメモリセルのように、データを電荷の有無を用いて保持するためには、記憶ノードに接続するコンタクトプラグと半導体基板との間のPN接合では、小さい接合リークが求められる。一方で、メモリセルの縮小化に伴い、コンタクトプラグ径が縮小され、コンタクト抵抗は増大する傾向にあるが、デバイスの書き込み時間、読み出し時間のスペックを満たすためには、メモリセル領域に配置するコンタクトプラグの抵抗は、所定の抵抗値以下になるように抑制する必要がある。そのため、コンタクト抵抗の低減化が必要となっている。
【0036】
本実施形態では、セルコンタクトプラグ39が、半導体基板上に接触する多結晶シリコンから形成されたセルプラグ下部領域(下部導電プラグ39A)と、その上方に金属膜を充填して形成されたセルプラグ上部領域(上部導電プラグ39B)の2層から成る構造をとる。半導体基板と接触する部分にのみ、接合リークの低減に効果がある多結晶シリコンを用い、その上に金属膜を堆積することで、セルコンタクトプラグ39の全体の抵抗を低減することができる。セルプラグ下部領域(下部導電プラグ39A)とセルプラグ上部領域(上部導電プラグ39B)の接触面においても金属シリサイド層が形成されるため、抵抗値の低減効果が得られる。
なお、半導体基板20およびセルプラグ下部領域39Aとコンタクト第2導電膜(金属膜)91の接触層の間で形成される金属シリサイド膜は、金属膜の接触層をCVD法を用いて堆積する場合には、堆積時に加わる熱によって自然と形成される。また、スパッタリング法を用いて接触層を形成した後に、ランプアニール装置等を用いた急速熱処理(RTA)法によって、600〜650℃程度の熱処理(アニール処理)を行い、金属シリサイド層を形成してもよい。
【0037】
一方、周辺回路領域14においては、コンタクトプラグのシリサイド化に起因した接合リーク電流の増加は問題にはならず、周辺回路領域14に配置したMOSトランジスタの駆動能力を向上させる要求から、低抵抗のコンタクトプラグを用いることが重要である。このため、メタルプラグの単層構造の適用が好ましい。
本実施形態では、セルコンタクトプラグ39の下層部分(セルプラグ下部領域)を多結晶シリコンを用いて形成した後に、セルコンタクトプラグ39の上層部分(セルプラグ上部領域:上部導電プラグ39B)と周辺コンタクトプラグ(ゲート周辺プラグ97、ソース周辺プラグ98、ドレイン周辺プラグ99)を金属膜を用いて同時に形成する。これにより、製造工程の増加を抑制して、メモリセル領域12には多結晶シリコンと金属膜の積層体からなるセルコンタクトプラグ39を形成し、周辺回路領域14には金属膜からなる周辺コンタクトプラグ(ゲート周辺プラグ97、ソース周辺プラグ98、ドレイン周辺プラグ99)を形成することができる。
【0038】
次に、図12に示す如く第2層間膜35をシリコン酸化膜等で形成し、第2層間膜35を貫いて、メモリセル領域12のソースセルプラグ95、および周辺回路領域14の周辺コンタクトプラグ(ゲート周辺プラグ97、ソース周辺プラグ98、ドレイン周辺プラグ99)とそれぞれ接続する第2コンタクトプラグ40を形成する。第2コンタクトプラグ40の材料としては、窒化チタン等のバリア層上にタングステン膜を堆積したものなどを例示できる。
【0039】
次に、図13に示す如く第2コンタクトプラグ40に接続する第1配線42、42Aをタングステン等の金属膜で形成する。
メモリセル領域12の第2コンタクトプラグ40に接続する第1配線42は、X方向に蛇行しながら延在するようにパターニングされ、DRAM素子のビット線として機能する。周辺回路領域14に配置された第1配線42Aは局所配線層として機能する。
【0040】
次に、図13に示す第1配線42、42Aを覆う第3層間膜36をシリコン酸化膜等で形成する。
メモリセル領域12において、第3層間膜35と第2層間膜36を貫いて、ドレインセルプラグと接続する第3コンタクトプラグ41を形成する。第3コンタクトプラグ41の材料としては窒化チタン等のバリア層上にタングステン膜を堆積したものを例示できる。メモリセル領域12において、第3コンタクトプラグと接続する第2配線43をタングステン膜等で形成する。第2配線43は、キャパシタを接続するためのパッド層として機能する。
【0041】
次に、第2配線43を覆う第4層間膜54をシリコン酸化膜等で形成する。メモリセル領域12において、第4層間膜54を貫いて、第2配線43に達するキャパシタホールを形成する。
キャパシタホールの内壁を覆い、底部で第2配線43と接続するキャパシタ下部電極58を窒化チタン膜等で形成する。
次に、キャパシタ絶縁膜60を形成する。キャパシタ絶縁膜60としては、酸化ジルコニウム(ZrO2)や酸化アルミニウム(Al2O3)等の高誘電体膜を例示できる。
次に、キャパシタ上部電極62を窒化チタン膜等で形成する。キャパシタ上部電極62は、メモリセル領域12のキャパシタ上を覆うようにパターニングされる。
次に、第5層間膜65を酸化シリコン膜等で形成する。
【0042】
周辺回路領域14において、第5層間膜65、第4層間膜54を貫いて、第1配線42A上を開口する上部配線コンタクトホール54aを形成する。
上部配線コンタクトホール54内にタングステン等の導電膜を埋め込んで、上部配線コンタクトプラグ71を形成する。上部配線コンタクトプラグ71は周辺コンタクトプラグ70の真上に形成する必要は無く、第1配線42Aを利用して、周辺コンタクトプラグ70から離れた位置に形成してもよい。
【0043】
次いで、上部配線コンタクトプラグ71と接続する上部配線66をアルミニウム(Al)、銅(Cu)等の金属膜で形成する。
以上の工程により、図14Aに示す構造の本実施形態の半導体装置10が完成する。尚、この後、必要に応じて、さらに上層の配線層や表面の保護膜等を形成しても良い。
【0044】
先に説明した第1実施形態において、メモリセル領域12のセルコンタクト開口部86の形成では、個々のセルコンタクトプラグに対応した位置に開口を有するホールパターンを用いてセルコンタクトプラグ39を形成した。
しかしながら、ホールパターンのフォトリソグラフィーを用いた形成は、露光時のコントラストがとれないため、半導体装置の縮小化と共にますます困難となってきている。ホールパターンに比べると、帯状のラインアンドスペースパターンでは、コントラストが大きいため露光解像の余裕度を大きくすることができる。
そこで、以下の第2実施形態では、メモリセル領域12のセルコンタクトマスクとして、ラインアンドスペースパターンを用い、自己整合法でセルコンタクトプラグを形成する方法について説明する。
【0045】
「第2実施形態」
図15〜図24は本発明に係る第2実施形態の半導体装置の製造方法を実施する場合の各工程の一例を順次示すもので、図15〜図24を基に以下に説明する製造方法を実施することにより、図25に示す断面構造のDRAM素子としての半導体(記憶)装置100を製造することを本実施形態の特徴とする。
本実施形態において製造する半導体(記憶)装置100について、基本構造は、先の第1実施形態の半導体装置10と一部を除き同等であるので、図25の構造について詳細な説明は略し、その製造方法について以下に説明する。
【0046】
図15Aは製造目的とする半導体装置100の周辺回路領域114とメモリセル領域112における部分断面を示し、図15Bは同半導体装置100の他の部分断面を示し、図15Cは同半導体装置100の平面図を示すが、図15Aの左側部分は図15CにおけるC−C’線に沿う周辺回路領域114の部分断面図、図15Aの右側部分は図15CにおけるA−A’線に沿うメモリセル領域112の断面図であり、図15Bは図15CにおけるD−D’線に沿うメモリセル領域112の断面図である。
以降の各図において、各図Aの左側部分は各図Cにおける周辺回路領域114のC−C’線に沿う断面図、各図Aの右側部分は各図CにおけるA−A’線に沿うメモリセル領域112の断面図、各図Bの部分は各図CにおけるD−D’線に沿うメモリセル領域112の断面図の関係としてそれぞれ並列表記する。また、各図Cにおいて説明の簡易化のために、X方向を左右方向、Y方向を上下方向と定義する。また、メモリセル領域112においてゲート電極を延在させた方向がY方向に対応し、各図CのC−C’線が延在する方向はX方向と平行にされている。
【0047】
第2実施形態の製造方法において、図15に示す如く第1層間膜33を形成するまでの工程は先の第1実施形態の方法と同等である。
本実施形態において第1層間膜33の上に形成するセルコンタクトマスク185に形成されているセルコンタクトマスク開口部185aは、図15Cのメモリセル領域112に示すように、メモリセル領域112の活性領域が延在する方向と同じ方向に延在する帯状(長方形状)とされている。コンタクトマスク開口部185aは、その延在方向に存在する複数のソースセル拡散層76a、複数のドレインセル拡散層76bを一つのセルコンタクトマスク開口部185a内に含むように形成されている。
この帯状のセルコンタクトマスク開口部185aはメモリセル領域112の活性領域と同じピッチでY方向に配列するように形成され、ラインアンドスペースパターンの配置となる。このようにセルコンタクトマスク開口部185aを帯状に形成することで、フォトレジスト膜の露光に際しての余裕度が向上する。即ち、帯状のラインアンドスペースパターンでは、コントラストが大きいため露光解像の余裕度を大きくすることができるので、半導体装置が縮小化しても先の第1実施形態のホールパターンよりも露光精度を上げることができ正確な露光ができる。
【0048】
次に、第1実施形態の図5に示した工程と同様に、セルコンタクトマスク185を用いて、第1層間膜33をエッチングして、図16に示す如くセルコンタクト開口部186を形成する。ここで行うエッチングは、第1層間膜33を構成するシリコン窒化膜に対するエッチングの速度が遅い条件を用いて行い、セルゲート電極31、31間において、セルコンタクトマスク開口部186の下方に位置する領域の第1層間膜33を選択的に除去することができる。この際、先に説明した如くホールパターンよりも高精度で露光が可能な帯状のラインアンドスペースパターンで露光して得たセルコンタクトマスク開口部185aを基にするとともに、図16Aに示す如くセルゲート電極31の両側に形成されているサイドウォール絶縁膜34a、34aに区画されている領域を選択的に除去するので、自己整合法によりセルコンタクト開口部186を形成したことになるので、縮小化されている半導体装置100においてもセルコンタクト開口部186を確実かつ正確に形成することができる。次いで、セルコンタクトマスク185を除去する。
【0049】
次に、第1実施形態の図6に示した工程と同様に図17に示す如くコンタクト第1導電膜188を形成し、セルコンタクトマスクを除去する。
第1実施形態の図7に示した工程と同様に、コンタクト第1導電膜188をエッチバックして、セルコンタクト開口部186内に、その上面の高さが、ゲート電極31を構成するゲート保護膜34上面よりも低い位置になるようにコンタクト第1導電膜188を除去する。コンタクト第1導電膜188は、図18に示すように、X方向がセルゲート電極31のゲートサイドウォール絶縁膜34aで挟まれ、Y方向がセルコンタクト開口部186の開口幅によって規定された第1層間膜33の側壁で挟まれた領域内に埋め込まれるように残存する。これにより、セルプラグ下部領域(下部導電プラグ139A)が形成される。セルプラグ下部領域(下部導電プラグ139A)の底面はソースセル拡散層76a、またはドレインセル拡散層76bに接続されている。本第2実施形態では、セルプラグ下部領域(下部導電プラグ139A)の高さは、ゲート導電膜34の上面の位置程度になるように形成する。
【0050】
第1実施形態の図8に示した工程と同様に、フォトリソグラフィー技術を用いて、図19に示す如く周辺回路領域114に周辺コンタクトを形成する部分が開口されたレジストマスクを形成する。このレジストマスクを、周辺コンタクトマスク190と呼び、開口部分を周辺コンタクトマスク開口部190aと呼ぶ。周辺コンタクトマスク開口部190aは、周辺SD拡散層上、周辺ゲート配線上に形成する。メモリセル領域112は、周辺コンタクトマスク190で覆われる。
【0051】
第1実施形態の図9に示した工程と同様に、周辺コンタクトマスク190をマスクにして、周辺コンタクトマスク開口部190aで開口された第1層間膜33をエッチングして、周辺SD拡散層上、周辺ゲート配線上を露出させる周辺コンタクト開口部33aを形成する。次いで周辺コンタクトマスク190を図20に示す如く除去する。
第1実施形態の図10に示した工程と同様に、周辺コンタクト開口部33a、およびセルプラグ下部領域(下部導電プラグ139A)の上方のセルコンタクト開口部186を埋め込むように、図21に示す如くコンタクト第2導電膜191を形成する。コンタクト第2導電膜191は、チタン膜、窒化チタン膜、タングステン膜を順次成長して形成する。
【0052】
次に、CMP法を用いて、コンタクト第2導電膜191と第1層間膜33の研磨を行い、図22に示す如くゲート保護膜34の上面が露出した時点でCMPを停止する。これにより、ゲート保護膜34の上面、コンタクト第2導電膜191の上面、第1層間膜33の上面は、概略で同一の高さに平坦化される。
メモリセル領域112では、コンタクト第2導電膜191は、X方向はセルゲート電極の側壁を構成するゲートサイドウォール絶縁膜34aで挟まれ、Y方向が第1層間膜33の側壁で挟まれた領域内に埋め込まれて、セルプラグ上部領域(上部導電プラグ139B)が形成される。セルプラグ上部領域は、セルプラグ下部領域上に積み重なるように形成される。本実施形態のセルコンタクトプラグ139は、多結晶シリコンからなるセルプラグ下部領域(下部導電プラグ139A)と金属膜からなるセルプラグ上部領域(上部導電プラグ139B)の2層の領域によって積層構造に構成される。
【0053】
本工程を経て、セルコンタクト開口部が各セル拡散層(ソース/ドレインセル拡散層)領域毎に分離され、それぞれのセル拡散層上に互いにゲート電極で分離されて形成されたセルコンタクトプラグ139が配置される。
活性領域の中央部分のソースセル拡散層76aと接続するセルコンタクトプラグ139をソースセルプラグ195、活性領域の左右部分のドレインセル拡散層76bと接続するプラグをドレインセルプラグ196とも呼ぶ。上面から見ると、これらのセルプラグ上部領域は、平行四辺形状を有する(図22C参照)。
周辺コンタクト開口部33aには、コンタクト第2導電膜191から成る周辺コンタクトプラグが形成される。周辺ゲート配線と接続するプラグをゲート周辺コンタクトプラグ197、ソース周辺SD拡散層77aと接続されるプラグをソース周辺プラグ198、ドレイン周辺SD拡散層77bと接続されるプラグをドレイン周辺プラグ199と呼称する。
【0054】
第1実施形態の図12に示した工程と同様に、第2層間膜35を形成する。
第1実施形態の図12に示した工程と同様の方法で、第2コンタクトプラグ40を形成する。メモリセル領域112では、第2コンタクトプラグ40を形成する際のコンタクトホール開口では、シリコン窒化膜に対するエッチング速度が遅い条件を用いて行う。これにより、ゲート保護膜34、ゲートサイドウォール絶縁膜34aをエッチングのストッパー膜として用いてコンタクトホールの形成を精度良く行うことができる。
【0055】
第1実施形態の図13に示した工程と同様に、図24に示す如く第1配線42、42Aを形成する。第1実施形態の図14に示した工程と同様に、第3層間膜36を形成する。
ドレインセルプラグ上と接続する第3コンタクトプラグ41を図25に示すように形成する。第3コンタクトプラグ41を形成する際のコンタクトホール開口では、シリコン窒化膜に対するエッチング速度が遅い条件を用いて行う。これにより、ゲート保護膜34、ゲートサイドウォール絶縁膜34aをエッチングのストッパー膜として用いてコンタクトホールの形成を精度良く行うことができる。
この後は、第1実施形態において図14を基に説明した工程と同様の工程を経て第2実施形態の半導体装置100が完成する。
【0056】
以上説明した第2実施形態では、メモリセル領域112に配置するセルコンタクトプラグ139を帯形状(ライン形状)の開口を有するマスクを用いた自己整合法により形成した。これにより、微細化に対応したセルコンタクトプラグ139を精度良く容易に形成することが可能となる。
このような帯形状の開口を有するマスクを用いた自己整合法でセルコンタクトプラグ139を形成する場合においても、本発明を適用して、製造工程の増加を抑制しつつ、低い抵抗値を有するセルコンタクトプラグ139を形成できる。
【0057】
「第3実施形態」
図26〜図39は本発明に係る半導体装置の製造方法の第3実施形態を実施する場合の各工程の一例を順次示すもので、図26〜図39を基に以下に説明する製造方法を実施することにより、図39Aに示す断面構造のDRAM素子としての半導体(記憶)装置200を製造することを本実施形態の特徴とする。
本実施形態において製造する半導体(記憶)装置200について、基本構造は、先の第1実施形態の半導体装置10あるいは第2実施形態の半導体装置100と一部を除き同等であるので、図39の構造について共通部分の説明は略し、異なる部分の構造とその製造方法を主体として以下に説明する。
【0058】
図26Aは製造目的とする半導体装置200を製造するための半導体基板20の周辺回路領域214とセル周辺回路領域213とメモリセル領域212における部分断面を示し、図26Bは同半導体基板20の平面図を示すが、図26Aの左側部分は図26BにおけるC−C’線に沿う周辺回路領域214の部分断面図、図26Aの中央側部分は図26BにおけるB−B’線に沿うセル周辺回路領域213の断面図であり、図26Aの右側部分は図26CにおけるA−A’線に沿うメモリセル領域212の断面図である。
以降の各図において、各図Aの左側部分は各図Bにおける周辺回路領域214のC−C’線に沿う断面図、各図Aの中央側部分は各図BにおけるB−B’線に沿うメモリセル周辺回路領域の断面図、各図Aの右側部分は各図BにおけるA−A’線に沿うメモリセル領域の断面図の関係としてそれぞれ並列表記する。また、各図Bにおいて説明の簡易化のために、X方向を左右方向、Y方向を上下方向と定義する。また、メモリセル領域212においてゲート電極を延在させた方向がY方向に対応し、各図BのC−C’線、B−B’線が延在する方向はX方向と平行にされている。
【0059】
セル周辺回路領域213は、周辺回路領域214の一部であり、特に周辺回路領域214内においてセル領域212と直接に隣接する側に配置される。セル周辺回路領域213には、メモリセル領域212に形成されるメモリセルから引き出されたビット線が接続されるセンスアンプ回路、ワード線が接続されるデコーダ回路などの回路素子が配置される。これらの回路素子はメモリセルの配列に合わせて高密度に配置する必要から、それ以外の周辺回路領域214の回路素子に比べて微細な設計ルールを適用して形成されている。
【0060】
第3実施形態の製造方法において、先の第1実施形態、第2実施形態と同様に図26に示す如くメモリセル領域212と周辺回路領域214を規定し、これらに活性領域K12、K14を規定することに加え、セル周辺回路領域213に対して素子分離膜22を形成し、活性領域K13を規定する。
第1実施形態において図2で示した工程と同様の工程を施して、周辺回路領域214、セル周辺回路領域213、メモリセル領域212に、ゲート電極31、31A、31B、31Cを形成する。また、本実施形態では、図27Aに示す如くセル周辺領域213に対しこれらのゲート電極31、31A、31B、31Cを形成する際に用いる工程を利用し、上層側のゲート保護膜234と下層側のゲート導電膜232とからなるセル周辺ゲート電極231A、2312B、231Cを形成する。
前記セル周辺ゲート電極231Aは、セル周辺回路領域213において素子分離膜22の内側の活性領域K13に形成されてMOSトランジスタとされる領域に形成された電極であり、本実施形態では図27Bに示す如くY方向に延在され、活性領域K13をY方向に横断するように形成され、活性領域K13内にX方向に並列して2本配置されている。セル周辺ゲート電極231Bは、図27Aのセル周辺回路領域213において右側の素子分離膜22の上に形成されてセル周辺配線とされる電極である。セル周辺ゲート電極231Cは、図27Aのセル周辺回路領域213において左側の素子分離膜22の上に形成されてセル周辺ゲート配線とされる電極である。これらはいずれも本実施形態では素子分離膜22に沿ってY方向に延在されている。
【0061】
次に、先の第1実施形態において図2で示した工程と同様に、図27に示す如く周辺回路領域214に周辺LDD拡散層75、メモリセル領域212にセル拡散層76を形成し、セル周辺領域213にセル周辺LDD拡散層275を形成する。周辺LDD拡散層75とセル周辺LDD拡散層275は同じイオン注入条件で同時に形成してもよい。
次に、先の第1実施形態において図3で示した工程と同様に、図27に示す如くゲートサイドウォール絶縁膜34aを形成し、周辺回路領域214に周辺SD拡散層77、セル周辺領域213にセル周辺SD拡散層277を形成する。周辺SD拡散層77とセル周辺SD拡散層277は同じイオン注入条件で同時に形成してもよい。
【0062】
次に、先の第1実施形態において図4で示した工程と同様に、第1層間膜33を図28に示す如く形成する。次いで、先の第2実施形態において図15〜16を基に説明した工程と同様に、メモリセル領域212に、帯状パターンのセルコンタクトマスク185、およびセルコンタクト開口部186を形成する。
次に、ドライエッチング後にセルコンタクトマスク185を除去する。次いで、先の第2実施形態において図18〜19を基に説明した工程と同様に、コンタクト第1導電膜を形成した後、エッチバックして、図29に示す如くセルコンタクト開口部186内に、セルプラグ下部領域(下部導電プラグ239A)を形成する。
【0063】
フォトリソグラフィー技術を用いて、セル周辺領域213にセル周辺コンタクトプラグを形成するため開口部を有するフォトレジストマスクを図30に示す如く形成する。このフォトレジストマスクを、セル周辺コンタクトマスク285と呼び、開口部分をセル周辺コンタクトマスク開口部285aと呼ぶ。セル周辺コンタクトマスク開口部285aは、セル周辺領域213の活性領域K13をX方向に横断する長方形状の開口部(図30C参照)を持つ。この長方形状の開口部を持つセル周辺コンタクトマスク開口部285aは、セル周辺ゲート電極231A、231A、231B、231C間に挟まれて形成された3つのセル周辺SD拡散層277の領域を、一つの開口部内に含むように形成される。セル周辺コンタクトマスク開口部285aは、Y方向には、活性領域K13の端部と概略重なるように配置される。セル周辺ゲート電極231C、231A、231A、231Bは、X方向に加工限界まで高密度に配置されている。このため、セル周辺コンタクトマスク開口部285aにホールパターンを用いると、フォトリソグラフィー技術によるマスク形成時に、隣接するセル周辺コンタクトプラグ間が繋がってしてしまうという問題が生じやすい。
本第3実施形態では、最初に各コンタクトホール同士を繋げた1つのパターンとしてセル周辺コンタクトマスク開口部285aを形成した後に、各コンタクトプラグを分離する方法を採用する。これにより後に形成するコンタクトプラグ間の短絡を回避できる。
【0064】
先の第2実施形態において図16を基に説明した工程と同様の方法で、セル周辺コンタクトマスク285をマスクにして第1層間膜33をエッチングして、図31に示す如くセル周辺コンタクト開口部286を形成する。前記セル周辺コンタクトマスク開口部285aは、X方向に延在する長方形のパターンとなる。セル周辺コンタクトマスク開口部285aでは、その領域内に含まれる、3つのセル周辺SD拡散層277が露出する。
次に、セル周辺コンタクトマスク285を除去する。更に、第2実施形態において図19を基に説明した工程と同様に、図32に示す如く周辺回路領域214に周辺コンタクトマスク開口部190aを有する周辺コンタクトマスク190を形成する。セル周辺回路領域213とメモリセル領域212は周辺コンタクトマスク190により覆われる。
次いで、先の第2実施形態において図20で示した工程と同様に、図33に示す如く周辺コンタクト開口部33aをドライエッチングで形成する。
【0065】
次いで周辺コンタクトマスク190を除去する。図34Aに示す如くメモリセル領域212には、帯状で下方にセルプラグ下部領域(下部導電プラグ239A)が埋設されたセルコンタクト開口部291が形成され、セル周辺回路領域213には長方形状に開口されたセル周辺コンタクト開口部292が形成され、周辺回路領域214にはホール状の周辺コンタクト開口部293が形成されている。
【0066】
次に、先の第2実施形態において図21、22を基に説明した工程と同様に、コンタクト第2導電膜を成長した後、CMP法を用いてコンタクト第2導電膜と第1層間膜の研磨を行い、図35に示す如く周辺回路領域214とセル周辺回路領域と213とメモリセル領域212のそれぞれに形成されているゲート保護膜34、34A、234の上面を露出させる。
セル周辺回路領域213では、セル周辺コンタクト開口部292の領域に、4本のセル周辺ゲート電極231C、231A、231A、231Bが作る3つのゲート電極間にコンタクト第2導電膜が埋め込まれて、X方向に並んで3つのセル周辺回路領域用コンタクトプラグ294が形成される。セル周辺回路領域用コンタクトプラグ294は、底面でセル周辺SD拡散層277と接続される。
セル周辺回路領域213においては、ゲート絶縁膜30Bを挟んでその両側にセル周辺SD拡散層277が配置され、ゲート絶縁膜30B上に積層構造のゲート電極が形成されてセル周辺回路領域用トランジスタ24Bが構成されている。
【0067】
メモリセル領域212では、コンタクト第2導電膜は、X方向はセルゲート電極31の側壁34aで挟まれ、Y方向が第1層間膜33の側壁で挟まれた領域内に埋め込まれて、セルプラグ上部領域(上部導電プラグ139B)が形成される。セルプラグ上部領域(上部導電プラグ139B)は、セルプラグ下部領域(下部導電プラグ139A)上に積み重なるように形成される。セルコンタクトプラグ139は、多結晶シリコンからなるセルプラグ下部領域(下部導電プラグ139A)と金属膜からなるセルプラグ上部領域(上部導電プラグ139B)の2層の領域によって構成される。
本工程を経て、セルコンタクト開口部が各セル拡散層(ソース/ドレインセル拡散層)領域毎に分離され、それぞれのセル拡散層上に互いにゲート電極で分離されて形成されたセル周辺回路領域用コンタクトプラグである、ソースセルプラグ195とドレインセルプラグ196、196が配置される。
【0068】
先の第2実施形態において図23を基に説明した工程と同様に、図36に示す如く第2層間膜35、第2コンタクトプラグ40を形成する。
セル周辺回路領域213では、Y方向に沿った活性領域K13の中央部に位置するセル周辺コンタクトプラグ139に接続するように第2コンタクトプラグ40が配置される。
先の第2実施形態と同様に第1配線42、42A、42Bを形成する。なお、図37に示す如くセル周辺回路領域213では、第2コンタクトプラグ40の上部に接続した第1配線42BをY方向に延在させて形成した局所配線42Cが形成される。
【0069】
次に、図38に示す如く第3層間膜36を形成し、第3コンタクトプラグ241を形成する。セル周辺回路領域213では、活性領域K13のY方向に沿った両端に位置するセル周辺コンタクトプラグに接続するように第3コンタクトプラグ241が配置される。
第3コンタクトプラグ241上に、第2配線243を形成する。これらの第2配線243上には、先に第1実施形態の説明において図14を基に説明したキャパシタ64が作成される。
ドレインセルプラグ294上の第2配線243上には図39に示すキャパシタ下部電極58が接続され、周辺回路領域214のドレイン周辺コンタクトプラグ199上の第2配線243上には上部配線コンタクトプラグ71が接続される。
【0070】
セル周辺回路領域213のゲート電極231A、231B、231Cは、X方向に沿って設計ルールに基づいた加工限界まで高密度に配置されている。このため、セル周辺回路領域213の各コンタクトプラグ294も、X方向に沿って高密度に配置される。このような高密度で配置されたセル周辺領域213のコンタクトプラグ294上のそれぞれに対応して、同一層でコンタクトプラグを設けるのは、隣接するコンタクトホール同士がパターニング時のマスク用フォトリソグラフィ膜の変形等により短絡する可能性が高く、形成困難である。そのため、セル周辺回路領域213に設けるコンタクトプラグ294に接続するコンタクトプラグは、第2コンタクトプラグ40と第3コンタクトプラグ241、241の2種類に分けて配置した。これにより、第2コンタクトプラグ40と第3コンタクトプラグ241、241用のコンタクトホールを2回に分けて別々に形成することになるので、マスク用のフォトリソグラフィ膜の変形が防止され、隣接するコンタクトプラグ間での短絡を回避することができる。
【0071】
図38に示す構造から、先に第1実施形態において図14を基に説明した工程と同様の工程、あるいは、第2実施形態において図25を基に説明した工程と同様の工程を経てメモリセル領域212においてはキャパシタ64などを形成し、周辺回路領域214においては上部配線コンタクトプラグ71などを形成し、更にセル周辺回路領域213において上部配線コンタクトプラグ271、上部配線272を形成することで、本実施形態の半導体装置200が完成する。
なお、セル周辺回路領域213に形成する上部配線コンタクトプラグ271、上部配線272などは、周辺回路領域214に形成する上部配線コンタクトプラグ71、上部配線72と同等の工程で製造することができるので、詳しい説明は省略する。
【0072】
本第3実施形態では、メモリセル領域212に配置するセルコンタクトプラグを第2実施形態で用いた帯形状(ライン形状)の開口部186を有するマスク185を用いた自己整合法により形成した。また、セル周辺回路領域213に配置するコンタクトプラグを長方形状の開口部286を有するマスク285を用いた自己整合法により形成した。
これらにより、微細化に対応したセルコンタクトプラグおよびセル周辺コンタクトプラグを容易に形成することが可能となる。このような帯形状や長方形状のコンタクト開口部186、286を有するマスク185、285を用いた自己整合法でセルコンタクトプラグ139とセル周辺領域213のプラグ294を形成する場合においても、本実施形態を適用して、製造工程の増加を抑制しつつ、低い抵抗値を有するコンタクトプラグを形成できる。
【0073】
「第4実施形態」
本第4実施形態では、セルプラグ下部領域を選択エピタキシャル成長法で生成した単結晶のシリコン膜で形成する方法について図40と図41を利用して以下に説明する。
図40は、先に説明した第3実施形態の図28に示す工程の後、セルコンタクトマスク185を除去した段階の図である。断面の位置は、図28Aで示した位置と同じ位置を示している。
【0074】
選択エピタキシャルシリコン膜成長により、セルコンタクト開口部186の底部に露出した半導体基板(セル拡散層76a、76b)20上に、不純物としてリンを含有したシリコン膜からなる下部導電プラグ300を形成する。このシリコン膜からなる下部導電プラグ300の膜厚は、ゲート導電膜と同程度になるように形成する。
選択エピタキシャル成長法は原料ガスとしてジクロロシラン(SiH2Cl2)、塩化水素(HCl)、及び水素(H2)を用い、不純物ドーピングガスとしてホスフィン(PH3)を例示できる。
【0075】
この工程の後、先の第3実施形態の図30に示す工程以降と同様の工程を経ることで半導体装置を得ることができる。
本第4実施形態の方法を用いることにより、多結晶シリコン膜のエッチバックを削除でき、製造コストを削減できる。また、半導体基板20との界面に自然酸化膜の形成を抑制でき、コンタクト抵抗を更に低減できるという効果も得られる。
【0076】
以上説明した各実施形態は、本発明の主旨を逸脱しない範囲で変形が可能である。
例えば、MOSトランジスタはプレーナ型の代わりにゲート電極の一部が溝内に埋設された溝ゲート型(トレンチゲート型)としてもよい。
また、DRAM以外のメモリセル領域を有する半導体装置、抵抗変化メモリ(RRAM)や相変化メモリ(PRAM)等について、本発明を適用することが可能である。
【符号の説明】
【0077】
10、100、200半導体(記憶)装置、12、112,212…メモリセル領域、14、114,214…周辺回路領域、K12、K…13、K14…活性領域、20…半導体基板、22…素子分離膜、24、24A…トランジスタ、26、26A、28、28A…拡散層領域、30、30A…ゲート絶縁膜、31…セルゲート電極、31A…周辺ゲート電極、31B…セルダミー電極、31C…周辺ゲート配線、32…ゲート導電膜、32A…周辺ゲート導電膜、33…第1層間膜、33a…周辺コンタクト開口部、34…ゲート保護膜、34A…周辺ゲート保護膜、34a…サイドウォール絶縁膜、35…第2層間膜、36…第3層間膜、38…第1コンタクトホール、39…セルコンタクトプラグ、39A…下部導電プラグ、39B…上部導電プラグ、40、40A…第2コンタクトプラグ、41…接続プラグ、42、42A…第1配線、43…第2配線、54…第4層間膜、58…下部電極、62…上部電極、64…キャパシタ、65…第5層間膜、66…上部配線、70…導通プラグ、71…上部配線コンタクトプラグ、72…上部配線、75…周辺LDD拡散層、77…周辺SD拡散層、80…MOSトランジスタ(周辺トランジスタ)、81…MOSトランジスタ(セルトランジスタ)、85a…セルコンタクトマスク開口部、185…セルコンタクトマスク、185a…セルコンタクトマスク開口部、190…周辺コンタクトマスク、190a…周辺コンタクトマスク開口部、191…第2導電膜、213…セル周辺回路領域、231A、231B、231C…セル周辺ゲート電極、234…ゲート保護膜、241…第3コンタクトプラグ、275…セル周辺LDD拡散層、277…セル周辺SD拡散層、285…セル周辺コンタクトマスク、285a…セル周辺コンタクトマスク開口部、291…セルコンタクト開口部、292…セル周辺コンタクト開口部、293…周辺コンタクト開口部、294…コンタクトプラグ、300…下部導電プラグ。
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
DRAM等のメモリセル領域を備えた半導体装置において、メモリセル領域に配置した記憶素子(例えばキャパシタ)と選択用のMOSトランジスタを複数のコンタクトプラグを介して接続する技術が知られている(特許文献1)。
半導体装置の微細化の進展に伴い、メモリセル領域に配置するコンタクトプラグのサイズも縮小するため、電気抵抗値の増加による動作特性への影響が問題となる。メモリセル領域に配置して半導体基板に直接接続するコンタクトプラグを金属で形成すると、接合リーク電流増加等の影響で記憶動作特性の劣化が懸念される。
そこで、半導体基板に直接接続する部分以外に金属を材料としたプラグを形成して、電気抵抗値の増加を抑制する技術が知られている(特許文献2、3)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2002−009174号公報
【特許文献2】特開2002−299571号公報
【特許文献2】特開2009−200255号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
複数のコンタクトプラグを積層する際に、上方に設けた別のプラグのみを金属で形成する方法(例えば特許文献2)は、製造が容易であるが、下方に設けたプラグ自体の抵抗値を下げることができないので、抵抗値の低減効果は限定的である。
一方、1つのコンタクトホール内の底面と接触する部分にのみシリコンを堆積し、その上部のコンタクトホール内を金属で充填する方法(例えば特許文献3)は、抵抗値の低減効果が大きいが、製造方法が複雑となる問題がある。
また、メモリセル領域以外の周辺回路領域においては、すべて金属のみで形成したコンタクトプラグを配置して、抵抗値の増加を抑制することが一般的に行われている。このため、メモリセル領域と周辺回路領域で構造の異なるコンタクトプラグを形成する必要があり、製造方法がさらに複雑になるという問題があった。
【課題を解決するための手段】
【0005】
上記の課題を解決するために本願発明は、半導体基板上にセル領域と該セル領域に隣接する周辺回路領域とを有する半導体装置の製造方法であって、前記セル領域にセルトランジスタを形成し、前記周辺回路領域に周辺回路用トランジスタを形成する工程と、記セルトランジスタおよび前記周辺回路用トランジスタ上を覆う層間膜を形成する工程と、前記層間膜に前記セルトランジスタのソース/ドレイン領域に達するセルコンタクトホールを形成する工程と、前記セルコンタクトホールの底部側に前記ソース/ドレイン領域に接触するシリコン膜からなる下部導電プラグを形成する工程と、前記層間膜に前記周辺回路用トランジスタのソース/ドレイン領域に達する周辺コンタクトホールを形成する工程と、前記セルコンタクトホール内の前記下部導電プラグ上および前記周辺コンタクトホール内に同時に金属膜を充填して、前記セルコンタクトホール内に前記シリコン膜と前記金属膜からなる積層構造のセルコンタクトプラグを形成すると共に、前記周辺コンタクトホール内に前記金属膜からなる周辺コンタクプラグを同時に形成する工程とを、備えたことを特徴とする。
【発明の効果】
【0006】
本発明によれば、半導体基板上にセル領域とそれに隣接させて周辺回路領域を設けた構造において、各領域毎にトランジスタと層間膜とコンタクトプラグを形成する際、各領域の層間膜に形成したコンタクトホールにシリコン膜からなる下部導電プラグと金属膜とを形成して各領域毎のコンタクトプラグを形成する際、セル領域のコンタクトホール内のシリコン膜上に金属膜を形成する工程と周辺回路領域のコンタクトホール内に金属膜を形成する工程を同時に行うことで、コンタクト抵抗の低減化を図りつつ、工程の簡略化をなし得る効果を奏する。
【図面の簡単な説明】
【0007】
【図1A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図1Aは半導体基板の周辺回路領域とセル領域に対し素子分離領域と活性領域を形成した状態を示す部分断面図。
【図1B】図1Bは図1Aの上面図。
【図2A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図2Aは半導体基板の周辺回路領域とセル領域に対し周辺ゲート電極とセルゲート電極を形成した状態を示す部分断面図。
【図2B】図2Bは図2Aの上面図。
【図3A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図3Aは半導体基板の周辺回路領域とセル領域に対し各ゲート電極にゲートサイドウォール絶縁膜を形成した状態を示す部分断面図。
【図3B】図3Bは図3Aの上面図。
【図4A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図4Aは半導体基板の周辺回路領域とセル領域に対し各ゲート電極を覆う第1層間膜を形成し、セル領域にセルコンタクトマスク開口部を形成した状態を示す部分断面図。
【図4B】図4Bは図4Aの上面図。
【図5A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図5Aは半導体基板のセル領域に対し第1層間膜にセルコンタクト開口部を形成した状態を示す部分断面図。
【図5B】図5Bは図5Aの上面図。
【図6】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、半導体基板の周辺回路領域に対しコンタクト第1導電膜を形成し、セル領域に対しセルコンタクト開口部を埋め込むようにコンタクト第1導電膜を形成した状態を示す部分断面図。
【図7A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図7Aは半導体基板のセル領域に対しセルコンタクト用の下部導電プラグを形成した状態を示す部分断面図。
【図7B】図7Bは図7Aの上面図。
【図8A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図8Aは半導体基板の周辺回路領域とセル領域に対しコンタクトマスクを形成し周辺回路領域に対しコンタクトマスク開口部を形成した状態を示す部分断面図。
【図8B】図8Bは図8Aの上面図。
【図9A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図9Aは半導体基板の周辺回路領域に対しコンタクト開口部を形成しセル領域についてコンタクトマスクを除去した状態を示す部分断面図。
【図9B】図9Bは図9Aの上面図。
【図10】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、半導体基板の周辺回路領域とセル領域に対しコンタクト第2導電膜を形成した状態を示す部分断面図。
【図11A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図11Aは半導体基板の周辺回路領域に対しコンタクトプラグを形成しセル領域について上部導電プラグを形成した状態を示す部分断面図。
【図11B】図11Bは図11Aの上面図。
【図12A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図12Aは半導体基板の周辺回路領域とセル領域に対し第2層間膜と第2コンタクトプラグを形成した状態を示す部分断面図。
【図12B】図12Bは図12Aの上面図。
【図13A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図13Aは半導体基板の周辺回路領域とセル領域の第2層間膜上にそれぞれ配線を形成した状態を示す部分断面図。
【図13B】図13Bは図13Aの上面図。
【図14A】本発明に係る第1実施形態の半導体装置の製造方法を説明するためのもので、図14Aは半導体基板の周辺回路領域に対しコンタクトプラグ及び配線を形成し、セル領域に対しキャパシタを形成して半導体装置を完成させた状態を示す部分断面図。
【図14B】図14Bは図14Aの上面図。
【図15A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図15Aは半導体基板の周辺回路領域とセル領域に対し各ゲート電極形成後、それらを覆う第1層間膜を形成し、周辺回路領域にセルコンタクトマスクを形成しセル領域にセルコンタクトマスク開口部を形成した状態を示す部分断面図。
【図15B】図15Bは図15Aに示すセル領域における別方位の部分断面図。
【図15C】図15Cは図15Aの上面図。
【図16A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図16Aは半導体基板のセルコンタクト領域にセルコンタクト開口部を形成した状態を示す部分断面図。
【図16B】図16Bは図16Aに示すセル領域における別方位の部分断面図。
【図16C】図16Cは図16Aの上面図。
【図17A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図17Aは半導体基板の周辺回路領域とセルコンタクト領域にコンタクト第1導電膜を形成した状態を示す部分断面図。
【図17B】図17Bは同状態のセル領域における別方位の部分断面図。
【図18A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図18Aは半導体基板のセルコンタクト領域に下部導電プラグを形成した状態を示す部分断面図。
【図18B】図18Bは図18Aに示すセル領域における別方位の部分断面図。
【図18C】図18Cは図18Aの上面図。
【図19A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図19Aは半導体基板の周辺回路領域にコンタクトマスク開口部を形成しセル領域にコンタクトマスクを形成した状態を示す部分断面図。
【図19B】図19Bは図19Aのセル領域における別方位の部分断面図。
【図19C】図19Cは図19Aの上面図。
【図20A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図20Aは半導体基板の周辺回路領域にコンタクト開口部を形成しセル領域のコンタクトマスクを部分除去した状態を示す部分断面図。
【図20B】図20Bは図20Aに示すセル領域における別方位の部分断面図。
【図20C】図20Cは図20Aの上面図。
【図21A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図21Aは半導体基板の周辺回路領域とセル領域にコンタクト第2導電膜を形成した状態を示す部分断面図。
【図21B】図21Bは図21Aに示すセル領域における別方位の部分断面図。
【図22A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図22Aは半導体基板の周辺回路領域に対し周辺プラグを形成し、セル領域について上部導電プラグを形成した状態を示す部分断面図。
【図22B】図22Bは図22Aのセル領域における別方位の部分断面図。
【図22C】図22Cは図22Aの上面図。
【図23A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図23Aは半導体基板の周辺回路領域とセル領域に対し第2層間膜と第2コンタクトプラグを形成した状態を示す部分断面図。
【図23B】図23Bは図23Aのセル領域における別方位の部分断面図。
【図23C】図23Cは図23Aの上面図。
【図24A】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、図24Aは半導体基板の周辺回路領域とセル領域の第2層間膜上にそれぞれ配線を形成した状態を示す部分断面図。
【図24B】図24Bは図24Aのセル領域における別方位の部分断面図。
【図24C】図24Cは図24Aの上面図。
【図25】本発明に係る第2実施形態の半導体装置の製造方法を説明するためのもので、半導体基板の周辺回路領域に対しコンタクトプラグ及び配線を形成し、セル領域に対し上部側にキャパシタを形成して半導体装置を完成させた状態を示す部分断面図。
【図26A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図26Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対し素子分離領域と活性領域を形成した状態を示す部分断面図。
【図26B】図26Bは図26Aの上面図。
【図27A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図27Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対し周辺ゲート電極とセル周辺ゲート電極とセルゲート電極を形成し各電極にサイドウォールを形成した状態を示す部分断面図。
【図27B】図27Bは図27Aの上面図。
【図28A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図28Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対し各ゲート電極を覆う第1層間膜を形成し、セル領域にセルコンタクト開口部を形成した状態を示す部分断面図。
【図28B】図28Bは図28Aに示すセル領域における別方位の部分断面図。
【図28C】図28Cは図28Aの上面図。
【図29A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図29Aは半導体基板のセル領域に対しセルコンタクト用の下部導電プラグを形成した状態を示す部分断面図。
【図29B】図29Bは図29Aのセル領域における別方位の部分断面図である。
【図29C】図29Cは図29Aの上面図。
【図30A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図30Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対しコンタクトマスクを形成しセル周辺回路領域に対しコンタクトマスク開口部を形成した状態を示す部分断面図。
【図30B】図30Bは図30Aのセル領域における別方位の部分断面図。
【図30C】図30Cは図30Aの上面図。
【図31A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図31Aは半導体基板のセル周辺回路領域に対しセル周辺コンタクト開口部を形成した状態を示す部分断面図。
【図31B】図31Bは図31Aのセル周辺領域とセル領域における別方位の部分断面図。
【図31C】図31Cは図31Aの上面図。
【図32A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図32Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対しコンタクトマスクを形成し周辺回路領域に周辺コンタクトマスク開口部を形成した状態を示す部分断面図。
【図32B】図32Bは周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図32C】図32Cは図32Aの上面図。
【図33A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図33Aは半導体基板の周辺回路領域に対し拡散層周辺コンタクト開口部を形成した状態を示す部分断面図。
【図33B】図33Bは周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図33C】図33Cは図33Aの上面図。
【図34A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図34Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対しコンタクト開口部を形成した状態を示す部分断面図。
【図34B】図34Bは図34Aの周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図34C】図34Cは図34Aの上面図。
【図35A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図35Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域に対しプラグを形成し平坦化した状態を示す部分断面図。
【図35B】図35Bは図35Aの周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図35C】図35Cは図35Aの上面図。
【図36A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図36Aは半導体基板の周辺回路領域とセル領域に第2層間膜とコンタクトプラグを形成した状態を示す部分断面図。
【図36B】図36Bは図36Aに示す周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図36C】図36Cは図36に示す上面図。
【図37A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図37Aは半導体基板の周辺回路領域とセル周辺回路領域とセル領域のコンタクトプラグ上にそれぞれ配線を形成した状態を示す部分断面図。
【図37B】図37Bは図37Aに示す周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図37C】図37Cは図37Aの上面図。
【図38A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図38Aは半導体基板の周辺回路領域とセル領域に第3層間膜を形成した状態を示す部分断面図。
【図38B】図38Bは図38Aに示す周辺回路領域とセル周辺領域とセル領域における別方位の部分断面図。
【図38C】図38Cは図38Aの上面図。
【図39A】本発明に係る第3実施形態の半導体装置の製造方法を説明するためのもので、図39Aは半導体基板の周辺回路領域とセル周辺回路領域に対しコンタクトプラグ及び配線を形成し、セル領域に対しキャパシタを形成して半導体装置を完成させた状態を示す部分断面図。
【図39B】図39Bは図39Aの上面図。
【図40】本発明に係る第4実施形態の半導体装置の製造方法を説明するためのもので、図40は半導体基板の周辺回路領域とセル周辺回路領域に対し第1層間膜を形成し、セル領域に対しセルコンタクト開口部を形成した状態を示す部分断面図。
【図41】本発明に係る第4実施形態の半導体装置の製造方法を説明するためのもので、図41は半導体基板の周辺回路領域とセル周辺回路領域に対し第1層間膜を形成し、セル領域に対し下部導電プラグを形成した状態を示す部分断面図。
【発明を実施するための形態】
【0008】
以下に本発明に係る半導体装置の製造方法の第1実施形態について説明する。
図1〜図14は本発明に係る半導体装置の製造方法を実施する場合の各工程の一例を順次示すもので、図1〜図14を基に以下に説明する製造方法を実施することにより、図14に示す断面構造のDRAM素子としての半導体(記憶)装置10を製造することを本実施形態の特徴とする。
本実施形態に係る製造方法を説明する前に、本発明の製造方法において製造対照とするDRAM素子などの半導体装置の一例構造について、図14を参照しながら以下に説明する。本実施形態において対照とするDRAM素子上には複数のメモリセル領域が配置されており、各メモリセル領域内には、選択用MOSトランジスタおよびキャパシタを備えたメモリセルを所定の規則によって配列したメモリセルアレイが構成されている。また、各メモリセル領域に隣接するように周辺回路領域が配置されている。周辺回路領域にはセンスアンプ回路、デコーダ回路、DRAM素子外部への入出力回路等を含むメモリセルアレイ以外の回路ブロックが配置されている。
【0009】
「第1実施形態」
図14Aは、上述のDRAMセルのメモリセル領域と周辺回路領域を備えた半導体装置の一実施形態を示す縦断面図である。本実施形態の半導体装置10は、DRAMセルのメモリセル領域12と周辺回路領域14とを同一の半導体基板20上に備えて構成されている。図14Aの右側にメモリセル領域12、左側に周辺回路領域14の断面を示す。
まず、メモリセル領域12について説明する。
半導体基板20は、例えばp型シリコン基板により形成されている。素子分離膜22は、半導体基板20のトランジスタ形成領域をそれ以外の部分から区画して絶縁分離するために設けられ、例えばシリコン酸化膜(SiO2)からなる。
【0010】
図14Aに示すメモリセル領域12において素子分離膜22、22により区画されている活性領域K12の中央側と両端側にn型不純物のドープされた拡散層領域が配置され、それぞれソース領域またはドレイン領域となる拡散層領域26、28が形成されている。各領域の間の半導体基板20上にゲート絶縁膜30が形成され、それらの上にゲート導電膜32が形成されており、これらによりセルトランジスタ24が形成されている。このセルトランジスタ24は、DRAMセルにおいて選択用トランジスタとなる。
【0011】
セルトランジスタ24において、ゲート絶縁膜30は、半導体基板20表面に熱酸化法により酸化シリコン膜として形成されている。なお、ゲート絶縁膜30の材料は、これに限定されず、シリコン酸窒化膜(SiON)や、窒化ハフニウムアルミネート膜(HfAlON)等の高誘電体膜(High−K膜)などを用いても良い。
ゲート導電膜32は、リンを含有した多結晶シリコン膜と金属膜との多層膜により形成されており、多結晶シリコン膜は、CVD法での成膜時にリンなどの不純物を含有させて形成するドープド多結晶シリコン膜を適用することができる。金属膜は、タングステン(W)膜、窒化タングステン(WN)膜やタングステンシリサイド等の高融点金属膜を適用することができるので、ゲート導電膜32の一例として、リンを含有した多結晶シリコン膜と窒化タングステン膜とタングステン膜の積層構造とすることができる。
ゲート導電膜32の上にシリコン窒化膜(Si3N4)などからなるゲート保護膜34が形成され、ゲート導電膜32とゲート保護膜34によりセルゲート電極31が形成されるとともに、ゲート導電膜32とゲート保護膜34の側壁側にシリコン窒化膜の絶縁膜によるサイドウォール絶縁膜34aが形成されている。
なお、メモリセル領域12において、素子分離膜22の上にもゲート導電膜32とゲート保護膜34が積層されているが、素子分離膜22の上に形成されているのは、ゲート導電膜32とゲート保護膜34とからなるダミーゲート電極31Bとされている。
【0012】
メモリセル領域12において半導体基板20及び絶縁膜34の上には、第1層間膜33と第2層間膜35と第3層間膜36が形成されている。これらの第1層間膜33と第2層間膜35と第3層間膜36は、例えば酸化シリコンにより形成されている。前記第1層間膜33には、拡散層領域26、28に個々に接続するように、各々第1コンタクトホール38が貫通して設けられ、各第1コンタクトホール38の内部に下部導電プラグ39Aと上部導電プラグ39Bとからなるセルコンタクトプラグ39が形成されている。
拡散層領域26の上に接続されているセルコンタクトプラグ39の上方であって、第2層間膜35に形成されているコンタクトホール部分に第2コンタクトプラグ40が形成され、その上に第2層間膜35に覆われるようにビット配線などの第1配線42が形成されている。また、拡散層領域28、28の上に接続されているセルコンタクトプラグ39は、第2層間膜35と第3層間膜36に形成されたコンタクトホールに形成されている接続プラグ41により第3層間膜36の表面位置まで延出形成されている。前記ビット配線などの第1配線42は、タングステンなどの金属膜からなる。
【0013】
メモリセル領域12において第3層間膜36の上に後述するキャパシタを接続するための第2配線43が前記第1配線42に接続するように形成され、第3層間膜36上と第2配線43を覆うように酸化シリコン等からなる第4層間膜54が形成されている。第4層間膜54において、各第2配線43の上方にそれぞれキャパシタ用深孔シリンダ56が形成されている。
キャパシタ用深孔シリンダ56の内底面と内周面には、窒化チタンからなるコップ型のキャパシタ下部電極58が設けられ、下部電極58の表面に例えば酸化ジルコニウム(ZrO2)あるいは酸化アルミニウム(Al2O3)からなる容量絶縁膜60及び窒化チタンなどの金属膜からなる上部電極62が形成されることにより、データを蓄積する容量記憶部となるキャパシタ64が形成されている。
【0014】
キャパシタ下部電極58は、その下に配設される第2配線43を介して接続プラグ41に接続され、さらにセルコンタクトプラグ39を介してセルトランジスタ24の拡散層領域28に電気的に接続されている。
また、キャパシタ64の上側には第5層間膜65が設けられるとともに、この第5層間膜65上に上部配線66が形成され、これらの上部配線66はセル領域12の図示略の領域においてキャパシタ64の上部電極62と接続されている。
【0015】
次に、周辺回路領域14の構造について以下に説明する。
半導体基板20に形成されている素子分離膜22は、半導体基板20の周辺回路領域14においてトランジスタ形成領域とその他の領域を区画し、トランジスタ形成領域を絶縁分離している。
素子分離膜22により区画されている活性領域K14の両端側にn型不純物のドープされた拡散層領域が配置され、それぞれソース領域あるいはドレイン領域となる拡散層領域26A、28Aが形成されている。拡散層領域26A、28Aの間の領域の半導体基板20上にゲート絶縁膜30Aが形成され、その上にゲート導電膜32Aとゲート保護膜34Aが形成されており、これらにより積層構造の周辺ゲート電極31Aが構成され、周辺回路領域14のトランジスタ24Aが形成されている。
【0016】
この周辺回路領域14のトランジスタ24Aにおいて、ゲート絶縁膜30Aは、メモリセル領域12に形成されているゲート絶縁膜30と同等材料から形成され、ゲート導電膜32Aはメモリセル領域12に形成されているゲート導電膜32と同等材料から形成され、ゲート保護膜34Aはメモリセル領域12に形成されているゲート保護膜34と同等材料から構成されている。
周辺回路領域14のゲート電極32Aとゲート保護膜34Aの側壁側にシリコン窒化膜などの絶縁膜によるサイドウォール絶縁膜34bが形成されている。前記サイドウォール絶縁膜34bはメモリセル領域12のサイドウォール絶縁膜34aと同等材料からなる。
【0017】
周辺回路領域14において半導体基板20及び絶縁膜34Aの上には、第1層間膜33と第2層間膜35と第3層間膜36が形成されている。これらの第1層間膜33と第2層間膜35と第3層間膜36は、メモリセル領域12において形成されているものと同等の膜である。また、前記第1層間膜33には、周辺回路領域14の拡散層領域26A、28Aに個々に接続するように、各々第1コンタクトホール68が設けられ、各第1コンタクトホール68の内部に導通プラグ70が形成されている。これらの導通プラグ70を構成する材料は先のメモリセル領域12において設けられている上部導電プラグ39Bの材料と同等材料からなる。
周辺回路領域14において拡散層領域26Aの上に接続されている導通プラグ70の上方、及び、拡散層領域28A、28Aの上に接続されている導通プラグ70の上方であって、第2層間膜35に形成されているコンタクトホール部分に第2コンタクトプラグ40Aが形成され、その上に第2層間膜35に覆われるように第1配線42Aが形成されている。第2コンタクトプラグ40Aの構成材料は先のメモリセル領域12に形成された第2コンタクトプラグ40と同等材料からなり、第1配線42Aは先のメモリセル領域12に形成された第1配線42と同等材料からなる。
【0018】
また、第1配線42Aの上方の第2層間膜35と第4層間膜54と第5層間膜65を貫通するように形成されたコンタクトホールの内部に上部配線コンタクトプラグ71が形成され、
拡散層領域28A、28Aの上に接続されている導通プラグ70は、第2層間膜35と第3層間膜36に形成されたコンタクトホールに形成されている第2コンタクトプラグ40Aと第1配線42Aと接続プラグ71により第5層間膜65の表面位置まで延出形成され、第5層間膜65の上に形成されている上部配線72に接続されている。
【0019】
次に、図1〜図14を参照しつつ本実施形態に係る半導体装置10の製造方法について説明する。
図1Aは製造目的とする半導体装置10の周辺回路領域14における部分断面を示し、図1Bは同半導体装置10の平面図を示すが、図1Aの左側部分は図1BにおけるC−C’線に沿う周辺回路領域14の部分断面図、図1Aの右側部分は図1BにおけるA−A’線に沿うメモリセル領域12の断面図である。
以降の各図において、各図Aの左側部分は各図Bにおける周辺回路領域14のC−C’線に沿う断面図、各図Aの右側部分は各図BにおけるA−A’線に沿うメモリセル領域12の断面図の関係としてそれぞれ並列表記する。また、図1Bあるいは各図Bにおいて説明の簡易化のために、X方向を左右方向、Y方向を上下方向と定義する。また、メモリセル領域12においてゲート電極を延在させた方向がY方向に対応し、各図BのC−C’線が延在する方向はX方向と平行にされている。
【0020】
図1に示すように、p型半導体基板20に素子分離膜22を埋設形成して素子分離領域を形成する。素子分離膜22により区画されて半導体基板20に活性領域が形成される。素子分離膜として一般的にはシリコン酸化膜(SiO2)を用いることができる。本実施形態ではメモリセル領域12に配置された個々の活性領域K12は、X方向と所定の角度で交差する第1の方向に延在する長円形状とされ、X方向とY方向に所定のピッチで複数並列して配置され、周辺回路領域14に配置された活性領域K14は平面視矩形状に形成されている。なお、図1Bに示した活性領域K12、K14の形状や配列は一例であって、適宜変形することができる。
【0021】
次に、図2A、Bに示す如く活性領域K12上、K14上にシリコン酸化膜のゲート酸化膜30、30Aを熱酸化法により形成する。なお、ゲート酸化膜30、30Aの構成材料と製造方法は、これに限らず、シリコン酸窒化膜(SiON)や窒化ハフニウムアルミネート膜(HfAlON)等の高誘電体膜(High-K膜)を用いて成膜法により形成しても良い。
次に、ゲート絶縁膜30、30A上にゲート導電膜を積層形成する。これらの材料は、リンを含有した多結晶シリコン膜、窒化タングステン膜(WN)、タングステン膜(W)を順次堆積した積層膜を用いることができる。次いで、ゲート導電膜の上に、ゲート保護膜を形成する。ゲート保護膜の材料は、シリコン窒化膜(Si3N4)を用いることができる。
【0022】
次いで、フォトリソグラフィー技術、ドライエッチング技術を用いて、レジストマスクを形成し、このレジストマスクを用いて、ゲート保護膜とゲート導電膜を順次エッチングして、メモリセル領域12においてはゲート保護膜34とゲート導電膜32から成るセルゲート電極31を形成し、周辺回路領域14においてはゲート保護膜34Aとゲート導電膜32Aから成る周辺ゲート電極31Aを形成する。この後、レジストマスクを除去する。
即ち、図2Bに示す如く周辺回路領域14の活性領域K14には、それをY方向に横断するように周辺ゲート電極31Aが形成される。この実施形態では図示した活性領域K14に対しX方向に並列して2本の周辺ゲート電極31Aが形成されている。周辺回路領域14の素子分離膜22上に配置されたゲート電極31Aは配線層(周辺ゲート配線)として利用される。
本実施形態においてメモリセル領域12では、活性領域K12をY方向に横断してセルゲート電極31が形成される。セルゲート電極31は、個々の活性領域K12内に2つ、X方向に並列して配置される。セルゲート電極31はDRAM素子のワード線として機能する。また、X方向に隣接する活性領域間(素子分離膜22上)には、ゲート電極によってセルダミー電極31Bが形成されている。セルダミー電極31Bはセルゲート電極31と同じ構造を有しており、ゲート電極31のパターン配置を連続的にすることで微細化を容易にする。
【0023】
次に、周辺回路領域14の周辺ゲート電極31Aで覆われていない活性領域K14内に、N型の不純物を導入して、周辺LDD拡散層75を形成する。不純物導入はイオン注入で行い、不純物はリン、エネルギーは10KeV,ドーズ量2×1013atoms/cm2の条件を例示できる。
メモリセル領域12のセルゲート電極31で覆われていない活性領域内に、N型の不純物を導入して、セル拡散層76を形成する。不純物導入はイオン注入で行い、不純物はリン、エネルギーは10KeV,ドーズ量1.5×1013atoms/cm2の条件を例示できる。周辺LDD拡散層75とセル拡散層76は、同じイオン注入条件で同時に形成してもよい。
【0024】
次に、ゲート電極31、31A、31B、31Cの側面、上面を覆ってゲートサイドウォール膜を形成する。材料は、シリコン窒化膜を用いることができる。ゲートサイドウォール膜をエッチバックして、ゲート電極31、31A、31B、31Cの側壁として残存させ、ゲートサイドウォール絶縁膜34aを図3に示す如く形成する。
【0025】
次に、周辺回路領域14の周辺ゲート電極31Aとゲートサイドウォール絶縁膜34aで覆われていない活性領域内K14にN型の不純物を導入して、周辺SD拡散層77を形成する。不純物導入はイオン注入で行い、不純物は砒素、エネルギーは50KeV,ドーズ量2×1015atoms/cm2の条件を例示できる。
図3Aに示す周辺回路領域14の活性領域K14には、周辺ゲート電極31Aをゲートとし、周辺SD拡散層77および周辺LDD(Lightly−Doped−Drain:低濃度不純物)拡散層75をソース/ドレインとするMOSトランジスタ(周辺トランジスタ)80が形成される。周辺回路領域14ではY方向に延在する2本の周辺ゲート電極31Aが形成されており、2本の周辺ゲート電極31Aの間に形成される拡散層をソース周辺SD(ソース・ドレイン)拡散層77a、2本の周辺ゲート電極31Aの左右両側の拡散層をドレイン周辺SD拡散層77bと、便宜上、記載する。活性領域K14には、ソース周辺SD拡散層77aを共有する、2つの周辺トランジスタ80が形成されている。
【0026】
メモリセル領域12の活性領域K12には、セルゲート電極
31をゲートとし、セル拡散層76をソース/ドレインとするMOSトランジスタ(セルトランジスタ)81が形成される。個々の活性領域K12にはY方向に延在する2本のセルゲート電極31が形成されており、2本のセルゲート電極31の間の拡散層をソースセル拡散層76a、2本のセルゲート電極の左右両側の拡散層をドレインセル拡散層76bと、便宜上、記載する。活性領域K12には、ソースセル拡散層76aを共有する、2つのセルトランジスタ81が形成される。
【0027】
次に、図4に示す如く周辺回路領域14とメモリセル領域12に第1層間膜33を形成する。第1層間膜33の構成材料は、シリコン酸化膜を用いることができる。
次いで、フォトリソグラフィー技術を用いて、メモリセル領域12にセルコンタクトプラグを形成するため開口部が開口されたフォトレジストマスクを形成する。このマスクを、セルコンタクトマスク85と呼称し、開口部分をセルコンタクトマスク開口部85aと呼称する。
セルコンタクトマスク開口部85aはホールパターン形状を持ち、個々の活性領域K12の中央に位置するソースセル拡散層76a上、および個々の活性領域K12の端に位置するドレインセル拡散層76b上に、それぞれ設ける。周辺回路領域14はセルコンタクトマスク85で覆った状態とする。
【0028】
セルコンタクトマスク85をマスクにして、図5に示す如くセルコンタクトマスク開口部85aの下方に位置する第1層間膜33をエッチングして、セル拡散層を露出するコンタクト開口部を形成する。この第1層間膜33に形成された開口部をセルコンタクト開口部86と呼称する。エッチングにおいては、シリコン窒化膜に対するエッチングの速度が遅い条件を用いて行い、セルゲート電極に対して自己整合的にセルコンタクト開口部86を形成することができる。
【0029】
次に、セルコンタクトマスク85を除去し、図6に示す如くセルコンタクト開口部86を埋め込むように、コンタクト第1導電膜88を形成する。コンタクト第1導電膜85の形成材料には、リンを含有した多結晶シリコン膜を用い、CVD法により形成することができる。
次いで図7に示す如くメモリセル領域12のコンタクト第1導電膜88をエッチバックして、セルコンタクト開口部86内にコンタクト第1導電膜88を部分的に残存させて下部導電プラグ39Aを形成する。エッチバックは、下部導電プラグ39Aの上面の位置が、セルコンタクト開口部86の高さの途中の位置になるように行う。本実施形態では、ゲート導電膜32の上面の位置と概略同じ高さになるように形成した。形成された下部導電プラグ39Aの部分を、セルプラグ下部領域と呼称できる。また、この処理によって周辺回路領域14ではコンタクト第1導電膜88は除去されて第1層間膜33が残る。
【0030】
次に、図8に示す如く周辺回路領域14とメモリセル領域12を覆うように周辺コンタクトマスク90を形成し、周辺回路領域14の周辺コンタクトマスク90にフォトリソグラフィ技術を用いて周辺コンタクトマスク開口部90aを形成する。これらの周辺コンタクトマスク開口部90aの形成位置は、周辺回路領域14においてソース周辺SD拡散層77aとドレイン周辺SD拡散層77bに対応する位置とする。
図9に示す如く周辺コンタクトマスク90をマスクにして、周辺コンタクトマスク開口部90aの下方に位置する第1層間膜33をエッチングして、ソース周辺SD拡散層77a、ドレイン周辺SD拡散層77b、周辺ゲート配線(ゲート電極31C)に達する周辺コンタクト開口部33aを形成する。この後、周辺コンタクトマスク90を除去する。
【0031】
図10に示す如く周辺回路領域14の周辺コンタクト開口部33a、およびメモリセル領域12の下部導電プラグ39Aの上のセルコンタクト開口部86内を埋め込むように、コンタクト第2導電膜91を形成する。コンタクト第2導電膜91は金属膜であり、接触層としてのチタン膜(Ti)、バリア層としての窒化チタン膜(TiN)、コア層としてのタングステン膜(W)を順次堆積して形成した積層構造とする。積層膜の構成材料はこれらに限定されず、接触層としてコバルト(Co)、バリア層として窒化タングステン(WN)や、窒化タンタル(TaN)、コア層としてルテニウム(Ru)や、白金(Pt)などを用いることもできる。
【0032】
次にCMP法を用いて、図11に示す如くコンタクト第2導電膜91を研磨除去して、周辺コンタクト開口部33内、セルコンタクト開口部86内にコンタクト第2導電膜を埋め込んで、導電膜プラグを形成する。
セルコンタクト開口部86では、下部導電プラグ39A上に金属からなるコンタクト第2導電膜が堆積して上部導電プラグ39Bが形成され、1つのセルコンタクトプラグ39が形成される。コンタクト第2導電膜から成るセルコンタクトプラグ39の上層部分を、セルプラグ上部領域(上部導電プラグ39B)と呼ぶことができる。本実施形態では、1つのセルコンタクトプラグ39は、金属からなるセルプラグ上部領域(上部導電プラグ39B)と、多結晶シリコンからなるセルプラグ下部領域の積層体(下部導電プラグ39A)で構成される。個々の活性領域K12の中央部分に位置するソースセル拡散層76aと接続するプラグをソースセルプラグ95、活性領域の端部に位置するドレインセル拡散層76bと接続するプラグをドレインセルプラグ96と呼ぶことができる。
【0033】
周辺回路領域14の周辺コンタクト開口部33aには、コンタクト第2導電膜91から成るコンタクトプラグが形成され、これらのコンタクトプラグを周辺コンタクトプラグと呼称できる。周辺ゲート配線と接続する周辺コンタクトプラグをゲート周辺プラグ97、活性領域の中央部分に位置するソース周辺SD拡散層77aと接続する周辺コンタクトプラグをソース周辺プラグ98、活性領域の端部に位置するドレイン周辺SD拡散層77bと接続する周辺コンタクトプラグをドレイン周辺プラグ99と呼称できる。
【0034】
コンタクト第2導電膜91を材料として形成される周辺コンタクトプラグ(ゲート周辺プラグ97、ソース周辺プラグ98、ドレイン周辺プラグ99)は、接触層のチタン膜が半導体基板材料のシリコンと金属シリサイド層(本実施形態ではチタンシリサイド層)を形成して低い接触抵抗を持ち、さらにコア部分は低抵抗材料である金属膜で構成することにより、コア部分自体が低抵抗化されるという効果を有する。ここで、周辺コンタクトプラグのような金属材料のみから成るコンタクトプラグをメタルプラグと呼ぶことができる。メタルプラグは、低いコンタクト抵抗を形成し易いという特徴を持つ一方、半導体基板との界面に金属シリサイド層を形成する際に応力が発生して半導体基板に結晶欠陥を誘起させてしまい、接合リークのばらつきや増大と言う問題を引き起こし易い。
一方、金属の代わりに多結晶シリコンをコンタクトホール内に充填して形成したポリシリコンプラグは、コンタクト界面での応力発生が軽減され、接合リークのばらつきや増大は抑制されるが、多結晶シリコン膜自体の抵抗値が大きいのでコンタクト抵抗がメタルプラグに比べて増加する。
【0035】
DRAM素子のメモリセルのように、データを電荷の有無を用いて保持するためには、記憶ノードに接続するコンタクトプラグと半導体基板との間のPN接合では、小さい接合リークが求められる。一方で、メモリセルの縮小化に伴い、コンタクトプラグ径が縮小され、コンタクト抵抗は増大する傾向にあるが、デバイスの書き込み時間、読み出し時間のスペックを満たすためには、メモリセル領域に配置するコンタクトプラグの抵抗は、所定の抵抗値以下になるように抑制する必要がある。そのため、コンタクト抵抗の低減化が必要となっている。
【0036】
本実施形態では、セルコンタクトプラグ39が、半導体基板上に接触する多結晶シリコンから形成されたセルプラグ下部領域(下部導電プラグ39A)と、その上方に金属膜を充填して形成されたセルプラグ上部領域(上部導電プラグ39B)の2層から成る構造をとる。半導体基板と接触する部分にのみ、接合リークの低減に効果がある多結晶シリコンを用い、その上に金属膜を堆積することで、セルコンタクトプラグ39の全体の抵抗を低減することができる。セルプラグ下部領域(下部導電プラグ39A)とセルプラグ上部領域(上部導電プラグ39B)の接触面においても金属シリサイド層が形成されるため、抵抗値の低減効果が得られる。
なお、半導体基板20およびセルプラグ下部領域39Aとコンタクト第2導電膜(金属膜)91の接触層の間で形成される金属シリサイド膜は、金属膜の接触層をCVD法を用いて堆積する場合には、堆積時に加わる熱によって自然と形成される。また、スパッタリング法を用いて接触層を形成した後に、ランプアニール装置等を用いた急速熱処理(RTA)法によって、600〜650℃程度の熱処理(アニール処理)を行い、金属シリサイド層を形成してもよい。
【0037】
一方、周辺回路領域14においては、コンタクトプラグのシリサイド化に起因した接合リーク電流の増加は問題にはならず、周辺回路領域14に配置したMOSトランジスタの駆動能力を向上させる要求から、低抵抗のコンタクトプラグを用いることが重要である。このため、メタルプラグの単層構造の適用が好ましい。
本実施形態では、セルコンタクトプラグ39の下層部分(セルプラグ下部領域)を多結晶シリコンを用いて形成した後に、セルコンタクトプラグ39の上層部分(セルプラグ上部領域:上部導電プラグ39B)と周辺コンタクトプラグ(ゲート周辺プラグ97、ソース周辺プラグ98、ドレイン周辺プラグ99)を金属膜を用いて同時に形成する。これにより、製造工程の増加を抑制して、メモリセル領域12には多結晶シリコンと金属膜の積層体からなるセルコンタクトプラグ39を形成し、周辺回路領域14には金属膜からなる周辺コンタクトプラグ(ゲート周辺プラグ97、ソース周辺プラグ98、ドレイン周辺プラグ99)を形成することができる。
【0038】
次に、図12に示す如く第2層間膜35をシリコン酸化膜等で形成し、第2層間膜35を貫いて、メモリセル領域12のソースセルプラグ95、および周辺回路領域14の周辺コンタクトプラグ(ゲート周辺プラグ97、ソース周辺プラグ98、ドレイン周辺プラグ99)とそれぞれ接続する第2コンタクトプラグ40を形成する。第2コンタクトプラグ40の材料としては、窒化チタン等のバリア層上にタングステン膜を堆積したものなどを例示できる。
【0039】
次に、図13に示す如く第2コンタクトプラグ40に接続する第1配線42、42Aをタングステン等の金属膜で形成する。
メモリセル領域12の第2コンタクトプラグ40に接続する第1配線42は、X方向に蛇行しながら延在するようにパターニングされ、DRAM素子のビット線として機能する。周辺回路領域14に配置された第1配線42Aは局所配線層として機能する。
【0040】
次に、図13に示す第1配線42、42Aを覆う第3層間膜36をシリコン酸化膜等で形成する。
メモリセル領域12において、第3層間膜35と第2層間膜36を貫いて、ドレインセルプラグと接続する第3コンタクトプラグ41を形成する。第3コンタクトプラグ41の材料としては窒化チタン等のバリア層上にタングステン膜を堆積したものを例示できる。メモリセル領域12において、第3コンタクトプラグと接続する第2配線43をタングステン膜等で形成する。第2配線43は、キャパシタを接続するためのパッド層として機能する。
【0041】
次に、第2配線43を覆う第4層間膜54をシリコン酸化膜等で形成する。メモリセル領域12において、第4層間膜54を貫いて、第2配線43に達するキャパシタホールを形成する。
キャパシタホールの内壁を覆い、底部で第2配線43と接続するキャパシタ下部電極58を窒化チタン膜等で形成する。
次に、キャパシタ絶縁膜60を形成する。キャパシタ絶縁膜60としては、酸化ジルコニウム(ZrO2)や酸化アルミニウム(Al2O3)等の高誘電体膜を例示できる。
次に、キャパシタ上部電極62を窒化チタン膜等で形成する。キャパシタ上部電極62は、メモリセル領域12のキャパシタ上を覆うようにパターニングされる。
次に、第5層間膜65を酸化シリコン膜等で形成する。
【0042】
周辺回路領域14において、第5層間膜65、第4層間膜54を貫いて、第1配線42A上を開口する上部配線コンタクトホール54aを形成する。
上部配線コンタクトホール54内にタングステン等の導電膜を埋め込んで、上部配線コンタクトプラグ71を形成する。上部配線コンタクトプラグ71は周辺コンタクトプラグ70の真上に形成する必要は無く、第1配線42Aを利用して、周辺コンタクトプラグ70から離れた位置に形成してもよい。
【0043】
次いで、上部配線コンタクトプラグ71と接続する上部配線66をアルミニウム(Al)、銅(Cu)等の金属膜で形成する。
以上の工程により、図14Aに示す構造の本実施形態の半導体装置10が完成する。尚、この後、必要に応じて、さらに上層の配線層や表面の保護膜等を形成しても良い。
【0044】
先に説明した第1実施形態において、メモリセル領域12のセルコンタクト開口部86の形成では、個々のセルコンタクトプラグに対応した位置に開口を有するホールパターンを用いてセルコンタクトプラグ39を形成した。
しかしながら、ホールパターンのフォトリソグラフィーを用いた形成は、露光時のコントラストがとれないため、半導体装置の縮小化と共にますます困難となってきている。ホールパターンに比べると、帯状のラインアンドスペースパターンでは、コントラストが大きいため露光解像の余裕度を大きくすることができる。
そこで、以下の第2実施形態では、メモリセル領域12のセルコンタクトマスクとして、ラインアンドスペースパターンを用い、自己整合法でセルコンタクトプラグを形成する方法について説明する。
【0045】
「第2実施形態」
図15〜図24は本発明に係る第2実施形態の半導体装置の製造方法を実施する場合の各工程の一例を順次示すもので、図15〜図24を基に以下に説明する製造方法を実施することにより、図25に示す断面構造のDRAM素子としての半導体(記憶)装置100を製造することを本実施形態の特徴とする。
本実施形態において製造する半導体(記憶)装置100について、基本構造は、先の第1実施形態の半導体装置10と一部を除き同等であるので、図25の構造について詳細な説明は略し、その製造方法について以下に説明する。
【0046】
図15Aは製造目的とする半導体装置100の周辺回路領域114とメモリセル領域112における部分断面を示し、図15Bは同半導体装置100の他の部分断面を示し、図15Cは同半導体装置100の平面図を示すが、図15Aの左側部分は図15CにおけるC−C’線に沿う周辺回路領域114の部分断面図、図15Aの右側部分は図15CにおけるA−A’線に沿うメモリセル領域112の断面図であり、図15Bは図15CにおけるD−D’線に沿うメモリセル領域112の断面図である。
以降の各図において、各図Aの左側部分は各図Cにおける周辺回路領域114のC−C’線に沿う断面図、各図Aの右側部分は各図CにおけるA−A’線に沿うメモリセル領域112の断面図、各図Bの部分は各図CにおけるD−D’線に沿うメモリセル領域112の断面図の関係としてそれぞれ並列表記する。また、各図Cにおいて説明の簡易化のために、X方向を左右方向、Y方向を上下方向と定義する。また、メモリセル領域112においてゲート電極を延在させた方向がY方向に対応し、各図CのC−C’線が延在する方向はX方向と平行にされている。
【0047】
第2実施形態の製造方法において、図15に示す如く第1層間膜33を形成するまでの工程は先の第1実施形態の方法と同等である。
本実施形態において第1層間膜33の上に形成するセルコンタクトマスク185に形成されているセルコンタクトマスク開口部185aは、図15Cのメモリセル領域112に示すように、メモリセル領域112の活性領域が延在する方向と同じ方向に延在する帯状(長方形状)とされている。コンタクトマスク開口部185aは、その延在方向に存在する複数のソースセル拡散層76a、複数のドレインセル拡散層76bを一つのセルコンタクトマスク開口部185a内に含むように形成されている。
この帯状のセルコンタクトマスク開口部185aはメモリセル領域112の活性領域と同じピッチでY方向に配列するように形成され、ラインアンドスペースパターンの配置となる。このようにセルコンタクトマスク開口部185aを帯状に形成することで、フォトレジスト膜の露光に際しての余裕度が向上する。即ち、帯状のラインアンドスペースパターンでは、コントラストが大きいため露光解像の余裕度を大きくすることができるので、半導体装置が縮小化しても先の第1実施形態のホールパターンよりも露光精度を上げることができ正確な露光ができる。
【0048】
次に、第1実施形態の図5に示した工程と同様に、セルコンタクトマスク185を用いて、第1層間膜33をエッチングして、図16に示す如くセルコンタクト開口部186を形成する。ここで行うエッチングは、第1層間膜33を構成するシリコン窒化膜に対するエッチングの速度が遅い条件を用いて行い、セルゲート電極31、31間において、セルコンタクトマスク開口部186の下方に位置する領域の第1層間膜33を選択的に除去することができる。この際、先に説明した如くホールパターンよりも高精度で露光が可能な帯状のラインアンドスペースパターンで露光して得たセルコンタクトマスク開口部185aを基にするとともに、図16Aに示す如くセルゲート電極31の両側に形成されているサイドウォール絶縁膜34a、34aに区画されている領域を選択的に除去するので、自己整合法によりセルコンタクト開口部186を形成したことになるので、縮小化されている半導体装置100においてもセルコンタクト開口部186を確実かつ正確に形成することができる。次いで、セルコンタクトマスク185を除去する。
【0049】
次に、第1実施形態の図6に示した工程と同様に図17に示す如くコンタクト第1導電膜188を形成し、セルコンタクトマスクを除去する。
第1実施形態の図7に示した工程と同様に、コンタクト第1導電膜188をエッチバックして、セルコンタクト開口部186内に、その上面の高さが、ゲート電極31を構成するゲート保護膜34上面よりも低い位置になるようにコンタクト第1導電膜188を除去する。コンタクト第1導電膜188は、図18に示すように、X方向がセルゲート電極31のゲートサイドウォール絶縁膜34aで挟まれ、Y方向がセルコンタクト開口部186の開口幅によって規定された第1層間膜33の側壁で挟まれた領域内に埋め込まれるように残存する。これにより、セルプラグ下部領域(下部導電プラグ139A)が形成される。セルプラグ下部領域(下部導電プラグ139A)の底面はソースセル拡散層76a、またはドレインセル拡散層76bに接続されている。本第2実施形態では、セルプラグ下部領域(下部導電プラグ139A)の高さは、ゲート導電膜34の上面の位置程度になるように形成する。
【0050】
第1実施形態の図8に示した工程と同様に、フォトリソグラフィー技術を用いて、図19に示す如く周辺回路領域114に周辺コンタクトを形成する部分が開口されたレジストマスクを形成する。このレジストマスクを、周辺コンタクトマスク190と呼び、開口部分を周辺コンタクトマスク開口部190aと呼ぶ。周辺コンタクトマスク開口部190aは、周辺SD拡散層上、周辺ゲート配線上に形成する。メモリセル領域112は、周辺コンタクトマスク190で覆われる。
【0051】
第1実施形態の図9に示した工程と同様に、周辺コンタクトマスク190をマスクにして、周辺コンタクトマスク開口部190aで開口された第1層間膜33をエッチングして、周辺SD拡散層上、周辺ゲート配線上を露出させる周辺コンタクト開口部33aを形成する。次いで周辺コンタクトマスク190を図20に示す如く除去する。
第1実施形態の図10に示した工程と同様に、周辺コンタクト開口部33a、およびセルプラグ下部領域(下部導電プラグ139A)の上方のセルコンタクト開口部186を埋め込むように、図21に示す如くコンタクト第2導電膜191を形成する。コンタクト第2導電膜191は、チタン膜、窒化チタン膜、タングステン膜を順次成長して形成する。
【0052】
次に、CMP法を用いて、コンタクト第2導電膜191と第1層間膜33の研磨を行い、図22に示す如くゲート保護膜34の上面が露出した時点でCMPを停止する。これにより、ゲート保護膜34の上面、コンタクト第2導電膜191の上面、第1層間膜33の上面は、概略で同一の高さに平坦化される。
メモリセル領域112では、コンタクト第2導電膜191は、X方向はセルゲート電極の側壁を構成するゲートサイドウォール絶縁膜34aで挟まれ、Y方向が第1層間膜33の側壁で挟まれた領域内に埋め込まれて、セルプラグ上部領域(上部導電プラグ139B)が形成される。セルプラグ上部領域は、セルプラグ下部領域上に積み重なるように形成される。本実施形態のセルコンタクトプラグ139は、多結晶シリコンからなるセルプラグ下部領域(下部導電プラグ139A)と金属膜からなるセルプラグ上部領域(上部導電プラグ139B)の2層の領域によって積層構造に構成される。
【0053】
本工程を経て、セルコンタクト開口部が各セル拡散層(ソース/ドレインセル拡散層)領域毎に分離され、それぞれのセル拡散層上に互いにゲート電極で分離されて形成されたセルコンタクトプラグ139が配置される。
活性領域の中央部分のソースセル拡散層76aと接続するセルコンタクトプラグ139をソースセルプラグ195、活性領域の左右部分のドレインセル拡散層76bと接続するプラグをドレインセルプラグ196とも呼ぶ。上面から見ると、これらのセルプラグ上部領域は、平行四辺形状を有する(図22C参照)。
周辺コンタクト開口部33aには、コンタクト第2導電膜191から成る周辺コンタクトプラグが形成される。周辺ゲート配線と接続するプラグをゲート周辺コンタクトプラグ197、ソース周辺SD拡散層77aと接続されるプラグをソース周辺プラグ198、ドレイン周辺SD拡散層77bと接続されるプラグをドレイン周辺プラグ199と呼称する。
【0054】
第1実施形態の図12に示した工程と同様に、第2層間膜35を形成する。
第1実施形態の図12に示した工程と同様の方法で、第2コンタクトプラグ40を形成する。メモリセル領域112では、第2コンタクトプラグ40を形成する際のコンタクトホール開口では、シリコン窒化膜に対するエッチング速度が遅い条件を用いて行う。これにより、ゲート保護膜34、ゲートサイドウォール絶縁膜34aをエッチングのストッパー膜として用いてコンタクトホールの形成を精度良く行うことができる。
【0055】
第1実施形態の図13に示した工程と同様に、図24に示す如く第1配線42、42Aを形成する。第1実施形態の図14に示した工程と同様に、第3層間膜36を形成する。
ドレインセルプラグ上と接続する第3コンタクトプラグ41を図25に示すように形成する。第3コンタクトプラグ41を形成する際のコンタクトホール開口では、シリコン窒化膜に対するエッチング速度が遅い条件を用いて行う。これにより、ゲート保護膜34、ゲートサイドウォール絶縁膜34aをエッチングのストッパー膜として用いてコンタクトホールの形成を精度良く行うことができる。
この後は、第1実施形態において図14を基に説明した工程と同様の工程を経て第2実施形態の半導体装置100が完成する。
【0056】
以上説明した第2実施形態では、メモリセル領域112に配置するセルコンタクトプラグ139を帯形状(ライン形状)の開口を有するマスクを用いた自己整合法により形成した。これにより、微細化に対応したセルコンタクトプラグ139を精度良く容易に形成することが可能となる。
このような帯形状の開口を有するマスクを用いた自己整合法でセルコンタクトプラグ139を形成する場合においても、本発明を適用して、製造工程の増加を抑制しつつ、低い抵抗値を有するセルコンタクトプラグ139を形成できる。
【0057】
「第3実施形態」
図26〜図39は本発明に係る半導体装置の製造方法の第3実施形態を実施する場合の各工程の一例を順次示すもので、図26〜図39を基に以下に説明する製造方法を実施することにより、図39Aに示す断面構造のDRAM素子としての半導体(記憶)装置200を製造することを本実施形態の特徴とする。
本実施形態において製造する半導体(記憶)装置200について、基本構造は、先の第1実施形態の半導体装置10あるいは第2実施形態の半導体装置100と一部を除き同等であるので、図39の構造について共通部分の説明は略し、異なる部分の構造とその製造方法を主体として以下に説明する。
【0058】
図26Aは製造目的とする半導体装置200を製造するための半導体基板20の周辺回路領域214とセル周辺回路領域213とメモリセル領域212における部分断面を示し、図26Bは同半導体基板20の平面図を示すが、図26Aの左側部分は図26BにおけるC−C’線に沿う周辺回路領域214の部分断面図、図26Aの中央側部分は図26BにおけるB−B’線に沿うセル周辺回路領域213の断面図であり、図26Aの右側部分は図26CにおけるA−A’線に沿うメモリセル領域212の断面図である。
以降の各図において、各図Aの左側部分は各図Bにおける周辺回路領域214のC−C’線に沿う断面図、各図Aの中央側部分は各図BにおけるB−B’線に沿うメモリセル周辺回路領域の断面図、各図Aの右側部分は各図BにおけるA−A’線に沿うメモリセル領域の断面図の関係としてそれぞれ並列表記する。また、各図Bにおいて説明の簡易化のために、X方向を左右方向、Y方向を上下方向と定義する。また、メモリセル領域212においてゲート電極を延在させた方向がY方向に対応し、各図BのC−C’線、B−B’線が延在する方向はX方向と平行にされている。
【0059】
セル周辺回路領域213は、周辺回路領域214の一部であり、特に周辺回路領域214内においてセル領域212と直接に隣接する側に配置される。セル周辺回路領域213には、メモリセル領域212に形成されるメモリセルから引き出されたビット線が接続されるセンスアンプ回路、ワード線が接続されるデコーダ回路などの回路素子が配置される。これらの回路素子はメモリセルの配列に合わせて高密度に配置する必要から、それ以外の周辺回路領域214の回路素子に比べて微細な設計ルールを適用して形成されている。
【0060】
第3実施形態の製造方法において、先の第1実施形態、第2実施形態と同様に図26に示す如くメモリセル領域212と周辺回路領域214を規定し、これらに活性領域K12、K14を規定することに加え、セル周辺回路領域213に対して素子分離膜22を形成し、活性領域K13を規定する。
第1実施形態において図2で示した工程と同様の工程を施して、周辺回路領域214、セル周辺回路領域213、メモリセル領域212に、ゲート電極31、31A、31B、31Cを形成する。また、本実施形態では、図27Aに示す如くセル周辺領域213に対しこれらのゲート電極31、31A、31B、31Cを形成する際に用いる工程を利用し、上層側のゲート保護膜234と下層側のゲート導電膜232とからなるセル周辺ゲート電極231A、2312B、231Cを形成する。
前記セル周辺ゲート電極231Aは、セル周辺回路領域213において素子分離膜22の内側の活性領域K13に形成されてMOSトランジスタとされる領域に形成された電極であり、本実施形態では図27Bに示す如くY方向に延在され、活性領域K13をY方向に横断するように形成され、活性領域K13内にX方向に並列して2本配置されている。セル周辺ゲート電極231Bは、図27Aのセル周辺回路領域213において右側の素子分離膜22の上に形成されてセル周辺配線とされる電極である。セル周辺ゲート電極231Cは、図27Aのセル周辺回路領域213において左側の素子分離膜22の上に形成されてセル周辺ゲート配線とされる電極である。これらはいずれも本実施形態では素子分離膜22に沿ってY方向に延在されている。
【0061】
次に、先の第1実施形態において図2で示した工程と同様に、図27に示す如く周辺回路領域214に周辺LDD拡散層75、メモリセル領域212にセル拡散層76を形成し、セル周辺領域213にセル周辺LDD拡散層275を形成する。周辺LDD拡散層75とセル周辺LDD拡散層275は同じイオン注入条件で同時に形成してもよい。
次に、先の第1実施形態において図3で示した工程と同様に、図27に示す如くゲートサイドウォール絶縁膜34aを形成し、周辺回路領域214に周辺SD拡散層77、セル周辺領域213にセル周辺SD拡散層277を形成する。周辺SD拡散層77とセル周辺SD拡散層277は同じイオン注入条件で同時に形成してもよい。
【0062】
次に、先の第1実施形態において図4で示した工程と同様に、第1層間膜33を図28に示す如く形成する。次いで、先の第2実施形態において図15〜16を基に説明した工程と同様に、メモリセル領域212に、帯状パターンのセルコンタクトマスク185、およびセルコンタクト開口部186を形成する。
次に、ドライエッチング後にセルコンタクトマスク185を除去する。次いで、先の第2実施形態において図18〜19を基に説明した工程と同様に、コンタクト第1導電膜を形成した後、エッチバックして、図29に示す如くセルコンタクト開口部186内に、セルプラグ下部領域(下部導電プラグ239A)を形成する。
【0063】
フォトリソグラフィー技術を用いて、セル周辺領域213にセル周辺コンタクトプラグを形成するため開口部を有するフォトレジストマスクを図30に示す如く形成する。このフォトレジストマスクを、セル周辺コンタクトマスク285と呼び、開口部分をセル周辺コンタクトマスク開口部285aと呼ぶ。セル周辺コンタクトマスク開口部285aは、セル周辺領域213の活性領域K13をX方向に横断する長方形状の開口部(図30C参照)を持つ。この長方形状の開口部を持つセル周辺コンタクトマスク開口部285aは、セル周辺ゲート電極231A、231A、231B、231C間に挟まれて形成された3つのセル周辺SD拡散層277の領域を、一つの開口部内に含むように形成される。セル周辺コンタクトマスク開口部285aは、Y方向には、活性領域K13の端部と概略重なるように配置される。セル周辺ゲート電極231C、231A、231A、231Bは、X方向に加工限界まで高密度に配置されている。このため、セル周辺コンタクトマスク開口部285aにホールパターンを用いると、フォトリソグラフィー技術によるマスク形成時に、隣接するセル周辺コンタクトプラグ間が繋がってしてしまうという問題が生じやすい。
本第3実施形態では、最初に各コンタクトホール同士を繋げた1つのパターンとしてセル周辺コンタクトマスク開口部285aを形成した後に、各コンタクトプラグを分離する方法を採用する。これにより後に形成するコンタクトプラグ間の短絡を回避できる。
【0064】
先の第2実施形態において図16を基に説明した工程と同様の方法で、セル周辺コンタクトマスク285をマスクにして第1層間膜33をエッチングして、図31に示す如くセル周辺コンタクト開口部286を形成する。前記セル周辺コンタクトマスク開口部285aは、X方向に延在する長方形のパターンとなる。セル周辺コンタクトマスク開口部285aでは、その領域内に含まれる、3つのセル周辺SD拡散層277が露出する。
次に、セル周辺コンタクトマスク285を除去する。更に、第2実施形態において図19を基に説明した工程と同様に、図32に示す如く周辺回路領域214に周辺コンタクトマスク開口部190aを有する周辺コンタクトマスク190を形成する。セル周辺回路領域213とメモリセル領域212は周辺コンタクトマスク190により覆われる。
次いで、先の第2実施形態において図20で示した工程と同様に、図33に示す如く周辺コンタクト開口部33aをドライエッチングで形成する。
【0065】
次いで周辺コンタクトマスク190を除去する。図34Aに示す如くメモリセル領域212には、帯状で下方にセルプラグ下部領域(下部導電プラグ239A)が埋設されたセルコンタクト開口部291が形成され、セル周辺回路領域213には長方形状に開口されたセル周辺コンタクト開口部292が形成され、周辺回路領域214にはホール状の周辺コンタクト開口部293が形成されている。
【0066】
次に、先の第2実施形態において図21、22を基に説明した工程と同様に、コンタクト第2導電膜を成長した後、CMP法を用いてコンタクト第2導電膜と第1層間膜の研磨を行い、図35に示す如く周辺回路領域214とセル周辺回路領域と213とメモリセル領域212のそれぞれに形成されているゲート保護膜34、34A、234の上面を露出させる。
セル周辺回路領域213では、セル周辺コンタクト開口部292の領域に、4本のセル周辺ゲート電極231C、231A、231A、231Bが作る3つのゲート電極間にコンタクト第2導電膜が埋め込まれて、X方向に並んで3つのセル周辺回路領域用コンタクトプラグ294が形成される。セル周辺回路領域用コンタクトプラグ294は、底面でセル周辺SD拡散層277と接続される。
セル周辺回路領域213においては、ゲート絶縁膜30Bを挟んでその両側にセル周辺SD拡散層277が配置され、ゲート絶縁膜30B上に積層構造のゲート電極が形成されてセル周辺回路領域用トランジスタ24Bが構成されている。
【0067】
メモリセル領域212では、コンタクト第2導電膜は、X方向はセルゲート電極31の側壁34aで挟まれ、Y方向が第1層間膜33の側壁で挟まれた領域内に埋め込まれて、セルプラグ上部領域(上部導電プラグ139B)が形成される。セルプラグ上部領域(上部導電プラグ139B)は、セルプラグ下部領域(下部導電プラグ139A)上に積み重なるように形成される。セルコンタクトプラグ139は、多結晶シリコンからなるセルプラグ下部領域(下部導電プラグ139A)と金属膜からなるセルプラグ上部領域(上部導電プラグ139B)の2層の領域によって構成される。
本工程を経て、セルコンタクト開口部が各セル拡散層(ソース/ドレインセル拡散層)領域毎に分離され、それぞれのセル拡散層上に互いにゲート電極で分離されて形成されたセル周辺回路領域用コンタクトプラグである、ソースセルプラグ195とドレインセルプラグ196、196が配置される。
【0068】
先の第2実施形態において図23を基に説明した工程と同様に、図36に示す如く第2層間膜35、第2コンタクトプラグ40を形成する。
セル周辺回路領域213では、Y方向に沿った活性領域K13の中央部に位置するセル周辺コンタクトプラグ139に接続するように第2コンタクトプラグ40が配置される。
先の第2実施形態と同様に第1配線42、42A、42Bを形成する。なお、図37に示す如くセル周辺回路領域213では、第2コンタクトプラグ40の上部に接続した第1配線42BをY方向に延在させて形成した局所配線42Cが形成される。
【0069】
次に、図38に示す如く第3層間膜36を形成し、第3コンタクトプラグ241を形成する。セル周辺回路領域213では、活性領域K13のY方向に沿った両端に位置するセル周辺コンタクトプラグに接続するように第3コンタクトプラグ241が配置される。
第3コンタクトプラグ241上に、第2配線243を形成する。これらの第2配線243上には、先に第1実施形態の説明において図14を基に説明したキャパシタ64が作成される。
ドレインセルプラグ294上の第2配線243上には図39に示すキャパシタ下部電極58が接続され、周辺回路領域214のドレイン周辺コンタクトプラグ199上の第2配線243上には上部配線コンタクトプラグ71が接続される。
【0070】
セル周辺回路領域213のゲート電極231A、231B、231Cは、X方向に沿って設計ルールに基づいた加工限界まで高密度に配置されている。このため、セル周辺回路領域213の各コンタクトプラグ294も、X方向に沿って高密度に配置される。このような高密度で配置されたセル周辺領域213のコンタクトプラグ294上のそれぞれに対応して、同一層でコンタクトプラグを設けるのは、隣接するコンタクトホール同士がパターニング時のマスク用フォトリソグラフィ膜の変形等により短絡する可能性が高く、形成困難である。そのため、セル周辺回路領域213に設けるコンタクトプラグ294に接続するコンタクトプラグは、第2コンタクトプラグ40と第3コンタクトプラグ241、241の2種類に分けて配置した。これにより、第2コンタクトプラグ40と第3コンタクトプラグ241、241用のコンタクトホールを2回に分けて別々に形成することになるので、マスク用のフォトリソグラフィ膜の変形が防止され、隣接するコンタクトプラグ間での短絡を回避することができる。
【0071】
図38に示す構造から、先に第1実施形態において図14を基に説明した工程と同様の工程、あるいは、第2実施形態において図25を基に説明した工程と同様の工程を経てメモリセル領域212においてはキャパシタ64などを形成し、周辺回路領域214においては上部配線コンタクトプラグ71などを形成し、更にセル周辺回路領域213において上部配線コンタクトプラグ271、上部配線272を形成することで、本実施形態の半導体装置200が完成する。
なお、セル周辺回路領域213に形成する上部配線コンタクトプラグ271、上部配線272などは、周辺回路領域214に形成する上部配線コンタクトプラグ71、上部配線72と同等の工程で製造することができるので、詳しい説明は省略する。
【0072】
本第3実施形態では、メモリセル領域212に配置するセルコンタクトプラグを第2実施形態で用いた帯形状(ライン形状)の開口部186を有するマスク185を用いた自己整合法により形成した。また、セル周辺回路領域213に配置するコンタクトプラグを長方形状の開口部286を有するマスク285を用いた自己整合法により形成した。
これらにより、微細化に対応したセルコンタクトプラグおよびセル周辺コンタクトプラグを容易に形成することが可能となる。このような帯形状や長方形状のコンタクト開口部186、286を有するマスク185、285を用いた自己整合法でセルコンタクトプラグ139とセル周辺領域213のプラグ294を形成する場合においても、本実施形態を適用して、製造工程の増加を抑制しつつ、低い抵抗値を有するコンタクトプラグを形成できる。
【0073】
「第4実施形態」
本第4実施形態では、セルプラグ下部領域を選択エピタキシャル成長法で生成した単結晶のシリコン膜で形成する方法について図40と図41を利用して以下に説明する。
図40は、先に説明した第3実施形態の図28に示す工程の後、セルコンタクトマスク185を除去した段階の図である。断面の位置は、図28Aで示した位置と同じ位置を示している。
【0074】
選択エピタキシャルシリコン膜成長により、セルコンタクト開口部186の底部に露出した半導体基板(セル拡散層76a、76b)20上に、不純物としてリンを含有したシリコン膜からなる下部導電プラグ300を形成する。このシリコン膜からなる下部導電プラグ300の膜厚は、ゲート導電膜と同程度になるように形成する。
選択エピタキシャル成長法は原料ガスとしてジクロロシラン(SiH2Cl2)、塩化水素(HCl)、及び水素(H2)を用い、不純物ドーピングガスとしてホスフィン(PH3)を例示できる。
【0075】
この工程の後、先の第3実施形態の図30に示す工程以降と同様の工程を経ることで半導体装置を得ることができる。
本第4実施形態の方法を用いることにより、多結晶シリコン膜のエッチバックを削除でき、製造コストを削減できる。また、半導体基板20との界面に自然酸化膜の形成を抑制でき、コンタクト抵抗を更に低減できるという効果も得られる。
【0076】
以上説明した各実施形態は、本発明の主旨を逸脱しない範囲で変形が可能である。
例えば、MOSトランジスタはプレーナ型の代わりにゲート電極の一部が溝内に埋設された溝ゲート型(トレンチゲート型)としてもよい。
また、DRAM以外のメモリセル領域を有する半導体装置、抵抗変化メモリ(RRAM)や相変化メモリ(PRAM)等について、本発明を適用することが可能である。
【符号の説明】
【0077】
10、100、200半導体(記憶)装置、12、112,212…メモリセル領域、14、114,214…周辺回路領域、K12、K…13、K14…活性領域、20…半導体基板、22…素子分離膜、24、24A…トランジスタ、26、26A、28、28A…拡散層領域、30、30A…ゲート絶縁膜、31…セルゲート電極、31A…周辺ゲート電極、31B…セルダミー電極、31C…周辺ゲート配線、32…ゲート導電膜、32A…周辺ゲート導電膜、33…第1層間膜、33a…周辺コンタクト開口部、34…ゲート保護膜、34A…周辺ゲート保護膜、34a…サイドウォール絶縁膜、35…第2層間膜、36…第3層間膜、38…第1コンタクトホール、39…セルコンタクトプラグ、39A…下部導電プラグ、39B…上部導電プラグ、40、40A…第2コンタクトプラグ、41…接続プラグ、42、42A…第1配線、43…第2配線、54…第4層間膜、58…下部電極、62…上部電極、64…キャパシタ、65…第5層間膜、66…上部配線、70…導通プラグ、71…上部配線コンタクトプラグ、72…上部配線、75…周辺LDD拡散層、77…周辺SD拡散層、80…MOSトランジスタ(周辺トランジスタ)、81…MOSトランジスタ(セルトランジスタ)、85a…セルコンタクトマスク開口部、185…セルコンタクトマスク、185a…セルコンタクトマスク開口部、190…周辺コンタクトマスク、190a…周辺コンタクトマスク開口部、191…第2導電膜、213…セル周辺回路領域、231A、231B、231C…セル周辺ゲート電極、234…ゲート保護膜、241…第3コンタクトプラグ、275…セル周辺LDD拡散層、277…セル周辺SD拡散層、285…セル周辺コンタクトマスク、285a…セル周辺コンタクトマスク開口部、291…セルコンタクト開口部、292…セル周辺コンタクト開口部、293…周辺コンタクト開口部、294…コンタクトプラグ、300…下部導電プラグ。
【特許請求の範囲】
【請求項1】
半導体基板上にセル領域と該セル領域に隣接する周辺回路領域とを有する半導体装置の製造方法であって、
前記セル領域にセルトランジスタを形成し、前記周辺回路領域に周辺回路用トランジスタを形成する工程と、
前記セルトランジスタおよび前記周辺回路用トランジスタ上を覆う層間膜を形成する工程と、
前記層間膜に前記セルトランジスタのソース/ドレイン領域に達するセルコンタクトホールを形成する工程と、
前記セルコンタクトホールの底部側に前記ソース/ドレイン領域に接触するシリコン膜からなる下部導電プラグを形成する工程と、
前記層間膜に前記周辺回路用トランジスタのソース/ドレイン領域に達する周辺コンタクトホールを形成する工程と、
前記セルコンタクトホール内の前記下部導電プラグ上および前記周辺コンタクトホール内に同時に金属膜を充填して、前記セルコンタクトホール内に前記シリコン膜と前記金属膜からなる積層構造のセルコンタクトプラグを形成すると共に、前記周辺コンタクトホール内に前記金属膜からなる周辺コンタクプラグを同時に形成する工程とを、備えたことを特徴とする半導体装置の製造方法。
【請求項2】
前記下部導電プラグを形成する工程において、
前記セルコンタクトホールを埋めるように前記シリコン膜を形成する工程と、
エッチバックにより前記コンタクトホールの底部側に前記シリコン膜を残す工程とを、有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記セルコンタクトプラグと前記周辺コンタクトプラグを同時に形成する工程において、
前記セルコンタクトホール内および前記周辺コンタクトホール内を埋めるように前記金属膜を形成する工程と、
前記セルコンタクトホールおよび前記周辺コンタクトホールの外部に堆積されている前記金属膜を除去する工程とを、
有することを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記セルトランジスタを形成する工程において、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート導電膜とゲート保護膜を順次堆積した積層構造のセルゲート電極を所定の間隔をあけて平行に複数形成する工程と、
前記セルゲート電極の側面にゲートサイドウォール絶縁膜を形成する工程とを有し、
前記セルコンタクトホールを形成する工程において、
隣接する前記ゲートサイドウォール絶縁膜間の位置に開口を有するフォトレジスト膜を前記層間膜上に形成する工程と、
前記フォトレジスト膜をマスクとしてエッチングを行い前記層間膜の一部を自己整合的に除去する工程とを有することを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
【請求項5】
前記フォトレジスト膜の開口を、隣接する前記ゲートサイドウォール絶縁膜間の位置に、それぞれ独立したホール形状の開口パターンとして形成することを特徴とする請求項4に記載の半導体装置の製造方法。
【請求項6】
前記フォトレジスト膜の開口を、前記セルゲート電極と交差する帯状の開口パターンとして形成することを特徴とする請求項4に記載の半導体装置の製造方法。
【請求項7】
前記シリコン膜がリンを含有した多結晶シリコン膜であり、前記多結晶シリコン膜をCVD法を用いて形成することを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
【請求項8】
前記シリコン膜が単結晶シリコン膜であり、前記単結晶シリコン膜を選択エピタキシャル法を用いて形成することを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
【請求項9】
前記金属膜が、接触層とバリア層とコア層を順次堆積した少なくとも3層の積層構造を備え、前記接触層をチタンまたはコバルトを用いて形成することを特徴とする請求項1〜8のいずれか一項に記載の半導体装置の製造方法。
【請求項10】
前記半導体基板がシリコンからなり、前記周辺コンタクトホール内の前記接触層と前記半導体基板の接触する部分および、前記セルコンタクトホール内の前記シリコン膜と前記金属膜の接触する部分に金属シリサイド層を形成する工程を有することを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項11】
前記周辺コンタクプラグを前記周辺回路用トランジスタのソース/ドレイン領域の各々と接続するように複数形成し、
前記周辺コンタクプラグを形成する工程の後に、
前記周辺回路用トランジスタのソース/ドレイン領域の一方に接続するように前記周辺コンタクプラグと接続する第2コンタクトプラグを形成する工程と、
前記周辺回路用トランジスタのソース/ドレイン領域の他方に接続するように前記周辺コンタクプラグと接続する第3コンタクトプラグを形成する工程とを、有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項1】
半導体基板上にセル領域と該セル領域に隣接する周辺回路領域とを有する半導体装置の製造方法であって、
前記セル領域にセルトランジスタを形成し、前記周辺回路領域に周辺回路用トランジスタを形成する工程と、
前記セルトランジスタおよび前記周辺回路用トランジスタ上を覆う層間膜を形成する工程と、
前記層間膜に前記セルトランジスタのソース/ドレイン領域に達するセルコンタクトホールを形成する工程と、
前記セルコンタクトホールの底部側に前記ソース/ドレイン領域に接触するシリコン膜からなる下部導電プラグを形成する工程と、
前記層間膜に前記周辺回路用トランジスタのソース/ドレイン領域に達する周辺コンタクトホールを形成する工程と、
前記セルコンタクトホール内の前記下部導電プラグ上および前記周辺コンタクトホール内に同時に金属膜を充填して、前記セルコンタクトホール内に前記シリコン膜と前記金属膜からなる積層構造のセルコンタクトプラグを形成すると共に、前記周辺コンタクトホール内に前記金属膜からなる周辺コンタクプラグを同時に形成する工程とを、備えたことを特徴とする半導体装置の製造方法。
【請求項2】
前記下部導電プラグを形成する工程において、
前記セルコンタクトホールを埋めるように前記シリコン膜を形成する工程と、
エッチバックにより前記コンタクトホールの底部側に前記シリコン膜を残す工程とを、有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記セルコンタクトプラグと前記周辺コンタクトプラグを同時に形成する工程において、
前記セルコンタクトホール内および前記周辺コンタクトホール内を埋めるように前記金属膜を形成する工程と、
前記セルコンタクトホールおよび前記周辺コンタクトホールの外部に堆積されている前記金属膜を除去する工程とを、
有することを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記セルトランジスタを形成する工程において、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート導電膜とゲート保護膜を順次堆積した積層構造のセルゲート電極を所定の間隔をあけて平行に複数形成する工程と、
前記セルゲート電極の側面にゲートサイドウォール絶縁膜を形成する工程とを有し、
前記セルコンタクトホールを形成する工程において、
隣接する前記ゲートサイドウォール絶縁膜間の位置に開口を有するフォトレジスト膜を前記層間膜上に形成する工程と、
前記フォトレジスト膜をマスクとしてエッチングを行い前記層間膜の一部を自己整合的に除去する工程とを有することを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
【請求項5】
前記フォトレジスト膜の開口を、隣接する前記ゲートサイドウォール絶縁膜間の位置に、それぞれ独立したホール形状の開口パターンとして形成することを特徴とする請求項4に記載の半導体装置の製造方法。
【請求項6】
前記フォトレジスト膜の開口を、前記セルゲート電極と交差する帯状の開口パターンとして形成することを特徴とする請求項4に記載の半導体装置の製造方法。
【請求項7】
前記シリコン膜がリンを含有した多結晶シリコン膜であり、前記多結晶シリコン膜をCVD法を用いて形成することを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
【請求項8】
前記シリコン膜が単結晶シリコン膜であり、前記単結晶シリコン膜を選択エピタキシャル法を用いて形成することを特徴とする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
【請求項9】
前記金属膜が、接触層とバリア層とコア層を順次堆積した少なくとも3層の積層構造を備え、前記接触層をチタンまたはコバルトを用いて形成することを特徴とする請求項1〜8のいずれか一項に記載の半導体装置の製造方法。
【請求項10】
前記半導体基板がシリコンからなり、前記周辺コンタクトホール内の前記接触層と前記半導体基板の接触する部分および、前記セルコンタクトホール内の前記シリコン膜と前記金属膜の接触する部分に金属シリサイド層を形成する工程を有することを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項11】
前記周辺コンタクプラグを前記周辺回路用トランジスタのソース/ドレイン領域の各々と接続するように複数形成し、
前記周辺コンタクプラグを形成する工程の後に、
前記周辺回路用トランジスタのソース/ドレイン領域の一方に接続するように前記周辺コンタクプラグと接続する第2コンタクトプラグを形成する工程と、
前記周辺回路用トランジスタのソース/ドレイン領域の他方に接続するように前記周辺コンタクプラグと接続する第3コンタクトプラグを形成する工程とを、有することを特徴とする請求項1に記載の半導体装置の製造方法。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図16C】
【図17A】
【図17B】
【図18A】
【図18B】
【図18C】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図20C】
【図21A】
【図21B】
【図22A】
【図22B】
【図22C】
【図23A】
【図23B】
【図23C】
【図24A】
【図24B】
【図24C】
【図25】
【図26A】
【図26B】
【図27A】
【図27B】
【図28A】
【図28B】
【図28C】
【図29A】
【図29B】
【図29C】
【図30A】
【図30B】
【図30C】
【図31A】
【図31B】
【図31C】
【図32A】
【図32B】
【図32C】
【図33A】
【図33B】
【図33C】
【図34A】
【図34B】
【図34C】
【図35A】
【図35B】
【図35C】
【図36A】
【図36B】
【図36C】
【図37A】
【図37B】
【図37C】
【図38A】
【図38B】
【図38C】
【図39A】
【図39B】
【図40】
【図41】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14A】
【図14B】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図16C】
【図17A】
【図17B】
【図18A】
【図18B】
【図18C】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図20C】
【図21A】
【図21B】
【図22A】
【図22B】
【図22C】
【図23A】
【図23B】
【図23C】
【図24A】
【図24B】
【図24C】
【図25】
【図26A】
【図26B】
【図27A】
【図27B】
【図28A】
【図28B】
【図28C】
【図29A】
【図29B】
【図29C】
【図30A】
【図30B】
【図30C】
【図31A】
【図31B】
【図31C】
【図32A】
【図32B】
【図32C】
【図33A】
【図33B】
【図33C】
【図34A】
【図34B】
【図34C】
【図35A】
【図35B】
【図35C】
【図36A】
【図36B】
【図36C】
【図37A】
【図37B】
【図37C】
【図38A】
【図38B】
【図38C】
【図39A】
【図39B】
【図40】
【図41】
【公開番号】特開2012−89744(P2012−89744A)
【公開日】平成24年5月10日(2012.5.10)
【国際特許分類】
【出願番号】特願2010−236488(P2010−236488)
【出願日】平成22年10月21日(2010.10.21)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.RRAM
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成24年5月10日(2012.5.10)
【国際特許分類】
【出願日】平成22年10月21日(2010.10.21)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.RRAM
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]