【課題】非接触でデータの送受信が可能な半導体装置は、鉄道乗車カードや電子マネーカ
ードなどの一部では普及しているが、さらなる普及のためには、安価な半導体装置を提供
することが急務の課題であった。上記の実情を鑑み、単純な構造のメモリを含む半導体装
置を提供して、安価な半導体装置及びその作製方法の提供を課題とする。
【解決手段】有機化合物を含む層を有するメモリとし、メモリ素子部に設けるＴＦＴのソ
ース電極またはドレイン電極をエッチングにより加工し、メモリのビット線を構成する導
電層とする。 （もっと読む）

【課題】データ消失温度が高く、かつ生産性の高い不揮発性記憶装置およびその製造方法を提供することである。
【解決手段】実施形態に係る不揮発性記憶装置の製造方法は、第１の記憶部と、第１の記憶部が有するデータ消失温度よりも高いデータ消失温度を有する第２の記憶部と、を有する不揮発性記憶装置の製造方法であって、第２の記憶部のメモリセルを形成するための第２の積層体を形成する工程と、第１の記憶部が形成される領域に形成された第２の積層体を除去する工程と、第１の記憶部のメモリセルを形成するための第１の積層体を形成する工程と、第２の記憶部が形成される領域に形成された第１の積層体を除去する工程と、第１の記憶部が形成される領域に形成された第１の積層体と、第２の記憶部が形成される領域に形成された第２の積層体と、を同時に処理して、第１の積層体から第１の記憶部のメモリセルを形成するとともに、第２の積層体から第２の記憶部のメモリセルを形成する工程と、を備えている。 （もっと読む）

【課題】デバイス特性に優れた半導体装置およびその製造方法を提供する。
【解決手段】実施の一形態の半導体装置は、第１および第２の領域を有する機能膜と、前記基板の前記第１の領域に設けられ、第１の幅を有する第１の溝と、前記基板の前記第２の領域に設けられ、第１の幅よりも広い第２の幅を有する第２の溝と、前記第１の溝を埋めるように高分子材料を前駆体として形成された第１の絶縁膜と、前記第１の幅を上回る直径を有し、前記第２の溝を埋める微粒子と、前記第２の溝内で前記微粒子間および前記微粒子と前記第２の溝との間隙を埋める前記高分子材料とを前駆体として形成された第２の絶縁膜とを持つ。 （もっと読む）

【課題】隣接するビット線同士の短絡が抑制されており、かつ層間絶縁膜が平坦に研磨された半導体装置を提供する。
【解決手段】磁気抵抗素子ＭＲＤが複数配置されたメモリセル領域と、平面視においてメモリセル領域の周囲に配置された周辺回路領域とを備える。磁気抵抗素子ＭＲＤは、磁化固定層と磁化自由層とトンネル絶縁層とを含んでいる。磁気抵抗素子ＭＲＤの上方には、主表面に沿った方向に向けて延びる複数の第１の配線ＢＬを有している。上記周辺回路領域には、第１の配線ＢＬと同一レイヤにより構成される第２の配線ＢＬ２と平面視において重なるように、磁化自由層と同一材質の層、トンネル絶縁層と同一材質の層および磁化固定層と同一材質の層が積層された積層構造ＤＭＭが配置されている。積層構造ＤＭＭは、周辺回路領域にて平面視において隣接する１対の第２の配線ＢＬ２の両方と重ならない。 （もっと読む）

【課題】高速動作が可能な半導体記憶装置を提供する。
【解決手段】実施形態によれば、基板、配線層、メモリ層、回路層及び第１、第２コンタクト配線を含む半導体記憶装置が提供される。配線層は、基板に平行な第１方向に沿う第１配線と、第２配線と、を含む。メモリ層は基板と配線層との間に設けられる。メモリ層は、第１配線と接続されたメモリセルを含む第１メモリセルアレイ部と、第１メモリセルアレイ部と第１方向に沿って並置され第１配線と接続されたメモリセルを含む第２メモリセルアレイ部と、を含む。回路層はメモリ層と基板との間に設けられ、回路部を含む。第１コンタクト配線は、第１メモリセルアレイ部と第２メモリセルアレイ部との間で、回路部の一端と第１配線とを接続する。第２コンタクト配線は、第１メモリセルアレイ部の第１コンタクト配線とは反対の側で、回路部の他端と第２配線とを接続する。 （もっと読む）

【課題】不揮発性記憶素子間における初期ブレイクダウン電圧のばらつきを抑えて歩留りの低下を防止することができる不揮発性記憶装置の製造方法を提供する。
【解決手段】基板上に形成されたプラグの上方に、第１電極と、第１電極の上方に位置する第２電極と、第１電極と第２電極との間に介在した積層構造と、を形成する工程Ｂと、積層構造およびプラグの上方の、基板の主面に平行な面内に第２の配線を形成する工程Ｃと、を含み、工程Ｃは、第２の配線が積層構造の第２電極に電気的に直接接続されるように、第２の配線を形成する。 （もっと読む）

【課題】動作速度を向上させることが可能な記憶装置およびその動作方法を提供する。
【解決手段】一のワード線ＷＬｎ上に位置するメモリセル２０nn内の記憶素子２１に対してセット動作を行うと共に、このワード線ＷＬｎ上に位置するメモリセル２０n(n+1)内の記憶素子２１に対してリセット動作を行う際に、以下のように電圧の印加を行う。まず、ワード線ＷＬｎに対して所定のワード線電位Ｖwl_resetが印加されると共に、メモリセル２０nn内の記憶素子２１に対応する低電位側のビット線ＢＬ１ｎの電位が、メモリセル２０n(n+1)内の記憶素子２１に対応する低電位側のビット線ＢＬ２(n+1)の電位と比べて所定の電位差ΔＶの分だけ高くなるように設定される。同一のワード線ＷＬｎ上に位置する任意の（複数の）メモリセル２０nn，２０n(n+1)に対して、同時に（並行して）セット動作とリセット動作とを実行することができるようになる。 （もっと読む）

【課題】良好な絶縁耐圧性を有する記憶素子を提供する。
【解決手段】下部電極、記憶層および上部電極をこの順に有し、記憶層は、抵抗変化層とイオン源層とにより構成されている。イオン源層は可動イオンとなる元素を含み、上部電極および下部電極に電圧を印加すると、記憶層の抵抗値が変化して情報を記憶する。抵抗変化層はフッ化マグネシウムなどのフッ化物を含有する。または、下部電極がフッ素またはリンを含有する。これにより、抵抗変化層は電圧印加の影響を受けにくく、抵抗変化層の劣化に起因するメモリ特性の低下が抑制される。 （もっと読む）

【課題】高記録密度及び低消費電力の情報記録再生装置を提案する。
【解決手段】実施形態に係わる情報記録再生装置は、記録層１２と、記録層１２に電圧を印加して記録層１２に相変化を発生させて情報を記録する記録回路とを備える。記録層１２は、少なくとも１種類の陽イオン元素と少なくとも1種類の陰イオン元素を有する化合物から構成され、陽イオン元素の少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の平均最短距離は、0.32nm以下である。記録層１２は、(i) A_xM_yX₄ (0≦x≦2.2、1.8≦y≦3)、(ii) A_xM_yX₃ (0≦x≦1.1、0.9≦y≦3)及び(iii) A_xM_yX₄ (0≦x≦1.1、0.9≦y≦3)のうちから選択される材料を備える。 （もっと読む）

【課題】大きな順方向−逆方向電流比を有するスイッチングデバイスを提供する。
【解決手段】トランジスタは、ソースと、ドレインと、ゲート領域と、ソースバリヤと、ドレインバリヤとを含む。ゲート領域は、ゲートと、アイランドと、ゲート酸化物とを含み、ゲート酸化物は、ゲートとアイランドとの間に配置される。ゲートおよびアイランドは、互いに、同時活性的に結合される。ソースバリヤはゲート領域からソースを分離し、ドレインバリヤはゲート領域からドレインを分離する。 （もっと読む）