【課題】情報記憶層への損傷の発生、素子構造における膜剥がれの発生を回避することができ、しかも、製造工程を簡素化し得る不揮発性メモリ素子を提供する。
【解決手段】不揮発性メモリ素子群は、（Ａ）第１絶縁層２１、（Ｂ）第１の凹部２４、及び、第１の凹部２４と連通し、第１の凹部２４よりも幅の広い第２の凹部２５を有し、第１絶縁層２１上に設けられた第２絶縁層２２、（Ｃ）第１絶縁層２１内に設けられ、頂面が第１の凹部２４の底部に露出した複数の電極３１、（Ｄ）第１の凹部２４及び第２の凹部２５の側壁から底部に亙り形成された情報記憶層４０、並びに、（Ｅ）第２の凹部２５内の情報記憶層４０によって囲まれた空間を充填した導電材料層３２を備えている。 （もっと読む）

【課題】電極への悪影響（酸化等）が少ない絶縁膜の製造方法を提供する。
【解決手段】電極と接する絶縁膜を形成する方法であって、（i）反応室内に電極となる基板を配置し、少なくとも不飽和炭化水素基を含む化合物の蒸気を含むガスを供給して、該基板上に該不飽和炭化水素基を含む化合物を付着させる工程と、（ii）該基板上に、プラズマにより励起した不活性ガス又はプラズマにより励起した不飽和炭化水素基を含む化合物の蒸気と不活性ガスとの混合ガスを供給して、該基板上に付着した該化合物の不飽和炭化水素基を活性化する工程と、（iii）工程（i）と工程（ii）を少なくとも２回以上繰り返し、それにより該基板上に絶縁膜を形成する工程と、を含む。 （もっと読む）

【課題】複数の不揮発性可変抵抗メモリセルを含む縦型のメモリアレイを提供する。
【解決手段】方法は、半導体ウェハから垂直に伸延する複数のピラー構造を有する半導体ウェハを提供するステップを含む。導電相互接続素子が、少なくとも選択された縦型ピラートランジスタ上に堆積されるとともに、不揮発性可変抵抗メモリセルが、導電相互接続素子上に堆積されて、縦型トランジスタメモリアレイを形成する。 （もっと読む）

【課題】 １００μＡ程度の小さな書き込み電流で書き換えが可能な可変抵抗素子を実現し、駆動回路のトランジスタの小型化が可能な不揮発性半導体記憶装置を実現する。
【解決手段】
フォーミング処理時において可変抵抗素子に流れる電流量が、セット（低抵抗化）時に可変抵抗素子に流れる電流の最大値よりも小さくなるように、可変抵抗素子と直列に接続する選択トランジスタのバイアス条件を設定する。具体的には、不揮発性半導体記憶装置２において、制御回路２２が、フォーミング処理中の可変抵抗素子Ｒに流れる電流量の制限値Ｉｆｏｒｍが、少なくともセット時に可変抵抗素子Ｒに流れるべき最大電流量Ｉｓｅｔ以下となるように、フォーミング処理対象のメモリセルに印加すべきワード線電圧およびビット線電圧を設定し、当該電圧がメモリセルに印加されるように、電圧発生回路２３、ワード線デコーダ２４、及び、ビット線デコーダ２５を制御する。 （もっと読む）

【課題】 電極材料に対する制約が緩和され、製造プロセス上容易な可変抵抗素子、及び、当該可変抵抗素子を備えた不揮発性半導体記憶装置を提供する。
【解決手段】
可変抵抗素子２は、第１電極１２ａと第２電極１４の間に抵抗変化層１３、及び、第２電極と接する低抵抗層１４を挟持して構成される。低抵抗層１４は、抵抗変化層１３を構成する金属酸化膜と同一の金属元素の酸化膜であり、且つその抵抗値が前記抵抗変化層よりも低くなるように低抵抗化する処理がされている。低抵抗層１４は、例えば、金属酸化膜に不純物をドーピングし、キャリア濃度を増加させることにより形成される。或いは、低抵抗層１４は、ｎ型の金属酸化物の場合、金属酸化膜の酸素欠損濃度を抵抗変化層１３よりも高濃度にすることにより形成される。 （もっと読む）

【課題】 ２６０℃付近の高温下でのデータ保持特性に優れた不揮発性半導体記憶装置を提供する。
【解決手段】 第１電極２と、第２電極３と、両電極の間に介装された金属酸化物からなる可変抵抗体４を備え、第１電極２が可変抵抗体４とオーミック接合を形成する導電性材料で形成され、第２電極３が可変抵抗体４と非オーミック接合を形成する導電性材料で形成され、両電極間に電圧を印加することにより抵抗状態が２以上の異なる抵抗状態間で遷移し、当該遷移後の抵抗状態を不揮発的に保持する可変抵抗素子を備えて構成されたメモリセルを複数配列して、ユーザデータの格納用としたメモリセルアレイを備えた不揮発性半導体記憶装置において、メモリセルアレイがユーザデータの格納用として使用される前の使用前状態において、メモリセルアレイ内の全てのメモリセルの可変抵抗素子を、２以上の異なる抵抗状態の内の最も高抵抗の抵抗状態に高抵抗化する。 （もっと読む）

【課題】 メモリの動作特性の向上を図る。
【解決手段】本実施形態の半導体集積回路は、第１の端子ａが第１の電源スイッチを介して第１の電源に接続され、第２の端子ｂがノードＮ１に接続される第１の抵抗変化型メモリ素子Ｒ１と、第３の端子ａがノードＮ１に接続され、第４の端子ｂが第２の電源スイッチを介して第２の電源に接続される第２の抵抗変化型メモリ素子Ｒ２と、電流経路の一端が第１のプログラム電源ＰＶ１に接続され、電流経路の他端がノードＮ１に接続される第１のスイッチＭ２と、電流経路の一端がノードＮ１に接続され、電流経路の他端が第１のプログラム電源ＰＶ１と異なる電圧値を出力する第２のプログラム電源ＰＶ２に接続される第２のスイッチＭ３と、を含んでいる。 （もっと読む）

【課題】 特性の向上した抵抗変化素子を提供する。
【解決手段】本実施形態の抵抗変化素子は、第１の電極２８に隣接する抵抗膜２１と、第２の電極２９に隣接する抵抗膜２２と、２つの抵抗膜２１，２２との間に挟まれ障壁膜２３と、抵抗膜２１，２２内に添加される金属不純物２４と、を具備し、金属不純物２４は、電極２８，２９間に印加された電圧に起因する電界の向きに応じて、２つの抵抗膜２１，２２間を移動し、金属不純物２４が抵抗膜２１に存在する場合に、低抵抗状態を示し、金属不純物２４が抵抗膜２２に存在する場合に、高抵抗状態を示す。 （もっと読む）

【課題】高品質な不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１は、可変抵抗素子２４と非線形な電流電圧特性を有する電流制限素子２２とを含むメモリセルＣＵｓをマトリクス状に配置したメモリセルアレイ２と、メモリセルＣＵｓにセル電流ｉｃｅｌｌを流して、可変抵抗素子２４の抵抗値を変化させるドライバ３０と、セル電流ｉｃｅｌｌの大きさに基づいてメモリセルＣＵｓの抵抗値の変化を検知する検出部３１と検出部３１に、セル電流ｉｃｅｌｌの代わりにダミー電流ｉｄｕｍｍｙを流すダミー電流部３２とを具備する。 （もっと読む）

【課題】書き込み可能回数が多く、信頼性の高い不揮発性半導体記憶装置を提供する。
【解決手段】複数の第１の配線、複数の第１の配線に交差する複数の第２の配線、並びに複数の第１及び第２の配線の各交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子を含む複数のメモリセル、を有するメモリセルアレイと、複数の第１の配線の少なくとも一端に接続され、第１の配線を選択する第１のデコーダと、複数の第２の配線の両端に接続されて第１のデコーダが選択した第１の配線と第２の配線の両端との距離に応じていずれか一方が第２の配線を選択する少なくとも一対の第２のデコーダと、第１のデコーダ及び第２のデコーダによって選択された第１の配線及び第２の配線間に所定の電圧を印加する電圧印加回路とを備える。 （もっと読む）