抵抗変化素子
【課題】 特性の向上した抵抗変化素子を提供する。
【解決手段】本実施形態の抵抗変化素子は、第1の電極28に隣接する抵抗膜21と、第2の電極29に隣接する抵抗膜22と、2つの抵抗膜21,22との間に挟まれ障壁膜23と、抵抗膜21,22内に添加される金属不純物24と、を具備し、金属不純物24は、電極28,29間に印加された電圧に起因する電界の向きに応じて、2つの抵抗膜21,22間を移動し、金属不純物24が抵抗膜21に存在する場合に、低抵抗状態を示し、金属不純物24が抵抗膜22に存在する場合に、高抵抗状態を示す。
【解決手段】本実施形態の抵抗変化素子は、第1の電極28に隣接する抵抗膜21と、第2の電極29に隣接する抵抗膜22と、2つの抵抗膜21,22との間に挟まれ障壁膜23と、抵抗膜21,22内に添加される金属不純物24と、を具備し、金属不純物24は、電極28,29間に印加された電圧に起因する電界の向きに応じて、2つの抵抗膜21,22間を移動し、金属不純物24が抵抗膜21に存在する場合に、低抵抗状態を示し、金属不純物24が抵抗膜22に存在する場合に、高抵抗状態を示す。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、抵抗変化素子に関する。
【背景技術】
【0002】
抵抗変化型メモリは、微細化による悪影響を受けにくく、大容量化も可能であるため、次世代の不揮発性メモリとして注目されている。
【0003】
抵抗変化型メモリは、メモリ素子としての抵抗変化素子の抵抗値の可逆的な変化を、データの記憶及び判別に利用している。抵抗変化素子の抵抗値は、例えば、2つの電極に挟まれた抵抗変化膜に電圧を印加し、抵抗変化膜に電流を流すことによって、高抵抗状態から低抵抗状態、又は、低抵抗状態から高抵抗状態に変化する。抵抗変化素子の抵抗状態を高抵抗状態から低抵抗状態へ変化させる動作は、セット動作とよばれ、抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる動作は、リセット動作とよばれる。
【0004】
抵抗変化素子の抵抗変化膜として、遷移金属酸化膜などが提案されている。それらの抵抗変化膜は、形成直後の初期状態では、高い抵抗値(絶縁体)を示す。それゆえ、遷移金属酸化膜を抵抗変化膜に用いた抵抗変化型メモリの製造工程において、電圧を調整しながら抵抗変化素子に電流を流し、抵抗変化膜内にフィラメントとよばれる微細な電流経路を形成することによって、抵抗変化膜を低い抵抗値に変化させるフォーミングとよばれる工程が、実行される。
【0005】
遷移金属酸化膜が抵抗変化膜に用いられた抵抗変化型メモリにおいて、フォーミングに時間がかかる問題、フォーミング時やセット動作時に大きな電流が流れることによって抵抗変化膜を破壊する問題、低抵抗状態時の抵抗値が低くなりすぎた素子に対して、リセット動作が実行される場合に、大きな電流が回路内を流れ、駆動素子や保護素子を破壊する問題、セット動作やリセット動作時において電圧値及び電流値が変動する問題、セット電圧とリセット電圧との差が小さいと、読み出し動作時の判定電位を設定できない問題などがある。
【0006】
また、フォーミングによって形成されたフィラメントの一部の酸化や金属酸化膜の再破壊によって、抵抗変化素子の抵抗値を変化させる場合、データの書き換え回数の増大とデータ保持時間の長期間化がトレードオフの関係にある。それゆえ、メモリ素子としての抵抗変化素子の信頼性を確保できない可能性がある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2010−62247号公報
【特許文献2】米国特許出願公開第2008/0090337号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の実施形態は、特性の向上した抵抗変化素子を提案する。
【課題を解決するための手段】
【0009】
本実施形態の抵抗変化素子は、第1の電極に隣接する第1の膜と、第2の電極に隣接する第2の膜と、前記第1の膜と前記第2の膜との間に挟まれた障壁膜と、前記第1又は第2の膜内に添加される金属不純物と、を具備し、前記金属不純物は、前記第1及び第2の電極間に印加された第1の電圧に起因する第1の電界の向きに応じて、前記第1及び第2の膜間を双方向へ移動し、前記金属不純物が前記第1の膜に存在する場合に、低抵抗状態を示し、前記金属不純物が前記第2の膜に存在する場合に、高抵抗状態を示す。
【図面の簡単な説明】
【0010】
【図1】第1の実施形態の抵抗変化素子の構造を示す断面図。
【図2】第1の実施形態の抵抗変化素子の抵抗状態を説明するための図。
【図3】第1の実施形態の抵抗変化素子の動作を説明するための図。
【図4】第1の実施形態の抵抗変化素子の動作を説明するための図。
【図5】第1の実施形態の抵抗変化素子の適用例を説明するための図。
【図6】クロスポイント型メモリセルアレイの構造を示す鳥瞰図。
【図7】メモリセルアレイの等価回路図。
【図8】セルユニットの構造を示す鳥瞰図。
【図9】セルユニットの構造を示す断面図。
【図10】抵抗変化素子の抵抗状態とデータとの対応関係の一例を示す図。
【図11】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図12】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図13】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図14】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図15】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図16】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図17】第2の実施形態の抵抗変化素子の構造について、説明する。
【発明を実施するための形態】
【0011】
以下、図面を参照しながら、実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【0012】
[実施形態]
(1) 第1の実施形態
図1乃至図16を参照して、第1の実施形態の抵抗変化素子について、説明する。
【0013】
(a) 基本例
図1乃至図3を用いて、第1の実施形態の抵抗変化素子20の基本例について、説明する。
【0014】
図1は、第1の実施形態の抵抗変化素子の基本構造の断面構造を示している。
図1に示されるように、本実施形態の抵抗変化素子20は、第1の膜21と、第2の膜22と、2つの膜21,22に挟まれる障壁膜23とを含む。以下において、抵抗変化素子20内で障壁膜23を挟んでいる膜21,22のことを、第1及び第2の抵抗膜21,22とよぶ。
【0015】
抵抗膜21,22と障壁膜とからなる積層体は、2つの電極28,29に挟まれている。第1の電極28は、第1の抵抗膜21に隣接する。第2の電極29は、第2の抵抗膜22に隣接する。
【0016】
不純物24は、第1又は第2の抵抗膜21,22に添加される。不純物24は、例えば、金属原子である。以下では、抵抗膜21,22に不純物24として添加された金属原子のことを、金属不純物24とよぶ。金属不純物24は、電極28,29間に印加された所定の大きさ以上の電圧(第1の電圧)によってイオン化する。そして、その電圧による電界の向きに応じて、2つの抵抗膜21,22間を移動する。以下では、金属不純物24が、抵抗膜21,22内及び2つの抵抗膜21,22間で、電界によって拡散する(移動する)ことを、電界拡散とよぶ。
【0017】
第1及び第2の抵抗膜21,22の材料は、バンドギャップを有する材料、つまり、絶縁体又は半導体である。例えば、Si、SiO2、SiCO、Ge、TiOx、C、SiGeなどから選択される少なくとも1つの材料が、抵抗膜21,22の材料として用いられる。第1及び第2の抵抗膜21,22は、それぞれ異なる材料が用いられてもよい。
【0018】
障壁膜23は、抵抗変化素子20の端子間に電位差が印加されていない状態又は端子間の電位差が小さい場合において、2つの抵抗膜21,22間の金属不純物の拡散(例えば、熱拡散)を抑制する。障壁膜23が上記の金属不純物24の拡散を抑制する機能を有していれば、障壁膜23の材料は、絶縁膜、半導体、金属、金属化合物など、いずれの材料が用いられてもよい。例えば、SiOx、SiNx、SiCx、TiOx、TiNx、Ta、TaOx、TaNx、Nb、NbOx、NbNx、W、WOx、WnNx(例えば、x=1〜2)などから選択される少なくとも1つの材料が、障壁膜23の材料に用いられる。
【0019】
本実施形態において、障壁膜23が単層構造を有している場合について、主に説明するが、障壁膜23は積層構造を有していてもよいのは、もちろんである。
【0020】
抵抗膜21,22に添加される金属不純物24は、抵抗膜21,22に電界が印加された際に、抵抗膜21,22内及び2つの抵抗膜21,22間で電界拡散しやすい元素であることが好ましい。また、金属不純物24は、抵抗膜21,22と化学反応しにくい元素、抵抗膜21,22の構成原子と格子置換しにくい元素であることが好ましい。抵抗膜21,22内の金属不純物24として、例えば、Cu、Ag、Niなどから選択される少なくとも1つの元素が、用いられる。
【0021】
抵抗変化素子20の電極28,29の材料は、例えば、TiNである。但し、抵抗膜21,22と化学的に反応しない材料、及び、金属不純物24と化学的に反応しない材料であれば、電極28,29の材料は、TiNに限定されない。例えば、TaNx、NbNx、WNx、MoNx、WSixなどから選択される少なくとも1つの材料が、電極28,29の材料として用いられてもよい。また、第1の電極28の材料が、第2の電極29の材料と同じでなくともよい。各電極28,29が接続される配線及び他の素子との接触抵抗を考慮して、第1の電極28と第2の電極29とで、それぞれ異なる材料が用いられてもよい。また、電極28,29は、積層構造を有していてもよい。
【0022】
本実施形態の抵抗変化素子20において、メモリ素子としての抵抗変化素子に対するデータの書き込み時又は消去時、金属不純物24は、抵抗変化素子20の端子(電極28,29)間に印加された所定の大きさ以上の電位差によって、イオン化する。イオン化した金属不純物24は、端子間に発生する電界の向きに応じて、第1の抵抗膜21から第2の抵抗膜22へ、或いは、第2の抵抗膜21から第1の抵抗膜22へ、障壁膜23をトンネリングして、移動する。
【0023】
そして、本実施形態の抵抗変化素子20に対するデータの読み出し(抵抗値の判別)時、金属不純物24が抵抗膜21内又は抵抗膜22内に存在するかによって、抵抗変化素子20は、異なる大きさの抵抗値を示す。尚、データ書き込み時及び消去動作以外において、金属不純物24の2つの抵抗膜21,22間の移動は、障壁膜23の存在によって抑制される。障壁膜23の膜厚は、書き込み動作及び消去動作時における金属不純物24の電界拡散を妨げない厚さに設定され、且つ、書き込み動作及び消去動作時以外における金属不純物24の拡散を抑制する厚さに設定されている。
【0024】
図2は、本実施形態の抵抗変化素子20の低抵抗状態及び高抵抗状態をそれぞれ示す模式図である。ここで、本実施形態の抵抗変化素子20の抵抗値の判別時において、電極28を低電位側(カソード側)とし、電極29が高電位側(アノード側)とする。
【0025】
図2の(a)のように、本実施形態の抵抗変化素子20において、カソード側の電極28に隣接する第1の抵抗膜21に、金属不純物24が存在する場合、抵抗変化素子20は低抵抗状態(書き込み状態、オン状態、又は、セット状態ともよばれる)を示す。
【0026】
図2の(b)のように、本実施形態の抵抗変化素子20において、アノード側の電極29に隣接する第2の抵抗膜22内に、金属不純物24が存在する場合、抵抗変化素子20は高抵抗状態(消去状態、オフ状態、又は、リセット状態ともよばれる)を示す。
【0027】
以下では、データの読み出し時において、カソード側となる抵抗膜21のことを、カソード膜21とよび、アノード側となる抵抗膜のことをアノード膜22とよぶこともある。
【0028】
図3及び図4を用いて、第1の実施形態の抵抗変化素子20の動作原理について説明する。
【0029】
図3を用いて、本実施形態の抵抗変化素子20のデータ読み出し(抵抗値の判別)について、説明する。
【0030】
図3の(a)及び(b)は、読み出し動作時における抵抗変化素子20の各膜のバンド図を模式的に示している。図3の(a)は、読み出し動作時においてカソード側の抵抗膜21内に、金属不純物24が存在している場合を示し、図3の(b)は、読み出し動作時にアノード側の抵抗膜22内に、金属不純物24が存在している場合を示している。
【0031】
データの読み出し時、電極28がカソード側、電極29がアノード側に設定されるように、抵抗変化素子20の端子間に、電圧(以下、読み出し電圧とよぶ)Vrdが印加される。読み出し電圧Vrdの大きさ(絶対値)及び読み出し電圧Vrdの印加時間(パルス幅)は、金属不純物24が2つの抵抗膜21,22間で電界拡散しない大きさに、設定される。
【0032】
例えば、電極29に読み出し電圧Vrdが印加され、電極28にグランド電圧(例えば、0V)が印加される。印加された電圧Vrdによって、バンドギャップを有する各部材21,22,23のバンドが歪み、抵抗膜21,22のバンドエネルギーがアノード側の電極29に向かって傾く。そして、電子に対するバンドエネルギー(障壁)が低下する。
読み出し電圧Vrdによって生じる電流(以下、読み出し電流とよぶ)は、電極29から電極28に向かって流れる。
【0033】
図3の(a)に示されるように、金属不純物24は、抵抗膜21内に存在している。抵抗膜21は、読み出し動作時にカソード側になる電極28に隣接している。
【0034】
抵抗膜(カソード膜)21のバンドギャップ内には、金属不純物24に起因する不純物準位90が形成されている。
【0035】
読み出し動作時、カソード側の電子95は、カソード側の抵抗層21内に形成された不純物準位90を経由して、障壁膜23を越えて、カソード側の電極28からアノード側の電極29に移動する。それゆえ、読み出し電圧Vrdによって、電子95の移動する方向とは反対方向に、アノード側の電極29からカソード側の電極28に向かう読み出し電流が抵抗変化素子20内を流れる。
【0036】
図3の(b)に示されるように、金属不純物24が、読み出し動作時においてアノード側の電極29に隣接する抵抗膜22内に存在する場合、金属不純物24による不純物準位90は、アノード側の抵抗膜(アノード膜)22のバンドギャップ内に形成される。すなわち、カソード側の抵抗膜(カソード膜)21内に、金属不純物24に起因する不純物準位は形成されていない。
【0037】
電子95はカソード側から供給されるので、供給された電子95の大部分は、カソード側の不純物準位を有さない抵抗膜21のバンドギャップ(バンドエネルギー)を超えることができない。それゆえ、図3の(b)の場合において、不純物準位90を経由したカソード側からアノード側への電子95の移動はほとんど生じない。
【0038】
その結果として、図3の(b)のように読み出し動作時にアノード側になる抵抗膜22に金属不純物24が存在する場合、図3の(a)のように読み出し動作時にカソード側になる抵抗膜21に金属不純物24が存在する場合に比較して、抵抗変化素子20内を流れる電流は小さくなる。
【0039】
それゆえ、読み出し動作時にアノード側になる抵抗膜22内に金属不純物24が存在する場合の抵抗変化素子20は、読み出し動作時にカソード側になる抵抗膜21内に金属不純物24が存在する場合の抵抗変化素子20よりも、高い抵抗値を示す。
【0040】
尚、上記の動作原理を鑑みると、障壁膜23の材料は、データの書き込み時及び消去時において、金属不純物24の電界拡散を妨げない材料であることが好ましい。
【0041】
以上のように、読み出し動作時においてカソード側の抵抗膜(カソード膜)21内に金属不純物24が存在している場合、本実施形態の抵抗変化素子20は低抵抗状態を示し、読み出し動作時においてアノード側の抵抗膜(アノード膜)22内に金属不純物24が存在している場合、本実施形態の抵抗変化素子20は高抵抗状態を示す。
【0042】
したがって、本実施形態の抵抗変化素子は、異なる2以上の抵抗状態(抵抗値)をとり得る。
【0043】
尚、本実施形態の抵抗変化素子において、カソード側とアノード側が入れ替わると、抵抗状態も反対になるので、簡便な読み出し動作を実現するには、ある抵抗変化素子20に対する読み出し電圧Vrdの極性は不変であることが好ましい。読み出し動作時に抵抗変化素子20に印加される電位差は、金属不純物24がどちらの抵抗膜21,22に存在するか依存せずに、一定の大きさであることが好ましい。
【0044】
図4を用いて、本実施形態の抵抗変化素子20を低抵抗状態にする動作(セット動作又は書き込み動作とよばれる)及び抵抗変化素子20を高抵抗状態にする動作(消去動作又はリセット動作とよぶ)について、説明する。尚、抵抗変化素子20の抵抗状態と抵抗膜21,22内の金属不純物の有無との関係は、図3と同様である。
【0045】
図4の(a)は、第1の実施形態の抵抗変化素子20のセット動作時における、抵抗変化素子20に含まれる各膜21,22,23のバンド図と金属不純物(金属イオン)24A,24Bの動きを模式的に示している。
【0046】
図4の(a)に示されるように、抵抗変化素子20に対するセット動作の前において、金属不純物24Aは、抵抗膜22内に存在している。
【0047】
本実施形態の抵抗変化素子に対するセット動作(データの書き込み)時、電極28が低電位側(カソード側)に設定され、電極29が高電位側(アノード側)に設定されるように、抵抗変化素子20の端子間に、電圧(セット電圧又は書き込み電圧とよぶ)Vsetが印加される。例えば、電極29に、正の電位Vsetが印加され、電極28にグランド電位gnd(例えば、0V)が印加される。なお、電極28,29間の電位差がセット電圧Vsetであれば、電極29に電位Vset以下の正の電位を印加し、電極28に0Vより小さい負の電位を印加してもよい。
【0048】
セット電圧Vsetは、読み出し電圧Vrdより大きい。セット電圧Vsetの大きさ(電圧値)は、抵抗膜内の金属不純物がイオン化し、且つ、イオン化した金属不純物が2つの抵抗膜21,22内を移動(電界拡散)する大きさを有する。また、セット電圧Vsetの印加時間(パルス幅)は、金属イオンがイオン化してから電界拡散が生じるまでの期間以上に設定される。
【0049】
セット動作において抵抗変化素子20に印加されるセット電圧Vsetの極性は、例えば、読み出し動作において抵抗変化素子に印加される読み出し電圧Vrdの極性と同じである。
【0050】
印加されたセット電圧Vsetによって、抵抗膜21,22及び障壁膜23のバンドギャップは歪み、アノード側の電極29に向かって、バンドエネルギーが傾く。
【0051】
印加された電位差Vsetによって、電極28,29間に電界が発生する。発生した電界の向きは、電極29側から電極28側に向かう方向である。また、電極28,29間に印加されたセット電圧Vsetによって、抵抗膜22内の金属不純物24Aは、正の電荷に帯電したイオンとなる。
【0052】
発生した電界により、抵抗膜22内のイオン化した金属不純物(正電荷の金属イオン)は、障壁膜23を越えて、アノード側の抵抗膜22からカソード側の抵抗膜21に移動する。
【0053】
抵抗膜21内に移動した金属不純物24Bによって、第1の抵抗膜(カソード膜)21内に、不純物準位90が形成される。この一方で、金属不純物が抵抗膜22内に存在しなくなるので、不純物準位は第2の抵抗膜(アノード膜)22内から消失する。
【0054】
この状態において、図3の(a)に示された読み出し動作を実行することで、図4の(a)のセット動作後の抵抗変化素子20は、低抵抗状態を示す。
【0055】
図4の(b)は、第1の実施形態の抵抗変化素子のリセット動作時における、抵抗変化素子20に含まれる各膜21,22,23のバンド図と金属不純物(金属イオン)24A,24Bの動きを模式的に示している。
【0056】
抵抗変化素子20に対するリセット動作の前において、金属不純物24Aは、抵抗膜21内に存在している。
【0057】
本実施形態の抵抗変化素子20に対するデータの消去時、電極28がアノードとなり、電極29がカソードとなるように、抵抗変化素子20の端子間に電圧(リセット電圧又は消去電圧とよぶ)Vresetが印加される。例えば、電極28に正の電位Vresetが印加され、電極29にグランド電位gnd(例えば、0V)が印加される。このように、本実施形態の抵抗変化素子20に対するセット/リセット動作時の電圧の極性は、互いに反対になっている。そして、リセット動作において抵抗変化素子20に印加されるリセット電圧Vresetの極性は、読み出し動作において抵抗変化素子20に印加される読み出し電圧Vrdの極性と反対である。
【0058】
リセット電圧Vresetの大きさ(絶対値)は、読み出し電圧Vrdより大きい。リセット電圧Vresetの大きさ及び印加時間(パルス幅)は、例えば、セット電圧Vsetと同じである。なお、電極28,29間の電位差がリセット電圧Vresetであれば、電極29に電位Vreset以下の正の電位を印加し、電極28に0Vより小さい負の電位を印加してもよい。
【0059】
印加されたリセット電圧Vresetによって、抵抗膜21,22及び障壁膜23のバンドギャップは歪み、アノード側の電極28に向かって、抵抗膜21,22及び障壁膜23のバンドエネルギーが傾く。リセット動作の場合、セット動作とは反対に、リセット電圧Vresetによって電極28から電極29へ向かう電界が発生する。
【0060】
印加された電圧Vresetによって、アノード側の抵抗膜21内の金属原子24Aはイオン化する。
【0061】
イオン化した金属不純物(金属イオン)24Aは、電極28,29間の電界により、障壁膜23を越えて、アノード側の抵抗膜21からカソード側の抵抗膜22に移動する。
【0062】
抵抗膜22内に移動した金属不純物24Bによって、抵抗膜(アノード膜)22のバンドギャップ内に不純物準位90が形成される。この一方で、抵抗膜(カソード膜)21内の金属不純物に起因した不純物準位は、消失する。
【0063】
この状態において、図3の(b)に示された読み出し動作を実行することで、図4の(b)のセット動作後の抵抗変化素子20は、高抵抗状態を示す。
【0064】
図4に示されるように、本実施形態の抵抗変化素子20において、抵抗変化素子20に印加される電圧の極性を変化させることによって、障壁膜23を挟んでいる2つの抵抗膜21,22間で、抵抗変化素子20が含んでいる金属不純物24を移動させることができる。このように、本実施形態の抵抗変化素子20は、バイポーラ動作で駆動する。
【0065】
図4の(a)及び(b)に示される動作によって、金属不純物24A,24Bが抵抗膜21,22間を移動することによって、図3に示された読み出し動作時に、本実施形態の抵抗変化素子20は、低抵抗状態又は高抵抗状態を示す。
【0066】
尚、図3及び図4において、読み出し電圧Vrdの絶対値は、セット電圧Vsetの絶対値やリセット電圧Vresetの絶対値より小さい。また、読み出し電圧Vrdの印加時間(パルス幅)は、セット電圧Vset及びリセット電圧Vresetの印加時間より小さいことが好ましい。
【0067】
本実施形態において、セット電圧Vset及びリセット電圧Vresetのように、抵抗膜21,22内の金属不純物24をイオン化させ、且つ、その電圧に起因する電界(第1の電界)によって金属不純物24を拡散させる電圧のことを、以下では、電界拡散電圧(第1の電圧)とよぶこともある。読み出し電圧(第2の電圧)Vrdの絶対値は、電荷拡散電圧の絶対値より小さい。尚、読み出し電圧Vrdによって電極28,29間に電界(第2の電界)が生じるが、この電界の大きさは金属不純物24の電界拡散をほとんど起こさない大きさである。
【0068】
図3及び図4を用いて説明したように、本実施形態の抵抗変化素子20は、読み出し動作時において低電位側(アノード側)の電極28に隣接する抵抗膜21内に、その抵抗膜21に不純物準位90を形成する金属不純物24が存在するか否かによって、異なる抵抗状態を示す。
【0069】
そして、本実施形態の抵抗変化素子20において、セット/リセット電圧Vset,Vresetに起因する電界拡散によって、抵抗膜21,22内の金属不純物24を、障壁膜23を超えて、2つの抵抗膜21,22間で移動させることができる。この金属不純物24の移動によって、データの読み出し時における抵抗変化素子20の抵抗状態(抵抗値)を、可逆的に変化させることができる。
【0070】
さらに、電圧が抵抗変化素子20に印加されていない場合、或いは、読み出し動作時のような低電界が抵抗変化素子20に印加されている場合において、2つの抵抗膜21,22間における金属不純物の移動は、抵抗膜間に挟まれた障壁膜23によって、防止される。それゆえ、本実施形態の抵抗変化素子20は、実質的に不揮発にデータを記憶できる。
【0071】
以上のように、本実施形態の抵抗変化素子20は、2以上に変化する抵抗値とデータとを対応させることによって、不揮発性のメモリ素子として用いることができる。
【0072】
本実施形態の抵抗変化素子20において、障壁膜23は、書き込み電圧や消去電圧の印加時間内に、イオン化した金属不純物24が2つの抵抗膜21,22間で電界拡散する厚さ、且つ、読み出し電圧Vrdの印加時間内では電界拡散によって2つの抵抗膜21,22間で電界拡散しない厚さを、有する。また、抵抗変化素子20に対して電圧が印加されていない場合に、金属不純物24が2つの抵抗膜21,22間で拡散(移動)しない厚さを有する。このように障壁膜23の厚さが設定されることによって、読み取り時の印加電圧によって、イオン化された金属不純物が障壁膜23を越えることを抑制できる。また、本実施形態の抵抗変化素子20において、障壁膜23が2つの抵抗膜21,22内に設けられているため、記憶すべきデータを確実に保持できる。
【0073】
それゆえ、本実施形態の抵抗変化素子をメモリ素子として用いても、データの誤読み出しを低減でき、データのリテンション特性を改善できる。したがって、本実施形態の抵抗変化素子20は、メモリ素子として抵抗変化素子の信頼性が確保される。
【0074】
第1の実施形態の抵抗変化素子20によれば、読み出し動作時に抵抗変化素子20内を流れる電流の大きさは、カソード側の抵抗膜21内の不純物準位の相対的な数に依存するため、第1又は第2の抵抗膜21,22に添加される金属不純物24の濃度によって、抵抗変化素子が取り得る抵抗値の範囲を制御できる。そのため、本実施形態の抵抗変化素子を用いたメモリは、抵抗変化素子を流れる電流を小さくでき、その結果として、消費電力を低減できる。さらに、本実施形態の抵抗変化素子20は、素子20のサイズに応じて、抵抗変化素子を流れる電流値もスケーリングできる。そのため、本実施形態の抵抗変化素子20は、比較的容易に微細化できる。
【0075】
また、本実施形態の抵抗変化素子20の抵抗状態の変化メカニズムは、抵抗変化膜内に形成されたフィラメントに起因する抵抗状態の変化メカニズムとは、異なる。それゆえ、本実施形態の抵抗変化素子20は、フォーミングが不要である。それゆえ、本実施形態の抵抗変化素子20によれば、抵抗変化型メモリの製造工程及び製造コストを低減できる。
【0076】
尚、図3及び図4において、金属不純物(イオン)が形成する不純物準位を介して、障壁膜23を挟んでいる2つの抵抗層21,22間に、電子が流れる機構について説明した。しかし、図3及び図4を用いて説明した動作原理とは異なる動作原理も適用できる。例えば、2つの抵抗膜21,22内のキャリアが金属不純物24に起因する不純物準位にトラップされることによって抵抗変化素子の抵抗状態が変化する動作原理を、本実施形態の抵抗変化素子20の動作に、利用できる。
この場合、読み出し動作時においてキャリアが不純物準位にトラップされるか否かによって、抵抗膜21,22間を移動するキャリアの個数、つまり、抵抗変化素子20内を流れる電流値が異なり、抵抗変化素子20が低抵抗状態又は高抵抗状態のいずれかを示す。
【0077】
不純物準位によるキャリアのトラップを利用した動作原理においても、図3及び図4を用いて説明した動作と実質的に同様に、抵抗変化素子20の抵抗状態を変化できる。この場合、第1又は第2の抵抗膜21,22としての半導体膜を不純物のドーピングにより活性化させ、抵抗膜21,22内にキャリアを生成することが、抵抗変化素子20の特性のさらなる向上に、有効である。
【0078】
以上のように、第1の実施形態の抵抗変化素子によれば、特性が向上した抵抗変化素子を提供できる。
【0079】
(b) 適用例
図5乃至図10を用いて、第1の実施形態の抵抗変化素子の適用例について、説明する。
【0080】
本実施形態の抵抗変化素子20は、例えば、抵抗変化型メモリのメモリ素子に適用される。
図5は、抵抗変化型メモリの主要部を示している。
【0081】
抵抗変化型メモリ(例えば、チップ)1は、メモリセルアレイ2を有する。
【0082】
メモリセルアレイ2の第1方向(ロウ方向)の一端に、ロウ制御回路3が配置され、第1方向に交差する第2方向(カラム方向)の一端に、カラム制御回路4が配置される。
【0083】
ロウ制御回路3は、例えば、ロウアドレス信号に基づいて、メモリセルアレイ2のロウを選択する。カラム制御回路4は、例えば、カラムアドレス信号に基づいて、メモリセルアレイ2のカラムを選択する。
【0084】
ロウ及びカラム制御回路3,4は、メモリセルアレイ2内のメモリ素子に接続されたワード線及びビット線の動作を制御する。
【0085】
外部(例えば、ホスト又はコントローラ)からの制御信号CMDは、コマンド・インターフェイス回路6に入力される。外部からのデータDT又はメモリセルアレイからのデータは、データ入出力バッファ7に入力される。
【0086】
コマンド・インターフェイス回路6は、制御信号CMDに基づいて、外部からのデータDTがコマンドデータであるか否かを判断する。そのデータDTがコマンドデータである場合、コマンド・インターフェイス回路6は、そのデータDTをデータ入出力バッファ7からステートマシーン8に転送する。
【0087】
ステートマシーン8は、制御信号CMD及びコマンドデータに基づいて、抵抗変化型メモリ1の動作を管理する。例えば、ステートマシーン8は、外部からの制御信号CMDに基づいて、セット/リセット動作及び読み出し動作を管理する。
【0088】
セット/リセット動作及び読み出し動作において、アドレス信号ADRが、外部から抵抗変化型メモリ1内に供給される。アドレス信号ADRは、アドレスバッファ9を経由して、ステートマシーン8、ロウ及びカラム制御回路3,4に入力される。
【0089】
電位生成回路10は、ステートマシーン8からの命令に基づき、例えば、セット/リセット動作及び読み出し動作に必要な電圧パルス(又は電流パルス)を生成する。電位生成回路10は、例えば、その内部にパルスジェネレータを含んでいる。パルスジェネレータは、生成された電圧パルスのパルス波形を制御する。
【0090】
メモリセルアレイ2は、例えば、クロスポイント型の構造を有する。
【0091】
図6は、クロスポイント型メモリセルアレイの構造を示す鳥瞰図である。
【0092】
クロスポイント型メモリセルアレイ2は、基板11上に配置される。基板11は、半導体基板(例えば、シリコン基板)、又は、半導体基板上の層間絶縁膜である。尚、基板11が、層間絶縁膜である場合、クロスポイント型メモリセルアレイ2下方の半導体基板表面に、電界効果トランジスタ等を用いた回路が、抵抗変化型メモリの周辺回路として形成されていてもよい。
【0093】
クロスポイント型メモリセルアレイ2は、例えば、複数のメモリセルアレイ(メモリセルレイヤーともよばれる)のスタック構造から構成される。
【0094】
図6は、一例として、クロスポイント型メモリセルアレイ2が、第3方向(基板11の主平面に対して垂直な方向)にスタックされた4つのメモリセルアレイM1,M2,M3,M4を含む場合を示している。スタックされるメモリセルアレイの数は、2つ以上であればよい。尚、クロスポイント型メモリセルアレイ2は、1つのメモリセルアレイから構成されてもよい。また、スタックされた2つのメモリセルアレイ間に絶縁膜が設けられ、その絶縁膜によって、2つのメモリセルアレイが、電気的に分離されていてもよい。
【0095】
図6のように、複数のメモリセルアレイM1,M2,M3,M4がスタックされている場合、アドレス信号は、例えば、メモリセルアレイ選択信号、ロウアドレス信号及びカラムアドレス信号を含んでいる。ロウ及びカラム制御回路3,4は、例えば、メモリセルアレイ選択信号に基づいて、スタックされた複数のメモリセルアレイのうちの1つを選択する。ロウ/カラム制御回路3,4は、スタックされた複数のメモリセルアレイのうちの1つに対してデータの書き込み/消去/読み出しを行うため制御を実行できるし、スタックされた複数のメモリセルアレイのうちの2つ以上又は全てに対して同時にデータの書き込み/消去/読み出しを行うための制御も実行できる。
【0096】
メモリセルアレイM1は、第1及び第2方向にアレイ状に配置された複数のセルユニットCU1を含む。これと同様に、メモリセルアレイM2は、アレイ状に配置された複数のセルユニットCU2を含み、メモリセルアレイM3は、アレイ状に配置された複数のセルユニットCU3を含み、メモリセルアレイM4は、アレイ状に配置された複数のセルユニットCU4を含む。
【0097】
また、基板11上に、基板11側から順に、制御線L1(j−1),L1(j),L1(j+1)、制御線L2(i−1),L2(i),L2(i+1)、制御線L3(j−1),L3(j),L3(j+1)、制御線L4(i−1),L4(i),L4(i+1)、制御線L5(j−1),L5(j),L5(j+1)が、配置される。
【0098】
基板11側から奇数番目の配線、即ち、制御線L1(j−1),L1(j),L1(j+1)、制御線L3(j−1),L3(j),L3(j+1)及び制御線L5(j−1),L5(j),L5(j+1)は、第1方向(ロウ方向)に延びる。
【0099】
基板11側から偶数番目の配線、即ち、制御線L2(i−1),L2(i),L2(i+1)及び制御線L4(i−1),L4(i),L4(i+1)は、第1方向に交差する第2方向(ロウ方向)に延びる。
【0100】
これらの制御線は、ワード線又はビット線として用いられる。
【0101】
最下層の第1番目のメモリセルアレイM1は、第1番目の制御線L1(j−1),L1(j),L1(j+1)と第2番目の制御線L2(i−1),L2(i),L2(i+1)との間に配置される。メモリセルアレイM1に対するセット/リセット動作及び読み出し動作において、制御線L1(j−1),L1(j),L1(j+1)のグループ及び制御線L2(i−1),L2(i),L2(i+1)のグループのうち、一方のグループがワード線として用いられ、他方のグループがビット線として用いられる。
【0102】
これと同様に、各メモリセルアレイM2,M3,M4は、下層の制御線と上層の制御線との間に設けられている。セット/リセット動作及び読み出し動作において、メモリセルアレイを挟む上層又は下層の制御線のうち、一方がワード線として用いられ、他方がビット線として用いられる。
【0103】
制御線L1(j−1),L1(j),L1(j+1)と制御線L2(i−1),L2(i),L2(i+1)とが交差する箇所に、セルユニットCU1が配置される。これと同様に、制御線L2(i−1),L2(i),L2(i+1)と制御線L3(j−1),L3(j),L3(j+1)とが交差する箇所、制御線L3(j−1),L3(j),L3(j+1)と制御線L4(i−1),L4(i),L4(i+1)とが交差する箇所、制御線L4(i−1),L4(i),L4(i+1)と制御線L5(j−1),L5(j),L5(j+1)とが交差する箇所に、セルユニットCU2,CU3,CU4がそれぞれ配置される。
【0104】
尚、スタックされるメモリセルアレイが、絶縁膜によって、各層毎に分離される場合、第1及び第2方向に延在する制御線はスタックされる2つのメモリセルアレイで共有されず、各層のメモリセルアレイ毎に、ワード線及びビット線としての制御線が、設けられる。
【0105】
図7は、クロスポイント型メモリセルアレイ1の等価回路の一例を示している。
図7は、クロスポイント型メモリセルアレイ1が含む1つのメモリセルアレイM1の等価回路である。
【0106】
メモリセルアレイM1内には、第1方向(ロウ方向)に延在する複数の第1の制御線が設けられる。第1の制御線は、例えば、ワード線WLである。複数のワード線WLは、第2方向に互いに隣接して、メモリセルアレイM1内に配置される。
【0107】
メモリセルアレイM1内には、第2方向(カラム方向)に延在する複数の第2の制御線が、設けられる。第2の制御線は、例えば、ビット線BLである。複数のビット線BLは、メモリセルアレイM1内において、第1方向に互いに隣接して配置されている。
【0108】
そして、ビット線BLとワード線WLとが立体交差した箇所に、本実施形態の抵抗変化素子20を含むセルユニットCUが設けられる。
【0109】
1つのセルユニットCUは、抵抗変化素子20と低電界電流制限素子30とを含んでいる。ビット線BLとワード線WLとの間において、抵抗変化素子20及び低電界電流制限素子30は、直列接続されている。
【0110】
低電界電流制限素子30(非オーミック素子ともよばれる)は、低い電界や低い電流が抵抗変化素子20に与えられるのを制限し、抵抗変化素子20が誤動作するのを抑制する。低電界電流制限素子30は、メモリの動作時、動作の対象になっていない(選択されていない)セルユニットに対するクロストークを抑制するために、設けられている。
【0111】
図7に示されるビット線BLとワード線WLとに対するセルユニットCUの接続関係の一例は、以下のとおりである。尚、本実施形態においては、低電界電流制限素子30に、ダイオード(整流素子)が用いられた場合について、説明する。例えば、PNダイオード、PINダイオード及びMIS(Metal-Insulator-Semiconductor)ダイオードなどが、ダイオード30として用いられる。
【0112】
図7に示されるように、抵抗変化素子20の一端は、例えば、ワード線WLに接続される。抵抗変化素子20の他端は、例えば、ダイオード30のアノードに接続される。ダイオード30のカソードは、例えば、ビット線BLに接続される。
【0113】
尚、図7において、ダイオード30が低電界電流制限素子30として用いられた例について述べたが、抵抗変化型メモリに要求される動作に応じて、ダイオードの代わりに、SIS(Semiconductor-Insulator-Semiconductor)構造やMIM(Metal-Insulator-Metal)構造が、低電界電流制限素子30として用いられてもよい。また、図7に示される抵抗変化素子とダイオードとの位置関係とは反対に、抵抗変化素子20がビット線BL側に接続され、ダイオード30がワード線側に接続されてもよい。又、ダイオード30のアノードとカソードの向きが反対でもよい。
【0114】
ここでは、クロスポイント型メモリセルアレイを例示して、抵抗変化型メモリのメモリセルアレイの構造について、説明した。しかし、これに限定されず、抵抗変化型メモリのメモリセルアレイは、1つの抵抗変化素子と選択スイッチとしての電界効果トランジスタ(Field Effect Transistor)を含むメモリセルを用いて、形成されてもよい。
【0115】
図8及び図9を用いて、本実施形態の抵抗変化素子を含むセルユニットの構造について説明する。
【0116】
図8は、本実施形態の抵抗変化素子20を含むセルユニットCUの構造例を示す鳥瞰図である。図9は、本実施形態の抵抗変化素子20を含むセルユニットCUの構造例を示す断面図である。
【0117】
図8及び図9に示される例において、抵抗変化素子20上に、ダイオード30が積層される。
【0118】
抵抗変化素子20とダイオード30とから構成される積層体が、1つのセルユニットCUとして、2つの制御線50,59に挟まれている。制御線50上に、セルユニットCUが設けられ、セルユニットCU上に、制御線59が設けられている。一方の制御線がビット線BLとして機能し、他方の制御線がワード線として機能する。図7に示された接続関係に基づくと、制御線50がワード線であり、制御線59がビット線である。
【0119】
低電界電流制限素子としてのダイオード30は、2つの導電層38,39と、2つの導電層38,39に挟まれた少なくとも2つの層を有する。ダイオード30が、PINダイオードである場合、そのダイオード30は、P型半導体層と、N型半導体層と、P型半導体層とN型半導体層との間に挟まれた真性半導体層(I型半導体層とよぶ)とを含む。P型及びN型半導体層の積層順序は、制御線とセルユニットの接続関係に応じて、異なる。図7に示される接続関係によれば、抵抗変化素子20の電極29上に、導電層38を介してP型半導体層が設けられる。P型半導体層上に、I型半導体層が設けられ、I型半導体層上に、N型半導体層33が設けられる。N型半導体層とビット線59との間に、導電層39が設けられる。なお、抵抗変化素子20の電極29上に、ダイオード30が設けられる場合、導電層38は、省略されてもよい。
【0120】
尚、PNダイオードが低電界電流制限素子30として用いられた場合、PNダイオード30は、P型半導体層とN型半導体層とを含む。また、MISダイオードが低電界電流制限素子として用いられた場合、MISダイオード30は、半導体層と、金属層と、半導体層と金属層に挟まれた絶縁層とを含む。
【0121】
上述のように、本実施形態の抵抗変化素子20は、第1の抵抗膜21と、第2の抵抗膜22と、2つの抵抗膜に挟まれた障壁膜23を有する。2つの抵抗膜21,22と障壁膜23とからなる積層体は、2つの電極28,29に挟まれている。
【0122】
第1の抵抗膜(カソード膜)21は、障壁膜23を介して、例えば、第2の抵抗膜22上に積層される。第2の抵抗膜(アノード膜)22は、電極29を介して、制御線50上に積層される。金属不純物(例えば、Cu原子)は、抵抗膜21,22の少なくとも一方の内部に含まれる。電極28は、抵抗膜21上に積層される。
【0123】
ダイオード30は、抵抗変化素子20の電極28上に積層される。導電層38はダイオード30の底部に設けられ、導電層39はダイオードの上部に設けられている。導電層38,39は、ダイオードの電極、又は、接着層、拡散防止層として用いられる。接着層は、抵抗変化素子20Xが、制御線50,59から剥離するのを防止する。拡散防止層は、抵抗変化素子20Xと制御線50,59との間における不純物の拡散を防止する。電極28,29が、接着層や拡散防止層としての機能を有していてもよい。
【0124】
抵抗変化素子20は、電極29及び導電層38を介して、ダイオード30に、直列接続されている。
【0125】
図9に示されるように、抵抗変化素子20の側面上に、側壁膜40が設けられている。側壁膜40は、抵抗膜21,22内に添加された金属不純物(例えば、Cu)24が、抵抗膜21,22の外部へ拡散するのを抑制する。側壁膜40の材料は、SiN、Al2O3及びTaOなどから選択される。側壁膜40は、絶縁体であることが好ましい。側壁膜40は、抵抗変化素子20を覆う層間絶縁膜(図示せず)などに起因する不純物(例えば、炭素や水素)が、抵抗膜21,22及び障壁膜23内に拡散するのを抑制する機能を有していてもよい。このように、側壁膜40が、抵抗変化素子20の側面に設けられることによって、本実施形態の抵抗変化素子20の特性劣化や、素子毎の特性のばらつきが、抑制される。
尚、図9に示されるように、側壁膜40がセルユニットCU側面上において、抵抗変化素子20とダイオード30の間で連続し、ダイオード30の側面上及び制御線59の側面上に、抵抗変化素子20の側面上の側壁膜40と同じ膜が、設けられてもよい。
【0126】
図5乃至図9を用いて、抵抗変化型メモリの動作について説明する。尚、ここでは、図7乃至図9に示される回路構成(接続関係)を有するクロスポイント型メモリセルアレイの動作について説明するが、メモリセルアレイ及びセルユニットの回路構成に応じて、ビット線及びワード線に印加される電圧及びその極性が変化されるのは、もちろんである。
【0127】
まず、本実施形態の抵抗変化素子20を用いた抵抗変化型メモリの読み出し動作について説明する。
【0128】
制御信号CMD、データDT及びアドレス信号ADRが外部からチップ1内に入力される。
【0129】
ステートマシーン8は、アドレス信号ADRに基づいて、ロウ及びカラム制御回路3,4にワード線及びビット線を駆動させる。ロウ制御回路3は、アドレス信号ADRが示すワード線を選択する。カラム制御回路4は、アドレス信号ADRが示しているビット線を選択する。以下では、アドレス信号ADRによって示された動作の対象のワード線及びビット線のことを、選択ワード線及び選択ビット線とそれぞれよび、選択ワード線及び選択ビット線以外のワード線及びビット線のことを、非選択ワード線及び非選択ビット線とそれぞれよぶ。
【0130】
また、ステートマシーン8は、実行する動作に応じて、ビット線及びワード線に印加される所定の電圧を、電位生成回路10に生成させる。読み出し動作時において、電位生成回路10は、読み出し電圧Vrdを生成する。
【0131】
生成された読み出し電圧Vrdは、選択ワード線及び選択ビット線に接続された動作の対象のセルユニット(以下、選択セルユニットとよぶ)に、印加される。ダイオードを含むセルユニットにおいて、ダイオード30に順バイアスが印加されるように、読み出し電圧Vrdが選択ワード線及び選択ビット線に印加される。それゆえ、図7に示される回路構成のメモリセルアレイにおいて、例えば、選択ワード線に読み出し電圧Vrd(Vrd>0)が印加され、選択ビット線にグランド電圧(0V)が印加される。読み出し電圧Vrdの大きさは、電界拡散電圧Vset,Vresetの大きさより小さい。それゆえ、読み出し電圧Vrdの印加によって、2つの抵抗膜21,22間における金属不純物の移動(電界拡散)は、ほとんど生じない。それゆえ、読み出し時における誤書き込みは低減される。
【0132】
これに対して、読み出し動作時、選択セルユニット以外のセルユニット(以下、非選択セルユニットとよぶ)に対して、それらのダイオードに逆バイアスが印加されるように、非選択ワード線及び非選択ビット線に非選択電圧が印加される。これによって、非選択セルユニットに起因するクロストークが抑制される。非選択電圧も、電位生成回路8によって、生成される。
【0133】
尚、非選択電圧も、読み出し電圧Vrdと同様に、本実施形態の抵抗変化素子20が含む金属不純物が電界拡散しない大きさに設定される。また、選択ワード線に接続された非選択セルユニットの端子間の電位差、及び、選択ビット線に接続された非選択セルユニットの端子間の電位差が、実質的に0Vになるように、非選択ワード線及び非選択ビットに線に印加される非選択電圧の大きさが設定される。
【0134】
図7の回路構成のメモリセルアレイM1において、選択セルユニット内のダイオード30に順バイアスを印加する場合、ステートマシーン8及びロウ/カラム制御回路3,4によって、選択ワードがアノード側(高電位側)に設定され、選択ビット線がカソード側(低電位側)に設定される。
【0135】
図8及び図9に示されるセルユニットCUによれば、金属不純物24が低電位の制御線側の抵抗膜21内に存在する場合に、金属不純物24に起因する不純物準位を経由して、電子が、選択ビット線側から選択ワード線側へ移動する。この結果として、順バイアスが印加されたダイオード30を経由して、選択ワード線から選択ビット線に向かって、読み出し電流が流れる。
【0136】
これに対して、金属不純物24が高電位の制御線側の抵抗膜22内に存在する場合、電子の供給源側(ダイオード側)に不純物準位が無いので、電子が抵抗膜21のバンドギャップを超えられず、電子は抵抗変化素子20内をほとんど移動しない。この結果として、ダイオードに順バイアスが印加されたとしても、選択ワード線と選択ビット線との間にほとんど電流は流れない。
【0137】
これらの読み出し電流の大きさの違いから、選択セルユニット内の抵抗変化素子の抵抗値を判別できる。
【0138】
このように、図6乃至図8に示される回路構成のメモリセルアレイM1及びセルユニットにおいて、金属不純物24が低電位の制御線側の抵抗膜21内に存在する場合に、抵抗変化素子20は低抵抗状態(セット状態)を示し、金属不純物24が高電位の制御線側の抵抗膜22内に存在する場合に、抵抗変化素子20は高抵抗状態(リセット状態)を示す。
【0139】
これによって、選択セルユニット内のメモリ素子としての抵抗変化素子20の抵抗状態に応じて、その抵抗変化素子20が記憶しているデータが、読み出される。
【0140】
以上のように、本実施形態の抵抗変化素子20を用いた抵抗変化型メモリにおいて、ステートマシーン(制御回路)8の制御によって、メモリ素子としての抵抗変化素子20の抵抗状態を判別し、データを読み出すことができる。
【0141】
次に、本実施形態の抵抗変化素子20を用いた抵抗変化型メモリの書き込み/消去動作について説明する。本実施形態の抵抗変化素子は、バイポーラ動作で駆動する。それゆえ、抵抗変化素子20を高抵抗状態に変化させる場合と抵抗変化素子20を低抵抗状態に変化させる場合とで、極性が反対の電圧が、選択セルユニット、選択ワード線及び選択ビット線に印加される。
【0142】
書き込み/消去動作において、読み出し動作と同様に、入力されたコマンド信号CMD及びアドレス信号ADRに基づいて、ステートマシーン8が、ロウ/カラム制御回路3,4及び電位生成回路10の動作を制御する。
ロウ制御回路3は、アドレス信号ADRが示すワード線を選択し、カラム制御回路4は、アドレス信号ADRが示すビット線を選択する。電位生成回路10は、書き込み動作(セット動作)時においてセット電圧Vsetを生成し、消去動作(リセット動作)時においてリセット電圧Vresetを生成する。また、電位生成回路10は、非選択ワード線及び非選択ビット線に印加する非選択電位を生成する。
【0143】
セット動作時において、ステートマシーン8は、ロウ/カラム制御回路3,4及び電位生成回路10を制御して、セット電圧Vset(Vset>0)を選択ワード線に印加し、グランド電圧(0V)を選択ビット線に印加する。これによって、選択ワード線側から選択ビット線側に向かう電界が選択セルユニットに印加される。図8及び図9に示されるセルユニットにおいて、イオンの電界拡散によって、選択ワード線側(アノード側)の抵抗膜22内のイオン化した金属不純物(金属イオン)24が、障壁膜23を超えて、選択ビット線側(カソード側)の抵抗膜21内に移動する。
【0144】
一方、リセット動作時において、ステートマシーン8は、ロウ/カラム制御回路3,4及び電位生成回路10を制御して、リセット電圧Vresetを選択ワード線に印加し、グランド電圧を選択ビット線に印加する。バイポーラ動作の抵抗変化素子のセット電圧とリセット電圧とは反対の極性を有するため、この場合において、リセット電圧Vresetは、負の電圧(Vreset<0)であり、例えば、“−Vset”の関係を有する。
【0145】
これによって、選択ビット線側から選択ワード線側に向かう電界が選択セルユニットに印加される。図8及び図9に示されるセルユニットにおいて、イオンの電界拡散によって、選択ビット線側(アノード側)の抵抗膜21内の金属イオン24が、障壁膜23を超えて、選択ワード線側(カソード側)の抵抗膜22内に移動する。
【0146】
但し、セット電圧とリセット電圧とで極性が互いに反対であれば、セルユニット内のダイオードによる電圧降下を考慮して、リセット電圧Vresetの大きさ(電圧値)は、セット電圧Vsetの大きさと異なってもよい。また、セルユニットに印加される電圧の極性がリセット動作と反対であればよいので、選択ビット線に正のリセット電圧Vreset(Vreset>0)が印加され、選択ワード線にグランド電圧が印加されてもよい。
【0147】
このように、メモリ素子としての抵抗変化素子20に対するセット動作(書き込み動作)及びリセット動作(消去動作)が、バイポーラ動作によって、実行される。
【0148】
なお、セット動作及びリセット動作における非選択電圧の大きさは、非選択ワード線−非選択ビット線間の非選択セルユニット、選択ワード線−非選択ビット線間の非選択セルユニット、或いは、非選択ワード線−選択ビット線間の非選択セルユニットに対して、0V又は金属不純物24が電界拡散する電界拡散電圧より小さい電圧が印加されるように、適宜設定される。その非選択電圧が、非選択ワード線及び非選択ビット線に印加される。これによって、2つの抵抗膜間の金属不純物24の移動に起因して非選択セルユニットに対してセット動作及びリセット動作が実行される動作不良が、低減される。
【0149】
以上のように、本実施形態の抵抗変化素子20を用いた抵抗変化型メモリにおいて、メモリ素子としての抵抗変化素子20の抵抗状態を、ステートマシーン(制御回路)8の制御によって変化させることができる。
【0150】
本実施形態の抵抗変化素子20において、セット動作とリセット動作は、抵抗変化素子に印加される電界の大きさに依存する。それゆえ、セルユニット内のダイオードの順バイアス時における電流の大きさと逆バイアス時における電流の大きさとの違いの影響をほとんど受けずに、バイポーラ動作の抵抗変化素子のセット動作とリセット動作とを正常に実行できる。
【0151】
図10は、抵抗変化素子の抵抗状態とデータとの対応例を示すグラフである。図10の(a)及び(b)において、グラフの横軸は抵抗値の大きさに対応し、グラフの縦軸はある抵抗値における抵抗変化素子の分布(存在確率)に対応する。
【0152】
図10の(a)に示されるように、2値メモリ(SLC : Single Level cell)は、本実施形態の抵抗変化素子20の抵抗値の大きさ(分布)に応じて、1ビットのデータ、つまり、“0”又は“1”の2値を記憶する。
【0153】
例えば、図10の(a)に示す例では、抵抗変化型記憶素子の低抵抗状態の分布に対して、“0”データが割り付けられ、抵抗変化型記憶素子の高抵抗状態の分布に対して、“1”データが割り付けられる。そして、例えば、“0”データが書き込み(プログラム)レベルとして設定され、“1”データが消去レベルとして設定される。そして、2つのしきい値レベル間に設定された判定レベルRLに基づいて、抵抗変化素子が記憶するデータが判定される。上述の例において、判定レベルRLは、低電位側となっている選択ビット線の電位の変動、又は、選択ビット線を流れる電流の大きさに基づいて、適宜設定される。
【0154】
また、本実施形態の抵抗変化素子20は、多値メモリ(MLC : Multi Level cell)として用いることができる。
【0155】
図10の(b)に示されるように、多値メモリにおいて、抵抗値の大きさに応じて、複数の書き込みレベルが設定される。図10の(b)には、4値メモリの例が示されている。4値メモリは、2ビットのデータを記憶する。
【0156】
4値メモリにおいても、2値メモリと同様に、抵抗値の大きさに応じて、4値(2ビット)のデータが抵抗変化素子に割り付けられている。4値メモリの場合、“00”、“01”及び“10”が書き込みレベルとして設定され、“11”が消去レベルとして設定される。図10の(b)において、例えば、抵抗値の小さい順に、“01”、“00”、“10”及び“11”が、抵抗値に対する素子の各分布に割り付けられている。そして、各しきい値レベル間において、2値メモリと同様に、データ(抵抗値)の判定レベルRL1,RL2,RL3がそれぞれ設定される。
【0157】
第1の実施形態の抵抗変化素子20は、2つの抵抗膜21,22内の金属不純物(24の濃度を、素子20に印加される電圧によって制御できる。つまり、本実施形態の抵抗変化素子に印加される電圧の大きさ(電圧値)、その電圧の印加時間(パルス幅)を、書き込むデータに応じて調整することによって、図10の(b)に示されるように、2つの抵抗膜21,22に含まれる金属不純物濃度を変えることができる。その結果として、読み出し動作時にカソード側の抵抗膜22内に生じる不純物準位の量(個数)も、電圧の大きさ/パルス幅によって、制御できる。それゆえ、本実施形態の抵抗変化素子20において、1つの抵抗変化素子を、3以上の抵抗状態に変化させることが可能である。したがって、本実施形態の抵抗変化素子20は、多値メモリとしての動作が可能であり、メモリ容量を容易に高密度化できる。
【0158】
以上のように、図5乃至図10に示されるように、第1の実施形態の抵抗変化素子20は、抵抗変化型メモリに適用できる。本実施形態の抵抗変化素子20を用いることによって、特性が向上した抵抗変化型メモリを提供できる。
【0159】
(c) 製造方法
図11乃至図16を用いて、第1の実施形態の抵抗変化素子20の製造方法について、説明する。尚、ここでは、抵抗変化素子の製造方法に加えて、適用例で示したクロスポイント型メモリセルアレイの製造方法についても、説明する。図11乃至図16に示される各製造工程において、基板表面に対して平行方向に沿う断面工程図が、それぞれ示されている。
【0160】
ここでは、抵抗変化素子の抵抗膜にSiが用いられ、抵抗変化素子の障壁膜にSiO2が用いられた場合の製造方法について、説明する。
【0161】
図11に示されるように、基板(例えば、層間絶縁膜)11上に、制御線としての配線層(例えば、タングステン層)50Aが、スパッタ法を用いて、堆積される。配線層50A上に、抵抗変化素子の電極としてのTiN膜29Aが形成される。例えば、層間絶縁膜11下方の半導体基板上面に、例えば、電界効果トランジスタなどの抵抗変化型メモリの構成素子が、形成されている。
【0162】
Si膜22A、SiO2膜23A及びSi膜21Aが、LPCVD(Low Pressure Chemical Vapor Deposition)法又はPECVD(Plasma-enhanced CVD)法などの膜堆積技術を用いて、TiN膜28A上に堆積される。
【0163】
Si膜21A,22Aの膜厚は、それぞれ、0.5〜40nmの範囲であることが好ましい。但し、2つのSi膜21A,22Aが同じ膜厚である必要はない。
障壁膜としてのSiO2の膜厚は、例えば、0.5〜30nmの範囲であることが好ましい。但し、障壁膜23Aの膜厚は、抵抗変化素子に電圧が印加されていない場合、又は、読み出し電圧が印加された場合において、後の工程で添加される金属不純物が2つのSi膜21,22間で拡散しない厚さに設定される。
尚、これらの膜21A,22A,23Aの膜厚は、本実施形態の製造方法によって形成される抵抗変化素子の基板表面に対して平行方向の寸法に依存して、変化する。
【0164】
2つのSi膜21A,22Aのいずれか一方(ここでは、Si膜21A)が、堆積されている間に、in−situで、金属不純物(ここでは、Cu)24を含むガス81が、Siの原料ガス80としてのSiH4やSi2H6などに混合される。これによって、Si膜21A,22Aのいずれか一方に、抵抗膜内で電界拡散する金属不純物としてのCu原子24が添加される。Si膜21A,22A中に含まれる金属不純物(Cu)24の濃度は、Cuを含むガスとSiの原料ガスとの混合比を調整することによって、制御される。
【0165】
但し、図12に示されるように、イオン注入法によって、添加される金属不純物の濃度を制御して、Cuイオン82が、堆積後のSi膜21A内に導入されてもよい。
【0166】
また、図13に示されるように、金属膜(ここでは、Cu膜)83が、例えば、スパッタ法によって、Si膜22A上に形成される。この後、熱処理が実行されることによって、Cu膜83の構成原子であるCu原子24が、Si膜21A内に、熱拡散されてもよい。Si膜21Aに添加されるCu原子の濃度は、熱処理の時間又は温度によって制御される。残存したCu膜83は剥離される。但し、残存したCu膜83は、本実施形態の抵抗変化素子の電極の一部として、Si膜21A上に残存されてもよい。
【0167】
尚、ここでは、金属不純物24として、Cuが用いられている。但し、Ag、Niなどが、Cuの代わりに金属不純物として用いられてもよい。例えば、Agは、Cuに比較して、Siとの化合物を形成しにくいため、抵抗変化型メモリの製造プロセスに応じて、Agが金属不純物としてSi膜内に添加されることが好ましい場合もある。
【0168】
図14に示されるように、抵抗変化素子の電極としての導電層28Aが、Si膜21A上に堆積される。導電層28Aは、例えば、TiNである。但し、抵抗変化素子の電極を形成するための導電層28A,29Aは、TiNに限定されず、抵抗膜21A(ここでは、Si膜)と反応せず、且つ、注入される金属不純物24と反応しない材料であれば、他の材料が用いられてもよい。例えば、TaN、NbN、WN、MoN、WSiなどの材料が、電極を形成するため材料に用いられる。また、導電層28Aは、単層構造に限定されず、2種類以上の導電体の積層構造であってもよい。
【0169】
例えば、導電層28A上に、低電界電流制限素子(例えば、ダイオード)を形成するための構成部材30Aが、堆積される。例えば、構成部材30Aの底部とTiN膜29Aとの間に、導電層38Aが形成され、構成部材30A上に、導電層39Aが形成される。
【0170】
導電層38A,39Aは、ダイオードの電極、又は、接着層、拡散防止層などとして用いられる。
【0171】
基板11上に積層されたセルユニットの構成部材上に、レジスト膜(図示せず)が塗布される。このレジスト膜が、フォトリソグラフィー技術によってパターニングされた後、パターニングされたレジスト膜をマスクとして、RIE(Reactive Ion Etching)法が実行される。
【0172】
これによって、図15に示されるように、本実施形態の抵抗変化素子及びセルユニットを形成するための積層体100が、基板11上に形成される。複数の積層体100は、エッチングによって、例えば、第2方向に分割されている。そして、積層体100は、第1方向に延在している。互いに隣接する2つの積層体100は、第2方向において、間隔d1を有して、隣接している。
【0173】
積層体100の形成と同時に、配線層が加工され、第2方向に分割された複数の制御線50が、基板11上に形成される。制御線50は、第1方向に延在する。
【0174】
積層体100は、抵抗変化素子の構成部材20Aとダイオードの構成部材30Bとを含んでいる。積層体100及び制御線50の形成によって、第3方向における積層体100の上部と基板11表面との間に、セルユニットの高さ(第3方向の寸法)h1に起因した段差が生じる。
【0175】
この後、図16に示されるように、第1方向に延在する積層体100が、第1方向に分割される。この加工の際、第1方向に延在する制御線50が、分断されないように、エッチング条件(例えば、エッチング選択比)が制御される。これによって、制御線50上に、抵抗変化素子20とダイオード30とを含むセルユニットが形成される。
【0176】
形成された積層体(セルユニット)の側面が覆われるように、側壁膜(例えば、SiN膜)40が、積層体100の側面上に形成される。側壁膜としてのSiN膜40は、Si膜21,22内のCu原子24の外部拡散を抑制する材料である。これによって、金属不純物としてのCu原子24が、Si膜21,22の外部に拡散することを、抑制できる。側壁膜40の材料は、SiNに限らず、Al2O3やTaOx(0<x≦2)でもよい。
【0177】
この後、隣接するセルユニット間に、層間絶縁膜89が埋め込まれる。そして、セルユニットCU及び層間絶縁膜89上に、第2の方向に延在する制御線(図示せず)が、スパッタ法、フォトリソグラフィー及びRIE法を用いて、形成される
尚、図6のクロスポイント型メモリセルアレイにおいて、製造工程の簡略化のため、セルユニットとしての積層体100を第1方向に分割するエッチングは、積層された2つのメモリセルアレイの構成部材に対して、同時に実行されてもよい。
【0178】
即ち、図15に示される工程の後、第1方向に延在する積層体が第1方向に分割されずに、側壁膜40及び層間絶縁膜89が、隣接する積層体100A間に形成される。そして、層間絶縁膜及び積層体100A上に、制御線(ここでは、ビット線)を形成するための配線層が、堆積される。その配線層上に、第2のメモリセルアレイのための構成部材が、図11乃至図14に示された手法と実質的に同じ手法で、堆積される。
【0179】
この後、第2のメモリセルアレイの構成部材と第1のメモリセルアレイの積層体100Aとを第1方向に分割するためのパターニング及びエッチングが、実行される。これによって、第1のメモリセルアレイを加工するための1つの工程が、第1のメモリセルアレイ上に積層された第2のメモリセルアレイを加工するための工程と、共通に実行される。
【0180】
これと同時に、積層された2つのメモリセルアレイに挟まれた配線層も、2つのメモリセルアレイの第1方向に対する加工と同時に、加工される。それゆえ、第2方向に延在する制御線が、第1及び第2のメモリセルアレイの第1方向に対する加工と同時に形成される。
【0181】
このように、n番目(n>0)のメモリセルアレイ(セルユニット)を形成するための加工と同時に、n+1番目のメモリセルアレイを形成するための加工が、実行される。これによって、下層のメモリセルアレイを第1及び第2方向に加工した後、上層のメモリセルアレイを形成する場合に比較して、製造工程が簡略化できる。
【0182】
尚、制御線及びセルユニットを形成するためのマスクは、レジストを用いずに、側壁加工技術を用いて形成されてもよい。
【0183】
以上の製造工程が所定の数のメモリセルアレイが積層されるまで繰り返されることによって、図6乃至図10に示された抵抗変化型メモリが、形成される。
【0184】
上述の製造方法によって、2つの抵抗膜21,22と、2つの抵抗膜21,22に挟まれた障壁膜23と、抵抗膜21,22内の金属不純物24を含む抵抗変化素子20が形成される。
【0185】
すなわち、図11乃至図16に示された製造方法によって、メモリ素子としての抵抗変化素子に対する書き込み及び消去動作時において、電界拡散電圧Vset,Vresetの印加による金属不純物24の電界拡散によって、2以上の抵抗状態に変化する抵抗変化素子20を形成できる。
【0186】
本実施形態の抵抗変化素子20に対して電界が印加されない場合、又は、素子20に対して電界拡散電圧より低い電圧(例えば、読み出し電圧Vrd)が印加された場合、抵抗膜21,22に挟まれた障壁膜23によって、金属不純物24の移動は阻害される。それゆえ、上記の製造方法によれば、データ保持特性が改善され、信頼性の高いメモリ素子としての抵抗変化素子20を提供できる。
【0187】
また、上述のように、本実施形態の抵抗変化素子20は、その製造工程に、フォーミング工程が必要ない。それゆえ、本実施形態の抵抗変化素子20によれば、抵抗変化型メモリの製造工程及び製造コストを低減できる。
【0188】
なお、本実施形態において、本実施形態の抵抗変化素子20のみを単独で形成する場合には、図14及び図15に示される製造工程においてダイオード30の構成部材30A,38A,39Aを形成する工程を省略すればよい。
【0189】
以上のように、本実施形態の抵抗変化素子の製造方法によれば、特性が向上した抵抗変化素子を形成できる。これとともに、本実施形態の抵抗変化素子を含む抵抗変化型メモリを提供できる。
【0190】
(2) 第2の実施形態
図17を用いて、第2の実施形態の抵抗変化素子について、説明する。尚、ここでは、第2の実施形態と第1の実施形態との相違点について、主に説明し、第2の実施形態と第1の実施形態との共通点については、必要に応じて説明する。
【0191】
図17は、本実施形態の抵抗変化素子20Xを用いたセルユニットCUの断面構造を示している。図17に示されるセルユニットCU(抵抗変化素子20X)は、ワード線50及びビット線59に対して、図7乃至図9に示されるセルユニットと実質的に同じ接続関係を有している。
【0192】
第2の実施形態の抵抗変化素子20Xにおいて、第1及び第2の抵抗膜21N,22Pは、例えば、Siからなる。障壁膜23Xの材料は、例えば、TiOx(0<x≦2)である。
【0193】
第1及び第2の抵抗膜としてのSi膜21N,22Pは、ドナー又はアクセプタとしての不純物(ドナー不純物/アクセプタ不純物とよぶ)を含んでいる。
【0194】
例えば、抵抗膜としてのSi膜22Pには、アクセプタ不純物としてのB(ボロン)がドーピングされる。第2の抵抗膜としてのSi膜21Nには、ドナー不純物としてAs(砒素)又はP(燐)がドーピングされる。
【0195】
このように、ドナー不純物が第1の抵抗膜21Nにドーピングされることによって、その抵抗膜21Nは、n型(第1の伝導型)の伝導性を示す半導体層(ここでは、n型Si膜)となる。また、アクセプタ不純物が第2の抵抗膜22Pにドーピングされることによって、その抵抗膜22Pは、p型(第2の伝導型)の伝導性を示す半導体層(ここでは、p型Si膜)となる。
【0196】
障壁膜23XとしてのTiOx膜は、抵抗膜21N,22P内に添加された金属不純物(例えば、Cu原子)24の熱拡散を抑制し、低電界駆動時におけるCu原子(Cuイオン)の拡散の障壁として機能する。TiOxは、n型の伝導性を示す半導体層である。
【0197】
第2の実施形態の抵抗変化素子20Xにおいて、抵抗膜21N,22P及び障壁膜23Xは、p型又はn型の半導体を用いて、形成される。それゆえ、抵抗変化素子20Xに含まれるp型Si/n型TiO2/n型Siの積層構造は、PN接合ダイオードを形成している。したがって、第2の実施形態の抵抗変化素子20Xは、メモリ素子としての機能に加え、整流素子としての機能も有する。
【0198】
この場合、第2の実施形態の抵抗変化素子20Xの抵抗変化素子を用いた抵抗変化型メモリにおいて、セルユニットCUは、メモリ素子(抵抗変化素子)とは別途の構造体としてのダイオードを含まない。
【0199】
すなわち、図17に示されるように、本実施形態の抵抗変化素子20Xを用いたセルユニットCuにおいて、抵抗変化素子20Xとは別途の構造体のダイオードは、ビット線BL及びワード線WL間に設けられていない。抵抗変化素子20Xの一端(電極29)は、制御線50に直接接触し、抵抗変化素子20Xの他端(電極28)は、制御線59に直接接触する。
【0200】
但し、電極29と制御線50との間、及び、電極28と制御線59との間に、自然酸化膜や自然窒化膜などが、介在していてもよい。また、電極29と制御線50との間、及び、電極28と制御線59との間に、接着層や拡散防止層などの導電体が設けられてもよい。
【0201】
例えば、データの読み出し時、選択セルユニット内のダイオードに対して順バイアスが印加される。それゆえ、本実施形態の抵抗変化素子20Xにおいて、図3及び図4に示される動作原理に基づくと、金属不純物24が、ダイオードのカソードであるn型の抵抗膜21N内に存在する場合に、不純物準位を介した電子の供給によって、順バイアス方向におけるダイオードの出力電流は、増大する。したがって、本実施形態の抵抗変化素子20Xは、金属不純物24がn型の抵抗膜21N内に存在する場合に、低抵抗状態を示す。
【0202】
これに対して、金属不純物24が、ダイオードのアノードであるp型の抵抗膜22P内に存在する場合に、不純物準位を介した電子の供給は生じず、順バイアス方向におけるダイオードの出力電流は、金属不純物24がn型の抵抗膜21N内に存在する場合に比較して、低減する。したがって、本実施形態の抵抗変化素子20Xは、金属不純物24がp型の抵抗膜22P内に存在する場合に、高抵抗状態を示す。
【0203】
第2の実施形態の抵抗変化素子20Xは、第1の実施形態の抵抗変化素子20と同様に、図5乃至図10に示した抵抗変化型メモリに適用できる。
【0204】
図6及び図7に示されるクロスポイント型のメモリセルアレイにおいて、選択された抵抗変化素子(選択セルユニット)を駆動するためのセット/リセット/読み出し電圧(選択電圧とよぶ)が印加された場合、選択ビット線及び選択ワード線に接続された非選択のセルユニット(半選択セルユニットとよぶ)にも、選択電圧が印加されてしまう。そのため、半選択セルユニット及び非選択セルユニット内に電流が流れるのを抑制するために、図7乃至図9に示されるように、クロスポイント型メモリセルアレイのセルユニットにおいて、抵抗変化素子にダイオードが直列接続されている。
【0205】
第2の実施形態の抵抗変化素子20Xのように、メモリ素子としての抵抗変化素子20X自身に整流機能を持たせることによって、別途の構造体としてのダイオードをワード線及びビット線間に設ける必要がない。それゆえ、第2の実施形態の抵抗変化素子20Xを用いた抵抗変化型メモリは、ダイオードを形成する工程を削減でき、抵抗変化型メモリの製造コストを削減できる。
【0206】
これに加えて、本実施形態の抵抗変化素子20Xにおいて、抵抗変化素子とは別途にダイオードを形成する必要がないので、本実施形態において、セルユニットCUの高さh2は、抵抗変化素子とダイオードとの積層体からなるセルユニットに比較して、低減する。そのため、図15に示されるような積層体100Aと基板11との段差を小さくでき、アスペクト比h1/d1を低減できる。これによって、メモリセルアレイの加工の困難度を大幅に低減できる。特に、積層された2つのメモリセルアレイを同時に加工する製造工程において、セルユニットのアスペクト比を低減できる効果は大きい。これに伴って、図15に示されるような隣接する積層体100間の間隔d1を小さくすることもできるため、ある面積に対するメモリセルアレイの記憶密度を向上でき、ビットコストを低減できる。
【0207】
第2の実施形態の抵抗変化素子20X及びその抵抗変化素子20Xを含む抵抗変化型メモリの製造方法は、ドナー/アクセプタ不純物が堆積されたSi膜にドーピングされる工程が追加されるのみで、実質的な製造工程は、図11乃至図16に示された工程と同じである。
【0208】
なお、第2の実施形態の抵抗変化素子20Xにおいて、TiOx膜が障壁膜として用いられている。TiはSiに比較して、ギブスの酸化物の生成自由エネルギー(Gibbs free energy)の絶対値が大きい。そのため、本実施形態の抵抗変化素子20X及び抵抗変化素子20Xを含む抵抗変化型メモリの製造工程において、プロセス中の熱処理が高温になっても、SiがTiOxを還元させることはない。したがって、本実施形態の抵抗変化素子20Xによれば、高い耐熱性を有する抵抗変化素子を提供できる。
【0209】
尚、抵抗膜を形成するための半導体の構成元素と障壁膜の構成元素との酸化還元反応を抑制できる組み合わせであれば、本実施形態で述べた材料(Si及びTiOx)に限定されない。また、障壁膜は、N型の半導体材料に限定されず、P型の半導体材料であってもよい。
【0210】
以上のように、第2の実施形態の抵抗変化素子20Xによれば、第1の実施形態と同様に、抵抗変化素子の特性を向上できる。これに加えて、第2の実施形態の抵抗変化素子20Xによれば、抵抗変化型メモリの製造コストを低減できる。
【0211】
[その他]
本実施形態において、抵抗変化素子の第1及び第2の膜のことを、抵抗膜と述べたが、第1及び第2の膜のことを、格納層とよんでもよい。
【0212】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0213】
20,20X:抵抗変化素子、21,22,21N,22P:抵抗膜、23,23X:障壁膜、24:金属不純物、40:側壁膜、CU:セルユニット。
【技術分野】
【0001】
本発明の実施形態は、抵抗変化素子に関する。
【背景技術】
【0002】
抵抗変化型メモリは、微細化による悪影響を受けにくく、大容量化も可能であるため、次世代の不揮発性メモリとして注目されている。
【0003】
抵抗変化型メモリは、メモリ素子としての抵抗変化素子の抵抗値の可逆的な変化を、データの記憶及び判別に利用している。抵抗変化素子の抵抗値は、例えば、2つの電極に挟まれた抵抗変化膜に電圧を印加し、抵抗変化膜に電流を流すことによって、高抵抗状態から低抵抗状態、又は、低抵抗状態から高抵抗状態に変化する。抵抗変化素子の抵抗状態を高抵抗状態から低抵抗状態へ変化させる動作は、セット動作とよばれ、抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態へ変化させる動作は、リセット動作とよばれる。
【0004】
抵抗変化素子の抵抗変化膜として、遷移金属酸化膜などが提案されている。それらの抵抗変化膜は、形成直後の初期状態では、高い抵抗値(絶縁体)を示す。それゆえ、遷移金属酸化膜を抵抗変化膜に用いた抵抗変化型メモリの製造工程において、電圧を調整しながら抵抗変化素子に電流を流し、抵抗変化膜内にフィラメントとよばれる微細な電流経路を形成することによって、抵抗変化膜を低い抵抗値に変化させるフォーミングとよばれる工程が、実行される。
【0005】
遷移金属酸化膜が抵抗変化膜に用いられた抵抗変化型メモリにおいて、フォーミングに時間がかかる問題、フォーミング時やセット動作時に大きな電流が流れることによって抵抗変化膜を破壊する問題、低抵抗状態時の抵抗値が低くなりすぎた素子に対して、リセット動作が実行される場合に、大きな電流が回路内を流れ、駆動素子や保護素子を破壊する問題、セット動作やリセット動作時において電圧値及び電流値が変動する問題、セット電圧とリセット電圧との差が小さいと、読み出し動作時の判定電位を設定できない問題などがある。
【0006】
また、フォーミングによって形成されたフィラメントの一部の酸化や金属酸化膜の再破壊によって、抵抗変化素子の抵抗値を変化させる場合、データの書き換え回数の増大とデータ保持時間の長期間化がトレードオフの関係にある。それゆえ、メモリ素子としての抵抗変化素子の信頼性を確保できない可能性がある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2010−62247号公報
【特許文献2】米国特許出願公開第2008/0090337号明細書
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の実施形態は、特性の向上した抵抗変化素子を提案する。
【課題を解決するための手段】
【0009】
本実施形態の抵抗変化素子は、第1の電極に隣接する第1の膜と、第2の電極に隣接する第2の膜と、前記第1の膜と前記第2の膜との間に挟まれた障壁膜と、前記第1又は第2の膜内に添加される金属不純物と、を具備し、前記金属不純物は、前記第1及び第2の電極間に印加された第1の電圧に起因する第1の電界の向きに応じて、前記第1及び第2の膜間を双方向へ移動し、前記金属不純物が前記第1の膜に存在する場合に、低抵抗状態を示し、前記金属不純物が前記第2の膜に存在する場合に、高抵抗状態を示す。
【図面の簡単な説明】
【0010】
【図1】第1の実施形態の抵抗変化素子の構造を示す断面図。
【図2】第1の実施形態の抵抗変化素子の抵抗状態を説明するための図。
【図3】第1の実施形態の抵抗変化素子の動作を説明するための図。
【図4】第1の実施形態の抵抗変化素子の動作を説明するための図。
【図5】第1の実施形態の抵抗変化素子の適用例を説明するための図。
【図6】クロスポイント型メモリセルアレイの構造を示す鳥瞰図。
【図7】メモリセルアレイの等価回路図。
【図8】セルユニットの構造を示す鳥瞰図。
【図9】セルユニットの構造を示す断面図。
【図10】抵抗変化素子の抵抗状態とデータとの対応関係の一例を示す図。
【図11】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図12】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図13】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図14】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図15】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図16】抵抗変化素子の製造方法の一工程を示す断面工程図。
【図17】第2の実施形態の抵抗変化素子の構造について、説明する。
【発明を実施するための形態】
【0011】
以下、図面を参照しながら、実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【0012】
[実施形態]
(1) 第1の実施形態
図1乃至図16を参照して、第1の実施形態の抵抗変化素子について、説明する。
【0013】
(a) 基本例
図1乃至図3を用いて、第1の実施形態の抵抗変化素子20の基本例について、説明する。
【0014】
図1は、第1の実施形態の抵抗変化素子の基本構造の断面構造を示している。
図1に示されるように、本実施形態の抵抗変化素子20は、第1の膜21と、第2の膜22と、2つの膜21,22に挟まれる障壁膜23とを含む。以下において、抵抗変化素子20内で障壁膜23を挟んでいる膜21,22のことを、第1及び第2の抵抗膜21,22とよぶ。
【0015】
抵抗膜21,22と障壁膜とからなる積層体は、2つの電極28,29に挟まれている。第1の電極28は、第1の抵抗膜21に隣接する。第2の電極29は、第2の抵抗膜22に隣接する。
【0016】
不純物24は、第1又は第2の抵抗膜21,22に添加される。不純物24は、例えば、金属原子である。以下では、抵抗膜21,22に不純物24として添加された金属原子のことを、金属不純物24とよぶ。金属不純物24は、電極28,29間に印加された所定の大きさ以上の電圧(第1の電圧)によってイオン化する。そして、その電圧による電界の向きに応じて、2つの抵抗膜21,22間を移動する。以下では、金属不純物24が、抵抗膜21,22内及び2つの抵抗膜21,22間で、電界によって拡散する(移動する)ことを、電界拡散とよぶ。
【0017】
第1及び第2の抵抗膜21,22の材料は、バンドギャップを有する材料、つまり、絶縁体又は半導体である。例えば、Si、SiO2、SiCO、Ge、TiOx、C、SiGeなどから選択される少なくとも1つの材料が、抵抗膜21,22の材料として用いられる。第1及び第2の抵抗膜21,22は、それぞれ異なる材料が用いられてもよい。
【0018】
障壁膜23は、抵抗変化素子20の端子間に電位差が印加されていない状態又は端子間の電位差が小さい場合において、2つの抵抗膜21,22間の金属不純物の拡散(例えば、熱拡散)を抑制する。障壁膜23が上記の金属不純物24の拡散を抑制する機能を有していれば、障壁膜23の材料は、絶縁膜、半導体、金属、金属化合物など、いずれの材料が用いられてもよい。例えば、SiOx、SiNx、SiCx、TiOx、TiNx、Ta、TaOx、TaNx、Nb、NbOx、NbNx、W、WOx、WnNx(例えば、x=1〜2)などから選択される少なくとも1つの材料が、障壁膜23の材料に用いられる。
【0019】
本実施形態において、障壁膜23が単層構造を有している場合について、主に説明するが、障壁膜23は積層構造を有していてもよいのは、もちろんである。
【0020】
抵抗膜21,22に添加される金属不純物24は、抵抗膜21,22に電界が印加された際に、抵抗膜21,22内及び2つの抵抗膜21,22間で電界拡散しやすい元素であることが好ましい。また、金属不純物24は、抵抗膜21,22と化学反応しにくい元素、抵抗膜21,22の構成原子と格子置換しにくい元素であることが好ましい。抵抗膜21,22内の金属不純物24として、例えば、Cu、Ag、Niなどから選択される少なくとも1つの元素が、用いられる。
【0021】
抵抗変化素子20の電極28,29の材料は、例えば、TiNである。但し、抵抗膜21,22と化学的に反応しない材料、及び、金属不純物24と化学的に反応しない材料であれば、電極28,29の材料は、TiNに限定されない。例えば、TaNx、NbNx、WNx、MoNx、WSixなどから選択される少なくとも1つの材料が、電極28,29の材料として用いられてもよい。また、第1の電極28の材料が、第2の電極29の材料と同じでなくともよい。各電極28,29が接続される配線及び他の素子との接触抵抗を考慮して、第1の電極28と第2の電極29とで、それぞれ異なる材料が用いられてもよい。また、電極28,29は、積層構造を有していてもよい。
【0022】
本実施形態の抵抗変化素子20において、メモリ素子としての抵抗変化素子に対するデータの書き込み時又は消去時、金属不純物24は、抵抗変化素子20の端子(電極28,29)間に印加された所定の大きさ以上の電位差によって、イオン化する。イオン化した金属不純物24は、端子間に発生する電界の向きに応じて、第1の抵抗膜21から第2の抵抗膜22へ、或いは、第2の抵抗膜21から第1の抵抗膜22へ、障壁膜23をトンネリングして、移動する。
【0023】
そして、本実施形態の抵抗変化素子20に対するデータの読み出し(抵抗値の判別)時、金属不純物24が抵抗膜21内又は抵抗膜22内に存在するかによって、抵抗変化素子20は、異なる大きさの抵抗値を示す。尚、データ書き込み時及び消去動作以外において、金属不純物24の2つの抵抗膜21,22間の移動は、障壁膜23の存在によって抑制される。障壁膜23の膜厚は、書き込み動作及び消去動作時における金属不純物24の電界拡散を妨げない厚さに設定され、且つ、書き込み動作及び消去動作時以外における金属不純物24の拡散を抑制する厚さに設定されている。
【0024】
図2は、本実施形態の抵抗変化素子20の低抵抗状態及び高抵抗状態をそれぞれ示す模式図である。ここで、本実施形態の抵抗変化素子20の抵抗値の判別時において、電極28を低電位側(カソード側)とし、電極29が高電位側(アノード側)とする。
【0025】
図2の(a)のように、本実施形態の抵抗変化素子20において、カソード側の電極28に隣接する第1の抵抗膜21に、金属不純物24が存在する場合、抵抗変化素子20は低抵抗状態(書き込み状態、オン状態、又は、セット状態ともよばれる)を示す。
【0026】
図2の(b)のように、本実施形態の抵抗変化素子20において、アノード側の電極29に隣接する第2の抵抗膜22内に、金属不純物24が存在する場合、抵抗変化素子20は高抵抗状態(消去状態、オフ状態、又は、リセット状態ともよばれる)を示す。
【0027】
以下では、データの読み出し時において、カソード側となる抵抗膜21のことを、カソード膜21とよび、アノード側となる抵抗膜のことをアノード膜22とよぶこともある。
【0028】
図3及び図4を用いて、第1の実施形態の抵抗変化素子20の動作原理について説明する。
【0029】
図3を用いて、本実施形態の抵抗変化素子20のデータ読み出し(抵抗値の判別)について、説明する。
【0030】
図3の(a)及び(b)は、読み出し動作時における抵抗変化素子20の各膜のバンド図を模式的に示している。図3の(a)は、読み出し動作時においてカソード側の抵抗膜21内に、金属不純物24が存在している場合を示し、図3の(b)は、読み出し動作時にアノード側の抵抗膜22内に、金属不純物24が存在している場合を示している。
【0031】
データの読み出し時、電極28がカソード側、電極29がアノード側に設定されるように、抵抗変化素子20の端子間に、電圧(以下、読み出し電圧とよぶ)Vrdが印加される。読み出し電圧Vrdの大きさ(絶対値)及び読み出し電圧Vrdの印加時間(パルス幅)は、金属不純物24が2つの抵抗膜21,22間で電界拡散しない大きさに、設定される。
【0032】
例えば、電極29に読み出し電圧Vrdが印加され、電極28にグランド電圧(例えば、0V)が印加される。印加された電圧Vrdによって、バンドギャップを有する各部材21,22,23のバンドが歪み、抵抗膜21,22のバンドエネルギーがアノード側の電極29に向かって傾く。そして、電子に対するバンドエネルギー(障壁)が低下する。
読み出し電圧Vrdによって生じる電流(以下、読み出し電流とよぶ)は、電極29から電極28に向かって流れる。
【0033】
図3の(a)に示されるように、金属不純物24は、抵抗膜21内に存在している。抵抗膜21は、読み出し動作時にカソード側になる電極28に隣接している。
【0034】
抵抗膜(カソード膜)21のバンドギャップ内には、金属不純物24に起因する不純物準位90が形成されている。
【0035】
読み出し動作時、カソード側の電子95は、カソード側の抵抗層21内に形成された不純物準位90を経由して、障壁膜23を越えて、カソード側の電極28からアノード側の電極29に移動する。それゆえ、読み出し電圧Vrdによって、電子95の移動する方向とは反対方向に、アノード側の電極29からカソード側の電極28に向かう読み出し電流が抵抗変化素子20内を流れる。
【0036】
図3の(b)に示されるように、金属不純物24が、読み出し動作時においてアノード側の電極29に隣接する抵抗膜22内に存在する場合、金属不純物24による不純物準位90は、アノード側の抵抗膜(アノード膜)22のバンドギャップ内に形成される。すなわち、カソード側の抵抗膜(カソード膜)21内に、金属不純物24に起因する不純物準位は形成されていない。
【0037】
電子95はカソード側から供給されるので、供給された電子95の大部分は、カソード側の不純物準位を有さない抵抗膜21のバンドギャップ(バンドエネルギー)を超えることができない。それゆえ、図3の(b)の場合において、不純物準位90を経由したカソード側からアノード側への電子95の移動はほとんど生じない。
【0038】
その結果として、図3の(b)のように読み出し動作時にアノード側になる抵抗膜22に金属不純物24が存在する場合、図3の(a)のように読み出し動作時にカソード側になる抵抗膜21に金属不純物24が存在する場合に比較して、抵抗変化素子20内を流れる電流は小さくなる。
【0039】
それゆえ、読み出し動作時にアノード側になる抵抗膜22内に金属不純物24が存在する場合の抵抗変化素子20は、読み出し動作時にカソード側になる抵抗膜21内に金属不純物24が存在する場合の抵抗変化素子20よりも、高い抵抗値を示す。
【0040】
尚、上記の動作原理を鑑みると、障壁膜23の材料は、データの書き込み時及び消去時において、金属不純物24の電界拡散を妨げない材料であることが好ましい。
【0041】
以上のように、読み出し動作時においてカソード側の抵抗膜(カソード膜)21内に金属不純物24が存在している場合、本実施形態の抵抗変化素子20は低抵抗状態を示し、読み出し動作時においてアノード側の抵抗膜(アノード膜)22内に金属不純物24が存在している場合、本実施形態の抵抗変化素子20は高抵抗状態を示す。
【0042】
したがって、本実施形態の抵抗変化素子は、異なる2以上の抵抗状態(抵抗値)をとり得る。
【0043】
尚、本実施形態の抵抗変化素子において、カソード側とアノード側が入れ替わると、抵抗状態も反対になるので、簡便な読み出し動作を実現するには、ある抵抗変化素子20に対する読み出し電圧Vrdの極性は不変であることが好ましい。読み出し動作時に抵抗変化素子20に印加される電位差は、金属不純物24がどちらの抵抗膜21,22に存在するか依存せずに、一定の大きさであることが好ましい。
【0044】
図4を用いて、本実施形態の抵抗変化素子20を低抵抗状態にする動作(セット動作又は書き込み動作とよばれる)及び抵抗変化素子20を高抵抗状態にする動作(消去動作又はリセット動作とよぶ)について、説明する。尚、抵抗変化素子20の抵抗状態と抵抗膜21,22内の金属不純物の有無との関係は、図3と同様である。
【0045】
図4の(a)は、第1の実施形態の抵抗変化素子20のセット動作時における、抵抗変化素子20に含まれる各膜21,22,23のバンド図と金属不純物(金属イオン)24A,24Bの動きを模式的に示している。
【0046】
図4の(a)に示されるように、抵抗変化素子20に対するセット動作の前において、金属不純物24Aは、抵抗膜22内に存在している。
【0047】
本実施形態の抵抗変化素子に対するセット動作(データの書き込み)時、電極28が低電位側(カソード側)に設定され、電極29が高電位側(アノード側)に設定されるように、抵抗変化素子20の端子間に、電圧(セット電圧又は書き込み電圧とよぶ)Vsetが印加される。例えば、電極29に、正の電位Vsetが印加され、電極28にグランド電位gnd(例えば、0V)が印加される。なお、電極28,29間の電位差がセット電圧Vsetであれば、電極29に電位Vset以下の正の電位を印加し、電極28に0Vより小さい負の電位を印加してもよい。
【0048】
セット電圧Vsetは、読み出し電圧Vrdより大きい。セット電圧Vsetの大きさ(電圧値)は、抵抗膜内の金属不純物がイオン化し、且つ、イオン化した金属不純物が2つの抵抗膜21,22内を移動(電界拡散)する大きさを有する。また、セット電圧Vsetの印加時間(パルス幅)は、金属イオンがイオン化してから電界拡散が生じるまでの期間以上に設定される。
【0049】
セット動作において抵抗変化素子20に印加されるセット電圧Vsetの極性は、例えば、読み出し動作において抵抗変化素子に印加される読み出し電圧Vrdの極性と同じである。
【0050】
印加されたセット電圧Vsetによって、抵抗膜21,22及び障壁膜23のバンドギャップは歪み、アノード側の電極29に向かって、バンドエネルギーが傾く。
【0051】
印加された電位差Vsetによって、電極28,29間に電界が発生する。発生した電界の向きは、電極29側から電極28側に向かう方向である。また、電極28,29間に印加されたセット電圧Vsetによって、抵抗膜22内の金属不純物24Aは、正の電荷に帯電したイオンとなる。
【0052】
発生した電界により、抵抗膜22内のイオン化した金属不純物(正電荷の金属イオン)は、障壁膜23を越えて、アノード側の抵抗膜22からカソード側の抵抗膜21に移動する。
【0053】
抵抗膜21内に移動した金属不純物24Bによって、第1の抵抗膜(カソード膜)21内に、不純物準位90が形成される。この一方で、金属不純物が抵抗膜22内に存在しなくなるので、不純物準位は第2の抵抗膜(アノード膜)22内から消失する。
【0054】
この状態において、図3の(a)に示された読み出し動作を実行することで、図4の(a)のセット動作後の抵抗変化素子20は、低抵抗状態を示す。
【0055】
図4の(b)は、第1の実施形態の抵抗変化素子のリセット動作時における、抵抗変化素子20に含まれる各膜21,22,23のバンド図と金属不純物(金属イオン)24A,24Bの動きを模式的に示している。
【0056】
抵抗変化素子20に対するリセット動作の前において、金属不純物24Aは、抵抗膜21内に存在している。
【0057】
本実施形態の抵抗変化素子20に対するデータの消去時、電極28がアノードとなり、電極29がカソードとなるように、抵抗変化素子20の端子間に電圧(リセット電圧又は消去電圧とよぶ)Vresetが印加される。例えば、電極28に正の電位Vresetが印加され、電極29にグランド電位gnd(例えば、0V)が印加される。このように、本実施形態の抵抗変化素子20に対するセット/リセット動作時の電圧の極性は、互いに反対になっている。そして、リセット動作において抵抗変化素子20に印加されるリセット電圧Vresetの極性は、読み出し動作において抵抗変化素子20に印加される読み出し電圧Vrdの極性と反対である。
【0058】
リセット電圧Vresetの大きさ(絶対値)は、読み出し電圧Vrdより大きい。リセット電圧Vresetの大きさ及び印加時間(パルス幅)は、例えば、セット電圧Vsetと同じである。なお、電極28,29間の電位差がリセット電圧Vresetであれば、電極29に電位Vreset以下の正の電位を印加し、電極28に0Vより小さい負の電位を印加してもよい。
【0059】
印加されたリセット電圧Vresetによって、抵抗膜21,22及び障壁膜23のバンドギャップは歪み、アノード側の電極28に向かって、抵抗膜21,22及び障壁膜23のバンドエネルギーが傾く。リセット動作の場合、セット動作とは反対に、リセット電圧Vresetによって電極28から電極29へ向かう電界が発生する。
【0060】
印加された電圧Vresetによって、アノード側の抵抗膜21内の金属原子24Aはイオン化する。
【0061】
イオン化した金属不純物(金属イオン)24Aは、電極28,29間の電界により、障壁膜23を越えて、アノード側の抵抗膜21からカソード側の抵抗膜22に移動する。
【0062】
抵抗膜22内に移動した金属不純物24Bによって、抵抗膜(アノード膜)22のバンドギャップ内に不純物準位90が形成される。この一方で、抵抗膜(カソード膜)21内の金属不純物に起因した不純物準位は、消失する。
【0063】
この状態において、図3の(b)に示された読み出し動作を実行することで、図4の(b)のセット動作後の抵抗変化素子20は、高抵抗状態を示す。
【0064】
図4に示されるように、本実施形態の抵抗変化素子20において、抵抗変化素子20に印加される電圧の極性を変化させることによって、障壁膜23を挟んでいる2つの抵抗膜21,22間で、抵抗変化素子20が含んでいる金属不純物24を移動させることができる。このように、本実施形態の抵抗変化素子20は、バイポーラ動作で駆動する。
【0065】
図4の(a)及び(b)に示される動作によって、金属不純物24A,24Bが抵抗膜21,22間を移動することによって、図3に示された読み出し動作時に、本実施形態の抵抗変化素子20は、低抵抗状態又は高抵抗状態を示す。
【0066】
尚、図3及び図4において、読み出し電圧Vrdの絶対値は、セット電圧Vsetの絶対値やリセット電圧Vresetの絶対値より小さい。また、読み出し電圧Vrdの印加時間(パルス幅)は、セット電圧Vset及びリセット電圧Vresetの印加時間より小さいことが好ましい。
【0067】
本実施形態において、セット電圧Vset及びリセット電圧Vresetのように、抵抗膜21,22内の金属不純物24をイオン化させ、且つ、その電圧に起因する電界(第1の電界)によって金属不純物24を拡散させる電圧のことを、以下では、電界拡散電圧(第1の電圧)とよぶこともある。読み出し電圧(第2の電圧)Vrdの絶対値は、電荷拡散電圧の絶対値より小さい。尚、読み出し電圧Vrdによって電極28,29間に電界(第2の電界)が生じるが、この電界の大きさは金属不純物24の電界拡散をほとんど起こさない大きさである。
【0068】
図3及び図4を用いて説明したように、本実施形態の抵抗変化素子20は、読み出し動作時において低電位側(アノード側)の電極28に隣接する抵抗膜21内に、その抵抗膜21に不純物準位90を形成する金属不純物24が存在するか否かによって、異なる抵抗状態を示す。
【0069】
そして、本実施形態の抵抗変化素子20において、セット/リセット電圧Vset,Vresetに起因する電界拡散によって、抵抗膜21,22内の金属不純物24を、障壁膜23を超えて、2つの抵抗膜21,22間で移動させることができる。この金属不純物24の移動によって、データの読み出し時における抵抗変化素子20の抵抗状態(抵抗値)を、可逆的に変化させることができる。
【0070】
さらに、電圧が抵抗変化素子20に印加されていない場合、或いは、読み出し動作時のような低電界が抵抗変化素子20に印加されている場合において、2つの抵抗膜21,22間における金属不純物の移動は、抵抗膜間に挟まれた障壁膜23によって、防止される。それゆえ、本実施形態の抵抗変化素子20は、実質的に不揮発にデータを記憶できる。
【0071】
以上のように、本実施形態の抵抗変化素子20は、2以上に変化する抵抗値とデータとを対応させることによって、不揮発性のメモリ素子として用いることができる。
【0072】
本実施形態の抵抗変化素子20において、障壁膜23は、書き込み電圧や消去電圧の印加時間内に、イオン化した金属不純物24が2つの抵抗膜21,22間で電界拡散する厚さ、且つ、読み出し電圧Vrdの印加時間内では電界拡散によって2つの抵抗膜21,22間で電界拡散しない厚さを、有する。また、抵抗変化素子20に対して電圧が印加されていない場合に、金属不純物24が2つの抵抗膜21,22間で拡散(移動)しない厚さを有する。このように障壁膜23の厚さが設定されることによって、読み取り時の印加電圧によって、イオン化された金属不純物が障壁膜23を越えることを抑制できる。また、本実施形態の抵抗変化素子20において、障壁膜23が2つの抵抗膜21,22内に設けられているため、記憶すべきデータを確実に保持できる。
【0073】
それゆえ、本実施形態の抵抗変化素子をメモリ素子として用いても、データの誤読み出しを低減でき、データのリテンション特性を改善できる。したがって、本実施形態の抵抗変化素子20は、メモリ素子として抵抗変化素子の信頼性が確保される。
【0074】
第1の実施形態の抵抗変化素子20によれば、読み出し動作時に抵抗変化素子20内を流れる電流の大きさは、カソード側の抵抗膜21内の不純物準位の相対的な数に依存するため、第1又は第2の抵抗膜21,22に添加される金属不純物24の濃度によって、抵抗変化素子が取り得る抵抗値の範囲を制御できる。そのため、本実施形態の抵抗変化素子を用いたメモリは、抵抗変化素子を流れる電流を小さくでき、その結果として、消費電力を低減できる。さらに、本実施形態の抵抗変化素子20は、素子20のサイズに応じて、抵抗変化素子を流れる電流値もスケーリングできる。そのため、本実施形態の抵抗変化素子20は、比較的容易に微細化できる。
【0075】
また、本実施形態の抵抗変化素子20の抵抗状態の変化メカニズムは、抵抗変化膜内に形成されたフィラメントに起因する抵抗状態の変化メカニズムとは、異なる。それゆえ、本実施形態の抵抗変化素子20は、フォーミングが不要である。それゆえ、本実施形態の抵抗変化素子20によれば、抵抗変化型メモリの製造工程及び製造コストを低減できる。
【0076】
尚、図3及び図4において、金属不純物(イオン)が形成する不純物準位を介して、障壁膜23を挟んでいる2つの抵抗層21,22間に、電子が流れる機構について説明した。しかし、図3及び図4を用いて説明した動作原理とは異なる動作原理も適用できる。例えば、2つの抵抗膜21,22内のキャリアが金属不純物24に起因する不純物準位にトラップされることによって抵抗変化素子の抵抗状態が変化する動作原理を、本実施形態の抵抗変化素子20の動作に、利用できる。
この場合、読み出し動作時においてキャリアが不純物準位にトラップされるか否かによって、抵抗膜21,22間を移動するキャリアの個数、つまり、抵抗変化素子20内を流れる電流値が異なり、抵抗変化素子20が低抵抗状態又は高抵抗状態のいずれかを示す。
【0077】
不純物準位によるキャリアのトラップを利用した動作原理においても、図3及び図4を用いて説明した動作と実質的に同様に、抵抗変化素子20の抵抗状態を変化できる。この場合、第1又は第2の抵抗膜21,22としての半導体膜を不純物のドーピングにより活性化させ、抵抗膜21,22内にキャリアを生成することが、抵抗変化素子20の特性のさらなる向上に、有効である。
【0078】
以上のように、第1の実施形態の抵抗変化素子によれば、特性が向上した抵抗変化素子を提供できる。
【0079】
(b) 適用例
図5乃至図10を用いて、第1の実施形態の抵抗変化素子の適用例について、説明する。
【0080】
本実施形態の抵抗変化素子20は、例えば、抵抗変化型メモリのメモリ素子に適用される。
図5は、抵抗変化型メモリの主要部を示している。
【0081】
抵抗変化型メモリ(例えば、チップ)1は、メモリセルアレイ2を有する。
【0082】
メモリセルアレイ2の第1方向(ロウ方向)の一端に、ロウ制御回路3が配置され、第1方向に交差する第2方向(カラム方向)の一端に、カラム制御回路4が配置される。
【0083】
ロウ制御回路3は、例えば、ロウアドレス信号に基づいて、メモリセルアレイ2のロウを選択する。カラム制御回路4は、例えば、カラムアドレス信号に基づいて、メモリセルアレイ2のカラムを選択する。
【0084】
ロウ及びカラム制御回路3,4は、メモリセルアレイ2内のメモリ素子に接続されたワード線及びビット線の動作を制御する。
【0085】
外部(例えば、ホスト又はコントローラ)からの制御信号CMDは、コマンド・インターフェイス回路6に入力される。外部からのデータDT又はメモリセルアレイからのデータは、データ入出力バッファ7に入力される。
【0086】
コマンド・インターフェイス回路6は、制御信号CMDに基づいて、外部からのデータDTがコマンドデータであるか否かを判断する。そのデータDTがコマンドデータである場合、コマンド・インターフェイス回路6は、そのデータDTをデータ入出力バッファ7からステートマシーン8に転送する。
【0087】
ステートマシーン8は、制御信号CMD及びコマンドデータに基づいて、抵抗変化型メモリ1の動作を管理する。例えば、ステートマシーン8は、外部からの制御信号CMDに基づいて、セット/リセット動作及び読み出し動作を管理する。
【0088】
セット/リセット動作及び読み出し動作において、アドレス信号ADRが、外部から抵抗変化型メモリ1内に供給される。アドレス信号ADRは、アドレスバッファ9を経由して、ステートマシーン8、ロウ及びカラム制御回路3,4に入力される。
【0089】
電位生成回路10は、ステートマシーン8からの命令に基づき、例えば、セット/リセット動作及び読み出し動作に必要な電圧パルス(又は電流パルス)を生成する。電位生成回路10は、例えば、その内部にパルスジェネレータを含んでいる。パルスジェネレータは、生成された電圧パルスのパルス波形を制御する。
【0090】
メモリセルアレイ2は、例えば、クロスポイント型の構造を有する。
【0091】
図6は、クロスポイント型メモリセルアレイの構造を示す鳥瞰図である。
【0092】
クロスポイント型メモリセルアレイ2は、基板11上に配置される。基板11は、半導体基板(例えば、シリコン基板)、又は、半導体基板上の層間絶縁膜である。尚、基板11が、層間絶縁膜である場合、クロスポイント型メモリセルアレイ2下方の半導体基板表面に、電界効果トランジスタ等を用いた回路が、抵抗変化型メモリの周辺回路として形成されていてもよい。
【0093】
クロスポイント型メモリセルアレイ2は、例えば、複数のメモリセルアレイ(メモリセルレイヤーともよばれる)のスタック構造から構成される。
【0094】
図6は、一例として、クロスポイント型メモリセルアレイ2が、第3方向(基板11の主平面に対して垂直な方向)にスタックされた4つのメモリセルアレイM1,M2,M3,M4を含む場合を示している。スタックされるメモリセルアレイの数は、2つ以上であればよい。尚、クロスポイント型メモリセルアレイ2は、1つのメモリセルアレイから構成されてもよい。また、スタックされた2つのメモリセルアレイ間に絶縁膜が設けられ、その絶縁膜によって、2つのメモリセルアレイが、電気的に分離されていてもよい。
【0095】
図6のように、複数のメモリセルアレイM1,M2,M3,M4がスタックされている場合、アドレス信号は、例えば、メモリセルアレイ選択信号、ロウアドレス信号及びカラムアドレス信号を含んでいる。ロウ及びカラム制御回路3,4は、例えば、メモリセルアレイ選択信号に基づいて、スタックされた複数のメモリセルアレイのうちの1つを選択する。ロウ/カラム制御回路3,4は、スタックされた複数のメモリセルアレイのうちの1つに対してデータの書き込み/消去/読み出しを行うため制御を実行できるし、スタックされた複数のメモリセルアレイのうちの2つ以上又は全てに対して同時にデータの書き込み/消去/読み出しを行うための制御も実行できる。
【0096】
メモリセルアレイM1は、第1及び第2方向にアレイ状に配置された複数のセルユニットCU1を含む。これと同様に、メモリセルアレイM2は、アレイ状に配置された複数のセルユニットCU2を含み、メモリセルアレイM3は、アレイ状に配置された複数のセルユニットCU3を含み、メモリセルアレイM4は、アレイ状に配置された複数のセルユニットCU4を含む。
【0097】
また、基板11上に、基板11側から順に、制御線L1(j−1),L1(j),L1(j+1)、制御線L2(i−1),L2(i),L2(i+1)、制御線L3(j−1),L3(j),L3(j+1)、制御線L4(i−1),L4(i),L4(i+1)、制御線L5(j−1),L5(j),L5(j+1)が、配置される。
【0098】
基板11側から奇数番目の配線、即ち、制御線L1(j−1),L1(j),L1(j+1)、制御線L3(j−1),L3(j),L3(j+1)及び制御線L5(j−1),L5(j),L5(j+1)は、第1方向(ロウ方向)に延びる。
【0099】
基板11側から偶数番目の配線、即ち、制御線L2(i−1),L2(i),L2(i+1)及び制御線L4(i−1),L4(i),L4(i+1)は、第1方向に交差する第2方向(ロウ方向)に延びる。
【0100】
これらの制御線は、ワード線又はビット線として用いられる。
【0101】
最下層の第1番目のメモリセルアレイM1は、第1番目の制御線L1(j−1),L1(j),L1(j+1)と第2番目の制御線L2(i−1),L2(i),L2(i+1)との間に配置される。メモリセルアレイM1に対するセット/リセット動作及び読み出し動作において、制御線L1(j−1),L1(j),L1(j+1)のグループ及び制御線L2(i−1),L2(i),L2(i+1)のグループのうち、一方のグループがワード線として用いられ、他方のグループがビット線として用いられる。
【0102】
これと同様に、各メモリセルアレイM2,M3,M4は、下層の制御線と上層の制御線との間に設けられている。セット/リセット動作及び読み出し動作において、メモリセルアレイを挟む上層又は下層の制御線のうち、一方がワード線として用いられ、他方がビット線として用いられる。
【0103】
制御線L1(j−1),L1(j),L1(j+1)と制御線L2(i−1),L2(i),L2(i+1)とが交差する箇所に、セルユニットCU1が配置される。これと同様に、制御線L2(i−1),L2(i),L2(i+1)と制御線L3(j−1),L3(j),L3(j+1)とが交差する箇所、制御線L3(j−1),L3(j),L3(j+1)と制御線L4(i−1),L4(i),L4(i+1)とが交差する箇所、制御線L4(i−1),L4(i),L4(i+1)と制御線L5(j−1),L5(j),L5(j+1)とが交差する箇所に、セルユニットCU2,CU3,CU4がそれぞれ配置される。
【0104】
尚、スタックされるメモリセルアレイが、絶縁膜によって、各層毎に分離される場合、第1及び第2方向に延在する制御線はスタックされる2つのメモリセルアレイで共有されず、各層のメモリセルアレイ毎に、ワード線及びビット線としての制御線が、設けられる。
【0105】
図7は、クロスポイント型メモリセルアレイ1の等価回路の一例を示している。
図7は、クロスポイント型メモリセルアレイ1が含む1つのメモリセルアレイM1の等価回路である。
【0106】
メモリセルアレイM1内には、第1方向(ロウ方向)に延在する複数の第1の制御線が設けられる。第1の制御線は、例えば、ワード線WLである。複数のワード線WLは、第2方向に互いに隣接して、メモリセルアレイM1内に配置される。
【0107】
メモリセルアレイM1内には、第2方向(カラム方向)に延在する複数の第2の制御線が、設けられる。第2の制御線は、例えば、ビット線BLである。複数のビット線BLは、メモリセルアレイM1内において、第1方向に互いに隣接して配置されている。
【0108】
そして、ビット線BLとワード線WLとが立体交差した箇所に、本実施形態の抵抗変化素子20を含むセルユニットCUが設けられる。
【0109】
1つのセルユニットCUは、抵抗変化素子20と低電界電流制限素子30とを含んでいる。ビット線BLとワード線WLとの間において、抵抗変化素子20及び低電界電流制限素子30は、直列接続されている。
【0110】
低電界電流制限素子30(非オーミック素子ともよばれる)は、低い電界や低い電流が抵抗変化素子20に与えられるのを制限し、抵抗変化素子20が誤動作するのを抑制する。低電界電流制限素子30は、メモリの動作時、動作の対象になっていない(選択されていない)セルユニットに対するクロストークを抑制するために、設けられている。
【0111】
図7に示されるビット線BLとワード線WLとに対するセルユニットCUの接続関係の一例は、以下のとおりである。尚、本実施形態においては、低電界電流制限素子30に、ダイオード(整流素子)が用いられた場合について、説明する。例えば、PNダイオード、PINダイオード及びMIS(Metal-Insulator-Semiconductor)ダイオードなどが、ダイオード30として用いられる。
【0112】
図7に示されるように、抵抗変化素子20の一端は、例えば、ワード線WLに接続される。抵抗変化素子20の他端は、例えば、ダイオード30のアノードに接続される。ダイオード30のカソードは、例えば、ビット線BLに接続される。
【0113】
尚、図7において、ダイオード30が低電界電流制限素子30として用いられた例について述べたが、抵抗変化型メモリに要求される動作に応じて、ダイオードの代わりに、SIS(Semiconductor-Insulator-Semiconductor)構造やMIM(Metal-Insulator-Metal)構造が、低電界電流制限素子30として用いられてもよい。また、図7に示される抵抗変化素子とダイオードとの位置関係とは反対に、抵抗変化素子20がビット線BL側に接続され、ダイオード30がワード線側に接続されてもよい。又、ダイオード30のアノードとカソードの向きが反対でもよい。
【0114】
ここでは、クロスポイント型メモリセルアレイを例示して、抵抗変化型メモリのメモリセルアレイの構造について、説明した。しかし、これに限定されず、抵抗変化型メモリのメモリセルアレイは、1つの抵抗変化素子と選択スイッチとしての電界効果トランジスタ(Field Effect Transistor)を含むメモリセルを用いて、形成されてもよい。
【0115】
図8及び図9を用いて、本実施形態の抵抗変化素子を含むセルユニットの構造について説明する。
【0116】
図8は、本実施形態の抵抗変化素子20を含むセルユニットCUの構造例を示す鳥瞰図である。図9は、本実施形態の抵抗変化素子20を含むセルユニットCUの構造例を示す断面図である。
【0117】
図8及び図9に示される例において、抵抗変化素子20上に、ダイオード30が積層される。
【0118】
抵抗変化素子20とダイオード30とから構成される積層体が、1つのセルユニットCUとして、2つの制御線50,59に挟まれている。制御線50上に、セルユニットCUが設けられ、セルユニットCU上に、制御線59が設けられている。一方の制御線がビット線BLとして機能し、他方の制御線がワード線として機能する。図7に示された接続関係に基づくと、制御線50がワード線であり、制御線59がビット線である。
【0119】
低電界電流制限素子としてのダイオード30は、2つの導電層38,39と、2つの導電層38,39に挟まれた少なくとも2つの層を有する。ダイオード30が、PINダイオードである場合、そのダイオード30は、P型半導体層と、N型半導体層と、P型半導体層とN型半導体層との間に挟まれた真性半導体層(I型半導体層とよぶ)とを含む。P型及びN型半導体層の積層順序は、制御線とセルユニットの接続関係に応じて、異なる。図7に示される接続関係によれば、抵抗変化素子20の電極29上に、導電層38を介してP型半導体層が設けられる。P型半導体層上に、I型半導体層が設けられ、I型半導体層上に、N型半導体層33が設けられる。N型半導体層とビット線59との間に、導電層39が設けられる。なお、抵抗変化素子20の電極29上に、ダイオード30が設けられる場合、導電層38は、省略されてもよい。
【0120】
尚、PNダイオードが低電界電流制限素子30として用いられた場合、PNダイオード30は、P型半導体層とN型半導体層とを含む。また、MISダイオードが低電界電流制限素子として用いられた場合、MISダイオード30は、半導体層と、金属層と、半導体層と金属層に挟まれた絶縁層とを含む。
【0121】
上述のように、本実施形態の抵抗変化素子20は、第1の抵抗膜21と、第2の抵抗膜22と、2つの抵抗膜に挟まれた障壁膜23を有する。2つの抵抗膜21,22と障壁膜23とからなる積層体は、2つの電極28,29に挟まれている。
【0122】
第1の抵抗膜(カソード膜)21は、障壁膜23を介して、例えば、第2の抵抗膜22上に積層される。第2の抵抗膜(アノード膜)22は、電極29を介して、制御線50上に積層される。金属不純物(例えば、Cu原子)は、抵抗膜21,22の少なくとも一方の内部に含まれる。電極28は、抵抗膜21上に積層される。
【0123】
ダイオード30は、抵抗変化素子20の電極28上に積層される。導電層38はダイオード30の底部に設けられ、導電層39はダイオードの上部に設けられている。導電層38,39は、ダイオードの電極、又は、接着層、拡散防止層として用いられる。接着層は、抵抗変化素子20Xが、制御線50,59から剥離するのを防止する。拡散防止層は、抵抗変化素子20Xと制御線50,59との間における不純物の拡散を防止する。電極28,29が、接着層や拡散防止層としての機能を有していてもよい。
【0124】
抵抗変化素子20は、電極29及び導電層38を介して、ダイオード30に、直列接続されている。
【0125】
図9に示されるように、抵抗変化素子20の側面上に、側壁膜40が設けられている。側壁膜40は、抵抗膜21,22内に添加された金属不純物(例えば、Cu)24が、抵抗膜21,22の外部へ拡散するのを抑制する。側壁膜40の材料は、SiN、Al2O3及びTaOなどから選択される。側壁膜40は、絶縁体であることが好ましい。側壁膜40は、抵抗変化素子20を覆う層間絶縁膜(図示せず)などに起因する不純物(例えば、炭素や水素)が、抵抗膜21,22及び障壁膜23内に拡散するのを抑制する機能を有していてもよい。このように、側壁膜40が、抵抗変化素子20の側面に設けられることによって、本実施形態の抵抗変化素子20の特性劣化や、素子毎の特性のばらつきが、抑制される。
尚、図9に示されるように、側壁膜40がセルユニットCU側面上において、抵抗変化素子20とダイオード30の間で連続し、ダイオード30の側面上及び制御線59の側面上に、抵抗変化素子20の側面上の側壁膜40と同じ膜が、設けられてもよい。
【0126】
図5乃至図9を用いて、抵抗変化型メモリの動作について説明する。尚、ここでは、図7乃至図9に示される回路構成(接続関係)を有するクロスポイント型メモリセルアレイの動作について説明するが、メモリセルアレイ及びセルユニットの回路構成に応じて、ビット線及びワード線に印加される電圧及びその極性が変化されるのは、もちろんである。
【0127】
まず、本実施形態の抵抗変化素子20を用いた抵抗変化型メモリの読み出し動作について説明する。
【0128】
制御信号CMD、データDT及びアドレス信号ADRが外部からチップ1内に入力される。
【0129】
ステートマシーン8は、アドレス信号ADRに基づいて、ロウ及びカラム制御回路3,4にワード線及びビット線を駆動させる。ロウ制御回路3は、アドレス信号ADRが示すワード線を選択する。カラム制御回路4は、アドレス信号ADRが示しているビット線を選択する。以下では、アドレス信号ADRによって示された動作の対象のワード線及びビット線のことを、選択ワード線及び選択ビット線とそれぞれよび、選択ワード線及び選択ビット線以外のワード線及びビット線のことを、非選択ワード線及び非選択ビット線とそれぞれよぶ。
【0130】
また、ステートマシーン8は、実行する動作に応じて、ビット線及びワード線に印加される所定の電圧を、電位生成回路10に生成させる。読み出し動作時において、電位生成回路10は、読み出し電圧Vrdを生成する。
【0131】
生成された読み出し電圧Vrdは、選択ワード線及び選択ビット線に接続された動作の対象のセルユニット(以下、選択セルユニットとよぶ)に、印加される。ダイオードを含むセルユニットにおいて、ダイオード30に順バイアスが印加されるように、読み出し電圧Vrdが選択ワード線及び選択ビット線に印加される。それゆえ、図7に示される回路構成のメモリセルアレイにおいて、例えば、選択ワード線に読み出し電圧Vrd(Vrd>0)が印加され、選択ビット線にグランド電圧(0V)が印加される。読み出し電圧Vrdの大きさは、電界拡散電圧Vset,Vresetの大きさより小さい。それゆえ、読み出し電圧Vrdの印加によって、2つの抵抗膜21,22間における金属不純物の移動(電界拡散)は、ほとんど生じない。それゆえ、読み出し時における誤書き込みは低減される。
【0132】
これに対して、読み出し動作時、選択セルユニット以外のセルユニット(以下、非選択セルユニットとよぶ)に対して、それらのダイオードに逆バイアスが印加されるように、非選択ワード線及び非選択ビット線に非選択電圧が印加される。これによって、非選択セルユニットに起因するクロストークが抑制される。非選択電圧も、電位生成回路8によって、生成される。
【0133】
尚、非選択電圧も、読み出し電圧Vrdと同様に、本実施形態の抵抗変化素子20が含む金属不純物が電界拡散しない大きさに設定される。また、選択ワード線に接続された非選択セルユニットの端子間の電位差、及び、選択ビット線に接続された非選択セルユニットの端子間の電位差が、実質的に0Vになるように、非選択ワード線及び非選択ビットに線に印加される非選択電圧の大きさが設定される。
【0134】
図7の回路構成のメモリセルアレイM1において、選択セルユニット内のダイオード30に順バイアスを印加する場合、ステートマシーン8及びロウ/カラム制御回路3,4によって、選択ワードがアノード側(高電位側)に設定され、選択ビット線がカソード側(低電位側)に設定される。
【0135】
図8及び図9に示されるセルユニットCUによれば、金属不純物24が低電位の制御線側の抵抗膜21内に存在する場合に、金属不純物24に起因する不純物準位を経由して、電子が、選択ビット線側から選択ワード線側へ移動する。この結果として、順バイアスが印加されたダイオード30を経由して、選択ワード線から選択ビット線に向かって、読み出し電流が流れる。
【0136】
これに対して、金属不純物24が高電位の制御線側の抵抗膜22内に存在する場合、電子の供給源側(ダイオード側)に不純物準位が無いので、電子が抵抗膜21のバンドギャップを超えられず、電子は抵抗変化素子20内をほとんど移動しない。この結果として、ダイオードに順バイアスが印加されたとしても、選択ワード線と選択ビット線との間にほとんど電流は流れない。
【0137】
これらの読み出し電流の大きさの違いから、選択セルユニット内の抵抗変化素子の抵抗値を判別できる。
【0138】
このように、図6乃至図8に示される回路構成のメモリセルアレイM1及びセルユニットにおいて、金属不純物24が低電位の制御線側の抵抗膜21内に存在する場合に、抵抗変化素子20は低抵抗状態(セット状態)を示し、金属不純物24が高電位の制御線側の抵抗膜22内に存在する場合に、抵抗変化素子20は高抵抗状態(リセット状態)を示す。
【0139】
これによって、選択セルユニット内のメモリ素子としての抵抗変化素子20の抵抗状態に応じて、その抵抗変化素子20が記憶しているデータが、読み出される。
【0140】
以上のように、本実施形態の抵抗変化素子20を用いた抵抗変化型メモリにおいて、ステートマシーン(制御回路)8の制御によって、メモリ素子としての抵抗変化素子20の抵抗状態を判別し、データを読み出すことができる。
【0141】
次に、本実施形態の抵抗変化素子20を用いた抵抗変化型メモリの書き込み/消去動作について説明する。本実施形態の抵抗変化素子は、バイポーラ動作で駆動する。それゆえ、抵抗変化素子20を高抵抗状態に変化させる場合と抵抗変化素子20を低抵抗状態に変化させる場合とで、極性が反対の電圧が、選択セルユニット、選択ワード線及び選択ビット線に印加される。
【0142】
書き込み/消去動作において、読み出し動作と同様に、入力されたコマンド信号CMD及びアドレス信号ADRに基づいて、ステートマシーン8が、ロウ/カラム制御回路3,4及び電位生成回路10の動作を制御する。
ロウ制御回路3は、アドレス信号ADRが示すワード線を選択し、カラム制御回路4は、アドレス信号ADRが示すビット線を選択する。電位生成回路10は、書き込み動作(セット動作)時においてセット電圧Vsetを生成し、消去動作(リセット動作)時においてリセット電圧Vresetを生成する。また、電位生成回路10は、非選択ワード線及び非選択ビット線に印加する非選択電位を生成する。
【0143】
セット動作時において、ステートマシーン8は、ロウ/カラム制御回路3,4及び電位生成回路10を制御して、セット電圧Vset(Vset>0)を選択ワード線に印加し、グランド電圧(0V)を選択ビット線に印加する。これによって、選択ワード線側から選択ビット線側に向かう電界が選択セルユニットに印加される。図8及び図9に示されるセルユニットにおいて、イオンの電界拡散によって、選択ワード線側(アノード側)の抵抗膜22内のイオン化した金属不純物(金属イオン)24が、障壁膜23を超えて、選択ビット線側(カソード側)の抵抗膜21内に移動する。
【0144】
一方、リセット動作時において、ステートマシーン8は、ロウ/カラム制御回路3,4及び電位生成回路10を制御して、リセット電圧Vresetを選択ワード線に印加し、グランド電圧を選択ビット線に印加する。バイポーラ動作の抵抗変化素子のセット電圧とリセット電圧とは反対の極性を有するため、この場合において、リセット電圧Vresetは、負の電圧(Vreset<0)であり、例えば、“−Vset”の関係を有する。
【0145】
これによって、選択ビット線側から選択ワード線側に向かう電界が選択セルユニットに印加される。図8及び図9に示されるセルユニットにおいて、イオンの電界拡散によって、選択ビット線側(アノード側)の抵抗膜21内の金属イオン24が、障壁膜23を超えて、選択ワード線側(カソード側)の抵抗膜22内に移動する。
【0146】
但し、セット電圧とリセット電圧とで極性が互いに反対であれば、セルユニット内のダイオードによる電圧降下を考慮して、リセット電圧Vresetの大きさ(電圧値)は、セット電圧Vsetの大きさと異なってもよい。また、セルユニットに印加される電圧の極性がリセット動作と反対であればよいので、選択ビット線に正のリセット電圧Vreset(Vreset>0)が印加され、選択ワード線にグランド電圧が印加されてもよい。
【0147】
このように、メモリ素子としての抵抗変化素子20に対するセット動作(書き込み動作)及びリセット動作(消去動作)が、バイポーラ動作によって、実行される。
【0148】
なお、セット動作及びリセット動作における非選択電圧の大きさは、非選択ワード線−非選択ビット線間の非選択セルユニット、選択ワード線−非選択ビット線間の非選択セルユニット、或いは、非選択ワード線−選択ビット線間の非選択セルユニットに対して、0V又は金属不純物24が電界拡散する電界拡散電圧より小さい電圧が印加されるように、適宜設定される。その非選択電圧が、非選択ワード線及び非選択ビット線に印加される。これによって、2つの抵抗膜間の金属不純物24の移動に起因して非選択セルユニットに対してセット動作及びリセット動作が実行される動作不良が、低減される。
【0149】
以上のように、本実施形態の抵抗変化素子20を用いた抵抗変化型メモリにおいて、メモリ素子としての抵抗変化素子20の抵抗状態を、ステートマシーン(制御回路)8の制御によって変化させることができる。
【0150】
本実施形態の抵抗変化素子20において、セット動作とリセット動作は、抵抗変化素子に印加される電界の大きさに依存する。それゆえ、セルユニット内のダイオードの順バイアス時における電流の大きさと逆バイアス時における電流の大きさとの違いの影響をほとんど受けずに、バイポーラ動作の抵抗変化素子のセット動作とリセット動作とを正常に実行できる。
【0151】
図10は、抵抗変化素子の抵抗状態とデータとの対応例を示すグラフである。図10の(a)及び(b)において、グラフの横軸は抵抗値の大きさに対応し、グラフの縦軸はある抵抗値における抵抗変化素子の分布(存在確率)に対応する。
【0152】
図10の(a)に示されるように、2値メモリ(SLC : Single Level cell)は、本実施形態の抵抗変化素子20の抵抗値の大きさ(分布)に応じて、1ビットのデータ、つまり、“0”又は“1”の2値を記憶する。
【0153】
例えば、図10の(a)に示す例では、抵抗変化型記憶素子の低抵抗状態の分布に対して、“0”データが割り付けられ、抵抗変化型記憶素子の高抵抗状態の分布に対して、“1”データが割り付けられる。そして、例えば、“0”データが書き込み(プログラム)レベルとして設定され、“1”データが消去レベルとして設定される。そして、2つのしきい値レベル間に設定された判定レベルRLに基づいて、抵抗変化素子が記憶するデータが判定される。上述の例において、判定レベルRLは、低電位側となっている選択ビット線の電位の変動、又は、選択ビット線を流れる電流の大きさに基づいて、適宜設定される。
【0154】
また、本実施形態の抵抗変化素子20は、多値メモリ(MLC : Multi Level cell)として用いることができる。
【0155】
図10の(b)に示されるように、多値メモリにおいて、抵抗値の大きさに応じて、複数の書き込みレベルが設定される。図10の(b)には、4値メモリの例が示されている。4値メモリは、2ビットのデータを記憶する。
【0156】
4値メモリにおいても、2値メモリと同様に、抵抗値の大きさに応じて、4値(2ビット)のデータが抵抗変化素子に割り付けられている。4値メモリの場合、“00”、“01”及び“10”が書き込みレベルとして設定され、“11”が消去レベルとして設定される。図10の(b)において、例えば、抵抗値の小さい順に、“01”、“00”、“10”及び“11”が、抵抗値に対する素子の各分布に割り付けられている。そして、各しきい値レベル間において、2値メモリと同様に、データ(抵抗値)の判定レベルRL1,RL2,RL3がそれぞれ設定される。
【0157】
第1の実施形態の抵抗変化素子20は、2つの抵抗膜21,22内の金属不純物(24の濃度を、素子20に印加される電圧によって制御できる。つまり、本実施形態の抵抗変化素子に印加される電圧の大きさ(電圧値)、その電圧の印加時間(パルス幅)を、書き込むデータに応じて調整することによって、図10の(b)に示されるように、2つの抵抗膜21,22に含まれる金属不純物濃度を変えることができる。その結果として、読み出し動作時にカソード側の抵抗膜22内に生じる不純物準位の量(個数)も、電圧の大きさ/パルス幅によって、制御できる。それゆえ、本実施形態の抵抗変化素子20において、1つの抵抗変化素子を、3以上の抵抗状態に変化させることが可能である。したがって、本実施形態の抵抗変化素子20は、多値メモリとしての動作が可能であり、メモリ容量を容易に高密度化できる。
【0158】
以上のように、図5乃至図10に示されるように、第1の実施形態の抵抗変化素子20は、抵抗変化型メモリに適用できる。本実施形態の抵抗変化素子20を用いることによって、特性が向上した抵抗変化型メモリを提供できる。
【0159】
(c) 製造方法
図11乃至図16を用いて、第1の実施形態の抵抗変化素子20の製造方法について、説明する。尚、ここでは、抵抗変化素子の製造方法に加えて、適用例で示したクロスポイント型メモリセルアレイの製造方法についても、説明する。図11乃至図16に示される各製造工程において、基板表面に対して平行方向に沿う断面工程図が、それぞれ示されている。
【0160】
ここでは、抵抗変化素子の抵抗膜にSiが用いられ、抵抗変化素子の障壁膜にSiO2が用いられた場合の製造方法について、説明する。
【0161】
図11に示されるように、基板(例えば、層間絶縁膜)11上に、制御線としての配線層(例えば、タングステン層)50Aが、スパッタ法を用いて、堆積される。配線層50A上に、抵抗変化素子の電極としてのTiN膜29Aが形成される。例えば、層間絶縁膜11下方の半導体基板上面に、例えば、電界効果トランジスタなどの抵抗変化型メモリの構成素子が、形成されている。
【0162】
Si膜22A、SiO2膜23A及びSi膜21Aが、LPCVD(Low Pressure Chemical Vapor Deposition)法又はPECVD(Plasma-enhanced CVD)法などの膜堆積技術を用いて、TiN膜28A上に堆積される。
【0163】
Si膜21A,22Aの膜厚は、それぞれ、0.5〜40nmの範囲であることが好ましい。但し、2つのSi膜21A,22Aが同じ膜厚である必要はない。
障壁膜としてのSiO2の膜厚は、例えば、0.5〜30nmの範囲であることが好ましい。但し、障壁膜23Aの膜厚は、抵抗変化素子に電圧が印加されていない場合、又は、読み出し電圧が印加された場合において、後の工程で添加される金属不純物が2つのSi膜21,22間で拡散しない厚さに設定される。
尚、これらの膜21A,22A,23Aの膜厚は、本実施形態の製造方法によって形成される抵抗変化素子の基板表面に対して平行方向の寸法に依存して、変化する。
【0164】
2つのSi膜21A,22Aのいずれか一方(ここでは、Si膜21A)が、堆積されている間に、in−situで、金属不純物(ここでは、Cu)24を含むガス81が、Siの原料ガス80としてのSiH4やSi2H6などに混合される。これによって、Si膜21A,22Aのいずれか一方に、抵抗膜内で電界拡散する金属不純物としてのCu原子24が添加される。Si膜21A,22A中に含まれる金属不純物(Cu)24の濃度は、Cuを含むガスとSiの原料ガスとの混合比を調整することによって、制御される。
【0165】
但し、図12に示されるように、イオン注入法によって、添加される金属不純物の濃度を制御して、Cuイオン82が、堆積後のSi膜21A内に導入されてもよい。
【0166】
また、図13に示されるように、金属膜(ここでは、Cu膜)83が、例えば、スパッタ法によって、Si膜22A上に形成される。この後、熱処理が実行されることによって、Cu膜83の構成原子であるCu原子24が、Si膜21A内に、熱拡散されてもよい。Si膜21Aに添加されるCu原子の濃度は、熱処理の時間又は温度によって制御される。残存したCu膜83は剥離される。但し、残存したCu膜83は、本実施形態の抵抗変化素子の電極の一部として、Si膜21A上に残存されてもよい。
【0167】
尚、ここでは、金属不純物24として、Cuが用いられている。但し、Ag、Niなどが、Cuの代わりに金属不純物として用いられてもよい。例えば、Agは、Cuに比較して、Siとの化合物を形成しにくいため、抵抗変化型メモリの製造プロセスに応じて、Agが金属不純物としてSi膜内に添加されることが好ましい場合もある。
【0168】
図14に示されるように、抵抗変化素子の電極としての導電層28Aが、Si膜21A上に堆積される。導電層28Aは、例えば、TiNである。但し、抵抗変化素子の電極を形成するための導電層28A,29Aは、TiNに限定されず、抵抗膜21A(ここでは、Si膜)と反応せず、且つ、注入される金属不純物24と反応しない材料であれば、他の材料が用いられてもよい。例えば、TaN、NbN、WN、MoN、WSiなどの材料が、電極を形成するため材料に用いられる。また、導電層28Aは、単層構造に限定されず、2種類以上の導電体の積層構造であってもよい。
【0169】
例えば、導電層28A上に、低電界電流制限素子(例えば、ダイオード)を形成するための構成部材30Aが、堆積される。例えば、構成部材30Aの底部とTiN膜29Aとの間に、導電層38Aが形成され、構成部材30A上に、導電層39Aが形成される。
【0170】
導電層38A,39Aは、ダイオードの電極、又は、接着層、拡散防止層などとして用いられる。
【0171】
基板11上に積層されたセルユニットの構成部材上に、レジスト膜(図示せず)が塗布される。このレジスト膜が、フォトリソグラフィー技術によってパターニングされた後、パターニングされたレジスト膜をマスクとして、RIE(Reactive Ion Etching)法が実行される。
【0172】
これによって、図15に示されるように、本実施形態の抵抗変化素子及びセルユニットを形成するための積層体100が、基板11上に形成される。複数の積層体100は、エッチングによって、例えば、第2方向に分割されている。そして、積層体100は、第1方向に延在している。互いに隣接する2つの積層体100は、第2方向において、間隔d1を有して、隣接している。
【0173】
積層体100の形成と同時に、配線層が加工され、第2方向に分割された複数の制御線50が、基板11上に形成される。制御線50は、第1方向に延在する。
【0174】
積層体100は、抵抗変化素子の構成部材20Aとダイオードの構成部材30Bとを含んでいる。積層体100及び制御線50の形成によって、第3方向における積層体100の上部と基板11表面との間に、セルユニットの高さ(第3方向の寸法)h1に起因した段差が生じる。
【0175】
この後、図16に示されるように、第1方向に延在する積層体100が、第1方向に分割される。この加工の際、第1方向に延在する制御線50が、分断されないように、エッチング条件(例えば、エッチング選択比)が制御される。これによって、制御線50上に、抵抗変化素子20とダイオード30とを含むセルユニットが形成される。
【0176】
形成された積層体(セルユニット)の側面が覆われるように、側壁膜(例えば、SiN膜)40が、積層体100の側面上に形成される。側壁膜としてのSiN膜40は、Si膜21,22内のCu原子24の外部拡散を抑制する材料である。これによって、金属不純物としてのCu原子24が、Si膜21,22の外部に拡散することを、抑制できる。側壁膜40の材料は、SiNに限らず、Al2O3やTaOx(0<x≦2)でもよい。
【0177】
この後、隣接するセルユニット間に、層間絶縁膜89が埋め込まれる。そして、セルユニットCU及び層間絶縁膜89上に、第2の方向に延在する制御線(図示せず)が、スパッタ法、フォトリソグラフィー及びRIE法を用いて、形成される
尚、図6のクロスポイント型メモリセルアレイにおいて、製造工程の簡略化のため、セルユニットとしての積層体100を第1方向に分割するエッチングは、積層された2つのメモリセルアレイの構成部材に対して、同時に実行されてもよい。
【0178】
即ち、図15に示される工程の後、第1方向に延在する積層体が第1方向に分割されずに、側壁膜40及び層間絶縁膜89が、隣接する積層体100A間に形成される。そして、層間絶縁膜及び積層体100A上に、制御線(ここでは、ビット線)を形成するための配線層が、堆積される。その配線層上に、第2のメモリセルアレイのための構成部材が、図11乃至図14に示された手法と実質的に同じ手法で、堆積される。
【0179】
この後、第2のメモリセルアレイの構成部材と第1のメモリセルアレイの積層体100Aとを第1方向に分割するためのパターニング及びエッチングが、実行される。これによって、第1のメモリセルアレイを加工するための1つの工程が、第1のメモリセルアレイ上に積層された第2のメモリセルアレイを加工するための工程と、共通に実行される。
【0180】
これと同時に、積層された2つのメモリセルアレイに挟まれた配線層も、2つのメモリセルアレイの第1方向に対する加工と同時に、加工される。それゆえ、第2方向に延在する制御線が、第1及び第2のメモリセルアレイの第1方向に対する加工と同時に形成される。
【0181】
このように、n番目(n>0)のメモリセルアレイ(セルユニット)を形成するための加工と同時に、n+1番目のメモリセルアレイを形成するための加工が、実行される。これによって、下層のメモリセルアレイを第1及び第2方向に加工した後、上層のメモリセルアレイを形成する場合に比較して、製造工程が簡略化できる。
【0182】
尚、制御線及びセルユニットを形成するためのマスクは、レジストを用いずに、側壁加工技術を用いて形成されてもよい。
【0183】
以上の製造工程が所定の数のメモリセルアレイが積層されるまで繰り返されることによって、図6乃至図10に示された抵抗変化型メモリが、形成される。
【0184】
上述の製造方法によって、2つの抵抗膜21,22と、2つの抵抗膜21,22に挟まれた障壁膜23と、抵抗膜21,22内の金属不純物24を含む抵抗変化素子20が形成される。
【0185】
すなわち、図11乃至図16に示された製造方法によって、メモリ素子としての抵抗変化素子に対する書き込み及び消去動作時において、電界拡散電圧Vset,Vresetの印加による金属不純物24の電界拡散によって、2以上の抵抗状態に変化する抵抗変化素子20を形成できる。
【0186】
本実施形態の抵抗変化素子20に対して電界が印加されない場合、又は、素子20に対して電界拡散電圧より低い電圧(例えば、読み出し電圧Vrd)が印加された場合、抵抗膜21,22に挟まれた障壁膜23によって、金属不純物24の移動は阻害される。それゆえ、上記の製造方法によれば、データ保持特性が改善され、信頼性の高いメモリ素子としての抵抗変化素子20を提供できる。
【0187】
また、上述のように、本実施形態の抵抗変化素子20は、その製造工程に、フォーミング工程が必要ない。それゆえ、本実施形態の抵抗変化素子20によれば、抵抗変化型メモリの製造工程及び製造コストを低減できる。
【0188】
なお、本実施形態において、本実施形態の抵抗変化素子20のみを単独で形成する場合には、図14及び図15に示される製造工程においてダイオード30の構成部材30A,38A,39Aを形成する工程を省略すればよい。
【0189】
以上のように、本実施形態の抵抗変化素子の製造方法によれば、特性が向上した抵抗変化素子を形成できる。これとともに、本実施形態の抵抗変化素子を含む抵抗変化型メモリを提供できる。
【0190】
(2) 第2の実施形態
図17を用いて、第2の実施形態の抵抗変化素子について、説明する。尚、ここでは、第2の実施形態と第1の実施形態との相違点について、主に説明し、第2の実施形態と第1の実施形態との共通点については、必要に応じて説明する。
【0191】
図17は、本実施形態の抵抗変化素子20Xを用いたセルユニットCUの断面構造を示している。図17に示されるセルユニットCU(抵抗変化素子20X)は、ワード線50及びビット線59に対して、図7乃至図9に示されるセルユニットと実質的に同じ接続関係を有している。
【0192】
第2の実施形態の抵抗変化素子20Xにおいて、第1及び第2の抵抗膜21N,22Pは、例えば、Siからなる。障壁膜23Xの材料は、例えば、TiOx(0<x≦2)である。
【0193】
第1及び第2の抵抗膜としてのSi膜21N,22Pは、ドナー又はアクセプタとしての不純物(ドナー不純物/アクセプタ不純物とよぶ)を含んでいる。
【0194】
例えば、抵抗膜としてのSi膜22Pには、アクセプタ不純物としてのB(ボロン)がドーピングされる。第2の抵抗膜としてのSi膜21Nには、ドナー不純物としてAs(砒素)又はP(燐)がドーピングされる。
【0195】
このように、ドナー不純物が第1の抵抗膜21Nにドーピングされることによって、その抵抗膜21Nは、n型(第1の伝導型)の伝導性を示す半導体層(ここでは、n型Si膜)となる。また、アクセプタ不純物が第2の抵抗膜22Pにドーピングされることによって、その抵抗膜22Pは、p型(第2の伝導型)の伝導性を示す半導体層(ここでは、p型Si膜)となる。
【0196】
障壁膜23XとしてのTiOx膜は、抵抗膜21N,22P内に添加された金属不純物(例えば、Cu原子)24の熱拡散を抑制し、低電界駆動時におけるCu原子(Cuイオン)の拡散の障壁として機能する。TiOxは、n型の伝導性を示す半導体層である。
【0197】
第2の実施形態の抵抗変化素子20Xにおいて、抵抗膜21N,22P及び障壁膜23Xは、p型又はn型の半導体を用いて、形成される。それゆえ、抵抗変化素子20Xに含まれるp型Si/n型TiO2/n型Siの積層構造は、PN接合ダイオードを形成している。したがって、第2の実施形態の抵抗変化素子20Xは、メモリ素子としての機能に加え、整流素子としての機能も有する。
【0198】
この場合、第2の実施形態の抵抗変化素子20Xの抵抗変化素子を用いた抵抗変化型メモリにおいて、セルユニットCUは、メモリ素子(抵抗変化素子)とは別途の構造体としてのダイオードを含まない。
【0199】
すなわち、図17に示されるように、本実施形態の抵抗変化素子20Xを用いたセルユニットCuにおいて、抵抗変化素子20Xとは別途の構造体のダイオードは、ビット線BL及びワード線WL間に設けられていない。抵抗変化素子20Xの一端(電極29)は、制御線50に直接接触し、抵抗変化素子20Xの他端(電極28)は、制御線59に直接接触する。
【0200】
但し、電極29と制御線50との間、及び、電極28と制御線59との間に、自然酸化膜や自然窒化膜などが、介在していてもよい。また、電極29と制御線50との間、及び、電極28と制御線59との間に、接着層や拡散防止層などの導電体が設けられてもよい。
【0201】
例えば、データの読み出し時、選択セルユニット内のダイオードに対して順バイアスが印加される。それゆえ、本実施形態の抵抗変化素子20Xにおいて、図3及び図4に示される動作原理に基づくと、金属不純物24が、ダイオードのカソードであるn型の抵抗膜21N内に存在する場合に、不純物準位を介した電子の供給によって、順バイアス方向におけるダイオードの出力電流は、増大する。したがって、本実施形態の抵抗変化素子20Xは、金属不純物24がn型の抵抗膜21N内に存在する場合に、低抵抗状態を示す。
【0202】
これに対して、金属不純物24が、ダイオードのアノードであるp型の抵抗膜22P内に存在する場合に、不純物準位を介した電子の供給は生じず、順バイアス方向におけるダイオードの出力電流は、金属不純物24がn型の抵抗膜21N内に存在する場合に比較して、低減する。したがって、本実施形態の抵抗変化素子20Xは、金属不純物24がp型の抵抗膜22P内に存在する場合に、高抵抗状態を示す。
【0203】
第2の実施形態の抵抗変化素子20Xは、第1の実施形態の抵抗変化素子20と同様に、図5乃至図10に示した抵抗変化型メモリに適用できる。
【0204】
図6及び図7に示されるクロスポイント型のメモリセルアレイにおいて、選択された抵抗変化素子(選択セルユニット)を駆動するためのセット/リセット/読み出し電圧(選択電圧とよぶ)が印加された場合、選択ビット線及び選択ワード線に接続された非選択のセルユニット(半選択セルユニットとよぶ)にも、選択電圧が印加されてしまう。そのため、半選択セルユニット及び非選択セルユニット内に電流が流れるのを抑制するために、図7乃至図9に示されるように、クロスポイント型メモリセルアレイのセルユニットにおいて、抵抗変化素子にダイオードが直列接続されている。
【0205】
第2の実施形態の抵抗変化素子20Xのように、メモリ素子としての抵抗変化素子20X自身に整流機能を持たせることによって、別途の構造体としてのダイオードをワード線及びビット線間に設ける必要がない。それゆえ、第2の実施形態の抵抗変化素子20Xを用いた抵抗変化型メモリは、ダイオードを形成する工程を削減でき、抵抗変化型メモリの製造コストを削減できる。
【0206】
これに加えて、本実施形態の抵抗変化素子20Xにおいて、抵抗変化素子とは別途にダイオードを形成する必要がないので、本実施形態において、セルユニットCUの高さh2は、抵抗変化素子とダイオードとの積層体からなるセルユニットに比較して、低減する。そのため、図15に示されるような積層体100Aと基板11との段差を小さくでき、アスペクト比h1/d1を低減できる。これによって、メモリセルアレイの加工の困難度を大幅に低減できる。特に、積層された2つのメモリセルアレイを同時に加工する製造工程において、セルユニットのアスペクト比を低減できる効果は大きい。これに伴って、図15に示されるような隣接する積層体100間の間隔d1を小さくすることもできるため、ある面積に対するメモリセルアレイの記憶密度を向上でき、ビットコストを低減できる。
【0207】
第2の実施形態の抵抗変化素子20X及びその抵抗変化素子20Xを含む抵抗変化型メモリの製造方法は、ドナー/アクセプタ不純物が堆積されたSi膜にドーピングされる工程が追加されるのみで、実質的な製造工程は、図11乃至図16に示された工程と同じである。
【0208】
なお、第2の実施形態の抵抗変化素子20Xにおいて、TiOx膜が障壁膜として用いられている。TiはSiに比較して、ギブスの酸化物の生成自由エネルギー(Gibbs free energy)の絶対値が大きい。そのため、本実施形態の抵抗変化素子20X及び抵抗変化素子20Xを含む抵抗変化型メモリの製造工程において、プロセス中の熱処理が高温になっても、SiがTiOxを還元させることはない。したがって、本実施形態の抵抗変化素子20Xによれば、高い耐熱性を有する抵抗変化素子を提供できる。
【0209】
尚、抵抗膜を形成するための半導体の構成元素と障壁膜の構成元素との酸化還元反応を抑制できる組み合わせであれば、本実施形態で述べた材料(Si及びTiOx)に限定されない。また、障壁膜は、N型の半導体材料に限定されず、P型の半導体材料であってもよい。
【0210】
以上のように、第2の実施形態の抵抗変化素子20Xによれば、第1の実施形態と同様に、抵抗変化素子の特性を向上できる。これに加えて、第2の実施形態の抵抗変化素子20Xによれば、抵抗変化型メモリの製造コストを低減できる。
【0211】
[その他]
本実施形態において、抵抗変化素子の第1及び第2の膜のことを、抵抗膜と述べたが、第1及び第2の膜のことを、格納層とよんでもよい。
【0212】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0213】
20,20X:抵抗変化素子、21,22,21N,22P:抵抗膜、23,23X:障壁膜、24:金属不純物、40:側壁膜、CU:セルユニット。
【特許請求の範囲】
【請求項1】
第1の電極に隣接する第1の膜と、
第2の電極に隣接する第2の膜と、
前記第1の膜と前記第2の膜との間に挟まれた障壁膜と、
前記第1又は第2の膜内に添加される金属不純物と、を具備し、
前記金属不純物は、前記第1及び第2の電極間に印加された第1の電圧に起因する第1の電界の向きに応じて、前記第1及び第2の膜間を双方向に移動し、
前記金属不純物が前記第1の膜に存在する場合に、低抵抗状態を示し、
前記金属不純物が前記第2の膜に存在する場合に、高抵抗状態を示すことを特徴とする抵抗変化素子。
【請求項2】
前記第1及び第2の膜は、バンドギャップを有する材料からなることを特徴とする請求項1に記載の抵抗変化素子。
【請求項3】
前記第1の膜は、第1の伝導型の半導体層であり、
前記第2の膜は、前記第1の伝導型と異なる第2の伝導型の半導体層であり、
前記障壁膜は、前記第1の伝導型の半導体層であることを特徴とする請求項1又は2に記載の抵抗変化素子。
【請求項4】
前記障壁膜は、前記第1及び第2の電極間の電界が前記第1の電界より小さい場合に前記金属不純物を第1及び第2の膜間で移動させない厚さを有することを特徴とする請求項1乃至3のいずれか1項に記載の抵抗変化素子。
【請求項5】
前記抵抗変化素子の抵抗状態を判別する際に、
前記第1の電極はカソード側に設定され、前記第2の電極はアノード側に設定されることを特徴とする請求項1乃至4のいずれか1項に記載の抵抗変化素子。
【請求項1】
第1の電極に隣接する第1の膜と、
第2の電極に隣接する第2の膜と、
前記第1の膜と前記第2の膜との間に挟まれた障壁膜と、
前記第1又は第2の膜内に添加される金属不純物と、を具備し、
前記金属不純物は、前記第1及び第2の電極間に印加された第1の電圧に起因する第1の電界の向きに応じて、前記第1及び第2の膜間を双方向に移動し、
前記金属不純物が前記第1の膜に存在する場合に、低抵抗状態を示し、
前記金属不純物が前記第2の膜に存在する場合に、高抵抗状態を示すことを特徴とする抵抗変化素子。
【請求項2】
前記第1及び第2の膜は、バンドギャップを有する材料からなることを特徴とする請求項1に記載の抵抗変化素子。
【請求項3】
前記第1の膜は、第1の伝導型の半導体層であり、
前記第2の膜は、前記第1の伝導型と異なる第2の伝導型の半導体層であり、
前記障壁膜は、前記第1の伝導型の半導体層であることを特徴とする請求項1又は2に記載の抵抗変化素子。
【請求項4】
前記障壁膜は、前記第1及び第2の電極間の電界が前記第1の電界より小さい場合に前記金属不純物を第1及び第2の膜間で移動させない厚さを有することを特徴とする請求項1乃至3のいずれか1項に記載の抵抗変化素子。
【請求項5】
前記抵抗変化素子の抵抗状態を判別する際に、
前記第1の電極はカソード側に設定され、前記第2の電極はアノード側に設定されることを特徴とする請求項1乃至4のいずれか1項に記載の抵抗変化素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2012−69602(P2012−69602A)
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願番号】特願2010−211270(P2010−211270)
【出願日】平成22年9月21日(2010.9.21)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願日】平成22年9月21日(2010.9.21)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]