【課題】デジタル回路とアナログ回路を、適切なクロックで動作させる。
【解決手段】デジタルフィルタ１４は、第１周波数ｆ１の第１クロックＣＫ１にもとづいて動作する。ステレオ変調器２０は、第１周波数ｆ１より高く、かつ非同期である第２周波数ｆ２の第２クロックＣＫ２にもとづいて動作する。ステレオ変調器２０は、デジタルフィルタ１４の出力データに所定の処理を施す。周波数変調器３２は、第２クロックＣＫ２と起源を同じくする第３周波数ｆ３の第３クロックＣＫ３にもとづいて動作し、第２デジタル演算部の出力信号に対して周波数変調を施す。サンプリング変換部１６は、デジタルフィルタ１４から第１周波数ｆ１の出力データを受け、サンプリング周波数を変換し、第２クロックＣＫ２に同期したデータに変換して、ステレオ変調器２０に出力する。 （もっと読む）

【課題】リミッタ回路を動作させると、オーディオ信号の波形が矩形状に歪むため、音質が著しく悪化する。
【解決手段】プリエンファシスフィルタ１２は、入力されたオーディオ信号Ｓ１の高帯域成分を強調する。リミッタ回路１４は、プリエンファシスフィルタ１２の出力信号が所定の上限レベルに達したことを検出する。フィルタ調節回路１６は、リミッタ回路１４においてリミット動作が発生すると、プリエンファシスフィルタ１２の周波数特性を変化させる。 （もっと読む）

【課題】変調信号の振幅を精度よく制御する。
【解決手段】入力信号をディジタル変調して、所定の振幅レベルの出力信号を出力する変調回路であって、入力信号をディジタル変調した変調信号を出力する変調部と、変調信号の振幅を調整し、出力信号として出力する出力振幅制御部と、出力信号の振幅のピーク値を検出し、ピーク値に基づいて、出力振幅制御部に変調信号の振幅を調整させる出力ピーク検波部と、入力信号を、予め定められた固定周波数で変調した参照信号を出力する参照信号生成部と、参照信号の振幅の実効値を検出し、実効値に基づいて、出力ピーク検波部が検出するピーク値における信号パターン依存成分を補償する補償部とを備える変調回路を提供する。 （もっと読む）

【課題】差動発振装置において発振開始時から二つの出力端子から出力される出力信号の位相が反転するまでの時間を短縮すること。
【解決手段】一方のトランジスタ１０５の端子に外部入力端子を有しスイッチ回路１０４を有する差動発振部１０３と、前記差動発振部１０３の発振開始と発振停止を制御する第一の制御信号を生成する第一の制御信号発生回路１０１と、前記差動発振部１０３の一方のトランジスタ１０５の端子に入力する第二の制御信号を生成する第二の制御信号発生回路１０２とを有する差動発振装置において、第二の制御信号によって二つのトランジスタ１０５，１０６に流れるコレクタ電流の位相関係を決めることで、発振開始時から二つの出力端子から出力される出力信号の位相は逆相となる。 （もっと読む）

【課題】ＰＬＬループの電圧制御発振器にかかる回路負担を抑えることにより、電圧制御発振器の性能が低下することの無い変調回路方式及びその電圧制御発振器を提供することを目的とする。
【解決手段】電圧制御発振器１２を具備するＰＬＬループと、変調信号とＰＬＬループ外調整電圧とを加算する加算手段１７と、加算手段１７の出力を電圧制御発振器１２へ供給する周波数粗調整手段１８とを有し、加算手段１７において加算されて出力された、変調信号とＰＬＬループ外調整電圧との加算信号を、周波数粗調整手段１８を介して電圧制御発振器１２へ供給し、ＰＬＬループにおける電圧制御発振器１２の発振周波数信号に加算信号を重畳して変調信号を生成する。 （もっと読む）

【課題】ＳＡＷ素子とＩＣ（半導体集積回路）と水晶温度センサ素子の各１チップを１個
のセラミックパッケージに収納することにより温度情報を伝達する超小形なＦＳＫ送信装
置を市場に提供すること。
【解決手段】２値の周波数信号を送信可能なＦＳＫ送信装置において、送信装置は、温度
検出用水晶振動子をもちいた発振回路から温度情報を含んで出力されたデジタル信号列に
より２値の周波数をＦＳＫ変調させる２モード発振回路が備わり、２モード発振回路はＳ
ＡＷ共振素子を発振させるための増幅器と、２値の発振周波数状態を切り替えるためのＳ
Ｗ回路からなるＦＳＫ変調回路を内蔵し、さらにＦＳＫ変調回路からの出力をアンテナに
接続して送信系を構成したことからなることを特徴とするＦＳＫ送信装置。 （もっと読む）

【課題】クロックとして使用可能なスペクトラム拡散周波数変調された発振器回路を提供する。
【解決手段】スペクトラム拡散周波数変調された発振器回路は、抵抗器などの基準要素と、電圧制御発振器と、基準要素および電圧制御発振器に結合され、かつ発振器に第１の制御信号を供給し、発振器を基準要素の値に対応する周波数で発振させるように構成された第１の回路とを含む。発振器にランダム信号を供給するように構成された第２の回路は、発振器の周波数をディザリングさせる。発振器に、ＥＭＩを低減するほど高速であるが、スイッチレギュレータなどの制御されたデバイスが追跡できないほど高速すぎないランダム周波数変調を発生させるために、発振器は、（１）発振器周波数の変化率を制御して、その変化率を発振器周波数の一定の率とし、（２）発振器周波数の周波数変化量を制御して、その周波数変化量を発振器周波数の一定の率とするように構成された第３の回路を含む。 （もっと読む）

【課題】超小形なＦＳＫ送受信装置を提供すること。
【解決手段】デジタルデータをシリアル信号列に変調するエンコーダ回路と前記シリアル信号列により２値の周波数をＦＳＫ変調させＳＡＷ共振素子を発振させる増幅器と、２値の発振周波数状態を切り替えるＳＷ回路を含むＦＳＫ変調回路と、前記ＦＳＫ変調回路からの出力をアンテナに接続するアンテナＳＷ回路とを備える送信系と、前記アンテナからの受信信号は前記アンテナＳＷ回路から２者択一的に選択されてＳＡＷフィルタ素子に入力され、ｆＬ成分とｆＨ成分に分離された後、２チャンネルで構成されているローノイズアンプと検波回路、差動増幅器で構成された周波数弁別回路を経てベースバンド信号として再生され、デコーダ回路により復調されてデジタルデータとする復調系とを備えていることを特徴とするＦＳＫ送受信装置。 （もっと読む）

【課題】広帯域の変調に対して変調精度を保つことができること。
【解決手段】ＰＬＬ変調回路１００は、ＰＬＬ部１１０と、ＰＬＬ部１１０の分周器１１
２又は位相比較器１１３に第１の変調信号を入力する第１の変調信号入力手段と、ディジ
タルの変調信号をＤＡ変換器１１６でＤＡ変換してアナログの第２の変調信号を生成して
ＰＬＬ部１１０の電圧制御発振器１１１に入力する第２の変調信号入力手段と、電圧制御
発振器１１１の出力信号を分周する第２の分周器と、電圧制御発振器１１１に入力される
チャネル選択信号及び制御電圧に基づいて中心周波数制御信号、ゲイン制御信号及び第２
の分周比制御信号を生成してそれぞれ分周器１１２、ＤＡ変換器１１６及び第２の分周器
１４１に与える制御手段と、を具備する。 （もっと読む）

【課題】ＰＬＬを用いた周波数変調器を簡素化する。
【解決手段】周波数変調器１００において、ＶＣＯ１２は、入力端子１３に印加された電圧Ｖｃｎｔに応じた周波数で発振する。分周器１４は、ＶＣＯ１２の出力信号Ｓｏｕｔを分周する。位相比較器１６は、分周器１４の出力信号Ｓｆｂを、基準クロック信号ＣＫｒｅｆと比較し、位相差に応じた電圧Ｖｐｃを出力する。ループフィルタ１８は、位相比較器１６の出力端子１７からＶＣＯ１２の入力端子１３に至る経路上に設けられ、位相比較器１６の出力電圧Ｖｐｃの高周波成分を除去する。ループフィルタ１８が位相比較器１６の出力端子１７からＶＣＯ１２の入力端子１３に至る経路と接続される端子とは別に、変調信号Ｓｉｎを入力するための端子１９をループフィルタ１８に設ける。 （もっと読む）