【課題】従来の出力駆動回路では、出力電圧が不安定になることがあった。
【解決手段】本発明は、出力段電源電圧をドレインに印加されソースが第１のノードと接続されるハイサイドトランジスタと、接地電圧をソースに印加されドレインが第１のノードと接続されるロウサイドトランジスタを備えるトーテムポール型の出力部と、第１のノードに一端を接続され、ハイサイドトランジスタのオフ時の充電電荷を、オン時にゲートに供給する容量素子を備えるブートストラップ部を有する出力駆動回路であって、駆動回路電源電圧とハイサイドトランジスタのゲート間に接続され、ハイサイドトランジスタをオンする場合に導通状態となる第１のトランジスタと、容量素子の他端とハイサイドトランジスタのゲート間に接続され、ハイサイドトランジスタをオンする場合に導通状態となる第２のトランジスタを有する出力駆動回路である。 （もっと読む）

【課題】電界効果トランジスタを、別途電源を用いることなく確実にオンさせることが可能な負荷駆動装置を提供する。
【解決手段】負荷Ｌを駆動する電界効果トランジスタ13のゲート端子13Gにトランジスタ23を接続する。信号源16からのＬレベル信号出力状態で直流電源Ｅにより充電回路15のコンデンサ25を充電する。信号源16からのＨレベル信号出力状態で、コンデンサ25に充電した電圧をＨレベル信号電圧に重畳した電圧によりトランジスタ23を動作させることによって、この電圧を電界効果トランジスタ13のゲート端子13Gに供給する。電界効果トランジスタ13を、別途電源を用いることなく確実にオンさせることが可能になる。 （もっと読む）

【課題】使い勝手の良い単一チャネル型のバッファ回路を提案する。
【解決手段】絶縁基板上に単一チャネルの薄膜トランジスタで形成されるバッファ回路を、（ａ）第１及び第２の薄膜トランジスタが直列に接続された回路構成を有し、第１及び第２の薄膜トランジスタの接続中点を出力端とする第１の出力段と、（ｂ）第１の制御配線に制御電極が接続される第７の薄膜トランジスタと、第２の制御配線に制御電極が接続される第８の薄膜トランジスタが直列に接続された回路構成を有し、第７及び第８の薄膜トランジスタの接続中点に現れる電位を第３の制御配線に与える第２の出力段と、（ｃ）一方の主電極が第１の制御配線に接続され、制御電極が第３の制御配線に接続される回路構成を有し、出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を第１の制御配線に印加する第９の薄膜トランジスタとで構成される。 （もっと読む）

【課題】使い勝手の良い単一チャネル型のバッファ回路を提案する。
【解決手段】絶縁基板上に単一チャネルの薄膜トランジスタで形成されるバッファ回路を、（ａ）第１及び第２の薄膜トランジスタが直列に接続された回路構成を有し、第１及び第２の薄膜トランジスタの接続中点を出力端とする出力段と、（ｂ）一方の主電極が第１の薄膜トランジスタの制御配線に接続され、他方の主電極が第２の薄膜トランジスタの電源に接続され、制御電極が第２の制御配線に接続される第７の薄膜トランジスタと、（ｃ）一方の主電極が第２の薄膜トランジスタの制御配線に接続され、他方の主電極が第２の薄膜トランジスタの電源に接続され、制御電極が第１の制御配線に接続される第８の薄膜トランジスタとで構成される。 （もっと読む）

【課題】各スイッチング素子のオフ速度を十分に速めることができ、これにより各スイッチング素子の発熱量および電力損失の低減が図れる電源装置およびその駆動方法を提供する。
【解決手段】トランジスタＱ１のオンからオフへの切換に際し、第１駆動回路１０のトランジスタ１１の上流側端子が正電位となってトランジスタ１２の下流側端子が零電位未満となる動作用電圧を第１駆動回路１０に印加しておく。トランジスタＱ２のオンからオフへの切換に際し、第２駆動回路２０のトランジスタ２２の上流側端子が正電位となってトランジスタ２２の下流側端子が零電位未満となる動作用電圧を第２駆動回路２０に印加しておく。 （もっと読む）

【課題】導通時の損失が低減され、２端子のダイオードとの置き換えが容易で、連続して駆動電圧を生成してＭＯＳＦＥＴのオン動作が継続できる整流装置を得る。
【解決手段】各整流回路には、ソース・ドレイン間に寄生ダイオードが内蔵され、ドレイン電極を前記陰極端子に接続しソース電極を前記陽極端子に接続したnチャネル型ＭＯＳＦＥＴと、前記陽極端子と前記陰極端子間が導通時に前記ＭＯＳＦＥＴのソース・ドレイン間の電圧を所定の電圧に昇圧する昇圧回路と、前記昇圧回路の出力を電源として供給する電源供給回路と、前記昇圧回路の出力を前記電源供給回路を介して電源とし、前記陽極端子と前記陰極端子間の電圧に応じて前記ＭＯＳＦＥＴのゲート電極に駆動信号を出力する駆動制御回路とを備え、前記第１整流回路の前記電源供給回路の出力側と前記第２整流回路の前記電源供給回路の出力側とを接続した。 （もっと読む）

【課題】低消費電力化および動作の高速化が可能なドライバ回路およびレベル変換回路を提供するを目的とする。
【解決手段】入力信号の電圧レベルの変化に対応させて出力信号の電圧レベルを変化させるドライバ回路において、トランジスタＱ５がオンして出力信号の電圧レベルが変化すると、それを駆動する入力段回路１００の出力ノードＮ１が昇圧される正帰還動作が行われる。それによりトランジスタＱ５のゲート・ソース間電圧が大きくなり、そのオン抵抗が小さくなる。また入力段回路１００におけるブートストラップ作用により、上記正帰還動作における出力ノードＮ１の電圧レベルの変化も高速化される。 （もっと読む）

【課題】ＦＷＤが小電流で逆回復する時のサージ電圧や電圧振動を抑制するために、対向アームのオンゲート抵抗値を大きくする方式では、通常電流時の損失が大きくなり、装置の損失が大きく、装置が大型となる。
【解決手段】ターンオフ時にＩＧＢＴ３に接続されている内部インダクタンス５に発生する電圧を検出する電圧検出回路１２と、オフゲート信号が入力されてから電圧検出回路１２が電圧検出するまでの検出時間と予め定められた設定時間とを比較する比較回路１３と、を備え、比較結果に応じてターンオン用のゲート駆動抵抗８又は１１をスイッチ素子６、１０で切替える。 （もっと読む）

【課題】パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減することが可能であり、かつパワー半導体装置を小型化することが可能なパワー半導体の駆動回路を提供する。
【解決手段】ゲート駆動回路１００に、ＰチャネルＭＯＳＦＥＴ１１のスイッチング動作によりＩＧＢＴ２００をターンオンするオン側駆動回路２と、ＮチャネルＭＯＳＦＥＴ１２のスイッチング動作によりＩＧＢＴ２００をターンオフするオフ側駆動回路３と、ＮチャネルＭＯＳＦＥＴ１３のスイッチング動作によりＩＧＢＴ２００のターンオフ状態を保持するオフ保持回路５と、を具備し、オフ保持回路５に、ＮチャネルＭＯＳＦＥＴ１３のスイッチング動作によりターンオフ動作を開始し、ＰチャネルＭＯＳＦＥＴ１１およびＮチャネルＭＯＳＦＥＴ１３よりもターンオフ動作に要する時間が長いＰＮＰ型バイポーラトランジスタ１４を設けた。 （もっと読む）

【課題】飛び込みによる影響を軽減できるブートストラップ回路を提供する。
【解決手段】同一導電型の第１乃至第３トランジスタから構成され、第１トランジスタにおいて、一方のソース／ドレイン領域は第２トランジスタの一方のソース／ドレイン領域に接続され、他方のソース／ドレイン領域には２相のクロックの一方が印加され、ゲート電極は第３トランジスタの一方のソース／ドレイン領域に接続され、第２トランジスタにおいて、他方のソース／ドレイン領域は電圧供給線に接続され、第３トランジスタにおいて、他方のソース／ドレイン領域には入力信号が印加され、ゲート電極には２相のクロックの他方が印加され、第１トランジスタのゲート電極と第３トランジスタの一方のソース／ドレイン領域とはノード部を構成し、第２トランジスタのゲート電極には２相のクロックの他方が印加され、ノード部と電圧供給線との間に、容量部が接続されている。 （もっと読む）