【課題】出力変動が少なく動作の安定化に有利な半導体集積回路装置を提供する。
【解決手段】実施形態によれば、半導体集積回路装置は、電流経路が第１，第２電源電圧の間に直列接続される第１，第２トランジスタ（Ｍ１、Ｎ１）を有するインバータを備える出力回路３１と、一端が前記第１電源電圧に接続され、他端が前記第１トランジスタの制御端子に接続される第１ダイオード回路Ｄ１と、入力クロックが第１レベルの際に、前記第１トランジスタの制御端子の電荷を前記第２電源電圧に放出する電流経路を形成する調整回路３３とを具備する。 （もっと読む）

【課題】しきい電圧Ｖ_Ｔが小さくてもリーク電流が小さく、また高速にかつ小さな電圧振幅で動作するＣＭＯＳ回路さらには半導体装置を提供することである。
【解決手段】ゲートとソースを等しい電圧にしたときにドレインとソース間に実質的にサブスレショルド電流が流れるようなＭＯＳＴ（Ｍ）を含む出力段回路において、その非活性時には、前記ＭＯＳＴ（Ｍ）のゲートとソース間を逆バイアスするように該ＭＯＳＴ（Ｍ）のゲートに電圧を印加する。すなわち、ＭＯＳＴ（Ｍ）がｐチャンネル型の場合にはｐ型のソースに比べて高い電圧をゲートに印加し、また、ＭＯＳＴ（Ｍ）がｎチャンネル型の場合にはｎ型のソースに比べて低い電圧をゲートに印加する。活性時には、入力電圧に応じて該逆バイアス状態を保持するかあるいは順バイアス状態に制御する。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】電子回路１の半導体素子駆動回路１３は、ゲート抵抗２１と、電圧源２２と、ｄｉ／ｄｔ帰還部２３と、バッファ１１１と、を備えている。バッファ１１１は、従来良く使われる方式であるトランジスタ１１１ｔａ，１１１ｔｂで構成されるＩＧＢＴ駆動用のバッファ回路の少なくとも一部である。ｄｉ／ｄｔ帰還部２３は、トランス１２１と、抵抗１２２と、を備えている。即ち、トランス１２１が、ｄｉ／ｄｔ検出部及びゲイン部に対応する。なお、電圧源２２とバッファ１１１とを結ぶ経路に抵抗１２２が直列接続され、抵抗１２２の両端が、トランス１２１の２次側に接続されており、当該経路上の抵抗１２２の両端の間が、電圧源に対応する。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１Ｕがターンオフするときに、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間変化に基づいて、帰還電圧ＶＦＢを生成する。また、ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１がターンオンするときに、図示せぬＦＷＤの転流電流ＩＦＷＤに基づいて、帰還電圧ＶＦＢを生成する。このようなｄｉ／ｄｔ帰還部２３は、帰還電圧ＶＦＢを駆動信号の電圧の一部として印加するタイミングを遅延させる遅延フィルタとして、ＬＰＦ回路２０１を備えている。ＬＰＦ２０１の遅延量、即ちインダクタンスＬｄを適度に調整することで、還流ダイオードの電圧におけるサージ電圧を低減させることができる。 （もっと読む）

【課題】電気光学パネルを駆動する集積回路装置において、複数の集積回路装置を組み合わせて１つの電気光学パネルを駆動する場合の輝度差を解消すると共に、昇圧回路における無駄な消費電力を低減する。
【解決手段】この集積回路装置は、複数の駆動信号を出力する駆動信号出力部と、供給される電源電位を昇圧して複数の昇圧電源電位を生成する昇圧回路と、該昇圧回路によって生成された複数の昇圧電源電位をそれぞれ出力し、又は、他の少なくとも１つの表示ドライバーの昇圧動作によって生成された複数の昇圧電源電位をそれぞれ入力する複数の昇圧電源端子と、昇圧回路の昇圧動作をオン／オフする昇圧制御回路と、昇圧回路の昇圧動作をオン／オフするように昇圧制御回路を制御すると共に、インターフェースを介して接続された他の少なくとも１つの表示ドライバーの昇圧動作をオン／オフ制御する制御部とを含む。 （もっと読む）

【課題】ダイオード内蔵ＩＧＢＴを備えた半導体装置において、ダイオード素子とＩＧＢＴ素子のゲート信号との干渉を回避してダイオードの順方向損失増加を防止する。
【解決手段】メイン用のダイオード素子２２ａに流れる電流を電流検出用のダイオードセンス素子２２ｂおよびセンス抵抗３０にて検出する。他方、フィードバック回路部４０にてセンス抵抗３０の両端の電位差Ｖｓがモニタされると共に、当該電位差Ｖｓに基づいてダイオード素子２２ａに電流が流れているか否かが判定される。そして、ダイオード素子２２ａに電流が流れていると判定された場合、フィードバック回路部４０からＩＧＢＴ素子２１ａの駆動を停止させる停止信号がＡＮＤ回路１０に入力され、ＡＮＤ回路１０にてＩＧＢＴ素子２１ａの駆動が停止される。 （もっと読む）

【課題】複数の負荷の駆動状態に応じて、スイッチング損失の低減とノイズの抑制とを図ることができる負荷駆動装置を提供する。
【解決手段】複数の負荷２Ａ〜２Ｄについて個別に設けられ、半導体スイッチング素子５，６により前記負荷をスイッチング駆動する複数の負荷駆動手段３Ａ〜３Ｄで、台形波傾き制御プリドライバ７が、ＮチャネルＭＯＳＦＥＴ５，６のゲートに対してそれぞれ台形波状のパルス信号を出力する場合に、台形波の立上り及び立下りの傾きを変更可能に構成し、４チャネル駆動の場合は傾きを大きく、１チャネル駆動の場合は台形波の傾きを小さくする。 （もっと読む）

【課題】回路構成が簡易、小型でウェル・バイアス電圧の立ち上がり時間が短く、安定した負昇圧クロックを供給することが可能なクロック負昇圧回路を提供する。
【解決手段】クロック負昇圧回路部３０１、クロック負昇圧回路部３０２、クロック負昇圧回路部３０１、クロック負昇圧回路部３０２のウェル層上に設けられたＮＭＯＳトランジスタ１０７に電圧を供給するキャパシタ４０３、ＮＭＯＳトランジスタ１０４を備え、クロック負昇圧回路部３０１が備えるＮＭＯＳトランジスタ１０４とキャパシタ４０３とを接続する電圧ライン３０３、クロック負昇圧回路部３０２が備える２つのＮＭＯＳトランジスタ１０４の出力を接続する電圧ライン３０３によってクロック負昇圧回路を提供する。 （もっと読む）

【課題】低周波帯域において線形性劣化のない半導体スイッチ回路を提供する。
【解決手段】入出力端子間に直列にソースおよびドレインを接続した１又は２以上の電界効果トランジスタと、電界効果トランジスタのゲートに接続した抵抗を備えた半導体スイッチ回路において、電界効果トランジスタのゲート−ドレイン間およびゲート−ソース間に、キャパシタをそれぞれ接続可能とした。
【効果】ＦＥＴのゲート−ドレイン間およびゲート−ソース間すべてにキャパシタを接続したことにより、従来より低い周波数帯域においてゲート電極に接続する抵抗よりＦＥＴのインピーダンスが十分低くなるため、線形性を向上させることが可能となる。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】３Ｔｒ２Ｃで構成されるインバータ回路において、トランジスタＴｒ２のゲートと低電圧線Ｌ１との間、さらにトランジスタＴｒ２のソースと低電圧線Ｌ１との間に、入力電圧Ｖｉｎと低電圧線Ｌ１の電圧との電位差に応じてオンオフ動作するトランジスタＴｒ１，Ｔｒ２が設けられている。トランジスタＴｒ２のゲートには、容量素子Ｃ１，Ｃ２が直列接続されており、トランジスタＴｒ２のソースには、容量素子Ｃ１，Ｃ２が並列接続されている。 （もっと読む）