【課題】外的要因による誤動作を防止して確実な信号伝達を行うレベルシフト回路。
【解決手段】第１電圧レベルを第１電圧レベルとは異なる第２電圧レベルに変換するレベルシフト回路であって、第２電圧レベルの論理電圧状態をセットするセット信号を送信するセットレベル回路21と、第２電圧レベルの論理電圧状態をリセットするリセット信号を送信するリセットレベル回路22と、第２電圧レベルでセット信号及びリセット信号を検出するための基準値を設定する基準レベル回路C3とを有し、セットレベル回路とリセットレベル回路と基準レベル回路との各々は、それぞれコンデンサC1〜C3を介して第１電圧レベルから第２電圧レベルに信号を伝達する。 （もっと読む）

【課題】入力電圧を昇圧して出力する半導体集積回路における、トランジスタの耐圧が、入力電圧以下に抑えられる昇圧回路を提供する。
【解決手段】コンデンサＣｐは、一方の端子がクロック信号を出力するクロック端子に接続され、他方の端子が整流回路４に接続されている。コンデンサＣｐの他方の端子の最低電圧を第１の電圧にクランプするクランプ回路３を備えている。このクランプ回路３は、第１のＮ型トランジスタＮ１、および第２のＮ型トランジスタＮ２を有している。この第１のＮ型トランジスタＮ１は、ドレインをコンデンサの他方の端子に接続し、ソースを前記第２のＮ型トランジスタＮ２のドレインに接続し、さらに、ゲートを第１の電圧よりも高い第２の電圧Ｖａに接続している。また、第２のＮ型トランジスタＮ２は、ソースを第１の電圧Ｖｐに接続し、ゲートを前記クロック信号の反転信号を出力する反転信号端子に接続している。 （もっと読む）

【課題】ノイズの抑圧を効果的に行うことができるＰＬＬ回路を提供する。
【解決手段】位相比較器１０と、チャージポンプ回路２０と、ループフィルタ３０と、ＶＣＯ４０と、Ｎ分周器５０とを備える。チャージポンプ回路２０の一実施形態は、アップ信号ＵＰ１によりスイッチ２２をオンした後、アップ信号ＵＰ１を遅延させたアップ信号ＵＰ２により再度スイッチ２２をオンする。同様に、ダウン信号ＤＮ１によりスイッチ２３をオンした後、ダウン信号ＤＮ１を遅延させたダウン信号ＤＮ２により再度スイッチ２３をオンする。 （もっと読む）

【課題】入力信号が有する２値の電位に関わらず、正常に動作させることが可能なデジタル回路の提案を課題とする。
【解決手段】半導体装置の一態様は、入力端子、容量素子、スイッチ、トランジスタ、配線、及び出力端子を有し、前記入力端子は、前記容量素子の第１の電極に電気的に接続され、前記配線は、前記スイッチを介して前記容量素子の第２の電極に電気的に接続され、前記トランジスタのゲートは、前記容量素子の第２の電極に電気的に接続され、前記トランジスタのソース又はドレインの一方は、前記配線に電気的に接続され、前記トランジスタのソース又はドレインの他方は、前記配線に電気的に接続されていることを特徴とする。 （もっと読む）

【課題】出力短絡保護機能を設ける場合に、短絡電流をバイパスするバイパス回路を外部に設けることなく、内部回路（内部素子）を保護できるＤＣ−ＤＣコンバータの提供。
【解決手段】この発明は、直流電圧を昇圧して出力電圧を生成し、当該出力電圧の生成のために入力端子１と出力端子２との間に複数のＭＯＳトランジスタＭ１〜Ｍ４が直列接続されたＤＣ−ＤＣコンバータである。ＭＯＳトランジスタＭ４は、自己の基板電位制御用のＭＯＳトランジスタＭ４１、Ｍ４２を有する。ＤＣ−ＤＣコンバータの定常動作時にはＭＯＳトランジスタＭ４２がオンし、ＭＯＳトランジスタＭ４の基板端子に出力端子２の電位が印加される。一方、ＤＣ−ＤＣコンバータの出力短絡時にはＭＯＳトランジスタＭ４１がオンし、ＭＯＳトランジスタＭ４の基板端子に出力端子２とは反対側の電位が印加される。 （もっと読む）

【課題】短時間で出力電位が昇圧規定電位に達し、小さいリップル幅を有するチャージポンプ回路を提供する。
【解決手段】チャージポンプ回路１は、制御部１０と発振回路２０と昇圧部３０とを具備する。発振回路２０は、予め定められた一定周期のパルス信号を出力する。昇圧部３０は、電位を昇圧するｎ（ｎ≧１）個の昇圧回路を備え、発振回路２０から出力されるパルス信号に応じて第１の電荷量を出力する。制御部１０は、昇圧部３０から出力される電位と、予め定められた規定電位とを比較し、昇圧部３０から出力される電位が一旦規定電位より大きくなると、昇圧部３０に第１の電荷量より少ない電荷量を出力させる。 （もっと読む）

【課題】ノーマリオン型の半導体素子を用いて、より安全なノーマリオフ的な動作となる簡単な構成の半導体スイッチング装置を提供する。
【解決手段】市販のゲートドライバ１１を用いて、ノーマリオン型のＪＦＥＴ１０を駆動する。このとき、ＮチャネルのＪＦＥＴ１０のソースＳをゲートドライバ１１の高圧側の電源ノード１２に接続し、ゲートＧをゲートドライバ１１の出力ノード１５に接続する。入力された制御信号ＶｓｉｇがＬレベルの場合、出力ノード１５の電位Ｖｇは低圧側の電源ノード１３の電位Ｖｎに等しくなる。したがって、Ｌレベルの制御信号Ｖｓｉｇ入力に対して、ゲート・ソース間に負の閾値電圧以下の電圧が印加されてＪＦＥＴ１０がターンオフするというノーマリオフ的な動作が実現している。 （もっと読む）

【課題】負荷電流が大なる場合でも損失電力を小とし、システム全体を小型化し、その上電力効率も上げ得る負荷駆動回路を提供する。
【解決手段】信号源（４）と、信号源（４）よりの入力信号と負荷電流検出部（Ｒ３）よりの検出信号とを受けて差演算を行い、その出力をＯＰアンプ（１）の非反転入力端子に入力する演算回路（８）と、前記入力信号を受け、その極性に応じて、正又は負のコントロール信号を出力する可変／固定電圧選択回路（５）と、この可変／固定電圧選択回路からの正のコントロール信号を受けて所定の正電源電圧をＮＰＮ型トランジスタ（Ｑ１）に供給する第１の電源供給部（６）と、可変／固定電圧選択回路からの負のコントロール信号を受けて所定の負電源電圧をＰＮＰ型トランジスタ（Ｑ２）に供給する第２の電源供給部（７）と、を備える。 （もっと読む）

【課題】 電力変換装置の各アームを構成する半導体素子に対して設けられるフリーホイーリングダイオードのサージ電圧を抑制し、半導体素子のターンオン損失を低減する。
【解決手段】従来のゲート駆動装置に対し、抵抗Ｒ，コンデンサＣからなる遅延回路、抵抗Rg（on）１およびトランジスタTR10を接続することにより、フリーホイーリングダイオード逆回復時の低電流域では、半導体素子IGBTを抵抗Rg（on）により、また高電流域では抵抗Rg（on）と抵抗Rg（on）１との並列抵抗により、それぞれターンオンさせることで掲記課題の解決を図る。 （もっと読む）

【課題】位相比較周波数が高い場合にも、フリッカ雑音の影響を小さくし、チャージポンプ回路の出力の雑音密度のオフセット周波数依存を小さくする。
【解決手段】ＰＬＬ回路に設けられ、位相比較回路が出力する制御信号に従って電流吐き出し用の電流源と電流吸い込み用の電流源をオン・オフ制御するチャージポンプ回路において、蓄積期間信号に従って前記電流源からの電荷を蓄積し、出力期間信号に従って蓄積された電荷を出力する電荷蓄積・放出回路を備え、蓄積期間信号は、位相比較回路からの制御信号の複数周期に跨った期間を持つように設定される。 （もっと読む）