【課題】回路の使用状態に応じて昇圧回路における昇圧倍率を可変でき、消費電流の抑圧が可能なスイッチ半導体集積回路を提供する。
【解決手段】チャージポンプ回路１２において、充放電用電界効果トランジスタである第１乃至第４のデプレッション型ＦＥＴ３１〜３４は、論理回路２からの昇圧制御信号Ｖcp１，Ｖcp２により、そのオン・オフが制御可能とされており、これら第１乃至第４のデプレッション型ＦＥＴ３１〜３４のオン・オフを適宜選択することで、第１乃至第４の充放電用キャパシタ５〜８の充放電の有無が選択でき、その結果、昇圧倍率を変えることができるようになっている。 （もっと読む）

【課題】既存の変換回路におけるノイズを低減しつつ、回路の導通損失を低減する。
【解決手段】 本願発明の代表的な形態は、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードとを有し、フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つこれらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなる回路装置である。 （もっと読む）

【課題】プラス電位及びマイナス電位を生成することができると共に、フライングコンデンサの数とスイッチの数を削減したチャージポンプ回路を提供する。
【解決手段】このチャージポンプ回路は、９個のスイッチＳＷ１〜ＳＷ９と第１及び第２のフライングコンデンサＣ１，Ｃ２、第１及び第２出力コンデンサＣｏｕｔ１，Ｃｏｕｔ２で構成される。初段の第１のフライングコンデンサＣ１はＳＷ１とＳＷ４の接続ノードであるノードＮ１とＳＷ１とＳＷ２の接続ノードであるノードＮ２に接続されている。また、次段(最終段)の第２のフライングコンデンサＣ２はＳＷ４とＳＷ５の接続ノードであるノードＮ３とＳＷ８とＳＷ９の接続ノードであるノードＮ４に接続されている。そして、第１の出力端子Ｐ１からプラス電位である３ＶＤＤが出力され、第２の出力端子Ｐ２からマイナス電位である−２ＶＤＤが出力される。ＶＤＤは電源電位である。 （もっと読む）

【課題】スイッチのオン抵抗の影響を低減できるＤ／Ａ変換器及び撮像システムを提供する。
【解決手段】本発明の第１側面に係るＤ／Ａ変換器は、１つの単位回路の出力端子に次段の単位回路の入力端子が接続されるように複数の単位回路が接続され、前記複数の単位回路のそれぞれは、一端が入力端子に接続されたＲ抵抗部と、一端が前記Ｒ抵抗部の他端に接続され、他端が出力端子に接続された補正用素子と、第１端子及び第２端子を有し、前記第１端子が前記出力端子に接続された第１スイッチ部と、第３端子及び第４端子を有し、前記第３端子が前記出力端子に接続された第２スイッチ部と、前記第２端子と第１電源線との間に接続された第１の２Ｒ抵抗部と、前記第４端子と第２電源線との間に接続された第２の２Ｒ抵抗部とを含み、前記第１スイッチ部及び第２スイッチ部は、それぞれ、前記補正用素子の抵抗値の２倍のオン抵抗値を有することを特徴とする。 （もっと読む）

【課題】低電圧電源を用いた半導体スイッチにおいて中間電位付近の電圧を出力する際に、オン抵抗の増大やリーク電流の発生により、動作速度の低下と、出力電圧の精度低下とが課題となる。
【解決手段】階調発生回路１００とアナログスイッチ回路１１１とバックゲート電圧制御回路１２２とを有し、階調発生回路１００の電圧を入力するアナログスイッチ回路１１１のＮチャネルＭＯＳトランジスタ１１２及びＰチャネルＭＯＳトランジスタ１１３の各々のバックゲート電圧を、階調発生回路１００と等しい構成であるバックゲート電圧制御回路１２２から供給する。 （もっと読む）

【課題】
ブリッジ回路の高周波化・低損失化、ならびに、フリーホイルダイオードを削減することが可能な同期整流駆動方式を用いた半導体回路を提供する。
【解決手段】
パワースイッチング素子のドレイン・ソース間電圧を検出し、この状態を一時的に保持し、基準電圧と比較回路で比較し、この結果に基づきパワースイッチング素子をオンさせる第１制御信号を生成し、この第１制御信号と入力端子から伝わる第２制御信号とのＯＲ論理によりパワースイッチング素子のデッドタイムを最小限に短縮した同期整流駆動回路を実現する。前記第１制御信号は入力端子からの第２制御信号としてオン信号がくるまでの一定期間だけオン制御を保持させ、次に入力端子からの第２制御信号としてオフ信号が来る前に前記第１制御信号のオン制御信号は解除する。これにより入力端子からの第２制
御信号によりパワースイッチング素子は速やかにオフできるようにする。 （もっと読む）

【課題】電位を発生する負電位発生チャージポンプ回路と正電位を発生する正電位発生チャージポンプ回路とを備えたチャージポンプ回路において、寄生バイポーラトランジスタがオンするのを防止し、チャージポンプ回路の昇圧動作を正常に行う。
【解決手段】まず、負電位発生チャージポンプ回路１１２を動作させ、出力電位ＬＶとして−ＶＤＤを発生する。出力電位ＬＶはＰ型半導体基板１０に印加されるので、Ｐ型半導体基板１０の電位は−ＶＤＤになる。その後、負電位発生チャージポンプ回路１１２の動作を継続させながら、正電位発生チャージポンプ回路１１１の動作を開始する。Ｐ型半導体基板１０の電位は−ＶＤＤになっているので、正電位発生チャージポンプ回路１１１は正常に動作する。正電位発生チャージポンプ回路１１１の出力電位ＨＶが２ＶＤＤになった後に、負電位発生チャージポンプ回路１１２を前記第２の動作モード（ＨＶの反転動作）で動作させる。 （もっと読む）

【課題】充分な昇圧電圧を確保しながら、挿入損失の低下を防ぐことによりアンテナスイッチの高調歪みを低減させる。
【解決手段】制御端子Ｔｘ１ｃＬにオン電圧が印加されて、アンテナ端子と送信端子Ｔｘ１との間に設けられたアンテナスイッチ部がオンとなり、ＰＣＳ／ＤＣＳ方式の送信信号が送信端子Ｔｘ１からアンテナ端子を通過する。その際、送信信号の一部分が供給された昇圧回路３０は、ダイオード３２，３３の整流作用により制御部から出力される制御電圧よりも高い昇圧電圧を出力端子ＤＣｇａｔｅに発生させ、アンテナスイッチ部のトランジスタ回路のゲートに印加する。この昇圧回路３０では、抵抗３６が出力端子ＤＣｇａｔｅに接続されているので入力された送信電力のＲＦ信号経路における抵抗通過が１個だけとなり、送信信号の減衰を小さく抑えて挿入損失特性を良好にする。 （もっと読む）

【課題】電源発生回路の専有面積を低減し、且つ外部接続端子の数を削減する。
【解決手段】クロック発生回路１は、複数のインバータで構成されたバッファ回路であり、入力クロックＣＬＫに基づいて、ＶＤＤの振幅を有するクロックＣＰＣＬＫ３と、クロックＣＰＣＬＫ３が反転された反転クロックＸＣＰＣＬＫ３を発生する回路であり、正電源発生回路２と負電源発生回路３に共用されている。正電源発生回路２においては、外部接続端子Ｐ１，Ｐ２の間にフライングコンデンサＣ１が接続され、外部接続端子Ｐ２を介して、フライングコンデンサＣ１の一方の端子にクロックＣＰＣＬＫ３が印加される。負電源発生回路３においては、外部接続端子Ｐ２，Ｐ１１の間にフライングコンデンサＣ１２が接続され、外部接続端子Ｐ２を介して、フライングコンデンサＣ１２の一方の端子にクロックＣＰＣＬＫ３が印加される。 （もっと読む）

【課題】
電圧駆動型半導体素子を含む半導体装置において、スイッチング時の電流の時間変化率を低減し、かつスイッチング損失を低減することが可能で、しかも誤動作や破壊の危険が著しく低い高信頼性の電圧駆動型半導体装置の駆動方法およびその装置を提供すること。
【解決手段】
制御装置は駆動回路を切り換えるタイミングを決定するタイミング決定装置と、当該タイミング決定装置の出力に応じて第１の駆動回路と第２の駆動回路とを切り換える論理回路を有し、タイミング決定装置がＩＧＢＴのコレクタ電圧を検出してそれぞれの駆動回路を切り換えるタイミングを決定していることに特徴があり、この切り換えタイミングはＩＧＢＴのミラー期間終了後に行うよう制御することに特徴がある。 （もっと読む）