【課題】飛び込みによる影響を軽減できるブートストラップ回路を提供する。
【解決手段】同一導電型の第１乃至第３トランジスタから構成され、第１トランジスタにおいて、一方のソース／ドレイン領域は第２トランジスタの一方のソース／ドレイン領域に接続され、他方のソース／ドレイン領域には２相のクロックの一方が印加され、ゲート電極は第３トランジスタの一方のソース／ドレイン領域に接続され、第２トランジスタにおいて、他方のソース／ドレイン領域は電圧供給線に接続され、第３トランジスタにおいて、他方のソース／ドレイン領域には入力信号が印加され、ゲート電極には２相のクロックの他方が印加され、第１トランジスタのゲート電極と第３トランジスタの一方のソース／ドレイン領域とはノード部を構成し、第２トランジスタのゲート電極には２相のクロックの他方が印加され、ノード部と電圧供給線との間に、容量部が接続されている。 （もっと読む）

【課題】同一導電型のトランジスタから成るインバータ回路を提供する。
【解決手段】インバータ回路は否定論理構成部と出力回路部とから構成されており、出力回路部は同一導電型の２つのトランジスタから構成されており、出力回路部を構成する２つのトランジスタを、第１出力トランジスタ、及び、第２出力トランジスタと表すとき、第１出力トランジスタの一方のソース／ドレイン領域と第２出力トランジスタの一方のソース／ドレイン領域とは接続されており、第２出力トランジスタのゲート電極は、否定論理構成部の出力側に接続されており、第１出力トランジスタの他方のソース／ドレイン領域には第１電圧が印加され、第２出力トランジスタの他方のソース／ドレイン領域には第２電圧が印加され、第１出力トランジスタのゲート電極、及び、否定論理構成部の入力側には、入力信号が印加される。 （もっと読む）

【課題】低損失でシンプルな方法で実現することのできるコントローラ回路を備えるシステムを提供する。
【解決手段】昇圧コントローラ１と、出力側で昇圧コントローラ１の下流に接続された共振コンバータ２と、変圧器３と、入力側で変圧器３の２次巻線Ｎ２に接続されている整流器４と、共振コンバータ２と変圧器３の１次巻線Ｎ１とに接続されており、共振キャパシタンスＣと、第１及び第２の共振インダクタンスＬ１、Ｌ２とを持つＣＬＬ共振回路５と、を持つコントローラ回路備え、スイッチング損失を低減するために、ＣＬＬ共振回路５は、“Ｔ”回路として具体化される。 （もっと読む）

【課題】簡単な構成で、ＭＯＳＦＥＴのスイッチングロスをより低減して効率よく、かつ高速でスイッチングすることができるとともに、ハーフブリッジ型のスイッチング回路においてもＭＯＳＦＥＴの貫通電流による破損を確実に防止することができるスイッチング電源装置を提供する。
【解決手段】ハーフブリッジ型のスイッチング回路Ｓ１、Ｓ２において、パルス電圧により駆動するハイサイド側およびローサイド側のＭＯＳＦＥＴ６、１４で直流電源３をスイッチングする際に、一方のＭＯＳＦＥＴのＯＦＦ遅れによるハイサイド側およびローサイド側の同時ＯＮ状態を回避する。 （もっと読む）

【課題】回路面積の増加を抑制しつつ昇圧効率を向上出来る半導体装置を提供すること。
【解決手段】素子領域ＡＡと、前記素子領域ＡＡ上に形成された複数のＭＯＳトランジスタＴＲ及び容量素子Ｃと、複数の前記ＭＯＳトランジスタＴＲが直列接続され、且つ前記ＭＯＳトランジスタＴＲに前記容量素子Ｃが接続された電圧発生回路４と、前記ＭＯＳトランジスタＴＲのソース及びドレインの少なくともいずれかの領域３２上に形成されたコンタクトプラグＣＰ４、ＣＰ５と、データを保持するメモリセルＭＴとを具備し、各々の前記素子領域ＡＡにおいて、ゲート３４と前記コンタクトプラグＣＰ４、ＣＰ５との間の距離ａは、前記直列接続において後段に位置する前記ＭＯＳトランジスタＴＲほど大きくされる。 （もっと読む）

【課題】 制御信号を駆動電圧を発生させるレベルシフタを提供することを目的とする。
【解決手段】 該レベルシフタは、一端が前記制御信号及び参考電圧とカップリングし、他端が前記駆動電圧及び補助電圧とカップリングする貯蔵用キャパシターと、前記制御信号及び前記参考電圧の一つを選択し前記貯蔵用キャパシターの一端に提供し、前記駆動信号及び前記補助電圧の一つを選択し前記貯蔵用キャパシターの他端に提供する選択スイッチ組と、を備えて成る。前記選択スイッチ組が前記参考電圧及び前記補助電圧を選択し前記貯蔵用キャパシターに提供することにより、前記貯蔵用キャパシターが前記制御信号及び前記駆動電圧とカップリングする際に、前記貯蔵用キャパシターは前記制御信号の電圧レベルが上昇するようにすることを特徴とする。本発明は表示画面駆動回路と映像表示系統も提供する。 （もっと読む）

【課題】一導電型のＴＦＴによって構成し、かつ出力信号振幅を正常に得られる回路を提供する。
【解決手段】ＴＦＴ１０１、１０３は、ＣＫ１にＨレベルが入力されてＯＮし、信号出力部(Ｏｕｔ)の電位がＬレベルに確定される。次に、信号入力部(Ｉｎ)にパルスが入力されてＨレベルとなり、ＴＦＴ１０２のゲート電位は(ＶＤＤ−ＶｔｈＮ)まで上昇し、浮遊状態となる。これによりＴＦＴ１０２がＯＮする。次にＣＫ１がＬレベルとなり、ＴＦＴ１０１、１０３がＯＦＦする。同時にＣＫ３がＨレベルとなって信号出力部の電位は上昇し、同時に容量１０４の働きによってＴＦＴ１０２のゲートの電位が(ＶＤＤ＋ＶｔｈＮ)以上に上昇することによって信号出力部(Ｏｕｔ)に現れるＨレベルはＶＤＤに等しくなる。ＳＰがＬｏ、ＣＫ３がＬｏ、ＣＫ１がＨレベルになると、信号出力部(Ｏｕｔ)の電位は再びＬレベルとなる。 （もっと読む）

【課題】スイッチング損失の低減を図り、かつスイッチングの安定化および高速化を図ることが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、制御電極を有し、制御電極に供給される電圧に基づいてオン状態およびオフ状態を切り替える半導体素子１２と、制御電極にパルス状の電圧を供給する駆動回路４と、制御電極と駆動回路４との間に接続されるインダクタ８と、制御電極と駆動回路４との間にインダクタ８と直列に接続される抵抗６とを備える。 （もっと読む）

【課題】電子回路のブートストラップポイントの電圧を低下させる方法とそれを用いた装置を提供する。
【解決手段】シフトレジスタ回路等の電子回路において、ブートストラップポイント電圧レベルを低下させる放電装置を提供する。この回路において、第１トランジスタは、導通の際、入力パルスを受信し、入力パルスを第２トランジスタのゲート端に伝送して、第二トランジスタを導通状態にする。このゲート端がいわゆるブートストラップポイントである。入力パルスを受信した時、出力パルスが第２トランジスタのドレイン／ソース端に生成される。出力パルスの時間周期において、第１トランジスタは非導通態で、且つ、ブートストラップポイントは高電圧レベルにあり、第１トランジスタに対し電圧を印加する。放電回路は、少なくとも一つのトランジスタから構成され、ブートストラップポイントに接続されて、出力パルス周期内の電圧レベルを低下させる。 （もっと読む）

【課題】スタートアップ前又は発振器から信号を転送する前にブートストラップコンデンサをプリチャージするブートストラップ回路を含むことができる自励発振フルブリッジドライバ集積回路を提供する。
【解決手段】ハイ側ドライバがそれぞれに、ブートストラップコンデンサと、発振器をスタートアップするか又は制御信号をハイ側ドライバへ供給する前にブートストラップコンデンサをプリチャージするブートストラップ回路とを有する、自励発振フルブリッジドライバ集積回路である。 （もっと読む）