【課題】グリッチ発生及びクロック出力停止を伴うことなく出力クロックを切り替える。
【解決手段】基準クロック（Ｂａｓｅ_ＣＬＫ）を分周することで得た第１及び第２分周クロックをマルチプレクサＭＵＸ_Ｏに入力する。一方で、マルチプレクサＭＵＸ_ＳＹＮは、第１及び第２分周クロックの信号レベルが共にローレベルになる期間においてのみ、選択信号（Ｓｅｌｅｃｔ_Ｓｉｇ）を出力し、フリップフロップＦＦ_ＳＹＮは、マルチプレクサＭＵＸ_ＳＹＮから出力される選択信号を基準クロックに同期させることで、マルチプレクサＭＵＸ_Ｏに対する切り替え信号を生成する。フリップフロップＦＦ_Ｏは、マルチプレクサＭＵＸ_Ｏの出力信号を基準クロックに同期させることで出力クロック（ＣＬＫ_ＯＵＴ）を生成する。 （もっと読む）

【課題】分周回路の動作不良を抑制する。
【解決手段】第１又は第２のクロック信号に従って２×Ｘ個（Ｘは２以上の自然数）のパルス信号を生成して出力するシフトレジスタと、２×Ｘ個のパルス信号に従って、第１のクロック信号の周期のＸ倍の周期である第３のクロック信号となる信号を生成して出力する分周信号出力回路と、を具備し、分周信号出力回路は、ゲートのそれぞれに、２×Ｘ個のパルス信号における１個目乃至Ｘ個目のパルス信号のうち、互いに異なるパルス信号が入力され、第３のクロック信号となる信号の電圧を第１の電圧に設定するか否かを制御するＸ個の第１のトランジスタと、ゲートのそれぞれに、２×Ｘ個のパルス信号におけるＸ＋１個目乃至２×Ｘ個目のパルス信号のうち、互いに異なるパルス信号が入力され、第３のクロック信号となる信号の電圧を第２の電圧に設定するか否かを制御するＸ個の第２のトランジスタと、を備える。 （もっと読む）

【課題】流量計と充填を制御する制御装置の間でノイズなどによって流量を表すパルスが増加あるいは消失すると、制御装置が正確な流量を把握できないので、正確に充填することができない。本発明はこのような課題を解決することを目的にする。
【解決手段】パルス信号補正装置を経由して流量計の出力を制御装置に入力する。パルス信号補正装置は流量計の出力と制御装置が受信したパルス数の差分を計算し、この差分に基づいて、次の出力周期で出力パルス数を補正するようにする。制御装置が正確な流量を得ることができるので、正確に充填できる。 （もっと読む）

【課題】分周信号を検査するにあたって、その周波数のみならず第１区間長および第２区間長をも検査し、比較対象に用いる信号を生成する高価な検査装置を必要としない自己診断回路を有する半導体集積回路およびその検査方法を提供する。
【解決手段】分周回路の検査を、生成される分周信号の周波数およびデューティー比、すなわち第１区間および第２区間の比率、の２つに対して行う。外部からはデューティー比を定義する２つの期待値を供給する。 （もっと読む）

【課題】基準クロックの周波数を低くして消費電力を抑制することのできる位相同期回路を提供する。
【解決手段】第１の位相比較器と第２の位相比較器とに、それぞれ帰還クロックの少なくとも１周期分異なる位相差をつけた分周クロックを入力して基準クロックとの位相比較を行い、受信信号と帰還クロックとの位相比較の結果で第１と第２の位相比較器の出力の重みづけを行い、重みづけされた出力により帰還クロックの位相調節を行う。 （もっと読む）

【課題】分周器の発振を防止する分周回路を提供する。
【解決手段】クロック信号Ｖｃを所定の分周比にて分周する分周器２０を備え、分周器の発振を防止する分周回路１であって、クロック信号のピーク電圧Ｖｃｐを検出してピーク値を保持するピーク検出器３０と、分周器が正常動作するために必要なクロック信号の振幅ｖｐに対応した参照電圧Ｖｒｅｆを出力する参照電圧発生器４０と、ピーク検出器により検出されたピーク値と参照電圧とを比較する比較器５０と、を備え、分周器に分周開始を指示する制御信号を入力する制御端子を備え、制御端子に比較器の出力信号Ｖｅを接続し、ピーク値が参照電圧を超えたときに、比較器は、分周器の制御端子に分周開始を指示する制御信号を出力する （もっと読む）

【課題】高分解能のＴＤＣ回路の消費電力を低減することを目的とする。
【解決手段】本発明に係るＴＤＣは、入力信号を遅延する遅延素子１１を複数直列に接続するディレイラインと、ディレイラインの最後段の遅延素子の出力の反転信号を出力する反転素子１３と、基準クロック、又は反転素子の出力信号のいずれかをディレイラインの初段の遅延素子に提供するマルチプレクサ１５と、を有するリング発振器１０と、ディレイラインの遅延素子の接続ノード、又は初段の遅延素子の入力ノードに接続され、被測定信号の変化エッジが、遅延素子１１の出力する基準クロックを遅延した信号の変化エッジに対して進んでいるか遅れているかを判定する複数の判定回路１７と、判定回路１７の判定結果をエンコードするエンコーダ回路３１と、エンコーダ回路３１の出力から、被測定信号の変化エッジの基準クロックに対する位相を算出する演算回路３３と、を備える。 （もっと読む）

【課題】より正確に周波数をカウントすることができる周波数カウンタ及び周波数カウンタのカウント方法を提供する。
【解決手段】周波数カウンタは、基本クロックから一定期間を測定するカウント時間測定回路２と、Ｉ信号のゼロクロスパルス及びＱ信号のゼロクロスパルスが入力され、両者が交互に発生することを確認するゼロクロス交互確認回路７と、Ｉ信号及びＱ信号のゼロクロスパルスを、両者が交互に発生した時のみカウントする周波数カウント回路３と、カウント時間測定回路２が測定した一定期間内に周波数カウント回路３がカウントした値をＩＦ周波数測定値として出力する周波数演算回路４とを有する。 （もっと読む）

【課題】より正確に周波数をカウントすることができる周波数カウンタ及びそのカウント方法を提供する。
【解決手段】周波数カウンタは、基本クロックから一定期間を測定するカウント時間測定回路２と、Ｉ信号のゼロクロスパルス及びＱ信号とが入力され、Ｉ信号のゼロクロスパルスがＱ信号の正又は負のタイミングであるかを判定する符号判定回路７と、Ｉ信号及び符号判定回路７の結果が入力され、Ｑ信号が正又は負のタイミングのゼロクロスパルスをカウントする周波数カウント回路３と、カウント時間測定回路２が測定した一定期間内に周波数カウント回路３がカウントした値をＩＦ周波数測定値として出力する周波数演算回路４とを有する。 （もっと読む）

【課題】モジュールクロック信号に基づいて動作するモジュールを較正する方法を提供する。
【解決手段】本発明の較正方法は、動作がモジュールクロック信号に基づいているモジュールを較正する方法であって、この方法は、複数の較正期間の中のそれぞれの較正期間において、観察対象信号の周波数の計測値を取得するステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいて生成されたクロック信号である、ステップと、モジュールを較正するべく、取得した計測値に基づいてモジュールの動作に影響を付与するステップと、それぞれの前述の較正期間について、観察対象信号の特定の特徴との関係においてその較正期間の終点の時間的な位置を考慮すると共に、その位置に基づいて観察対象信号の後続の前述の特定の特徴との関係において後続の較正期間の開始点を遅延させるステップと、を有する。 （もっと読む）