【課題】周波数がクロック周波数の整数倍である高調波に起因する帯域内スプリアスによる受信性能劣化を抑制可能な電子装置を提供する。
【解決手段】局所発振信号の周波数をｆ_ＬＯ、整数をＮ、受信信号の下限周波数をｆＤ１、受信信号の上限周波数をｆＤ２とするとき、ｆ_ＬＯ＝Ｎ×ｆ_ｃｌｋ （１）と（Ｎ−１）×ｆ_ｃｌｋ＜ｆＤ１＜Ｎ×ｆ_ｃｌｋ＜ｆＤ２＜（Ｎ＋１）×ｆ_ｃｌｋ （２）とが成立する。これにより、周波数が上記クロック周波数ｆ_ｃｌｋの整数倍である高調波成分が、スプリアスとして希望信号の経路に混入しても、ミキサーによる周波数変換後の希望波の帯域内には入らない。従って、周波数がクロック周波数の整数倍である高調波に起因する帯域内スプリアスによる受信性能劣化を抑制可能となる。 （もっと読む）

【課題】本発明は、オーバーサンプルされた３相信号をベースバンド信号帯の直交信号に変換する信号処理回路を、低消費電力で構成する。
【解決手段】オーバーサンプルされた第１の３相デジタル信号をダウンサンプルし、第２の３相デジタル信号を得るデシメーションフィルタ１００と、第２の３相デジタル信号に対して３相−直交変換を施し、直交デジタル信号を得る変換器２００とを具備する。 （もっと読む）

【課題】ＭＢ−ＯＦＤＭ通信システムにおいて、直交復調部で受信信号に発生するＤＣオフセットを、受信信号がアナログ信号である領域において除去する手法がすでに開示されているが、アナログ領域での除去ではＤＣオフセットが残留してしまうため、デジタル領域で効果的にＤＣオフセットを除去する必要がある。
【解決手段】オフセットキャンセル部２６は、所定時間範囲の振幅の平均が零であるべき信号について振幅の平均値を算出し、前記信号から前記平均値を減算することで、前記信号に含まれるオフセットを除去する。 （もっと読む）

【課題】帯域拡張型の無線信号の受信およびホッピング型の無線信号の受信においてハードウエアの共用性を高め、デジタル信号処理の負担を小さくする。
【解決手段】周波数変換ブロック102は、BG内の無線信号を入力して周波数変換し、アナログ複素ベースバンド信号をバンド毎に分離して並列に出力する。スイッチ回路103は、周波数変換ブロック102から並列に出力されるバンド単位のアナログ複素ベースバンド信号のいずれかをADC104に選択的に供給する。分配回路105は、ADC104によって生成されるデジタル信号を時分割し、時分割されたデータブロックを複数の出力信号線群に分離出力可能である。制御回路106は、BG内のバンド間をホッピングする第１の通信モードと、ホッピング無しでBG内の複数バンドを同時使用する第２の通信モードとの切り替えに応じて、スイッチ回路103による信号選択の切替タイミングと、分配回路105による時分割の実行を変更する。 （もっと読む）

送信器を含む送受信機の受信器の入力に関する二次インターセプトポイント（ＩＩＰ２）校正システムは、送受信機の送信器及び受信器に接続され、受信器のミキサーで生じた二次相互変調歪に起因する受信器の二次相互変調歪の推定量を計算する推定器であって、基準信号として送信器からの送信信号を用いる推定器と、推定器に接続され、受信器の二次相互変調歪の推定量に基づいてミキサーのＩＩＰ２調整ポートを制御して二次相互変調歪を減少させるコントローラとを備える
（もっと読む）

【課題】アナログ信号の処理回路に適用でき、回路規模が小さく高精度にＤＣオフセット成分を除去できるＤＣオフセット除去回路を実現する。
【解決手段】本発明のＤＣオフセット除去回路１００は、信号処理回路１１０の出力信号Ｚを量子化するための量子器１と、量子器１の出力信号Ｚ_Ｑを増幅または減衰させるゲイン段２と、ゲイン段２の出力信号Ｚ_Ｉを積分するデジタル積分器３と、デジタル積分器３の出力信号Ｚ_Ｏをシェーピングするノイズシェーピング回路４と、ノイズシェーピング回路４の出力信号をアナログ信号に変換するＤＡ変換器５と、ＤＡ変換器５の出力信号をローパスフィルタ６を介して入力信号Ｘにフィードバックする減算器７とを備える。 （もっと読む）

【課題】半導体集積回路のチップ占有面積の増大を軽減して衝突回避のためのキャリアセンス実行のために電源投入後の準備動作を可能とする。
【解決手段】無線受信機１００は、複数の周波数バンドを周波数ホッピングするＲＦ信号を受信する。受信ローカル信号源１４から複数の周波数バンドの受信ローカル信号が順次に生成される間の受信ミキサ４、５の出力のＤＣオフセットを補正する複数の補正データをＤＣオフセット校正・補正ユニット１５〜１８が順次に生成して制御レジスタ１９に格納する。その前に、衝突回避用のキャリアセンスが実行される。その前に電源電圧投入後の受信ミキサ４、５の出力の初期ＤＣオフセットを補正する初期補正データが生成され、レジスタ１９に格納される。その後、ＤＣオフセット校正・補正ユニット１５〜１８はレジスタ１９から初期補正データを読み出し、受信ミキサ４、５の初期ＤＣオフセットをキャリアセンスの前に補正する。 （もっと読む）

【課題】マルチモードに対応する半導体集積回路のチップ占有面積を低減する。
【解決手段】受信アナログフロントエンドユニット１０は、第１と第２の通信方式の第１と第２のＲＦ受信信号を信号帯域が大と小の第１と第２の受信アナログベースバンド信号に変換する。オーバーサンプリング型Ａ／Ｄ変換器１０２は第１と第２の受信ディジタルベースバンド信号を生成し、第１ディジタルフィルタ１０３は第１と第２の受信ディジタルベースバンド信号のデシメーション処理とに共通に使用され、第２ディジタルフィルタ２０５、２０６、２０７は、ダウンサンプリング処理によって大きな第１サンプリング・レートを持つ第１受信ディジタルベースバンド信号を生成して、第３ディジタルフィルタ２１０、２１１、２１２は、ダウンサンプリング処理によって小さな第２サンプリング・レートを持つ第２受信ディジタルベースバンド信号を生成する。 （もっと読む）

【解決手段】 受信器は低ノイズ・アンプ（ＬＮＡ）および複数のミキサ対を含んでいる。ＬＮＡはＬＮＡ入力信号を受信および増幅し、少なくとも１つのＬＮＡ出力信号を提供する。各ミキサ対は、イネーブルにされていると少なくとも１つのＬＮＡ出力信号のうちの１つをダウンコンバートする。各ミキサ対は、例えば複数のモードの中から選択されたモードに基づいて、選択的にイネーブルまたはディセーブルにされ得る。一デザインでは、ＬＮＡは、並列結合されている複数の負荷部を含んでいる。各負荷部は、例えば選択されたモードに基づいて、選択的にイネーブルまたはディセーブルにされ得る。一デザインでは、高線形性モードについては、第１および第２ミキサ対ならびに第１および第２負荷部がイネーブルにされ得る。低線形性モードについては、第１ミキサ対および第１負荷部がイネーブルにされ得、かつ第２ミキサ対および第２負荷部がディセーブルにされ得る。 （もっと読む）

【課題】複数の抵抗及び複数のコンデンサを含む信号処理回路を内蔵する半導体集積回路において、信号処理回路において用いられる抵抗及びコンデンサの時定数を正確に設定する。
【解決手段】この半導体集積回路は、複数の可変抵抗回路及び複数のコンデンサを含む信号処理回路と、第１の可変抵抗回路と第１のコンデンサとによって構成されるローパスフィルタ、及び、第２のコンデンサと第２の可変抵抗回路とによって構成されるハイパスフィルタを含み、所定の周波数を有する基準信号をローパスフィルタ及びハイパスフィルタに入力して得られる２つの出力信号に基づいて、該２つの出力信号のレベルがほぼ等しくなるように第１及び第２の可変抵抗回路の抵抗値を制御する１組の制御信号を生成し、該１組の制御信号を用いて信号処理回路における複数の可変抵抗回路の抵抗値を設定する定数設定回路とを具備する。 （もっと読む）