【課題】信号利得およびＤＣオフセット補正するダイレクトダウンコンバート受信機を提供する。
【解決手段】信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャであり、ＤＶＧＡはこれらの２つのループが互いに相互作用するので、ＶＧＡループの動作モードはＤＣループの動作モードに基づいて選択され、ＤＣループが捕捉モードで動作している期間は、捕捉モードにおけるＤＣループの帯域幅に反比例するよう選択され、ＲＦ／アナログ回路のいくつかまたはすべてに対する制御がシリアルバスを介している。 （もっと読む）

【課題】狭帯域無線において、高速応答性、高安定性、高線形性の自動利得制御が可能なダイレクトコンバージョン受信方式の無線通信受信機を提供する。
【解決手段】受信ベースバンド部１２０は、直交復調器１１０で直交復調されたＩｃｈ、Ｑｃｈのベースバンド信号を増幅する増幅器及びＲ−２Ｒラダー減衰器１２４、１３４を備えたＩｃｈ、Ｑｃｈの信号系と、自動利得制御部により構成される。自動利得制御部は、Ｉｃｈ及びＱｃｈ信号系から出力されるベースバンド信号をアップコンバージョン乗算器１４０によりベースバンド信号の周波数よりも高い周波数に変換した後、ＩＱ検波器１４４、誤差増幅器１４５、ラグリードフィルタ１４６、ＡＧＣ／ＡＤＣ１４７を介してラダー制御回路１４８へ出力する。ラダー制御回路１４８は、ＡＧＣ／ＡＤＣ１４７の出力信号に基づいてＩｃｈ、Ｑｃｈ信号系のＲ−２Ｒラダー減衰器１２４、１３４の減衰量を制御する。 （もっと読む）

【課題】９０°の位相差を持つ２つのローカル信号を発生するローカル信号源として使用可能な２出力直交ローカル信号発振器の提供。
【解決手段】第１及び第２のトランジスター１４及び１５を有し、共振器２０を共有することにより、基本発振周波数にてプッシュ−プッシュ発振動作を行い、第１及び第２のトランジスターの一方から第１のローカル信号を出力する第１のプッシュ−プッシュ型発振器１８と、第３及び第４のトランジスター１６及び１７を有し、共振器２０を共有することにより、前記基本発振周波数にてプッシュ−プッシュ発振動作を行い、第３及び前記第４のトランジスターの一方から第２のローカル信号を出力する第２のプッシュ−プッシュ型発振器１９とを有し、第１及び第２のプッシュ−プッシュ型発振器は、共振器の直交共振モードによって直交発振動作を行い、９０°の位相差のある直交ローカル信号を出力することを特徴とする２出力直交ローカル信号発振器。 （もっと読む）

【課題】更なる消費電力の低減を図ることができる受信装置を提供する。
【解決手段】外部からの受信信号を増幅する増幅器２０（第１の増幅器）と、デジタル信号に変換された信号をデシメーションするデシメーションフィルタ３０と、デシメーションフィルタ３０からの信号に含まれるＤ波（希望波）を選択するチャネル選択フィルタ３１と、チャネル選択フィルタ３１で選択されたＤ波（希望波）を増幅するＤＡＧＣ３３（第２の増幅器）と、を備えたことを特徴とする受信装置。 （もっと読む）

【課題】レベルダイヤの適正化を図ることができる無線受信回路を提供する。
【解決手段】受信した無線周波数信号を増幅する低雑音増幅器２０（第１の増幅器）と、低雑音増幅器２０からの信号と局部発振信号とを乗算しベースバンド信号に変換する周波数変換回路２１と、低雑音増幅器２０と周波数変換回路２１との間に介在するキャパシタＣ１、Ｃ２と、抵抗値を可変可能に構成される帰還抵抗ＲＦＢ１、ＲＦＢ２を有し、ベースバンド信号を増幅するオペアンプＡＰとを備えた無線受信回路。 （もっと読む）

【課題】受信回路に漏れこむ送信リーク信号による受信感度の劣化を緩和する。
【解決手段】直交復調を行うＩｃｈミキサ１１およびＱｃｈミキサ１２を備えた送受信回路において、送信リーク信号と同じ信号生成源の信号をＩｃｈミキサ１１およびＱｃｈミキサ１２の受信ローカル信号として使用し、送信リーク信号と受信ローカル信号との位相を４５°の奇数倍の関係にすることで、送信リーク信号が持つ振幅ノイズ成分をＩｃｈミキサ１１およびＱｃｈミキサ１２に均一に分配する。これにより、Ｉｃｈミキサ１１およびＱｃｈミキサ１２のうちデータ復調用に選択した側に極端に振幅ノイズが偏って現れることを防ぎ、受信感度の劣化を防ぐことができる。 （もっと読む）

【課題】より正確に周波数をカウントすることができる周波数カウンタ及び周波数カウンタのカウント方法を提供する。
【解決手段】周波数カウンタは、基本クロックから一定期間を測定するカウント時間測定回路２と、Ｉ信号のゼロクロスパルス及びＱ信号のゼロクロスパルスが入力され、両者が交互に発生することを確認するゼロクロス交互確認回路７と、Ｉ信号及びＱ信号のゼロクロスパルスを、両者が交互に発生した時のみカウントする周波数カウント回路３と、カウント時間測定回路２が測定した一定期間内に周波数カウント回路３がカウントした値をＩＦ周波数測定値として出力する周波数演算回路４とを有する。 （もっと読む）

【課題】より正確に周波数をカウントすることができる周波数カウンタ及びそのカウント方法を提供する。
【解決手段】周波数カウンタは、基本クロックから一定期間を測定するカウント時間測定回路２と、Ｉ信号のゼロクロスパルス及びＱ信号とが入力され、Ｉ信号のゼロクロスパルスがＱ信号の正又は負のタイミングであるかを判定する符号判定回路７と、Ｉ信号及び符号判定回路７の結果が入力され、Ｑ信号が正又は負のタイミングのゼロクロスパルスをカウントする周波数カウント回路３と、カウント時間測定回路２が測定した一定期間内に周波数カウント回路３がカウントした値をＩＦ周波数測定値として出力する周波数演算回路４とを有する。 （もっと読む）

【課題】雑音の影響を低減してＤＣオフセットをキャンセルできるＤＣオフセットキャンセラを提供する。
【解決手段】ＤＣオフセットキャンセラは、第１の補正用データをＤＡ変換して第１の補正用電圧を出力する第１のＤＡ変換器と、入力信号と、前記第１の補正用電圧とを加算して出力する第１の加算器と、前記第１の加算器の出力信号を増幅して出力する増幅器と、前記増幅器の出力信号と、基準電圧とを比較して比較結果を出力するコンパレータと、前記コンパレータの前記比較結果を入力し、所定の時間内において前記比較結果の論理値の多数決をとって多数決結果を得る平均化回路と、前記増幅器の前記出力信号におけるＤＣオフセットが小さくなるように、前記多数決結果に基づいて前記第１の補正用データの各ビットを逐次設定する逐次比較レジスタ（ＳＡＲ）と、を備える。 （もっと読む）