半導体集積回路およびその動作方法
【課題】マルチモードに対応する半導体集積回路のチップ占有面積を低減する。
【解決手段】受信アナログフロントエンドユニット１０は、第１と第２の通信方式の第１と第２のＲＦ受信信号を信号帯域が大と小の第１と第２の受信アナログベースバンド信号に変換する。オーバーサンプリング型Ａ／Ｄ変換器１０２は第１と第２の受信ディジタルベースバンド信号を生成し、第１ディジタルフィルタ１０３は第１と第２の受信ディジタルベースバンド信号のデシメーション処理とに共通に使用され、第２ディジタルフィルタ２０５、２０６、２０７は、ダウンサンプリング処理によって大きな第１サンプリング・レートを持つ第１受信ディジタルベースバンド信号を生成して、第３ディジタルフィルタ２１０、２１１、２１２は、ダウンサンプリング処理によって小さな第２サンプリング・レートを持つ第２受信ディジタルベースバンド信号を生成する。
【解決手段】受信アナログフロントエンドユニット１０は、第１と第２の通信方式の第１と第２のＲＦ受信信号を信号帯域が大と小の第１と第２の受信アナログベースバンド信号に変換する。オーバーサンプリング型Ａ／Ｄ変換器１０２は第１と第２の受信ディジタルベースバンド信号を生成し、第１ディジタルフィルタ１０３は第１と第２の受信ディジタルベースバンド信号のデシメーション処理とに共通に使用され、第２ディジタルフィルタ２０５、２０６、２０７は、ダウンサンプリング処理によって大きな第１サンプリング・レートを持つ第１受信ディジタルベースバンド信号を生成して、第３ディジタルフィルタ２１０、２１１、２１２は、ダウンサンプリング処理によって小さな第２サンプリング・レートを持つ第２受信ディジタルベースバンド信号を生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびその動作方法に関するもので、特にマルチモードに対応する受信ディジタルフロントエンドを有する半導体集積回路のチップ占有面積を低減するのに有益な技術に関する。
【背景技術】
【０００２】
ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＷＣＤＭＡ、ＤＣＳ、ＰＣＳに代表されるセルラーや無線LAN等の各種通信方式が発展しているが、近年、１つの端末で複数の通信方式や送受信周波数帯域に対応したマルチモード／マルチバンド送受信機が渇望されている。尚、ＧＳＭはGlobal System for Mobile Communicationの略、ＥＤＧＥはEnhanced Data for GSM Evolution; Enhanced Data for GPRSの略、ＧＰＲＳはGeneral Packet Radio Serviceの略である。また更に、ＷＣＤＭＡはWideband Code Division Multiple Accessの略、ＤＣＳはDigital Cellular Systemの略、ＰＣＳはPersonal Communication Systemの略である。
【０００３】
世界中のどんな場所でも無線通信すると言う携帯電話端末等の通信端末機器の能力であるユビキタス・カバレージは、今日現実のものではなく、現在開発が進められている。これらのモバイルシステムは、ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＷＣＤＭＡのセルラーと、例えばＩＥＥＥ ８０２．１１−ｂ、−ａ、−ｇ等のネットワーク、例えばブルートゥース、ジグビー等のパーソナルエリアネットワーク等とを含んでいる。これらのシステムの特性は、一定包落線と包落線変化との信号、時分割とコード分割とのマルチプレックス、高(数ワット)から低(マイクロワット)への送信出力電力の広範囲な組み合わせに及んでいる。その結果、マルチモード応用でのＲＦ通信への要望が、大きくなっている。
【０００４】
携帯電話用高周波ＩＣについては、ディジタル信号処理を行うベースバンドＬＳＩとの１チップ化が進んでいる。非特許文献１は、ＧＳＭサービスに対応した高周波ＩＣ(Integrated Circuits)とベースバンドＬＳＩ(Large Scale Integration integrated circuits)の１チップ化を行っている。
【０００５】
下記非特許文献２には、ＧＳＭ／ＥＤＧＥのクワッドバンドとＷＣＤＭＡのトライバンドをサポートする携帯電話の部品として開発された世界規模で使用するための２１００、１９００、８５０／８００ＭＨｚのトライバンドの第３世代セルラートランシーバー用集積回路が記載されている。このＲＦトランシーバーは、トライバンド・ＷＣＤＭＡのベースバンド信号処理ＩＣを集積化している。
【０００６】
また、下記非特許文献３には、ＲＦＩＣとベースバンドとの間のディジタルインタフェースの仕様が記載され、この仕様によると、下記８種類の信号がディジタルインタフェースで規定されている。１番目は送受信データ(RxTxData)の信号であり、送信の間にベースバンドからＲＦＩＣへバーストシンボルを転送して、受信の間にＲＦＩＣからベースバンドへマルチプレックスされたＩＱサンプルを転送する双方向信号である。２番目は送受信イネーブル(RxTxEn)の信号であり、送信モードＴｘの間にベースバンドによりイネーブルに駆動され、受信モードの間にＲＦＩＣによりイネーブルに駆動される。３番目と４番目と５番目とは、ＲＦＩＣのレジスタセットをアクセスする双方向３線制御インタフェースの双方向のコントロールデータ(CtrlData)の信号とベースバンドからのコントロールイネーブル(CtrlEn)の信号とベースバンドからのコントロールクロック(CrlClk)の信号である。６番目は、ベースバンドからのストローブ(Srobe)の信号であり、ＲＦＩＣ内部のイベントの正確なタイミングの設定に使用される。７番目はシステムクロック(SysClk)の信号であり、８番目のシステムクロックイネーブル(SysClkEn)の信号がベースバンドによってアサートされている時にＲＦＩＣから出力される２６ＭＨｚのマスタークロックである。
【０００７】
更に、下記非特許文献４には、シングルチップ完全集積化ＧＳＭ−ＥＤＧＥ／ＣＤＭＡ２０００／ＵＭＴＳダイレクトコンバージョン受信機が記載されている。この受信機は、フラクショナルＰＬＬ、ミキサ、低雑音増幅器、完全集積化電圧制御増幅器、アナログアンチエリアスイングフィルタ、３線バス形式インタフェースを含み、キートピックは完全に構成可能なディジタルフロントエンド(ＤＦＥ)とΔΣＡ／Ｄ変換器と高速ディジタルシリアルベースバンド(ＢＢ)インタフェースである。ディジタルフロントエンド(ＤＦＥ)は、サンプルレート変換、チャンネルフィルタリング、ダイナミックレンジ制御、ＲＦＩＣとベースバンドＩＣとの間のディジタルインタフェースを介したデータ転送の信号調整を機能的に含むものである。
【０００８】
受信アナログフロントエンド(ＲｘＡＦＥ)はダイレクトコンバージョンアーキテクチャーに基づき、フラクショナルＰＬＬが集積化されている。チャンネル選択フィルタリングがディジタルフロントエンド(ＤＦＥ)で実行されない場合には、Ａ／Ｄ変換器の入力のアナログベースバンドフィルタはアンチエリアス成分を除去する。
【０００９】
ディジタルフロントエンド(ＤＦＥ)では、不所望なチャンネル干渉を伴う所望の信号をサンプリングするために十分なダイナミックレンジを持つように設計されたΔΣＡ／Ｄ変換器が使用されている。ループフィルタのチューニングによる信号帯域への適合によって全てのモードでＡ／Ｄ変換器には一定のシステムクロックが供給される一方、オーバーサンプリングレート(ＯＳＲ)の結果的な変化はディジタルフロントエンド(ＤＦＥ)での適切なデシメーションを必要とする。
【００１０】
受信ディジタルフロントエンド(ＲｘＤＦＥ)のディジタル信号処理(ＤＳＰ)のブロックはマルチモードを可能とするもので、ディジタルフロントエンド(ＤＦＥ)の機能には各規格の要求に高く依存するチャンネル選択フィルタリング、ゲイン制御、マッチトフィルタが含まれる。従って、３線バス型制御インタフェースを介するデシメーションファクター、フィルタ係数、ゲイン、補正パラメータの全てを含む構成オプションによって、ディジタルフロントエンド(ＤＦＥ)は完全に構成可能である。
【００１１】
受信ディジタルフロントエンド(ＲｘＤＦＥ)のディジタル信号処理(ＤＳＰ)のブロックは最大の柔軟性と再構成可能性を持つように設計され、各処理ステージで十分なバイパス機能に有利であるように全ステージで全ての係数は１２ビットのワード長と１６ビットのデータパスとを持つものである。
【００１２】
受信ディジタルフロントエンド(ＲｘＤＦＥ)の信号処理ステージは、２個のＣＩＣフィルタとノッチフィルタとＩＩＲ型波形ディジタルフィルタ(ＷＤ)と３次オールパスフィルタ(ＡＰ)とＦＩＲフィルタとフラクショナルサンプルレート変換(ＦＳＲＣ)フィルタとを含んでいる。
【００１３】
２個のカスケーデッド・インテグレータ・コンブ(ＣＩＣ：Cascaded-Integrator-Comb)フィルタによって、主なデシメーションステージが構成される。ノッチフィルタは、ＤＣオフセットを最小に低減するため使用される。７次のＩＩＲ(Infinite-Impulse Response)型の波形ディジタルフィルタ(ＷＤ)によって、チャンネル選択フィルタが構成される。波形ディジタルフィルタ(ＷＤ)の群遅延は、３次のオールパスフィルタ(ＡＰ)によって補償される。ＦＩＲ(Finite-Impulse Response)フィルタの機能としては、第１に規格仕様に関するマッチトフィルタリングであり、第２にアナログベースバンドフィルタ、ＣＩＣフィルタ、ＷＤＦフィルタ、ＦＳＲＣフィルタでの振幅低下の補償である。
【００１４】
また、良く知られているようにランダムな符号“０”、“１”が帯域幅の小さなチャンネルを伝送される際の符号間干渉(ＩＳＩ：inter-symbol interference)を低減する方法として、送信機側ではパルス・シェーピング(ナイキスト・シグナリング)が行われ、受信機側ではイコライゼーションが行われる。ナイキスト・シグナリングにより、１つのパルスが最大値を取る時には、その他のパルスはゼロとされるものである。ナイキスト・シグナリングでしばしば用いられるパルス形状は、レイズドコサイン(ＲＣ：Raised Cosine)・スペクトラムに関するものである。レイズドコサインの関数の振幅は、時間軸上ではある時間で最大値を取り、その前後でゼロとされ、更にその前後で反対極性となると伴に次第に減衰するものである。レイズドコサインの関数の振幅は、周波数軸上ではある周波数帯域で平坦であり、この周波数帯域の外では次第に減衰するものである。このような処理は、レイズドコサインフィルタリングと呼ばれる。実際には、レイズドコサインフィルタは、２つの箇所に分割して挿入される。一方は送信機であり、他方は受信機である。伝達関数が上記の関数の平方根(square root)となるようなフィルタを用いることにより、両方の組み合わせでナイキスト・シグナリングが可能となり、受信機側のフィルタはマッチトフィルタとなる。
【００１５】
一方、下記非特許文献５には、符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ)フィルタにより、３ＧＰＰ仕様に基づくＦＤＤ方式のＷＣＤＭＡのためのパルス・シェーピング・フィルタを構成することが記載されている。ＷＣＤＭＡ無線システムで、ダウンリンクで２個のＲＲＣフィルタが存在する一方(基地局送信機で１個、端末受信機で１個)、アップリンクで２個のＲＲＣフィルタが存在する(端末送信機で１個、基地局受信機で１個)。ＲＲＣフィルタは、ファイナイトインパルスレスポンス(ＦＩＲ)フィルタによって実現されている。尚、３ＧＰＰは、３rd Generation Partnership Projectの略である。
【００１６】
また、下記非特許文献６には、ＧＳＭ方式とＷＣＤＭＡ方式をサポートするデュアルモード携帯電話端末を使用してＷＣＤＡＭからＧＳＭおよびＧＳＭからＷＣＤＭＡのシームレスなハンドオーバーが可能なことが記載されている。
【００１７】
【非特許文献１】Ｐｉｅｒｒｅ−Ｈｅｎｒｉ ｅｔ．ａｌ， ”Ａ Ｆｕｌｌｙ Ｉｎｔｅｇｒａｔｅｄ ＳｏＣ ｆｏｒ ＧＳＭ・ＧＰＲＳ ｉｎ ０．１３ ｕｍ ＣＭＯＳ”， ＩＳＳＣＣ ２００６， Ｓｅｓｓｉｏｎ ２６．７ ｐｐ．４８２−４８３．
【非特許文献２】Ｄ．Ｌ．Ｋａｃｚｍａｎ ｅｔ ａｌ， “Ａ Ｓｉｎｇｌｅ−Ｃｈｉｐ Ｔｒｉ−Ｂａｎｄ (２１００， １９００， ８５０／８００ ＭＨｚ) ＷＣＤＭＡ／ＨＳＤＰＡ Ｃｅｌｌｕｌａｒ Ｔｒａｎｓｃｅｉｃｅｒ”， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， ＶＯＬ．４１， ＮＯ．５， ＭＡＹ ２００６， ＰＰ．１１２２−１１３２．
【非特許文献３】Ａｎｄｒｅｗ Ｆｏｇｇ， “ＤｉｇＲＦ ＢＡＳＥＢＡＮＤ／ＲＦ ＤＩＧＩＴＡＬ ＩＮＴＥＲＦＡＣＥ ＳＰＥＣＩＦＩＣＡＴＩＯＮ”， Ｌｏｇｉｃａｌ， Ｅｌｅｃｔｒｏｒｉｃａｌ ａｎｄ Ｔｉｍｉｎｇ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ＥＧＰＲＳ Ｖｅｒｓｉｏｎ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ Ｗｏｒｋｉｎｇ Ｇｒｏｕｐ Ｒａｐｐｏｒｔｅｕｒ Ａｎｄｒｅｗ Ｆｏｇｇ， ＴＴＰＣｏｍ Ｖｅｒｓｉｏｎ １．１２ｈｔｔｐ：／／ｍｉｐｉ．ｏｒｇ／ｄｏｃｓ／ＤｉｇＲＦ＿Ｓｔａｎｄａｒｄ＿ｖ１１２．ｐｄｆ〔平成２０年７月２８日検索〕
【非特許文献４】Ｇｅｒｎｏｔ Ｈｕｅｂｅｒ ｅｔ．ａｌ， “Ａ ＧＳＭ−ＥＤＧＥ／ＣＤＭＡ２０００／ＵＭＴＳ Ｒｅｃｅｉｖｅｒ ＩＣ ｆｏｒ Ｃｅｌｌｕｌａｒ Ｔｅｒｍｉｎａｌｓ ｉｎ ０．１３μｍ ＣＭＯＳ”， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ９ｔｈ Ｅｕｒｏｐｅａｎ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｗｉｒｅｌｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ， Ｓｅｐｔｅｍｂｅｒ ２００６， ＰＰ．２３−２６．
【非特許文献５】Ｉｎａｋｉ ＢＥＲＥＮＧＵＥＲ ｅｔ ａｌ， “Ｅｆｆｉｃｉｅｎｔ ＶＬＳＩ Ｄｅｓｉｇｎ ｏｆ ａ Ｐｕｌｓｅ Ｓｈａｐｉｎｇ Ｆｉｌｔｅｒ ａｎｄ ＤＡＣ ｉｎｔｅｒｆａｃｅ ｆｏｒ Ｗ−ＣＤＭＡ ｔｒａｎｓｍｉｓｓｉｏｎ” ， Ｐｒｏｃｅｅｄｉｎｇｓ． ２００３ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ［Ｓｙｓｔｅｍ−ｏｎ−Ｃｈｉｐ］ ＳＯＣ Ｃｏｎｆｅｒｅｎｃｅ， １７−２０ Ｓｅｐｔ． ２００３， ＰＰ．３７３−３７６．
【非特許文献６】Ｇｅｒｔｉｅ Ａｌｓｅｎｍｙｒ ａｔ ａｌ， “Ｈａｎｄｏｖｅｒ ｂｅｔｗｅｅｎ ＷＣＤＭＡ ａｎｄ ＧＳＭ”， Ｅｒｉｃｃｓｏｎ Ｒｅｖｉｅｗ Ｎｏ．１， ２００３，ＰＰ．６−１１．
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明者等は本発明に先立って、ＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのデュアルモードの送受信機能をサポートする無線周波数半導体集積回路(以下、ＲＦＩＣと言う)の研究・開発に従事した。
【００１９】
このＲＦＩＣでは、上記非特許文献４に記載されたようにＷＣＤＭＡとＥＤＧＥとのマルチモードに対応する受信ディジタルフロントエンドが必要となった。しかし、上記非特許文献４に記載されたコンフィギュラブルな受信ディジタルフロントエンドの構成を確定するためには、デシメーションファクター、フィルタ係数、ゲイン、補正パラメータの全ての構成オプション設定データをＲＦＩＣ外部から３線バス型制御インタフェースを介して受信ディジタルフロントエンドに供給する必要が有る。従って、ＧＳＭ／ＥＤＧＥ方式とＷＣＤＭＡ方式とをサポートするデュアルモード携帯電話端末に上記のように構成された受信ディジタルフロントエンドを含むＲＦＩＣを搭載した場合には、使用の前に構成設定データを外部からＲＦＩＣに供給する手間が必要となるとの問題が本発明者等の検討によって明らかとされた。
【００２０】
この手間はデュアルモード携帯電話端末を使用するユーザーに取って煩雑である一方、上記非特許文献６に記載されたデュアルモード携帯電話端末を使用するＷＣＤＡＭからＧＳＭおよびＧＳＭからＷＣＤＭＡのシームレスなハンドオーバーの際の待ち遠しい準備作業となるものである。
【００２１】
従って、このような問題を回避するために、ＷＣＤＭＡ方式をサポートする第１受信ディジタルフロントエンドとＧＳＭ／ＥＤＧＥ方式をサポートする第２受信ディジタルフロントエンドとをダイレクトダウンコンバージョンのアーキテクチャー構成の受信アナログエンドの出力に並列に配置することも本発明者等によって本発明に先立って検討された。２系統の受信ディジタルフロントエンドのうちで使用する方を活性化して他方を非活性化することにより、低消費電力のマルチモードに対応する受信動作を行うことができる。しかし、本発明者等が検討したところ、この方式では２系統の受信ディジタルフロントエンドが必要であるのでチップ占有面積が大きいと言う問題が明らかとされた。
【００２２】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【００２３】
従って、本発明の目的とするところは、マルチモードに対応する受信ディジタルフロントエンドを有する半導体集積回路のチップ占有面積を低減することにある。
【００２４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２５】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２６】
すなわち、本発明の代表的な半導体集積回路(１)は、受信アナログフロントエンドユニット(１０)と、受信ディジタルフロントエンドユニット(１０１)と、ディジタルインタフェースユニット(１０５)とを具備する(図１参照)。
【００２７】
前記受信アナログフロントエンドユニット(１０)は、第１と第２の通信方式(ＷＣＤＭＡ、ＧＳＭ／ＥＤＧＥ))の第１と第２のＲＦ受信信号を大きな第１信号帯域(３．８４ＭＨｚ)と小さな第２信号帯域(２７０ｋＨｚ)の第１と第２の受信アナログベースバンド信号にそれぞれダウンコンバートする。オーバーサンプリング型のＡ／Ｄ変換器(１０２)は、第１と第２の受信アナログベースバンド信号を第１と第２の受信ディジタルベースバンド信号にそれぞれ変換する。
【００２８】
第１ディジタルフィルタ(１０３)は第１と第２の受信ディジタルベースバンド信号のデシメーション処理とに共通に使用され、第２ディジタルフィルタ(２０５、２０６、２０７)は、前記第１ディジタルフィルタ(１０３)の前記出力のダウンサンプリング処理によって大きな第１サンプリング・レート(７．６８ＭＨｚ)を持つ前記第１受信ディジタルベースバンド信号を生成して、第３ディジタルフィルタ(２１０、２１１、２１２)は、前記第１ディジタルフィルタ(１０３)の前記出力のダウンサンプリング処理によって小さな第２サンプリング・レート(０．５４ＭＨｚ)を持つ前記第２受信ディジタルベースバンド信号を生成する(図２参照)。
【発明の効果】
【００２９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、マルチモードに対応する受信ディジタルフロントエンドを有する半導体集積回路のチップ占有面積を低減することができる。
【発明を実施するための最良の形態】
【００３０】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３１】
〔１〕本発明の代表的な実施の形態による半導体集積回路(１)は、受信アナログフロントエンドユニット(１０)と、受信ディジタルフロントエンドユニット(１０１)と、ディジタルインタフェースユニット(１０５)とを具備する。
【００３２】
前記受信アナログフロントエンドユニット(１０)は、通信端末装置に搭載されるアンテナ(ＡＮＴ)によって受信されるＲＦ受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものである。
【００３３】
前記受信ディジタルフロントエンドユニット(１０１)は、Ａ／Ｄ変換器(１０２)と受信ディジタルフィルタユニット(１０３、２０５、２０６、２０７、２１０、２１１、２１２)とを含むものである。
【００３４】
前記Ａ／Ｄ変換器(１０２)は、前記受信アナログフロントエンドユニット(１０)の出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものである。
【００３５】
前記Ａ／Ｄ変換器(１０２)からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニット(１０５)に伝達されるものである。
【００３６】
前記ディジタルインタフェースユニット(１０５)は、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニット(９０１)に供給することが可能なものである。
【００３７】
前記受信アナログフロントエンドユニット(１０)は、前記アンテナにより受信される第１通信方式(ＷＣＤＭＡ)の第１ＲＦ受信信号と第２通信方式(ＧＳＭ／ＥＤＧＥ)の第２ＲＦ受信信号とを第１信号帯域(３．８４ＭＨｚ)を持つ第１受信アナログベースバンド信号と前記第１信号帯域よりも小さな第２信号帯域(２７０ｋＨｚ)を持つ第２受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものである。
【００３８】
前記受信ディジタルフロントエンドユニット(１０１)の前記Ａ／Ｄ変換器(１０２)は、オーバーサンプリング型Ａ／Ｄ変換器によって構成されたものである。
【００３９】
前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)は、前記受信アナログフロントエンドユニット(１０)から供給される前記第１受信アナログベースバンド信号と前記第２受信アナログベースバンド信号とを第１受信ディジタルベースバンド信号と第２受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものである。
【００４０】
前記受信ディジタルフロントエンドユニット(１０１)の前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)の出力に接続された第１ディジタルフィルタ(１０３)を含むものである。
【００４１】
前記第１ディジタルフィルタ(１０３)は、前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第１受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第２受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものである。
【００４２】
前記受信ディジタルフィルタユニットは、前記第１ディジタルフィルタ(１０３)の出力と前記ディジタルインタフェースユニット(１０５)との間に並列に接続された第２ディジタルフィルタ(２０５、２０６、２０７)と第３ディジタルフィルタ(２１０、２１１、２１２)とを更に含むものである。
【００４３】
前記第２ディジタルフィルタ(２０５、２０６、２０７)は、前記第１ディジタルフィルタ(１０３)の前記出力からの前記第１通信方式(ＷＣＤＭＡ)に基づく前記第１受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第１サンプリング・レート(７．６８ＭＨｚ)を持つ前記第１受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(１０５)に供給するものである。
【００４４】
前記第３ディジタルフィルタ(２１０、２１１、２１２)は、前記第１ディジタルフィルタ(１０３)の前記出力からの前記第２通信方式(ＧＳＭ／ＥＤＧＥ)に基づく前記第２受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第１サンプリング・レートよりも小さな第２サンプリング・レート(０．５４ＭＨｚ)を持つ前記第２受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(１０５)に供給することを特徴とする(図１、図２参照)。
【００４５】
前記実施の形態によれば、前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)と前記第１ディジタルフィルタ(１０３)とは第１通信方式(ＷＣＤＭＡ)と第２通信方式(ＧＳＭ／ＥＤＧＥ)との２系統の受信ディジタルベースバンド信号の処理に共通に使用されるので、マルチモードに対応するための前記受信ディジタルフロントエンドユニット(１０１)のチップ占有面積を低減することができる。またこの２系統の受信ディジタルベースバンド信号のサンプリング・レートの相違は、出力側で並列接続された前記第２ディジタルフィルタのダウンサンプリング処理と前記第３ディジタルフィルタのダウンサンプリング処理の間のサンプリング・レート変換率の相違によって容易に対応することができる。
【００４６】
好適な実施の形態によれば、前記第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を生成する前記第２ディジタルフィルタと前記第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を生成する第３ディジタルフィルタとは、前記第１受信アナログベースバンド信号の前記第１信号帯域と前記第２受信アナログベースバンド信号の前記第２信号帯域との相違に対応するダウンサンプリング・レート変換率の差異を有することを特徴とする。
【００４７】
他の好適な実施の形態は、前記第２ディジタルフィルタ(２０５、２０６、２０７)は所定の値を有する補間レートを持つ補間処理部(２０３)を含むもので、前記ダウンサンプリング・レート変換率の前記差異は前記補間レートの前記所定の値によって生成されることを特徴とする(図２参照)。
【００４８】
更に他の好適な実施の形態は、前記受信ディジタルフロントエンドユニット(１０１)は前記受信ディジタルフィルタユニットによって処理された前記受信ディジタルベースバンド信号を一時的に格納した後に前記ディジタルインタフェースユニット(１０５)に供給する受信バッファメモリ(１０４)を更に含むことを特徴とする(図１、図２参照)。
【００４９】
より好適な実施の形態によれば、前記第２ディジタルフィルタ(２０５、２０６、２０７)は復号間干渉を低減するための第１ルートレイズドコサインフィルタ(２０５)を含むことを特徴とする(図１、図２参照)。
【００５０】
更により好適な実施の形態は、前記受信アナログフロントエンドユニット(１０)と前記受信ディジタルフロントエンドユニット(１０１)とは前記第１通信方式としてのＷＣＤＭＡ通信方式の前記第１ＲＦ受信信号と前記第２通信方式としてのＧＳＭ／ＥＤＧＥ通信方式の前記第２ＲＦ受信信号の信号処理を実行するように構成されていることを特徴とする(図１、図２参照)。
【００５１】
具体的な一つの実施の形態による半導体集積回路(１)は、送信ディジタルフロントエンドユニット(３００)と、送信アナログフロントエンドユニット(４００)とを更に具備する(図１参照)。
【００５２】
前記ディジタルインタフェースユニット(１０５)は、外部のディジタルベースバンド処理ユニット(９０１) から伝達される送信ディジタルベースバンド信号を前記送信ディジタルフロントエンドユニット(３００)に供給することが可能なものである。
【００５３】
前記送信ディジタルフロントエンドユニット(３００)は、送信ディジタルフィルタユニット(３０２、３０３、３０４)とＤ／Ａ変換器(３０５)とを含むものである。
【００５４】
前記送信ディジタルフィルタユニットは、前記ディジタルインタフェースユニット(１０５)から供給される前記送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器(３０５)に伝達するものである。
【００５５】
前記Ｄ／Ａ変換器(３０５)は、前記送信ディジタルフィルタユニット(３０２、３０３、３０４)の出力から供給される前記送信ディジタルベースバンド信号を送信アナログベースバンド信号に変換するものである。
【００５６】
前記送信アナログフロントエンドユニット(４００)は、前記Ｄ／Ａ変換器(３０５)の出力からの前記送信アナログベースバンド信号をＲＦ送信信号にアップコンバートする送信機として動作することを特徴とする(図１参照)。
【００５７】
より具体的な一つの実施の形態は、前記送信ディジタルフィルタユニット(３０２、３０３、３０４)は前記ディジタルインタフェースユニット(１０５)と前記Ｄ／Ａ変換器(３０５)の入力との間に並列に接続された第４ディジタルフィルタ(３０２、３０６)と第５ディジタルフィルタ(３０３、３０４、３０７、３０８)とを含むものである。
【００５８】
前記第４ディジタルフィルタ(３０２、３０６)は、前記ディジタルインタフェースユニット(１０５)から供給される前記第１通信方式(ＷＣＤＭＡ)に基づく第１送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第３サンプリング・レート(１９．２ＭＨｚ)を持った前記第１送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器(３０５)の前記入力に供給するものである。
【００５９】
前記第５ディジタルフィルタ(３０３、３０４、３０７、３０８)は、前記ディジタルインタフェースユニット(１０５)から供給される前記第２通信方式(ＧＳＭ／ＥＤＧＥ)に基づく第２送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第４サンプリング・レート(６．５ＭＨｚ)を持った前記第２送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器(３０５)の前記入力に供給することを特徴とするものである。
【００６０】
更により具体的な一つの実施の形態は、前記送信ディジタルフロントエンドユニット(３００)は、前記外部のディジタルベースバンド処理ユニット(９０１)から伝達される前記送信ディジタルベースバンド信号を一時的に格納した後に前記送信ディジタルフィルタユニット(３０２、３０３、３０４)に供給する送信バッファメモリ(３０１)を更に含むことを特徴とする(図１、図３参照)。
【００６１】
最も具体的な一つの実施の形態は、前記第４ディジタルフィルタ(３０２、３０６)は、復号間干渉を低減するための第２ルートレイズドコサインフィルタ(３０２)を含むことを特徴とする(図３参照)。
【００６２】
〔２〕本発明の別の観点の代表的な実施の形態は、受信アナログフロントエンドユニット(１０)と、受信ディジタルフロントエンドユニット(１０１)と、ディジタルインタフェースユニット(１０５)とを具備する半導体集積回路(１)の動作方法である。
【００６３】
前記受信アナログフロントエンドユニット(１０)は、通信端末装置に搭載されるアンテナ(ＡＮＴ)によって受信されるＲＦ受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものである。
【００６４】
前記受信ディジタルフロントエンドユニット(１０１)は、Ａ／Ｄ変換器(１０２)と受信ディジタルフィルタユニット(１０３、２０５、２０６、２０７、２１０、２１１、２１２)とを含むものである。
【００６５】
前記Ａ／Ｄ変換器(１０２)は、前記受信アナログフロントエンドユニット(１０)の出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものである。
【００６６】
前記Ａ／Ｄ変換器(１０２)からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニット(１０５)に伝達されるものである。
【００６７】
前記ディジタルインタフェースユニット(１０５)は、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニット(９０１)に供給することが可能なものである。
【００６８】
前記受信アナログフロントエンドユニット(１０)は、前記アンテナにより受信される第１通信方式(ＷＣＤＭＡ)の第１ＲＦ受信信号と第２通信方式(ＧＳＭ／ＥＤＧＥ)の第２ＲＦ受信信号とを第１信号帯域(３．８４ＭＨｚ)を持つ第１受信アナログベースバンド信号と前記第１信号帯域よりも小さな第２信号帯域(２７０ｋＨｚ)を持つ第２受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものである。
【００６９】
前記受信ディジタルフロントエンドユニット(１０１)の前記Ａ／Ｄ変換器(１０２)は、オーバーサンプリング型Ａ／Ｄ変換器によって構成されたものである。
【００７０】
前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)は、前記受信アナログフロントエンドユニット(１０)から供給される前記第１受信アナログベースバンド信号と前記第２受信アナログベースバンド信号とを第１受信ディジタルベースバンド信号と第２受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものである。
【００７１】
前記受信ディジタルフロントエンドユニット(１０１)の前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)の出力に接続された第１ディジタルフィルタ(１０３)を含むものである。
【００７２】
前記第１ディジタルフィルタ(１０３)は、前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第１受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第２受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものである。
【００７３】
前記受信ディジタルフィルタユニットは、前記第１ディジタルフィルタ(１０３)の出力と前記ディジタルインタフェースユニット(１０５)との間に並列に接続された第２ディジタルフィルタ(２０５、２０６、２０７)と第３ディジタルフィルタ(２１０、２１１、２１２)とを更に含むものである。
【００７４】
前記第２ディジタルフィルタ(２０５、２０６、２０７)は、前記第１ディジタルフィルタ(１０３)の前記出力からの前記第１通信方式(ＷＣＤＭＡ)に基づく前記第１受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第１サンプリング・レート(７．６８ＭＨｚ)を持つ前記第１受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(１０５)に供給するものである。
【００７５】
前記第３ディジタルフィルタ(２１０、２１１、２１２)は、前記第１ディジタルフィルタ(１０３)の前記出力からの前記第２通信方式(ＧＳＭ／ＥＤＧＥ)に基づく前記第２受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第１サンプリング・レートよりも小さな第２サンプリング・レート(０．５４ＭＨｚ)を持つ前記第２受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(１０５)に供給することを特徴とする(図１、図２参照)。
【００７６】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００７７】
《ＲＦＩＣの構成》
図１は、本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦ半導体集積回路(以下、ＲＦＩＣと称す)の構成を示す図である。
【００７８】
図１に示すＲＦＩＣ１は、受信アナログフロントエンドユニット１０と、受信ディジタルフロントエンドユニット１０１と、ディジタルインタフェースユニット１０５と、送信ディジタルフロントエンドユニット３００と、送信アナログフロントエンドユニット４００とを含んでいる。
【００７９】
受信アナログフロントエンドユニット１０はダイレクトダウンコンバージョン受信機のアーキテクチャーとなっており、アンテナＡＮＴにより受信されるＲＦ受信信号を受信アナログベースバンド信号に変換する。
【００８０】
受信ディジタルフロントエンドユニット１０１はＡ／Ｄ変換器とディジタルフィルタを含むことによって、受信ディジタルベースバンド信号をディジタルインタフェースユニット１０５に供給する。
【００８１】
ディジタルインタフェースユニット１０５は受信ディジタルフロントエンドユニット１０１から供給される受信ディジタルベースバンド信号をベースバンドＬＳＩ(図示せず)に転送する一方、ベースバンドＬＳＩ(図示せず)から転送される送信ディジタルベースバンド信号を送信ディジタルフロントエンドユニット３００に供給する。
【００８２】
送信ディジタルフロントエンドユニット３００はディジタルフィルタとＤ／Ａ変換器を含むことによって、送信アナログベースバンド信号を送信アナログフロントエンドユニット４００に供給する。
【００８３】
送信アナログフロントエンドユニット４００は、周波数アップコンバージョン送信機のアーキテクチャーとなっており、送信アナログベースバンド信号をＲＦ送信信号に周波数変換する。
【００８４】
《受信アナログフロントエンド》
受信アナログフロントエンドユニット１０は、アンテナＡＮＴによって受信されるＲＦ受信信号をＩ位相受信アナログベースバンド信号およびＱ位相受信アナログベースバンド信号に直交変換するダイレクトダウンコンバージョン受信機のアーキテクチャーとなっている。尚、ＩはIn Phase、ＱはQuadrature Phaseを意味している。
【００８５】
すなわち、アンテナＡＮＴによって受信されたＲＦ受信信号は低雑音増幅器１１によって増幅された後、バンドパスフィルタ１２を介して第１受信ミキサ１３＿Ｉの一方の入力端子および第２受信ミキサ１３＿Ｑの一方の入力端子に供給される。一方、分周器１７からの高周波信号が位相シフタ１４に供給されることによって、位相シフタ１４から位相ゼロ度の受信ローカル信号が第１受信ミキサ１３＿Ｉの他方の入力端子に供給される一方、位相シフタ１４から位相９０度の受信ローカル信号が第２受信ミキサ１３＿Ｑの他方の入力端子に供給される。第１受信ミキサ１３＿Ｉ、第２受信ミキサ１３＿Ｑの出力端子からそれぞれ生成されるＩ位相およびＱ位相の受信アナログベースバンド信号は第１および第２のローパスフィルタ１５＿Ｉ、１５＿Ｑを介して第１および第２の可変利得増幅器１６＿Ｉ、１＿Ｑの入力端子に供給される。
【００８６】
第１可変利得増幅器１６＿Ｉの出力端子のＩ位相の受信アナログベースバンド信号は受信ディジタルフロントエンドユニット１０１の第１ディジタル信号処理ユニット１０１＿Ｉに供給される一方、第２可変利得増幅器１６＿Ｑの出力端子のＱ位相の受信アナログベースバンド信号は受信ディジタルフロントエンドユニット１０１の第２ディジタル信号処理ユニット１０１＿Ｑに供給される。
【００８７】
《受信ディジタルフロントエンドユニット》
受信ディジタルフロントエンドユニット１０１の第１ディジタル信号処理ユニット１０１＿Ｉと第２ディジタル信号処理ユニット１０１＿Ｑは、Ｉ位相およびＱ位相の受信アナログベースバンド信号のディジタル信号処理を実行するので、同一の構成のアーキテクチャーである。
【００８８】
《入力部分のオーバーサンプリング型ΔΣＡ／Ｄ変換器とＦＩＲデシメーションフィルタ》
まず、第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑは、入力部分にＷＣＤＭＡの受信信号処理とＧＳＭ／ＥＤＧＥの受信信号処理とに共通に使用されるオーバーサンプリング型のΔΣＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑと第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０１−Ｑとを含んでいる。すなわち、入力共通部分のＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑには、折り返し雑音や量子化雑音の低いオーバーサンプリング型のΔΣＡ／Ｄ変換器が使用されている。オーバーサンプリング型ΔΣＡ／Ｄ変換器では、ナイキスト周波数よりも遥かに高いサンプリング周波数が使用されることによって離散的サンプル値の間の値が補間されるものとなるので高精度のＡ／Ｄ変換が可能となる。また更に、オーバーサンプリング型ΔΣＡ／Ｄ変換器では量子化雑音スペクトラムがフィードバックループによりシェービングされるので、伝統的なナイキストレシオＡ／Ｄ変換器と比較するとオーバーサンプリング型ΔΣ変調器はアナログ回路の非理想特性に対して非感応となる。
【００８９】
しかし、ＷＣＤＭＡやＧＳＭ／ＥＤＧＥの受信アナログベースバンド信号の信号帯域と比較してオーバーサンプリング型のΔΣＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑのサンプリング・レートが高過ぎるので、受信アナログベースバンド信号の信号帯域に見合ったサンプリング・レートまで落とすと言うダウンサンプリングすなわちデシメーション(間引き)処理が必要になる。良く知られているように、デシメーション(間引き)処理により発生するエイリアス(折り返し成分)となる信号成分を除去するためにＦＩＲ(Finite Impulse Response)フィルタが使用される。従って、オーバーサンプリング型のΔΣＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑに接続された第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０３＿Ｑは、デシメーション処理により発生するエイリアスとなる信号成分を除去するデシメーションフィルタとしての機能を持つものである。
【００９０】
《中間のＷＣＤＭＡ信号処理》
次に、第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑは、中間部分にＷＣＤＭＡの受信信号ダウンサンプリング処理のための第２のＦＩＲ型ディジタルフィルタ２０５＿Ｉ、２０５＿ＱとＣＩＣ型ディジタルフィルタ２０６＿Ｉ、２０６−Ｑと第３のＦＩＲ型ディジタルフィルタ２０７＿Ｉ、２０７＿Ｑとを含んでいる。この中間部分でのＷＣＤＭＡの受信信号ダウンサンプリング処理によって、ＷＣＤＭＡ受信ディジタルベースバンド信号のサンプリング・レートが更に低下されるものとなる。
【００９１】
中間部分のＷＣＤＭＡの処理での初段の第２のＦＩＲ型ディジタルフィルタ２０５＿Ｉ、２０５＿Ｑは、冒頭で説明したように、３ＧＰＰ仕様に基づきＷＣＤＭＡ無線システムにて符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ：Root Raised Cosine)フィルタとしての機能を持つものである。
【００９２】
中間部分のＷＣＤＭＡの処理での中間段のＣＩＣ型ディジタルフィルタ２０６＿Ｉ、２０６＿Ｑは、補間(インタポレーション)フィルタおよび間引き(デシメーション) フィルタとしての両機能を持つものである。すなわち、ＣＩＣ(Cascaded- Integrator- Comb)・フィルタは大きなサンプリング・レートの実現に好適なマルチレートフィルタの特性を持つので、ＣＩＣ・フィルタによって間引き(デシメーション)と補間(インタポレーション)の両者を実現することができる。尚、ＣＩＣ・フィルタは、ディジタル乗算器が不必要であり、加算器と減算器とレジスタとから構成されることができる。
【００９３】
中間部分のＷＣＤＭＡの処理での終段の第２のＦＩＲ型ディジタルフィルタ２０７＿Ｉ、２０７＿Ｑは、受信アナログフロントエンドユニット１０のバンドパスフィルタ１２やローパスフィルタ１５＿Ｉ、１５＿Ｑにおける信号帯域内のリップルや群遅延偏差による受信信号の劣化を補償するためのディジタル・イコライザ・フィルタとして機能する。
【００９４】
《中間のＧＳＭ／ＥＤＧＥ信号処理》
また更に、第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑは、中間部分にＧＳＭ／ＥＤＧＥの受信信号ダウンサンプリング処理のための第４のＦＩＲ型ディジタルフィルタ２１０＿Ｉ、２１０−Ｑと第５のＦＩＲ型ディジタルフィルタ２１１＿Ｉ、２１１＿Ｑと第６のＦＩＲ型ディジタルフィルタ２１２＿Ｉ、２１２−Ｑとを含んでいる。
【００９５】
高速データ転送であるＨＳＤＰＡ(High Speed Downlink Packet Access)のＷＣＤＭＡ受信時のベースバンド信号の信号帯域が略３．８４ＭＨｚと広帯域なのに対して、ＧＳＭ／ＥＤＧＥ受信時のベースバンド信号の信号帯域は略２７０ｋＨｚと略１桁、狭帯域である。
【００９６】
一方、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑの出力の受信ディジタルベースバンド信号は、入力共通部分のデシメーションフィルタとしての機能を持つ第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０３＿Ｑによってデシメーション(間引き)処理される。入力共通部分の第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０３＿Ｑによるデシメーション処理は、広信号帯域のＷＣＤＭＡ受信時のベースバンド信号のためのデシメーション処理には十分であるが、狭信号帯域のＧＳＭ／ＥＤＧＥ受信時のベースバンド信号のためのデシメーション処理には不十分である。すなわち、狭信号帯域のＧＳＭ／ＥＤＧＥ受信ベースバンド信号のデシメーション処理には、入力共通部分の第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０３＿Ｑによるデシメーション処理だけでなく付加的なデシメーション(間引き)処理とそれに付随するエイリアス信号成分除去のためのデシメーションフィルタが必要となる。
【００９７】
第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑは、中間部分にＧＳＭ／ＥＤＧＥの受信信号処理のための第４のＦＩＲ型ディジタルフィルタ２１０＿Ｉ、２１０−Ｑと第５のＦＩＲ型ディジタルフィルタ２１１＿Ｉ、２１１＿Ｑは、上述した狭信号帯域のＧＳＭ／ＥＤＧＥ受信ベースバンド信号のための付加的なデシメーション処理に使用されると伴にエイリアス信号成分除去のためのＦＩＲデシメーションフィルタとして機能するものである。従って、この中間部分でのＧＳＭ／ＥＤＧＥの受信信号ダウンサンプリング処理によって、上述したＷＣＤＭＡの中間部分でのダウンサンプリング処理のサンプリング・レートの低下よりも顕著に、ＧＳＭ／ＥＤＧＥ受信ディジタルベースバンド信号のサンプリング・レートが低下されるものとなる。
【００９８】
中間部分のＧＳＭ／ＥＤＧＥの処理での終段の第６のＦＩＲ型ディジタルフィルタ２１２＿Ｉ、２１２＿Ｑは、受信アナログフロントエンドユニット１０のバンドパスフィルタ１２やローパスフィルタ１５＿Ｉ、１５＿Ｑにおける信号帯域内のリップルや群遅延偏差による受信信号の劣化を補償するためのディジタル・イコライザ・フィルタとして機能する。
【００９９】
《受信用ＦＩＦＯメモリ》
第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑの中間部分のＷＣＤＭＡ信号処理もしくはＧＳＭ／ＥＤＧＥ信号処理を受けた受信ベースバンド信号は、受信用ＦＩＦＯ(First In/First Out)メモリ１０４＿１、１０４＿Ｑに一時的に格納された後にディジタルインタフェースユニット１０５へ供給される。
【０１００】
《ディジタルインタフェースユニット》
ディジタルインタフェースユニット１０５は受信ディジタルフロントエンドユニット１０１から供給される受信ディジタルベースバンド信号をベースバンドＬＳＩ(図示せず)に転送する一方、ベースバンドＬＳＩ(図示せず)から転送される送信ディジタルベースバンド信号を送信ディジタルフロントエンドユニット３００に供給する。
【０１０１】
このディジタルインタフェースユニット１０５は上記非特許文献３に記載のディジタルインタフェースの仕様で構成されるが、それ以外にＭＩＰＩ(Mobile Industry Processor Interface Alliance)と言う団体のDigRF Working Croupと呼ばれる組織で標準化が行われている規格ＤｉｇＲＦ ｖ３に準拠することもできる。
【０１０２】
ディジタルインタフェースユニット１０５には、ディジタルインタフェースの仕様に従ったシステムクロック(SysClk)によって制御されるＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とが接続されている。尚、電圧制御発振器(ＶＣＯ)２１４の発振周波数とＰＬＬ周波数シンセサイザ２１３から生成されるクロック信号ｃｌｋの周波数は、１２４８ＭＨｚに設定されている。
【０１０３】
《送信ディジタルフロントエンドユニット》
送信ディジタルフロントエンドユニット３００の第３ディジタル信号処理ユニット３００＿Ｉと第４ディジタル信号処理ユニット３００＿Ｑとは、Ｉ位相およびＱ位相の送信ディジタルベースバンド信号のディジタル信号処理を実行するので、同一の構成のアーキテクチャーである。
【０１０４】
送信ディジタルフロントエンドユニット３００は、ベースバンドＬＳＩ(図示せず)から転送される送信ディジタルベースバンド信号を一時的に格納するための送信用ＦＩＦＯ(First In/First Out)メモリ３０１＿１、３０１＿Ｑを含んでいる。
【０１０５】
これから送信される送信ディジタルベースバンド信号が高速データ転送であるＨＳＵＰＡ(High Speed Uplink Packet Access)のＷＣＤＭＡ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１＿１、３０１＿Ｑから読み出された後、ＷＣＤＭＡ無線システムにて符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ)フィルタとしての機能を持つＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑに供給される。ＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿ＱにてＷＣＤＭＡ送信ディジタルベースバンド信号はインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給される。
【０１０６】
今から送信される送信ディジタルベースバンド信号がＧＳＭ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１＿１、３０１＿Ｑから読み出された後、ＧＭＳＫ(Gausssian Minimum Shift Keying)用変調波形生成用フィルタ３０３＿１、３０３＿Ｑに供給される。フィルタ３０３＿１、３０３＿ＱにてＧＳＭ送信ディジタルベースバンド信号は変調波形生成処理とインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給される。
【０１０７】
これから送信される送信ディジタルベースバンド信号がＥＤＧＥ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１＿１、３０１＿Ｑから読み出された後、８ＰＳＫ(Eight Phase Shift Keying)用変調波形生成用フィルタ３０４＿１、３０４＿Ｑに供給される。フィルタ３０４＿１、３０４＿ＱにてＥＤＧＥ送信ディジタルベースバンド信号は変調波形生成処理とインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給される。
【０１０８】
出力共通部分のＤ／Ａ変換器３０５＿Ｉ、３０５＿Ｑによって、ＷＣＤＭＡ送信とＧＳＭ送信とＥＤＧＥ送信とのいずれかのＩ位相とＱ位相の送信ディジタルベースバンド信号はＩ位相とＱ位相との送信アナログベースバンド信号に変換される。
【０１０９】
《送信アナログフロントエンドユニット》
送信アナログフロントエンドユニット４００は、Ｄ／Ａ変換器３０５＿Ｉ、３０５＿ＱからのＩ位相とＱ位相の送信アナログベースバンド信号をＲＦ電力増幅器(図示せず)とアンテナＡＮＴとによって送信されるＲＦ送信信号に周波数変換するアップコンバージョン送信機のアーキテクチャーとなっている。
【０１１０】
《受信ディジタルフロントエンドユニットの詳細な構成》
図２は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの受信ディジタルフロントエンドユニット１０１の詳細な構成を示す図である。
【０１１１】
図１のＩ位相の受信アナログベースバンド信号が供給される第１ディジタル信号処理ユニット１０１＿ＩとＱ位相の受信アナログベースバンド信号が供給される第２ディジタル信号処理ユニット１０１＿Ｑは同一の構成であり、その詳細な構成が図２の受信ディジタルフロントエンドユニット１０１によって示されている。
【０１１２】
図２に示すように、受信ディジタルフロントエンドユニット１０１にはＷＣＤＭＡ受信動作のための第１分周器ＤＩＶ１とＧＳＭ／ＥＤＧＥ受信動作のための第２分周器ＤＩＶ２とが接続されている。
【０１１３】
すなわち、受信アナログフロントエンドユニット１０からの受信アナログベースバンド信号が供給されるオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に、第１分周器ＤＩＶ１の出力から第１分周クロック信号ＣＬＫ１と第２分周器ＤＩＶ２の出力から第１分周クロック信号ＣＬＫ２が供給される。第１分周器ＤＩＶ１の入力端子と第２分周器ＤＩＶ２の入力端子とには、図１のＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって生成される周波数１２４８ＭＨｚのクロック信号ｃｌｋが供給される。
【０１１４】
ＷＣＤＭＡ受信時には、第１分周器ＤＩＶ１は分周数１０の分周動作を実行するので、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２には第１分周器ＤＩＶ１の出力から周波数１２４．８ＭＨｚの第１分周クロック信号ＣＬＫ１が供給される。ＧＳＭ／ＥＤＧＥ受信時には、第２分周器ＤＩＶ２は分周数１２の分周動作を実行するので、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に第２分周器ＤＩＶ２の出力から周波数１０４ＭＨｚの第２分周クロック信号ＣＬＫ２が供給される。
【０１１５】
従って、ＷＣＤＭＡ受信時には、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２の出力端子から周波数１２４．８ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号がエイリアス信号成分除去用デシメーションフィルタとしての機能を持った第１のＦＩＲ型ディジタルフィルタ１０３の入力端子に供給される。第１のＦＩＲ型ディジタルフィルタ１０３の出力端子にはデシメーション(間引き)レートが１３に設定されたデシメーション(間引き)処理部２０１の入力端子が接続されているので、デシメーション処理部２０１の出力端子からは周波数９．６ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１１６】
この受信ディジタルベースバンド信号は符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ)フィルタとしての第２のＦＩＲ型ディジタルフィルタ２０５の入力端子に供給され、第２のＦＩＲ型ディジタルフィルタ２０５の出力端子と補間フィルタおよび間引きフィルタとしてのＣＩＣ型ディジタルフィルタ２０６の入力端子との間にはインタポレーション(補間)レートが４に設定されたインタポレーション(補間)処理部２０３の入力端子が接続されているので、インタポレーション(補間)処理部２０３の出力端子からは周波数３８．４ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。ＣＩＣ型ディジタルフィルタ２０６の出力端子にはデシメーション(間引き)レートが５に設定されたデシメーション(間引き)処理部２０４の入力端子が接続されているので、デシメーション処理部２０４の出力端子から周波数７．６８ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１１７】
従って、ディジタル・イコライザ・フィルタとしての終段の第２のＦＩＲ型ディジタルフィルタ２０７の出力端子からは、ＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号の信号帯域略３．８４ＭＨｚの２倍の周波数７．６８ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成されディジタルインタフェース１０５を介してベースバンドＬＳＩに供給されることができる。
【０１１８】
一方、ＧＳＭ／ＥＤＧＥ受信時には、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２の出力端子からの周波数１０４ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号がエイリアス信号成分除去用デシメーションフィルタとしての機能を持つ第１のＦＩＲ型ディジタルフィルタ１０３の入力端子に供給される。第１のＦＩＲ型ディジタルフィルタ１０３の出力端子にはデシメーション(間引き)レートが１２に設定されたデシメーション(間引き)処理部２０２の入力端子が接続されているので、デシメーション処理部２０２の出力端子から略周波数８．６７ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１１９】
このＧＳＭ／ＥＤＧＥ受信時の受信ディジタルベースバンド信号は付加的デシメーション処理に使用されエイリアス信号成分除去用のＦＩＲデシメーションフィルタとして機能する第４のＦＩＲ型ディジタルフィルタ２１０を介してデシメーション(間引き)レートが４に設定されたデシメーション(間引き)処理部２０８の入力端子に供給されているので、デシメーション(間引き)処理部２０８の出力端子から略周波数２．１７ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１２０】
このＧＳＭ／ＥＤＧＥ受信時の受信ディジタルベースバンド信号は付加的デシメーション処理に使用されエイリアス信号成分除去用のＦＩＲデシメーションフィルタとして機能する第５のＦＩＲ型ディジタルフィルタ２１１を介してデシメーション(間引き)レートが４に設定されたデシメーション(間引き)処理部２０９の入力端子に供給されているので、デシメーション(間引き)処理部２０９の出力端子から略周波数０．５４ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１２１】
従って、ディジタル・イコライザ・フィルタとしての終段の第６のＦＩＲ型ディジタルフィルタ２１２の出力端子からは、ＧＳＭ／ＥＤＧＥ受信時の受信ベースバンド信号の信号帯域の略０．２７ＭＨｚの２倍の周波数０．５４ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成されてディジタルインタフェース１０５を介してベースバンドＬＳＩに供給されることができる。
【０１２２】
《送信ディジタルフロントエンドユニットの詳細な構成》
図３は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの送信ディジタルフロントエンドユニット３００の詳細な構成を示す図である。
【０１２３】
図１のＩ位相の送信ディジタルベースバンド信号が供給される第３ディジタル信号処理ユニット３００＿ＩとＱ位相の送信ディジタルベースバンド信号が供給される第４ディジタル信号処理ユニット３００＿Ｑは同一の構成であり、その詳細な構成が図３の送信ディジタルフロントエンドユニット３００により示されている。
【０１２４】
図３に示すように、送信ディジタルフロントエンドユニット３００は、ベースバンドＬＳＩ(図示せず)から転送される送信ディジタルベースバンド信号を一時的に格納するための送信用ＦＩＦＯメモリ３０１を含んでいる。
【０１２５】
今から送信される送信ディジタルベースバンド信号が信号帯域３．８４ＭＨｚのＨＳＵＰＡのＷＣＤＭＡ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１から読み出された後、インタポレーション(補間)レートが５に設定されたインタポレーション(補間)処理部３０６の入力端子に供給されている。従って、インタポレーション(補間)処理部３０６の出力端子から、周波数１９．２ＭＨｚのサンプリング・レートの送信ディジタルベースバンド信号が生成され、ＷＣＤＭＡ無線システムにて符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ)フィルタとしての機能を持つＦＩＲ型ディジタルフィルタ３０２に供給される。ＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿ＱにてＷＣＤＭＡ送信ディジタルベースバンド信号はフィルタリング処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５に供給されるものである。
【０１２６】
インタポレーション(補間)処理部３０６から周波数１９．２ＭＨｚのサンプリング・レートのＷＣＤＭＡ送信ディジタルベースバンド信号が供給されるＤ／Ａ変換器３０５には、周波数１９．２ＭＨｚの第３分周クロック信号ＣＬＫ３が供給されている。また、周波数１９．２ＭＨｚの第３分周クロック信号ＣＬＫ３とインタポレーション(補間)処理部３０６で使用される周波数１９．２ＭＨｚのサンプリング・クロック信号はＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって生成される周波数１２４８ＭＨｚのクロック信号ｃｌｋの６５分周によって生成されることができる。
【０１２７】
今から送信される送信ディジタルベースバンド信号が信号帯域は略２７０ｋＨｚのＧＳＭ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１から読み出された後、インタポレーション(補間)レートが２４に設定されたインタポレーション(補間)処理部３０７の入力端子に供給されている。従って、インタポレーション(補間)処理部３０７の出力端子から、周波数６．５ＭＨｚのサンプリング・レートの送信ディジタルベースバンド信号が生成され、ＧＭＳＫ用変調波形生成用フィルタ３０３に供給される。ＧＭＳＫ用変調波形生成用フィルタ３０３にてＧＳＭ送信ディジタルベースバンド信号はインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５に供給される。
【０１２８】
インタポレーション(補間)処理部３０７から周波数６．５ＭＨｚのサンプリング・レートのＧＳＭ送信ディジタルベースバンド信号が供給されるＤ／Ａ変換器３０５には、周波数が６．５ＭＨｚの第４分周クロック信号ＣＬＫ４が供給されている。また、周波数６．５ＭＨｚの第４分周クロック信号ＣＬＫ４とインタポレーション(補間)処理部３０７で使用される周波数６．５ＭＨｚのサンプリング・クロック信号はＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって生成される周波数１２４８ＭＨｚのクロック信号ｃｌｋの１９２分周によって生成されることができる。
【０１２９】
これから送信される送信ディジタルベースバンド信号が信号帯域は略２７０ｋＨｚのＥＤＧＥ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１から読み出された後、インタポレーション(補間)レートが２４に設定されたインタポレーション(補間)処理部３０８の入力端子に供給される。従って、インタポレーション(補間)処理部３０８の出力端子から、周波数６．５ＭＨｚのサンプリング・レートの送信ディジタルベースバンド信号が生成され、８ＰＳＫ用変調波形生成用フィルタ３０４に供給される。８ＰＳＫ用変調波形生成用フィルタ３０４にてＥＤＧＥ送信ディジタルベースバンド信号はインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５に供給される。
【０１３０】
インタポレーション(補間)処理部３０８からの周波数６．５ＭＨｚのサンプリング・レートのＥＤＧＥ送信ディジタルベースバンド信号が供給されるＤ／Ａ変換器３０５には、周波数が６．５ＭＨｚの第４分周クロック信号ＣＬＫ４が供給されている。また、周波数６．５ＭＨｚの第４分周クロック信号ＣＬＫ４とデシメーション(間引き)処理部３０８で使用される周波数６．５ＭＨｚのサンプリング・クロック信号はＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって生成される周波数１２４８ＭＨｚのクロック信号ｃｌｋの１９２分周によって生成されることができる。
【０１３１】
≪オーバーサンプリング型ΔΣＡ／Ｄ変換器のサンプリング周波数≫
図４は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの受信ディジタルフロントエンドユニット１０１に含まれたオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２のサンプリング周波数とＳ／Ｎ比(ＳＮＲ)との関係を示す図である。
【０１３２】
図４に示すように、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２のサンプリング周波数を高くすれば、高いＳ／Ｎ比(ＳＮＲ)を得ることができる。高速データ転送であるＨＳＤＰＡ(High Speed Downlink Packet Access)のＷＣＤＭＡ受信信号の受信時では、受信回路で発生する雑音の影響が問題となるために、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２で生じる量子化雑音についても考慮する必要がある。
【０１３３】
特に、ＨＳＤＰＡ方式のＷＣＤＭＡ受信信号の受信時では、アナログフィルタによる妨害波の抑圧度にも依存するが、略５０ｄＢから７５ｄＢまでのＳ／Ｎ比(ＳＮＲ)がＡ／Ｄ変換器に要求される。従って、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２には略６０ＭＨｚ以上のサンプリング周波数が必要であることが図４から理解される。ＲＦＩＣの製造ばらつきやオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２のサンプリング時に生じるジッタの影響等を考慮すると、動作マージンを確保する必要がある。従って、１００ＭＨｚ以上のサンプリング周波数であれば十分動作なマージンを確保でき、アナログフィルタによる妨害波の抑圧度が低い場合にも高いＳ／Ｎ比(ＳＮＲ)を維持することができる。
【０１３４】
一方、図２に関連して説明したように受信ディジタルフロントエンドユニット１０１の終段のＦＩＲ型ディジタルフィルタ２０７の出力端子からは、ＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号の信号帯域略３．８４ＭＨｚの２倍の周波数７．６８ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。一方、３ＧＰＰ仕様に基づくＷＣＤＭＡでも、Ｉ、Ｑ位相の受信ベースバンド信号の各信号帯域１．９２ＭＨｚの２倍の３．８４ＭＨｚがＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号の信号帯域で、更にその２倍の周波数７．６８ＭＨｚのサンプリング・レートがＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号が指示されている。
【０１３５】
一方、規格ＤｉｇＲＦ ｖ３に準拠するディジタルインタフェースの仕様によれば受信ベースバンド信号の最大転送速度は、３１２Ｍｂｐｓに規定されている。従って、通常では、最大転送速度３１２Ｍｂｐｓに対応する最大転送周波数３１２ＭＨｚの４倍や８倍等と言う倍速クロック信号を使用して伝送データの伝送位相の最適化を行うものである。図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣでは、４倍の倍速クロック信号を使用するアーキテクチャーが採用され、最大転送周波数３１２ＭＨｚの４倍である１２４８ＭＨｚの周波数が電圧制御発振器(ＶＣＯ)２１４とＰＬＬ周波数シンセサイザ２１３によって生成される基準クロック信号ｃｌｋの周波数に設定された。
【０１３６】
しかし、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚからディジタルインタフェースユニット１０５に供給されるＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号のサンプリング・レートを決定するための７．６８ＭＨｚの周波数を直接生成したとすると、１２４８／７．６８＝１６２．５の非整数分周を行う必要があり、分周比が整数値とならなくなってしまう。
【０１３７】
このような問題を解消するために、図２に示す本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニット１０１にはインタポレーション(補間)処理部２０３が配置されている。
【０１３８】
図５は、図２の本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニット１０１の補間処理部２０３におけるインタポレーション(補間)レートと他の動作設定パラメータとの関係を示す図である。
【０１３９】
図５(Ａ)の列５０１には補間処理部２０３のインタポレーション(補間)レートの値が記載され、列５０２には必要な整数の分周比が記載されている。
【０１４０】
すなわち、図５(Ａ)の１列目では補間処理部２０３のインタポレーション(補間)レートの値が２であるので、上述の非整数分周数１６２．５の２倍の整数分周数３２５が、３個の整数の分周比の積の５×５×１３によって生成されることができる。尚、複数個の分周比は、具体的には図２の受信ディジタルフロントエンドユニット１０１の中間のＷＣＤＭＡ信号処理部に整数のデシメーション(間引き)レートを持つ複数のデシメーション(間引き)処理部を配置することで可能となる。この一例が、図２の受信ディジタルフロントエンドユニット１０１の中間のＷＣＤＭＡ信号処理部のデシメーション(間引き)処理部２０１、２０４である。
【０１４１】
また、例えば図５(Ａ)の６列目では補間処理部２０３のインタポレーション(補間)レートの値が１２であるので、上述の非整数分周数１６２．５の１２倍の整数分周数１９５０が、５個の整数の分周比の積の２×３×５×５×１３によって生成されることができる。同様にして、図５(Ａ)の２列目から５列目に示すように複数個の整数の分周比の積によって上述の非整数分周数１６２．５の偶数倍の整数分周数が生成されることが理解される。
【０１４２】
図５(Ｂ)の列５０３には補間処理部２０３のインタポレーション(補間)レートの値が記載され、列５０４にはオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に接続された第１分周器ＤＩＶ１の分周比と第１分周器ＤＩＶ１の出力の第１分周クロック信号ＣＬＫ１の周波数とが記載されている。
【０１４３】
すなわち、補間処理部２０３のインタポレーション(補間)レートの値が２である図５(Ｂ)の１列目では、３つの場合に周波数１２４８ＭＨｚが基準クロック信号ｃｌｋを使用することができることが記載されている。すなわち、１つ目では分周比５と周波数２４９．６ＭＨｚとの積により、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚが形成され、サンプリング周波数２４９．６ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給される。また２つ目では分周比１３と周波数９６ＭＨｚとの積によって、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚが形成されて、サンプリング周波数９６ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給される。更に３つ目では分周比２５と周波数４９．９２ＭＨｚとの積により、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚが形成され、サンプリング周波数４９．９２ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給される。
【０１４４】
また、図５(Ｂ)の１列目から６列目に示すように、補間処理部２０３のインタポレーション(補間)レートの値が４、６、８、１０、１２と増加しても多数の場合に周波数１２４８ＭＨｚが基準クロック信号ｃｌｋを使用することができることが理解されている。
【０１４５】
注目すべきは、図５(Ｂ)の２列目の補間処理部２０３のインタポレーション(補間)レートの値が４の場合に第１分周器ＤＩＶ１の分周比を１０に設定することによりサンプリング周波数１２４．８ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給されることである。
【０１４６】
一方、図４に関連して説明したようにオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２のＳ／Ｎ比を５０ｄＢ以上に高くするためには、ΔΣＡ／Ｄ変換器１０２に供給されるサンプリング・クロック信号の周波数を略１００ＭＨｚ以上に設定することが望ましい。従って、サンプリング周波数が１００ＭＨｚ以上である図５(Ｂ)の２列目の選択５０５は、オーバーサンプリング型のΔΣＡ／Ｄ変換器１０２のＳ／Ｎ比(ＳＮＲ)を高くする上で望ましいものである。しかし、図５(Ｂ)の４列目と６列目にも、第１分周器ＤＩＶ１の分周比が１０でサンプリング周波数が１２４．８ＭＨｚとなる他の選択条件が存在していることが理解できる。しかし、この他の選択条件では補間処理部２０３のインタポレーション(補間)レートの値が８または１０と大きな値であるので、図２の受信ディジタルフロントエンドユニット１０１の補間処理部２０３の回路規模、チップ占有面積、消費電力が大きくなると言う欠点がある。
【０１４７】
このようにして、図２の受信ディジタルフロントエンドユニット１０１の補間処理部２０３の回路規模、チップ占有面積、消費電力を小さくする上でも、図５(Ｂ)の２列目の選択５０５は最適の選択と言うことができる。実際に、図２に示した受信ディジタルフロントエンドユニット１０１でも、第１分周器ＤＩＶ１の分周比が１０に設定され、補間処理部２０３のインタポレーション(補間)レートの値が４に設定され、サンプリング周波数１２４．８ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給されている。更に、デシメーション(間引き)処理部２０１のデシメーション(間引き)レートが１３に設定され、更に、デシメーション(間引き)処理部２０４のデシメーション(間引き)レートが５に設定されることにより、ＦＩＲ型ディジタルフィルタ２０７の出力端子からＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号帯域の２倍の周波数７．６８ＭＨｚを持つサンプリング・レートの受信ディジタルベースバンド信号が生成されることができる。
【０１４８】
一方、３ＧＰＰ仕様に基づくＧＳＭ／ＥＤＧＥモードでも、Ｉ、Ｑ位相の受信ベースバンド信号の各信号帯域略１３５ｋＨｚの２倍の略２７０ｋＨｚがＧＳＭ／ＥＤＧＥ受信ベースバンド信号の信号帯域で、更にその２倍の周波数０．５４ＭＨｚのサンプリング・レートがＧＳＭ／ＥＤＧＥ受信ベースバンド信号が指示されている。
【０１４９】
図６は、図２の本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニット１０１のオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に接続された第２分周器ＤＩＶ２の分周比と第２分周器ＤＩＶ２の出力の第２分周クロック信号ＣＬＫ２の周波数との関係を示す図である。
【０１５０】
すなわち、図６の１行目６０１と３行目６０３とに第２分周器ＤＩＶ２の分周比が記載され、図６の２行目６０２と４行目６０４とには第２分周器ＤＩＶ２の出力の第２分周クロック信号ＣＬＫ２の周波数が記載されている。
【０１５１】
特に、図６の選択６０５は、第２分周器ＤＩＶ２の分周比１２によって周波数１２４８ＭＨｚの基準クロック信号ｃｌｋを分周することで、第２分周器ＤＩＶ２の出力から周波数１０４ＭＨｚの第２分周クロック信号ＣＬＫ２が生成されることを示している。すなわち、第２分周器ＤＩＶ２からの第２分周クロック信号ＣＬＫ２の周波数１０４ＭＨｚが第１分周器ＤＩＶ１からの第１分周クロック信号ＣＬＫ１の周波数１２４．８ＭＨｚと近似するものとなる。従って、図２に示したＲＦＩＣの受信ディジタルフロントエンドユニット１０１の中央部のＷＣＤＭＡ信号処理部とＧＳＭ／ＥＤＧＥ信号処理部の回路規模が略同等となって、２つの回路ブロックの対称性が良好で、ＲＦＩＣのチップレイアウト設計も容易となるものである。そう言った意味では、図６の選択６０５の１つ前の選択による第２分周器ＤＩＶ２の分周比９によって周波数１２４８ＭＨｚの基準クロック信号ｃｌｋを分周して、第２分周器ＤＩＶ２の出力から周波数１３８．６７ＭＨｚの第２分周クロック信号ＣＬＫ２を生成することも次の最適な選択と言うことができる。実際に図２に示した受信ディジタルフロントエンドユニット１０１では、第２分周器ＤＩＶ２の分周比が１２に設定され、サンプリング周波数１０４ＭＨｚの第２分周クロック信号ＣＬＫ２がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給されている。更にデシメーション(間引き)処理部２０２のデシメーション(間引き)レートが１２に設定され、デシメーション(間引き)処理部２０８とデシメーション(間引き)処理部２０９のそれぞれのデシメーション(間引き)レートが４に設定されることによって、ＦＩＲ型ディジタルフィルタ２１２の出力端子からＧＳＭ／ＥＤＧＥ受信ベースバンド信号帯域の略２倍の周波数０．５４ＭＨｚを持ったサンプリング・レートの受信ディジタルベースバンド信号が生成されることができる。
【０１５２】
特に、図６の他の選択６０６は、第２分周器ＤＩＶ２の分周比２４によって周波数１２４８ＭＨｚの基準クロック信号ｃｌｋを分周することで、第２分周器ＤＩＶ２の出力から周波数が５２ＭＨｚの第２分周クロック信号ＣＬＫ２が生成されることを示している。すなわち、この他の選択６０６は、上述の選択６０５の半分の周波数を持つ第２分周クロック信号ＣＬＫ２を使用できるので、ΔΣＡ／Ｄ変換器１０２と受信ディジタルフロントエンドユニット１０１の中央部のＧＳＭ／ＥＤＧＥ信号処理部の消費電力を削減することができる。
【０１５３】
《ＷＣＤＭＡのタイムアジャストメント》
図７は、ＷＣＤＭＡの通信方式で要求されるタイムアジャストメント(Time Adjustment)を説明する図である。
【０１５４】
図７の下に示すように、ワンチップ(one chip)は２６０．４２ｎｓｅｃの信号時間単位であって、６６６．７μｓｅｃのワンスロット(one slot)は２５６０個のチップ(chip)を含み、１０ｍｓｅｃのワンフレーム(one frame)は１５個のスロット(slot)を含むものである。
【０１５５】
図７の上に示すように、ＷＣＤＭＡの規格では、携帯基地局(ＢＳ)７０１と携帯電話端末(ＭＳ)７０２との間の信号伝達遅延変動を吸収するために、１／４チップ以下の精度でアンテナからの送信タイミングをスライドさせる機能を要求している。１／４チップの挿入(addition)と間引き(deletion)は、送信信号のスロットとスロットとの間の境界７０３ｂ、７０３ｄ、７０３ｆにて行われる。また、このタイムアジャストメントは、携帯基地局(ＢＳ)７０１と携帯電話端末(ＭＳ)７０２とのいずれかの装置の送信系Ｄ／Ａ変換器またはその入力部分のディジタルフィルタで実行されるものである。またタイムアジャストメントの長さは、ＷＣＤＭＡの規格によれば、１／４チップだけではなく、１／４チップ以下のステップ幅も規定されているために、１／５チップや１／６チップのステップ幅で実行されることもできる。
【０１５６】
図８は、図１と図３とに示した本発明の実施の形態によるＲＦＩＣにてＷＣＤＭＡ通信でのタイムアジャストメントを可能とする送信ディジタルフロントエンドユニット３００の構成を示す図である。
【０１５７】
図１および図３と同様に、図８に示す送信ディジタルフロントエンドユニット３００も、送信用ＦＩＦＯメモリ３０１、ルートレイズドコサイン(ＲＲＣ)フィルタとしてのＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑ、Ｄ／Ａ変換器３０５＿Ｉ、３０５＿Ｑを含んでいる。
【０１５８】
一方、図４に関連して説明したようにＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって周波数１２４８ＭＨｚの基準クロック信号ｃｌｋが生成される。従って、この基準クロック信号ｃｌｋの周波数１２４８ＭＨｚから高速データ転送であるＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の周波数３．８４ＭＨｚを生成するには３２５分周を行えば良い。しかし、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の４倍の周波数１５．３６ＭＨｚを生成するには、８１．２５分周の非整数分周を行う必要があり、実際には極めて困難である。従って、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚの６５分周の整数分周を行うことにより、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の５倍の周波数１９．２ＭＨｚを生成して、図３と図８とに示すように周波数１９．２ＭＨｚの動作クロック信号をルートレイズドコサイン(ＲＲＣ)フィルタとしてのＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑ、Ｄ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給するものとなったものである。
【０１５９】
上述した理由によって、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の５倍の周波数１９．２ＭＨｚの動作クロック信号をＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑ、Ｄ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給されるものとなったので、図８の送信ディジタルフロントエンドユニット３００を含む図１および図３に示した本発明の実施の形態によるＲＦＩＣでは１／５チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うこととなった。ワンチップの時間が２６０．４２ｎｓｅｃであるので、１／５チップの時間は５２．０８ｎｓｅｃとなる。１／５チップの時間を周波数に周波数に変換すると、ｆ＝１／Ｔ＝１／５２．０８ｎｓｅｃ＝１９．２ＭＨｚとなり、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の５倍の周波数１９．２ＭＨｚの動作クロック信号の周波数と一致する。
【０１６０】
一方、ベースバンドＬＳＩはＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の４倍の周波数１５．３６ＭＨｚで動作することができるので、ベースバンドＬＳＩでは１／４チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うことができる。ワンチップの時間が２６０．４２ｎｓｅｃであるので、１／４チップの時間は６５．１０ｎｓｅｃとなる。１／４チップの時間を周波数に周波数に変換すると、ｆ＝１／Ｔ＝１／６５．１０ｎｓｅｃ＝１５．３６ＭＨｚとなり、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の４倍の周波数１５．３６ＭＨｚの動作クロック信号の周波数と一致する。
【０１６１】
図９は、１／４チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うベースバンドＬＳＩ(９０１)と１／５チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うＲＦＩＣ(９０２)との接続を説明する図である。
【０１６２】
図９に示すように、マルチモード携帯電話のＷＣＤＭＡ送信動作では、ベースバンドＬＳＩ９０１からＲＦＩＣ９０２にＨＳＵＰＡ方式のＷＣＤＭＡの送信ディジタルベースバンド信号Ｔｘが供給されるものである。
【０１６３】
動作速度で単純比較すると、低速クロック１５．３６ＭＨｚで動作するベースバンドＬＳＩ９０１のタイムアジャストメントでは１／４チップの挿入(addition)による長時間・大容量のデータ遅延バッファリングが行われるのに対して、高速クロック１９．２ＭＨｚで動作するＲＦＩＣ９０２のタイムアジャストメントでは１／５チップの挿入(addition)による短時間・小容量のデータ遅延バッファリングが行われることになる。従って、このような場合が継続すると、図１、図３、図８に示す送信用ＦＩＦＯメモリ３０１の記憶容量の余裕が無くなって、データのオーバーフローが発生するので、マルチモード携帯電話から携帯電話基地局への送信データの欠落が発生してしまう。
【０１６４】
この問題を解消するために、図１および図８に示した送信ディジタルフロントエンドユニット３００＿Ｉ、Ｑは、アップダウンカウンタ８０４を含んでいる。
【０１６５】
アップダウンカウンタ８０４には、ディジタルインタフェースユニット１０５を介してベースバンドＬＳＩからチップ挿入(addition)のフラグ情報とチップ間引き(deletion)のフラグ情報とが供給される。すなわち、アップダウンカウンタ８０４は１／５チップの挿入の数と１／５チップの間引きの数とをカウントして、１回の１／５チップの挿入に応答してカウント数は１個インクリメントされ、１回の１／５チップの間引きに応答してカウント数は１個ディクリメントされる。より詳細に説明すると、１回目から３回目までの各１／５チップの挿入に応答してカウント数は単純に１個インクリメントされて、それぞれで１／５チップのステップ幅(５２．０８ｎｓｅｃ)の挿入によるタイムアジャストメントが実行される。しかし、４回目の１／５チップの挿入に応答してカウント数は２個インクリメントされて、それ応答して２／５チップのステップ幅(１０４．１６ｎｓｅｃ)の挿入によるタイムアジャストメントが実行される。その結果、１回目から４回目までの各１／５チップの挿入によって合計ワンチップ分の２６０．４ｎｓｅｃの挿入によるタイムアジャストメントが実行されるものとなる。この間に、ベースバンドＬＳＩでは、１／４チップのステップ幅(６５．１０ｎｓｅｃ)の挿入が４回実行されて、同様に合計ワンチップ分の２６０．４ｎｓｅｃの挿入によるタイムアジャストメントが実行されている。このようにして、ベースバンドＬＳＩとＲＦＩＣとの間のタイムアジャストメントのステップ幅の相違が吸収されることができるので、ＲＦＩＣの送信用ＦＩＦＯメモリ３０１での送信データのオーバーフローの発生を解消することができる。尚、４回目の１／５チップの挿入に応答してワンチップ分の２６０．４ｎｓｅｃの時間挿入によるタイムアジャストメントが実行された後、アップダウンカウンタ８０４のカウント値はゼロに復帰される。
【０１６６】
また１／５チップの間引きに対しては、１回目から３回目までの各１／５チップの間引きに応答してカウント数は単純に１個ディクリメントされ、４回目の１／５チップの間引きに応答してカウント数は２個ディクリメントするので、同様にしてステップ幅の相違が吸収されることができる。
【０１６７】
≪ルートレイズドコサインフィルタ≫
図１０は、図３と図８に示したルートレイズドコサイン(ＲＲＣ)フィルタとして機能するＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑの構成を示す図である。
【０１６８】
図１０の上の図に示すように、ＦＩＲ型ディジタルフィルタ３０２は、信号帯域３．８４ＭＨｚのＨＳＵＰＡのＷＣＤＭＡ送信ディジタルベースバンド信号が供給され従属接続された複数のサンプル遅延器ＤＬａ、ＤＬｂ…ＤＬＮを含むシフタ１００１を含んでいる。更に、ＦＩＲ型ディジタルフィルタ３０２は、シフタ１００１の複数のサンプル遅延器ＤＬａ、ＤＬｂ…ＤＬＮの各中間タップのベースバンド信号が供給される積和演算器１００２を含んでいる。すなわち、シフタ１００１の第１サンプル遅延器ＤＬａの出力信号は積和演算器１００２の第１乗算器ＭＵＬＴａの一方の入力端子に供給されて、第１乗算器ＭＵＬＴａの他方の入力端子には第１係数レジスタ１００２ａに格納された複数の係数ａ(０)、ａ(１)、ａ(２)、ａ(３)、ａ(４)の選択された１つの係数が供給されて、第１乗算器ＭＵＬＴａの出力信号は加算器ＳＵＭの第１入力端子に供給される。以下同様に構成され、シフタ１００１の第Ｎサンプル遅延器ＤＬＮの出力信号は積和演算器１００２の第Ｎ乗算器ＭＵＬＴＮの一方の入力端子に供給されて、第Ｎ乗算器ＭＵＬＴＮの他方の入力端子には第Ｎ係数レジスタ１００２Ｎに格納された複数の係数の選択された１つの係数が供給されて、第１乗算器ＭＵＬＴａの出力信号は加算器ＳＵＭの第Ｎ入力端子に供給される。
【０１６９】
図１０の下の図に示すように、ＦＩＲ型ディジタルフィルタ３０２は、タイムアジャストメントのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給されていない状態では、簡素化のために加算器ＳＵＭを省略すると、５個のサンプル遅延器ＤＬと５個の乗算器ＭＵＬＴとによって構成されている。従って、この状態のＦＩＲ型ディジタルフィルタ３０２には信号帯域の周波数３．８４ＭＨｚのＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号が供給されることにより５倍の信号帯域周波数１９．２ＭＨｚを出力するインタポレーション(補間)処理部３０６とルートレイズドコサイン(ＲＲＣ)フィルタ３０２として機能するものである。
【０１７０】
しかし、このＦＩＲ型ディジタルフィルタ３０２にタイムアジャストメントのためのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給されると、サンプル遅延器ＤＬの接続個数と乗算器ＭＵＬＴの接続個数とが変化することになる。
【０１７１】
図１１は、図１０に示したルートレイズドコサイン(ＲＲＣ)フィルタとして機能するＦＩＲ型ディジタルフィルタ３０２の構成がタイムアジャストメントのためのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報に応答して変化することを示す図である。
【０１７２】
図１１の上には、ＦＩＲ型ディジタルフィルタ３０２にタイムアジャストメントのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給されていない状態でサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個である通常状態１１０１が示されている。
【０１７３】
その下には、ＦＩＲ型ディジタルフィルタ３０２にタイムアジャストメントのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給された種々の状態が示されている。
【０１７４】
最初に、１／５チップの挿入(addition)に応答して、ＦＩＲ型ディジタルフィルタ３０２の内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個から６個に増加した状態１１０２が示されている。尚、この状態１１０２では、処理１１０３は第５サンプル遅延器と第５係数レジスタと第５乗算器とを使用した乗算結果が６個目の演算結果として利用されているので、送信信号の不所望な変動を回避することができる。
【０１７５】
次に、１／５チップの間引き(deletion)に応答して、ＦＩＲ型ディジタルフィルタ３０２の内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個から４個に減少した状態１１０４が示されている。尚、この状態１１０４では、本来５番目として存在していた第５サンプル遅延器と第５係数レジスタと第５乗算器とを使用した乗算処理１１０５が省略されるものである。
【０１７６】
更にその次に、２／５チップの挿入(addition)に応答して、ＦＩＲ型ディジタルフィルタ３０２内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個から７個に増加した状態１１０６が示されている。また、この状態１１０６では、処理１１０７Ａと処理１１０７Ｂとは第５サンプル遅延器と第５係数レジスタと第５乗算器とを使用した乗算結果が６個目の演算結果と７個目の演算結果として利用されていることを示している。この場合も、送信信号の不所望な変動を回避することができる。
【０１７７】
最後に、２／５チップの間引き(deletion)に応答して、ＦＩＲ型ディジタルフィルタ３０２内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個から３個に減少した状態１１０８が示されている。尚、この状態１１０８では、本来４番目として存在していた第４サンプル遅延器と第４係数レジスタと第４乗算器とを使用した乗算処理１１０９と本来５番目として存在していた第５サンプル遅延器と第５係数レジスタと第５乗算器とを使用した乗算処理１１１０とが省略されるものである。
【０１７８】
このように、図１１で説明したように、図１０に示したルートレイズドコサイン(ＲＲＣ)フィルタとして機能するＦＩＲ型ディジタルフィルタ３０２の構成がタイムアジャストメントのためのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報に応答して変化するものである。従って、図８に示した本発明の実施の形態によるＲＦＩＣにてＷＣＤＭＡ通信でのタイムアジャストメントを可能とする送信ディジタルフロントエンドユニット３００は、３ビットカウンタ３０５を含むものである。この３ビットカウンタ３０５のカウンタ値はアップダウンカウンタ８０４のカウンタ値で制御され、３ビットカウンタ３０５の最大８種類のカウンタ値によってＦＩＲ型ディジタルフィルタ３０２内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が変更されることができる。
【０１７９】
《ＰＬＬ周波数シンセサイザと電圧制御発振器》
図１２は、図１と図２と図３に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣに使用されるＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４との構成を示す図である。
【０１８０】
図１２の上に示すように、電圧制御発振器(ＶＣＯ)２１４の発振制御入力端子に接続されたＰＬＬ周波数シンセサイザ２１３は、バッファアンプ１２０４と分周器１２０１と位相比較器１２０２とチャージポンプ１２０３とループフィルタ１２１９とを含んでいる。
【０１８１】
位相比較器１２０２の一方の入力端子にはバッファアンプ１２０４を介してディジタルインタフェースの仕様に従ったシステムクロック信号(SysClk)の２６ＭＨｚの周波数の基準クロックが供給される一方、位相比較器１２０２の他方の入力端子に分周比４８に設定された分周器１２０１の出力信号が供給される。位相比較器１２０２の位相比較出力信号はチャージポンプ１２０３の入力端子に供給され、チャージポンプ１２０３の出力信号はループフィルタ１２１９を介し電圧制御発振器(ＶＣＯ)２１４の発振制御入力端子に供給される。電圧制御発振器(ＶＣＯ)２１４の１２４８ＭＨｚの周波数を持った発振出力信号は、分周比４８を持った分周器１２０１により２６ＭＨｚの周波数の負帰還信号に変換されて、位相比較器１２０２の他方の入力端子に帰還される。
【０１８２】
図１２の下に、電圧制御発振器(ＶＣＯ)２１４から生成される周波数１２４８ＭＨｚの発振出力信号から種々の周波数を持つ信号を形成するための信号形成回路の構成が示されている。
【０１８３】
図３に示した送信ディジタルフロントエンドユニット３００のＤ／Ａ変換器３０６とインタポレーション(補間)処理部３０６で使用される周波数１９．２ＭＨｚの信号は、分周比５の分周器１２０６と分周比１３の分周器１２１４とによって生成されることができる。
【０１８４】
図２に示した受信ディジタルフロントエンドユニット１０１のＣＩＣ型ディジタルフィルタ２０６で使用される周波数３８．４ＭＨｚの信号は、分周比５の分周器１２０６と、分周比２の分周器１２０７と、分周比３と分周比４との間で変化することで平均分周比が３．２５の非整数分周器１２１１とによって生成されることができる。
【０１８５】
図２に示した受信ディジタルフロントエンドユニット１０１のディジタル・イコライザＦＩＲ型ディジタルフィルタ２０７で使用される周波数７．６８ＭＨｚの信号は、分周比５の分周器１２０６と、分周比２の分周器１２０７と、分周比３と分周比４との間で変化することで平均分周比が３．２５の非整数分周器１２１１と、分周比５の分周器１２１２とによって生成されることができる。
【０１８６】
図２に示した受信ディジタルフロントエンドユニット１０１のルートレイズドコサイン(ＲＲＣ)フィルタとしてのＦＩＲ型ディジタルフィルタ２０５で使用される周波数９．６ＭＨｚの信号は、平均分周比が３．２５の非整数分周器１２１１に接続された分周比４の分周器１２１３によって生成されることができる。
【０１８７】
図２に示した受信ディジタルフロントエンドユニット１０１のオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２にＷＣＤＭＡ受信時に供給される周波数１２４．８ＭＨｚの第１分周クロック信号ＣＬＫ１は、分周比５の分周器１２０６と分周比２の分周器１２０７と切換スイッチ１２１５とによって生成されることができる。
【０１８８】
図１に示したディジタルインタフェースユニット１０５で使用される周波数３１２ＭＨｚの信号は、分周比２の分周器１２０８と分周比２の分周器１２０９とによって生成されることができる。
【０１８９】
図２に示した受信ディジタルフロントエンドユニット１０１のオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２にＧＳＭ／ＥＤＧＥ受信時において供給される周波数１０４ＭＨｚの第２分周クロック信号ＣＬＫ２は、分周比２の分周器１２０８と分周比２の分周器１２０９と分周比３の分周器１２１０と切換スイッチ１２１５とによって生成されることができる。
【０１９０】
図２に示した受信ディジタルフロントエンドユニット１０１のエイリアス信号除去デシメーションＦＩＲ型ディジタルフィルタ２１０に供給される周波数８．６７ＭＨｚのクロック信号は、分周比３の分周器１２１０の出力に接続された分周比１２の分周器１２１６によって生成されることができる。
【０１９１】
図２に示した受信ディジタルフロントエンドユニット１０１のエイリアス信号除去デシメーションＦＩＲ型ディジタルフィルタ２１０に供給される周波数２．１７ＭＨｚのクロック信号は、分周比１２の分周器１２１６の出力に接続された分周比４の分周器１２１７によって生成されることができる。
【０１９２】
図２に示した受信ディジタルフロントエンドユニット１０１のディジタル・イコライザＦＩＲ型ディジタルフィルタ２１２で使用される周波数０．５４ＭＨｚの信号は、分周比４の分周器１２１７の出力に接続された分周比４の分周器１２１８によって生成されることができる。
【０１９３】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１９４】
例えば、受信アナログフロントエンドユニット１０において、ＷＣＤＭＡ受信ＲＦ信号とＧＳＭ／ＥＤＧＥ受信ＲＦ信号とをそれぞれ別個の低雑音増幅器と受信ミキサとによって受信アナログベースバンド信号に周波数ダウンコンバージョンすることもできる。
【０１９５】
また、例えば周波数２ＧＨｚの無線ＬＡＮと周波数５ＧＨｚの無線ＬＡＮとを受信するＲＦＩＣにおいて、２ＧＨｚの無線ＬＡＮの受信ベースバンド信号の信号帯域と５ＧＨｚの無線ＬＡＮの受信ベースバンド信号の信号帯域とが相違する場合にも本発明を適用することができる。
【図面の簡単な説明】
【０１９６】
【図１】図１は、本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの構成を示す図である。
【図２】図２は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの受信ディジタルフロントエンドユニットの詳細な構成を示す図である。
【図３】図３は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの送信ディジタルフロントエンドユニットの詳細な構成を示す図である。
【図４】図４は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの受信ディジタルフロントエンドユニットに含まれたオーバーサンプリング型ΔΣＡ／Ｄ変換器のサンプリング周波数とＳ／Ｎ比との関係を示す図である。
【図５】図５は、図２の本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニットの補間処理部におけるインタポレーションレートと他の動作設定パラメータとの関係を示す図である。
【図６】図６は、図２の本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニットのオーバーサンプリング型ΔΣＡ／Ｄ変換器に接続された第２分周器の分周比と第２分周器の出力の第２分周クロック信号の周波数との関係を示す図である。
【図７】図７は、ＷＣＤＭＡの通信方式で要求されるタイムアジャストメントを説明する図である。
【図８】図８は、図１と図３とに示した本発明の実施の形態によるＲＦＩＣにてＷＣＤＭＡ通信でのタイムアジャストメントを可能とする送信ディジタルフロントエンドユニットの構成を示す図である。
【図９】図９は、１／４チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うベースバンドＬＳＩと１／５チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うＲＦＩＣとの接続を説明する図である。
【図１０】図１０は、図３と図８に示したルートレイズドコサインフィルタとして機能するＦＩＲ型ディジタルフィルタの構成を示す図である。
【図１１】図１１は、図１０に示したルートレイズドコサインフィルタとして機能するＦＩＲ型ディジタルフィルタの構成がタイムアジャストメントのためのチップ挿入のフラグ情報またはチップ間引きのフラグ情報に応答して変化することを示す図である。
【図１２】図１２は、図１と図２と図３に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣに使用されるＰＬＬ周波数シンセサイザと電圧制御発振器との構成を示す図である。
【符号の説明】
【０１９７】
ＡＮＴ…アンテナ
１…ＲＦＩＣ
１０…受信アナログフロントエンドユニット
１０１…受信ディジタルフロントエンドユニット
１０５…ディジタルインタフェースユニット
３００…送信ディジタルフロントエンドユニット
４００…送信アナログフロントエンドユニット
１１…低雑音増幅器
１２…バンドパスフィルタ
１３…受信ミキサ
１４…位相シフタ
１５…ローパスフィルタ
１６…可変利得増幅器
１０２…オーバーサンプリング型ΔΣＡ／Ｄ変換器
１０３…ＦＩＲ型ディジタルフィルタ(デシメーションフィルタ)
２０５…ＦＩＲ型ディジタルフィルタ(ルートレイズドコサインフィルタ)
２０６…ＣＩＣ型ディジタルフィルタ
２０７…ＦＩＲ型ディジタルフィルタ(ディジタル・イコライザ・フィルタ)
２１０…ＦＩＲ型ディジタルフィルタ(デシメーションフィルタ)
２１１…ＦＩＲ型ディジタルフィルタ(デシメーションフィルタ)
２１２…ＦＩＲ型ディジタルフィルタ(ルートレイズドコサインフィルタ)
１０４…受信用ＦＩＦＯメモリ
２１３…ＰＬＬ周波数シンセサイザ
２１４…電圧制御発振器(ＶＣＯ)
３０１…送信用ＦＩＦＯメモリ
３０２…ＦＩＲ型ディジタルフィルタ(デシメーションフィルタ)
３０３…ＧＭＳＫ用変調波形生成用フィルタ
３０４…８ＰＳＫ用変調波形生成用フィルタ
３０５…Ｄ／Ａ変換器
ＤＩＶ１…第１分周器
ＤＩＶ２…第１分周器
２０１…デシメーション処理部
２０３…インタポレーション処理部
２０４…デシメーション処理部
２０２…デシメーション処理部
２０８…デシメーション処理部
２０９…デシメーション処理部
３０６…インタポレーション処理部
３０７…インタポレーション処理部
３０８…インタポレーション処理部
【技術分野】
【０００１】
本発明は、半導体集積回路およびその動作方法に関するもので、特にマルチモードに対応する受信ディジタルフロントエンドを有する半導体集積回路のチップ占有面積を低減するのに有益な技術に関する。
【背景技術】
【０００２】
ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＷＣＤＭＡ、ＤＣＳ、ＰＣＳに代表されるセルラーや無線LAN等の各種通信方式が発展しているが、近年、１つの端末で複数の通信方式や送受信周波数帯域に対応したマルチモード／マルチバンド送受信機が渇望されている。尚、ＧＳＭはGlobal System for Mobile Communicationの略、ＥＤＧＥはEnhanced Data for GSM Evolution; Enhanced Data for GPRSの略、ＧＰＲＳはGeneral Packet Radio Serviceの略である。また更に、ＷＣＤＭＡはWideband Code Division Multiple Accessの略、ＤＣＳはDigital Cellular Systemの略、ＰＣＳはPersonal Communication Systemの略である。
【０００３】
世界中のどんな場所でも無線通信すると言う携帯電話端末等の通信端末機器の能力であるユビキタス・カバレージは、今日現実のものではなく、現在開発が進められている。これらのモバイルシステムは、ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＷＣＤＭＡのセルラーと、例えばＩＥＥＥ ８０２．１１−ｂ、−ａ、−ｇ等のネットワーク、例えばブルートゥース、ジグビー等のパーソナルエリアネットワーク等とを含んでいる。これらのシステムの特性は、一定包落線と包落線変化との信号、時分割とコード分割とのマルチプレックス、高(数ワット)から低(マイクロワット)への送信出力電力の広範囲な組み合わせに及んでいる。その結果、マルチモード応用でのＲＦ通信への要望が、大きくなっている。
【０００４】
携帯電話用高周波ＩＣについては、ディジタル信号処理を行うベースバンドＬＳＩとの１チップ化が進んでいる。非特許文献１は、ＧＳＭサービスに対応した高周波ＩＣ(Integrated Circuits)とベースバンドＬＳＩ(Large Scale Integration integrated circuits)の１チップ化を行っている。
【０００５】
下記非特許文献２には、ＧＳＭ／ＥＤＧＥのクワッドバンドとＷＣＤＭＡのトライバンドをサポートする携帯電話の部品として開発された世界規模で使用するための２１００、１９００、８５０／８００ＭＨｚのトライバンドの第３世代セルラートランシーバー用集積回路が記載されている。このＲＦトランシーバーは、トライバンド・ＷＣＤＭＡのベースバンド信号処理ＩＣを集積化している。
【０００６】
また、下記非特許文献３には、ＲＦＩＣとベースバンドとの間のディジタルインタフェースの仕様が記載され、この仕様によると、下記８種類の信号がディジタルインタフェースで規定されている。１番目は送受信データ(RxTxData)の信号であり、送信の間にベースバンドからＲＦＩＣへバーストシンボルを転送して、受信の間にＲＦＩＣからベースバンドへマルチプレックスされたＩＱサンプルを転送する双方向信号である。２番目は送受信イネーブル(RxTxEn)の信号であり、送信モードＴｘの間にベースバンドによりイネーブルに駆動され、受信モードの間にＲＦＩＣによりイネーブルに駆動される。３番目と４番目と５番目とは、ＲＦＩＣのレジスタセットをアクセスする双方向３線制御インタフェースの双方向のコントロールデータ(CtrlData)の信号とベースバンドからのコントロールイネーブル(CtrlEn)の信号とベースバンドからのコントロールクロック(CrlClk)の信号である。６番目は、ベースバンドからのストローブ(Srobe)の信号であり、ＲＦＩＣ内部のイベントの正確なタイミングの設定に使用される。７番目はシステムクロック(SysClk)の信号であり、８番目のシステムクロックイネーブル(SysClkEn)の信号がベースバンドによってアサートされている時にＲＦＩＣから出力される２６ＭＨｚのマスタークロックである。
【０００７】
更に、下記非特許文献４には、シングルチップ完全集積化ＧＳＭ−ＥＤＧＥ／ＣＤＭＡ２０００／ＵＭＴＳダイレクトコンバージョン受信機が記載されている。この受信機は、フラクショナルＰＬＬ、ミキサ、低雑音増幅器、完全集積化電圧制御増幅器、アナログアンチエリアスイングフィルタ、３線バス形式インタフェースを含み、キートピックは完全に構成可能なディジタルフロントエンド(ＤＦＥ)とΔΣＡ／Ｄ変換器と高速ディジタルシリアルベースバンド(ＢＢ)インタフェースである。ディジタルフロントエンド(ＤＦＥ)は、サンプルレート変換、チャンネルフィルタリング、ダイナミックレンジ制御、ＲＦＩＣとベースバンドＩＣとの間のディジタルインタフェースを介したデータ転送の信号調整を機能的に含むものである。
【０００８】
受信アナログフロントエンド(ＲｘＡＦＥ)はダイレクトコンバージョンアーキテクチャーに基づき、フラクショナルＰＬＬが集積化されている。チャンネル選択フィルタリングがディジタルフロントエンド(ＤＦＥ)で実行されない場合には、Ａ／Ｄ変換器の入力のアナログベースバンドフィルタはアンチエリアス成分を除去する。
【０００９】
ディジタルフロントエンド(ＤＦＥ)では、不所望なチャンネル干渉を伴う所望の信号をサンプリングするために十分なダイナミックレンジを持つように設計されたΔΣＡ／Ｄ変換器が使用されている。ループフィルタのチューニングによる信号帯域への適合によって全てのモードでＡ／Ｄ変換器には一定のシステムクロックが供給される一方、オーバーサンプリングレート(ＯＳＲ)の結果的な変化はディジタルフロントエンド(ＤＦＥ)での適切なデシメーションを必要とする。
【００１０】
受信ディジタルフロントエンド(ＲｘＤＦＥ)のディジタル信号処理(ＤＳＰ)のブロックはマルチモードを可能とするもので、ディジタルフロントエンド(ＤＦＥ)の機能には各規格の要求に高く依存するチャンネル選択フィルタリング、ゲイン制御、マッチトフィルタが含まれる。従って、３線バス型制御インタフェースを介するデシメーションファクター、フィルタ係数、ゲイン、補正パラメータの全てを含む構成オプションによって、ディジタルフロントエンド(ＤＦＥ)は完全に構成可能である。
【００１１】
受信ディジタルフロントエンド(ＲｘＤＦＥ)のディジタル信号処理(ＤＳＰ)のブロックは最大の柔軟性と再構成可能性を持つように設計され、各処理ステージで十分なバイパス機能に有利であるように全ステージで全ての係数は１２ビットのワード長と１６ビットのデータパスとを持つものである。
【００１２】
受信ディジタルフロントエンド(ＲｘＤＦＥ)の信号処理ステージは、２個のＣＩＣフィルタとノッチフィルタとＩＩＲ型波形ディジタルフィルタ(ＷＤ)と３次オールパスフィルタ(ＡＰ)とＦＩＲフィルタとフラクショナルサンプルレート変換(ＦＳＲＣ)フィルタとを含んでいる。
【００１３】
２個のカスケーデッド・インテグレータ・コンブ(ＣＩＣ：Cascaded-Integrator-Comb)フィルタによって、主なデシメーションステージが構成される。ノッチフィルタは、ＤＣオフセットを最小に低減するため使用される。７次のＩＩＲ(Infinite-Impulse Response)型の波形ディジタルフィルタ(ＷＤ)によって、チャンネル選択フィルタが構成される。波形ディジタルフィルタ(ＷＤ)の群遅延は、３次のオールパスフィルタ(ＡＰ)によって補償される。ＦＩＲ(Finite-Impulse Response)フィルタの機能としては、第１に規格仕様に関するマッチトフィルタリングであり、第２にアナログベースバンドフィルタ、ＣＩＣフィルタ、ＷＤＦフィルタ、ＦＳＲＣフィルタでの振幅低下の補償である。
【００１４】
また、良く知られているようにランダムな符号“０”、“１”が帯域幅の小さなチャンネルを伝送される際の符号間干渉(ＩＳＩ：inter-symbol interference)を低減する方法として、送信機側ではパルス・シェーピング(ナイキスト・シグナリング)が行われ、受信機側ではイコライゼーションが行われる。ナイキスト・シグナリングにより、１つのパルスが最大値を取る時には、その他のパルスはゼロとされるものである。ナイキスト・シグナリングでしばしば用いられるパルス形状は、レイズドコサイン(ＲＣ：Raised Cosine)・スペクトラムに関するものである。レイズドコサインの関数の振幅は、時間軸上ではある時間で最大値を取り、その前後でゼロとされ、更にその前後で反対極性となると伴に次第に減衰するものである。レイズドコサインの関数の振幅は、周波数軸上ではある周波数帯域で平坦であり、この周波数帯域の外では次第に減衰するものである。このような処理は、レイズドコサインフィルタリングと呼ばれる。実際には、レイズドコサインフィルタは、２つの箇所に分割して挿入される。一方は送信機であり、他方は受信機である。伝達関数が上記の関数の平方根(square root)となるようなフィルタを用いることにより、両方の組み合わせでナイキスト・シグナリングが可能となり、受信機側のフィルタはマッチトフィルタとなる。
【００１５】
一方、下記非特許文献５には、符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ)フィルタにより、３ＧＰＰ仕様に基づくＦＤＤ方式のＷＣＤＭＡのためのパルス・シェーピング・フィルタを構成することが記載されている。ＷＣＤＭＡ無線システムで、ダウンリンクで２個のＲＲＣフィルタが存在する一方(基地局送信機で１個、端末受信機で１個)、アップリンクで２個のＲＲＣフィルタが存在する(端末送信機で１個、基地局受信機で１個)。ＲＲＣフィルタは、ファイナイトインパルスレスポンス(ＦＩＲ)フィルタによって実現されている。尚、３ＧＰＰは、３rd Generation Partnership Projectの略である。
【００１６】
また、下記非特許文献６には、ＧＳＭ方式とＷＣＤＭＡ方式をサポートするデュアルモード携帯電話端末を使用してＷＣＤＡＭからＧＳＭおよびＧＳＭからＷＣＤＭＡのシームレスなハンドオーバーが可能なことが記載されている。
【００１７】
【非特許文献１】Ｐｉｅｒｒｅ−Ｈｅｎｒｉ ｅｔ．ａｌ， ”Ａ Ｆｕｌｌｙ Ｉｎｔｅｇｒａｔｅｄ ＳｏＣ ｆｏｒ ＧＳＭ・ＧＰＲＳ ｉｎ ０．１３ ｕｍ ＣＭＯＳ”， ＩＳＳＣＣ ２００６， Ｓｅｓｓｉｏｎ ２６．７ ｐｐ．４８２−４８３．
【非特許文献２】Ｄ．Ｌ．Ｋａｃｚｍａｎ ｅｔ ａｌ， “Ａ Ｓｉｎｇｌｅ−Ｃｈｉｐ Ｔｒｉ−Ｂａｎｄ (２１００， １９００， ８５０／８００ ＭＨｚ) ＷＣＤＭＡ／ＨＳＤＰＡ Ｃｅｌｌｕｌａｒ Ｔｒａｎｓｃｅｉｃｅｒ”， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， ＶＯＬ．４１， ＮＯ．５， ＭＡＹ ２００６， ＰＰ．１１２２−１１３２．
【非特許文献３】Ａｎｄｒｅｗ Ｆｏｇｇ， “ＤｉｇＲＦ ＢＡＳＥＢＡＮＤ／ＲＦ ＤＩＧＩＴＡＬ ＩＮＴＥＲＦＡＣＥ ＳＰＥＣＩＦＩＣＡＴＩＯＮ”， Ｌｏｇｉｃａｌ， Ｅｌｅｃｔｒｏｒｉｃａｌ ａｎｄ Ｔｉｍｉｎｇ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ＥＧＰＲＳ Ｖｅｒｓｉｏｎ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ Ｗｏｒｋｉｎｇ Ｇｒｏｕｐ Ｒａｐｐｏｒｔｅｕｒ Ａｎｄｒｅｗ Ｆｏｇｇ， ＴＴＰＣｏｍ Ｖｅｒｓｉｏｎ １．１２ｈｔｔｐ：／／ｍｉｐｉ．ｏｒｇ／ｄｏｃｓ／ＤｉｇＲＦ＿Ｓｔａｎｄａｒｄ＿ｖ１１２．ｐｄｆ〔平成２０年７月２８日検索〕
【非特許文献４】Ｇｅｒｎｏｔ Ｈｕｅｂｅｒ ｅｔ．ａｌ， “Ａ ＧＳＭ−ＥＤＧＥ／ＣＤＭＡ２０００／ＵＭＴＳ Ｒｅｃｅｉｖｅｒ ＩＣ ｆｏｒ Ｃｅｌｌｕｌａｒ Ｔｅｒｍｉｎａｌｓ ｉｎ ０．１３μｍ ＣＭＯＳ”， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ９ｔｈ Ｅｕｒｏｐｅａｎ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｗｉｒｅｌｅｓｓ Ｔｅｃｈｎｏｌｏｇｙ， Ｓｅｐｔｅｍｂｅｒ ２００６， ＰＰ．２３−２６．
【非特許文献５】Ｉｎａｋｉ ＢＥＲＥＮＧＵＥＲ ｅｔ ａｌ， “Ｅｆｆｉｃｉｅｎｔ ＶＬＳＩ Ｄｅｓｉｇｎ ｏｆ ａ Ｐｕｌｓｅ Ｓｈａｐｉｎｇ Ｆｉｌｔｅｒ ａｎｄ ＤＡＣ ｉｎｔｅｒｆａｃｅ ｆｏｒ Ｗ−ＣＤＭＡ ｔｒａｎｓｍｉｓｓｉｏｎ” ， Ｐｒｏｃｅｅｄｉｎｇｓ． ２００３ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ［Ｓｙｓｔｅｍ−ｏｎ−Ｃｈｉｐ］ ＳＯＣ Ｃｏｎｆｅｒｅｎｃｅ， １７−２０ Ｓｅｐｔ． ２００３， ＰＰ．３７３−３７６．
【非特許文献６】Ｇｅｒｔｉｅ Ａｌｓｅｎｍｙｒ ａｔ ａｌ， “Ｈａｎｄｏｖｅｒ ｂｅｔｗｅｅｎ ＷＣＤＭＡ ａｎｄ ＧＳＭ”， Ｅｒｉｃｃｓｏｎ Ｒｅｖｉｅｗ Ｎｏ．１， ２００３，ＰＰ．６−１１．
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明者等は本発明に先立って、ＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのデュアルモードの送受信機能をサポートする無線周波数半導体集積回路(以下、ＲＦＩＣと言う)の研究・開発に従事した。
【００１９】
このＲＦＩＣでは、上記非特許文献４に記載されたようにＷＣＤＭＡとＥＤＧＥとのマルチモードに対応する受信ディジタルフロントエンドが必要となった。しかし、上記非特許文献４に記載されたコンフィギュラブルな受信ディジタルフロントエンドの構成を確定するためには、デシメーションファクター、フィルタ係数、ゲイン、補正パラメータの全ての構成オプション設定データをＲＦＩＣ外部から３線バス型制御インタフェースを介して受信ディジタルフロントエンドに供給する必要が有る。従って、ＧＳＭ／ＥＤＧＥ方式とＷＣＤＭＡ方式とをサポートするデュアルモード携帯電話端末に上記のように構成された受信ディジタルフロントエンドを含むＲＦＩＣを搭載した場合には、使用の前に構成設定データを外部からＲＦＩＣに供給する手間が必要となるとの問題が本発明者等の検討によって明らかとされた。
【００２０】
この手間はデュアルモード携帯電話端末を使用するユーザーに取って煩雑である一方、上記非特許文献６に記載されたデュアルモード携帯電話端末を使用するＷＣＤＡＭからＧＳＭおよびＧＳＭからＷＣＤＭＡのシームレスなハンドオーバーの際の待ち遠しい準備作業となるものである。
【００２１】
従って、このような問題を回避するために、ＷＣＤＭＡ方式をサポートする第１受信ディジタルフロントエンドとＧＳＭ／ＥＤＧＥ方式をサポートする第２受信ディジタルフロントエンドとをダイレクトダウンコンバージョンのアーキテクチャー構成の受信アナログエンドの出力に並列に配置することも本発明者等によって本発明に先立って検討された。２系統の受信ディジタルフロントエンドのうちで使用する方を活性化して他方を非活性化することにより、低消費電力のマルチモードに対応する受信動作を行うことができる。しかし、本発明者等が検討したところ、この方式では２系統の受信ディジタルフロントエンドが必要であるのでチップ占有面積が大きいと言う問題が明らかとされた。
【００２２】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【００２３】
従って、本発明の目的とするところは、マルチモードに対応する受信ディジタルフロントエンドを有する半導体集積回路のチップ占有面積を低減することにある。
【００２４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２５】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２６】
すなわち、本発明の代表的な半導体集積回路(１)は、受信アナログフロントエンドユニット(１０)と、受信ディジタルフロントエンドユニット(１０１)と、ディジタルインタフェースユニット(１０５)とを具備する(図１参照)。
【００２７】
前記受信アナログフロントエンドユニット(１０)は、第１と第２の通信方式(ＷＣＤＭＡ、ＧＳＭ／ＥＤＧＥ))の第１と第２のＲＦ受信信号を大きな第１信号帯域(３．８４ＭＨｚ)と小さな第２信号帯域(２７０ｋＨｚ)の第１と第２の受信アナログベースバンド信号にそれぞれダウンコンバートする。オーバーサンプリング型のＡ／Ｄ変換器(１０２)は、第１と第２の受信アナログベースバンド信号を第１と第２の受信ディジタルベースバンド信号にそれぞれ変換する。
【００２８】
第１ディジタルフィルタ(１０３)は第１と第２の受信ディジタルベースバンド信号のデシメーション処理とに共通に使用され、第２ディジタルフィルタ(２０５、２０６、２０７)は、前記第１ディジタルフィルタ(１０３)の前記出力のダウンサンプリング処理によって大きな第１サンプリング・レート(７．６８ＭＨｚ)を持つ前記第１受信ディジタルベースバンド信号を生成して、第３ディジタルフィルタ(２１０、２１１、２１２)は、前記第１ディジタルフィルタ(１０３)の前記出力のダウンサンプリング処理によって小さな第２サンプリング・レート(０．５４ＭＨｚ)を持つ前記第２受信ディジタルベースバンド信号を生成する(図２参照)。
【発明の効果】
【００２９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、マルチモードに対応する受信ディジタルフロントエンドを有する半導体集積回路のチップ占有面積を低減することができる。
【発明を実施するための最良の形態】
【００３０】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３１】
〔１〕本発明の代表的な実施の形態による半導体集積回路(１)は、受信アナログフロントエンドユニット(１０)と、受信ディジタルフロントエンドユニット(１０１)と、ディジタルインタフェースユニット(１０５)とを具備する。
【００３２】
前記受信アナログフロントエンドユニット(１０)は、通信端末装置に搭載されるアンテナ(ＡＮＴ)によって受信されるＲＦ受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものである。
【００３３】
前記受信ディジタルフロントエンドユニット(１０１)は、Ａ／Ｄ変換器(１０２)と受信ディジタルフィルタユニット(１０３、２０５、２０６、２０７、２１０、２１１、２１２)とを含むものである。
【００３４】
前記Ａ／Ｄ変換器(１０２)は、前記受信アナログフロントエンドユニット(１０)の出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものである。
【００３５】
前記Ａ／Ｄ変換器(１０２)からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニット(１０５)に伝達されるものである。
【００３６】
前記ディジタルインタフェースユニット(１０５)は、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニット(９０１)に供給することが可能なものである。
【００３７】
前記受信アナログフロントエンドユニット(１０)は、前記アンテナにより受信される第１通信方式(ＷＣＤＭＡ)の第１ＲＦ受信信号と第２通信方式(ＧＳＭ／ＥＤＧＥ)の第２ＲＦ受信信号とを第１信号帯域(３．８４ＭＨｚ)を持つ第１受信アナログベースバンド信号と前記第１信号帯域よりも小さな第２信号帯域(２７０ｋＨｚ)を持つ第２受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものである。
【００３８】
前記受信ディジタルフロントエンドユニット(１０１)の前記Ａ／Ｄ変換器(１０２)は、オーバーサンプリング型Ａ／Ｄ変換器によって構成されたものである。
【００３９】
前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)は、前記受信アナログフロントエンドユニット(１０)から供給される前記第１受信アナログベースバンド信号と前記第２受信アナログベースバンド信号とを第１受信ディジタルベースバンド信号と第２受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものである。
【００４０】
前記受信ディジタルフロントエンドユニット(１０１)の前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)の出力に接続された第１ディジタルフィルタ(１０３)を含むものである。
【００４１】
前記第１ディジタルフィルタ(１０３)は、前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第１受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第２受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものである。
【００４２】
前記受信ディジタルフィルタユニットは、前記第１ディジタルフィルタ(１０３)の出力と前記ディジタルインタフェースユニット(１０５)との間に並列に接続された第２ディジタルフィルタ(２０５、２０６、２０７)と第３ディジタルフィルタ(２１０、２１１、２１２)とを更に含むものである。
【００４３】
前記第２ディジタルフィルタ(２０５、２０６、２０７)は、前記第１ディジタルフィルタ(１０３)の前記出力からの前記第１通信方式(ＷＣＤＭＡ)に基づく前記第１受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第１サンプリング・レート(７．６８ＭＨｚ)を持つ前記第１受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(１０５)に供給するものである。
【００４４】
前記第３ディジタルフィルタ(２１０、２１１、２１２)は、前記第１ディジタルフィルタ(１０３)の前記出力からの前記第２通信方式(ＧＳＭ／ＥＤＧＥ)に基づく前記第２受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第１サンプリング・レートよりも小さな第２サンプリング・レート(０．５４ＭＨｚ)を持つ前記第２受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(１０５)に供給することを特徴とする(図１、図２参照)。
【００４５】
前記実施の形態によれば、前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)と前記第１ディジタルフィルタ(１０３)とは第１通信方式(ＷＣＤＭＡ)と第２通信方式(ＧＳＭ／ＥＤＧＥ)との２系統の受信ディジタルベースバンド信号の処理に共通に使用されるので、マルチモードに対応するための前記受信ディジタルフロントエンドユニット(１０１)のチップ占有面積を低減することができる。またこの２系統の受信ディジタルベースバンド信号のサンプリング・レートの相違は、出力側で並列接続された前記第２ディジタルフィルタのダウンサンプリング処理と前記第３ディジタルフィルタのダウンサンプリング処理の間のサンプリング・レート変換率の相違によって容易に対応することができる。
【００４６】
好適な実施の形態によれば、前記第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を生成する前記第２ディジタルフィルタと前記第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を生成する第３ディジタルフィルタとは、前記第１受信アナログベースバンド信号の前記第１信号帯域と前記第２受信アナログベースバンド信号の前記第２信号帯域との相違に対応するダウンサンプリング・レート変換率の差異を有することを特徴とする。
【００４７】
他の好適な実施の形態は、前記第２ディジタルフィルタ(２０５、２０６、２０７)は所定の値を有する補間レートを持つ補間処理部(２０３)を含むもので、前記ダウンサンプリング・レート変換率の前記差異は前記補間レートの前記所定の値によって生成されることを特徴とする(図２参照)。
【００４８】
更に他の好適な実施の形態は、前記受信ディジタルフロントエンドユニット(１０１)は前記受信ディジタルフィルタユニットによって処理された前記受信ディジタルベースバンド信号を一時的に格納した後に前記ディジタルインタフェースユニット(１０５)に供給する受信バッファメモリ(１０４)を更に含むことを特徴とする(図１、図２参照)。
【００４９】
より好適な実施の形態によれば、前記第２ディジタルフィルタ(２０５、２０６、２０７)は復号間干渉を低減するための第１ルートレイズドコサインフィルタ(２０５)を含むことを特徴とする(図１、図２参照)。
【００５０】
更により好適な実施の形態は、前記受信アナログフロントエンドユニット(１０)と前記受信ディジタルフロントエンドユニット(１０１)とは前記第１通信方式としてのＷＣＤＭＡ通信方式の前記第１ＲＦ受信信号と前記第２通信方式としてのＧＳＭ／ＥＤＧＥ通信方式の前記第２ＲＦ受信信号の信号処理を実行するように構成されていることを特徴とする(図１、図２参照)。
【００５１】
具体的な一つの実施の形態による半導体集積回路(１)は、送信ディジタルフロントエンドユニット(３００)と、送信アナログフロントエンドユニット(４００)とを更に具備する(図１参照)。
【００５２】
前記ディジタルインタフェースユニット(１０５)は、外部のディジタルベースバンド処理ユニット(９０１) から伝達される送信ディジタルベースバンド信号を前記送信ディジタルフロントエンドユニット(３００)に供給することが可能なものである。
【００５３】
前記送信ディジタルフロントエンドユニット(３００)は、送信ディジタルフィルタユニット(３０２、３０３、３０４)とＤ／Ａ変換器(３０５)とを含むものである。
【００５４】
前記送信ディジタルフィルタユニットは、前記ディジタルインタフェースユニット(１０５)から供給される前記送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器(３０５)に伝達するものである。
【００５５】
前記Ｄ／Ａ変換器(３０５)は、前記送信ディジタルフィルタユニット(３０２、３０３、３０４)の出力から供給される前記送信ディジタルベースバンド信号を送信アナログベースバンド信号に変換するものである。
【００５６】
前記送信アナログフロントエンドユニット(４００)は、前記Ｄ／Ａ変換器(３０５)の出力からの前記送信アナログベースバンド信号をＲＦ送信信号にアップコンバートする送信機として動作することを特徴とする(図１参照)。
【００５７】
より具体的な一つの実施の形態は、前記送信ディジタルフィルタユニット(３０２、３０３、３０４)は前記ディジタルインタフェースユニット(１０５)と前記Ｄ／Ａ変換器(３０５)の入力との間に並列に接続された第４ディジタルフィルタ(３０２、３０６)と第５ディジタルフィルタ(３０３、３０４、３０７、３０８)とを含むものである。
【００５８】
前記第４ディジタルフィルタ(３０２、３０６)は、前記ディジタルインタフェースユニット(１０５)から供給される前記第１通信方式(ＷＣＤＭＡ)に基づく第１送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第３サンプリング・レート(１９．２ＭＨｚ)を持った前記第１送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器(３０５)の前記入力に供給するものである。
【００５９】
前記第５ディジタルフィルタ(３０３、３０４、３０７、３０８)は、前記ディジタルインタフェースユニット(１０５)から供給される前記第２通信方式(ＧＳＭ／ＥＤＧＥ)に基づく第２送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第４サンプリング・レート(６．５ＭＨｚ)を持った前記第２送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器(３０５)の前記入力に供給することを特徴とするものである。
【００６０】
更により具体的な一つの実施の形態は、前記送信ディジタルフロントエンドユニット(３００)は、前記外部のディジタルベースバンド処理ユニット(９０１)から伝達される前記送信ディジタルベースバンド信号を一時的に格納した後に前記送信ディジタルフィルタユニット(３０２、３０３、３０４)に供給する送信バッファメモリ(３０１)を更に含むことを特徴とする(図１、図３参照)。
【００６１】
最も具体的な一つの実施の形態は、前記第４ディジタルフィルタ(３０２、３０６)は、復号間干渉を低減するための第２ルートレイズドコサインフィルタ(３０２)を含むことを特徴とする(図３参照)。
【００６２】
〔２〕本発明の別の観点の代表的な実施の形態は、受信アナログフロントエンドユニット(１０)と、受信ディジタルフロントエンドユニット(１０１)と、ディジタルインタフェースユニット(１０５)とを具備する半導体集積回路(１)の動作方法である。
【００６３】
前記受信アナログフロントエンドユニット(１０)は、通信端末装置に搭載されるアンテナ(ＡＮＴ)によって受信されるＲＦ受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものである。
【００６４】
前記受信ディジタルフロントエンドユニット(１０１)は、Ａ／Ｄ変換器(１０２)と受信ディジタルフィルタユニット(１０３、２０５、２０６、２０７、２１０、２１１、２１２)とを含むものである。
【００６５】
前記Ａ／Ｄ変換器(１０２)は、前記受信アナログフロントエンドユニット(１０)の出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものである。
【００６６】
前記Ａ／Ｄ変換器(１０２)からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニット(１０５)に伝達されるものである。
【００６７】
前記ディジタルインタフェースユニット(１０５)は、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニット(９０１)に供給することが可能なものである。
【００６８】
前記受信アナログフロントエンドユニット(１０)は、前記アンテナにより受信される第１通信方式(ＷＣＤＭＡ)の第１ＲＦ受信信号と第２通信方式(ＧＳＭ／ＥＤＧＥ)の第２ＲＦ受信信号とを第１信号帯域(３．８４ＭＨｚ)を持つ第１受信アナログベースバンド信号と前記第１信号帯域よりも小さな第２信号帯域(２７０ｋＨｚ)を持つ第２受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものである。
【００６９】
前記受信ディジタルフロントエンドユニット(１０１)の前記Ａ／Ｄ変換器(１０２)は、オーバーサンプリング型Ａ／Ｄ変換器によって構成されたものである。
【００７０】
前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)は、前記受信アナログフロントエンドユニット(１０)から供給される前記第１受信アナログベースバンド信号と前記第２受信アナログベースバンド信号とを第１受信ディジタルベースバンド信号と第２受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものである。
【００７１】
前記受信ディジタルフロントエンドユニット(１０１)の前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型Ａ／Ｄ変換器(１０２)の出力に接続された第１ディジタルフィルタ(１０３)を含むものである。
【００７２】
前記第１ディジタルフィルタ(１０３)は、前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第１受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第２受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものである。
【００７３】
前記受信ディジタルフィルタユニットは、前記第１ディジタルフィルタ(１０３)の出力と前記ディジタルインタフェースユニット(１０５)との間に並列に接続された第２ディジタルフィルタ(２０５、２０６、２０７)と第３ディジタルフィルタ(２１０、２１１、２１２)とを更に含むものである。
【００７４】
前記第２ディジタルフィルタ(２０５、２０６、２０７)は、前記第１ディジタルフィルタ(１０３)の前記出力からの前記第１通信方式(ＷＣＤＭＡ)に基づく前記第１受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第１サンプリング・レート(７．６８ＭＨｚ)を持つ前記第１受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(１０５)に供給するものである。
【００７５】
前記第３ディジタルフィルタ(２１０、２１１、２１２)は、前記第１ディジタルフィルタ(１０３)の前記出力からの前記第２通信方式(ＧＳＭ／ＥＤＧＥ)に基づく前記第２受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第１サンプリング・レートよりも小さな第２サンプリング・レート(０．５４ＭＨｚ)を持つ前記第２受信ディジタルベースバンド信号を前記ディジタルインタフェースユニット(１０５)に供給することを特徴とする(図１、図２参照)。
【００７６】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００７７】
《ＲＦＩＣの構成》
図１は、本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦ半導体集積回路(以下、ＲＦＩＣと称す)の構成を示す図である。
【００７８】
図１に示すＲＦＩＣ１は、受信アナログフロントエンドユニット１０と、受信ディジタルフロントエンドユニット１０１と、ディジタルインタフェースユニット１０５と、送信ディジタルフロントエンドユニット３００と、送信アナログフロントエンドユニット４００とを含んでいる。
【００７９】
受信アナログフロントエンドユニット１０はダイレクトダウンコンバージョン受信機のアーキテクチャーとなっており、アンテナＡＮＴにより受信されるＲＦ受信信号を受信アナログベースバンド信号に変換する。
【００８０】
受信ディジタルフロントエンドユニット１０１はＡ／Ｄ変換器とディジタルフィルタを含むことによって、受信ディジタルベースバンド信号をディジタルインタフェースユニット１０５に供給する。
【００８１】
ディジタルインタフェースユニット１０５は受信ディジタルフロントエンドユニット１０１から供給される受信ディジタルベースバンド信号をベースバンドＬＳＩ(図示せず)に転送する一方、ベースバンドＬＳＩ(図示せず)から転送される送信ディジタルベースバンド信号を送信ディジタルフロントエンドユニット３００に供給する。
【００８２】
送信ディジタルフロントエンドユニット３００はディジタルフィルタとＤ／Ａ変換器を含むことによって、送信アナログベースバンド信号を送信アナログフロントエンドユニット４００に供給する。
【００８３】
送信アナログフロントエンドユニット４００は、周波数アップコンバージョン送信機のアーキテクチャーとなっており、送信アナログベースバンド信号をＲＦ送信信号に周波数変換する。
【００８４】
《受信アナログフロントエンド》
受信アナログフロントエンドユニット１０は、アンテナＡＮＴによって受信されるＲＦ受信信号をＩ位相受信アナログベースバンド信号およびＱ位相受信アナログベースバンド信号に直交変換するダイレクトダウンコンバージョン受信機のアーキテクチャーとなっている。尚、ＩはIn Phase、ＱはQuadrature Phaseを意味している。
【００８５】
すなわち、アンテナＡＮＴによって受信されたＲＦ受信信号は低雑音増幅器１１によって増幅された後、バンドパスフィルタ１２を介して第１受信ミキサ１３＿Ｉの一方の入力端子および第２受信ミキサ１３＿Ｑの一方の入力端子に供給される。一方、分周器１７からの高周波信号が位相シフタ１４に供給されることによって、位相シフタ１４から位相ゼロ度の受信ローカル信号が第１受信ミキサ１３＿Ｉの他方の入力端子に供給される一方、位相シフタ１４から位相９０度の受信ローカル信号が第２受信ミキサ１３＿Ｑの他方の入力端子に供給される。第１受信ミキサ１３＿Ｉ、第２受信ミキサ１３＿Ｑの出力端子からそれぞれ生成されるＩ位相およびＱ位相の受信アナログベースバンド信号は第１および第２のローパスフィルタ１５＿Ｉ、１５＿Ｑを介して第１および第２の可変利得増幅器１６＿Ｉ、１＿Ｑの入力端子に供給される。
【００８６】
第１可変利得増幅器１６＿Ｉの出力端子のＩ位相の受信アナログベースバンド信号は受信ディジタルフロントエンドユニット１０１の第１ディジタル信号処理ユニット１０１＿Ｉに供給される一方、第２可変利得増幅器１６＿Ｑの出力端子のＱ位相の受信アナログベースバンド信号は受信ディジタルフロントエンドユニット１０１の第２ディジタル信号処理ユニット１０１＿Ｑに供給される。
【００８７】
《受信ディジタルフロントエンドユニット》
受信ディジタルフロントエンドユニット１０１の第１ディジタル信号処理ユニット１０１＿Ｉと第２ディジタル信号処理ユニット１０１＿Ｑは、Ｉ位相およびＱ位相の受信アナログベースバンド信号のディジタル信号処理を実行するので、同一の構成のアーキテクチャーである。
【００８８】
《入力部分のオーバーサンプリング型ΔΣＡ／Ｄ変換器とＦＩＲデシメーションフィルタ》
まず、第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑは、入力部分にＷＣＤＭＡの受信信号処理とＧＳＭ／ＥＤＧＥの受信信号処理とに共通に使用されるオーバーサンプリング型のΔΣＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑと第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０１−Ｑとを含んでいる。すなわち、入力共通部分のＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑには、折り返し雑音や量子化雑音の低いオーバーサンプリング型のΔΣＡ／Ｄ変換器が使用されている。オーバーサンプリング型ΔΣＡ／Ｄ変換器では、ナイキスト周波数よりも遥かに高いサンプリング周波数が使用されることによって離散的サンプル値の間の値が補間されるものとなるので高精度のＡ／Ｄ変換が可能となる。また更に、オーバーサンプリング型ΔΣＡ／Ｄ変換器では量子化雑音スペクトラムがフィードバックループによりシェービングされるので、伝統的なナイキストレシオＡ／Ｄ変換器と比較するとオーバーサンプリング型ΔΣ変調器はアナログ回路の非理想特性に対して非感応となる。
【００８９】
しかし、ＷＣＤＭＡやＧＳＭ／ＥＤＧＥの受信アナログベースバンド信号の信号帯域と比較してオーバーサンプリング型のΔΣＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑのサンプリング・レートが高過ぎるので、受信アナログベースバンド信号の信号帯域に見合ったサンプリング・レートまで落とすと言うダウンサンプリングすなわちデシメーション(間引き)処理が必要になる。良く知られているように、デシメーション(間引き)処理により発生するエイリアス(折り返し成分)となる信号成分を除去するためにＦＩＲ(Finite Impulse Response)フィルタが使用される。従って、オーバーサンプリング型のΔΣＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑに接続された第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０３＿Ｑは、デシメーション処理により発生するエイリアスとなる信号成分を除去するデシメーションフィルタとしての機能を持つものである。
【００９０】
《中間のＷＣＤＭＡ信号処理》
次に、第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑは、中間部分にＷＣＤＭＡの受信信号ダウンサンプリング処理のための第２のＦＩＲ型ディジタルフィルタ２０５＿Ｉ、２０５＿ＱとＣＩＣ型ディジタルフィルタ２０６＿Ｉ、２０６−Ｑと第３のＦＩＲ型ディジタルフィルタ２０７＿Ｉ、２０７＿Ｑとを含んでいる。この中間部分でのＷＣＤＭＡの受信信号ダウンサンプリング処理によって、ＷＣＤＭＡ受信ディジタルベースバンド信号のサンプリング・レートが更に低下されるものとなる。
【００９１】
中間部分のＷＣＤＭＡの処理での初段の第２のＦＩＲ型ディジタルフィルタ２０５＿Ｉ、２０５＿Ｑは、冒頭で説明したように、３ＧＰＰ仕様に基づきＷＣＤＭＡ無線システムにて符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ：Root Raised Cosine)フィルタとしての機能を持つものである。
【００９２】
中間部分のＷＣＤＭＡの処理での中間段のＣＩＣ型ディジタルフィルタ２０６＿Ｉ、２０６＿Ｑは、補間(インタポレーション)フィルタおよび間引き(デシメーション) フィルタとしての両機能を持つものである。すなわち、ＣＩＣ(Cascaded- Integrator- Comb)・フィルタは大きなサンプリング・レートの実現に好適なマルチレートフィルタの特性を持つので、ＣＩＣ・フィルタによって間引き(デシメーション)と補間(インタポレーション)の両者を実現することができる。尚、ＣＩＣ・フィルタは、ディジタル乗算器が不必要であり、加算器と減算器とレジスタとから構成されることができる。
【００９３】
中間部分のＷＣＤＭＡの処理での終段の第２のＦＩＲ型ディジタルフィルタ２０７＿Ｉ、２０７＿Ｑは、受信アナログフロントエンドユニット１０のバンドパスフィルタ１２やローパスフィルタ１５＿Ｉ、１５＿Ｑにおける信号帯域内のリップルや群遅延偏差による受信信号の劣化を補償するためのディジタル・イコライザ・フィルタとして機能する。
【００９４】
《中間のＧＳＭ／ＥＤＧＥ信号処理》
また更に、第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑは、中間部分にＧＳＭ／ＥＤＧＥの受信信号ダウンサンプリング処理のための第４のＦＩＲ型ディジタルフィルタ２１０＿Ｉ、２１０−Ｑと第５のＦＩＲ型ディジタルフィルタ２１１＿Ｉ、２１１＿Ｑと第６のＦＩＲ型ディジタルフィルタ２１２＿Ｉ、２１２−Ｑとを含んでいる。
【００９５】
高速データ転送であるＨＳＤＰＡ(High Speed Downlink Packet Access)のＷＣＤＭＡ受信時のベースバンド信号の信号帯域が略３．８４ＭＨｚと広帯域なのに対して、ＧＳＭ／ＥＤＧＥ受信時のベースバンド信号の信号帯域は略２７０ｋＨｚと略１桁、狭帯域である。
【００９６】
一方、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２＿Ｉ、１０２＿Ｑの出力の受信ディジタルベースバンド信号は、入力共通部分のデシメーションフィルタとしての機能を持つ第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０３＿Ｑによってデシメーション(間引き)処理される。入力共通部分の第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０３＿Ｑによるデシメーション処理は、広信号帯域のＷＣＤＭＡ受信時のベースバンド信号のためのデシメーション処理には十分であるが、狭信号帯域のＧＳＭ／ＥＤＧＥ受信時のベースバンド信号のためのデシメーション処理には不十分である。すなわち、狭信号帯域のＧＳＭ／ＥＤＧＥ受信ベースバンド信号のデシメーション処理には、入力共通部分の第１のＦＩＲ型ディジタルフィルタ１０３＿Ｉ、１０３＿Ｑによるデシメーション処理だけでなく付加的なデシメーション(間引き)処理とそれに付随するエイリアス信号成分除去のためのデシメーションフィルタが必要となる。
【００９７】
第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑは、中間部分にＧＳＭ／ＥＤＧＥの受信信号処理のための第４のＦＩＲ型ディジタルフィルタ２１０＿Ｉ、２１０−Ｑと第５のＦＩＲ型ディジタルフィルタ２１１＿Ｉ、２１１＿Ｑは、上述した狭信号帯域のＧＳＭ／ＥＤＧＥ受信ベースバンド信号のための付加的なデシメーション処理に使用されると伴にエイリアス信号成分除去のためのＦＩＲデシメーションフィルタとして機能するものである。従って、この中間部分でのＧＳＭ／ＥＤＧＥの受信信号ダウンサンプリング処理によって、上述したＷＣＤＭＡの中間部分でのダウンサンプリング処理のサンプリング・レートの低下よりも顕著に、ＧＳＭ／ＥＤＧＥ受信ディジタルベースバンド信号のサンプリング・レートが低下されるものとなる。
【００９８】
中間部分のＧＳＭ／ＥＤＧＥの処理での終段の第６のＦＩＲ型ディジタルフィルタ２１２＿Ｉ、２１２＿Ｑは、受信アナログフロントエンドユニット１０のバンドパスフィルタ１２やローパスフィルタ１５＿Ｉ、１５＿Ｑにおける信号帯域内のリップルや群遅延偏差による受信信号の劣化を補償するためのディジタル・イコライザ・フィルタとして機能する。
【００９９】
《受信用ＦＩＦＯメモリ》
第１および第２のディジタル信号処理ユニット１０１＿Ｉ、１０１＿Ｑの中間部分のＷＣＤＭＡ信号処理もしくはＧＳＭ／ＥＤＧＥ信号処理を受けた受信ベースバンド信号は、受信用ＦＩＦＯ(First In/First Out)メモリ１０４＿１、１０４＿Ｑに一時的に格納された後にディジタルインタフェースユニット１０５へ供給される。
【０１００】
《ディジタルインタフェースユニット》
ディジタルインタフェースユニット１０５は受信ディジタルフロントエンドユニット１０１から供給される受信ディジタルベースバンド信号をベースバンドＬＳＩ(図示せず)に転送する一方、ベースバンドＬＳＩ(図示せず)から転送される送信ディジタルベースバンド信号を送信ディジタルフロントエンドユニット３００に供給する。
【０１０１】
このディジタルインタフェースユニット１０５は上記非特許文献３に記載のディジタルインタフェースの仕様で構成されるが、それ以外にＭＩＰＩ(Mobile Industry Processor Interface Alliance)と言う団体のDigRF Working Croupと呼ばれる組織で標準化が行われている規格ＤｉｇＲＦ ｖ３に準拠することもできる。
【０１０２】
ディジタルインタフェースユニット１０５には、ディジタルインタフェースの仕様に従ったシステムクロック(SysClk)によって制御されるＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とが接続されている。尚、電圧制御発振器(ＶＣＯ)２１４の発振周波数とＰＬＬ周波数シンセサイザ２１３から生成されるクロック信号ｃｌｋの周波数は、１２４８ＭＨｚに設定されている。
【０１０３】
《送信ディジタルフロントエンドユニット》
送信ディジタルフロントエンドユニット３００の第３ディジタル信号処理ユニット３００＿Ｉと第４ディジタル信号処理ユニット３００＿Ｑとは、Ｉ位相およびＱ位相の送信ディジタルベースバンド信号のディジタル信号処理を実行するので、同一の構成のアーキテクチャーである。
【０１０４】
送信ディジタルフロントエンドユニット３００は、ベースバンドＬＳＩ(図示せず)から転送される送信ディジタルベースバンド信号を一時的に格納するための送信用ＦＩＦＯ(First In/First Out)メモリ３０１＿１、３０１＿Ｑを含んでいる。
【０１０５】
これから送信される送信ディジタルベースバンド信号が高速データ転送であるＨＳＵＰＡ(High Speed Uplink Packet Access)のＷＣＤＭＡ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１＿１、３０１＿Ｑから読み出された後、ＷＣＤＭＡ無線システムにて符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ)フィルタとしての機能を持つＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑに供給される。ＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿ＱにてＷＣＤＭＡ送信ディジタルベースバンド信号はインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給される。
【０１０６】
今から送信される送信ディジタルベースバンド信号がＧＳＭ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１＿１、３０１＿Ｑから読み出された後、ＧＭＳＫ(Gausssian Minimum Shift Keying)用変調波形生成用フィルタ３０３＿１、３０３＿Ｑに供給される。フィルタ３０３＿１、３０３＿ＱにてＧＳＭ送信ディジタルベースバンド信号は変調波形生成処理とインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給される。
【０１０７】
これから送信される送信ディジタルベースバンド信号がＥＤＧＥ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１＿１、３０１＿Ｑから読み出された後、８ＰＳＫ(Eight Phase Shift Keying)用変調波形生成用フィルタ３０４＿１、３０４＿Ｑに供給される。フィルタ３０４＿１、３０４＿ＱにてＥＤＧＥ送信ディジタルベースバンド信号は変調波形生成処理とインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給される。
【０１０８】
出力共通部分のＤ／Ａ変換器３０５＿Ｉ、３０５＿Ｑによって、ＷＣＤＭＡ送信とＧＳＭ送信とＥＤＧＥ送信とのいずれかのＩ位相とＱ位相の送信ディジタルベースバンド信号はＩ位相とＱ位相との送信アナログベースバンド信号に変換される。
【０１０９】
《送信アナログフロントエンドユニット》
送信アナログフロントエンドユニット４００は、Ｄ／Ａ変換器３０５＿Ｉ、３０５＿ＱからのＩ位相とＱ位相の送信アナログベースバンド信号をＲＦ電力増幅器(図示せず)とアンテナＡＮＴとによって送信されるＲＦ送信信号に周波数変換するアップコンバージョン送信機のアーキテクチャーとなっている。
【０１１０】
《受信ディジタルフロントエンドユニットの詳細な構成》
図２は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの受信ディジタルフロントエンドユニット１０１の詳細な構成を示す図である。
【０１１１】
図１のＩ位相の受信アナログベースバンド信号が供給される第１ディジタル信号処理ユニット１０１＿ＩとＱ位相の受信アナログベースバンド信号が供給される第２ディジタル信号処理ユニット１０１＿Ｑは同一の構成であり、その詳細な構成が図２の受信ディジタルフロントエンドユニット１０１によって示されている。
【０１１２】
図２に示すように、受信ディジタルフロントエンドユニット１０１にはＷＣＤＭＡ受信動作のための第１分周器ＤＩＶ１とＧＳＭ／ＥＤＧＥ受信動作のための第２分周器ＤＩＶ２とが接続されている。
【０１１３】
すなわち、受信アナログフロントエンドユニット１０からの受信アナログベースバンド信号が供給されるオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に、第１分周器ＤＩＶ１の出力から第１分周クロック信号ＣＬＫ１と第２分周器ＤＩＶ２の出力から第１分周クロック信号ＣＬＫ２が供給される。第１分周器ＤＩＶ１の入力端子と第２分周器ＤＩＶ２の入力端子とには、図１のＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって生成される周波数１２４８ＭＨｚのクロック信号ｃｌｋが供給される。
【０１１４】
ＷＣＤＭＡ受信時には、第１分周器ＤＩＶ１は分周数１０の分周動作を実行するので、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２には第１分周器ＤＩＶ１の出力から周波数１２４．８ＭＨｚの第１分周クロック信号ＣＬＫ１が供給される。ＧＳＭ／ＥＤＧＥ受信時には、第２分周器ＤＩＶ２は分周数１２の分周動作を実行するので、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に第２分周器ＤＩＶ２の出力から周波数１０４ＭＨｚの第２分周クロック信号ＣＬＫ２が供給される。
【０１１５】
従って、ＷＣＤＭＡ受信時には、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２の出力端子から周波数１２４．８ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号がエイリアス信号成分除去用デシメーションフィルタとしての機能を持った第１のＦＩＲ型ディジタルフィルタ１０３の入力端子に供給される。第１のＦＩＲ型ディジタルフィルタ１０３の出力端子にはデシメーション(間引き)レートが１３に設定されたデシメーション(間引き)処理部２０１の入力端子が接続されているので、デシメーション処理部２０１の出力端子からは周波数９．６ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１１６】
この受信ディジタルベースバンド信号は符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ)フィルタとしての第２のＦＩＲ型ディジタルフィルタ２０５の入力端子に供給され、第２のＦＩＲ型ディジタルフィルタ２０５の出力端子と補間フィルタおよび間引きフィルタとしてのＣＩＣ型ディジタルフィルタ２０６の入力端子との間にはインタポレーション(補間)レートが４に設定されたインタポレーション(補間)処理部２０３の入力端子が接続されているので、インタポレーション(補間)処理部２０３の出力端子からは周波数３８．４ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。ＣＩＣ型ディジタルフィルタ２０６の出力端子にはデシメーション(間引き)レートが５に設定されたデシメーション(間引き)処理部２０４の入力端子が接続されているので、デシメーション処理部２０４の出力端子から周波数７．６８ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１１７】
従って、ディジタル・イコライザ・フィルタとしての終段の第２のＦＩＲ型ディジタルフィルタ２０７の出力端子からは、ＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号の信号帯域略３．８４ＭＨｚの２倍の周波数７．６８ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成されディジタルインタフェース１０５を介してベースバンドＬＳＩに供給されることができる。
【０１１８】
一方、ＧＳＭ／ＥＤＧＥ受信時には、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２の出力端子からの周波数１０４ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号がエイリアス信号成分除去用デシメーションフィルタとしての機能を持つ第１のＦＩＲ型ディジタルフィルタ１０３の入力端子に供給される。第１のＦＩＲ型ディジタルフィルタ１０３の出力端子にはデシメーション(間引き)レートが１２に設定されたデシメーション(間引き)処理部２０２の入力端子が接続されているので、デシメーション処理部２０２の出力端子から略周波数８．６７ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１１９】
このＧＳＭ／ＥＤＧＥ受信時の受信ディジタルベースバンド信号は付加的デシメーション処理に使用されエイリアス信号成分除去用のＦＩＲデシメーションフィルタとして機能する第４のＦＩＲ型ディジタルフィルタ２１０を介してデシメーション(間引き)レートが４に設定されたデシメーション(間引き)処理部２０８の入力端子に供給されているので、デシメーション(間引き)処理部２０８の出力端子から略周波数２．１７ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１２０】
このＧＳＭ／ＥＤＧＥ受信時の受信ディジタルベースバンド信号は付加的デシメーション処理に使用されエイリアス信号成分除去用のＦＩＲデシメーションフィルタとして機能する第５のＦＩＲ型ディジタルフィルタ２１１を介してデシメーション(間引き)レートが４に設定されたデシメーション(間引き)処理部２０９の入力端子に供給されているので、デシメーション(間引き)処理部２０９の出力端子から略周波数０．５４ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。
【０１２１】
従って、ディジタル・イコライザ・フィルタとしての終段の第６のＦＩＲ型ディジタルフィルタ２１２の出力端子からは、ＧＳＭ／ＥＤＧＥ受信時の受信ベースバンド信号の信号帯域の略０．２７ＭＨｚの２倍の周波数０．５４ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成されてディジタルインタフェース１０５を介してベースバンドＬＳＩに供給されることができる。
【０１２２】
《送信ディジタルフロントエンドユニットの詳細な構成》
図３は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの送信ディジタルフロントエンドユニット３００の詳細な構成を示す図である。
【０１２３】
図１のＩ位相の送信ディジタルベースバンド信号が供給される第３ディジタル信号処理ユニット３００＿ＩとＱ位相の送信ディジタルベースバンド信号が供給される第４ディジタル信号処理ユニット３００＿Ｑは同一の構成であり、その詳細な構成が図３の送信ディジタルフロントエンドユニット３００により示されている。
【０１２４】
図３に示すように、送信ディジタルフロントエンドユニット３００は、ベースバンドＬＳＩ(図示せず)から転送される送信ディジタルベースバンド信号を一時的に格納するための送信用ＦＩＦＯメモリ３０１を含んでいる。
【０１２５】
今から送信される送信ディジタルベースバンド信号が信号帯域３．８４ＭＨｚのＨＳＵＰＡのＷＣＤＭＡ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１から読み出された後、インタポレーション(補間)レートが５に設定されたインタポレーション(補間)処理部３０６の入力端子に供給されている。従って、インタポレーション(補間)処理部３０６の出力端子から、周波数１９．２ＭＨｚのサンプリング・レートの送信ディジタルベースバンド信号が生成され、ＷＣＤＭＡ無線システムにて符号間干渉(ＩＳＩ)を低減するルートレイズドコサイン(ＲＲＣ)フィルタとしての機能を持つＦＩＲ型ディジタルフィルタ３０２に供給される。ＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿ＱにてＷＣＤＭＡ送信ディジタルベースバンド信号はフィルタリング処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５に供給されるものである。
【０１２６】
インタポレーション(補間)処理部３０６から周波数１９．２ＭＨｚのサンプリング・レートのＷＣＤＭＡ送信ディジタルベースバンド信号が供給されるＤ／Ａ変換器３０５には、周波数１９．２ＭＨｚの第３分周クロック信号ＣＬＫ３が供給されている。また、周波数１９．２ＭＨｚの第３分周クロック信号ＣＬＫ３とインタポレーション(補間)処理部３０６で使用される周波数１９．２ＭＨｚのサンプリング・クロック信号はＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって生成される周波数１２４８ＭＨｚのクロック信号ｃｌｋの６５分周によって生成されることができる。
【０１２７】
今から送信される送信ディジタルベースバンド信号が信号帯域は略２７０ｋＨｚのＧＳＭ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１から読み出された後、インタポレーション(補間)レートが２４に設定されたインタポレーション(補間)処理部３０７の入力端子に供給されている。従って、インタポレーション(補間)処理部３０７の出力端子から、周波数６．５ＭＨｚのサンプリング・レートの送信ディジタルベースバンド信号が生成され、ＧＭＳＫ用変調波形生成用フィルタ３０３に供給される。ＧＭＳＫ用変調波形生成用フィルタ３０３にてＧＳＭ送信ディジタルベースバンド信号はインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５に供給される。
【０１２８】
インタポレーション(補間)処理部３０７から周波数６．５ＭＨｚのサンプリング・レートのＧＳＭ送信ディジタルベースバンド信号が供給されるＤ／Ａ変換器３０５には、周波数が６．５ＭＨｚの第４分周クロック信号ＣＬＫ４が供給されている。また、周波数６．５ＭＨｚの第４分周クロック信号ＣＬＫ４とインタポレーション(補間)処理部３０７で使用される周波数６．５ＭＨｚのサンプリング・クロック信号はＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって生成される周波数１２４８ＭＨｚのクロック信号ｃｌｋの１９２分周によって生成されることができる。
【０１２９】
これから送信される送信ディジタルベースバンド信号が信号帯域は略２７０ｋＨｚのＥＤＧＥ送信ディジタルベースバンド信号である場合には、送信用ＦＩＦＯメモリ３０１から読み出された後、インタポレーション(補間)レートが２４に設定されたインタポレーション(補間)処理部３０８の入力端子に供給される。従って、インタポレーション(補間)処理部３０８の出力端子から、周波数６．５ＭＨｚのサンプリング・レートの送信ディジタルベースバンド信号が生成され、８ＰＳＫ用変調波形生成用フィルタ３０４に供給される。８ＰＳＫ用変調波形生成用フィルタ３０４にてＥＤＧＥ送信ディジタルベースバンド信号はインタポレーション(補間)処理を受けた後に、出力共通部分のＤ／Ａ変換器３０５に供給される。
【０１３０】
インタポレーション(補間)処理部３０８からの周波数６．５ＭＨｚのサンプリング・レートのＥＤＧＥ送信ディジタルベースバンド信号が供給されるＤ／Ａ変換器３０５には、周波数が６．５ＭＨｚの第４分周クロック信号ＣＬＫ４が供給されている。また、周波数６．５ＭＨｚの第４分周クロック信号ＣＬＫ４とデシメーション(間引き)処理部３０８で使用される周波数６．５ＭＨｚのサンプリング・クロック信号はＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって生成される周波数１２４８ＭＨｚのクロック信号ｃｌｋの１９２分周によって生成されることができる。
【０１３１】
≪オーバーサンプリング型ΔΣＡ／Ｄ変換器のサンプリング周波数≫
図４は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの受信ディジタルフロントエンドユニット１０１に含まれたオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２のサンプリング周波数とＳ／Ｎ比(ＳＮＲ)との関係を示す図である。
【０１３２】
図４に示すように、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２のサンプリング周波数を高くすれば、高いＳ／Ｎ比(ＳＮＲ)を得ることができる。高速データ転送であるＨＳＤＰＡ(High Speed Downlink Packet Access)のＷＣＤＭＡ受信信号の受信時では、受信回路で発生する雑音の影響が問題となるために、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２で生じる量子化雑音についても考慮する必要がある。
【０１３３】
特に、ＨＳＤＰＡ方式のＷＣＤＭＡ受信信号の受信時では、アナログフィルタによる妨害波の抑圧度にも依存するが、略５０ｄＢから７５ｄＢまでのＳ／Ｎ比(ＳＮＲ)がＡ／Ｄ変換器に要求される。従って、オーバーサンプリング型ΔΣＡ／Ｄ変換器１０２には略６０ＭＨｚ以上のサンプリング周波数が必要であることが図４から理解される。ＲＦＩＣの製造ばらつきやオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２のサンプリング時に生じるジッタの影響等を考慮すると、動作マージンを確保する必要がある。従って、１００ＭＨｚ以上のサンプリング周波数であれば十分動作なマージンを確保でき、アナログフィルタによる妨害波の抑圧度が低い場合にも高いＳ／Ｎ比(ＳＮＲ)を維持することができる。
【０１３４】
一方、図２に関連して説明したように受信ディジタルフロントエンドユニット１０１の終段のＦＩＲ型ディジタルフィルタ２０７の出力端子からは、ＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号の信号帯域略３．８４ＭＨｚの２倍の周波数７．６８ＭＨｚのサンプリング・レートの受信ディジタルベースバンド信号が生成される。一方、３ＧＰＰ仕様に基づくＷＣＤＭＡでも、Ｉ、Ｑ位相の受信ベースバンド信号の各信号帯域１．９２ＭＨｚの２倍の３．８４ＭＨｚがＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号の信号帯域で、更にその２倍の周波数７．６８ＭＨｚのサンプリング・レートがＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号が指示されている。
【０１３５】
一方、規格ＤｉｇＲＦ ｖ３に準拠するディジタルインタフェースの仕様によれば受信ベースバンド信号の最大転送速度は、３１２Ｍｂｐｓに規定されている。従って、通常では、最大転送速度３１２Ｍｂｐｓに対応する最大転送周波数３１２ＭＨｚの４倍や８倍等と言う倍速クロック信号を使用して伝送データの伝送位相の最適化を行うものである。図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣでは、４倍の倍速クロック信号を使用するアーキテクチャーが採用され、最大転送周波数３１２ＭＨｚの４倍である１２４８ＭＨｚの周波数が電圧制御発振器(ＶＣＯ)２１４とＰＬＬ周波数シンセサイザ２１３によって生成される基準クロック信号ｃｌｋの周波数に設定された。
【０１３６】
しかし、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚからディジタルインタフェースユニット１０５に供給されるＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号のサンプリング・レートを決定するための７．６８ＭＨｚの周波数を直接生成したとすると、１２４８／７．６８＝１６２．５の非整数分周を行う必要があり、分周比が整数値とならなくなってしまう。
【０１３７】
このような問題を解消するために、図２に示す本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニット１０１にはインタポレーション(補間)処理部２０３が配置されている。
【０１３８】
図５は、図２の本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニット１０１の補間処理部２０３におけるインタポレーション(補間)レートと他の動作設定パラメータとの関係を示す図である。
【０１３９】
図５(Ａ)の列５０１には補間処理部２０３のインタポレーション(補間)レートの値が記載され、列５０２には必要な整数の分周比が記載されている。
【０１４０】
すなわち、図５(Ａ)の１列目では補間処理部２０３のインタポレーション(補間)レートの値が２であるので、上述の非整数分周数１６２．５の２倍の整数分周数３２５が、３個の整数の分周比の積の５×５×１３によって生成されることができる。尚、複数個の分周比は、具体的には図２の受信ディジタルフロントエンドユニット１０１の中間のＷＣＤＭＡ信号処理部に整数のデシメーション(間引き)レートを持つ複数のデシメーション(間引き)処理部を配置することで可能となる。この一例が、図２の受信ディジタルフロントエンドユニット１０１の中間のＷＣＤＭＡ信号処理部のデシメーション(間引き)処理部２０１、２０４である。
【０１４１】
また、例えば図５(Ａ)の６列目では補間処理部２０３のインタポレーション(補間)レートの値が１２であるので、上述の非整数分周数１６２．５の１２倍の整数分周数１９５０が、５個の整数の分周比の積の２×３×５×５×１３によって生成されることができる。同様にして、図５(Ａ)の２列目から５列目に示すように複数個の整数の分周比の積によって上述の非整数分周数１６２．５の偶数倍の整数分周数が生成されることが理解される。
【０１４２】
図５(Ｂ)の列５０３には補間処理部２０３のインタポレーション(補間)レートの値が記載され、列５０４にはオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に接続された第１分周器ＤＩＶ１の分周比と第１分周器ＤＩＶ１の出力の第１分周クロック信号ＣＬＫ１の周波数とが記載されている。
【０１４３】
すなわち、補間処理部２０３のインタポレーション(補間)レートの値が２である図５(Ｂ)の１列目では、３つの場合に周波数１２４８ＭＨｚが基準クロック信号ｃｌｋを使用することができることが記載されている。すなわち、１つ目では分周比５と周波数２４９．６ＭＨｚとの積により、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚが形成され、サンプリング周波数２４９．６ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給される。また２つ目では分周比１３と周波数９６ＭＨｚとの積によって、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚが形成されて、サンプリング周波数９６ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給される。更に３つ目では分周比２５と周波数４９．９２ＭＨｚとの積により、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚが形成され、サンプリング周波数４９．９２ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給される。
【０１４４】
また、図５(Ｂ)の１列目から６列目に示すように、補間処理部２０３のインタポレーション(補間)レートの値が４、６、８、１０、１２と増加しても多数の場合に周波数１２４８ＭＨｚが基準クロック信号ｃｌｋを使用することができることが理解されている。
【０１４５】
注目すべきは、図５(Ｂ)の２列目の補間処理部２０３のインタポレーション(補間)レートの値が４の場合に第１分周器ＤＩＶ１の分周比を１０に設定することによりサンプリング周波数１２４．８ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給されることである。
【０１４６】
一方、図４に関連して説明したようにオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２のＳ／Ｎ比を５０ｄＢ以上に高くするためには、ΔΣＡ／Ｄ変換器１０２に供給されるサンプリング・クロック信号の周波数を略１００ＭＨｚ以上に設定することが望ましい。従って、サンプリング周波数が１００ＭＨｚ以上である図５(Ｂ)の２列目の選択５０５は、オーバーサンプリング型のΔΣＡ／Ｄ変換器１０２のＳ／Ｎ比(ＳＮＲ)を高くする上で望ましいものである。しかし、図５(Ｂ)の４列目と６列目にも、第１分周器ＤＩＶ１の分周比が１０でサンプリング周波数が１２４．８ＭＨｚとなる他の選択条件が存在していることが理解できる。しかし、この他の選択条件では補間処理部２０３のインタポレーション(補間)レートの値が８または１０と大きな値であるので、図２の受信ディジタルフロントエンドユニット１０１の補間処理部２０３の回路規模、チップ占有面積、消費電力が大きくなると言う欠点がある。
【０１４７】
このようにして、図２の受信ディジタルフロントエンドユニット１０１の補間処理部２０３の回路規模、チップ占有面積、消費電力を小さくする上でも、図５(Ｂ)の２列目の選択５０５は最適の選択と言うことができる。実際に、図２に示した受信ディジタルフロントエンドユニット１０１でも、第１分周器ＤＩＶ１の分周比が１０に設定され、補間処理部２０３のインタポレーション(補間)レートの値が４に設定され、サンプリング周波数１２４．８ＭＨｚの第１分周クロック信号ＣＬＫ１がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給されている。更に、デシメーション(間引き)処理部２０１のデシメーション(間引き)レートが１３に設定され、更に、デシメーション(間引き)処理部２０４のデシメーション(間引き)レートが５に設定されることにより、ＦＩＲ型ディジタルフィルタ２０７の出力端子からＨＳＤＰＡのＷＣＤＭＡ受信ベースバンド信号帯域の２倍の周波数７．６８ＭＨｚを持つサンプリング・レートの受信ディジタルベースバンド信号が生成されることができる。
【０１４８】
一方、３ＧＰＰ仕様に基づくＧＳＭ／ＥＤＧＥモードでも、Ｉ、Ｑ位相の受信ベースバンド信号の各信号帯域略１３５ｋＨｚの２倍の略２７０ｋＨｚがＧＳＭ／ＥＤＧＥ受信ベースバンド信号の信号帯域で、更にその２倍の周波数０．５４ＭＨｚのサンプリング・レートがＧＳＭ／ＥＤＧＥ受信ベースバンド信号が指示されている。
【０１４９】
図６は、図２の本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニット１０１のオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に接続された第２分周器ＤＩＶ２の分周比と第２分周器ＤＩＶ２の出力の第２分周クロック信号ＣＬＫ２の周波数との関係を示す図である。
【０１５０】
すなわち、図６の１行目６０１と３行目６０３とに第２分周器ＤＩＶ２の分周比が記載され、図６の２行目６０２と４行目６０４とには第２分周器ＤＩＶ２の出力の第２分周クロック信号ＣＬＫ２の周波数が記載されている。
【０１５１】
特に、図６の選択６０５は、第２分周器ＤＩＶ２の分周比１２によって周波数１２４８ＭＨｚの基準クロック信号ｃｌｋを分周することで、第２分周器ＤＩＶ２の出力から周波数１０４ＭＨｚの第２分周クロック信号ＣＬＫ２が生成されることを示している。すなわち、第２分周器ＤＩＶ２からの第２分周クロック信号ＣＬＫ２の周波数１０４ＭＨｚが第１分周器ＤＩＶ１からの第１分周クロック信号ＣＬＫ１の周波数１２４．８ＭＨｚと近似するものとなる。従って、図２に示したＲＦＩＣの受信ディジタルフロントエンドユニット１０１の中央部のＷＣＤＭＡ信号処理部とＧＳＭ／ＥＤＧＥ信号処理部の回路規模が略同等となって、２つの回路ブロックの対称性が良好で、ＲＦＩＣのチップレイアウト設計も容易となるものである。そう言った意味では、図６の選択６０５の１つ前の選択による第２分周器ＤＩＶ２の分周比９によって周波数１２４８ＭＨｚの基準クロック信号ｃｌｋを分周して、第２分周器ＤＩＶ２の出力から周波数１３８．６７ＭＨｚの第２分周クロック信号ＣＬＫ２を生成することも次の最適な選択と言うことができる。実際に図２に示した受信ディジタルフロントエンドユニット１０１では、第２分周器ＤＩＶ２の分周比が１２に設定され、サンプリング周波数１０４ＭＨｚの第２分周クロック信号ＣＬＫ２がオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２に供給されている。更にデシメーション(間引き)処理部２０２のデシメーション(間引き)レートが１２に設定され、デシメーション(間引き)処理部２０８とデシメーション(間引き)処理部２０９のそれぞれのデシメーション(間引き)レートが４に設定されることによって、ＦＩＲ型ディジタルフィルタ２１２の出力端子からＧＳＭ／ＥＤＧＥ受信ベースバンド信号帯域の略２倍の周波数０．５４ＭＨｚを持ったサンプリング・レートの受信ディジタルベースバンド信号が生成されることができる。
【０１５２】
特に、図６の他の選択６０６は、第２分周器ＤＩＶ２の分周比２４によって周波数１２４８ＭＨｚの基準クロック信号ｃｌｋを分周することで、第２分周器ＤＩＶ２の出力から周波数が５２ＭＨｚの第２分周クロック信号ＣＬＫ２が生成されることを示している。すなわち、この他の選択６０６は、上述の選択６０５の半分の周波数を持つ第２分周クロック信号ＣＬＫ２を使用できるので、ΔΣＡ／Ｄ変換器１０２と受信ディジタルフロントエンドユニット１０１の中央部のＧＳＭ／ＥＤＧＥ信号処理部の消費電力を削減することができる。
【０１５３】
《ＷＣＤＭＡのタイムアジャストメント》
図７は、ＷＣＤＭＡの通信方式で要求されるタイムアジャストメント(Time Adjustment)を説明する図である。
【０１５４】
図７の下に示すように、ワンチップ(one chip)は２６０．４２ｎｓｅｃの信号時間単位であって、６６６．７μｓｅｃのワンスロット(one slot)は２５６０個のチップ(chip)を含み、１０ｍｓｅｃのワンフレーム(one frame)は１５個のスロット(slot)を含むものである。
【０１５５】
図７の上に示すように、ＷＣＤＭＡの規格では、携帯基地局(ＢＳ)７０１と携帯電話端末(ＭＳ)７０２との間の信号伝達遅延変動を吸収するために、１／４チップ以下の精度でアンテナからの送信タイミングをスライドさせる機能を要求している。１／４チップの挿入(addition)と間引き(deletion)は、送信信号のスロットとスロットとの間の境界７０３ｂ、７０３ｄ、７０３ｆにて行われる。また、このタイムアジャストメントは、携帯基地局(ＢＳ)７０１と携帯電話端末(ＭＳ)７０２とのいずれかの装置の送信系Ｄ／Ａ変換器またはその入力部分のディジタルフィルタで実行されるものである。またタイムアジャストメントの長さは、ＷＣＤＭＡの規格によれば、１／４チップだけではなく、１／４チップ以下のステップ幅も規定されているために、１／５チップや１／６チップのステップ幅で実行されることもできる。
【０１５６】
図８は、図１と図３とに示した本発明の実施の形態によるＲＦＩＣにてＷＣＤＭＡ通信でのタイムアジャストメントを可能とする送信ディジタルフロントエンドユニット３００の構成を示す図である。
【０１５７】
図１および図３と同様に、図８に示す送信ディジタルフロントエンドユニット３００も、送信用ＦＩＦＯメモリ３０１、ルートレイズドコサイン(ＲＲＣ)フィルタとしてのＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑ、Ｄ／Ａ変換器３０５＿Ｉ、３０５＿Ｑを含んでいる。
【０１５８】
一方、図４に関連して説明したようにＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４とによって周波数１２４８ＭＨｚの基準クロック信号ｃｌｋが生成される。従って、この基準クロック信号ｃｌｋの周波数１２４８ＭＨｚから高速データ転送であるＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の周波数３．８４ＭＨｚを生成するには３２５分周を行えば良い。しかし、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の４倍の周波数１５．３６ＭＨｚを生成するには、８１．２５分周の非整数分周を行う必要があり、実際には極めて困難である。従って、基準クロック信号ｃｌｋの周波数１２４８ＭＨｚの６５分周の整数分周を行うことにより、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の５倍の周波数１９．２ＭＨｚを生成して、図３と図８とに示すように周波数１９．２ＭＨｚの動作クロック信号をルートレイズドコサイン(ＲＲＣ)フィルタとしてのＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑ、Ｄ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給するものとなったものである。
【０１５９】
上述した理由によって、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の５倍の周波数１９．２ＭＨｚの動作クロック信号をＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑ、Ｄ／Ａ変換器３０５＿Ｉ、３０５＿Ｑに供給されるものとなったので、図８の送信ディジタルフロントエンドユニット３００を含む図１および図３に示した本発明の実施の形態によるＲＦＩＣでは１／５チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うこととなった。ワンチップの時間が２６０．４２ｎｓｅｃであるので、１／５チップの時間は５２．０８ｎｓｅｃとなる。１／５チップの時間を周波数に周波数に変換すると、ｆ＝１／Ｔ＝１／５２．０８ｎｓｅｃ＝１９．２ＭＨｚとなり、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の５倍の周波数１９．２ＭＨｚの動作クロック信号の周波数と一致する。
【０１６０】
一方、ベースバンドＬＳＩはＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の４倍の周波数１５．３６ＭＨｚで動作することができるので、ベースバンドＬＳＩでは１／４チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うことができる。ワンチップの時間が２６０．４２ｎｓｅｃであるので、１／４チップの時間は６５．１０ｎｓｅｃとなる。１／４チップの時間を周波数に周波数に変換すると、ｆ＝１／Ｔ＝１／６５．１０ｎｓｅｃ＝１５．３６ＭＨｚとなり、ＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号の信号帯域の４倍の周波数１５．３６ＭＨｚの動作クロック信号の周波数と一致する。
【０１６１】
図９は、１／４チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うベースバンドＬＳＩ(９０１)と１／５チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うＲＦＩＣ(９０２)との接続を説明する図である。
【０１６２】
図９に示すように、マルチモード携帯電話のＷＣＤＭＡ送信動作では、ベースバンドＬＳＩ９０１からＲＦＩＣ９０２にＨＳＵＰＡ方式のＷＣＤＭＡの送信ディジタルベースバンド信号Ｔｘが供給されるものである。
【０１６３】
動作速度で単純比較すると、低速クロック１５．３６ＭＨｚで動作するベースバンドＬＳＩ９０１のタイムアジャストメントでは１／４チップの挿入(addition)による長時間・大容量のデータ遅延バッファリングが行われるのに対して、高速クロック１９．２ＭＨｚで動作するＲＦＩＣ９０２のタイムアジャストメントでは１／５チップの挿入(addition)による短時間・小容量のデータ遅延バッファリングが行われることになる。従って、このような場合が継続すると、図１、図３、図８に示す送信用ＦＩＦＯメモリ３０１の記憶容量の余裕が無くなって、データのオーバーフローが発生するので、マルチモード携帯電話から携帯電話基地局への送信データの欠落が発生してしまう。
【０１６４】
この問題を解消するために、図１および図８に示した送信ディジタルフロントエンドユニット３００＿Ｉ、Ｑは、アップダウンカウンタ８０４を含んでいる。
【０１６５】
アップダウンカウンタ８０４には、ディジタルインタフェースユニット１０５を介してベースバンドＬＳＩからチップ挿入(addition)のフラグ情報とチップ間引き(deletion)のフラグ情報とが供給される。すなわち、アップダウンカウンタ８０４は１／５チップの挿入の数と１／５チップの間引きの数とをカウントして、１回の１／５チップの挿入に応答してカウント数は１個インクリメントされ、１回の１／５チップの間引きに応答してカウント数は１個ディクリメントされる。より詳細に説明すると、１回目から３回目までの各１／５チップの挿入に応答してカウント数は単純に１個インクリメントされて、それぞれで１／５チップのステップ幅(５２．０８ｎｓｅｃ)の挿入によるタイムアジャストメントが実行される。しかし、４回目の１／５チップの挿入に応答してカウント数は２個インクリメントされて、それ応答して２／５チップのステップ幅(１０４．１６ｎｓｅｃ)の挿入によるタイムアジャストメントが実行される。その結果、１回目から４回目までの各１／５チップの挿入によって合計ワンチップ分の２６０．４ｎｓｅｃの挿入によるタイムアジャストメントが実行されるものとなる。この間に、ベースバンドＬＳＩでは、１／４チップのステップ幅(６５．１０ｎｓｅｃ)の挿入が４回実行されて、同様に合計ワンチップ分の２６０．４ｎｓｅｃの挿入によるタイムアジャストメントが実行されている。このようにして、ベースバンドＬＳＩとＲＦＩＣとの間のタイムアジャストメントのステップ幅の相違が吸収されることができるので、ＲＦＩＣの送信用ＦＩＦＯメモリ３０１での送信データのオーバーフローの発生を解消することができる。尚、４回目の１／５チップの挿入に応答してワンチップ分の２６０．４ｎｓｅｃの時間挿入によるタイムアジャストメントが実行された後、アップダウンカウンタ８０４のカウント値はゼロに復帰される。
【０１６６】
また１／５チップの間引きに対しては、１回目から３回目までの各１／５チップの間引きに応答してカウント数は単純に１個ディクリメントされ、４回目の１／５チップの間引きに応答してカウント数は２個ディクリメントするので、同様にしてステップ幅の相違が吸収されることができる。
【０１６７】
≪ルートレイズドコサインフィルタ≫
図１０は、図３と図８に示したルートレイズドコサイン(ＲＲＣ)フィルタとして機能するＦＩＲ型ディジタルフィルタ３０２＿Ｉ、３０２＿Ｑの構成を示す図である。
【０１６８】
図１０の上の図に示すように、ＦＩＲ型ディジタルフィルタ３０２は、信号帯域３．８４ＭＨｚのＨＳＵＰＡのＷＣＤＭＡ送信ディジタルベースバンド信号が供給され従属接続された複数のサンプル遅延器ＤＬａ、ＤＬｂ…ＤＬＮを含むシフタ１００１を含んでいる。更に、ＦＩＲ型ディジタルフィルタ３０２は、シフタ１００１の複数のサンプル遅延器ＤＬａ、ＤＬｂ…ＤＬＮの各中間タップのベースバンド信号が供給される積和演算器１００２を含んでいる。すなわち、シフタ１００１の第１サンプル遅延器ＤＬａの出力信号は積和演算器１００２の第１乗算器ＭＵＬＴａの一方の入力端子に供給されて、第１乗算器ＭＵＬＴａの他方の入力端子には第１係数レジスタ１００２ａに格納された複数の係数ａ(０)、ａ(１)、ａ(２)、ａ(３)、ａ(４)の選択された１つの係数が供給されて、第１乗算器ＭＵＬＴａの出力信号は加算器ＳＵＭの第１入力端子に供給される。以下同様に構成され、シフタ１００１の第Ｎサンプル遅延器ＤＬＮの出力信号は積和演算器１００２の第Ｎ乗算器ＭＵＬＴＮの一方の入力端子に供給されて、第Ｎ乗算器ＭＵＬＴＮの他方の入力端子には第Ｎ係数レジスタ１００２Ｎに格納された複数の係数の選択された１つの係数が供給されて、第１乗算器ＭＵＬＴａの出力信号は加算器ＳＵＭの第Ｎ入力端子に供給される。
【０１６９】
図１０の下の図に示すように、ＦＩＲ型ディジタルフィルタ３０２は、タイムアジャストメントのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給されていない状態では、簡素化のために加算器ＳＵＭを省略すると、５個のサンプル遅延器ＤＬと５個の乗算器ＭＵＬＴとによって構成されている。従って、この状態のＦＩＲ型ディジタルフィルタ３０２には信号帯域の周波数３．８４ＭＨｚのＨＳＵＰＡ方式のＷＣＤＭＡの送信ベースバンド信号が供給されることにより５倍の信号帯域周波数１９．２ＭＨｚを出力するインタポレーション(補間)処理部３０６とルートレイズドコサイン(ＲＲＣ)フィルタ３０２として機能するものである。
【０１７０】
しかし、このＦＩＲ型ディジタルフィルタ３０２にタイムアジャストメントのためのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給されると、サンプル遅延器ＤＬの接続個数と乗算器ＭＵＬＴの接続個数とが変化することになる。
【０１７１】
図１１は、図１０に示したルートレイズドコサイン(ＲＲＣ)フィルタとして機能するＦＩＲ型ディジタルフィルタ３０２の構成がタイムアジャストメントのためのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報に応答して変化することを示す図である。
【０１７２】
図１１の上には、ＦＩＲ型ディジタルフィルタ３０２にタイムアジャストメントのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給されていない状態でサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個である通常状態１１０１が示されている。
【０１７３】
その下には、ＦＩＲ型ディジタルフィルタ３０２にタイムアジャストメントのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報が供給された種々の状態が示されている。
【０１７４】
最初に、１／５チップの挿入(addition)に応答して、ＦＩＲ型ディジタルフィルタ３０２の内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個から６個に増加した状態１１０２が示されている。尚、この状態１１０２では、処理１１０３は第５サンプル遅延器と第５係数レジスタと第５乗算器とを使用した乗算結果が６個目の演算結果として利用されているので、送信信号の不所望な変動を回避することができる。
【０１７５】
次に、１／５チップの間引き(deletion)に応答して、ＦＩＲ型ディジタルフィルタ３０２の内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個から４個に減少した状態１１０４が示されている。尚、この状態１１０４では、本来５番目として存在していた第５サンプル遅延器と第５係数レジスタと第５乗算器とを使用した乗算処理１１０５が省略されるものである。
【０１７６】
更にその次に、２／５チップの挿入(addition)に応答して、ＦＩＲ型ディジタルフィルタ３０２内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個から７個に増加した状態１１０６が示されている。また、この状態１１０６では、処理１１０７Ａと処理１１０７Ｂとは第５サンプル遅延器と第５係数レジスタと第５乗算器とを使用した乗算結果が６個目の演算結果と７個目の演算結果として利用されていることを示している。この場合も、送信信号の不所望な変動を回避することができる。
【０１７７】
最後に、２／５チップの間引き(deletion)に応答して、ＦＩＲ型ディジタルフィルタ３０２内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が５個から３個に減少した状態１１０８が示されている。尚、この状態１１０８では、本来４番目として存在していた第４サンプル遅延器と第４係数レジスタと第４乗算器とを使用した乗算処理１１０９と本来５番目として存在していた第５サンプル遅延器と第５係数レジスタと第５乗算器とを使用した乗算処理１１１０とが省略されるものである。
【０１７８】
このように、図１１で説明したように、図１０に示したルートレイズドコサイン(ＲＲＣ)フィルタとして機能するＦＩＲ型ディジタルフィルタ３０２の構成がタイムアジャストメントのためのチップ挿入(addition)のフラグ情報またはチップ間引き(deletion)のフラグ情報に応答して変化するものである。従って、図８に示した本発明の実施の形態によるＲＦＩＣにてＷＣＤＭＡ通信でのタイムアジャストメントを可能とする送信ディジタルフロントエンドユニット３００は、３ビットカウンタ３０５を含むものである。この３ビットカウンタ３０５のカウンタ値はアップダウンカウンタ８０４のカウンタ値で制御され、３ビットカウンタ３０５の最大８種類のカウンタ値によってＦＩＲ型ディジタルフィルタ３０２内部のサンプル遅延器ＤＬと乗算器ＭＵＬＴの接続個数が変更されることができる。
【０１７９】
《ＰＬＬ周波数シンセサイザと電圧制御発振器》
図１２は、図１と図２と図３に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣに使用されるＰＬＬ周波数シンセサイザ２１３と電圧制御発振器(ＶＣＯ)２１４との構成を示す図である。
【０１８０】
図１２の上に示すように、電圧制御発振器(ＶＣＯ)２１４の発振制御入力端子に接続されたＰＬＬ周波数シンセサイザ２１３は、バッファアンプ１２０４と分周器１２０１と位相比較器１２０２とチャージポンプ１２０３とループフィルタ１２１９とを含んでいる。
【０１８１】
位相比較器１２０２の一方の入力端子にはバッファアンプ１２０４を介してディジタルインタフェースの仕様に従ったシステムクロック信号(SysClk)の２６ＭＨｚの周波数の基準クロックが供給される一方、位相比較器１２０２の他方の入力端子に分周比４８に設定された分周器１２０１の出力信号が供給される。位相比較器１２０２の位相比較出力信号はチャージポンプ１２０３の入力端子に供給され、チャージポンプ１２０３の出力信号はループフィルタ１２１９を介し電圧制御発振器(ＶＣＯ)２１４の発振制御入力端子に供給される。電圧制御発振器(ＶＣＯ)２１４の１２４８ＭＨｚの周波数を持った発振出力信号は、分周比４８を持った分周器１２０１により２６ＭＨｚの周波数の負帰還信号に変換されて、位相比較器１２０２の他方の入力端子に帰還される。
【０１８２】
図１２の下に、電圧制御発振器(ＶＣＯ)２１４から生成される周波数１２４８ＭＨｚの発振出力信号から種々の周波数を持つ信号を形成するための信号形成回路の構成が示されている。
【０１８３】
図３に示した送信ディジタルフロントエンドユニット３００のＤ／Ａ変換器３０６とインタポレーション(補間)処理部３０６で使用される周波数１９．２ＭＨｚの信号は、分周比５の分周器１２０６と分周比１３の分周器１２１４とによって生成されることができる。
【０１８４】
図２に示した受信ディジタルフロントエンドユニット１０１のＣＩＣ型ディジタルフィルタ２０６で使用される周波数３８．４ＭＨｚの信号は、分周比５の分周器１２０６と、分周比２の分周器１２０７と、分周比３と分周比４との間で変化することで平均分周比が３．２５の非整数分周器１２１１とによって生成されることができる。
【０１８５】
図２に示した受信ディジタルフロントエンドユニット１０１のディジタル・イコライザＦＩＲ型ディジタルフィルタ２０７で使用される周波数７．６８ＭＨｚの信号は、分周比５の分周器１２０６と、分周比２の分周器１２０７と、分周比３と分周比４との間で変化することで平均分周比が３．２５の非整数分周器１２１１と、分周比５の分周器１２１２とによって生成されることができる。
【０１８６】
図２に示した受信ディジタルフロントエンドユニット１０１のルートレイズドコサイン(ＲＲＣ)フィルタとしてのＦＩＲ型ディジタルフィルタ２０５で使用される周波数９．６ＭＨｚの信号は、平均分周比が３．２５の非整数分周器１２１１に接続された分周比４の分周器１２１３によって生成されることができる。
【０１８７】
図２に示した受信ディジタルフロントエンドユニット１０１のオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２にＷＣＤＭＡ受信時に供給される周波数１２４．８ＭＨｚの第１分周クロック信号ＣＬＫ１は、分周比５の分周器１２０６と分周比２の分周器１２０７と切換スイッチ１２１５とによって生成されることができる。
【０１８８】
図１に示したディジタルインタフェースユニット１０５で使用される周波数３１２ＭＨｚの信号は、分周比２の分周器１２０８と分周比２の分周器１２０９とによって生成されることができる。
【０１８９】
図２に示した受信ディジタルフロントエンドユニット１０１のオーバーサンプリング型ΔΣＡ／Ｄ変換器１０２にＧＳＭ／ＥＤＧＥ受信時において供給される周波数１０４ＭＨｚの第２分周クロック信号ＣＬＫ２は、分周比２の分周器１２０８と分周比２の分周器１２０９と分周比３の分周器１２１０と切換スイッチ１２１５とによって生成されることができる。
【０１９０】
図２に示した受信ディジタルフロントエンドユニット１０１のエイリアス信号除去デシメーションＦＩＲ型ディジタルフィルタ２１０に供給される周波数８．６７ＭＨｚのクロック信号は、分周比３の分周器１２１０の出力に接続された分周比１２の分周器１２１６によって生成されることができる。
【０１９１】
図２に示した受信ディジタルフロントエンドユニット１０１のエイリアス信号除去デシメーションＦＩＲ型ディジタルフィルタ２１０に供給される周波数２．１７ＭＨｚのクロック信号は、分周比１２の分周器１２１６の出力に接続された分周比４の分周器１２１７によって生成されることができる。
【０１９２】
図２に示した受信ディジタルフロントエンドユニット１０１のディジタル・イコライザＦＩＲ型ディジタルフィルタ２１２で使用される周波数０．５４ＭＨｚの信号は、分周比４の分周器１２１７の出力に接続された分周比４の分周器１２１８によって生成されることができる。
【０１９３】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１９４】
例えば、受信アナログフロントエンドユニット１０において、ＷＣＤＭＡ受信ＲＦ信号とＧＳＭ／ＥＤＧＥ受信ＲＦ信号とをそれぞれ別個の低雑音増幅器と受信ミキサとによって受信アナログベースバンド信号に周波数ダウンコンバージョンすることもできる。
【０１９５】
また、例えば周波数２ＧＨｚの無線ＬＡＮと周波数５ＧＨｚの無線ＬＡＮとを受信するＲＦＩＣにおいて、２ＧＨｚの無線ＬＡＮの受信ベースバンド信号の信号帯域と５ＧＨｚの無線ＬＡＮの受信ベースバンド信号の信号帯域とが相違する場合にも本発明を適用することができる。
【図面の簡単な説明】
【０１９６】
【図１】図１は、本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの構成を示す図である。
【図２】図２は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの受信ディジタルフロントエンドユニットの詳細な構成を示す図である。
【図３】図３は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの送信ディジタルフロントエンドユニットの詳細な構成を示す図である。
【図４】図４は、図１に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣの受信ディジタルフロントエンドユニットに含まれたオーバーサンプリング型ΔΣＡ／Ｄ変換器のサンプリング周波数とＳ／Ｎ比との関係を示す図である。
【図５】図５は、図２の本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニットの補間処理部におけるインタポレーションレートと他の動作設定パラメータとの関係を示す図である。
【図６】図６は、図２の本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥのマルチモードの送受信動作を実行するＲＦＩＣの受信ディジタルフロントエンドユニットのオーバーサンプリング型ΔΣＡ／Ｄ変換器に接続された第２分周器の分周比と第２分周器の出力の第２分周クロック信号の周波数との関係を示す図である。
【図７】図７は、ＷＣＤＭＡの通信方式で要求されるタイムアジャストメントを説明する図である。
【図８】図８は、図１と図３とに示した本発明の実施の形態によるＲＦＩＣにてＷＣＤＭＡ通信でのタイムアジャストメントを可能とする送信ディジタルフロントエンドユニットの構成を示す図である。
【図９】図９は、１／４チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うベースバンドＬＳＩと１／５チップのステップ幅での挿入と間引きとのタイムアジャストメントを行うＲＦＩＣとの接続を説明する図である。
【図１０】図１０は、図３と図８に示したルートレイズドコサインフィルタとして機能するＦＩＲ型ディジタルフィルタの構成を示す図である。
【図１１】図１１は、図１０に示したルートレイズドコサインフィルタとして機能するＦＩＲ型ディジタルフィルタの構成がタイムアジャストメントのためのチップ挿入のフラグ情報またはチップ間引きのフラグ情報に応答して変化することを示す図である。
【図１２】図１２は、図１と図２と図３に示した本発明の実施の形態によるＷＣＤＭＡとＧＳＭ／ＥＤＧＥとのマルチモードの送受信動作を実行する携帯電話端末に搭載されるＲＦＩＣに使用されるＰＬＬ周波数シンセサイザと電圧制御発振器との構成を示す図である。
【符号の説明】
【０１９７】
ＡＮＴ…アンテナ
１…ＲＦＩＣ
１０…受信アナログフロントエンドユニット
１０１…受信ディジタルフロントエンドユニット
１０５…ディジタルインタフェースユニット
３００…送信ディジタルフロントエンドユニット
４００…送信アナログフロントエンドユニット
１１…低雑音増幅器
１２…バンドパスフィルタ
１３…受信ミキサ
１４…位相シフタ
１５…ローパスフィルタ
１６…可変利得増幅器
１０２…オーバーサンプリング型ΔΣＡ／Ｄ変換器
１０３…ＦＩＲ型ディジタルフィルタ(デシメーションフィルタ)
２０５…ＦＩＲ型ディジタルフィルタ(ルートレイズドコサインフィルタ)
２０６…ＣＩＣ型ディジタルフィルタ
２０７…ＦＩＲ型ディジタルフィルタ(ディジタル・イコライザ・フィルタ)
２１０…ＦＩＲ型ディジタルフィルタ(デシメーションフィルタ)
２１１…ＦＩＲ型ディジタルフィルタ(デシメーションフィルタ)
２１２…ＦＩＲ型ディジタルフィルタ(ルートレイズドコサインフィルタ)
１０４…受信用ＦＩＦＯメモリ
２１３…ＰＬＬ周波数シンセサイザ
２１４…電圧制御発振器(ＶＣＯ)
３０１…送信用ＦＩＦＯメモリ
３０２…ＦＩＲ型ディジタルフィルタ(デシメーションフィルタ)
３０３…ＧＭＳＫ用変調波形生成用フィルタ
３０４…８ＰＳＫ用変調波形生成用フィルタ
３０５…Ｄ／Ａ変換器
ＤＩＶ１…第１分周器
ＤＩＶ２…第１分周器
２０１…デシメーション処理部
２０３…インタポレーション処理部
２０４…デシメーション処理部
２０２…デシメーション処理部
２０８…デシメーション処理部
２０９…デシメーション処理部
３０６…インタポレーション処理部
３０７…インタポレーション処理部
３０８…インタポレーション処理部
【特許請求の範囲】
【請求項１】
受信アナログフロントエンドユニットと、受信ディジタルフロントエンドユニットと、ディジタルインタフェースユニットとを具備して、
前記受信アナログフロントエンドユニットは、通信端末装置に搭載されるアンテナによって受信されるＲＦ受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものであり、
前記受信ディジタルフロントエンドユニットは、Ａ／Ｄ変換器と受信ディジタルフィルタユニットとを含むものであり、
前記Ａ／Ｄ変換器は、前記受信アナログフロントエンドユニットの出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものであり、
前記Ａ／Ｄ変換器からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニットに伝達されるものであり、
前記ディジタルインタフェースユニットは、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニットに供給することが可能なものであり、
前記受信アナログフロントエンドユニットは、前記アンテナにより受信される第１通信方式の第１ＲＦ受信信号と第２通信方式の第２ＲＦ受信信号とを第１信号帯域を持つ第１受信アナログベースバンド信号と前記第１信号帯域よりも小さな第２信号帯域を持つ第２受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記Ａ／Ｄ変換器は、オーバーサンプリング型Ａ／Ｄ変換器によって構成されたものであり、
前記オーバーサンプリング型Ａ／Ｄ変換器は、前記受信アナログフロントエンドユニットから供給される前記第１受信アナログベースバンド信号と前記第２受信アナログベースバンド信号とを第１受信ディジタルベースバンド信号と第２受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型Ａ／Ｄ変換器の出力に接続された第１ディジタルフィルタを含むものであり、
前記第１ディジタルフィルタは、前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第１受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第２受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものであり、
前記受信ディジタルフィルタユニットは、前記第１ディジタルフィルタの出力と前記ディジタルインタフェースユニットとの間に並列に接続された第２ディジタルフィルタと第３ディジタルフィルタとを更に含むものであり、
前記第２ディジタルフィルタは、前記第１ディジタルフィルタの前記出力からの前記第１通信方式に基づく前記第１受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給するものであり、
前記第３ディジタルフィルタは、前記第１ディジタルフィルタの前記出力からの前記第２通信方式に基づく前記第２受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第１サンプリング・レートよりも小さな第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給することを特徴とする半導体集積回路。
【請求項２】
前記第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を生成する前記第２ディジタルフィルタと前記第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を生成する第３ディジタルフィルタとは、前記第１受信アナログベースバンド信号の前記第１信号帯域と前記第２受信アナログベースバンド信号の前記第２信号帯域との相違に対応するダウンサンプリング・レート変換率の差異を有することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第２ディジタルフィルタは所定の値を有する補間レートを持つ補間処理部を含むもので、前記ダウンサンプリング・レート変換率の前記差異は前記補間レートの前記所定の値によって生成されることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記受信ディジタルフロントエンドユニットは前記受信ディジタルフィルタユニットによって処理された前記受信ディジタルベースバンド信号を一時的に格納した後に前記ディジタルインタフェースユニットに供給する受信バッファメモリを更に含むことを特徴とする請求項１に記載の半導体集積回路。
【請求項５】
前記第２ディジタルフィルタは復号間干渉を低減するための第１ルートレイズドコサインフィルタを含むことを特徴とする請求項４に記載の半導体集積回路。
【請求項６】
前記受信アナログフロントエンドユニットと前記受信ディジタルフロントエンドユニットとは前記第１通信方式としてのＷＣＤＭＡ通信方式の前記第１ＲＦ受信信号と前記第２通信方式としてのＧＳＭ／ＥＤＧＥ通信方式の前記第２ＲＦ受信信号の信号処理を実行するように構成されていることを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
送信ディジタルフロントエンドユニットと、送信アナログフロントエンドユニットとを更に具備して、
前記ディジタルインタフェースユニットは、外部のディジタルベースバンド処理ユニットから伝達される送信ディジタルベースバンド信号を前記送信ディジタルフロントエンドユニットに供給することが可能なものであり、
前記送信ディジタルフロントエンドユニットは、送信ディジタルフィルタユニットとＤ／Ａ変換器とを含むものであり、
前記送信ディジタルフィルタユニットは、前記ディジタルインタフェースユニットから供給される前記送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器に伝達するものであり、
前記Ｄ／Ａ変換器は、前記送信ディジタルフィルタユニットの出力から供給される前記送信ディジタルベースバンド信号を送信アナログベースバンド信号に変換するものであり、
前記送信アナログフロントエンドユニットは、前記Ｄ／Ａ変換器の出力からの前記送信アナログベースバンド信号をＲＦ送信信号にアップコンバートする送信機として動作することを特徴とする請求項４に記載の半導体集積回路。
【請求項８】
前記送信ディジタルフィルタユニットは前記ディジタルインタフェースユニットと前記Ｄ／Ａ変換器の入力との間に並列に接続された第４ディジタルフィルタと第５ディジタルフィルタとを含むものであり、
前記第４ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第１通信方式に基づく第１送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第３サンプリング・レートを持った前記第１送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器の前記入力に供給するものであり、
前記第５ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第２通信方式に基づく第２送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第４サンプリング・レートを持った前記第２送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器の前記入力に供給することを特徴とする請求項７に記載の半導体集積回路。
【請求項９】
前記送信ディジタルフロントエンドユニットは、前記外部のディジタルベースバンド処理ユニットから伝達される前記送信ディジタルベースバンド信号を一時的に格納した後に前記送信ディジタルフィルタユニットに供給する送信バッファメモリを更に含むことを特徴とする請求項７に記載の半導体集積回路。
【請求項１０】
前記第４ディジタルフィルタは、復号間干渉を低減するための第２ルートレイズドコサインフィルタを含むことを特徴とする請求項９に記載の半導体集積回路。
【請求項１１】
受信アナログフロントエンドユニットと、受信ディジタルフロントエンドユニットと、ディジタルインタフェースユニットとを具備する半導体集積回路の動作方法であって、
前記受信アナログフロントエンドユニットは、通信端末装置に搭載されるアンテナによって受信されるＲＦ受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものであり、
前記受信ディジタルフロントエンドユニットは、Ａ／Ｄ変換器と受信ディジタルフィルタユニットとを含むものであり、
前記Ａ／Ｄ変換器は、前記受信アナログフロントエンドユニットの出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものであり、
前記Ａ／Ｄ変換器からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニットに伝達されるものであり、
前記ディジタルインタフェースユニットは、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニットに供給することが可能なものであり、
前記受信アナログフロントエンドユニットは、前記アンテナにより受信される第１通信方式の第１ＲＦ受信信号と第２通信方式の第２ＲＦ受信信号とを第１信号帯域を持つ第１受信アナログベースバンド信号と前記第１信号帯域よりも小さな第２信号帯域を持つ第２受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記Ａ／Ｄ変換器は、オーバーサンプリング型Ａ／Ｄ変換器によって構成されたものであり、
前記オーバーサンプリング型Ａ／Ｄ変換器は、前記受信アナログフロントエンドユニットから供給される前記第１受信アナログベースバンド信号と前記第２受信アナログベースバンド信号とを第１受信ディジタルベースバンド信号と第２受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型Ａ／Ｄ変換器の出力に接続された第１ディジタルフィルタを含むものであり、
前記第１ディジタルフィルタは、前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第１受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第２受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものであり、
前記受信ディジタルフィルタユニットは、前記第１ディジタルフィルタの出力と前記ディジタルインタフェースユニットとの間に並列に接続された第２ディジタルフィルタと第３ディジタルフィルタとを更に含むものであり、
前記第２ディジタルフィルタは、前記第１ディジタルフィルタの前記出力からの前記第１通信方式に基づく前記第１受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給するものであり、
前記第３ディジタルフィルタは、前記第１ディジタルフィルタの前記出力からの前記第２通信方式に基づく前記第２受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第１サンプリング・レートよりも小さな第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給することを特徴とする半導体集積回路の動作方法。
【請求項１２】
前記第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を生成する前記第２ディジタルフィルタと前記第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を生成する第３ディジタルフィルタとは、前記第１受信アナログベースバンド信号の前記第１信号帯域と前記第２受信アナログベースバンド信号の前記第２信号帯域との相違に対応するダウンサンプリング・レート変換率の差異を有することを特徴とする請求項１１に記載の半導体集積回路の動作方法。
【請求項１３】
前記第２ディジタルフィルタは所定の値を有する補間レートを持つ補間処理部を含むもので、前記ダウンサンプリング・レート変換率の前記差異は前記補間レートの前記所定の値によって生成されることを特徴とする請求項１２に記載の半導体集積回路の動作方法。
【請求項１４】
前記受信ディジタルフロントエンドユニットは前記受信ディジタルフィルタユニットによって処理された前記受信ディジタルベースバンド信号を一時的に格納した後に前記ディジタルインタフェースユニットに供給する受信バッファメモリを更に含むことを特徴とする請求項１１に記載の半導体集積回路の動作方法。
【請求項１５】
前記第２ディジタルフィルタは復号間干渉を低減するための第１ルートレイズドコサインフィルタを含むことを特徴とする請求項１４に記載の半導体集積回路の動作方法。
【請求項１６】
前記受信アナログフロントエンドユニットと前記受信ディジタルフロントエンドユニットとは前記第１通信方式としてのＷＣＤＭＡ通信方式の前記第１ＲＦ受信信号と前記第２通信方式としてのＧＳＭ／ＥＤＧＥ通信方式の前記第２ＲＦ受信信号の信号処理を実行するように構成されていることを特徴とする請求項１５に記載の半導体集積回路の動作方法。
【請求項１７】
送信ディジタルフロントエンドユニットと、送信アナログフロントエンドユニットとを更に具備して、
前記ディジタルインタフェースユニットは、外部のディジタルベースバンド処理ユニットから伝達される送信ディジタルベースバンド信号を前記送信ディジタルフロントエンドユニットに供給することが可能なものであり、
前記送信ディジタルフロントエンドユニットは、送信ディジタルフィルタユニットとＤ／Ａ変換器とを含むものであり、
前記送信ディジタルフィルタユニットは、前記ディジタルインタフェースユニットから供給される前記送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器に伝達するものであり、
前記Ｄ／Ａ変換器は、前記送信ディジタルフィルタユニットの出力から供給される前記送信ディジタルベースバンド信号を送信アナログベースバンド信号に変換するものであり、
前記送信アナログフロントエンドユニットは、前記Ｄ／Ａ変換器の出力からの前記送信アナログベースバンド信号をＲＦ送信信号にアップコンバートする送信機として動作することを特徴とする請求項１４に記載の半導体集積回路の動作方法。
【請求項１８】
前記送信ディジタルフィルタユニットは前記ディジタルインタフェースユニットと前記Ｄ／Ａ変換器の入力との間に並列に接続された第４ディジタルフィルタと第５ディジタルフィルタとを含むものであり、
前記第４ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第１通信方式に基づく第１送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第３サンプリング・レートを持った前記第１送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器の前記入力に供給するものであり、
前記第５ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第２通信方式に基づく第２送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第４サンプリング・レートを持った前記第２送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器の前記入力に供給することを特徴とする請求項１７に記載の半導体集積回路の動作方法。
【請求項１９】
前記送信ディジタルフロントエンドユニットは、前記外部のディジタルベースバンド処理ユニットから伝達される前記送信ディジタルベースバンド信号を一時的に格納した後に前記送信ディジタルフィルタユニットに供給する送信バッファメモリを更に含むことを特徴とする請求項１７に記載の半導体集積回路の動作方法。
【請求項２０】
前記第４ディジタルフィルタは、復号間干渉を低減するための第２ルートレイズドコサインフィルタを含むことを特徴とする請求項１９に記載の半導体集積回路の動作方法。
【請求項１】
受信アナログフロントエンドユニットと、受信ディジタルフロントエンドユニットと、ディジタルインタフェースユニットとを具備して、
前記受信アナログフロントエンドユニットは、通信端末装置に搭載されるアンテナによって受信されるＲＦ受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものであり、
前記受信ディジタルフロントエンドユニットは、Ａ／Ｄ変換器と受信ディジタルフィルタユニットとを含むものであり、
前記Ａ／Ｄ変換器は、前記受信アナログフロントエンドユニットの出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものであり、
前記Ａ／Ｄ変換器からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニットに伝達されるものであり、
前記ディジタルインタフェースユニットは、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニットに供給することが可能なものであり、
前記受信アナログフロントエンドユニットは、前記アンテナにより受信される第１通信方式の第１ＲＦ受信信号と第２通信方式の第２ＲＦ受信信号とを第１信号帯域を持つ第１受信アナログベースバンド信号と前記第１信号帯域よりも小さな第２信号帯域を持つ第２受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記Ａ／Ｄ変換器は、オーバーサンプリング型Ａ／Ｄ変換器によって構成されたものであり、
前記オーバーサンプリング型Ａ／Ｄ変換器は、前記受信アナログフロントエンドユニットから供給される前記第１受信アナログベースバンド信号と前記第２受信アナログベースバンド信号とを第１受信ディジタルベースバンド信号と第２受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型Ａ／Ｄ変換器の出力に接続された第１ディジタルフィルタを含むものであり、
前記第１ディジタルフィルタは、前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第１受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第２受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものであり、
前記受信ディジタルフィルタユニットは、前記第１ディジタルフィルタの出力と前記ディジタルインタフェースユニットとの間に並列に接続された第２ディジタルフィルタと第３ディジタルフィルタとを更に含むものであり、
前記第２ディジタルフィルタは、前記第１ディジタルフィルタの前記出力からの前記第１通信方式に基づく前記第１受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給するものであり、
前記第３ディジタルフィルタは、前記第１ディジタルフィルタの前記出力からの前記第２通信方式に基づく前記第２受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第１サンプリング・レートよりも小さな第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給することを特徴とする半導体集積回路。
【請求項２】
前記第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を生成する前記第２ディジタルフィルタと前記第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を生成する第３ディジタルフィルタとは、前記第１受信アナログベースバンド信号の前記第１信号帯域と前記第２受信アナログベースバンド信号の前記第２信号帯域との相違に対応するダウンサンプリング・レート変換率の差異を有することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第２ディジタルフィルタは所定の値を有する補間レートを持つ補間処理部を含むもので、前記ダウンサンプリング・レート変換率の前記差異は前記補間レートの前記所定の値によって生成されることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記受信ディジタルフロントエンドユニットは前記受信ディジタルフィルタユニットによって処理された前記受信ディジタルベースバンド信号を一時的に格納した後に前記ディジタルインタフェースユニットに供給する受信バッファメモリを更に含むことを特徴とする請求項１に記載の半導体集積回路。
【請求項５】
前記第２ディジタルフィルタは復号間干渉を低減するための第１ルートレイズドコサインフィルタを含むことを特徴とする請求項４に記載の半導体集積回路。
【請求項６】
前記受信アナログフロントエンドユニットと前記受信ディジタルフロントエンドユニットとは前記第１通信方式としてのＷＣＤＭＡ通信方式の前記第１ＲＦ受信信号と前記第２通信方式としてのＧＳＭ／ＥＤＧＥ通信方式の前記第２ＲＦ受信信号の信号処理を実行するように構成されていることを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
送信ディジタルフロントエンドユニットと、送信アナログフロントエンドユニットとを更に具備して、
前記ディジタルインタフェースユニットは、外部のディジタルベースバンド処理ユニットから伝達される送信ディジタルベースバンド信号を前記送信ディジタルフロントエンドユニットに供給することが可能なものであり、
前記送信ディジタルフロントエンドユニットは、送信ディジタルフィルタユニットとＤ／Ａ変換器とを含むものであり、
前記送信ディジタルフィルタユニットは、前記ディジタルインタフェースユニットから供給される前記送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器に伝達するものであり、
前記Ｄ／Ａ変換器は、前記送信ディジタルフィルタユニットの出力から供給される前記送信ディジタルベースバンド信号を送信アナログベースバンド信号に変換するものであり、
前記送信アナログフロントエンドユニットは、前記Ｄ／Ａ変換器の出力からの前記送信アナログベースバンド信号をＲＦ送信信号にアップコンバートする送信機として動作することを特徴とする請求項４に記載の半導体集積回路。
【請求項８】
前記送信ディジタルフィルタユニットは前記ディジタルインタフェースユニットと前記Ｄ／Ａ変換器の入力との間に並列に接続された第４ディジタルフィルタと第５ディジタルフィルタとを含むものであり、
前記第４ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第１通信方式に基づく第１送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第３サンプリング・レートを持った前記第１送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器の前記入力に供給するものであり、
前記第５ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第２通信方式に基づく第２送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第４サンプリング・レートを持った前記第２送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器の前記入力に供給することを特徴とする請求項７に記載の半導体集積回路。
【請求項９】
前記送信ディジタルフロントエンドユニットは、前記外部のディジタルベースバンド処理ユニットから伝達される前記送信ディジタルベースバンド信号を一時的に格納した後に前記送信ディジタルフィルタユニットに供給する送信バッファメモリを更に含むことを特徴とする請求項７に記載の半導体集積回路。
【請求項１０】
前記第４ディジタルフィルタは、復号間干渉を低減するための第２ルートレイズドコサインフィルタを含むことを特徴とする請求項９に記載の半導体集積回路。
【請求項１１】
受信アナログフロントエンドユニットと、受信ディジタルフロントエンドユニットと、ディジタルインタフェースユニットとを具備する半導体集積回路の動作方法であって、
前記受信アナログフロントエンドユニットは、通信端末装置に搭載されるアンテナによって受信されるＲＦ受信信号を受信アナログベースバンド信号にダウンコンバートする受信機として動作するものであり、
前記受信ディジタルフロントエンドユニットは、Ａ／Ｄ変換器と受信ディジタルフィルタユニットとを含むものであり、
前記Ａ／Ｄ変換器は、前記受信アナログフロントエンドユニットの出力から供給される前記受信アナログベースバンド信号を受信ディジタルベースバンド信号に変換するものであり、
前記Ａ／Ｄ変換器からの前記受信ディジタルベースバンド信号は、前記受信ディジタルフィルタユニットを介して前記ディジタルインタフェースユニットに伝達されるものであり、
前記ディジタルインタフェースユニットは、前記受信ディジタルフィルタユニットから伝達された前記受信ディジタルベースバンド信号を外部のディジタルベースバンド処理ユニットに供給することが可能なものであり、
前記受信アナログフロントエンドユニットは、前記アンテナにより受信される第１通信方式の第１ＲＦ受信信号と第２通信方式の第２ＲＦ受信信号とを第１信号帯域を持つ第１受信アナログベースバンド信号と前記第１信号帯域よりも小さな第２信号帯域を持つ第２受信アナログベースバンド信号にそれぞれダウンコンバートすることが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記Ａ／Ｄ変換器は、オーバーサンプリング型Ａ／Ｄ変換器によって構成されたものであり、
前記オーバーサンプリング型Ａ／Ｄ変換器は、前記受信アナログフロントエンドユニットから供給される前記第１受信アナログベースバンド信号と前記第２受信アナログベースバンド信号とを第１受信ディジタルベースバンド信号と第２受信ディジタルベースバンド信号とにそれぞれ変換することが可能なものであり、
前記受信ディジタルフロントエンドユニットの前記受信ディジタルフィルタユニットは、前記オーバーサンプリング型Ａ／Ｄ変換器の出力に接続された第１ディジタルフィルタを含むものであり、
前記第１ディジタルフィルタは、前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第１受信ディジタルベースバンド信号のデシメーション処理と前記オーバーサンプリング型Ａ／Ｄ変換器から供給される前記第２受信ディジタルベースバンド信号のデシメーション処理とに共通に使用されることが可能なものであり、
前記受信ディジタルフィルタユニットは、前記第１ディジタルフィルタの出力と前記ディジタルインタフェースユニットとの間に並列に接続された第２ディジタルフィルタと第３ディジタルフィルタとを更に含むものであり、
前記第２ディジタルフィルタは、前記第１ディジタルフィルタの前記出力からの前記第１通信方式に基づく前記第１受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給するものであり、
前記第３ディジタルフィルタは、前記第１ディジタルフィルタの前記出力からの前記第２通信方式に基づく前記第２受信ディジタルベースバンド信号のダウンサンプリング処理を実行することによって前記第１サンプリング・レートよりも小さな第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を前記ディジタルインタフェースユニットに供給することを特徴とする半導体集積回路の動作方法。
【請求項１２】
前記第１サンプリング・レートを持つ前記第１受信ディジタルベースバンド信号を生成する前記第２ディジタルフィルタと前記第２サンプリング・レートを持つ前記第２受信ディジタルベースバンド信号を生成する第３ディジタルフィルタとは、前記第１受信アナログベースバンド信号の前記第１信号帯域と前記第２受信アナログベースバンド信号の前記第２信号帯域との相違に対応するダウンサンプリング・レート変換率の差異を有することを特徴とする請求項１１に記載の半導体集積回路の動作方法。
【請求項１３】
前記第２ディジタルフィルタは所定の値を有する補間レートを持つ補間処理部を含むもので、前記ダウンサンプリング・レート変換率の前記差異は前記補間レートの前記所定の値によって生成されることを特徴とする請求項１２に記載の半導体集積回路の動作方法。
【請求項１４】
前記受信ディジタルフロントエンドユニットは前記受信ディジタルフィルタユニットによって処理された前記受信ディジタルベースバンド信号を一時的に格納した後に前記ディジタルインタフェースユニットに供給する受信バッファメモリを更に含むことを特徴とする請求項１１に記載の半導体集積回路の動作方法。
【請求項１５】
前記第２ディジタルフィルタは復号間干渉を低減するための第１ルートレイズドコサインフィルタを含むことを特徴とする請求項１４に記載の半導体集積回路の動作方法。
【請求項１６】
前記受信アナログフロントエンドユニットと前記受信ディジタルフロントエンドユニットとは前記第１通信方式としてのＷＣＤＭＡ通信方式の前記第１ＲＦ受信信号と前記第２通信方式としてのＧＳＭ／ＥＤＧＥ通信方式の前記第２ＲＦ受信信号の信号処理を実行するように構成されていることを特徴とする請求項１５に記載の半導体集積回路の動作方法。
【請求項１７】
送信ディジタルフロントエンドユニットと、送信アナログフロントエンドユニットとを更に具備して、
前記ディジタルインタフェースユニットは、外部のディジタルベースバンド処理ユニットから伝達される送信ディジタルベースバンド信号を前記送信ディジタルフロントエンドユニットに供給することが可能なものであり、
前記送信ディジタルフロントエンドユニットは、送信ディジタルフィルタユニットとＤ／Ａ変換器とを含むものであり、
前記送信ディジタルフィルタユニットは、前記ディジタルインタフェースユニットから供給される前記送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器に伝達するものであり、
前記Ｄ／Ａ変換器は、前記送信ディジタルフィルタユニットの出力から供給される前記送信ディジタルベースバンド信号を送信アナログベースバンド信号に変換するものであり、
前記送信アナログフロントエンドユニットは、前記Ｄ／Ａ変換器の出力からの前記送信アナログベースバンド信号をＲＦ送信信号にアップコンバートする送信機として動作することを特徴とする請求項１４に記載の半導体集積回路の動作方法。
【請求項１８】
前記送信ディジタルフィルタユニットは前記ディジタルインタフェースユニットと前記Ｄ／Ａ変換器の入力との間に並列に接続された第４ディジタルフィルタと第５ディジタルフィルタとを含むものであり、
前記第４ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第１通信方式に基づく第１送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第３サンプリング・レートを持った前記第１送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器の前記入力に供給するものであり、
前記第５ディジタルフィルタは、前記ディジタルインタフェースユニットから供給される前記第２通信方式に基づく第２送信ディジタルベースバンド信号のアップサンプリング処理を実行することによって第４サンプリング・レートを持った前記第２送信ディジタルベースバンド信号を前記Ｄ／Ａ変換器の前記入力に供給することを特徴とする請求項１７に記載の半導体集積回路の動作方法。
【請求項１９】
前記送信ディジタルフロントエンドユニットは、前記外部のディジタルベースバンド処理ユニットから伝達される前記送信ディジタルベースバンド信号を一時的に格納した後に前記送信ディジタルフィルタユニットに供給する送信バッファメモリを更に含むことを特徴とする請求項１７に記載の半導体集積回路の動作方法。
【請求項２０】
前記第４ディジタルフィルタは、復号間干渉を低減するための第２ルートレイズドコサインフィルタを含むことを特徴とする請求項１９に記載の半導体集積回路の動作方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−５６９７８（Ｐ２０１０−５６９７８Ａ）
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願番号】特願２００８−２２０６５１（Ｐ２００８−２２０６５１）
【出願日】平成２０年８月２９日（２００８．８．２９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願日】平成２０年８月２９日（２００８．８．２９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]