【課題】 高密度電極を有する電子部品であってもプリント配線板との接続を確保すると共にリフロー時に発生するプリント配線板側の導体ランドのランド剥離も防止できる電子部品装置を提供することを目的とする。
【解決手段】 絶縁性基板と、この絶縁性基板上に設けられた導電性ランドと、この導電性ランド上に設けられた電子部品と、前記導電性ランドの周縁部の少なくとも一部分を被覆し、かつ、前記導電性ランドの他の部分を開放し、前記導電性ランド以外における前記絶縁性基板に固定された非導体シートと、この非導体シートの前記導電性ランドを開放する部分において前記導電性ランドと前記電子部品とを電気的に接続する接続手段とを備えるようにした。 （もっと読む）

【課題】液滴吐出法を用いて電子部品の周囲に絶縁膜を形成する場合に、該絶縁膜上に形成される配線と前記電子部品との間で良好な導通を得ることを可能とした、配線基板の製造方法、多層配線基板の製造方法を提供する。
【解決手段】導電部２０ａ，２１ａを有する電子部品２０，２１を、導電部２０ａ，２１ａを上方に向けて基体１０上に配置するとともに、導電部２０ａ，２１ａ上に導電性を有した突起１２を設ける。そして、液滴吐出法を用いて電子部品２０，２１の周囲に、電子部品２０，２１と略同じ高さとなるように絶縁材料を塗布し、絶縁材料を硬化させて絶縁膜１３を形成する。そして、絶縁膜１３上に、突起１２に接続する配線１５を形成する。 （もっと読む）

【課題】電極同士の位置ずれを接合時に解消することができる電極および半導体チップの電極接続構造を提供する。また、これら電極および電極接続構造を備えることにより、接続信頼性を向上させた半導体チップ、基板、半導体装置およびその製造方法を提供する。
【解決手段】半導体チップ１側には、突起状の電極１１Ａが形成されている。基板２側には、挿入開口部２２を有する電極２１が形成されている。電極１１Ａは、電極２１Ａの挿入開口部２２の開口縁に沿って、前記電極２１Ａの中心に向かう方向に摺動しながら挿入開口部２２に挿入されて、電極２１Ａと接続される。 （もっと読む）

【課題】基材に実装された電子部品が樹脂部により実装強度を補完されていても、基材から電子部品を容易に剥離可能な回路基板および携帯端末を提供する。
【解決手段】回路基板１０は、基材１１に回路パターン１２が形成され、回路パターン１２にハンダ１３を介して端子部１４Ａを固定することにより複数の電子部品１４を実装したものである。この回路基板１０は、基材１１に第１の樹脂部１５を積層し、第１の樹脂部１５で回路パターン１２およびハンダ１３を覆い、第１の樹脂部１５に第２の樹脂部１６を積層し、第２の樹脂部１６で各電子部品１４の本体１４Ｂを被覆したものである。第１の樹脂部１５は、各電子部品１４の耐熱温度のうち最も低い耐熱温度Ｔ以下に加熱されたときに、加熱前よりも弾性率が一定以下となるものである。 （もっと読む）

【課題】表面実装型電子部品が実装されるセラミック台座部を備え、高密度実装が可能で、信頼性の高い多層セラミック電子部品、それに用いられる多層セラミック基板、多層セラミック電子部品を効率よく製造するための製造方法を提供する。
【解決手段】セラミック基材層１と、収縮抑制層２とを積層してなる多層セラミック素体３の第１主面４に、セラミック材料からなる台座部本体５と、下側端面６、上側端面７が台座部本体から露出し、下側端面の面積が上側端面の面積より大きい柱状厚膜導体８とを備えたセラミック台座部９であって、柱状厚膜導体の外周面と台座部本体との間に空隙Ｇを有するセラミック台座部を配設し、セラミック台座部上に、柱状厚膜導体と導通するように第１の表面実装型電子部品１０を実装する。
上記空隙Ｇを、多層セラミック素体に近い下部から多層セラミック素体に遠い上部に向かって大きくなるようにする。 （もっと読む）

【課題】エネルギー効率が良く，良好なはんだ上がり特性が得られる回路基板および回路基板の実装方法を提供すること。
【解決手段】回路基板１００は，複数のリード２１を有する電子部品２０と，電子部品２０を搭載するプリント基板１０とを備えている。プリント基板１０は，回路パターン１１と，回路パターン１１の層間に位置する層間絶縁層１２と，プリント基板１０を貫通するスルーホール１３と，プリント基板１０を貫通するとともにスルーホール１３を取り囲む金属リング１５とを有している。回路基板１００は，はんだ付けを行う前の予熱処理の際に，誘導加熱コイル４１に高周波バイアスを印加し，金属リング１５を電磁誘導発熱させる。これにより，金属リング１５を熱源としてスルーホール１３が加熱される。 （もっと読む）

表面実装型セラミックコンデンサー（１４）はプリント基板（１０’）上で圧電効果によって引き起こされる振動（１８）の影響下にある。他の電子構成素子も磁気歪みの影響下にあり同じ様な振動を引き起こす。この振動は従来技術ではプリント基板（１０）を介して拡散（２０）することもあり得る。そこで振動の拡散抑制のために本発明はスリット（２２）の少なくとも１つをプリント基板（１０’）に設けるものである。このスリット（２２）は例えば電子構成素子（１４）の側壁に対して並行に延在する。
（もっと読む）

【課題】 高速ＤＲＡＭとメモリコントローラとを搭載したプリント回路基板における高速ＤＲＡＭの安定動作を実現する。
【解決手段】 高速ＤＲＡＭ４２とメモリコントローラ４１とを搭載したプリント回路基板１において、メモリバス配線４３の並列終端抵抗４４の接続先であるＶＴＴ電源パターン２０と、ＧＮＤパターン３０との間に、コンデンサ４５と、ＶＴＴ電源パターンの特性インピーダンスとほぼ同じ抵抗値を持つ抵抗４６との直列接続回路が設けられる。これにより、高速ＤＲＡＭとメモリコントローラ４１との動作に伴いＶＴＴ電源パターンに発生あるいは伝搬する高周波ノイズを当該直列接続回路で消費するようにした。 （もっと読む）

【課題】基板にクラックが入ることにより、歩留りが低下することのない機能素子を提供する。
【解決手段】基板１１の表面に機能部１２を取り囲む接合部１３を備える。接合部１３と対応して接合面１５Ａを有すると共に機能部１２に対応して空隙を有する筒状のスペーサ部１５を備え、接合部１３と接合面１５Ａとが接合材１６で接合されている。空隙を塞ぐ蓋部１７をスペーサ部１５上に備える。接合面１５Ａは半径Ｒ１の曲面が径方向に形成された端部１５Ａ−１を空隙側に有し、半径Ｒ２の曲面が径方向に形成された端部１５Ａ−２を空隙側とは反対側に有する。スペーサ部１５はＷｅ≧Ｗｓ＋Ｒ１＋Ｒ２、ｄｅ１≦ｄｓ１−２×Ｒ１，ｄｅ２≦ｄｓ２−２×Ｒ１を満たす。Ｗｅ：接合面１５Ａの径方向の幅、Ｗｓ：接合部１３の径方向の幅、ｄｅ１，ｄｅ２：スペーサ部１５の径方向の内径、ｄｓ１，ｄｓ２：接合部１３の径方向の内径 （もっと読む）

【課題】表面実装でもリード部の個数に左右されることなくプリント基板上のランドパターンに正しく半田付けすることができる表面実装用ラグ端子を得る。
【解決手段】金属板２にリフロー半田付け用のリード部４を一体に設ける。またこの金属板２に、複数の位置決め用突起８を金属板２の裏面に突出させて設ける。 （もっと読む）