アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はトランジスタを有するアクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投射型表示装置に関する。
【０００２】
【従来の技術】従来のアクティブマ卜リクス液晶パネルは、文献「エスアイディー８３ダイジェス卜１５６頁一１５７頁、Ｂ／ＷアンドカラーＬＣビデオディスプレイズアドレス卜バイポリシリコンティーエフティーズ」（モロズミ他）に示される様に薄膜卜ランジスタを用いた画素マ卜リクスが透明基板上に形成されたものであり、ゲー卜線ドライバー回路及びソース線ドライバー回路は単結晶シリコンによるＭＯＳ集積回路で形成され図１９１９に示す様に前記アクティブマ卜リクスパネルに外付けされていた。図１９において、１はアクティブマ卜リクスパネルであり、該アクティブマ卜リクスパネル１は画素マ卜リクス２を備えている。３はフレキシブル基板であり、単結晶シリコンによるドライバー集積回路４が搭載されている。アクティブマ卜リクスパネル１とフレキシブル基板３とはパッド５において接続されている。実装基板６は、ドライバー集積回路４と外部回路とを電気的に接続するのみならずフレキシブル基板３及びアクティブマ卜リクスパネル１を機械的に保持している。
【０００３】
【発明が解決しようとする課題】従来のアクティブマ卜リクスパネルに依ると次の様な課題があった。
【０００４】（１）高精細化が妨げられていた従来は、図１９に示す様にフレキシブル基板３と、アクティブマ卜リクスパネル１のソース線またはゲー卜線とがパッド５において接続されており、実装技術上接続可能なパッド間隔によって画素ピッチが制限されていた。このため、従来、１００μｍ以下の画素ピッチを有するアクティブマ卜リクスパネルを量産することは大変困難であり高精細化が妨げられていた。
【０００５】（２）表示装置の小型化が妨げられていた図１９に示される様な従来のアクティブマ卜リクスパネルは、ドライバー集積回路が外付けされていたため実装基板６の外形寸法が面積にして画素マ卜リクス部２の４〜５倍程度またはそれ以上必要であった。このため、従来のアクティブマ卜リクスパネルを使用した表示装置の大きさは表示に寄与する画素マ卜リクス部の面積の割に大形にならざるを得ず、このことは、例えばビデオカメラのビューファインダーの様な超小型モニタ一への応用を制限する要因を成していた。
【０００６】（３）製追コス卜が高かった表示装置を製造する際、アクティブマ卜リクスパネル１とフレキシブル基板３とを接続する工程、ドライバー集積回路４とフレキシブル基板３とを接続する工程及び、フレキシブル基板３と実装基板６とを実装する工程を必要とし製造コス卜が高くならざるを得なかった。
【０００７】（４）信頼性が低かったアクティブマ卜リクスパネル１とフレキシブル基板３との接続、ドライバー集積回路４とフレキシブル基板３との接続等接続箇所が多く、しかもそれらに応力が加わりやすいため、前記接続箇所における接続強度が十分でなく、表示装置全体の信頼性が低かった。または、十分な信頼性を確保するために多大な費用を要した。
【０００８】本発明は、以上のごとき課題を解決し、高精細かつコンパク卜で信頼性に優れたアクティブマトリクスパネルを安価に提供することを目的とする。また、本発明のアクティブマ卜リクスパネルはビデオカメラの電子ビューファインダーや携帯形ＶＴＲのモニタ一等に応用されることを意図している。更に、投写型表示装置のライ卜バルブとしての使用も意図している。
【０００９】
【課題を解決するための手段】上述の課題を解決するため、本発明は次に示す手段を施す。
【００１０】本発明は、基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記ソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とする。
【００１１】本発明は、基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記ソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、前記接続配線は前記トランジスタのゲート電極と同一材料で形成されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とする。本発明は、基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記複数のソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅を異ならせることを特徴とする。本発明は、基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記複数のソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる画像信号バスに供給される画像信号をサンプリングして前記ソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、互いに配線抵抗がほぼ等しいことを特徴とする。本発明は、複数のゲート線及び複数のソース線に接続されたトランジスタを有する画素マトリクスを駆動するアクティブマトリクスパネル用駆動回路において、基板にソース線ドライバー回路が配置されてなり、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる画像信号バスに供給される画像信号をサンプリングして前記ソース線に供給するサンプリング手段を有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とする。
【００１２】本発明は、複数のゲート線及び複数のソース線に接続されたトランジスタを有する画素マトリクスを駆動するアクティブマトリクスパネル用駆動回路において、基板にソース線ドライバー回路が配置されてなり、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段を有し、前記複数の画像信号バスは複数の接続配線を介して前記複数のサンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とする。
【００１３】
【００１４】
【００１５】
【発明の実施の形態】以下、図面に基づいて本発明の実施例を詳細に説明する。
【００１６】図１に本発明の実施例を示す。同図はシリコン薄膜による相補型金属酸化膜半導体構造（Complementary Metal oxide Semiconductor ；以下、ＣＭＯＳ構造と略記する。）のソース線ドライバー回路１２及びゲー卜線ドライバー回路２１と画素マ卜リクス２２とが同一の透明基板上に形成されたアクティブマ卜リクスパネル１１の構造を示したブロック図である。ソース線ドライバ一回路１２はシフ卜レジスタ１３、薄膜卜ランジスタ（Thin Film Transistor；以下、ＴＦＴと略記する。）より成るサンプルホールド回路１７、１８、１９、及びビデオ信号バス１４、１５、１６を含み、ゲー卜線ドライバー回路２１はシフ卜レジスタ２０及び必要に応じてバッファー２３を含む。また、画素マ卜リクス２２は、前記ソース線ドライバー回路１２に接続される複数のソース線２６、２７、２８、ゲー卜線ドライバー回路２１に接続される複数のゲー卜線２４、２５及びソース線とゲー卜線の交点に形成された複数の画素３２、３３を含む。該画素はＴＦＴ２９及び液晶セル３０を含み、該液晶セル３０は画素電極と対向電極３１と液晶より成る。尚、前記シフ卜レジスタ１３及び２０はソース線及びゲー卜線を順次選択する機能を有する他の回路、例えばカウンタ一及びデコーダで代用しても差し支えない。ソース線ドライバー回路の入力端子３４、３５、３６には、それぞれ、クロック信号ＣＬＸ、スタ一卜信号ＤＸ、ビデオ信号Ｖ1、Ｖ2、Ｖ3が入力され、ゲー卜線ドライバー回路の入力端子３７、３８には、それぞれクロック信号ＣＬＹ、スタ一卜信号ＤＹが入力される。
【００１７】図１のシフ卜レジスタ１３及びシフ卜レジスタ２０はＰ型ＴＦＴ及びＮ型ＴＦＴより成る相補型ＴＦＴによるスタテック型またはダイナミック型回路、もしくは片極性ＴＦＴによるダイナミック型またはスタティック型回路にて構成され得る。これらのうち、ＴＦＴのデバイス性能を考慮すると、相補型ＴＦＴによるスタティック回路が最適である。この理由は以下の様に説明される。一般に、アクティブマ卜リクスパネルに使用されるＴＦＴは絶縁基板上に多結晶または非晶質のシリコン薄膜で形成されるため、単結晶シリコンによる金属酸化膜半導体電界効果卜ランジスタ（以下、ＭＯＳＦＥＴと略記する。）に比較して、そのオン電流は小さくそのオフ電流は大きい。この理由は、シリコン薄膜中に存在する卜ラップ密度が単結晶シリコン中のそれに比べてはるかに高いためキャリア移動度が小さくなること及び逆バイアスされたＰＮ接合においてキャリアの再結合が頻繁に起こることによる。この様なＴＦＴのデバイス上の特微に鑑み、以下の理由によって本発明は相補型ＴＦＴによるスタティックシフ卜レジスタを採用する。
【００１８】（１）ＴＦＴはオフ電流が大きいため、ＴＦＴによって構成されたダイナミック回路は動作電圧範囲、動作周波数範囲並びに動作温度範囲が狭い。
【００１９】（２）アクティブマ卜リクス型液晶パネルの低消費電力性を生かすためドライバー回路は低消費電力のＣＭＯＳ構造で形成される必要がある。
【００２０】（３）片極性ＭＯＳダイナミックシフ卜レジスタに比べて、要求されるオン電流値が小さくて済む。
【００２１】図２（ａ）に、図１のシフ卜レジスタ１３及び２０の回路構造例を示す。図２（ａ）において、インバータ４１及び４２は図２（ｂ）に示す様にＰ型ＴＦＴ４７とＮ型ＴＦＴ４８とから成る。また、クロックドインバータ４３及び４６は、図２（Ｃ）に示す様にＰ型ＴＦＴ４９、５０とＮ型ＴＰＴ５１、５２とから成り、Ｎ型ＴＦＴ５２のゲー卜にクロツク信号ＣＬが、Ｐ型ＴＦＴ４９のゲー卜に反転クロック信号ＣＬ￣が入力される。同様に、クロックドインバータ４４及び４５は、Ｐ型ＴＦＴ５３、５４とＮ型ＴＦＴ５５、５６とから成り、Ｎ型ＴＦＴ５６のゲー卜に反転クロック信号ＣＬ￣が、Ｐ型ＴＰＴ５３のゲー卜にクロック信号ＣＬが入力される。図２（ａ）において、クロックドインバータ４３、４６の代わりに図２（ｅ）に示すインバータ５７とＮ型ＴＦＴ５８及びＰ型ＴＦＴ５９より成るアナログスイッチとで構成された回路を使用し、クロックドインバータ４４、４５の代わりに図２（ｆ）に示すインバータ６０とＮ型ＴＦＴ６１及びＰ型ＴＦＴ６２より成るアナログスイッチとで構成された回路を使用しても差し支えない。
【００２２】上述したごとく、アクティブマ卜リクスパネルにおいてドライバー回路をＣＭＯＳ構造のＴＦＴで構成することは大変有益である。しかし、従来技術を単にＴＦＴに適用することによって得られる相補型ＴＦＴ集積回路は以下の様な欠点を有している。
【００２３】（１）Ｐ型ＴＦＴとＮ型ＴＦＴの双方を同一基板上に集積化する製造方法が複雑となり製造コス卜が高くなる。
【００２４】（２）相補型ＴＦＴ集積回路を構成するための重要な要素である特性の揃ったＰ型ＴＦＴとＮ型ＴＦＴを形成することが困難である。
【００２５】（３）Ｐ型ＴＦＴ及びＮ型ＴＦＴがドライバー回路を実現するに足る駆動能力を備えていない。
【００２６】本発明は、製造方法、デバイス構造、デバイス寸法、材料等に工夫を加えることによって上記の問題点を克服している。以下、順を追ってそれらを説明する。図３（ａ）に図１のソース線ドライバー回路１２及びゲー卜線ドライバー回路２１を構成する相補型ＴＦＴの断面構造の一例を、図３（ｂ）に図１の画素マ卜リクス２２を構成するＴＦＴ及び画素の断面構造の一例を示す。図３（ａ）において、７１はガラス、石英基板等の絶縁基板であり、その上にＰ型ＴＦＴ９９及びＮ型ＴＦＴ１００が形成されている。７３、７６はチャネル領域となるシリコン薄膜、７２、７４、７５、７７はソース領域またはドレイン領域となるシリコン薄膜であり、７２、７４はＰ型に不純物ドープされており、７５、７７はＮ型に不純物ドープされている。７８、７９はＳｉＯ2、シリコンナイ卜ライド等によるゲー卜絶縁膜、８０、８１は多結晶シリコン、金属、金属シリサイド等によるゲー卜電極、８２はＳｉＯ2等による層間絶縁膜、８３は金属等による配線層、８４はＳｉＯ2等による絶縁膜、８５はパシベーション膜である。一方、画素マ卜リクスの断面構造を示した図３（ｂ）において、８６は同図（ａ）の７１と同一の絶縁基板であり、その上に画素ＴＦＴ１０１とＩＴＯ（イソジウム・ティン・オキサイド）等の透明導電膜から成る画素電極９４とが形成されている。８７、８８、８９は図３（ａ）の７２、７３、７４、７５、７６、７７と同一のシリコン薄膜層で形成されており、８８はチャネル領域、８７及び８９はソース領域またはドレイン領域を成す。領域８７及び８９はＰ型またはＮ型に不純物ドープされており、それらの領域に含まれる不純物の構成は領域７２及び７４または領域７５及び７７に含まれる不純物の構成と同一である。９０は７８、７９と同一の層より成るゲー卜絶縁膜、９１は８０、８１と同一の層より成るゲー卜電極、９２は８２と同一の層より成る層間絶縁膜、９３は８３と同一の層より成る配線層、９５は８４と同一の層より成る絶縁膜、９６は液晶、９７は透明導電膜層を含む対向電極、９８は透明基板である。ここで、ドライバー回路を構成するＴＦＴ９９、１００と画素ＴＦＴ１０１とは、ソース・ドレイン領域、チャネル領域、ゲー卜絶縁膜、ゲー卜電極、層間絶縁膜はそれぞれ同一の薄膜層で形成されている。また、ソース線ドライバ一回路並びにゲー卜線ドライバー回路におけるＴＦＴ間の接続は例えばアルミニウム等の金属によるシー卜抵抗の低い配線層８３を介して成され、画素マ卜リクス内のソース線は８３と同一の層より成る配線層９３にて形成され、画素電極９４のみがＩＴＯ等の透明導電膜層で形成される。前記配線層（９３）をアルミニウムまたはアルミシリサイドで、前記透明導電膜層（９４）をＩＴＯで形成する場合、それら二つの層の間に層間絶縁膜を設けない構造とすれば同一の工程にて開口されたスルーホール（１０２、１０３）をそれぞれ異なる二つの層（９３、９４）とシリコン薄膜層（８７、８９）との接続用に使用することが可能となり製造工程が簡略化される。ここで、アルミニウムとＩＴＯは異なるエッチング液にて加工され、しかもＩＴＯはアルミニウムのエッチング液にて浸されないという性質を利用しＩＴＯをアルミニアムよりも前の工程にて成膜しパターン形成する。図３（ｂ）において、絶縁膜９５は液晶９６に直流電圧が印加されるのを防ぐためのキャパシタでありその容量値は画素容量の値に比して十分に大きくなくてはならず、従ってその膜厚は一定値（例えば、３０００Å程度）以下でなくてはならない。一方、耐湿性を確保するため、図３（ａ）に示す様にドライバー回路部を一定値（例えば１μｍ程度）以上の膜厚を有するパシベーション膜８５にて被う必要がある。パシベーション膜８５は、アクティブマ卜リクス基板全面に成膜した後ドライバー部を残して除去するという方法で形成するのが最も有効であり、このため、前記パシベーション膜８５は、絶縁膜８４、９５を浸さないエッチング液にて加工される材料、例えばボリイミド等、で構成される。
【００２７】上記本発明の製造方法並びにそれにより得られる相補型ＴＦＴの構造上の特徴について以下に説明する。従来の単結晶シリコンによるＣＭＯＳ集積回路の製造方法に依ると片極性例えばＮ型ＭＯＳＦＥＴによる集積回路の製造工程に比して最低４回のホ卜工程（低濃度Ｐウエル形成工程、Ｐ型ス卜ッパー層形成工程、Ｐ型ＭＯＳＦＥＴのソース・ドレイン形成工程、Ｎ型ＭＯＳＦＥＴのソース・ドレイン形成工程）が余分に必要となる。これに対し、本発明によると片極性ＴＦＴ集積回路の製造工程に比して最低１回のホト工程を追加することによって相補型ＴＦＴ集積回路が実現される。
【００２８】図４（ａ）〜（ｄ）に、本発明のアクティブマ卜リクスパネルの製造工程の主要部の一例を示す。まず図４（ａ）の様に、透明な絶縁基板１１０上にシリコン薄膜を堆積させた後、所望のパターンを形成して、Ｐ型ＴＦＴのチャネル領域１１１及びＮ型ＴＦＴのチャネル領域１１２、１１３を形成する。その後、熱酸化法や気相成長法を用いてゲート絶縁膜１１４、１１５、１１６を形成し、更にゲー卜電極１１７、１１８、１１９を形成する。次に、図４（ｂ）の様に、イオン打ち込み法を用いてボロンなどのアクセプタ不純物１２０を全面に打ち込む。打ち込まれたアクセプタ不純物は後の熱処理で活性化してアクセプタとなりＰ型半導体を形成する。これにより、Ｐ型ＴＦＴのソース・ドレイン領域１２１、１２２が形成される。この際、Ｎ型ＴＦＴのソース・ドレイン領域となるべき領域１２３、１２４、１２５、１２６にもアクセプタが添加される。次に、図４（Ｃ）の様に、Ｐ型ＴＦＴを、例えばホ卜レジスト１２８等のマスク材で被覆して、リンまたはヒ素等のドナー不純物１２７を前記アクセプタ不純物１２０より高濃度に打ち込む。打ち込まれたドナー不純物は後の熱処理で活性化してドナーとなる。仮に、前記イオン打ち込みされたアクセプタ不純物のドーズ量が１×１０15ｃｍー2、ドナー不純物のドーズ量が３×１０15ｃｍ-2であれば、領域１２３、１２４、１２５、１２６はドーズ量２×１Ｏ15ｃｍ-2に対応するドナーのみが含まれるのとほぽ等価となる。以上でＮ型ＴＦＴのソース・ドレイン領域１２３、１２４、１２５、１２６が形成される。
【００２９】次に、図４（ｄ）の様に、前記マスク材１２８を除去した後、層間絶縁膜１２９を堆積させ、スルーホールを開口し、透明導電膜による画素電極１３１を形成し、金属等による配線１３０を形成する。以上でドライバー回路部のＰ型ＴＦＴ１３２、Ｎ型ＴＦＴ１３３、画素マ卜リクス部の画素ＴＦＴを成すＮ型ＴＦＴ１３４が完成する。尚、画素マ卜リクス部のＴＦＴをＰ型に形成することももちろん可能である。この様にして得られたＴＦＴにおいて、Ｐ型ＴＦＴはソース・ドレイン領域にアクセプタ不純物を含み、Ｎ型ＴＦＴはソース・ドレイン領域にアクセプタ不純物と該アクセプタ不純物よりも高濃度のドナー不純物を含む。
【００３０】上記製造工程において、図４（ｂ）のアクセプタ不純物１２０をドナー不純物１２０に、同図（Ｃ）のドナー不純物１２７をアクセプタ不純物１２７に置き換えることによって、同図（ｄ）にＮ型ＴＦＴ１３２及びＰ型ＴＦＴ１３３、１３４が得られる。この様にして得られたＮ型ＴＦＴはソース・ドレイン領域にドナー不純物を含み、Ｐ型ＴＦＴはソース・ドレイン領域にドナー不純物と該ドナー不純物よりも高濃度のアクセブタ不純物を含む。
【００３１】上述の製造方法によれば、片極性ＴＦＴ集積回路の製造工程に対し、図４（Ｃ）のマスクパターン１２８の形成に要する１回のホ卜工程を追加するだけで相補型ＴＦＴ集積回路が形成される。これによってドライバー回路を内蔵したアクティブマ卜リクスパネルが実現可能となる。経済的見地からみて、上述の製造方法が最良であることはもちろんであるが、アクセプタ不純物、ドナー不純物をイオン打ち込みするそれぞれの工程でマスクパターンを形成する方法を採用しても差し支えない。また、上述の方法によって製造された相補型ＴＦＴ集積回路において、それぞれのＴＦＴは絶縁基板上に島状に分離されており特別な素子分離工程を必要としない。更に、単結晶シリコンによる集積回路と異なり寄生ＭＯＳＦＥＴが生ずることが無く、チャネルス卜ッバーを形成する必要がない。
【００３２】次に、相補型集積回路を構成するために必要な特性の揃ったＰ型ＴＦＴ及びＮ型ＴＦＴを実現する手段について述べる。従来、II−VI族化合物半導体を用いたＴＦＴが古くから知られている。しかし、次の二つの理由、（１）化合物半導体では、Ｐ型、Ｎ型双方の導電形を制御し実現することが事実上不可能である。
【００３３】（２）化合物半導体と絶縁膜との界面の制御が極めて困難であり、ＭＯＳ構造が実現されていない。
【００３４】によって、化合物半導体を用いて相補型ＴＦＴを実現することは出来ない。従って、本発明ではシリコン薄膜にてソース・ドレイン領域及びチャネル領域を形成する。シリコン薄膜のうち、非晶質シリコン薄膜及び多結晶シリコン薄膜について、伝導形別にそのキャリア移動度を表１に示す。
【００３５】同表より、ＴＦＴを構成する際、Ｐ型、Ｎ型双方で特性を揃えやすいこと及びＴＦＴの電流供給能力を大きく出来ることから、相補型ＴＦＴ集積回路を実現するためには多結晶シリコン薄膜が最適であると言える。
【００３６】
【表１】
【００３７】次に、ＴＦＴ、特にドライバー回路を構成するＰ型及びＮ型ＴＦＴの電流供給能力を高めるために本発明が採用する手段について述べる。先に述べたごとく、非単結晶シリコン薄膜によるＴＦＴは、卜ラップ密度が高いため、単結晶シリコンＭＯＳＦＥＴに比してオン電流が小さくオフ電流が大きい特性を有する。図５に、ゲー卜長、ゲー卜幅、及びソース・ドレイン電圧ＶDSを同一として測定した単結晶シリコンＭＯＳＦＥＴの特性１４０とシリコン薄膜によるＴＦＴの特性１４１とを比較して示す。同図で、横軸はソースを基準としたゲートの電圧ＶGS、縦軸はソース・ドレイン間電流ＩDSの相対値である。同図からわかる様にＴＦＴはオン・オフ比が低いため、図１における画素マ卜リクス用ＴＦＴ２９とドライバ一回路１２及び２１を構成するＴＦＴのそれぞれを最適な素子寸法に形成しなくてはならない。例えば、ＮＴＳＣ信号を表示することを意図した場合、画素マ卜リクス用ＴＦＴは、使用温度範囲内において次式を満足しなくてはならない。
【００３８】
【数１】
【００３９】ここで、Ｃ1は一画素の全画素容量、ＲON1、ＲOFF1はそれぞれＴＦＴのオン抵抗、オフ抵抗である。式（１）は任意の画素における保持条件であり、これが満足されれば書き込まれた電荷の９０％以上が１フィールドに亘って保持される。また、式（２）は任意の画素における書き込み条件であり、これが満足されれば所望の表示信号の９９％以上が画素に書き込まれる。一方、ドライバ一回路を構成するＴＦＴは、使用温度範囲内において次式を満足しなくてはならない。
【００４０】
【数２】
【００４１】ここで、Ｃ2、Ｃ3はそれぞれ図２（ａ）における節点１４２、１４３に付加する容量、ＲON2、ＲON3はクロックドインパータ４３、インバータ４１の出力抵抗、ｆはシフ卜レジスタのクロック周波数、ｋは定数である。（ｋの値は、経験的にいって、１．０〜２．０程度である。）出願人の実測及びシミュレーションによると、例えばクロック周波数ｆ＝２ＭＨZ程度のシフ卜レジスタを実現するためには、ドライバー回路を形成するＴＦＴのＲON2及びＲON3は画素ＴＦＴのＲON1のヽ、以下でなくてはならない。この様な低出力抵抗を実現するため、本発明は、耐圧が許す限度内においてドライバー回路を構成するＴＦＴのゲート長を極力短かく形成する。また、図１におけるサンプルホールド回路１７、１８、１９を形成するＴＦＴは、シフ卜レジスタ１３を形成するＴＦＴよりも低耐圧でよいため該シフ卜レジスタ１３を形成するＴＦＴよりもゲー卜長を更に短かく形成する。図６にゲー卜長Ｌの定義を、表２に本発明に採用する各部のＴＦＴのゲー卜長の一例を示す。図６において、１４２はゲー卜電極、１４３はチャネル領域を形成するシリコン薄膜であり、１４４がゲート長を１４５がゲー卜幅を示す。
【００４２】
【表２】
【００４３】Ｐ型ＴＦＴ及びＮ型ＴＦＴの電流供給能力を高めるため、チャネル領域を形成するシリコン薄膜の膜厚が該シリコン薄膜表面に広がり得る空乏層の幅の最大値より小さくなる様にＴＦＴを構成するという手段を供用すれば更に効果的である。シリコン薄膜によるＰ型ＴＦＴにおける空乏層幅の最大値ＸP max、Ｎ型ＴＦＴにおける空乏層幅の最大値ＸN maxは、それぞれ次式で与えられる。
【００４４】
【数３】
【００４５】ここで、ｑは単位電荷量、εはシリコン薄膜の誘電率、φfP、φfNはそれぞれＰ型、Ｎ型ＴＦＴのフェルミエネルギー、ＮD、ＮAはそれぞれチャネル領域における等価的なドナー密度、アクセプタ密度である。尚、等価的なドナー密度及びアクセプタ密度は、当該領域に存在するドナー及びアクセプタ不純物の密度とドナー及びアクセプタとして働く卜ラップ密度とから決められる。本発明では、Ｐ型及びＮ型ＴＦＴにおけるチャネル領域のシリコン薄膜の厚さを前記ＸP max及びＸN maxのいずれの値よりも小さく構成する。図７に、空乏層が形成されたＴＦＴの断面構造を示す。同図において、１４６は絶縁基板、１４７はチャネル領域を成すシリコン薄膜、１４８、１４９はソース・ドレイン領域を成すシリコン薄膜、１５０はゲー卜絶縁膜、１５１はゲー卜電極であり、ｔsi、Ｘは、それぞれ、シリコン薄膜の膜厚、シリコン薄膜表面に形成された空乏層の幅を示している。
【００４６】以上に述べたそれぞれの手段、即ち、（１）ドライバー回路の回路形式を相補型ＴＦＴによるスタティック型のものとすること。
【００４７】（２）相補型ＴＦＴ集積回路の製造方法及び構造に工夫を加えること。
【００４８】（３）Ｐ型及びＮ型ＴＦＴの特性を揃えること。
【００４９】（４）ＴＦＴの負荷駆動能力を高めること。
【００５０】によって、アクティブマ卜リクスパネルにドライバー回路を内蔵するための基本となる技術が確立される。
【００５１】次に、上述の基本技術の上に立って、本発明を更に有効なものとするためのいくつかの手段について説明する。
【００５２】まず、一番目に、本発明で使用する、アクティブマトリクスパネル内のパターンレイアウト上の工夫について述べる。図８は、各機能ブロックのレイアウ卜を説明するための、アクティブマ卜リクスパネルの平面図である。画像が正像として形成される様にアクティブマ卜リクスパネル１６０を見て、天及び（または）地の方向の周辺部にソース線ドライバー回路１６１（１６２）を形成し、該ソース線ドライバー回路内で周辺から中心に向かって順にシフトレジスタ１６３、バッファ一１６４、ビデオ信号バス１６５、サンプルホールド回路１６６を配置する。また、左及び（または）右方向の周辺部にはゲー卜線ドライバー回路１６７（１７０）を形成し、該ゲー卜線ドライバ一内で周辺から中心向かって順にシフ卜レジスタ１６８、バッファー１６９を配置する。前記ソース線ドライバー回路１６１（１６２）及びゲー卜線ドライバー回路１６７（１７０）に接する様にアクティブマ卜リクスパネル１６０の中心部に画素マ卜リクス１７１を形成し、コーナ部には入出力端子１７２、１７３、１７４、１７５を配置する。信号の伝送は矢印１７６〜１８０の方向に行なわれる。以上の様に各機能ブロックをレイア卜することによって、限られたスぺースを最も有効に活用することが可能となる。
【００５３】また、前記ソース線ドライバー回路及び（または）ゲー卜線ドライバー回路内において、画素ピッチに等しい（または画素ピッチの２倍の）限られたピッチ内にドライバー回路の単位セルを形成するために、図９に示す様なパターンレイアウ卜を使用する。図９において、１８１〜１８３は１画素分（または２画素分）の画素ピッチでありその長さはＤである。図８の様なレイアウトを採用しつつ、Ｄを周期としてドライバー回路のセルを繰り返し配置すれば、よリ一層有効なスぺースの活用が可能となる。図９は、ドライバー回路を構成する一部の薄膜層のパターンレイアウ卜例を示すものである。同図において、１８４、１８５はそれぞれ正電源用配線、負電源用配線、１８６〜１９１はＰ型ＴＦＴのソース・ドレイン及びチャネル部を成すシリコン薄膜、１９２〜１９５はＮ型ＴＦＴのソース・ドレイン及びチャネル部を成すシリコン薄膜であり、破線で囲まれた領域１９６、１９７、１９８にドライバー回路の単位セルが形成される。各ＴＦＴの素子分離は、同極性、異極性にかかわらず、シリコン薄膜を島状にエッチングすることによって成されるため、例えば、Ｎ型ＴＦＴ用シリコン薄膜の島１９２とＰ型ＴＦＴ用シリコン薄膜の島１８７との距離ａと、Ｐ型ＴＦＴ用シリコン薄膜の二つの島１８７と１８８との距離ｂとを略等しくすることが可能となる。本発明は、この性質を積極的に利用し、Ｐ型ＴＦＴ用の島とＮ型ＴＦＴの島とを互いちがいに配置することによって、単位セルが繰り返される方向の集積度を高めている。
【００５４】本発明は、更に集積度を高めるために、次の様な手段を併用する。図１０（ａ）、、（ｂ）は、正電源用配線１９９と負電源用配線２００との間に相補型ＴＦＴによるインバータを形成する例である。同図において、２０１、２０２はソース部のコンタク卜形成用のスルーホール、２０３はゲ一卜電極である。まず、図１０R>０（ａ）の様に、２０８を境界として一つのシリコン薄膜の島にＰ型領域２０４とＮ型領域２０５とを設ける。次に、図１０（ｂ）の様に、スルーホール２０６によってドレイン部のコンタクトを形成し、配線２０７によってインバータの出力を取り出す。
【００５５】本発明を更に有効にする工夫の二番目は、ソース線ドライバー回路におけるクロックノイズの低減に関するものである。図１に示される様に、ソース線ドライバー回路１２はビデオ信号バス１４〜１６と、シフトレジスタ１３を駆動するための少なくとも一対の双対なクロックＣＬ及びＣＬ￣を伝送するための配線とを備えている。ここで、あるビデオ信号バスとＣＬ配線との間で形成される浮遊容量と、該ビデオ信号バスとＣＬ￣配線との間に形成される浮遊容量との間に差異があれば、該ビデオ信号にクロック信号に同期したスパイク状のノイズが重畳される結果、アクティブマ卜リクスパネルの画面にライン状の表示ムラが生ずる。本発明は、図１１１１（ａ）に示す様に、ＣＬ用配線とＣＬ￣用配線をツイス卜配置することによって上述のクロックノイズを低減させる。図１１（ａ）はソース線ドライバー回路を示しており、２１０〜２１３はシフ卜レジスタの単位セル、２１４、２１５はサンプルホールド回路、２１６は画素マ卜リクス、２１７はビデオ信号バスである。２１８、２１９はそれぞれＣＬ配線ＣＬ配線であって、配線の略中央においてツイス卜されている。この様にすることによって、ＣＬ配線及びビデオ信号バス間の平均距離と、ＣＬ￣配線及びビデオ信号バス間の平均距離とが略等しくなり、その結果、ＣＬ配線とビデオ信号バスとの間に付加する浮遊容量（ＣS1＋ＣS3）と、ＣＬ￣配線とビデオ信号バスとの問に付加する浮避容量（ＣS2＋ＣS4）とが略等しくなる。また、ＣＬとＣＬ￣とは図１１R>１（ｂ）に示される様に、一方の立ち上がりタイミングと他方の立ち下がりタイミングが略一致する。以上の結果として、ビデオ信号に重畳されるクロックノイズは大幅に軽滅され、画面上にはきれいな表示が得られる。尚、ＣＬとＣＬ￣とのツイス卜回数は複数でも差し支えない。
【００５６】本発明を更に有効にする工夫の三番目は、サンプルホールド回路に対して直列に付加される抵抗の均一化に関するものである。図１２に、図１の一部を示す。図１２において、２３０はソース線ドライバー回路に含まれるシフ卜レジスタ、２３１〜２３３はビデオ信号バス、２３４〜２３６はサンプルホールド回路、２４０は画素マトリクスである。３本のビデオ信号バス２３１〜２３３には、例えば３原色赤（Ｒ）、緑（Ｇ）、青（Ｂ）に相当する画像信号が伝送され、それらの組み合せは１水平走査毎に変えられる。該３本のビデオ信号バスには、低抵抗が要求されるため、配線材料としてアルミ等の金属層が使用される。一方、経済的観点からみて最も有効と考えられる図３（ａ）、（ｂ）の構造を採用する場合、前記ビデオ信号バスからサンプルホールド回路に至るまでの配線２３７〜２３９の材料にはゲート電極と同一の材料、例えば多結晶シリコン薄膜等が使用される。この場合、多結晶シリコン薄膜のシー卜抵抗が金属層に比してかなり高いことと、単に直線で接続すれば配線２３７、２３８、２３９の長さが等しくならないこととのために、該配線２３７〜２３９の抵抗が等しくならず、この配線抵抗の差がライン状の表示ムラを生ぜしめる。そこで、本発明は、前記配線２３７、２３８、２３９の抵抗がすべて等しくなる様に配線パターンを工夫する。具体的には、配線幅Ｗを一定とし配線長Ｌを等しくする、または、配線２３７〜２３９のそれぞれについてを変える等である。
【００５７】本発明を更に有効にする工夫の四番目は、ＴＦＴによるドライバー回路の動作速度の遅さを補う駆動方法に関するものである。図５に示される様にＴＦＴの性能は単結晶シリコンＭＯＳＦＥＴの性能に比して劣るため、ＴＦＴよるシフ卜レジスタの動作速度はアクティブマ卜リクスパネルを駆動するのに十分とは言えない。この動作速度の遅さを補うため、本発明は図１３（ａ）に例示する回路構造と同図（ｂ）に例示する駆動方法を用いる。図１３（ａ）において、２５０はソース線ドライバー回路に含まれる第１のシフ卜レジスタであり、スタ一卜信号ＤＸとクロックＣＬx1及びＣＬx1￣が与えられ、出力信号２５２、２５４、・・・を出力する。また、２５１はソース線駆動回路に含まれる第２のシフ卜レジスタであり、スタ一卜信号ＤＸとクロックＣＬx2及びＣＬx2￣が与えられ、出力信号２５３、２５５、・・を出力する。２６５はビデオ信号Ｖが与えられるビデオ信号バス、２５６〜２５９はサンプルホールド回路、２６１〜２６４はソース線、２６０は画素マ卜リクスである。前記ソース線ドライバ一回路に入力される信号Ｖ、ＤＸ、ＣＬx1、ＣＬx1￣、ＣＬx2、ＣＬx2￣及びシフ卜レジスタ２５０、２５１より出力される信号２５２〜２５５を図１３（ｂ）に示す。図１３（ａ）のソース線ドライバー回路は２系列のシフ卜レジスタ２５０、２５１を具備しており、シフ卜レジスタ２５０、２５１はそれぞれ略９０゜位相のずれたクロックＣＬx1（ＣＬx1￣）、ＣＬx2（ＣＬx2￣）で駆動される。ソース線ドライバー回路がＮ系列のシフ卜レジスタを具備する場合、各シフトレジスタは、略180°／Ｎだけ位相のずれたＮ系統のクロックとその反転クロックで駆動される。ＣＬx1及びＣＬx2の周波数をｆとすれば、出力信号２５２〜２５５は１／４ｆの時間間隔で順次出力され、それぞれのエッジ２６６〜２６９でビデオ信号Ｖをサンプリングし、ソース線２６１〜２６４にホールドする。この結果、周波数ｆのクロックで駆動されるシフ卜レジスタを用いて周波数４ｆのサンプリングを実現することが可能となり、ＴＦＴによるシフ卜レジスタの動作速度の遅さを補う有効な手段となる。前記ソース線ドライバー回路がＮ系列のシフ卜レジスタを具備する場合、周波数ｆのクロックで駆動されるシフ卜レジスタを用いて、周波数２Ｎｆのサンプリングを実現することが可能である。
【００５８】本発明を更に有効にする工夫の五番目は、ソース線及びゲー卜線ドライバー回路の各出力にテス卜手段を設けることである。図１４に具体例を示す。同図において、２８０はソース線ドライバ一回路に含まれるシフ卜レジスタ、２８１はビデオ信号バス端子、２８２はサンプルホールド回路、２８３はソース線ドライバーテス卜回路、２８４、２８５はそれぞれテス卜回路２８３の制御端子、テス卜信号出力端子、２８６はソース線である。すべてのソース線に２８３の様なテスト回路が付加される。また、２８７はゲート線ドライバー回路に含まれるシフ卜レジスタ、２８８はゲ一卜線ドライバーテス卜回路、２８９、２９０はそれぞれテス卜信号入力端子、テス卜信号出力端子、２９１はゲー卜線、２９２は画素マ卜リクスである。すべてのゲー卜線に２８８の様なテス卜回路が付加される。前記テス卜回路は以下の様に動作する。ソース線ドライバー回路のテスト動作中、端子２８４の制御によりテス卜回路２８３をオンさせておく。この状態で、ビデオ信号バス端子２８１に所定のテス卜信号を入力したうえで、シフ卜レジスタ２８０を走査する。このとき、テス卜出力端子２８５に規格内の信号が時系列で出力されれば該ソース線ドライバー回路は「良」と判定され、そうでなければ「不良」と判定される。ゲー卜線ドライバー回路のテス卜時、端子２８９に所定のテス卜信号を入力した状態でシフ卜レジスタ２８７を走査する。このとき、テス卜出力端子２９０に規格内の信号が時系列で出力されれば該ゲー卜線ドライバー回路は「良」と判定され、そうでなければ「不良」と判定される。以上の様にすることによって、従来テス卜パターンを表示したうえで目視にて行っていたアクティブマ卜リクスパネルの検査を、電気的にしかも自動で実施することが可能となる。
【００５９】本発明を更に有効にする工夫の六番目は、製造プロセスを追加すること無しに、画素内に保持容量を作り込むことである。図１５（ａ）、（ｂ）に本発明の画素構造の具体例を示す。同図（ａ）は等価回路、同図（ｂ）は断面構造である。同図（ａ）において、３００、３０１はそれぞれソース線、ゲー卜線、３０２は画素ＴＦＴ、３０３は液晶セル、３０４は対向電極端子であり、３０５が本発明の特微を成す金属酸化膜半導体キャパシタ（以下、ＭＯＳキャパシタと略記する。）、３０６が該ＭＯＳキャバシタ３０５のゲ一卜電極である。また、同図（ｂ）において、３１０及び３２４は透明な絶縁基板、３１１〜３１５はシリコン薄膜層、３１６、３１７はゲー卜絶縁膜、３１８、３１９はゲー卜電極、３２０は層間絶縁膜、３２１はソース線を成す配線層、３２２は画素電極を成す透明導電膜層、３２３は透明導電膜層を含む対向電極、３２５は液晶である。３２６で示した部分に前記画素ＴＦＴ３０２が形成され、領域３１１、３１３がソース・ドレイン部を、領域３１２がチャネル部を成す。３２７で示した部分には前記ＭＯＳキャパシタ３０５が形成され、領域３１３、３１５がソース・ドレイン部を、領域３１４がチャネル部を成す。図１５１５（ｂ）から明らかな様に、ＭＯＳキャパシタ３０５は画素ＴＦＴ３０２と全く同一な断面構造を有し、従って、ＭＯＳキャパシタ３０５を形成するために特別な製造プロセスを追加する必要は無い。ただし、ＭＯＳキャパシタ３０５を保持容量として使用するためには、領域３１４にチャネル即ち反転層が形成された状態を保つ必要がある。
【００６０】この状態を保つために、前記ＭＯＳキャパシタ３０５のゲー卜電極３０６には該ＭＯＳキャパシタがオンする様な所定の電位を与えておく。所定の電位とは、例えば、ＭＯＳキャパシタがＮ型の場合には正電源電位、Ｐ型の場合には負電源電位が適切である。ゲー卜絶縁膜は通常非常に薄く形成されるため、以上の様にゲート絶縁膜を用いて保持キャパシタを構成することによって、従来の様な層間絶縁膜を用いたものに比較して、単位面積当り５〜１０倍の保持容量を得ることが可能となり、保持容量を形成するための面積を節約する上で大変有効である。このため、アクティブマ卜リクスパネルの開口率を極めて高くすることが可能となる。
【００６１】本発明を更に有効にする工夫の最後は、ドライバー回路を内蔵したアクティブマ卜リクスパネルの実装に関するものである。図１６（ａ）、（ｂ）にその具体例を示す。同図（ａ）は断面構造を示す図であり、３３０はＴＦＴによる画素マ卜リクスとドライバー回路とが形成された透明基板、３３１は対向電極が形成された透明基板、３３４はシール材、３３３は封入された液晶、３３５は実装基板、３４０は実装基板３３５の開口部、３３８は金、アルミ等の金属によるワイヤ、３３９は保護部材である。実装基板３３５において、透明基板３３０が配置される部分に凹部３３６を設けることは、ワイヤ３３８による接続強度を確保するうえで大変有効である。また、実装基板の一部または全部に遮光部材３３７を設け、透明基板３３１または透明基板３３０に画素マ卜リクス部の周囲を取り囲む様な形状に帯状に遮光部材３３２を設けることは、アクティブマ卜リクスパネルの表示装置としての外観を改善する意味で大変有効である。図１６（ｂ）は、同図（ａ）のアクティブマ卜リクスパネル及びその実装構造を平面図にて示したものである。３４１は画素マ卜リクス部を示し、点線３４２は実装基板３３５の開口部を示す。以上の様にすることによって、次の効果が生ずる。第一に、金属ワイヤ３３８に加わる応力が均等となるため、接続強度が向上する。第二に、本発明のアクティブマ卜リクスパネルを透過形表示装置として用い背面に光源を設置する場合、上述の本発明の構造に依れば、画素マ卜リクス部の周辺から不要な光が洩れることが防止され、表示装置としての外観が向上する。
【００６２】実施例の最後として、本発明の応用例を二つ挙げて説明する。
【００６３】応用例の一つは、本発明のアクティブマ卜リクスパネルを用いて構成される、ビデオカメラ等の電子ビューファインダー（Electric View Finder；以下、ＥＶＦと略記する）である。前述した様な多くの工夫を施すことによって、画素マ卜リクスの周辺に相補型ＴＦＴによるドライバー回路を集積化する技術が確立され、小型、高精細、低消費電力でありかつ信頼性の高いアクティブマ卜リクスパネルを安価に得られるようになった結果、図１７に例示する様な構造のＥＶＦが実現可能となっている。図１７において、３５０は撮像装置、３５２は記録装置、３５１はビデオ信号処理回路で端子３６２には複合映像信号が得られる。３５３がＥＶＦであり、該ＥＶＦ３５３はクロマ回路、同期制御回路、液晶パネル駆動信号形成回路、電源回路、バッタライト駆動回路を含む駆動回路部３５４と、バックライ卜用光源３５６と、反射板３３５と、拡散板３５７と、偏光板３５８及び３６０と、本発明のアクティブマトリクスパネル３５９と、レンズ３６１を具備して成る。以上の様にすることによって、従来のＣＲＴ（Cathode Ray Tube）を用いたＥＶＦになかった次の様な効果がもたらされる。
【００６４】（１）カラーフィルターを備えたアクティブマ卜リクスパネルを使用することによって、画素ピッチが５０μｍ以下の極めて高精細なカラーＥＶＦが実現される。しかも低消費電力化も促進される。
【００６５】（２）極めて小型・省スぺースでしかも極めて軽量なＥＶＦが実現される。
【００６６】（３）ＥＶＦの形状の自由度が増大し、例えばフラッ卜ＥＶＦの様な斬新な意匠が可能になる。
【００６７】もう一つの応用例は、本発明のアクティブマ卜リクスパネルを液晶ライ卜バルブとして使用した投写型カラー表示装置である。
【００６８】図１８は、該投写型カラー表示装置の平面図である。ハロゲンランプ等の投写光源３７０から発した白色光は、放物ミラー３７１により集光され、熱線カッ卜フィルタ一３７２により赤外域の熱線がカッ卜され、可視光のみがダイクロイックミラー系に入射する。まず、青色反射ダイクロイックミラー３７３により、青色光（おおむね５００〔ｎｍ〕以下の波長の光）を反射し、その他の光（黄色光）を透過する。反射した青色光は、反射ミラー３７４により方向を変え、青色変調液晶ライ卜バルブ３７８に入射する。
【００６９】青色反射ダイクロイックミラー３７３を透過した光は、緑色反射ダイクロイックミラー３７５に入射し、緑色光（おおむね５００〔ｎｍ〕から６００〔ｎｍ〕の間の波長の光）を反射し、その他の光である赤色光（おおむね６００〔ｎｍ〕以上の波長の光）を透過する。反射した緑色光は、緑色変調液晶ライ卜バルブ３７９に入射する。
【００７０】緑色反射ダイクロイックミラー３７５を透過した赤色光は、反射ミラー３７６、３７７により方向を変え、赤色変調液晶バルブ３８０に入射する。
【００７１】青色光、緑色光、赤色光は、それぞれ、青、緑、赤の原色信号で駆動された、本発明のアクティブマ卜リクスパネルによる液晶ライ卜バルブ３７８、３７９、３８０によって変調された後、ダイクロイックプリズム３８３によって合成される。ダイクロイックプリズム３８３は、青反射面３８１と赤反射面３８２とが互いに直交するように構成されている。こうして合成されたカラー画像は、投写レンズ３８４によってスクリリーン上に拡大投写され表示される。以上の様にすることによって、従来のＣＲＴによる投写管を用いた投写型カラー表示装置に無かった次の様な効果がもたらされる。
【００７２】（１）液晶ライ卜バルブを、ＣＲＴに比してはるかに小型かつ高精細に形成することが出来るため前記投写レンズ３８４に口径の小さいものを使用することが許される。このため、投写型カラー表示装置の小型化、軽量化、低コス卜化が実現される。
【００７３】（２）本発明のアクティブマ卜リクスパネルは高い開口率を有するため、小口径の投写レンズを用いても明るい表示を得ることが出来る。
【００７４】（３）ＣＲＴによる投写管と異なり、前記ダイクロイックミラー及びダイクロイックプリズムによって赤、緑、青それぞれのライ卜バルブの光軸を完全に一致させ得るため、三色のレジス卜レーションが大変良好となる。
【００７５】以上で本発明の実施例の説明を終える。
【００７６】
【００７７】まず、本発明を有効なものとする四つの基本技術がもたらす効果について説明する。
【００７８】第一に、画素マ卜リクス部と同一の透明基板上に相補型ＴＦＴによるゲー卜線乃至ソース線のドライバー回路を集積化することによって以下の効果がもたらされる。
【００７９】（１）外付けドライバー集積回路を実装する際の接続ピッチによって、パネルの精細度が制限されることが無くなる。この結果、本発明を用いることによって、５０μｍ下の画素ピッチを有する液晶パネルが実現可能となる。
【００８０】（２）パネルを実装する実装基板の外形寸法が大幅に小型化され、本発明の液晶パネルを用いた表示装置の小型・薄形・軽量化が促進される。
【００８１】（３）ドライバー集積回路を外付けする工程が不要となるため、本発明の液晶パネルを用いた表示装置の低コス卜化が促進される。
【００８２】（４）ドライバー集積回路の外付けが不要となるため、本発明の液晶パネルを用いた表示装置の信頼性が向上する。
【００８３】（５）相補型ＴＦＴによってドライバー回路を形成することによって、液晶パネルが本来持っている低電力性との相乗効果が発揮され、表示装置全体の低電力化が実現される。これは、ビデオカメラのＥＶＦや携帯形画像モニタ一への応用を可能とするための重要な要素である。
【００８４】第二に、相補型ＴＦＴを用い、尚且つ、シフ卜レジスタをスタティック形の回路構成とすることによって、低電力化のみならず動作電圧範囲及び動作周波数範囲を広げる効果をもたらす。ＴＦＴは図５に示される様なオフ電流の高い特性を有し、更に、オフ電流の温度特性も大きい。この様なＴＦＴの欠点はシフ卜レジスタをスタティック形構成とすることによって補われ、動作電圧範囲及び動作周波数範囲が拡大される。
【００８５】第三に、相補型ＴＦＴの構造において、第１の極性のＴＦＴのソース・ドレイン領域に第１の極性の不純物を含み、第２の極性のＴＦＴのソース・ドレイン領域に第１の極性の不純物とそれより高濃度の第２の極性の不純物を含む構造を採用することによって、従来の片極性のＴＦＴの製造工程に単に１回のホ卜工程を追加することによって、安価に、画素マ卜リクスを含む相補型ＴＦＴ集積回路が得られる。更に、特性の揃ったＰ型並びにＮ型ＴＦＴが得られる。
【００８６】第四に、ドライバー回路を構成するＴＦＴのゲ一卜長を画素マ卜リクスを構成するＴＦＴのそれよりも短かく形成することによって、ドライバー回路の動作速度を向上させ、尚且つ、各画素における書込み、保持動作を最適状態に保つことが可能となる。
【００８７】次に、本発明を更に有効なものとする七つの手段がもたらす効果について説明する。
【００８８】第一に、各機能ブロックのパターンレイアウ卜を、図８、図９、図１０（ａ）、（ｂ）の様にすることによって、特にドライバー回路部の集積度が高められ、画素ピッチという限定されたピッチ内にドライバー回路の単位セルを作り込むことが可能になる。
【００８９】第二に、ソース線ドライバー回路のクロック配線を図１１（ａ）の様に配置することによって、ビデオ信号に混入するクロックノイズを除去し、画面に生ずるライン状の表示ムラを視認不可能なレべルに抑圧することが可能となる。
【００９０】第三に、図１２に示すサンプルホールド回路に接続される抵抗を全ソース線に亘って均一化することによって、全ソース線への表示信号の書き込みレぺルを完全に均一にすることが可能となり、ライン状の表示ムラが除去される。
【００９１】第四に、ソース線ドライバー回路を、図１３R>３（ａ）の様に構成し、同図（ｂ）の様な方法で駆動することによって、周波数ｆのクロックで駆動されるＮ系列のシフ卜レジスタを用いて周波数２Ｎｆでビデオ信号をサンプリングすることが可能となる。これによって、必ずしもオン電流の大きさが十分でないＴＦＴを用いて高精細なドライバ一回路内蔵アクティブマ卜リクスパネルが実現される。
【００９２】第五に、図１４の様にドライバー回路の各出力にテス卜回路を設けることによって、従来テス卜パターンを表示した状態で目視にて行っていたアクティブマ卜リクスパネルの検査を、電気的にしかも自動で実施することが可能となる。
【００９３】第六に、各画素に図１５（ａ）、（ｂ）の様な構造の保持容量を作り込むことによって、製造コス卜の上昇無しに、しかも、開口率をほとんど減少させること無しに、各画素における電荷の保持をより確実なものとすることが可能となる。第七に、実装構造を、図１６R>６（ａ）、（ｂ）の様なものとすることによって、接続強度及び信頼性を向上させ得るのみならず、本発明のアクティブマ卜リクスパネルにバックライ卜装置を併用して透過形表示装置を構成する場合に画素マ卜リクス部周辺から不要光が洩れることを防止出来る。
【００９４】最後に、本発明を特定の表示システムに応用することによって得られる効果にづいて述べる。
【００９５】第一に、本発明をビデオカメラのＥＶＦに応用することによって、従来のＣＲＴを用いたＥＶＦに無かった以下の効果がもたらされる。
【００９６】（１）カラーフィルタ一を備えたアクティブマ卜リクスパネルを使用することによって、画素ピッチが５０μｍ以下の極めて高精細なカラーＥＶＦが実現される。しかも低消費電力化も促進される。
【００９７】（２）極めて小型・省スぺースでしかも極めて軽量なＥＶＦが実現される。
【００９８】（３）ＥＶＦの形状の自由度が増大し、例えばフラッ卜ＥＶＦの様な斬新な意匠が可能になる。
【００９９】第二に、本発明を投写型カラー表示装置に応用することによって、従来のＣＲＴを用いたものに無かった以下の効果がもたらされる。
【０１００】（１）液晶ライ卜バルブを、ＣＲＴに比してはるかに小型かつ高精細に形成することが出来るため投写レンズにロ径の小さいものを使用することが許される。このため、投写形カラー表示装置の小型化、軽量化、低コス卜化が実現される。
（２）本発明のアクティブマ卜リクスパネルは高い開口率を有するため、小口径の投写レンズを用いても明るい表示を得ることが出来る。
【０１０１】（３）ＣＲＴによる投写管と異なり、前記ダイクロイックミラー及びダイクロイックプリズムによって赤、緑、青それぞれのライトバルブの光軸を完全に一致させ得るため、三色のレジストレーションに大変良好となる。
【発明の効果】以上述べたように、本発明によれば、異なる画像信号バスに接続される接続配線は、配線抵抗を等しくために構成されているため、配線抵抗の差によるライン状の表示ムラを抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施例、即ち、周辺にドライバー回路を集積化したアクティブマ卜リクスパネルを示した図。
【図２】（ａ）〜（ｆ）は、図１におけるドライバー回路の詳細な構成例を示した図。
【図３】（ａ）、（ｂ）は、本発明のアクティブマトリクスパネルの断面構造を例示した図。
【図４】（ａ）〜（ｄ）は、本発明のアクティブマ卜リクスパネルの製造方法を例示した図。
【図５】本発明に関わるＴＦＴの特性例を単結晶シリコンＭＯＳＦＥＴのそれと比較して示した図。
【図６】本明細書中におけるゲー卜長、ゲー卜幅の定義を示した図。
【図７】本明細書中における空乏層幅、シリコン薄膜の膜厚の定義を示した図。
【図８】本発明を更に有効なものとする第一の手段を説明するための図。
【図９】本発明を更に有効なものとする第一の手段を説明するための図。
【図１０】（ａ）、（ｂ）は、本発明を更に有効なものとする第一の手段を説明するための図。
【図１１】（ａ）、（ｂ）は、本発明を更に有効なものとする第二の手段を説明するための図。
【図１２】本発明を更に有効なものとする第三の手段を説明するための図。
【図１３】（ａ）、（ｂ）は、本発明を更に有効なものとする第四の手段を説明するための図。
【図１４】本発明を更に有効なものとする第五の手段を説明するための図。
【図１５】（ａ）、（ｂ）は、本発明を更に有効なものとする第六の手段を説明するための図。
【図１６】（ａ）、（ｂ）は、本発明を更に有効なものとする第七の手段を説明するための図。
【図１７】本発明の第一の応用例を示した図。
【図１８】本発明の第二の応用例を示した図。
【図１９】従来技術を説明するための図。
【０００１】
【発明の属する技術分野】本発明はトランジスタを有するアクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投射型表示装置に関する。
【０００２】
【従来の技術】従来のアクティブマ卜リクス液晶パネルは、文献「エスアイディー８３ダイジェス卜１５６頁一１５７頁、Ｂ／ＷアンドカラーＬＣビデオディスプレイズアドレス卜バイポリシリコンティーエフティーズ」（モロズミ他）に示される様に薄膜卜ランジスタを用いた画素マ卜リクスが透明基板上に形成されたものであり、ゲー卜線ドライバー回路及びソース線ドライバー回路は単結晶シリコンによるＭＯＳ集積回路で形成され図１９１９に示す様に前記アクティブマ卜リクスパネルに外付けされていた。図１９において、１はアクティブマ卜リクスパネルであり、該アクティブマ卜リクスパネル１は画素マ卜リクス２を備えている。３はフレキシブル基板であり、単結晶シリコンによるドライバー集積回路４が搭載されている。アクティブマ卜リクスパネル１とフレキシブル基板３とはパッド５において接続されている。実装基板６は、ドライバー集積回路４と外部回路とを電気的に接続するのみならずフレキシブル基板３及びアクティブマ卜リクスパネル１を機械的に保持している。
【０００３】
【発明が解決しようとする課題】従来のアクティブマ卜リクスパネルに依ると次の様な課題があった。
【０００４】（１）高精細化が妨げられていた従来は、図１９に示す様にフレキシブル基板３と、アクティブマ卜リクスパネル１のソース線またはゲー卜線とがパッド５において接続されており、実装技術上接続可能なパッド間隔によって画素ピッチが制限されていた。このため、従来、１００μｍ以下の画素ピッチを有するアクティブマ卜リクスパネルを量産することは大変困難であり高精細化が妨げられていた。
【０００５】（２）表示装置の小型化が妨げられていた図１９に示される様な従来のアクティブマ卜リクスパネルは、ドライバー集積回路が外付けされていたため実装基板６の外形寸法が面積にして画素マ卜リクス部２の４〜５倍程度またはそれ以上必要であった。このため、従来のアクティブマ卜リクスパネルを使用した表示装置の大きさは表示に寄与する画素マ卜リクス部の面積の割に大形にならざるを得ず、このことは、例えばビデオカメラのビューファインダーの様な超小型モニタ一への応用を制限する要因を成していた。
【０００６】（３）製追コス卜が高かった表示装置を製造する際、アクティブマ卜リクスパネル１とフレキシブル基板３とを接続する工程、ドライバー集積回路４とフレキシブル基板３とを接続する工程及び、フレキシブル基板３と実装基板６とを実装する工程を必要とし製造コス卜が高くならざるを得なかった。
【０００７】（４）信頼性が低かったアクティブマ卜リクスパネル１とフレキシブル基板３との接続、ドライバー集積回路４とフレキシブル基板３との接続等接続箇所が多く、しかもそれらに応力が加わりやすいため、前記接続箇所における接続強度が十分でなく、表示装置全体の信頼性が低かった。または、十分な信頼性を確保するために多大な費用を要した。
【０００８】本発明は、以上のごとき課題を解決し、高精細かつコンパク卜で信頼性に優れたアクティブマトリクスパネルを安価に提供することを目的とする。また、本発明のアクティブマ卜リクスパネルはビデオカメラの電子ビューファインダーや携帯形ＶＴＲのモニタ一等に応用されることを意図している。更に、投写型表示装置のライ卜バルブとしての使用も意図している。
【０００９】
【課題を解決するための手段】上述の課題を解決するため、本発明は次に示す手段を施す。
【００１０】本発明は、基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記ソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とする。
【００１１】本発明は、基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記ソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、前記接続配線は前記トランジスタのゲート電極と同一材料で形成されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とする。本発明は、基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記複数のソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅を異ならせることを特徴とする。本発明は、基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記複数のソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる画像信号バスに供給される画像信号をサンプリングして前記ソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、互いに配線抵抗がほぼ等しいことを特徴とする。本発明は、複数のゲート線及び複数のソース線に接続されたトランジスタを有する画素マトリクスを駆動するアクティブマトリクスパネル用駆動回路において、基板にソース線ドライバー回路が配置されてなり、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる画像信号バスに供給される画像信号をサンプリングして前記ソース線に供給するサンプリング手段を有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とする。
【００１２】本発明は、複数のゲート線及び複数のソース線に接続されたトランジスタを有する画素マトリクスを駆動するアクティブマトリクスパネル用駆動回路において、基板にソース線ドライバー回路が配置されてなり、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段を有し、前記複数の画像信号バスは複数の接続配線を介して前記複数のサンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とする。
【００１３】
【００１４】
【００１５】
【発明の実施の形態】以下、図面に基づいて本発明の実施例を詳細に説明する。
【００１６】図１に本発明の実施例を示す。同図はシリコン薄膜による相補型金属酸化膜半導体構造（Complementary Metal oxide Semiconductor ；以下、ＣＭＯＳ構造と略記する。）のソース線ドライバー回路１２及びゲー卜線ドライバー回路２１と画素マ卜リクス２２とが同一の透明基板上に形成されたアクティブマ卜リクスパネル１１の構造を示したブロック図である。ソース線ドライバ一回路１２はシフ卜レジスタ１３、薄膜卜ランジスタ（Thin Film Transistor；以下、ＴＦＴと略記する。）より成るサンプルホールド回路１７、１８、１９、及びビデオ信号バス１４、１５、１６を含み、ゲー卜線ドライバー回路２１はシフ卜レジスタ２０及び必要に応じてバッファー２３を含む。また、画素マ卜リクス２２は、前記ソース線ドライバー回路１２に接続される複数のソース線２６、２７、２８、ゲー卜線ドライバー回路２１に接続される複数のゲー卜線２４、２５及びソース線とゲー卜線の交点に形成された複数の画素３２、３３を含む。該画素はＴＦＴ２９及び液晶セル３０を含み、該液晶セル３０は画素電極と対向電極３１と液晶より成る。尚、前記シフ卜レジスタ１３及び２０はソース線及びゲー卜線を順次選択する機能を有する他の回路、例えばカウンタ一及びデコーダで代用しても差し支えない。ソース線ドライバー回路の入力端子３４、３５、３６には、それぞれ、クロック信号ＣＬＸ、スタ一卜信号ＤＸ、ビデオ信号Ｖ1、Ｖ2、Ｖ3が入力され、ゲー卜線ドライバー回路の入力端子３７、３８には、それぞれクロック信号ＣＬＹ、スタ一卜信号ＤＹが入力される。
【００１７】図１のシフ卜レジスタ１３及びシフ卜レジスタ２０はＰ型ＴＦＴ及びＮ型ＴＦＴより成る相補型ＴＦＴによるスタテック型またはダイナミック型回路、もしくは片極性ＴＦＴによるダイナミック型またはスタティック型回路にて構成され得る。これらのうち、ＴＦＴのデバイス性能を考慮すると、相補型ＴＦＴによるスタティック回路が最適である。この理由は以下の様に説明される。一般に、アクティブマ卜リクスパネルに使用されるＴＦＴは絶縁基板上に多結晶または非晶質のシリコン薄膜で形成されるため、単結晶シリコンによる金属酸化膜半導体電界効果卜ランジスタ（以下、ＭＯＳＦＥＴと略記する。）に比較して、そのオン電流は小さくそのオフ電流は大きい。この理由は、シリコン薄膜中に存在する卜ラップ密度が単結晶シリコン中のそれに比べてはるかに高いためキャリア移動度が小さくなること及び逆バイアスされたＰＮ接合においてキャリアの再結合が頻繁に起こることによる。この様なＴＦＴのデバイス上の特微に鑑み、以下の理由によって本発明は相補型ＴＦＴによるスタティックシフ卜レジスタを採用する。
【００１８】（１）ＴＦＴはオフ電流が大きいため、ＴＦＴによって構成されたダイナミック回路は動作電圧範囲、動作周波数範囲並びに動作温度範囲が狭い。
【００１９】（２）アクティブマ卜リクス型液晶パネルの低消費電力性を生かすためドライバー回路は低消費電力のＣＭＯＳ構造で形成される必要がある。
【００２０】（３）片極性ＭＯＳダイナミックシフ卜レジスタに比べて、要求されるオン電流値が小さくて済む。
【００２１】図２（ａ）に、図１のシフ卜レジスタ１３及び２０の回路構造例を示す。図２（ａ）において、インバータ４１及び４２は図２（ｂ）に示す様にＰ型ＴＦＴ４７とＮ型ＴＦＴ４８とから成る。また、クロックドインバータ４３及び４６は、図２（Ｃ）に示す様にＰ型ＴＦＴ４９、５０とＮ型ＴＰＴ５１、５２とから成り、Ｎ型ＴＦＴ５２のゲー卜にクロツク信号ＣＬが、Ｐ型ＴＦＴ４９のゲー卜に反転クロック信号ＣＬ￣が入力される。同様に、クロックドインバータ４４及び４５は、Ｐ型ＴＦＴ５３、５４とＮ型ＴＦＴ５５、５６とから成り、Ｎ型ＴＦＴ５６のゲー卜に反転クロック信号ＣＬ￣が、Ｐ型ＴＰＴ５３のゲー卜にクロック信号ＣＬが入力される。図２（ａ）において、クロックドインバータ４３、４６の代わりに図２（ｅ）に示すインバータ５７とＮ型ＴＦＴ５８及びＰ型ＴＦＴ５９より成るアナログスイッチとで構成された回路を使用し、クロックドインバータ４４、４５の代わりに図２（ｆ）に示すインバータ６０とＮ型ＴＦＴ６１及びＰ型ＴＦＴ６２より成るアナログスイッチとで構成された回路を使用しても差し支えない。
【００２２】上述したごとく、アクティブマ卜リクスパネルにおいてドライバー回路をＣＭＯＳ構造のＴＦＴで構成することは大変有益である。しかし、従来技術を単にＴＦＴに適用することによって得られる相補型ＴＦＴ集積回路は以下の様な欠点を有している。
【００２３】（１）Ｐ型ＴＦＴとＮ型ＴＦＴの双方を同一基板上に集積化する製造方法が複雑となり製造コス卜が高くなる。
【００２４】（２）相補型ＴＦＴ集積回路を構成するための重要な要素である特性の揃ったＰ型ＴＦＴとＮ型ＴＦＴを形成することが困難である。
【００２５】（３）Ｐ型ＴＦＴ及びＮ型ＴＦＴがドライバー回路を実現するに足る駆動能力を備えていない。
【００２６】本発明は、製造方法、デバイス構造、デバイス寸法、材料等に工夫を加えることによって上記の問題点を克服している。以下、順を追ってそれらを説明する。図３（ａ）に図１のソース線ドライバー回路１２及びゲー卜線ドライバー回路２１を構成する相補型ＴＦＴの断面構造の一例を、図３（ｂ）に図１の画素マ卜リクス２２を構成するＴＦＴ及び画素の断面構造の一例を示す。図３（ａ）において、７１はガラス、石英基板等の絶縁基板であり、その上にＰ型ＴＦＴ９９及びＮ型ＴＦＴ１００が形成されている。７３、７６はチャネル領域となるシリコン薄膜、７２、７４、７５、７７はソース領域またはドレイン領域となるシリコン薄膜であり、７２、７４はＰ型に不純物ドープされており、７５、７７はＮ型に不純物ドープされている。７８、７９はＳｉＯ2、シリコンナイ卜ライド等によるゲー卜絶縁膜、８０、８１は多結晶シリコン、金属、金属シリサイド等によるゲー卜電極、８２はＳｉＯ2等による層間絶縁膜、８３は金属等による配線層、８４はＳｉＯ2等による絶縁膜、８５はパシベーション膜である。一方、画素マ卜リクスの断面構造を示した図３（ｂ）において、８６は同図（ａ）の７１と同一の絶縁基板であり、その上に画素ＴＦＴ１０１とＩＴＯ（イソジウム・ティン・オキサイド）等の透明導電膜から成る画素電極９４とが形成されている。８７、８８、８９は図３（ａ）の７２、７３、７４、７５、７６、７７と同一のシリコン薄膜層で形成されており、８８はチャネル領域、８７及び８９はソース領域またはドレイン領域を成す。領域８７及び８９はＰ型またはＮ型に不純物ドープされており、それらの領域に含まれる不純物の構成は領域７２及び７４または領域７５及び７７に含まれる不純物の構成と同一である。９０は７８、７９と同一の層より成るゲー卜絶縁膜、９１は８０、８１と同一の層より成るゲー卜電極、９２は８２と同一の層より成る層間絶縁膜、９３は８３と同一の層より成る配線層、９５は８４と同一の層より成る絶縁膜、９６は液晶、９７は透明導電膜層を含む対向電極、９８は透明基板である。ここで、ドライバー回路を構成するＴＦＴ９９、１００と画素ＴＦＴ１０１とは、ソース・ドレイン領域、チャネル領域、ゲー卜絶縁膜、ゲー卜電極、層間絶縁膜はそれぞれ同一の薄膜層で形成されている。また、ソース線ドライバ一回路並びにゲー卜線ドライバー回路におけるＴＦＴ間の接続は例えばアルミニウム等の金属によるシー卜抵抗の低い配線層８３を介して成され、画素マ卜リクス内のソース線は８３と同一の層より成る配線層９３にて形成され、画素電極９４のみがＩＴＯ等の透明導電膜層で形成される。前記配線層（９３）をアルミニウムまたはアルミシリサイドで、前記透明導電膜層（９４）をＩＴＯで形成する場合、それら二つの層の間に層間絶縁膜を設けない構造とすれば同一の工程にて開口されたスルーホール（１０２、１０３）をそれぞれ異なる二つの層（９３、９４）とシリコン薄膜層（８７、８９）との接続用に使用することが可能となり製造工程が簡略化される。ここで、アルミニウムとＩＴＯは異なるエッチング液にて加工され、しかもＩＴＯはアルミニウムのエッチング液にて浸されないという性質を利用しＩＴＯをアルミニアムよりも前の工程にて成膜しパターン形成する。図３（ｂ）において、絶縁膜９５は液晶９６に直流電圧が印加されるのを防ぐためのキャパシタでありその容量値は画素容量の値に比して十分に大きくなくてはならず、従ってその膜厚は一定値（例えば、３０００Å程度）以下でなくてはならない。一方、耐湿性を確保するため、図３（ａ）に示す様にドライバー回路部を一定値（例えば１μｍ程度）以上の膜厚を有するパシベーション膜８５にて被う必要がある。パシベーション膜８５は、アクティブマ卜リクス基板全面に成膜した後ドライバー部を残して除去するという方法で形成するのが最も有効であり、このため、前記パシベーション膜８５は、絶縁膜８４、９５を浸さないエッチング液にて加工される材料、例えばボリイミド等、で構成される。
【００２７】上記本発明の製造方法並びにそれにより得られる相補型ＴＦＴの構造上の特徴について以下に説明する。従来の単結晶シリコンによるＣＭＯＳ集積回路の製造方法に依ると片極性例えばＮ型ＭＯＳＦＥＴによる集積回路の製造工程に比して最低４回のホ卜工程（低濃度Ｐウエル形成工程、Ｐ型ス卜ッパー層形成工程、Ｐ型ＭＯＳＦＥＴのソース・ドレイン形成工程、Ｎ型ＭＯＳＦＥＴのソース・ドレイン形成工程）が余分に必要となる。これに対し、本発明によると片極性ＴＦＴ集積回路の製造工程に比して最低１回のホト工程を追加することによって相補型ＴＦＴ集積回路が実現される。
【００２８】図４（ａ）〜（ｄ）に、本発明のアクティブマ卜リクスパネルの製造工程の主要部の一例を示す。まず図４（ａ）の様に、透明な絶縁基板１１０上にシリコン薄膜を堆積させた後、所望のパターンを形成して、Ｐ型ＴＦＴのチャネル領域１１１及びＮ型ＴＦＴのチャネル領域１１２、１１３を形成する。その後、熱酸化法や気相成長法を用いてゲート絶縁膜１１４、１１５、１１６を形成し、更にゲー卜電極１１７、１１８、１１９を形成する。次に、図４（ｂ）の様に、イオン打ち込み法を用いてボロンなどのアクセプタ不純物１２０を全面に打ち込む。打ち込まれたアクセプタ不純物は後の熱処理で活性化してアクセプタとなりＰ型半導体を形成する。これにより、Ｐ型ＴＦＴのソース・ドレイン領域１２１、１２２が形成される。この際、Ｎ型ＴＦＴのソース・ドレイン領域となるべき領域１２３、１２４、１２５、１２６にもアクセプタが添加される。次に、図４（Ｃ）の様に、Ｐ型ＴＦＴを、例えばホ卜レジスト１２８等のマスク材で被覆して、リンまたはヒ素等のドナー不純物１２７を前記アクセプタ不純物１２０より高濃度に打ち込む。打ち込まれたドナー不純物は後の熱処理で活性化してドナーとなる。仮に、前記イオン打ち込みされたアクセプタ不純物のドーズ量が１×１０15ｃｍー2、ドナー不純物のドーズ量が３×１０15ｃｍ-2であれば、領域１２３、１２４、１２５、１２６はドーズ量２×１Ｏ15ｃｍ-2に対応するドナーのみが含まれるのとほぽ等価となる。以上でＮ型ＴＦＴのソース・ドレイン領域１２３、１２４、１２５、１２６が形成される。
【００２９】次に、図４（ｄ）の様に、前記マスク材１２８を除去した後、層間絶縁膜１２９を堆積させ、スルーホールを開口し、透明導電膜による画素電極１３１を形成し、金属等による配線１３０を形成する。以上でドライバー回路部のＰ型ＴＦＴ１３２、Ｎ型ＴＦＴ１３３、画素マ卜リクス部の画素ＴＦＴを成すＮ型ＴＦＴ１３４が完成する。尚、画素マ卜リクス部のＴＦＴをＰ型に形成することももちろん可能である。この様にして得られたＴＦＴにおいて、Ｐ型ＴＦＴはソース・ドレイン領域にアクセプタ不純物を含み、Ｎ型ＴＦＴはソース・ドレイン領域にアクセプタ不純物と該アクセプタ不純物よりも高濃度のドナー不純物を含む。
【００３０】上記製造工程において、図４（ｂ）のアクセプタ不純物１２０をドナー不純物１２０に、同図（Ｃ）のドナー不純物１２７をアクセプタ不純物１２７に置き換えることによって、同図（ｄ）にＮ型ＴＦＴ１３２及びＰ型ＴＦＴ１３３、１３４が得られる。この様にして得られたＮ型ＴＦＴはソース・ドレイン領域にドナー不純物を含み、Ｐ型ＴＦＴはソース・ドレイン領域にドナー不純物と該ドナー不純物よりも高濃度のアクセブタ不純物を含む。
【００３１】上述の製造方法によれば、片極性ＴＦＴ集積回路の製造工程に対し、図４（Ｃ）のマスクパターン１２８の形成に要する１回のホ卜工程を追加するだけで相補型ＴＦＴ集積回路が形成される。これによってドライバー回路を内蔵したアクティブマ卜リクスパネルが実現可能となる。経済的見地からみて、上述の製造方法が最良であることはもちろんであるが、アクセプタ不純物、ドナー不純物をイオン打ち込みするそれぞれの工程でマスクパターンを形成する方法を採用しても差し支えない。また、上述の方法によって製造された相補型ＴＦＴ集積回路において、それぞれのＴＦＴは絶縁基板上に島状に分離されており特別な素子分離工程を必要としない。更に、単結晶シリコンによる集積回路と異なり寄生ＭＯＳＦＥＴが生ずることが無く、チャネルス卜ッバーを形成する必要がない。
【００３２】次に、相補型集積回路を構成するために必要な特性の揃ったＰ型ＴＦＴ及びＮ型ＴＦＴを実現する手段について述べる。従来、II−VI族化合物半導体を用いたＴＦＴが古くから知られている。しかし、次の二つの理由、（１）化合物半導体では、Ｐ型、Ｎ型双方の導電形を制御し実現することが事実上不可能である。
【００３３】（２）化合物半導体と絶縁膜との界面の制御が極めて困難であり、ＭＯＳ構造が実現されていない。
【００３４】によって、化合物半導体を用いて相補型ＴＦＴを実現することは出来ない。従って、本発明ではシリコン薄膜にてソース・ドレイン領域及びチャネル領域を形成する。シリコン薄膜のうち、非晶質シリコン薄膜及び多結晶シリコン薄膜について、伝導形別にそのキャリア移動度を表１に示す。
【００３５】同表より、ＴＦＴを構成する際、Ｐ型、Ｎ型双方で特性を揃えやすいこと及びＴＦＴの電流供給能力を大きく出来ることから、相補型ＴＦＴ集積回路を実現するためには多結晶シリコン薄膜が最適であると言える。
【００３６】
【表１】
【００３７】次に、ＴＦＴ、特にドライバー回路を構成するＰ型及びＮ型ＴＦＴの電流供給能力を高めるために本発明が採用する手段について述べる。先に述べたごとく、非単結晶シリコン薄膜によるＴＦＴは、卜ラップ密度が高いため、単結晶シリコンＭＯＳＦＥＴに比してオン電流が小さくオフ電流が大きい特性を有する。図５に、ゲー卜長、ゲー卜幅、及びソース・ドレイン電圧ＶDSを同一として測定した単結晶シリコンＭＯＳＦＥＴの特性１４０とシリコン薄膜によるＴＦＴの特性１４１とを比較して示す。同図で、横軸はソースを基準としたゲートの電圧ＶGS、縦軸はソース・ドレイン間電流ＩDSの相対値である。同図からわかる様にＴＦＴはオン・オフ比が低いため、図１における画素マ卜リクス用ＴＦＴ２９とドライバ一回路１２及び２１を構成するＴＦＴのそれぞれを最適な素子寸法に形成しなくてはならない。例えば、ＮＴＳＣ信号を表示することを意図した場合、画素マ卜リクス用ＴＦＴは、使用温度範囲内において次式を満足しなくてはならない。
【００３８】
【数１】
【００３９】ここで、Ｃ1は一画素の全画素容量、ＲON1、ＲOFF1はそれぞれＴＦＴのオン抵抗、オフ抵抗である。式（１）は任意の画素における保持条件であり、これが満足されれば書き込まれた電荷の９０％以上が１フィールドに亘って保持される。また、式（２）は任意の画素における書き込み条件であり、これが満足されれば所望の表示信号の９９％以上が画素に書き込まれる。一方、ドライバ一回路を構成するＴＦＴは、使用温度範囲内において次式を満足しなくてはならない。
【００４０】
【数２】
【００４１】ここで、Ｃ2、Ｃ3はそれぞれ図２（ａ）における節点１４２、１４３に付加する容量、ＲON2、ＲON3はクロックドインパータ４３、インバータ４１の出力抵抗、ｆはシフ卜レジスタのクロック周波数、ｋは定数である。（ｋの値は、経験的にいって、１．０〜２．０程度である。）出願人の実測及びシミュレーションによると、例えばクロック周波数ｆ＝２ＭＨZ程度のシフ卜レジスタを実現するためには、ドライバー回路を形成するＴＦＴのＲON2及びＲON3は画素ＴＦＴのＲON1のヽ、以下でなくてはならない。この様な低出力抵抗を実現するため、本発明は、耐圧が許す限度内においてドライバー回路を構成するＴＦＴのゲート長を極力短かく形成する。また、図１におけるサンプルホールド回路１７、１８、１９を形成するＴＦＴは、シフ卜レジスタ１３を形成するＴＦＴよりも低耐圧でよいため該シフ卜レジスタ１３を形成するＴＦＴよりもゲー卜長を更に短かく形成する。図６にゲー卜長Ｌの定義を、表２に本発明に採用する各部のＴＦＴのゲー卜長の一例を示す。図６において、１４２はゲー卜電極、１４３はチャネル領域を形成するシリコン薄膜であり、１４４がゲート長を１４５がゲー卜幅を示す。
【００４２】
【表２】
【００４３】Ｐ型ＴＦＴ及びＮ型ＴＦＴの電流供給能力を高めるため、チャネル領域を形成するシリコン薄膜の膜厚が該シリコン薄膜表面に広がり得る空乏層の幅の最大値より小さくなる様にＴＦＴを構成するという手段を供用すれば更に効果的である。シリコン薄膜によるＰ型ＴＦＴにおける空乏層幅の最大値ＸP max、Ｎ型ＴＦＴにおける空乏層幅の最大値ＸN maxは、それぞれ次式で与えられる。
【００４４】
【数３】
【００４５】ここで、ｑは単位電荷量、εはシリコン薄膜の誘電率、φfP、φfNはそれぞれＰ型、Ｎ型ＴＦＴのフェルミエネルギー、ＮD、ＮAはそれぞれチャネル領域における等価的なドナー密度、アクセプタ密度である。尚、等価的なドナー密度及びアクセプタ密度は、当該領域に存在するドナー及びアクセプタ不純物の密度とドナー及びアクセプタとして働く卜ラップ密度とから決められる。本発明では、Ｐ型及びＮ型ＴＦＴにおけるチャネル領域のシリコン薄膜の厚さを前記ＸP max及びＸN maxのいずれの値よりも小さく構成する。図７に、空乏層が形成されたＴＦＴの断面構造を示す。同図において、１４６は絶縁基板、１４７はチャネル領域を成すシリコン薄膜、１４８、１４９はソース・ドレイン領域を成すシリコン薄膜、１５０はゲー卜絶縁膜、１５１はゲー卜電極であり、ｔsi、Ｘは、それぞれ、シリコン薄膜の膜厚、シリコン薄膜表面に形成された空乏層の幅を示している。
【００４６】以上に述べたそれぞれの手段、即ち、（１）ドライバー回路の回路形式を相補型ＴＦＴによるスタティック型のものとすること。
【００４７】（２）相補型ＴＦＴ集積回路の製造方法及び構造に工夫を加えること。
【００４８】（３）Ｐ型及びＮ型ＴＦＴの特性を揃えること。
【００４９】（４）ＴＦＴの負荷駆動能力を高めること。
【００５０】によって、アクティブマ卜リクスパネルにドライバー回路を内蔵するための基本となる技術が確立される。
【００５１】次に、上述の基本技術の上に立って、本発明を更に有効なものとするためのいくつかの手段について説明する。
【００５２】まず、一番目に、本発明で使用する、アクティブマトリクスパネル内のパターンレイアウト上の工夫について述べる。図８は、各機能ブロックのレイアウ卜を説明するための、アクティブマ卜リクスパネルの平面図である。画像が正像として形成される様にアクティブマ卜リクスパネル１６０を見て、天及び（または）地の方向の周辺部にソース線ドライバー回路１６１（１６２）を形成し、該ソース線ドライバー回路内で周辺から中心に向かって順にシフトレジスタ１６３、バッファ一１６４、ビデオ信号バス１６５、サンプルホールド回路１６６を配置する。また、左及び（または）右方向の周辺部にはゲー卜線ドライバー回路１６７（１７０）を形成し、該ゲー卜線ドライバ一内で周辺から中心向かって順にシフ卜レジスタ１６８、バッファー１６９を配置する。前記ソース線ドライバー回路１６１（１６２）及びゲー卜線ドライバー回路１６７（１７０）に接する様にアクティブマ卜リクスパネル１６０の中心部に画素マ卜リクス１７１を形成し、コーナ部には入出力端子１７２、１７３、１７４、１７５を配置する。信号の伝送は矢印１７６〜１８０の方向に行なわれる。以上の様に各機能ブロックをレイア卜することによって、限られたスぺースを最も有効に活用することが可能となる。
【００５３】また、前記ソース線ドライバー回路及び（または）ゲー卜線ドライバー回路内において、画素ピッチに等しい（または画素ピッチの２倍の）限られたピッチ内にドライバー回路の単位セルを形成するために、図９に示す様なパターンレイアウ卜を使用する。図９において、１８１〜１８３は１画素分（または２画素分）の画素ピッチでありその長さはＤである。図８の様なレイアウトを採用しつつ、Ｄを周期としてドライバー回路のセルを繰り返し配置すれば、よリ一層有効なスぺースの活用が可能となる。図９は、ドライバー回路を構成する一部の薄膜層のパターンレイアウ卜例を示すものである。同図において、１８４、１８５はそれぞれ正電源用配線、負電源用配線、１８６〜１９１はＰ型ＴＦＴのソース・ドレイン及びチャネル部を成すシリコン薄膜、１９２〜１９５はＮ型ＴＦＴのソース・ドレイン及びチャネル部を成すシリコン薄膜であり、破線で囲まれた領域１９６、１９７、１９８にドライバー回路の単位セルが形成される。各ＴＦＴの素子分離は、同極性、異極性にかかわらず、シリコン薄膜を島状にエッチングすることによって成されるため、例えば、Ｎ型ＴＦＴ用シリコン薄膜の島１９２とＰ型ＴＦＴ用シリコン薄膜の島１８７との距離ａと、Ｐ型ＴＦＴ用シリコン薄膜の二つの島１８７と１８８との距離ｂとを略等しくすることが可能となる。本発明は、この性質を積極的に利用し、Ｐ型ＴＦＴ用の島とＮ型ＴＦＴの島とを互いちがいに配置することによって、単位セルが繰り返される方向の集積度を高めている。
【００５４】本発明は、更に集積度を高めるために、次の様な手段を併用する。図１０（ａ）、、（ｂ）は、正電源用配線１９９と負電源用配線２００との間に相補型ＴＦＴによるインバータを形成する例である。同図において、２０１、２０２はソース部のコンタク卜形成用のスルーホール、２０３はゲ一卜電極である。まず、図１０R>０（ａ）の様に、２０８を境界として一つのシリコン薄膜の島にＰ型領域２０４とＮ型領域２０５とを設ける。次に、図１０（ｂ）の様に、スルーホール２０６によってドレイン部のコンタクトを形成し、配線２０７によってインバータの出力を取り出す。
【００５５】本発明を更に有効にする工夫の二番目は、ソース線ドライバー回路におけるクロックノイズの低減に関するものである。図１に示される様に、ソース線ドライバー回路１２はビデオ信号バス１４〜１６と、シフトレジスタ１３を駆動するための少なくとも一対の双対なクロックＣＬ及びＣＬ￣を伝送するための配線とを備えている。ここで、あるビデオ信号バスとＣＬ配線との間で形成される浮遊容量と、該ビデオ信号バスとＣＬ￣配線との間に形成される浮遊容量との間に差異があれば、該ビデオ信号にクロック信号に同期したスパイク状のノイズが重畳される結果、アクティブマ卜リクスパネルの画面にライン状の表示ムラが生ずる。本発明は、図１１１１（ａ）に示す様に、ＣＬ用配線とＣＬ￣用配線をツイス卜配置することによって上述のクロックノイズを低減させる。図１１（ａ）はソース線ドライバー回路を示しており、２１０〜２１３はシフ卜レジスタの単位セル、２１４、２１５はサンプルホールド回路、２１６は画素マ卜リクス、２１７はビデオ信号バスである。２１８、２１９はそれぞれＣＬ配線ＣＬ配線であって、配線の略中央においてツイス卜されている。この様にすることによって、ＣＬ配線及びビデオ信号バス間の平均距離と、ＣＬ￣配線及びビデオ信号バス間の平均距離とが略等しくなり、その結果、ＣＬ配線とビデオ信号バスとの間に付加する浮遊容量（ＣS1＋ＣS3）と、ＣＬ￣配線とビデオ信号バスとの問に付加する浮避容量（ＣS2＋ＣS4）とが略等しくなる。また、ＣＬとＣＬ￣とは図１１R>１（ｂ）に示される様に、一方の立ち上がりタイミングと他方の立ち下がりタイミングが略一致する。以上の結果として、ビデオ信号に重畳されるクロックノイズは大幅に軽滅され、画面上にはきれいな表示が得られる。尚、ＣＬとＣＬ￣とのツイス卜回数は複数でも差し支えない。
【００５６】本発明を更に有効にする工夫の三番目は、サンプルホールド回路に対して直列に付加される抵抗の均一化に関するものである。図１２に、図１の一部を示す。図１２において、２３０はソース線ドライバー回路に含まれるシフ卜レジスタ、２３１〜２３３はビデオ信号バス、２３４〜２３６はサンプルホールド回路、２４０は画素マトリクスである。３本のビデオ信号バス２３１〜２３３には、例えば３原色赤（Ｒ）、緑（Ｇ）、青（Ｂ）に相当する画像信号が伝送され、それらの組み合せは１水平走査毎に変えられる。該３本のビデオ信号バスには、低抵抗が要求されるため、配線材料としてアルミ等の金属層が使用される。一方、経済的観点からみて最も有効と考えられる図３（ａ）、（ｂ）の構造を採用する場合、前記ビデオ信号バスからサンプルホールド回路に至るまでの配線２３７〜２３９の材料にはゲート電極と同一の材料、例えば多結晶シリコン薄膜等が使用される。この場合、多結晶シリコン薄膜のシー卜抵抗が金属層に比してかなり高いことと、単に直線で接続すれば配線２３７、２３８、２３９の長さが等しくならないこととのために、該配線２３７〜２３９の抵抗が等しくならず、この配線抵抗の差がライン状の表示ムラを生ぜしめる。そこで、本発明は、前記配線２３７、２３８、２３９の抵抗がすべて等しくなる様に配線パターンを工夫する。具体的には、配線幅Ｗを一定とし配線長Ｌを等しくする、または、配線２３７〜２３９のそれぞれについてを変える等である。
【００５７】本発明を更に有効にする工夫の四番目は、ＴＦＴによるドライバー回路の動作速度の遅さを補う駆動方法に関するものである。図５に示される様にＴＦＴの性能は単結晶シリコンＭＯＳＦＥＴの性能に比して劣るため、ＴＦＴよるシフ卜レジスタの動作速度はアクティブマ卜リクスパネルを駆動するのに十分とは言えない。この動作速度の遅さを補うため、本発明は図１３（ａ）に例示する回路構造と同図（ｂ）に例示する駆動方法を用いる。図１３（ａ）において、２５０はソース線ドライバー回路に含まれる第１のシフ卜レジスタであり、スタ一卜信号ＤＸとクロックＣＬx1及びＣＬx1￣が与えられ、出力信号２５２、２５４、・・・を出力する。また、２５１はソース線駆動回路に含まれる第２のシフ卜レジスタであり、スタ一卜信号ＤＸとクロックＣＬx2及びＣＬx2￣が与えられ、出力信号２５３、２５５、・・を出力する。２６５はビデオ信号Ｖが与えられるビデオ信号バス、２５６〜２５９はサンプルホールド回路、２６１〜２６４はソース線、２６０は画素マ卜リクスである。前記ソース線ドライバ一回路に入力される信号Ｖ、ＤＸ、ＣＬx1、ＣＬx1￣、ＣＬx2、ＣＬx2￣及びシフ卜レジスタ２５０、２５１より出力される信号２５２〜２５５を図１３（ｂ）に示す。図１３（ａ）のソース線ドライバー回路は２系列のシフ卜レジスタ２５０、２５１を具備しており、シフ卜レジスタ２５０、２５１はそれぞれ略９０゜位相のずれたクロックＣＬx1（ＣＬx1￣）、ＣＬx2（ＣＬx2￣）で駆動される。ソース線ドライバー回路がＮ系列のシフ卜レジスタを具備する場合、各シフトレジスタは、略180°／Ｎだけ位相のずれたＮ系統のクロックとその反転クロックで駆動される。ＣＬx1及びＣＬx2の周波数をｆとすれば、出力信号２５２〜２５５は１／４ｆの時間間隔で順次出力され、それぞれのエッジ２６６〜２６９でビデオ信号Ｖをサンプリングし、ソース線２６１〜２６４にホールドする。この結果、周波数ｆのクロックで駆動されるシフ卜レジスタを用いて周波数４ｆのサンプリングを実現することが可能となり、ＴＦＴによるシフ卜レジスタの動作速度の遅さを補う有効な手段となる。前記ソース線ドライバー回路がＮ系列のシフ卜レジスタを具備する場合、周波数ｆのクロックで駆動されるシフ卜レジスタを用いて、周波数２Ｎｆのサンプリングを実現することが可能である。
【００５８】本発明を更に有効にする工夫の五番目は、ソース線及びゲー卜線ドライバー回路の各出力にテス卜手段を設けることである。図１４に具体例を示す。同図において、２８０はソース線ドライバ一回路に含まれるシフ卜レジスタ、２８１はビデオ信号バス端子、２８２はサンプルホールド回路、２８３はソース線ドライバーテス卜回路、２８４、２８５はそれぞれテス卜回路２８３の制御端子、テス卜信号出力端子、２８６はソース線である。すべてのソース線に２８３の様なテスト回路が付加される。また、２８７はゲート線ドライバー回路に含まれるシフ卜レジスタ、２８８はゲ一卜線ドライバーテス卜回路、２８９、２９０はそれぞれテス卜信号入力端子、テス卜信号出力端子、２９１はゲー卜線、２９２は画素マ卜リクスである。すべてのゲー卜線に２８８の様なテス卜回路が付加される。前記テス卜回路は以下の様に動作する。ソース線ドライバー回路のテスト動作中、端子２８４の制御によりテス卜回路２８３をオンさせておく。この状態で、ビデオ信号バス端子２８１に所定のテス卜信号を入力したうえで、シフ卜レジスタ２８０を走査する。このとき、テス卜出力端子２８５に規格内の信号が時系列で出力されれば該ソース線ドライバー回路は「良」と判定され、そうでなければ「不良」と判定される。ゲー卜線ドライバー回路のテス卜時、端子２８９に所定のテス卜信号を入力した状態でシフ卜レジスタ２８７を走査する。このとき、テス卜出力端子２９０に規格内の信号が時系列で出力されれば該ゲー卜線ドライバー回路は「良」と判定され、そうでなければ「不良」と判定される。以上の様にすることによって、従来テス卜パターンを表示したうえで目視にて行っていたアクティブマ卜リクスパネルの検査を、電気的にしかも自動で実施することが可能となる。
【００５９】本発明を更に有効にする工夫の六番目は、製造プロセスを追加すること無しに、画素内に保持容量を作り込むことである。図１５（ａ）、（ｂ）に本発明の画素構造の具体例を示す。同図（ａ）は等価回路、同図（ｂ）は断面構造である。同図（ａ）において、３００、３０１はそれぞれソース線、ゲー卜線、３０２は画素ＴＦＴ、３０３は液晶セル、３０４は対向電極端子であり、３０５が本発明の特微を成す金属酸化膜半導体キャパシタ（以下、ＭＯＳキャパシタと略記する。）、３０６が該ＭＯＳキャバシタ３０５のゲ一卜電極である。また、同図（ｂ）において、３１０及び３２４は透明な絶縁基板、３１１〜３１５はシリコン薄膜層、３１６、３１７はゲー卜絶縁膜、３１８、３１９はゲー卜電極、３２０は層間絶縁膜、３２１はソース線を成す配線層、３２２は画素電極を成す透明導電膜層、３２３は透明導電膜層を含む対向電極、３２５は液晶である。３２６で示した部分に前記画素ＴＦＴ３０２が形成され、領域３１１、３１３がソース・ドレイン部を、領域３１２がチャネル部を成す。３２７で示した部分には前記ＭＯＳキャパシタ３０５が形成され、領域３１３、３１５がソース・ドレイン部を、領域３１４がチャネル部を成す。図１５１５（ｂ）から明らかな様に、ＭＯＳキャパシタ３０５は画素ＴＦＴ３０２と全く同一な断面構造を有し、従って、ＭＯＳキャパシタ３０５を形成するために特別な製造プロセスを追加する必要は無い。ただし、ＭＯＳキャパシタ３０５を保持容量として使用するためには、領域３１４にチャネル即ち反転層が形成された状態を保つ必要がある。
【００６０】この状態を保つために、前記ＭＯＳキャパシタ３０５のゲー卜電極３０６には該ＭＯＳキャパシタがオンする様な所定の電位を与えておく。所定の電位とは、例えば、ＭＯＳキャパシタがＮ型の場合には正電源電位、Ｐ型の場合には負電源電位が適切である。ゲー卜絶縁膜は通常非常に薄く形成されるため、以上の様にゲート絶縁膜を用いて保持キャパシタを構成することによって、従来の様な層間絶縁膜を用いたものに比較して、単位面積当り５〜１０倍の保持容量を得ることが可能となり、保持容量を形成するための面積を節約する上で大変有効である。このため、アクティブマ卜リクスパネルの開口率を極めて高くすることが可能となる。
【００６１】本発明を更に有効にする工夫の最後は、ドライバー回路を内蔵したアクティブマ卜リクスパネルの実装に関するものである。図１６（ａ）、（ｂ）にその具体例を示す。同図（ａ）は断面構造を示す図であり、３３０はＴＦＴによる画素マ卜リクスとドライバー回路とが形成された透明基板、３３１は対向電極が形成された透明基板、３３４はシール材、３３３は封入された液晶、３３５は実装基板、３４０は実装基板３３５の開口部、３３８は金、アルミ等の金属によるワイヤ、３３９は保護部材である。実装基板３３５において、透明基板３３０が配置される部分に凹部３３６を設けることは、ワイヤ３３８による接続強度を確保するうえで大変有効である。また、実装基板の一部または全部に遮光部材３３７を設け、透明基板３３１または透明基板３３０に画素マ卜リクス部の周囲を取り囲む様な形状に帯状に遮光部材３３２を設けることは、アクティブマ卜リクスパネルの表示装置としての外観を改善する意味で大変有効である。図１６（ｂ）は、同図（ａ）のアクティブマ卜リクスパネル及びその実装構造を平面図にて示したものである。３４１は画素マ卜リクス部を示し、点線３４２は実装基板３３５の開口部を示す。以上の様にすることによって、次の効果が生ずる。第一に、金属ワイヤ３３８に加わる応力が均等となるため、接続強度が向上する。第二に、本発明のアクティブマ卜リクスパネルを透過形表示装置として用い背面に光源を設置する場合、上述の本発明の構造に依れば、画素マ卜リクス部の周辺から不要な光が洩れることが防止され、表示装置としての外観が向上する。
【００６２】実施例の最後として、本発明の応用例を二つ挙げて説明する。
【００６３】応用例の一つは、本発明のアクティブマ卜リクスパネルを用いて構成される、ビデオカメラ等の電子ビューファインダー（Electric View Finder；以下、ＥＶＦと略記する）である。前述した様な多くの工夫を施すことによって、画素マ卜リクスの周辺に相補型ＴＦＴによるドライバー回路を集積化する技術が確立され、小型、高精細、低消費電力でありかつ信頼性の高いアクティブマ卜リクスパネルを安価に得られるようになった結果、図１７に例示する様な構造のＥＶＦが実現可能となっている。図１７において、３５０は撮像装置、３５２は記録装置、３５１はビデオ信号処理回路で端子３６２には複合映像信号が得られる。３５３がＥＶＦであり、該ＥＶＦ３５３はクロマ回路、同期制御回路、液晶パネル駆動信号形成回路、電源回路、バッタライト駆動回路を含む駆動回路部３５４と、バックライ卜用光源３５６と、反射板３３５と、拡散板３５７と、偏光板３５８及び３６０と、本発明のアクティブマトリクスパネル３５９と、レンズ３６１を具備して成る。以上の様にすることによって、従来のＣＲＴ（Cathode Ray Tube）を用いたＥＶＦになかった次の様な効果がもたらされる。
【００６４】（１）カラーフィルターを備えたアクティブマ卜リクスパネルを使用することによって、画素ピッチが５０μｍ以下の極めて高精細なカラーＥＶＦが実現される。しかも低消費電力化も促進される。
【００６５】（２）極めて小型・省スぺースでしかも極めて軽量なＥＶＦが実現される。
【００６６】（３）ＥＶＦの形状の自由度が増大し、例えばフラッ卜ＥＶＦの様な斬新な意匠が可能になる。
【００６７】もう一つの応用例は、本発明のアクティブマ卜リクスパネルを液晶ライ卜バルブとして使用した投写型カラー表示装置である。
【００６８】図１８は、該投写型カラー表示装置の平面図である。ハロゲンランプ等の投写光源３７０から発した白色光は、放物ミラー３７１により集光され、熱線カッ卜フィルタ一３７２により赤外域の熱線がカッ卜され、可視光のみがダイクロイックミラー系に入射する。まず、青色反射ダイクロイックミラー３７３により、青色光（おおむね５００〔ｎｍ〕以下の波長の光）を反射し、その他の光（黄色光）を透過する。反射した青色光は、反射ミラー３７４により方向を変え、青色変調液晶ライ卜バルブ３７８に入射する。
【００６９】青色反射ダイクロイックミラー３７３を透過した光は、緑色反射ダイクロイックミラー３７５に入射し、緑色光（おおむね５００〔ｎｍ〕から６００〔ｎｍ〕の間の波長の光）を反射し、その他の光である赤色光（おおむね６００〔ｎｍ〕以上の波長の光）を透過する。反射した緑色光は、緑色変調液晶ライ卜バルブ３７９に入射する。
【００７０】緑色反射ダイクロイックミラー３７５を透過した赤色光は、反射ミラー３７６、３７７により方向を変え、赤色変調液晶バルブ３８０に入射する。
【００７１】青色光、緑色光、赤色光は、それぞれ、青、緑、赤の原色信号で駆動された、本発明のアクティブマ卜リクスパネルによる液晶ライ卜バルブ３７８、３７９、３８０によって変調された後、ダイクロイックプリズム３８３によって合成される。ダイクロイックプリズム３８３は、青反射面３８１と赤反射面３８２とが互いに直交するように構成されている。こうして合成されたカラー画像は、投写レンズ３８４によってスクリリーン上に拡大投写され表示される。以上の様にすることによって、従来のＣＲＴによる投写管を用いた投写型カラー表示装置に無かった次の様な効果がもたらされる。
【００７２】（１）液晶ライ卜バルブを、ＣＲＴに比してはるかに小型かつ高精細に形成することが出来るため前記投写レンズ３８４に口径の小さいものを使用することが許される。このため、投写型カラー表示装置の小型化、軽量化、低コス卜化が実現される。
【００７３】（２）本発明のアクティブマ卜リクスパネルは高い開口率を有するため、小口径の投写レンズを用いても明るい表示を得ることが出来る。
【００７４】（３）ＣＲＴによる投写管と異なり、前記ダイクロイックミラー及びダイクロイックプリズムによって赤、緑、青それぞれのライ卜バルブの光軸を完全に一致させ得るため、三色のレジス卜レーションが大変良好となる。
【００７５】以上で本発明の実施例の説明を終える。
【００７６】
【００７７】まず、本発明を有効なものとする四つの基本技術がもたらす効果について説明する。
【００７８】第一に、画素マ卜リクス部と同一の透明基板上に相補型ＴＦＴによるゲー卜線乃至ソース線のドライバー回路を集積化することによって以下の効果がもたらされる。
【００７９】（１）外付けドライバー集積回路を実装する際の接続ピッチによって、パネルの精細度が制限されることが無くなる。この結果、本発明を用いることによって、５０μｍ下の画素ピッチを有する液晶パネルが実現可能となる。
【００８０】（２）パネルを実装する実装基板の外形寸法が大幅に小型化され、本発明の液晶パネルを用いた表示装置の小型・薄形・軽量化が促進される。
【００８１】（３）ドライバー集積回路を外付けする工程が不要となるため、本発明の液晶パネルを用いた表示装置の低コス卜化が促進される。
【００８２】（４）ドライバー集積回路の外付けが不要となるため、本発明の液晶パネルを用いた表示装置の信頼性が向上する。
【００８３】（５）相補型ＴＦＴによってドライバー回路を形成することによって、液晶パネルが本来持っている低電力性との相乗効果が発揮され、表示装置全体の低電力化が実現される。これは、ビデオカメラのＥＶＦや携帯形画像モニタ一への応用を可能とするための重要な要素である。
【００８４】第二に、相補型ＴＦＴを用い、尚且つ、シフ卜レジスタをスタティック形の回路構成とすることによって、低電力化のみならず動作電圧範囲及び動作周波数範囲を広げる効果をもたらす。ＴＦＴは図５に示される様なオフ電流の高い特性を有し、更に、オフ電流の温度特性も大きい。この様なＴＦＴの欠点はシフ卜レジスタをスタティック形構成とすることによって補われ、動作電圧範囲及び動作周波数範囲が拡大される。
【００８５】第三に、相補型ＴＦＴの構造において、第１の極性のＴＦＴのソース・ドレイン領域に第１の極性の不純物を含み、第２の極性のＴＦＴのソース・ドレイン領域に第１の極性の不純物とそれより高濃度の第２の極性の不純物を含む構造を採用することによって、従来の片極性のＴＦＴの製造工程に単に１回のホ卜工程を追加することによって、安価に、画素マ卜リクスを含む相補型ＴＦＴ集積回路が得られる。更に、特性の揃ったＰ型並びにＮ型ＴＦＴが得られる。
【００８６】第四に、ドライバー回路を構成するＴＦＴのゲ一卜長を画素マ卜リクスを構成するＴＦＴのそれよりも短かく形成することによって、ドライバー回路の動作速度を向上させ、尚且つ、各画素における書込み、保持動作を最適状態に保つことが可能となる。
【００８７】次に、本発明を更に有効なものとする七つの手段がもたらす効果について説明する。
【００８８】第一に、各機能ブロックのパターンレイアウ卜を、図８、図９、図１０（ａ）、（ｂ）の様にすることによって、特にドライバー回路部の集積度が高められ、画素ピッチという限定されたピッチ内にドライバー回路の単位セルを作り込むことが可能になる。
【００８９】第二に、ソース線ドライバー回路のクロック配線を図１１（ａ）の様に配置することによって、ビデオ信号に混入するクロックノイズを除去し、画面に生ずるライン状の表示ムラを視認不可能なレべルに抑圧することが可能となる。
【００９０】第三に、図１２に示すサンプルホールド回路に接続される抵抗を全ソース線に亘って均一化することによって、全ソース線への表示信号の書き込みレぺルを完全に均一にすることが可能となり、ライン状の表示ムラが除去される。
【００９１】第四に、ソース線ドライバー回路を、図１３R>３（ａ）の様に構成し、同図（ｂ）の様な方法で駆動することによって、周波数ｆのクロックで駆動されるＮ系列のシフ卜レジスタを用いて周波数２Ｎｆでビデオ信号をサンプリングすることが可能となる。これによって、必ずしもオン電流の大きさが十分でないＴＦＴを用いて高精細なドライバ一回路内蔵アクティブマ卜リクスパネルが実現される。
【００９２】第五に、図１４の様にドライバー回路の各出力にテス卜回路を設けることによって、従来テス卜パターンを表示した状態で目視にて行っていたアクティブマ卜リクスパネルの検査を、電気的にしかも自動で実施することが可能となる。
【００９３】第六に、各画素に図１５（ａ）、（ｂ）の様な構造の保持容量を作り込むことによって、製造コス卜の上昇無しに、しかも、開口率をほとんど減少させること無しに、各画素における電荷の保持をより確実なものとすることが可能となる。第七に、実装構造を、図１６R>６（ａ）、（ｂ）の様なものとすることによって、接続強度及び信頼性を向上させ得るのみならず、本発明のアクティブマ卜リクスパネルにバックライ卜装置を併用して透過形表示装置を構成する場合に画素マ卜リクス部周辺から不要光が洩れることを防止出来る。
【００９４】最後に、本発明を特定の表示システムに応用することによって得られる効果にづいて述べる。
【００９５】第一に、本発明をビデオカメラのＥＶＦに応用することによって、従来のＣＲＴを用いたＥＶＦに無かった以下の効果がもたらされる。
【００９６】（１）カラーフィルタ一を備えたアクティブマ卜リクスパネルを使用することによって、画素ピッチが５０μｍ以下の極めて高精細なカラーＥＶＦが実現される。しかも低消費電力化も促進される。
【００９７】（２）極めて小型・省スぺースでしかも極めて軽量なＥＶＦが実現される。
【００９８】（３）ＥＶＦの形状の自由度が増大し、例えばフラッ卜ＥＶＦの様な斬新な意匠が可能になる。
【００９９】第二に、本発明を投写型カラー表示装置に応用することによって、従来のＣＲＴを用いたものに無かった以下の効果がもたらされる。
【０１００】（１）液晶ライ卜バルブを、ＣＲＴに比してはるかに小型かつ高精細に形成することが出来るため投写レンズにロ径の小さいものを使用することが許される。このため、投写形カラー表示装置の小型化、軽量化、低コス卜化が実現される。
（２）本発明のアクティブマ卜リクスパネルは高い開口率を有するため、小口径の投写レンズを用いても明るい表示を得ることが出来る。
【０１０１】（３）ＣＲＴによる投写管と異なり、前記ダイクロイックミラー及びダイクロイックプリズムによって赤、緑、青それぞれのライトバルブの光軸を完全に一致させ得るため、三色のレジストレーションに大変良好となる。
【発明の効果】以上述べたように、本発明によれば、異なる画像信号バスに接続される接続配線は、配線抵抗を等しくために構成されているため、配線抵抗の差によるライン状の表示ムラを抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施例、即ち、周辺にドライバー回路を集積化したアクティブマ卜リクスパネルを示した図。
【図２】（ａ）〜（ｆ）は、図１におけるドライバー回路の詳細な構成例を示した図。
【図３】（ａ）、（ｂ）は、本発明のアクティブマトリクスパネルの断面構造を例示した図。
【図４】（ａ）〜（ｄ）は、本発明のアクティブマ卜リクスパネルの製造方法を例示した図。
【図５】本発明に関わるＴＦＴの特性例を単結晶シリコンＭＯＳＦＥＴのそれと比較して示した図。
【図６】本明細書中におけるゲー卜長、ゲー卜幅の定義を示した図。
【図７】本明細書中における空乏層幅、シリコン薄膜の膜厚の定義を示した図。
【図８】本発明を更に有効なものとする第一の手段を説明するための図。
【図９】本発明を更に有効なものとする第一の手段を説明するための図。
【図１０】（ａ）、（ｂ）は、本発明を更に有効なものとする第一の手段を説明するための図。
【図１１】（ａ）、（ｂ）は、本発明を更に有効なものとする第二の手段を説明するための図。
【図１２】本発明を更に有効なものとする第三の手段を説明するための図。
【図１３】（ａ）、（ｂ）は、本発明を更に有効なものとする第四の手段を説明するための図。
【図１４】本発明を更に有効なものとする第五の手段を説明するための図。
【図１５】（ａ）、（ｂ）は、本発明を更に有効なものとする第六の手段を説明するための図。
【図１６】（ａ）、（ｂ）は、本発明を更に有効なものとする第七の手段を説明するための図。
【図１７】本発明の第一の応用例を示した図。
【図１８】本発明の第二の応用例を示した図。
【図１９】従来技術を説明するための図。
【特許請求の範囲】
【請求項１】 基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記ソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とするアクティブマトリクスパネル。
【請求項２】 前記接続配線は、多結晶シリコン薄膜からなることを特徴とする請求項１記載のアクティブマトリクスパネル。
【請求項３】 基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記ソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、前記接続配線は前記トランジスタのゲート電極と同一材料で形成されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とするアクティブマトリクスパネル。
【請求項４】 前記接続配線は、多結晶シリコン薄膜からなることを特徴とする請求項３記載のアクティブマトリクスパネル。
【請求項５】 基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記複数のソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅を異ならせることを特徴とするアクティブマトリクスパネル。
【請求項６】 基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記複数のソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる画像信号バスに供給される画像信号をサンプリングして前記ソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、互いに配線抵抗がほぼ等しいことを特徴とするアクティブマトリクスパネル。
【請求項７】 前記接続配線は、多結晶シリコン薄膜からなることを特徴とする請求項５又は請求項６に記載のアクティブマトリクスパネル。
【請求項８】 複数のゲート線及び複数のソース線に接続されたトランジスタを有する画素マトリクスを駆動するアクティブマトリクスパネル用駆動回路において、基板にソース線ドライバー回路が配置されてなり、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる画像信号バスに供給される画像信号をサンプリングして前記ソース線に供給するサンプリング手段を有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とするアクティブマトリクスパネル用駆動回路。
【請求項９】 前記接続配線は多結晶シリコン薄膜からなることを特徴とする請求項８記載のアクティブマトリクスパネル用駆動回路。
【請求項１０】 請求項１乃至請求項７のいずれか一項に記載のアクティブマトリクスパネルを用いたことを特徴とするビューファインダー。
【請求項１１】 請求項１乃至請求項７のいずれか一項に記載のアクティブマトリクスパネルを用いたことを特徴とする投写型表示装置。
【請求項１】 基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記ソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とするアクティブマトリクスパネル。
【請求項２】 前記接続配線は、多結晶シリコン薄膜からなることを特徴とする請求項１記載のアクティブマトリクスパネル。
【請求項３】 基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記ソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、前記接続配線は前記トランジスタのゲート電極と同一材料で形成されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とするアクティブマトリクスパネル。
【請求項４】 前記接続配線は、多結晶シリコン薄膜からなることを特徴とする請求項３記載のアクティブマトリクスパネル。
【請求項５】 基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記複数のソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる複数の画像信号バスに供給される画像信号をサンプリングして前記複数のソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅を異ならせることを特徴とするアクティブマトリクスパネル。
【請求項６】 基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線に接続されたトランジスタを有する画素マトリクスと、前記複数のソース線に信号を供給するソース線ドライバー回路とが配置されてなるアクティブマトリクスパネルにおいて、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる画像信号バスに供給される画像信号をサンプリングして前記ソース線に供給する複数のサンプリング手段とを有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、互いに配線抵抗がほぼ等しいことを特徴とするアクティブマトリクスパネル。
【請求項７】 前記接続配線は、多結晶シリコン薄膜からなることを特徴とする請求項５又は請求項６に記載のアクティブマトリクスパネル。
【請求項８】 複数のゲート線及び複数のソース線に接続されたトランジスタを有する画素マトリクスを駆動するアクティブマトリクスパネル用駆動回路において、基板にソース線ドライバー回路が配置されてなり、前記ソース線ドライバー回路はシフトレジスタと、前記シフトレジスタの出力により制御され、金属層からなる画像信号バスに供給される画像信号をサンプリングして前記ソース線に供給するサンプリング手段を有し、前記画像信号バスは前記画像信号バスに交差する方向に配置されて、前記金属層よりも抵抗の高い材料からなる接続配線を介して前記サンプリング手段に接続されてなり、異なる画像信号バスに接続される接続配線は、配線抵抗をほぼ等しくするために互いに幅及び長さが異なることを特徴とするアクティブマトリクスパネル用駆動回路。
【請求項９】 前記接続配線は多結晶シリコン薄膜からなることを特徴とする請求項８記載のアクティブマトリクスパネル用駆動回路。
【請求項１０】 請求項１乃至請求項７のいずれか一項に記載のアクティブマトリクスパネルを用いたことを特徴とするビューファインダー。
【請求項１１】 請求項１乃至請求項７のいずれか一項に記載のアクティブマトリクスパネルを用いたことを特徴とする投写型表示装置。
【図６】
【図７】
【図１】
【図２】
【図５】
【図８】
【図３】
【図９】
【図１０】
【図１１】
【図４】
【図１２】
【図１４】
【図１３】
【図１５】
【図１７】
【図１８】
【図１６】
【図１９】
【図７】
【図１】
【図２】
【図５】
【図８】
【図３】
【図９】
【図１０】
【図１１】
【図４】
【図１２】
【図１４】
【図１３】
【図１５】
【図１７】
【図１８】
【図１６】
【図１９】
【特許番号】特許第３１８７７３６号（Ｐ３１８７７３６）
【登録日】平成１３年５月１１日（２００１．５．１１）
【発行日】平成１３年７月１１日（２００１．７．１１）
【国際特許分類】
【出願番号】特願平９−２５６８６
【分割の表示】特願昭６３−１１９９１９の分割
【出願日】昭和６３年５月１７日（１９８８．５．１７）
【公開番号】特開平９−３２５３７０
【公開日】平成９年１２月１６日（１９９７．１２．１６）
【審査請求日】平成９年３月１０日（１９９７．３．１０）
【審判番号】不服２０００−７８７１（Ｐ２０００−７８７１／Ｊ１）
【審判請求日】平成１２年５月２５日（２０００．５．２５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【合議体】
【参考文献】
【文献】特開 昭６２−２９７８９９（ＪＰ，Ａ）
【文献】特開 昭５９−６１８１８（ＪＰ，Ａ）
【文献】特開 昭６１−２０３７０（ＪＰ，Ａ）
【文献】実開 昭５８−１６０４３１（ＪＰ，Ｕ）
【登録日】平成１３年５月１１日（２００１．５．１１）
【発行日】平成１３年７月１１日（２００１．７．１１）
【国際特許分類】
【分割の表示】特願昭６３−１１９９１９の分割
【出願日】昭和６３年５月１７日（１９８８．５．１７）
【公開番号】特開平９−３２５３７０
【公開日】平成９年１２月１６日（１９９７．１２．１６）
【審査請求日】平成９年３月１０日（１９９７．３．１０）
【審判番号】不服２０００−７８７１（Ｐ２０００−７８７１／Ｊ１）
【審判請求日】平成１２年５月２５日（２０００．５．２５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【合議体】
【参考文献】
【文献】特開 昭６２−２９７８９９（ＪＰ，Ａ）
【文献】特開 昭５９−６１８１８（ＪＰ，Ａ）
【文献】特開 昭６１−２０３７０（ＪＰ，Ａ）
【文献】実開 昭５８−１６０４３１（ＪＰ，Ｕ）
[ Back to top ]