アッテネータ
【課題】アッテネータの減衰特性を電圧の値によって調整していたため、降圧回路などの電圧供給用回路が新たに必要となるアッテネータの回路規模が増大するとともに、熱雑音やショットノイズがアッテネータの出力信号に混入する。
【解決手段】直列接続された第１および第２回路と、これら第１および第２回路との間にシャント状に接続された第３回とを含むＴ型の二端子対網回路と、からなるアッテネータに対し、第１および第２回路の間に第３回路とは別にシャント容量を接続する。
【解決手段】直列接続された第１および第２回路と、これら第１および第２回路との間にシャント状に接続された第３回とを含むＴ型の二端子対網回路と、からなるアッテネータに対し、第１および第２回路の間に第３回路とは別にシャント容量を接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアッテネータに関し、特にアッテネータの減衰特性を調整する回路素子を有するアッテネータに関する。
【背景技術】
【０００２】
アッテネータは入力信号の利得を減衰させる機能を有する回路として知られており、例えば携帯電話に使用されている。携帯電話では、例えば、信号の受信を行うアンテナと受信信号の利得を調整する低雑音増幅器との間にアッテネータが設けられている。この場合のアッテネータは、受信信号の利得が低雑音増幅器のダイナミックレンジを超えないように入力信号の利得を減衰させる役割を担っている。近年では超広帯域無線（Ultra Wide Band）通信システムのように広帯域でかつ高周波の信号を用いて通信を行うことが必要となってきており、広帯域かつ高周波の信号に対応可能なアッテネータが求められている。ところが、アッテネータの減衰特性は、アッテネータを構成する回路素子に係る寄生素子成分の影響により、入力信号の周波数に依存して大きく変動する場合がある。これは、入力信号の周波数に対して寄生素子成分のインピーダンスが変化するからである。また、入力信号の周波数が増加するほどアッテネータの減衰特性の変動は大きくなる。仮に、入力信号の周波数によって入力信号の利得の減衰量が大きく異なれば、アッテネータの出力信号を受ける低雑音増幅器はアッテネータの出力信号の利得の変化に対応すべく複雑な回路構成とならざるを得なくなる。このように、アッテネータの減衰特性を調整し、広帯域で高周波の信号に対応可能なアッテネータを設計することが重要となっている。
【０００３】
アッテネータの構成には大きく分けて二つあり、ひとつはΠ型アッテネータ、もうひとつはＴ型アッテネータである。Π型アッテネータは二端子対網回路におけるΠ型回路の形で回路素子が接続されており、Ｔ型アッテネータは同様に二端子対網回路におけるＴ型回路の形で回路素子が接続されている。このΠ型アッテネータに副次的なＴ型アッテネータを組み合わせてなるアッテネータに関する技術が特許文献１に記載されている。図１１は、上記特許文献１に記載のアッテネータである。このアッテネータは、コントロール端子１００８に印加された制御電圧とバイアス端子１０２１に印加されたバイアス電圧の値を調整することで入力信号の減衰量を調整する。例えばバイアス端子１０２１に対してバイアス電圧を印加し、ＰＩＮダイオード１００４、１００６、１０１０、１０１２、１０１４を駆動するとともにコントロール端子１００８に印加された制御電圧の値を高くしていくと、ＰＩＮダイオード１００４および１００６の内部抵抗が上昇する一方、ＰＩＮダイオード１０１０、１０１２、１０１４の内部抵抗が低下するため、入力端子が受ける入力信号の利得の減衰量が増加することが記載されている。すなわち、特許文献１記載の技術は、コントロール端子１００８およびバイアス端子１０２１のそれぞれに印加される制御電圧およびバイアス電圧のバランスによりアッテネータ１０００の減衰特性の調整を行っている。
【特許文献１】特開２０００−２８６６５９
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者は、上記特許文献１に係る従来技術には以下の課題があることを見出した。上述したようにアッテネータの減衰特性を調整し、広帯域で高周波の信号に対応可能なアッテネータを設計することが重要となっているが、特許文献１記載の技術はアッテネータの減衰特性を制御端子やバイアス端子に印加する電圧の値で調整しており、この場合、例えばバイアス端子に供給する電圧の値を調整するための降圧回路が必要になり、アッテネータの回路規模が増大する。さらに、特許文献１は端子への印加電圧によってアッテネータの減衰特性を調整しているため、印加電圧に重畳される電荷のランダムな動きに基づく電圧信号の乱れである熱雑音やショットノイズがアッテネータの出力信号に混入してしまうことがある。通信機の受信回路では大きな利得を有する信号を扱うわけではないため、信号に対するノイズ成分の影響は大きい。したがって、受信回路は極力ノイズを発生させない回路構成とする必要がある。
【課題を解決するための手段】
【０００５】
本発明によるアッテネータは、直列接続された第１および第２回路と、これら第１および第２回路の間にシャント状に接続された第３回と、を含むＴ型の二端子対網回路と、第１および第２回路の間に第３回路とは別に接続されたシャント容量と、を有する。このシャント容量はアッテネータの入力信号を分流する。シャント容量の容量値に応じて分流する電流成分は増減する。シャント容量を流れる電流量はシャント容量の容量値に比例するからである。容量値が大きいシャント容量を接続すれば分流する電流成分は大きくなり、アッテネータの出力端から流出する電流成分は減少する。アッテネータの出力端から流出する電流成分が減少すればアッテネータの出力信号の利得は低下するため入力信号の利得の減衰量は増加することになる。逆に容量値が小さいシャント容量を接続すれば分流する電流成分は減少し、アッテネータの出力端から流出する電流成分は増加する。アッテネータの出力端から流出する電流が増加すれば、アッテネータの出力信号の利得は増加するため入力信号の利得の減衰量は減少する。このように、本発明は、容量成分を用いてアッテネータの減衰特性を調整する。容量素子は降圧回路と比較して規模が小さいため、本発明はアッテネータの回路規模の増大も防止することができる。また、本発明では電圧そのものをアッテネータの端子に印加して減衰特性の調整を行うわけではないため、アッテネータの出力信号に熱雑音やショットノイズが混入することを防止することもできる。
【発明の効果】
【０００６】
本発明は、アッテネータの減衰特性を調整して良好な減衰特性を有するアッテネータを設計することができ、アッテネータの回路規模の増大やアッテネータの出力信号に不要なノイズ成分が含まれてしまうことを防止することができるという効果を奏する。
【発明を実施するための最良の形態】
【０００７】
第１の実施例
以下、図面を参照して本発明を実施するための最良の形態について説明する。図１は、本発明の実施の形態の一であるアッテネータ１００を示す。アッテネータ１００は端子１０１および１０３からなるポートと、端子１０２および１０４からなるポートとの間に回路素子を有する二端子対網回路（２ポート回路）である。アッテネータ１００では、電界効果トランジスタの一種であるＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ１０５および１０６が、第１の回路および第２の回路の一例として端子１０１と端子１０３との間に直列に接続されている。さらにアッテネータ１００は、このＭＯＳトランジスタ１０５および１０６との間にシャント状に接続されたＭＯＳトランジスタ１０７を有する。ここで、ＭＯＳトランジスタ１０５ないし１０７によって構成される回路１０９は、ＭＯＳトランジスタで構成された一般的なＴ型アッテネータである。そして係るＴ型アッテネータに対し、ＭＯＳトランジスタ１０５および１０６との間にさらにシャント状に容量素子１０８が接続されている。ＭＯＳトランジスタ１０７および容量素子１０８は二端子対網回路のシャント成分なので、端子１０３と端子１０４とを結ぶ配線にも接続されている。容量素子１０８の値は、一例として、２０[fF]とすることができる。また、これらのＭＯＳトランジスタは一般的にはｎ型のＭＯＳトランジスタであるが、ｐ型のＭＯＳトランジスタであってもよい。また、ＭＯＳトランジスタ１０５ないし１０７のそれぞれは、ゲート端子を有している。
【０００８】
図２は、図１のアッテネータ１００の減衰特性と、図１のアッテネータ１００から容量素子１０８を除去した回路１０９の減衰特性と、を示している。図２のＡは、図１に記載のアッテネータ１００から容量素子を除去したアッテネータ（回路１０９）の減衰特性である。図２のＢはアッテネータ１００の減衰特性である。縦軸はアッテネータの入力信号の利得に対する出力信号の利得の比をデシベル（ｄＢ）で示した減衰量を示す。横軸はそれぞれのアッテネータに対する入力信号の周波数である。図２から明らかなように、減衰特性Ｂを有するアッテネータ１００は、減衰特性Ａを有する回路１０９よりも減衰量が大きい。これは、アッテネータ１００では、入力信号が容量素子１０８を介して分流し、出力信号の電流値が低下するためである。このように、回路１０９に係るＴ型アッテネータに容量素子１０８を加えたアッテネータ１００は、減衰特性を調整することができる。また、減衰特性Ｂを有するアッテネータ１００は入力信号の周波数が増加しても減衰量をほぼ一定値に保持することが可能となっている。一方で減衰特性Ａを有する回路１０９は、入力信号の周波数の増加に伴って入力信号の利得の減衰量が大きく減少していく。図２に示された「使用周波数帯域」は、例えばＵＷＢ通信システムなどのように、広帯域かつ高周波の信号を用いる通信に関する受信回路が受信する信号の周波数範囲を示している。具体的な例を挙げると、係る使用周波数帯域の下限は例えば３ＧＨｚで上限は５ＧＨｚである。この場合、使用周波数帯域内において、減衰特性Ｂを有するアッテネータ１００は入力信号の周波数に関わらずほぼ一定の減衰量を有しているが、減衰特性Ａを有する回路１０９は使用周波数帯域内において、入力信号の周波数の増加に伴い減衰量が大きく減少している。したがって減衰特性Ａを有する回路１０９が図２に係る「使用周波数帯域」内の信号を受信した場合は受信する信号の周波数によって減衰量が大きく異なることになる。ゆえに、ＵＷＢ通信のように広帯域の周波数の信号を用いる通信では、アッテネータの後段に位置する低雑音増幅器の回路構成が複雑化する。このように、回路１０９に係るＴ型アッテネータに容量素子１０８を加えたアッテネータ１００、減衰特性を調整するとともに、減衰特性を改善することができる。
【０００９】
ここで、アッテネータの減衰量が入力信号の周波数に応じて変化する原因について説明する。図３は図１に係るアッテネータ１００の構成要素の一であるＭＯＳトランジスタの高周波等価回路を示す。ＭＯＳトランジスタは、ソース（Ｓ）、ドレイン（Ｄ）、ゲート（Ｇ）の三つの電極を有するが、係る端子間には寄生容量成分が存在する。例えば容量３０１はＭＯＳトランジスタのゲート電極とソース電極との間に生じる寄生容量である。容量３０２はゲート電極と基板との間に生じる寄生容量、容量３０３はゲート電極とドレイン電極との間に生じる寄生容量、容量３０４および容量３０６はそれぞれソース電極と基板の間およびドレイン電極と基板との間に生じる寄生容量である。また、抵抗３０５は、ソース、ドレイン間の抵抗成分である。このように、ＭＯＳトランジスタには複数の不可避な寄生容量成分が存在する。ここで、アッテネータ１００は複数のＭＯＳトランジスタを回路構成として含む。また図１に示すアッテネータ１００の減衰特性は、散乱行列（Ｓ行列）の対角成分であるＳ１２またはＳ２１の周波数特性を解析して得ることができるが、このＳ１２およびＳ２１は、回路に生じる寄生容量および周波数に依存して値が変化する。ゆえに、Ｓ１２またはＳ２１から得られるアッテネータの減衰特性も入力信号の周波数に基づき変化する。
【００１０】
第２の実施例
図４は、図１に係るアッテネータ１００の容量素子を可変容量素子４０８としたアッテネータ４００である。アッテネータ４００の回路素子の内、容量素子４０８以外の他の構成はアッテネータ１００と同様である。
【００１１】
図５は図４に係るアッテネータ４００を構成するＭＯＳトランジスタ４０５および４０６のゲート幅をそれぞれ13.5[μm]とし、ＭＯＳトランジスタ４０７のゲート幅を18.2[μｍ]とし、可変容量素子４０８の容量値を0[fF], 20[fF], 50[fF], 100[fF]と変化させた場合のアッテネータ４００の減衰特性の変化を示している。図５から明らかなように、可変容量素子４０８の容量値を変化させることでアッテネータ４００の減衰特性を調整することができる。図５を参照すると、アッテネータ４００は、可変容量素子４０８の値が20[fF]である場合に、入力信号の周波数が５ＧＨzまでの範囲でフラットな減衰特性を実現できることが分かる。
【００１２】
第３の実施例
図６は、図４に示したアッテネータ４００に対してさらに二つの容量素子を加えた構成を有するアッテネータ６００を示す。具体的には、アッテネータ６００は、図４のアッテネータ４００と同様の回路素子であるＭＯＳトランジスタ６０５、６０６、６０７、および可変容量素子６０８を有するとともに、新たな容量素子６０９と６１０をさらに有する。アッテネータ６００は、容量素子６０８に加えて容量素子６０９および６１０を有するため、これらの容量素子の容量値がアッテネータ６００の製造時にばらついた場合に減衰特性に与える影響を低減することができる。上述したように、アッテネータの減衰特性は散乱行列の対角成分であるＳ１２とＳ２１の周波数特性を解析することで得ることができるが、このＳ１２とＳ２１の値に大きな影響を与えるパラメータのひとつが容量素子の容量値である。そこでアッテネータ６００では容量素子を回路中に複数設け、散乱行列の対角成分Ｓ１２あるいはＳ２１の容量素子のばらつきによる変動を低減している。Ｓ１２とＳ２１は分数形式のパラメータであり、容量素子を回路中に複数設けることで容量値によって変動する項がＳ１２またはＳ２１の分母と分子の両方に散りばめられる。したがって、容量素子６０８、６０９、６１０のそれぞれが容量値の製造によりばらついたとしても、Ｓ１２またはＳ２１の変動は分母の変動と分子の変動により相殺される。したがってＳ１２またはＳ２１から求めることができる減衰特性も容量素子６０８、６０９、６１０の容量値の製造時のばらつきによっては大きく変動しない。
【００１３】
第４の実施例
図７は図６に示したアッテネータ６００に対して、ゲート配線とグランドとの間に寄生容量７１１が生じたアッテネータ７００を示している。アッテネータには、実際にはゲート配線とグランドとの間に寄生容量が生じる。寄生容量７１１以外の回路素子は、図６に示したアッテネータ６００と同様である。寄生容量７１１はアッテネータ７００の減衰特性に影響を与える。まず端子７０１が受けた入力信号の一部がＭＯＳトランジスタ７０５のゲート電極とソース電極との間に生じる寄生容量を介して（図３参照）ＭＯＳトランジスタ７０５のゲート配線に流れる。そして係るＭＯＳトランジスタ７０５のゲート配線に流れたリーク電流は寄生容量素子７１１を介してグランドに向かって流れる。端子７０１が受けた入力信号の分流成分が増加するため、入力信号の周波数が高い場合には、入力信号に係る利得の減衰量が増加することが考えられる。しかし、寄生容量による減衰特性の変動はできるだけ回避すべきである。そこで、第４の実施例として、ＭＯＳトランジスタのゲート配線を介したリーク電流成分を低減することができるアッテネータを図８に示す。図８に示したアッテネータ８００では、アッテネータ８００を構成するＭＯＳトランジスタ８０５、８０６、８０７のそれぞれのゲート電極に抵抗８１１、８１２、８１３がそれぞれ接続されている。抵抗８１１、８１２、８１３の抵抗値は、一例として、それぞれ１[kΩ]である。ＭＯＳトランジスタ８０５、８０６、８０７のそれぞれのゲート電極に抵抗を接続することで、端子８０１が受けた入力信号がＭＯＳトランジスタ８０５、８０６、８０７のゲート配線のそれぞれを介してリークすることを防止できる。なお、図８に示されたアッテネータ８００は容量素子８０９、８１０を含むがこれらは図６に係るアッテネータ６００が含む容量素子６０９、６１０と同様の効果を発揮しているのであって、端子８０１が受けた入力信号がＭＯＳトランジスタ８０５、８０６、８０７のゲート配線のそれぞれを介してリークすることを防止するための必須の構成要素ではない。すなわち、例えば図１２に示されているように、容量素子を含まない構成とすることもできる。
【００１４】
第５の実施例
図９は、図８に係るアッテネータ８００の可変容量素子８０８をＭＯＳトランジスタで実現した例を示している。図９に示されたアッテネータ９００はＭＯＳトランジスタ９０７、９１０、９１３と、これらのＭＯＳトランジスタ９０７、９１０、９１３のそれぞれに直列接続された容量素子９０８、９１１、９１４を有する。ＭＯＳトランジスタ９０７、９１０、９１３のそれぞれのゲート電極に印加する電圧を制御して、ソースとドレインが導通するＭＯＳトランジスタの数を変更し、可変容量素子を実現する。ＭＯＳトランジスタ９０７、９１０、９１３の内、ソースとドレインが導通するＭＯＳトランジスタの数が多ければ、分流する入力信号成分が大きくなる。これは等価的に、図８の可変容量素子８０８の容量値が増加したことを意味する。ＭＯＳトランジスタ９０７、９１０、９１３の内、ソースとドレインが導通するＭＯＳトランジスタの数が少なければ、分流する入力信号成分が小さくなる。これは等価的に、図８の可変容量素子８０８の容量値が減少したことを意味する。なお、図９では等価的な可変容量素子の実現に寄与しているＭＯＳトランジスタは９０７、９１０、９１３の三つであり、等価的な可変容量素子の実現に寄与している容量素子は９０８、９１１、９１４の三つであるが、ＭＯＳトランジスタおよび容量素子の数は三つに限られるものではない。例えば変化させたい容量値の範囲に応じて、回路設計者が任意にＭＯＳトランジスタおよび容量素子の数を選択することができる。また、容量素子９１６、９１７は、図６に係るアッテネータ６００が含む容量素子６０９、６１０と同様の効果を発揮しているのであって、等価的な可変容量を実現するための必須の構成要素ではない。加えて、抵抗９１８および９１９も、図８に係るアッテネータ８００が含む抵抗８１１ないし８１３と同様の効果を発揮しているのであって、等価的な可変容量を実現するための必須の構成要素ではない。
【００１５】
第６の実施例
これまで、アッテネータの減衰特性を可変容量素子により調整することを説明してきたが、アッテネータの減衰特性を調整する別の方法として、ＭＯＳトランジスタのゲート電圧を調整することでＭＯＳトランジスタのＯＮ抵抗の値を調整し、アッテネータの減衰特性を調整する方法もある。図１０は、Ｔ型アッテネータを構成するＭＯＳトランジスタの内、シャント状に接続されたＭＯＳトランジスタのゲート電圧を変化させた際に、係るＴ型アッテネータの減衰特性がどのように変化するかを示したものである。図１０に示されているように、ＭＯＳトランジスタのオン抵抗を調整することによっても、アッテネータの減衰特性を調整することができる。
【００１６】
以上の本実施の形態の説明では、アッテネータを構成する回路素子としてＭＯＳトランジスタを用いて説明したが、アッテネータはＭＯＳトランジスタ以外の回路素子でも構成できるため、アッテネータを構成する回路素子がＭＯＳトランジスタに限定されてはならない。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態に係るアッテネータである。
【図２】アッテネータの減衰特性の例を説明した図である。
【図３】ＭＯＳトランジスタの高周波等価回路である。
【図４】第２の実施の形態に係るアッテネータである。
【図５】アッテネータの減衰特性のシミュレーション結果である。
【図６】第３の実施の形態に係るアッテネータである。
【図７】ゲート配線に生じる寄生容量を説明する図である。
【図８】第４の実施の形態に係るアッテネータである。
【図９】第５の実施の形態に係るアッテネータである。
【図１０】第６の実施の形態に係るアッテネータのシミュレーション結果である。
【図１１】従来のアッテネータである。
【図１２】第４の実施の形態に係るアッテネータに関するアッテネータである。
【符号の説明】
【００１８】
１００ アッテネータ
１０５ ＭＯＳトランジスタ
１０６ ＭＯＳトランジスタ
１０７ ＭＯＳトランジスタ
１０８ 容量素子
１０９ Ｔ型アッテネータ
４００ アッテネータ
４０８ 可変容量素子
６０９ 容量素子
６１０ 容量素子
７１１ 寄生容量
８１１ 抵抗
８１２ 抵抗
９０７ ＭＯＳトランジスタ
９０８ 容量素子
９１０ ＭＯＳトランジスタ
９１１ 容量素子
９１３ ＭＯＳトランジスタ
９１４ 容量素子
【技術分野】
【０００１】
本発明はアッテネータに関し、特にアッテネータの減衰特性を調整する回路素子を有するアッテネータに関する。
【背景技術】
【０００２】
アッテネータは入力信号の利得を減衰させる機能を有する回路として知られており、例えば携帯電話に使用されている。携帯電話では、例えば、信号の受信を行うアンテナと受信信号の利得を調整する低雑音増幅器との間にアッテネータが設けられている。この場合のアッテネータは、受信信号の利得が低雑音増幅器のダイナミックレンジを超えないように入力信号の利得を減衰させる役割を担っている。近年では超広帯域無線（Ultra Wide Band）通信システムのように広帯域でかつ高周波の信号を用いて通信を行うことが必要となってきており、広帯域かつ高周波の信号に対応可能なアッテネータが求められている。ところが、アッテネータの減衰特性は、アッテネータを構成する回路素子に係る寄生素子成分の影響により、入力信号の周波数に依存して大きく変動する場合がある。これは、入力信号の周波数に対して寄生素子成分のインピーダンスが変化するからである。また、入力信号の周波数が増加するほどアッテネータの減衰特性の変動は大きくなる。仮に、入力信号の周波数によって入力信号の利得の減衰量が大きく異なれば、アッテネータの出力信号を受ける低雑音増幅器はアッテネータの出力信号の利得の変化に対応すべく複雑な回路構成とならざるを得なくなる。このように、アッテネータの減衰特性を調整し、広帯域で高周波の信号に対応可能なアッテネータを設計することが重要となっている。
【０００３】
アッテネータの構成には大きく分けて二つあり、ひとつはΠ型アッテネータ、もうひとつはＴ型アッテネータである。Π型アッテネータは二端子対網回路におけるΠ型回路の形で回路素子が接続されており、Ｔ型アッテネータは同様に二端子対網回路におけるＴ型回路の形で回路素子が接続されている。このΠ型アッテネータに副次的なＴ型アッテネータを組み合わせてなるアッテネータに関する技術が特許文献１に記載されている。図１１は、上記特許文献１に記載のアッテネータである。このアッテネータは、コントロール端子１００８に印加された制御電圧とバイアス端子１０２１に印加されたバイアス電圧の値を調整することで入力信号の減衰量を調整する。例えばバイアス端子１０２１に対してバイアス電圧を印加し、ＰＩＮダイオード１００４、１００６、１０１０、１０１２、１０１４を駆動するとともにコントロール端子１００８に印加された制御電圧の値を高くしていくと、ＰＩＮダイオード１００４および１００６の内部抵抗が上昇する一方、ＰＩＮダイオード１０１０、１０１２、１０１４の内部抵抗が低下するため、入力端子が受ける入力信号の利得の減衰量が増加することが記載されている。すなわち、特許文献１記載の技術は、コントロール端子１００８およびバイアス端子１０２１のそれぞれに印加される制御電圧およびバイアス電圧のバランスによりアッテネータ１０００の減衰特性の調整を行っている。
【特許文献１】特開２０００−２８６６５９
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者は、上記特許文献１に係る従来技術には以下の課題があることを見出した。上述したようにアッテネータの減衰特性を調整し、広帯域で高周波の信号に対応可能なアッテネータを設計することが重要となっているが、特許文献１記載の技術はアッテネータの減衰特性を制御端子やバイアス端子に印加する電圧の値で調整しており、この場合、例えばバイアス端子に供給する電圧の値を調整するための降圧回路が必要になり、アッテネータの回路規模が増大する。さらに、特許文献１は端子への印加電圧によってアッテネータの減衰特性を調整しているため、印加電圧に重畳される電荷のランダムな動きに基づく電圧信号の乱れである熱雑音やショットノイズがアッテネータの出力信号に混入してしまうことがある。通信機の受信回路では大きな利得を有する信号を扱うわけではないため、信号に対するノイズ成分の影響は大きい。したがって、受信回路は極力ノイズを発生させない回路構成とする必要がある。
【課題を解決するための手段】
【０００５】
本発明によるアッテネータは、直列接続された第１および第２回路と、これら第１および第２回路の間にシャント状に接続された第３回と、を含むＴ型の二端子対網回路と、第１および第２回路の間に第３回路とは別に接続されたシャント容量と、を有する。このシャント容量はアッテネータの入力信号を分流する。シャント容量の容量値に応じて分流する電流成分は増減する。シャント容量を流れる電流量はシャント容量の容量値に比例するからである。容量値が大きいシャント容量を接続すれば分流する電流成分は大きくなり、アッテネータの出力端から流出する電流成分は減少する。アッテネータの出力端から流出する電流成分が減少すればアッテネータの出力信号の利得は低下するため入力信号の利得の減衰量は増加することになる。逆に容量値が小さいシャント容量を接続すれば分流する電流成分は減少し、アッテネータの出力端から流出する電流成分は増加する。アッテネータの出力端から流出する電流が増加すれば、アッテネータの出力信号の利得は増加するため入力信号の利得の減衰量は減少する。このように、本発明は、容量成分を用いてアッテネータの減衰特性を調整する。容量素子は降圧回路と比較して規模が小さいため、本発明はアッテネータの回路規模の増大も防止することができる。また、本発明では電圧そのものをアッテネータの端子に印加して減衰特性の調整を行うわけではないため、アッテネータの出力信号に熱雑音やショットノイズが混入することを防止することもできる。
【発明の効果】
【０００６】
本発明は、アッテネータの減衰特性を調整して良好な減衰特性を有するアッテネータを設計することができ、アッテネータの回路規模の増大やアッテネータの出力信号に不要なノイズ成分が含まれてしまうことを防止することができるという効果を奏する。
【発明を実施するための最良の形態】
【０００７】
第１の実施例
以下、図面を参照して本発明を実施するための最良の形態について説明する。図１は、本発明の実施の形態の一であるアッテネータ１００を示す。アッテネータ１００は端子１０１および１０３からなるポートと、端子１０２および１０４からなるポートとの間に回路素子を有する二端子対網回路（２ポート回路）である。アッテネータ１００では、電界効果トランジスタの一種であるＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ１０５および１０６が、第１の回路および第２の回路の一例として端子１０１と端子１０３との間に直列に接続されている。さらにアッテネータ１００は、このＭＯＳトランジスタ１０５および１０６との間にシャント状に接続されたＭＯＳトランジスタ１０７を有する。ここで、ＭＯＳトランジスタ１０５ないし１０７によって構成される回路１０９は、ＭＯＳトランジスタで構成された一般的なＴ型アッテネータである。そして係るＴ型アッテネータに対し、ＭＯＳトランジスタ１０５および１０６との間にさらにシャント状に容量素子１０８が接続されている。ＭＯＳトランジスタ１０７および容量素子１０８は二端子対網回路のシャント成分なので、端子１０３と端子１０４とを結ぶ配線にも接続されている。容量素子１０８の値は、一例として、２０[fF]とすることができる。また、これらのＭＯＳトランジスタは一般的にはｎ型のＭＯＳトランジスタであるが、ｐ型のＭＯＳトランジスタであってもよい。また、ＭＯＳトランジスタ１０５ないし１０７のそれぞれは、ゲート端子を有している。
【０００８】
図２は、図１のアッテネータ１００の減衰特性と、図１のアッテネータ１００から容量素子１０８を除去した回路１０９の減衰特性と、を示している。図２のＡは、図１に記載のアッテネータ１００から容量素子を除去したアッテネータ（回路１０９）の減衰特性である。図２のＢはアッテネータ１００の減衰特性である。縦軸はアッテネータの入力信号の利得に対する出力信号の利得の比をデシベル（ｄＢ）で示した減衰量を示す。横軸はそれぞれのアッテネータに対する入力信号の周波数である。図２から明らかなように、減衰特性Ｂを有するアッテネータ１００は、減衰特性Ａを有する回路１０９よりも減衰量が大きい。これは、アッテネータ１００では、入力信号が容量素子１０８を介して分流し、出力信号の電流値が低下するためである。このように、回路１０９に係るＴ型アッテネータに容量素子１０８を加えたアッテネータ１００は、減衰特性を調整することができる。また、減衰特性Ｂを有するアッテネータ１００は入力信号の周波数が増加しても減衰量をほぼ一定値に保持することが可能となっている。一方で減衰特性Ａを有する回路１０９は、入力信号の周波数の増加に伴って入力信号の利得の減衰量が大きく減少していく。図２に示された「使用周波数帯域」は、例えばＵＷＢ通信システムなどのように、広帯域かつ高周波の信号を用いる通信に関する受信回路が受信する信号の周波数範囲を示している。具体的な例を挙げると、係る使用周波数帯域の下限は例えば３ＧＨｚで上限は５ＧＨｚである。この場合、使用周波数帯域内において、減衰特性Ｂを有するアッテネータ１００は入力信号の周波数に関わらずほぼ一定の減衰量を有しているが、減衰特性Ａを有する回路１０９は使用周波数帯域内において、入力信号の周波数の増加に伴い減衰量が大きく減少している。したがって減衰特性Ａを有する回路１０９が図２に係る「使用周波数帯域」内の信号を受信した場合は受信する信号の周波数によって減衰量が大きく異なることになる。ゆえに、ＵＷＢ通信のように広帯域の周波数の信号を用いる通信では、アッテネータの後段に位置する低雑音増幅器の回路構成が複雑化する。このように、回路１０９に係るＴ型アッテネータに容量素子１０８を加えたアッテネータ１００、減衰特性を調整するとともに、減衰特性を改善することができる。
【０００９】
ここで、アッテネータの減衰量が入力信号の周波数に応じて変化する原因について説明する。図３は図１に係るアッテネータ１００の構成要素の一であるＭＯＳトランジスタの高周波等価回路を示す。ＭＯＳトランジスタは、ソース（Ｓ）、ドレイン（Ｄ）、ゲート（Ｇ）の三つの電極を有するが、係る端子間には寄生容量成分が存在する。例えば容量３０１はＭＯＳトランジスタのゲート電極とソース電極との間に生じる寄生容量である。容量３０２はゲート電極と基板との間に生じる寄生容量、容量３０３はゲート電極とドレイン電極との間に生じる寄生容量、容量３０４および容量３０６はそれぞれソース電極と基板の間およびドレイン電極と基板との間に生じる寄生容量である。また、抵抗３０５は、ソース、ドレイン間の抵抗成分である。このように、ＭＯＳトランジスタには複数の不可避な寄生容量成分が存在する。ここで、アッテネータ１００は複数のＭＯＳトランジスタを回路構成として含む。また図１に示すアッテネータ１００の減衰特性は、散乱行列（Ｓ行列）の対角成分であるＳ１２またはＳ２１の周波数特性を解析して得ることができるが、このＳ１２およびＳ２１は、回路に生じる寄生容量および周波数に依存して値が変化する。ゆえに、Ｓ１２またはＳ２１から得られるアッテネータの減衰特性も入力信号の周波数に基づき変化する。
【００１０】
第２の実施例
図４は、図１に係るアッテネータ１００の容量素子を可変容量素子４０８としたアッテネータ４００である。アッテネータ４００の回路素子の内、容量素子４０８以外の他の構成はアッテネータ１００と同様である。
【００１１】
図５は図４に係るアッテネータ４００を構成するＭＯＳトランジスタ４０５および４０６のゲート幅をそれぞれ13.5[μm]とし、ＭＯＳトランジスタ４０７のゲート幅を18.2[μｍ]とし、可変容量素子４０８の容量値を0[fF], 20[fF], 50[fF], 100[fF]と変化させた場合のアッテネータ４００の減衰特性の変化を示している。図５から明らかなように、可変容量素子４０８の容量値を変化させることでアッテネータ４００の減衰特性を調整することができる。図５を参照すると、アッテネータ４００は、可変容量素子４０８の値が20[fF]である場合に、入力信号の周波数が５ＧＨzまでの範囲でフラットな減衰特性を実現できることが分かる。
【００１２】
第３の実施例
図６は、図４に示したアッテネータ４００に対してさらに二つの容量素子を加えた構成を有するアッテネータ６００を示す。具体的には、アッテネータ６００は、図４のアッテネータ４００と同様の回路素子であるＭＯＳトランジスタ６０５、６０６、６０７、および可変容量素子６０８を有するとともに、新たな容量素子６０９と６１０をさらに有する。アッテネータ６００は、容量素子６０８に加えて容量素子６０９および６１０を有するため、これらの容量素子の容量値がアッテネータ６００の製造時にばらついた場合に減衰特性に与える影響を低減することができる。上述したように、アッテネータの減衰特性は散乱行列の対角成分であるＳ１２とＳ２１の周波数特性を解析することで得ることができるが、このＳ１２とＳ２１の値に大きな影響を与えるパラメータのひとつが容量素子の容量値である。そこでアッテネータ６００では容量素子を回路中に複数設け、散乱行列の対角成分Ｓ１２あるいはＳ２１の容量素子のばらつきによる変動を低減している。Ｓ１２とＳ２１は分数形式のパラメータであり、容量素子を回路中に複数設けることで容量値によって変動する項がＳ１２またはＳ２１の分母と分子の両方に散りばめられる。したがって、容量素子６０８、６０９、６１０のそれぞれが容量値の製造によりばらついたとしても、Ｓ１２またはＳ２１の変動は分母の変動と分子の変動により相殺される。したがってＳ１２またはＳ２１から求めることができる減衰特性も容量素子６０８、６０９、６１０の容量値の製造時のばらつきによっては大きく変動しない。
【００１３】
第４の実施例
図７は図６に示したアッテネータ６００に対して、ゲート配線とグランドとの間に寄生容量７１１が生じたアッテネータ７００を示している。アッテネータには、実際にはゲート配線とグランドとの間に寄生容量が生じる。寄生容量７１１以外の回路素子は、図６に示したアッテネータ６００と同様である。寄生容量７１１はアッテネータ７００の減衰特性に影響を与える。まず端子７０１が受けた入力信号の一部がＭＯＳトランジスタ７０５のゲート電極とソース電極との間に生じる寄生容量を介して（図３参照）ＭＯＳトランジスタ７０５のゲート配線に流れる。そして係るＭＯＳトランジスタ７０５のゲート配線に流れたリーク電流は寄生容量素子７１１を介してグランドに向かって流れる。端子７０１が受けた入力信号の分流成分が増加するため、入力信号の周波数が高い場合には、入力信号に係る利得の減衰量が増加することが考えられる。しかし、寄生容量による減衰特性の変動はできるだけ回避すべきである。そこで、第４の実施例として、ＭＯＳトランジスタのゲート配線を介したリーク電流成分を低減することができるアッテネータを図８に示す。図８に示したアッテネータ８００では、アッテネータ８００を構成するＭＯＳトランジスタ８０５、８０６、８０７のそれぞれのゲート電極に抵抗８１１、８１２、８１３がそれぞれ接続されている。抵抗８１１、８１２、８１３の抵抗値は、一例として、それぞれ１[kΩ]である。ＭＯＳトランジスタ８０５、８０６、８０７のそれぞれのゲート電極に抵抗を接続することで、端子８０１が受けた入力信号がＭＯＳトランジスタ８０５、８０６、８０７のゲート配線のそれぞれを介してリークすることを防止できる。なお、図８に示されたアッテネータ８００は容量素子８０９、８１０を含むがこれらは図６に係るアッテネータ６００が含む容量素子６０９、６１０と同様の効果を発揮しているのであって、端子８０１が受けた入力信号がＭＯＳトランジスタ８０５、８０６、８０７のゲート配線のそれぞれを介してリークすることを防止するための必須の構成要素ではない。すなわち、例えば図１２に示されているように、容量素子を含まない構成とすることもできる。
【００１４】
第５の実施例
図９は、図８に係るアッテネータ８００の可変容量素子８０８をＭＯＳトランジスタで実現した例を示している。図９に示されたアッテネータ９００はＭＯＳトランジスタ９０７、９１０、９１３と、これらのＭＯＳトランジスタ９０７、９１０、９１３のそれぞれに直列接続された容量素子９０８、９１１、９１４を有する。ＭＯＳトランジスタ９０７、９１０、９１３のそれぞれのゲート電極に印加する電圧を制御して、ソースとドレインが導通するＭＯＳトランジスタの数を変更し、可変容量素子を実現する。ＭＯＳトランジスタ９０７、９１０、９１３の内、ソースとドレインが導通するＭＯＳトランジスタの数が多ければ、分流する入力信号成分が大きくなる。これは等価的に、図８の可変容量素子８０８の容量値が増加したことを意味する。ＭＯＳトランジスタ９０７、９１０、９１３の内、ソースとドレインが導通するＭＯＳトランジスタの数が少なければ、分流する入力信号成分が小さくなる。これは等価的に、図８の可変容量素子８０８の容量値が減少したことを意味する。なお、図９では等価的な可変容量素子の実現に寄与しているＭＯＳトランジスタは９０７、９１０、９１３の三つであり、等価的な可変容量素子の実現に寄与している容量素子は９０８、９１１、９１４の三つであるが、ＭＯＳトランジスタおよび容量素子の数は三つに限られるものではない。例えば変化させたい容量値の範囲に応じて、回路設計者が任意にＭＯＳトランジスタおよび容量素子の数を選択することができる。また、容量素子９１６、９１７は、図６に係るアッテネータ６００が含む容量素子６０９、６１０と同様の効果を発揮しているのであって、等価的な可変容量を実現するための必須の構成要素ではない。加えて、抵抗９１８および９１９も、図８に係るアッテネータ８００が含む抵抗８１１ないし８１３と同様の効果を発揮しているのであって、等価的な可変容量を実現するための必須の構成要素ではない。
【００１５】
第６の実施例
これまで、アッテネータの減衰特性を可変容量素子により調整することを説明してきたが、アッテネータの減衰特性を調整する別の方法として、ＭＯＳトランジスタのゲート電圧を調整することでＭＯＳトランジスタのＯＮ抵抗の値を調整し、アッテネータの減衰特性を調整する方法もある。図１０は、Ｔ型アッテネータを構成するＭＯＳトランジスタの内、シャント状に接続されたＭＯＳトランジスタのゲート電圧を変化させた際に、係るＴ型アッテネータの減衰特性がどのように変化するかを示したものである。図１０に示されているように、ＭＯＳトランジスタのオン抵抗を調整することによっても、アッテネータの減衰特性を調整することができる。
【００１６】
以上の本実施の形態の説明では、アッテネータを構成する回路素子としてＭＯＳトランジスタを用いて説明したが、アッテネータはＭＯＳトランジスタ以外の回路素子でも構成できるため、アッテネータを構成する回路素子がＭＯＳトランジスタに限定されてはならない。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態に係るアッテネータである。
【図２】アッテネータの減衰特性の例を説明した図である。
【図３】ＭＯＳトランジスタの高周波等価回路である。
【図４】第２の実施の形態に係るアッテネータである。
【図５】アッテネータの減衰特性のシミュレーション結果である。
【図６】第３の実施の形態に係るアッテネータである。
【図７】ゲート配線に生じる寄生容量を説明する図である。
【図８】第４の実施の形態に係るアッテネータである。
【図９】第５の実施の形態に係るアッテネータである。
【図１０】第６の実施の形態に係るアッテネータのシミュレーション結果である。
【図１１】従来のアッテネータである。
【図１２】第４の実施の形態に係るアッテネータに関するアッテネータである。
【符号の説明】
【００１８】
１００ アッテネータ
１０５ ＭＯＳトランジスタ
１０６ ＭＯＳトランジスタ
１０７ ＭＯＳトランジスタ
１０８ 容量素子
１０９ Ｔ型アッテネータ
４００ アッテネータ
４０８ 可変容量素子
６０９ 容量素子
６１０ 容量素子
７１１ 寄生容量
８１１ 抵抗
８１２ 抵抗
９０７ ＭＯＳトランジスタ
９０８ 容量素子
９１０ ＭＯＳトランジスタ
９１１ 容量素子
９１３ ＭＯＳトランジスタ
９１４ 容量素子
【特許請求の範囲】
【請求項１】
節点を介して直列接続された第１および第２回路と、前記節点にシャント状に接続された第３回路と、を含むＴ型の二端子対網回路と、
前記節点に前記第３回路とは別に接続されたシャント容量と、
を有することを特徴とするアッテネータ。
【請求項２】
前記シャント容量は、容量値が可変であることを特徴とする請求項１に記載のアッテネータ。
【請求項３】
前記二端子対網回路が有する端子の内の入力信号を受信する第１端子と前記第１回路との間に接続された容量をさらに有することを特徴とする請求項２に記載のアッテネータ。
【請求項４】
前記第１回路は第１電界効果トランジスタを含み、前記第１電界効果トランジスタのゲート端子には抵抗が接続されていることを特徴とする請求項３に記載のアッテネータ。
【請求項５】
前記シャント容量と直列に接続された第２電界効果トランジスタをさらに有することを特徴とする請求項４に記載のアッテネータ。
【請求項６】
前記シャント容量は第１シャント容量であって、
前記第１および第２回路の間に、前記第３回路と前記第１シャント容量および前記第２電界効果トランジスタのそれぞれとは別に接続された第２シャント容量と、
前記第２シャント容量と直列に接続された第３電界効果トランジスタと、
をさらに有することを特徴とする請求項５に記載のアッテネータ。
【請求項７】
前記シャント容量は、前記節点を介して前記第３回路と並列に接続されていることを特徴とする請求項２記載のアッテネータ。
【請求項８】
前記第１回路は第１電界効果トランジスタを含み、前記第１電界効果トランジスタのゲート端子には抵抗が接続されていることを特徴とする請求項１に記載のアッテネータ。
【請求項１】
節点を介して直列接続された第１および第２回路と、前記節点にシャント状に接続された第３回路と、を含むＴ型の二端子対網回路と、
前記節点に前記第３回路とは別に接続されたシャント容量と、
を有することを特徴とするアッテネータ。
【請求項２】
前記シャント容量は、容量値が可変であることを特徴とする請求項１に記載のアッテネータ。
【請求項３】
前記二端子対網回路が有する端子の内の入力信号を受信する第１端子と前記第１回路との間に接続された容量をさらに有することを特徴とする請求項２に記載のアッテネータ。
【請求項４】
前記第１回路は第１電界効果トランジスタを含み、前記第１電界効果トランジスタのゲート端子には抵抗が接続されていることを特徴とする請求項３に記載のアッテネータ。
【請求項５】
前記シャント容量と直列に接続された第２電界効果トランジスタをさらに有することを特徴とする請求項４に記載のアッテネータ。
【請求項６】
前記シャント容量は第１シャント容量であって、
前記第１および第２回路の間に、前記第３回路と前記第１シャント容量および前記第２電界効果トランジスタのそれぞれとは別に接続された第２シャント容量と、
前記第２シャント容量と直列に接続された第３電界効果トランジスタと、
をさらに有することを特徴とする請求項５に記載のアッテネータ。
【請求項７】
前記シャント容量は、前記節点を介して前記第３回路と並列に接続されていることを特徴とする請求項２記載のアッテネータ。
【請求項８】
前記第１回路は第１電界効果トランジスタを含み、前記第１電界効果トランジスタのゲート端子には抵抗が接続されていることを特徴とする請求項１に記載のアッテネータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００９−１３０８０８（Ｐ２００９−１３０８０８Ａ）
【公開日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願番号】特願２００７−３０５８３０（Ｐ２００７−３０５８３０）
【出願日】平成１９年１１月２７日（２００７．１１．２７）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願日】平成１９年１１月２７日（２００７．１１．２７）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]