【課題】一サンプリング当たりにＡ／Ｄ変換時間を短縮すること可能なアナログディジタル変換器を提供することを目的とする。
【解決手段】Ａ／Ｄ変換ステージ１０１でのサンプル値Ｒに変換操作Ｂを施して変換結果Ｄ３を生成しこの変換結果Ｄ３にＡ／Ｄ変換ステージ１０３でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０５でのサンプル値に変換操作Ｂを施して変換結果Ｄ４を生成しこの変換結果Ｄ４にＡ／Ｄ変換ステージ１０７でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０７でのサンプル値に変換操作Ｂを施して変換結果Ｄ５を生成しこの変換結果Ｄ５にＡ／Ｄ変換ステージ１０１でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０３でのサンプル値に変換操作Ｂを施して変換結果Ｄ６を生成しこの変換結果Ｄ６にＡ／Ｄ変換ステージ１０５でサンプリング操作Ａを施す。

【特許請求の範囲】
【請求項１】
ゲインステージを用いて、アナログ信号に対応したディジタル信号を生成する方法であって、前記ゲインステージは第１および第２のキャパシタ並びに演算増幅回路を含み、
当該方法は、
（ａ）所定の数の値を取るディジタル値を有しており第１および第２の入力アナログ信号のいずれか一方に応じたディジタル信号を生成するステップと、
（ｂ）前記第１のキャパシタおよび前記第２のキャパシタに、前記第１の入力アナログ信号に応じた電荷を蓄積するステップと、
（ｃ）前記第１および第２のキャパシタに前記電荷を蓄積した後に、前記第１のキャパシタおよび前記第２のキャパシタのいずれか一方の前記電荷を保持すると共に、前記第１のキャパシタおよび前記第２のキャパシタのいずれか他方に前記第２の入力アナログ信号に応じた電荷をサンプリングするステップと、
（ｄ）前記第１および第２のキャパシタへのサンプリングの後に、前記第１のキャパシタを前記演算増幅回路の前記出力と前記反転入力との間に接続すると共に前記第２のキャパシタの前記他端に該ディジタル信号に応じた変換アナログ信号を供給することによって、第１の変換値を前記演算増幅回路の前記出力に生成すると共に前記第１および第２のキャパシタの前記電荷を再配置するステップと、
（ｅ）前記第１および第２のキャパシタへのサンプリングの後に、前記第２のキャパシタを前記演算増幅回路の前記出力と前記反転入力との間に接続すると共に前記第１のキャパシタの前記他端に該ディジタル信号に応じた変換アナログ信号を供給することによって、第２の変換値を前記演算増幅回路の前記出力に生成すると共に前記第１および第２のキャパシタの前記電荷を再配置するステップと
を備える、ことを特徴とする方法。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【公開番号】特開２０１２−１６０７０（Ｐ２０１２−１６０７０Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１１−２３１０６８（Ｐ２０１１−２３１０６８）
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【分割の表示】特願２００８−５２０６３６（Ｐ２００８−５２０６３６）の分割
【原出願日】平成１９年６月８日（２００７．６．８）
【出願人】（３０４０２３３１８）国立大学法人静岡大学 (416)
【Ｆターム（参考）】