インターリーブパワーコンバータおよびインターリーブパワーコンバータ用コントローラ
【課題】DC電圧源をDC電圧出力に変換するためのインターリーブパワーコンバータを提供する。
【解決手段】インターリーブパワーコンバータは、並列に接続された2つ以上のサブ回路と、各サブ回路のスイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動する駆動手段と、コンバータの入力電流を、サンプル点で検出することによって、入力電流値を繰り返し測定する電流検出手段と、コントロール手段とを備える。コントロール手段は、各サンプル点において測定された入力電流値と、先行するサンプル点において測定された入力電流値とを比較し、比較された入力電流値と関連付けられた一方または双方のサブ回路に起因する電流不均衡の測定値を取得する前記比較手段と、電流不均衡を補償する電流平衡手段とを有する。
【解決手段】インターリーブパワーコンバータは、並列に接続された2つ以上のサブ回路と、各サブ回路のスイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動する駆動手段と、コンバータの入力電流を、サンプル点で検出することによって、入力電流値を繰り返し測定する電流検出手段と、コントロール手段とを備える。コントロール手段は、各サンプル点において測定された入力電流値と、先行するサンプル点において測定された入力電流値とを比較し、比較された入力電流値と関連付けられた一方または双方のサブ回路に起因する電流不均衡の測定値を取得する前記比較手段と、電流不均衡を補償する電流平衡手段とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インターリーブパワーコンバータ用コントローラ、および該コントローラを含むインターリーブパワーコンバータに関する。
【背景技術】
【0002】
単相昇圧コンバータは、DC入力電圧と、スイッチの間に接続されるインダクタを備える。このスイッチは、インダクタと入力電圧、またはインダクタと出力電圧とを、二者択一的に接続し、特定のデューティサイクルによって駆動される。この回路(単相昇圧コンバータ)は、常に入力電圧以上の出力電圧を提供するものである。降圧コンバータは、常に入力電圧が出力電圧以上となるような、逆の動作を行う同じような回路を備える。
【0003】
昇圧コンバータに用いられるインダクタは、連続的に充電および放電するので、結果としてインダクタ電流は、リップル電流と呼ばれるAC成分を有する。一般的に、そのようなリップル電流は、素子(component)性能を低下させ、回路中で不要な効果を生じさせることから、好ましくない。
【0004】
リップル電流を減少させるための既知の方法の1つは、2つもしくはそれ以上のコンバータ回路(サブ回路)を並列で駆動させ、さらに、各サブ回路が、それぞれ、各サブ回路内のスイッチを駆動させる際、各サブ回路のスイッチ駆動間に、相互に位相シフト(すなわち、位相差)を存在させることである。2つのスイッチ駆動間における位相差は、一方のサブ回路のリップル電流を、他方のサブ回路のリップル電流が打ち消すという結果をもたらす。これにより、コンバータの入力と出力の双方におけるリップル電流を減少させることができる。
【0005】
このような回路は、インターリーブ昇圧コンバータとしてよく知られている。力率改善(PFC:Power-Factor Correction)に用いられる2相インターリーブ昇圧コンバータの第1の例を、図1に示す。
【0006】
2相インターリーブ昇圧コンバータの第2の例を、図2に示す。図2に示すコンバータは、3ステート(3-state)スイッチングセルとして知られている。図2のコンバータは、各サブ回路からのインダクタが、変圧器の形で、磁気的に互いに接続され、蓄電用のインダクタが、入力電圧と変圧器との間に接続されていることを除き、図1のコンバータと同様の構成である。
【0007】
図1および図2の回路は、基本的に同じ変圧機能を有し、基本的に同じデューティサイクルによって連続的に駆動する。
【0008】
図2のコンバータは、図1のコンバータと比較して、回路内の個別の素子に流れるリップル電流を減少させることができる。さらに加えて、図2の回路は、従来のパワーコンバータ回路と比較して、スイッチ内でのピーク電流が低くなる。そのため、スイッチング損失を減少させることができる。
【0009】
よく知られているように、Freescale application note An3843:Single Phase Two−Channel Interleaced PFC converter Using MC56F8,0006 Rev 0, 04/2009に記載されているような単相昇圧コンバータのコントロールは、通常、3つの検出(sensed)信号が必要である。すなわち、3つの検出信号とは、コンバータの出力電圧Vout、DC入力電圧Vin(便宜上、ブリッジ整流器のDC出力を、この目的のための入力電圧としてもよい)、および入力電流I(便宜上、ブリッジ整流器への共通の戻りライン内に流れる電流を、この目的のために検出してもよい)である。これらの検出値が、コントローラによって処理され、所望の出力を得るための駆動状態変更に用いられる。
【0010】
多数の位相がインターリーブされると、異なるサブ回路の素子間における性能ばらつきによって、各位相間の電流不均衡(current imbalance)が発生する。電流不均衡を調整(補正)することは、特に、電流不均衡が変圧器飽和、およびRMS電流増加、信頼性減少の原因となる図2に示すタイプのコンバータにとって好ましい。
【0011】
しかしながら、各位相用の電流(すなわち、各サブ回路のスイッチに流れる電流)を入力電流から決定することはできない。このため、電流を決定し、電流不均衡を調整するために、既知のインターリーブパワーコンバータは、各スイッチ内の電流を直接検出している。例えば、上述のFreescale Referenceの例を参照されたい。各位相用に検出された電流を、共通の閾値、または2つの異なった閾値と比較することによって、コントローラは、電流不均衡を認識し、調整することができるようになる。
【0012】
しかしながら、このような2相インターリーブ昇圧コンバータでは、単相コンバータと比較して、追加の電流検出が必要となる。そのため、追加のコストが発生し、コントローラの複雑性が増加してしまう。
【発明の概要】
【課題を解決するための手段】
【0013】
本発明の一態様においては、DC電圧源をDC電圧出力に変換するためのインターリーブパワーコンバータが提供される。本発明のインターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コンバータの入力電流を、前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点で検出することによって、前記各サブ回路に関連付けられた入力電流値を繰り返し測定する電流検出手段と、
コントロール手段とを備え、
前記コントロール手段は、
前記各サンプル点において測定された前記入力電流値と、先行する前記サンプル点において測定された前記入力電流値とを比較し、前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路に起因する電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを有することを特徴とする。
【0014】
インターリーブパワーコンバータ内の電流不均衡の主原因は、駆動器(driver)の素子およびスイッチの性能の違いによる、位相間のタイミング不均衡である。この電流不均衡は、スイッチングデバイスの駆動時間を適切に調整することによって修正(補償)可能であるということに鑑み、本発明は成された。電流不均衡の主原因は、位相間のタイミング不均衡であるが、本発明のコントロール手段は、同時に、各サブ回路間の抵抗値やインダクタンス値のばらつきに起因する電流不均衡を減少させることができる。
【0015】
このような方法によって電流不均衡を修正することによって、本発明は、電流不均衡を検出、補償するために各スイッチ内の電流を直接検出する従来技術と比較して、コスト、サイズ、およびコントローラ用のプロセッサ要求を減少させることができる。
【0016】
本発明のインターリーブコンバータが2つのサブ回路を有する場合には、スイッチングデバイス間の位相差は、180度であることが好ましい。
【0017】
本発明のインターリーブコンバータが3つのサブ回路を有する場合には、スイッチングデバイス間の位相差は、120度であることが好ましい。
【0018】
本発明のインターリーブコンバータがn個のサブ回路を有する場合には、スイッチングデバイス間の位相差は、360/nであることが好ましい。
【0019】
したがって、各サブ回路のスイッチングデバイスは、略一定間隔でスイッチされる。
【0020】
前記電流平衡手段は、直近に検出された前記入力電流値に関連付けられた前記サブ回路用に、前記時間t1から前記時間t2までの前記時間間隔Tonを調整し、前記電流不均衡を補償するよう構成されていることが好ましい。
【0021】
前記電流検出手段は、前記スイッチングデバイスの前記時間t1後のサンプル点において、前記コンバータの前記入力電流を検出することによって、前記各サブ回路に関連付けられた前記入力電流値を繰り返し測定するよう構成されていることが好ましく、前記スイッチングデバイスの前記時間t2後のサンプル点において、前記コンバータの前記入力電流を測定するよう構成されていることがより好ましい。
【0022】
前記サンプル点は、前記入力電流の波形の上昇傾斜(rising slope)と一致するよう算出されていることが好ましい。前記サンプル点は、前記入力電流の波形の上昇傾斜の略中間部に位置するよう算出されていることが好ましい。
【0023】
特に、前記各サブ回路(位相)用の前記サンプル点は、対応する前記サブ回路(位相)用に、前記スイッチングデバイスの前記時間t2後の前記入力電流の第1の上昇傾斜と一致するよう算出されていることが好ましい。
【0024】
50%以下のデューィテサイクルで駆動する2相インターリーブコンバータ用には、前記各サブ回路に関連付けられた前記サンプル点は、前記サブ回路の直近の前記時間T1の後であって、Ton/2+T/2に等しいことが好ましい。
【0025】
50%より大きなデューティサイクルで駆動する2相インターリーブコンバータ用には、前記各サブ回路に関連付けられた前記サンプル点は、前記サブ回路の直近の前記時間T1の後であって、(Ton−T/2)/2と等しいことが好ましい。
【0026】
前記コントロール手段は、前記各サブ回路の前記時間T1から前記時間T2までの前記間隔Tonを調整し、前記インターリーブパワーコンバータの前記入力電流を参照電流に追随させる電流追随手段をさらに有していてもよい。
【0027】
前記コントロール手段は、PID(Proportional Integral Differential)コントローラを有することが好ましい。この場合、微分項(differential term)は、電流不均衡調整のために用いられてもよい。比例項または/および積分項は、前記コンバータを参照電流に追随させるために用いられてもよい。
【0028】
前記コントロール手段は、マイクロプロセッサ上に実装されていてもよい。前記駆動手段も同様に、マイクロプロセッサ上、または2つの別個のマイクロプロセッサ上に実装されていてもよい。前記コントロール手段と前記駆動手段は、単一のマイクロプロセッサ上に実装されていてもよい。
【0029】
本発明の別の態様においては、インターリーブパワーコンバータ用のコントローラが提供される。
前記インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コントローラは、
前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点での前記各サブ回路に関連付けられた入力電流値を表す信号を受信する受信手段と、
前記各サンプル点において測定された前記入力電流値と、先行する前記サンプル点において測定された前記入力電流値とを比較し、前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路に起因する電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを決定し、前記電流不均衡を補償する電流平衡手段とを備えることを特徴とする。
【0030】
本発明の別の態様においては、DC電圧源をDC電圧出力に変換するための複相インターリーブパワーコンバータが提供される。本発明の複相インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コンバータの入力電流を、前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点で検出することによって、各位相に関連付けられた入力電流値を繰り返し測定する電流検出手段と、
コントロール手段とを備え、
前記コントロール手段は、
前記各位相において測定された前記入力電流値と、先行する前記位相において測定された前記入力電流値とを比較し、前記各位相間の電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを有することを特徴とする。
【0031】
本発明の別の態様においては、複相インターリーブパワーコンバータ用のコントローラが提供される。
前記複相インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コントローラは、
前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点での各位相に関連付けられた入力電流値を表す信号を受信する受信手段と、
前記各位相において測定された前記入力電流値と、先行する前記位相において測定された前記入力電流値とを比較し、前記各位相間の電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを備えることを特徴とする。
【0032】
本発明の第1の態様に関連して述べられた、好ましいオプショナルな特徴は、上述の本発明のその他の態様に対しても適用される。その他の好ましい、および/またはオプショナルな特徴は、独立請求項内で定義されていてもよい。
【0033】
前記コントロール手段、前記電流検出手段、前記比較手段、前記電流平衡手段、前記電流追随手段、および前記駆動手段は、それぞれ、コントロール手段と、電流検出モジュールと、比較モジュールと、電流平衡モジュールと、電流追随モジュールと、駆動モジュールを構成してもよい。
【0034】
以下、本発明の好適な実施形態について、添付図面を参照しつつ説明する。
【図面の簡単な説明】
【0035】
【図1】図1は、2相インターリーブ昇圧コンバータの第1の例である。
【0036】
【図2】図2は、2相インターリーブ昇圧コンバータの第2の例である。
【0037】
【図3a】図3aは、33%のデューティサイクルで駆動する図2のコンバータ用の電流波形を表す図である。
【図3b】図3bは、66%のデューティサイクルで駆動する図2のコンバータ用の電流波形を表す図である。
【0038】
【図4】図4は、33%のデューティサイクルで駆動する図2のコンバータ用の電流波形と、延長駆動タイムを有するスイッチM2の効果を表す図である。
【0039】
【図5a】図5aは、図2のコンバータ用の電流波形と、適切なサンプル点を表す図である。
【図5b】図5bは、図2のコンバータ用の電流波形と、適切なサンプル点を表す図である。
【0040】
【図6】図6は、本発明の実施例における、図2に示すインターリーブ昇圧コンバータに用いられるPID(Proportional Integral Derivative)コントローラを表す図である。
【0041】
【図7】図7は、図6のコントローラのTask1を表す図である。
【図8】図8は、図6のコントローラのTask2を表す図である。
【図9】図9は、図6のコントローラのTask3を表す図である。
【0042】
【図10】図10は、66%(50%より大きな)デューティサイクルで駆動する図1のコンバータの電流波形を表す図である。
【0043】
【図11a】図11aは、33%より小さなデューティサイクルで駆動する3相インターリーブコンバータの波形を表す図である。
【図11b】図11bは、33−66%のデューティサイクルで駆動する3相インターリーブコンバータの波形を表す図である。
【図11c】図11cは、66%より大きなデューティサイクルで駆動する3相インターリーブコンバータの波形を表す図である。
【0044】
【図12】図12は、プロトタイプコントローラの駆動波形を示す図である。
【図13】図13は、プロトタイプコントローラの駆動波形を示す図である。
【図14】図14は、プロトタイプコントローラの駆動波形を示す図である。
【発明を実施するための形態】
【0045】
異なる実施形態および異なる図に共通する要素は、同じ番号が付されている。
【0046】
本発明の1つの実施形態は、図2に示す2相インターリーブ昇圧コンバータ20を参照して詳述される。
【0047】
図2のコンバータ20は、入力端子21、22と、出力端子23、24とを備える。入力端子21、22は、4つのダイオードブリッジ整流回路25の2つのノードn1、n2に接続されている。整流回路25は、DC入力電圧Vinをノードn3、n4に提供するため、入力端子21、22に供給されるAC入力電圧を整流する。共通の戻りライン26は、整流回路25のノードn4と出力端子24との間を接続している。
【0048】
整流回路25のノードn3は、インダクタL1に接続されている。次に、インダクタL1は、変圧器T1の磁気的に結合している2つの素子に、接続されている。
【0049】
次に、変圧器T1の各誘導素子は、それぞれ、ダイオードD1、D2の陽極(anode)に接続されている。ダイオードD1、D2の双方の陰極(cathode)は、出力端子23に接続されている。したがって、2つの電流経路が、整流回路25のノードn3と、出力端子23との間に形成されている。一方の電流経路は、第1のインダクタL1と、変圧器T1の第1の誘導素子と、第1のダイオードD1を介して、出力端子23に至る。他方の電流経路は、第1のインダクタL1と、変圧器T1の第2の誘導素子と、第2のダイオードD2を介して、出力端子23に至る。
【0050】
変圧器T1の誘導素子は、フェライト磁心によって、磁気的に結合されている。フェライト磁心は、図2中の平行に2つ並んだラインによって概略的に描写されている。
【0051】
この回路は、MOSFETスイッチM1、M2を更に備えている。各スイッチM1、M2のドレイン端子は、それぞれ、変圧器T1の各誘導素子と、ダイオードD1、D2との間の接点に接続されている。各スイッチM1、M2のソース端子は、共通の戻りライン26に接続されている。デジタルパルス幅変調器dPWM1、dPWM2(図2において図示せず)は、各スイッチM1、M2のゲート端子に接続されており、パルス幅変調コントロール信号PWM1、PWM2を、それぞれ、スイッチM1、M2に伝達する。これらのコントロール信号PWM1、PWM2は、スイッチM1、M2にON/Closedか、OFF/Openするかを指示する。換言すれば、PWM1がhighのとき、スイッチM1は、ONになり、PWM1がlowのとき、スイッチM1は、OFFになる。同様に、PWM2がhighのとき、スイッチM2は、ONになり、PWM2がlowのとき、スイッチM2は、OFFになる。したがって、スイッチM1、M2のデューティサイクル、および各スイッチの相対位相差は、デジタルパルス幅変調器dPWM1、dPWM2によってコントロールされる。デジタルパルス幅変調器dPWM1、dPWM2は、それぞれ、図6に示すコントロールモジュール(コントローラ)60によってコントロールされる。コントロールモジュール60は、コンバータの入力電流を参照電流Irefに追随させるために、各スイッチM1、M2に要求されるデューティサイクルまたは駆動時間(on-time)を決定し、電流平衡を達成する。コントロールモジュール60の詳細は、後述する。
【0052】
コンデンサCoは、出力端子23、24の間に接続されており、当該分野において既知の方法により出力をフィルタリングする。当該分野において知られている、その他の出力のフィルタリング方法を、本発明の実施形態に組み入れてもよい。
【0053】
インダクタL1、変圧器T1の第1の誘導素子、ダイオードD1、およびスイッチM1は、第1のパワー変換サブ回路を構成している。インダクタL1、変圧器T1の第2の誘導素子、ダイオードD2、およびスイッチM2は、第2のパワー変換サブ回路を構成している。
【0054】
図2に示す回路の1例では、整流回路25内のダイオードは、それぞれ、8A、600Vの値を有している。インダクタL1は、150μHのインダクタンスを有している。変圧器T1の結合された誘導素子は、1:1の巻線比と、800μHのインダクタンスを有している。ダイオードD1、D2は、それぞれ、4A、600Vの値を有している。フィルターコンデンサCoは、270μFの静電容量を有している。この回路は、入力電力90Vac、450Wで駆動する。コンバータ間の相対位相差は、略180度である。
【0055】
図3aは、33%デューティサイクルで駆動する図2の回路の動作を表す電流波形の理論値である。この場合、一定の参照波形Irefを仮定している。
【0056】
PWM1およびPWM2とラベルされた線は、それぞれ、デジタルコントロール信号PWM1およびPWM2を表す。信号PMW1および信号PMW2のレベルは、スイッチM1、M2の動作を指定する。図3aにおいて、I(M2)とラベルされた線は、スイッチM2に流れる電流を表す。すなわち、コンバータの位相2間の電流である。PWM2がhighの時、スイッチM2はONとなる。スイッチM2の駆動時間の間、電流は、第1の値から第2の値へ、略一定の割合で増加する。スイッチM1の電流波形(図示せず)、すなわち、コンバータの位相1間の電流は、略180度シフトしたスイッチM2の電流と略同等であり、スイッチM1の駆動時間が、PMW1のhighとなっている期間に一致するようになっている。
【0057】
I(input)とラベルされた線は、結果として得られるコンバータの入力電流Iを表す。すなわち、整流回路25のノードn4を流れる電流である。33%(もしくは50%より小さい)デューティサイクル、180度の位相オフセット、およびスイッチM1、M2のいずれか一方のみが任意の時間でONされている状態である。スイッチM1、M2の一方がONのとき、入力電流は、1:1変圧器の作用によって、スイッチM1またはスイッチM2に流れる電流の略2倍となっている。双方のスイッチがオフとなっている期間に、入力電流は、第2の値から第1の値へ、略一定の割合で低下する。したがって、入力電流は、ノコギリ歯状の波形となる。
【0058】
図3aは、33%デューティサイクルで駆動する回路の電流波形を表している。しかしながら、スイッチの電流および入力電流を表す線は、デューティ比50%以下(デューティサイクル<=50%)の任意のデューティサイクルのとき、同じような形状となるであろう。
【0059】
図3bは、66%デューティサイクルで駆動する図2の回路に対応する電流波形の理論値を表す。ここでも同様に、一定の参照波形Irefを仮定している。66%デューティサイクル、または50%より大きな任意のデューティサイクル、180度の位相差、スイッチM1、M2のいずれか一方が、常にON状態である。
【0060】
図3bのI(M2)とラベルされた線から、スイッチM2の駆動時間における波形は、3つの領域を有することがわかる。中央の領域は、PMW2のみがhighとなっているサイクル区間に対応する。外側の2つの領域は、PMW1およびPWM2の双方がhighとなっているサイクル区間に対応する。第1の領域(中央の領域の左側の領域)において、電流は、第1の値から第2の値へ、略一定の割合で増加する。第2の領域(中央の領域)において、電流は、第1の値へ、一定の割合で減少する(戻る)。第3の領域(中央の領域の右側の領域)において、電流は、第2の値へ、第1の領域と同じ割合で増加する(戻る)。スイッチM1の電流波形(図示せず)は、略180度シフトしたスイッチM2の電流と略同等であり、スイッチM1の駆動時間が、PMW1のhighとなっている期間に一致するようになっている。スイッチM1、M2の駆動時間は、180度の相対位相差を有しているので、電流波形の第1の領域は、もう一方のスイッチの電流波形の第3の領域と一致した形状となる。そのため、双方のスイッチの電流波形は、第1、第3の領域において、略等しいものとなる。
【0061】
スイッチM1、M2の一方のみがONとなっている区間、入力電流I(input)は、1:1変圧器の作用によって、スイッチM1またはスイッチM2に流れている電流の2倍となっている。双方のスイッチがONとなっている区間では、入力電流は、2つのスイッチM1、M2に流れる電流と略等しい。したがって、入力電流は、ノコギリ歯状の波形となる。
【0062】
図3bは、66%デューティサイクルで駆動する回路の電流波形を表している。しかしながら、電流および入力電流を表す線は、50%より大きい(デューティサイクル>50%)任意のデューティサイクルのとき、同じような形状となるであろう。
【0063】
図3aおよび図3bに示すように、理論的な(理想的な)回路では、スイッチM1、M2にそれぞれ流れる電流は、コントーラの出力の共通の動作点(operating point)において、等しくなる。しかしながら、実際には、異なるドライバ(駆動)素子やスイッチ性能によって、タイミング差が発生し、電流不均衡の原因となる。さらに加えて、実際の回路では、必然的に各サブ回路間で、インダクタおよびスイッチングデバイスの抵抗値にばらつきが存在する。図2に示すタイプの回路においては、各位相差間における結合変圧器の結合係数および抵抗値のばらつきも、電流不均衡の原因となる。
【0064】
タイミングばらつきは、両タイプのサブ回路における電流不均衡の主原因である。この点で、実際の電圧不均衡は、下記式(1)の電流不均衡にしたがって、オフセットされなければならない。
Vdifference=Idifference*R (1)
ここで、Vdifferenceは、各位相間のタイミング差によって、誘導素子に供給される電圧不均衡である。Idifferenceは、各位相間の電流差に対応する。Rは、各位相における、インダクタおよびスイッチの抵抗値である。典型的には、Rは小さく、数10ns(コンダクタンス)程度である。すなわち、相対的に小さなタイミング不均衡のためには、大きな電流調整が要求されることを意味する。
【0065】
図4は、33%(もしくは50%より小さな)デューティサイクルで駆動する図2のタイプのコンバータ用の、延長駆動時間を有するスイッチM2の効果を示している。理論的な(定常状態の)電流の輪郭(profile)が、実線で表されている。位相2における延長駆動時間の効果が、点線で表されている。図4に示すように、入力電流は、位相2の駆動時間の間、増加する。しかし、入力電流は、位相1の駆動時間の間、定常状態よりも一定値高い状態を保つ。時間経過につれて、著しい電流不均衡が発生することになる。
【0066】
発明者は、位相間における電流不均衡は、各サブ回路内のスイッチングデバイスの駆動時間を変更することによって訂正可能であることを見出した。
【0067】
コントロールのためには、入力電流波形中の適切なサンプル点を選択する必要がある。落下傾斜(falling slope)が任意の時間でゼロクロスする不連続モードで駆動するコンバータ用のサンプル点は、上昇傾斜(rising slope)上であることが好ましい。また、待機時間を最小化させるために、サンプル点は、波形内の可能な限り早い位置にあることが好ましい。また、サンプル点における瞬時電流値は、電流の平均値と略等しいことが好ましい。
【0068】
図5aは、33%(もしくは50%より小さな)デューティサイクルで駆動する図2のタイプのコンバータ用の適切なサンプル点を示している。塗りつぶし点は、位相2のサンプル点を表す。位相2のサンプル点は、コンバータの位相2内の、スイッチがOFFとなった後の第1の上昇傾斜上に位置している。白抜き点は、位相1のサンプル点を表す。位相1のサンプル点は、コンバータの位相1内の、スイッチがOFFとなった後の第1の上昇傾斜上に位置している。
【0069】
図5bは、66%(もしくは50%より大きな)デューティサイクルで駆動する図2のタイプのコンバータ用の適切なサンプル点を示している。図5aと同様に、位相2のサンプル点を表す塗りつぶし点は、コンバータの位相2内の、スイッチがOFFとなった後の第1の上昇傾斜上に位置している。位相1のサンプル点を表す白抜き点は、コンバータの位相1内の、スイッチがOFFとなった後の第1の上昇傾斜上に位置している。
【0070】
図5a、5b双方のケースにおいて、全てのサンプル点は、入力電流の上昇傾斜の略中間部に位置している。そのため、全てのサンプル点は、電流の平均値となる。しかしながら、66%(もしくは50%より大きな)デューティサイクルの場合であって、サンプリングノイズが存在する場合は、サンプル点は、入力電流の下降傾斜(down slope)の中間部に位置していてもよい。
【0071】
図5a、5bに示したサンプル点および以下のAからEに基づくと、電流における差は、表1に示すように表すことができる。
A:略固定、またはわずかに変化する周期Tのスイッチング周波数。
B:360/nの位相間での位相シフト。ここで、nは、位相の数である。
C:後側エッジ変換(trailing edge modulation)
D:Ton/Tのデューティサイクル内のわずかな信号変動(ほぼ定常状態)およびコンバータのスイッチング周波数での低ゲイン(low gain)を有する駆動。
E:コントローラによって追随される参照電流Irefは、略不変である、またはわずかに変化する。
【0072】
表1
【0073】
表1において、Voutは、コンバータの出力電圧である。Lは、インダクタL1の値である。dTon(1)は、位相1における駆動時間の微分変化である。dTon(2)は、位相2における駆動時間の微分変化である。
【0074】
表1から、各位相におけるサンプルデータは、定常状態から離れた駆動時間の変化(dTon/dT)に依存する微分値を有していることがわかる。この関係は、各位相の駆動時間、および電流を平衡(バランス)させるのに用いられる。換言すれば、表1は、駆動時間の不平衡は、電流の微分変化をもたらすことを明示している。
【0075】
図6は、本発明の実施形態による、図2に示すインターリーブ昇圧コンバータに用いるPID(Proportional Integral Derivative)コントローラ60を示す図である。
【0076】
アナログ―デジタルコンバータ(ADC)(図示せず)は、コンバータ20の戻りライン26を流れる入力電流Iのサンプリング用に使用され、取得したアナログ測定値をデジタル信号Isenseに変換する。ADCは、駆動周波数の全ての各サイクル内の各位相用に、入力電流波形の固定点において、入力電流を1度サンプリングする。
【0077】
単一の電流検出手段が、双方の位相で用いられることが好ましい。すなわち、単一の電流検出手段および/または同じADCは、双方(全て)の位相に対して用いられることが好ましい。これにより、ADCが電流を検出する際の電気ノイズによって発生する多数の潜在的なエラーを、除去(eliminate)することができる。
【0078】
もしくは、ADCは、別のアナログ測定値をサンプリングしてもよい。例えば、コンバータ20の出力端子23、24間の出力電圧Vout、ノードn3、n4間の入力電圧Vinである。
【0079】
信号Isenseは、多重変換(multiplexer)モジュールmux1に提供される。サンプル点において、直近にスイッチOFFとなったスイッチに応じて、多重変換モジュールmux1は、信号Iphase1または信号Iphase2を出力する。信号Iphase1は、直近にサンプリングされ、位相1に関連付けられた入力電流を表す。信号Iphase2は、直近にサンプリングされ、位相2に関連付けられた入力電流を表す。入力電流は、各位相において1度だけサンプリングされるので、これら2つの信号は、常に、直近の入力電流の測定値を表す。
【0080】
信号Iphase1、Iphase2は、モジュール71に提供される。モジュール71は、信号Iphase1から信号Iphase2を減算し、差分量を表す信号Diff_Currentを出力する。
【0081】
信号Diff_Currentは、モジュール72に提供される。モジュール72は、信号Diff_Currentと、微分電流ゲインCとを乗算し、その結果を積分することによって、微分平衡項Dを表す信号Dを出力する。
【0082】
信号Isenseは、モジュール73に対しても提供される。モジュール73は、参照電流Irefから信号Isenseを減算し、差分量を表す信号Ierrorを出力する。
【0083】
信号Ierrorは、多重変換モジュールmux2に提供される。位相1のサンプル用に、多重変換モジュールmux2は、信号Ierrorに対応する信号Ierror1を出力する。位相2のサンプル用に、多重変換モジュールmux2は、信号Ierrorに対応する信号Ierror2を出力する。
【0084】
信号Ierror1は、モジュール74に提供される。モジュール74は、信号Ierror1と、乗数Bとを乗算し、位相1用の比例項P1を表す信号P1を出力する。
【0085】
信号Ierror2は、モジュール75に提供される。モジュール75は、信号Ierror2と、乗数Bとを乗算し、位相2用の比例項P2を表す信号P2を出力する。
【0086】
信号Ierrorは、モジュール76に対しても提供される。モジュール76は、信号Ierrorと、乗数Aとを乗算し、その結果を積分することによって、共通の積分項を表す信号Iを出力する。
【0087】
信号Dおよび信号P1は、モジュール77に提供される。信号Iおよびモジュール77の出力は、モジュール78に提供される。モジュール78は、比例エラー項、積分エラー項、および微分平衡項の総和を表す出力信号を提供する。
【0088】
信号Dおよび信号P2は、加算モジュール79に提供される。信号Iおよび加算モジュール79の出力は、モジュール80に提供される。モジュール80は、比例エラー項、積分エラー項、および微分平衡項の総和を表す出力信号を提供する。
【0089】
PIDコントローラの出力信号は、スイッチM1、M2を駆動するデジタルパルス幅変調器dPWM1、dPWM2に供給される。比例項Pおよび積分項Iは、コンバータを確実に参照電流Irefに追随させるためのものである。微分項Dは、各位相間の電流不均衡を訂正する。乗数A、B、Cは、それぞれ、微分項、比例項、積分項を重みづけする。これらの項の値は、適切な出力信号を得るために、デバイスの特性および/または外部機器の状態に応じて定められる。
【0090】
図7、8および9は、図6のコントローラの動作を示すフローチャートである。
【0091】
図7は、Task1を示している。Task1は、コンバータに追随される参照電流Irefを算出する。図8は、Task2を示している。Task2は、コンバータの比例項、積分項および微分項を算出し、位相1用のADおよびデジタルPWMモジュールをアップデートする。図9は、Task3を示している。Task3は、位相2用に、Task2と同様のステップを行う。
【0092】
これら3つのTaskは、典型的な割り込み処理のように、コンバータの駆動中、周期的に呼び出される。Task2およびTask3は、信号PWM1およびPWM2と同期しており、入力電流のADC変換の完了後、呼び出される。Taks1は、典型的には、Task2、3よりも低い割合で呼び出される。Task1は、Taks2、3が動作中ではないときに呼び出されるか、Task2、3によって割り込まれることが好ましい。
【0093】
コントローラは、コントローラを初期化するようなその他のTaskや、ハウスキーピングファンクションを実行してもよい。このようなタスクを実行することは、当業者にとって容易であろうから、ここでは説明を省略する。
【0094】
図7に示すように、Task1のステップ701において、コントローラは、ADC(図示せず)によって検出された出力電圧のサンプルVsampleを読み込む。ステップ702において、コントローラは、参照電圧Vrefと、Vsampleとの差分VErrorを算出する(VError=Vref−Vsample)。ステップ703において、コントローラは、ステップ702で算出したVErrorを用いて、新たな参照電流Irefを算出する。ステップ704において、Task1は終了する。
【0095】
図8に示すように、Task2のステップ801において、コントローラは、位相1用に、ADC(図示せず)によって検出された入力電流のサンプルIsampleを読み込む。ステップ802において、コントローラは、IsampleとIstoredの差分Diff_Currentを算出する(Diff_Current=Isample−Istored)。ここでIstoredは、前の位相において検出した入力電流のサンプルである。ステップ803において、コントローラは、微分電流項の積分Intを、Int=Int+Diff_Current*Cによってアップデートする。ここでCは、微分電流ゲインである。ステップ804において、コントローラは、IsampleをIstoredとして保存する。ステップ805において、コントローラは、参照電流IrefとIsampleとの差分Ierror1を算出する(Ierror1=Iref−Isample)。ステップ806において、コントローラは、積分エラー項Iを、I=I+Ierror1*Aによってアップデート(算出)する。ここでAは、積分エラー項の重みづけを行う乗数である。ステップ807において、コントローラは、比例エラー項Pを、P=Ierror1*Bによってアップデート(算出)する。ここでBは、比例エラー項の重みづけを行う乗数である。ステップ808において、コントローラは、P、IおよびD用に算出された値を用いて、コンバータの位相1に関連づけられたスイッチ用の新たなデューティサイクルを算出する。換言すれば、このコンバータの駆動時間Tonが調整される。また、コントローラは、次のサンプル点を決定する。ステップ809において、コントローラは、位相1に関連付けられたスイッチングデバイスの動作を制御するデジタルパルス幅変調器dPWM1をアップデートし、アップデートされたデューティサイクルを適用する。また、コントローラは、新たなサンプル点をADCにアップデートする。ステップ810において、Task2は、終了する。
【0096】
図9に示すように、Task3は、Isampleが位相2のサンプル点で読み出されることを除き、Task2のステップと対応するステップを備えている。
【0097】
もし各位相が平衡している場合、各位相における電流の平均は、入力電流から算出することができる。なぜならば、稼働中(active)の位相の数は、常にコントローラによって把握されているからである。例えば、位相が2つかつ入力電流が2Iの場合、各位相における電流は約1Aになる。したがって、入力電流をコントロールすることによって、各位相の入力電流を安全なレベルに保つことができる。そのため、各位相の電流を直接測定する必要がなくなる。
【0098】
入力電流を参照電流Irefのレベルに保つよう駆動するコントローラは、入力電流の変動を調整する。したがって、もし、ある位相の駆動時間が、不適当で、その位相での電流を所望の値から逸脱するようなものであれば、入力電流を所望の値にする意図で、双方(全て)の位相の駆動時間を調整することにより、入力電流は変化する。これにより、双方(全て)の位相の駆動時間が調整される。しかしながら、タイミング不均衡は残ったままである。一度、不均衡を有する定常状態が成立すると、その不均衡は、入力電流内には表れてこない。例えば、もし、位相1において電流1A、位相2において電流2Aの定常状態が発生した場合、入力電流は3Aとなる。さらに、形状やリップルに関して、同じ状態となり、各位相において、電流1.5Aの平衡が入力電流に達成されていると見える。しかしながら、各位相の電流が、初期値(たとえば0A)から定常値に変化する周期全体の間、各位相の電流が異なった値(例えば1Aと2A)に到達するために、各位相(例えば位相1、位相2)の駆動時間は、異なったものとなる。この駆動時間の差は、検出可能であり、電流の平衡を取るために修正が可能である。このような理由により、過渡動作の間に発生する変動を記録するため積分器が用いられる。これにより、コントローラは、電流が変化する間、その変化を知ることができ、変化を記憶することができる。例としてPFCアプリケーションを含むいくつかのアプリケーションでは、電流は常に変化しているので、コントローラは、その間中、記憶を行う。
【0099】
PFC回路は、過渡状態において連続的に駆動する。そのため、入力電流は、変化するAC参照信号に追随し、微分電流項は、連続的にアップデートされる。
【0100】
しかしながら、DC入力によって駆動するアプリケーション用では、コントローラは、出力負荷が変化する間に、例えばスタートアップ時のように変化が発生したとき、および電流のドリフトが回路内に発生したときのみ、アップデートされればよい。このようなケースにおいては、デジタル実装(implementation)のコントロールが好ましいが、一般的には、アナログ実装も可能である。
【0101】
ACアプリケーション用には、電源がゼロクロスをした場合に、デジタルコントローラの周期をリセットし、コンバータを再スタートすることが好ましい。
【0102】
図2に示す2相インターリーブコンバータ用には、入力電流のサンプル点は、駆動デューティサイクルに依存し、以下の表2に示すように、各位相の駆動時間Tonスタートに関連して定められるのが好ましい。
【0103】
表2
【0104】
表2に示すサンプル点を用いることによって、図6のコントローラは、PWM信号PWM1、PWM2をコントロールし、コンバータを参照電流Irefに追随させることができる。さらに、図6のコントローラ60は、スイッチの駆動時間(デューティサイクル)の調整によって、位相間の電流不均衡を調整することができる。
【0105】
上記式(1)から、一度タイミング不均衡が修正されると、タイミング不均衡が訂正されている間に発生する電流不均衡は、巻線抵抗によって修正されることがわかる。
【0106】
微分電流項Cに要求されるゲインを決定するために、代表的な例として、3状態スイッチングセルを用いるTexas Instruments TMS320F28027 Piccolo Microcontrollerをベースに設計された400Wプロトタイプを参考とする。
【0107】
微分電流項の積分Intは、下記式(2)で求められる。
Int=Int*Z−1+C*(Isample−Isample*Z−1) (2)
ここで、Znは、信号のn番目のサンプルを表す。したがって、例えば、Isample*Z−1は、Isampleの前の値を表す。
【0108】
PFCインダクタL1のインダクタンスは、L=150μHである。スイッチング周期は、T=10μsである。PFC出力電圧は、Vout=380Vである。
【0109】
Cの最小値は、変圧器T1設計の最悪のケースであっても、駆動時間の変化率が、回路内における1つの磁気素子の飽和を防止するのに十分なだけの値となるよう設定されている。
【0110】
デジタルPWMモジュールは、25nsサイズの整数ステップを有する。演算のため、16ビットレジスタ内に保存された分数(fractional)ステップのサイズは、25ns/164=25ns/65536とすることができる。しかしながら、実際には、分数項の上位8ビットのみが、TMS320F28027のデジタルPWMモジュールによって使用される。
【0111】
素子のばらつきによる駆動時間エラーは、dTon<50nsであると仮定できる。
【0112】
1サイクル毎の電流変化は、下記式(3)で求められる。
dI=Vout*dT/2L (3)
【0113】
最悪のケースにおいて、1サイクル毎の変圧器の磁束変化は、下記式(4)で求められる。
dB=(Vout/2)*dT/nAe (4)
ここでnAeは、磁心領域と巻数とによって決定される。今の例であれば、nAe=23T × 119um2=2.7e−3である。
【0114】
最悪のケースにおける、磁束のピークは、下記式(5)からプラス/マイナス150mTしたものとなる。
B=Vout*5us/nAe (5)
【0115】
磁心の飽和磁束密度は、300mTより大きい(>300mT)。
【0116】
上記式(4)におけるdTが50nsであった場合(最大駆動時間変動)、dB=3.5mTとなる。第1の近似として、B/dB=150/3.5=43とする。したがって、dTは、43スイッチングサイクルで訂正される。
【0117】
上記式(3)から、dI=63mAが得られる。1アンペア(Amp)毎に488カウント(計数)であるとすると(電流検出ゲイン)、dIは、31カウントに相当する。
【0118】
以下、第1の近似を用いて、dTonをサチレーション(30counts*43cycle*C>=65536)なしに修正する。ここで、65536は、プラス/マイナス1整数ステップ、または駆動時間のプラス/マイナス25ns変動を表す。
【0119】
これにより、微分電流ゲインの最小値(C>=52)が定まる。
【0120】
如何なる変圧器飽和も防止することが好ましいが、変圧器の過渡飽和、すなわち、C<52での駆動は可能である。この場合、変圧器は、飽和状態となり、駆動時間において、より大きな効果差(higher effective difference)が発生する。この効果差は、より大きな微分信号の原因となる。一度、タイミング平衡が修正されると、変圧器は、上記式(1)の結果によって、自動的に平衡点に戻るので、平衡は、このような場合であっても、達成され続けることになる。しかしながら、平衡を取る間、任意(1つ)の位相での高い電流ストレスによる駆動は、許容せざるを得ない。
【0121】
Cの上限は、平衡項が、コントローラからのデューティサイクルの変化に対し、重要な影響を与えないように、選択することができる。
【0122】
ステップサイズdTstepは、コントロールアルゴリズムによって提供され、dTstep*65536/25ns分数ステップ、および1.36e6*dTstep*488カウント(上記式(3)参照)に対応する。
【0123】
したがって、1サイクル毎の平衡項による、分数ステップ内での駆動時間の減少は、1.3e6*dTstep*488カウントによって与えられる。
【0124】
そのため、1.3e6*dTstep*488*C<<dTstep*65536/25nsであることが好ましい。これは、C<<4132に対応する。
【0125】
したがって、与えられたこの例においては、Cの好ましい値の範囲は、52<C<<4132となる。より好ましい範囲は、52<C<413となる。
【0126】
図12は、上述のプロトタイプコントローラ用の駆動波形を示す図である。図12では、2つの位相用に完璧に近いタイミングが実現されている。図12から、変圧器の電流波形は、略対称となっていることがわかる。
【0127】
図13は、上述のプロトタイプコントローラ用の駆動波形を示す図である。ここで、位相1用の初期駆動時間は、50ns延長されている。さらに、電流平衡が実行されないようにするため、微分電流ゲインCは、0に設定されている。結果として得られる電流は、インターリーブコンバータ用に期待される200kHzではなく、100kHzのノコギリ歯状の波形を有している。これは、変換器が飽和し、コンバータに大幅な不均一が発生していることを示している。
【0128】
図14は、上述のプロトタイプコントローラ用の駆動波形を示す図である。ここで、位相1用の初期駆動時間は、50ns延長されている。さらに、微分電流ゲインCは、104に設定されている。図14から、電流平衡は修正されていることがわかる。
【0129】
図12、13、14において、線Z1は、変圧器の位相2における電流を表す。線Z2は、位相1用のマイクロコントローラからのゲートドライブ信号を表す。線Z3は、位相2用のマイクロコントローラからのゲートドライブ信号を表す。線Z4は、ADCの入力(0.5V/A)での電流検出信号を表す。
【0130】
同じ時間(in one time)における微差は、サイクルからサイクル(サイクル間)において、ADCの分解能では無視されてしまう大きさ以下の電流変化を発生させる。これは、微小なタイミングエラーが残存していることを意味する。この微小なタイミングエラーは、回路内の抵抗によって平衡される。
【0131】
昇圧コンバータの場合、下記式(5)が成立する。
Vout*dTresidual/T=Idc*R (5)
【0132】
これは、許容可能なADC分解能および受け入れ可能な回路抵抗での上限値を設定する。400Wプロトタイプコンバータの場合、ADC分解能は1.5mAである。したがって、表1の要素を用いた場合、dTresidual=1.2nsである。
【0133】
したがって、Idc=46mV/Rとなる。
【0134】
Idc<100mAとなるように、Rは略0.5Rである。これは、低いラインにおける(in low line)、各位相の電流の5%であり、変換器において約40mTのDC磁束を表す。これは、フェライトを用いた場合の能力(capability)の範囲内である。
【0135】
ACおよびDC磁束の総和は、飽和磁束密度よりも小さいことが好ましい。上述の例は、このケースに該当する。
【0136】
図2に示すタイプの2相インターリーブ昇圧コンバータに関連して、本発明は記述されている。しかしながら、本発明は、その他の構成にも等しく適用可能である。
【0137】
図1は、本発明の1実施形態であるコントローラによってコントロールされる、2相インターリーブパワーコンバータの代替的にとり得る構成を示す図である。図1のコンバータは、インダクタL1が省略されていること、および変圧器T1の誘導素子の磁気的結合がインダクタLA、LBに置き換えられていることを除き、図2のコンバータと同様の構成となっている。
【0138】
図10は、66%(50%より大きな)デューティサイクルで駆動する図1のコンバータの電流波形を示す図である。この例では、入力波形の各上昇傾斜の中点は、適切なサンプル点を表す。各サンプル点は、ターンOFFが直近において発生した位相に関連付けられている。
【0139】
サンプリングノイズが存在する場合には、非常に高い負荷における電流の測定能力と、高電流におけるノイズから信号を正確に検出する能力との間のトレードオフによって、入力波形の各下降傾斜の中点が適切なサンプル点となってもよい。
【0140】
図1および2では、コンバータは、4つのダイオードから構成される整流回路25を有している。しかしながら、その他の回路が用いられてもよい。さらに加えて、DC入力電圧の場合、整流回路は不要となる。
【0141】
上述の議論は、2相インターリーブパワーコンバータに関するものである。しかしながら、本発明の本質(原理)は、2相以上のインターリーブパワーコンバータに対しても適用可能である。
【0142】
2相以上のコンバータは、追加のサブ回路が並列に接続されていることを除き、図1および図2に示した回路と同様の構成とすることができる。一般的に、n相インターリーブパワーコンバータは、n個のインターリーブサブ回路を備えている。ここで、nは1以上の整数である。さらに、それぞれの回路内のスイッチングデバイスは、360/n度の位相差で駆動されている。
【0143】
図11a、11b、11cは、それぞれ、33%より小さなデューティサイクル、33%から66%の範囲のデューティサイクル、66%より大きなデューティサイクルで駆動する3相インターリーブコンバータの波形を表す図である。位相3用の適切なサンプル点は、各図において、黒点で示されている。それぞれの場合において、サンプル点は、位相3に関連付けられたスイッチがOFFとなった後の、第1の上昇傾斜の中間部に位置していることがわかる。同様に、位相1および位相2用の適切なサンプル点(図示せず)は、それぞれの位相に関連付けられたスイッチがOFFとなった後の、第1の上昇傾斜の中間部に位置している。
【0144】
さらに、本発明の本質(原理)は、多数の位相に対しても適用可能である。そのような場合、各位相におけるサンプル点は、それぞれの位相に関連付けられたスイッチがOFFとなった後の第1の上昇傾斜の中間部に位置していることが好ましい。さらに加えて、50%より大きなデューティサイクルで駆動する場合、各位相のサンプル点は、それぞれに位相に関連付けられたスイッチがOFFとなった後の第1の下降傾斜の中間部に位置していることが好ましい。
【0145】
本発明は、連続通電モード(continuous conduction mode)駆動に関するものである。しかしながら、本発明の本質(原理)は、不連続境界モード(discontinuous and boundary mode)駆動に対しても適用可能である。
【0146】
さらに、本発明は、昇圧コンバータに関するものである。しかしながら、本発明の本質(原理)は、昇圧コンバータ以外のパワー回路の接続形態(topologies)においても、電流平衡を提供するために用いることができることは明らかであろう。昇圧コンバータ以外のパワー回路の接続形態は、例えば、降圧コンバータである。
【技術分野】
【0001】
本発明は、インターリーブパワーコンバータ用コントローラ、および該コントローラを含むインターリーブパワーコンバータに関する。
【背景技術】
【0002】
単相昇圧コンバータは、DC入力電圧と、スイッチの間に接続されるインダクタを備える。このスイッチは、インダクタと入力電圧、またはインダクタと出力電圧とを、二者択一的に接続し、特定のデューティサイクルによって駆動される。この回路(単相昇圧コンバータ)は、常に入力電圧以上の出力電圧を提供するものである。降圧コンバータは、常に入力電圧が出力電圧以上となるような、逆の動作を行う同じような回路を備える。
【0003】
昇圧コンバータに用いられるインダクタは、連続的に充電および放電するので、結果としてインダクタ電流は、リップル電流と呼ばれるAC成分を有する。一般的に、そのようなリップル電流は、素子(component)性能を低下させ、回路中で不要な効果を生じさせることから、好ましくない。
【0004】
リップル電流を減少させるための既知の方法の1つは、2つもしくはそれ以上のコンバータ回路(サブ回路)を並列で駆動させ、さらに、各サブ回路が、それぞれ、各サブ回路内のスイッチを駆動させる際、各サブ回路のスイッチ駆動間に、相互に位相シフト(すなわち、位相差)を存在させることである。2つのスイッチ駆動間における位相差は、一方のサブ回路のリップル電流を、他方のサブ回路のリップル電流が打ち消すという結果をもたらす。これにより、コンバータの入力と出力の双方におけるリップル電流を減少させることができる。
【0005】
このような回路は、インターリーブ昇圧コンバータとしてよく知られている。力率改善(PFC:Power-Factor Correction)に用いられる2相インターリーブ昇圧コンバータの第1の例を、図1に示す。
【0006】
2相インターリーブ昇圧コンバータの第2の例を、図2に示す。図2に示すコンバータは、3ステート(3-state)スイッチングセルとして知られている。図2のコンバータは、各サブ回路からのインダクタが、変圧器の形で、磁気的に互いに接続され、蓄電用のインダクタが、入力電圧と変圧器との間に接続されていることを除き、図1のコンバータと同様の構成である。
【0007】
図1および図2の回路は、基本的に同じ変圧機能を有し、基本的に同じデューティサイクルによって連続的に駆動する。
【0008】
図2のコンバータは、図1のコンバータと比較して、回路内の個別の素子に流れるリップル電流を減少させることができる。さらに加えて、図2の回路は、従来のパワーコンバータ回路と比較して、スイッチ内でのピーク電流が低くなる。そのため、スイッチング損失を減少させることができる。
【0009】
よく知られているように、Freescale application note An3843:Single Phase Two−Channel Interleaced PFC converter Using MC56F8,0006 Rev 0, 04/2009に記載されているような単相昇圧コンバータのコントロールは、通常、3つの検出(sensed)信号が必要である。すなわち、3つの検出信号とは、コンバータの出力電圧Vout、DC入力電圧Vin(便宜上、ブリッジ整流器のDC出力を、この目的のための入力電圧としてもよい)、および入力電流I(便宜上、ブリッジ整流器への共通の戻りライン内に流れる電流を、この目的のために検出してもよい)である。これらの検出値が、コントローラによって処理され、所望の出力を得るための駆動状態変更に用いられる。
【0010】
多数の位相がインターリーブされると、異なるサブ回路の素子間における性能ばらつきによって、各位相間の電流不均衡(current imbalance)が発生する。電流不均衡を調整(補正)することは、特に、電流不均衡が変圧器飽和、およびRMS電流増加、信頼性減少の原因となる図2に示すタイプのコンバータにとって好ましい。
【0011】
しかしながら、各位相用の電流(すなわち、各サブ回路のスイッチに流れる電流)を入力電流から決定することはできない。このため、電流を決定し、電流不均衡を調整するために、既知のインターリーブパワーコンバータは、各スイッチ内の電流を直接検出している。例えば、上述のFreescale Referenceの例を参照されたい。各位相用に検出された電流を、共通の閾値、または2つの異なった閾値と比較することによって、コントローラは、電流不均衡を認識し、調整することができるようになる。
【0012】
しかしながら、このような2相インターリーブ昇圧コンバータでは、単相コンバータと比較して、追加の電流検出が必要となる。そのため、追加のコストが発生し、コントローラの複雑性が増加してしまう。
【発明の概要】
【課題を解決するための手段】
【0013】
本発明の一態様においては、DC電圧源をDC電圧出力に変換するためのインターリーブパワーコンバータが提供される。本発明のインターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コンバータの入力電流を、前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点で検出することによって、前記各サブ回路に関連付けられた入力電流値を繰り返し測定する電流検出手段と、
コントロール手段とを備え、
前記コントロール手段は、
前記各サンプル点において測定された前記入力電流値と、先行する前記サンプル点において測定された前記入力電流値とを比較し、前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路に起因する電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを有することを特徴とする。
【0014】
インターリーブパワーコンバータ内の電流不均衡の主原因は、駆動器(driver)の素子およびスイッチの性能の違いによる、位相間のタイミング不均衡である。この電流不均衡は、スイッチングデバイスの駆動時間を適切に調整することによって修正(補償)可能であるということに鑑み、本発明は成された。電流不均衡の主原因は、位相間のタイミング不均衡であるが、本発明のコントロール手段は、同時に、各サブ回路間の抵抗値やインダクタンス値のばらつきに起因する電流不均衡を減少させることができる。
【0015】
このような方法によって電流不均衡を修正することによって、本発明は、電流不均衡を検出、補償するために各スイッチ内の電流を直接検出する従来技術と比較して、コスト、サイズ、およびコントローラ用のプロセッサ要求を減少させることができる。
【0016】
本発明のインターリーブコンバータが2つのサブ回路を有する場合には、スイッチングデバイス間の位相差は、180度であることが好ましい。
【0017】
本発明のインターリーブコンバータが3つのサブ回路を有する場合には、スイッチングデバイス間の位相差は、120度であることが好ましい。
【0018】
本発明のインターリーブコンバータがn個のサブ回路を有する場合には、スイッチングデバイス間の位相差は、360/nであることが好ましい。
【0019】
したがって、各サブ回路のスイッチングデバイスは、略一定間隔でスイッチされる。
【0020】
前記電流平衡手段は、直近に検出された前記入力電流値に関連付けられた前記サブ回路用に、前記時間t1から前記時間t2までの前記時間間隔Tonを調整し、前記電流不均衡を補償するよう構成されていることが好ましい。
【0021】
前記電流検出手段は、前記スイッチングデバイスの前記時間t1後のサンプル点において、前記コンバータの前記入力電流を検出することによって、前記各サブ回路に関連付けられた前記入力電流値を繰り返し測定するよう構成されていることが好ましく、前記スイッチングデバイスの前記時間t2後のサンプル点において、前記コンバータの前記入力電流を測定するよう構成されていることがより好ましい。
【0022】
前記サンプル点は、前記入力電流の波形の上昇傾斜(rising slope)と一致するよう算出されていることが好ましい。前記サンプル点は、前記入力電流の波形の上昇傾斜の略中間部に位置するよう算出されていることが好ましい。
【0023】
特に、前記各サブ回路(位相)用の前記サンプル点は、対応する前記サブ回路(位相)用に、前記スイッチングデバイスの前記時間t2後の前記入力電流の第1の上昇傾斜と一致するよう算出されていることが好ましい。
【0024】
50%以下のデューィテサイクルで駆動する2相インターリーブコンバータ用には、前記各サブ回路に関連付けられた前記サンプル点は、前記サブ回路の直近の前記時間T1の後であって、Ton/2+T/2に等しいことが好ましい。
【0025】
50%より大きなデューティサイクルで駆動する2相インターリーブコンバータ用には、前記各サブ回路に関連付けられた前記サンプル点は、前記サブ回路の直近の前記時間T1の後であって、(Ton−T/2)/2と等しいことが好ましい。
【0026】
前記コントロール手段は、前記各サブ回路の前記時間T1から前記時間T2までの前記間隔Tonを調整し、前記インターリーブパワーコンバータの前記入力電流を参照電流に追随させる電流追随手段をさらに有していてもよい。
【0027】
前記コントロール手段は、PID(Proportional Integral Differential)コントローラを有することが好ましい。この場合、微分項(differential term)は、電流不均衡調整のために用いられてもよい。比例項または/および積分項は、前記コンバータを参照電流に追随させるために用いられてもよい。
【0028】
前記コントロール手段は、マイクロプロセッサ上に実装されていてもよい。前記駆動手段も同様に、マイクロプロセッサ上、または2つの別個のマイクロプロセッサ上に実装されていてもよい。前記コントロール手段と前記駆動手段は、単一のマイクロプロセッサ上に実装されていてもよい。
【0029】
本発明の別の態様においては、インターリーブパワーコンバータ用のコントローラが提供される。
前記インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コントローラは、
前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点での前記各サブ回路に関連付けられた入力電流値を表す信号を受信する受信手段と、
前記各サンプル点において測定された前記入力電流値と、先行する前記サンプル点において測定された前記入力電流値とを比較し、前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路に起因する電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを決定し、前記電流不均衡を補償する電流平衡手段とを備えることを特徴とする。
【0030】
本発明の別の態様においては、DC電圧源をDC電圧出力に変換するための複相インターリーブパワーコンバータが提供される。本発明の複相インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コンバータの入力電流を、前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点で検出することによって、各位相に関連付けられた入力電流値を繰り返し測定する電流検出手段と、
コントロール手段とを備え、
前記コントロール手段は、
前記各位相において測定された前記入力電流値と、先行する前記位相において測定された前記入力電流値とを比較し、前記各位相間の電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを有することを特徴とする。
【0031】
本発明の別の態様においては、複相インターリーブパワーコンバータ用のコントローラが提供される。
前記複相インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コントローラは、
前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点での各位相に関連付けられた入力電流値を表す信号を受信する受信手段と、
前記各位相において測定された前記入力電流値と、先行する前記位相において測定された前記入力電流値とを比較し、前記各位相間の電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを備えることを特徴とする。
【0032】
本発明の第1の態様に関連して述べられた、好ましいオプショナルな特徴は、上述の本発明のその他の態様に対しても適用される。その他の好ましい、および/またはオプショナルな特徴は、独立請求項内で定義されていてもよい。
【0033】
前記コントロール手段、前記電流検出手段、前記比較手段、前記電流平衡手段、前記電流追随手段、および前記駆動手段は、それぞれ、コントロール手段と、電流検出モジュールと、比較モジュールと、電流平衡モジュールと、電流追随モジュールと、駆動モジュールを構成してもよい。
【0034】
以下、本発明の好適な実施形態について、添付図面を参照しつつ説明する。
【図面の簡単な説明】
【0035】
【図1】図1は、2相インターリーブ昇圧コンバータの第1の例である。
【0036】
【図2】図2は、2相インターリーブ昇圧コンバータの第2の例である。
【0037】
【図3a】図3aは、33%のデューティサイクルで駆動する図2のコンバータ用の電流波形を表す図である。
【図3b】図3bは、66%のデューティサイクルで駆動する図2のコンバータ用の電流波形を表す図である。
【0038】
【図4】図4は、33%のデューティサイクルで駆動する図2のコンバータ用の電流波形と、延長駆動タイムを有するスイッチM2の効果を表す図である。
【0039】
【図5a】図5aは、図2のコンバータ用の電流波形と、適切なサンプル点を表す図である。
【図5b】図5bは、図2のコンバータ用の電流波形と、適切なサンプル点を表す図である。
【0040】
【図6】図6は、本発明の実施例における、図2に示すインターリーブ昇圧コンバータに用いられるPID(Proportional Integral Derivative)コントローラを表す図である。
【0041】
【図7】図7は、図6のコントローラのTask1を表す図である。
【図8】図8は、図6のコントローラのTask2を表す図である。
【図9】図9は、図6のコントローラのTask3を表す図である。
【0042】
【図10】図10は、66%(50%より大きな)デューティサイクルで駆動する図1のコンバータの電流波形を表す図である。
【0043】
【図11a】図11aは、33%より小さなデューティサイクルで駆動する3相インターリーブコンバータの波形を表す図である。
【図11b】図11bは、33−66%のデューティサイクルで駆動する3相インターリーブコンバータの波形を表す図である。
【図11c】図11cは、66%より大きなデューティサイクルで駆動する3相インターリーブコンバータの波形を表す図である。
【0044】
【図12】図12は、プロトタイプコントローラの駆動波形を示す図である。
【図13】図13は、プロトタイプコントローラの駆動波形を示す図である。
【図14】図14は、プロトタイプコントローラの駆動波形を示す図である。
【発明を実施するための形態】
【0045】
異なる実施形態および異なる図に共通する要素は、同じ番号が付されている。
【0046】
本発明の1つの実施形態は、図2に示す2相インターリーブ昇圧コンバータ20を参照して詳述される。
【0047】
図2のコンバータ20は、入力端子21、22と、出力端子23、24とを備える。入力端子21、22は、4つのダイオードブリッジ整流回路25の2つのノードn1、n2に接続されている。整流回路25は、DC入力電圧Vinをノードn3、n4に提供するため、入力端子21、22に供給されるAC入力電圧を整流する。共通の戻りライン26は、整流回路25のノードn4と出力端子24との間を接続している。
【0048】
整流回路25のノードn3は、インダクタL1に接続されている。次に、インダクタL1は、変圧器T1の磁気的に結合している2つの素子に、接続されている。
【0049】
次に、変圧器T1の各誘導素子は、それぞれ、ダイオードD1、D2の陽極(anode)に接続されている。ダイオードD1、D2の双方の陰極(cathode)は、出力端子23に接続されている。したがって、2つの電流経路が、整流回路25のノードn3と、出力端子23との間に形成されている。一方の電流経路は、第1のインダクタL1と、変圧器T1の第1の誘導素子と、第1のダイオードD1を介して、出力端子23に至る。他方の電流経路は、第1のインダクタL1と、変圧器T1の第2の誘導素子と、第2のダイオードD2を介して、出力端子23に至る。
【0050】
変圧器T1の誘導素子は、フェライト磁心によって、磁気的に結合されている。フェライト磁心は、図2中の平行に2つ並んだラインによって概略的に描写されている。
【0051】
この回路は、MOSFETスイッチM1、M2を更に備えている。各スイッチM1、M2のドレイン端子は、それぞれ、変圧器T1の各誘導素子と、ダイオードD1、D2との間の接点に接続されている。各スイッチM1、M2のソース端子は、共通の戻りライン26に接続されている。デジタルパルス幅変調器dPWM1、dPWM2(図2において図示せず)は、各スイッチM1、M2のゲート端子に接続されており、パルス幅変調コントロール信号PWM1、PWM2を、それぞれ、スイッチM1、M2に伝達する。これらのコントロール信号PWM1、PWM2は、スイッチM1、M2にON/Closedか、OFF/Openするかを指示する。換言すれば、PWM1がhighのとき、スイッチM1は、ONになり、PWM1がlowのとき、スイッチM1は、OFFになる。同様に、PWM2がhighのとき、スイッチM2は、ONになり、PWM2がlowのとき、スイッチM2は、OFFになる。したがって、スイッチM1、M2のデューティサイクル、および各スイッチの相対位相差は、デジタルパルス幅変調器dPWM1、dPWM2によってコントロールされる。デジタルパルス幅変調器dPWM1、dPWM2は、それぞれ、図6に示すコントロールモジュール(コントローラ)60によってコントロールされる。コントロールモジュール60は、コンバータの入力電流を参照電流Irefに追随させるために、各スイッチM1、M2に要求されるデューティサイクルまたは駆動時間(on-time)を決定し、電流平衡を達成する。コントロールモジュール60の詳細は、後述する。
【0052】
コンデンサCoは、出力端子23、24の間に接続されており、当該分野において既知の方法により出力をフィルタリングする。当該分野において知られている、その他の出力のフィルタリング方法を、本発明の実施形態に組み入れてもよい。
【0053】
インダクタL1、変圧器T1の第1の誘導素子、ダイオードD1、およびスイッチM1は、第1のパワー変換サブ回路を構成している。インダクタL1、変圧器T1の第2の誘導素子、ダイオードD2、およびスイッチM2は、第2のパワー変換サブ回路を構成している。
【0054】
図2に示す回路の1例では、整流回路25内のダイオードは、それぞれ、8A、600Vの値を有している。インダクタL1は、150μHのインダクタンスを有している。変圧器T1の結合された誘導素子は、1:1の巻線比と、800μHのインダクタンスを有している。ダイオードD1、D2は、それぞれ、4A、600Vの値を有している。フィルターコンデンサCoは、270μFの静電容量を有している。この回路は、入力電力90Vac、450Wで駆動する。コンバータ間の相対位相差は、略180度である。
【0055】
図3aは、33%デューティサイクルで駆動する図2の回路の動作を表す電流波形の理論値である。この場合、一定の参照波形Irefを仮定している。
【0056】
PWM1およびPWM2とラベルされた線は、それぞれ、デジタルコントロール信号PWM1およびPWM2を表す。信号PMW1および信号PMW2のレベルは、スイッチM1、M2の動作を指定する。図3aにおいて、I(M2)とラベルされた線は、スイッチM2に流れる電流を表す。すなわち、コンバータの位相2間の電流である。PWM2がhighの時、スイッチM2はONとなる。スイッチM2の駆動時間の間、電流は、第1の値から第2の値へ、略一定の割合で増加する。スイッチM1の電流波形(図示せず)、すなわち、コンバータの位相1間の電流は、略180度シフトしたスイッチM2の電流と略同等であり、スイッチM1の駆動時間が、PMW1のhighとなっている期間に一致するようになっている。
【0057】
I(input)とラベルされた線は、結果として得られるコンバータの入力電流Iを表す。すなわち、整流回路25のノードn4を流れる電流である。33%(もしくは50%より小さい)デューティサイクル、180度の位相オフセット、およびスイッチM1、M2のいずれか一方のみが任意の時間でONされている状態である。スイッチM1、M2の一方がONのとき、入力電流は、1:1変圧器の作用によって、スイッチM1またはスイッチM2に流れる電流の略2倍となっている。双方のスイッチがオフとなっている期間に、入力電流は、第2の値から第1の値へ、略一定の割合で低下する。したがって、入力電流は、ノコギリ歯状の波形となる。
【0058】
図3aは、33%デューティサイクルで駆動する回路の電流波形を表している。しかしながら、スイッチの電流および入力電流を表す線は、デューティ比50%以下(デューティサイクル<=50%)の任意のデューティサイクルのとき、同じような形状となるであろう。
【0059】
図3bは、66%デューティサイクルで駆動する図2の回路に対応する電流波形の理論値を表す。ここでも同様に、一定の参照波形Irefを仮定している。66%デューティサイクル、または50%より大きな任意のデューティサイクル、180度の位相差、スイッチM1、M2のいずれか一方が、常にON状態である。
【0060】
図3bのI(M2)とラベルされた線から、スイッチM2の駆動時間における波形は、3つの領域を有することがわかる。中央の領域は、PMW2のみがhighとなっているサイクル区間に対応する。外側の2つの領域は、PMW1およびPWM2の双方がhighとなっているサイクル区間に対応する。第1の領域(中央の領域の左側の領域)において、電流は、第1の値から第2の値へ、略一定の割合で増加する。第2の領域(中央の領域)において、電流は、第1の値へ、一定の割合で減少する(戻る)。第3の領域(中央の領域の右側の領域)において、電流は、第2の値へ、第1の領域と同じ割合で増加する(戻る)。スイッチM1の電流波形(図示せず)は、略180度シフトしたスイッチM2の電流と略同等であり、スイッチM1の駆動時間が、PMW1のhighとなっている期間に一致するようになっている。スイッチM1、M2の駆動時間は、180度の相対位相差を有しているので、電流波形の第1の領域は、もう一方のスイッチの電流波形の第3の領域と一致した形状となる。そのため、双方のスイッチの電流波形は、第1、第3の領域において、略等しいものとなる。
【0061】
スイッチM1、M2の一方のみがONとなっている区間、入力電流I(input)は、1:1変圧器の作用によって、スイッチM1またはスイッチM2に流れている電流の2倍となっている。双方のスイッチがONとなっている区間では、入力電流は、2つのスイッチM1、M2に流れる電流と略等しい。したがって、入力電流は、ノコギリ歯状の波形となる。
【0062】
図3bは、66%デューティサイクルで駆動する回路の電流波形を表している。しかしながら、電流および入力電流を表す線は、50%より大きい(デューティサイクル>50%)任意のデューティサイクルのとき、同じような形状となるであろう。
【0063】
図3aおよび図3bに示すように、理論的な(理想的な)回路では、スイッチM1、M2にそれぞれ流れる電流は、コントーラの出力の共通の動作点(operating point)において、等しくなる。しかしながら、実際には、異なるドライバ(駆動)素子やスイッチ性能によって、タイミング差が発生し、電流不均衡の原因となる。さらに加えて、実際の回路では、必然的に各サブ回路間で、インダクタおよびスイッチングデバイスの抵抗値にばらつきが存在する。図2に示すタイプの回路においては、各位相差間における結合変圧器の結合係数および抵抗値のばらつきも、電流不均衡の原因となる。
【0064】
タイミングばらつきは、両タイプのサブ回路における電流不均衡の主原因である。この点で、実際の電圧不均衡は、下記式(1)の電流不均衡にしたがって、オフセットされなければならない。
Vdifference=Idifference*R (1)
ここで、Vdifferenceは、各位相間のタイミング差によって、誘導素子に供給される電圧不均衡である。Idifferenceは、各位相間の電流差に対応する。Rは、各位相における、インダクタおよびスイッチの抵抗値である。典型的には、Rは小さく、数10ns(コンダクタンス)程度である。すなわち、相対的に小さなタイミング不均衡のためには、大きな電流調整が要求されることを意味する。
【0065】
図4は、33%(もしくは50%より小さな)デューティサイクルで駆動する図2のタイプのコンバータ用の、延長駆動時間を有するスイッチM2の効果を示している。理論的な(定常状態の)電流の輪郭(profile)が、実線で表されている。位相2における延長駆動時間の効果が、点線で表されている。図4に示すように、入力電流は、位相2の駆動時間の間、増加する。しかし、入力電流は、位相1の駆動時間の間、定常状態よりも一定値高い状態を保つ。時間経過につれて、著しい電流不均衡が発生することになる。
【0066】
発明者は、位相間における電流不均衡は、各サブ回路内のスイッチングデバイスの駆動時間を変更することによって訂正可能であることを見出した。
【0067】
コントロールのためには、入力電流波形中の適切なサンプル点を選択する必要がある。落下傾斜(falling slope)が任意の時間でゼロクロスする不連続モードで駆動するコンバータ用のサンプル点は、上昇傾斜(rising slope)上であることが好ましい。また、待機時間を最小化させるために、サンプル点は、波形内の可能な限り早い位置にあることが好ましい。また、サンプル点における瞬時電流値は、電流の平均値と略等しいことが好ましい。
【0068】
図5aは、33%(もしくは50%より小さな)デューティサイクルで駆動する図2のタイプのコンバータ用の適切なサンプル点を示している。塗りつぶし点は、位相2のサンプル点を表す。位相2のサンプル点は、コンバータの位相2内の、スイッチがOFFとなった後の第1の上昇傾斜上に位置している。白抜き点は、位相1のサンプル点を表す。位相1のサンプル点は、コンバータの位相1内の、スイッチがOFFとなった後の第1の上昇傾斜上に位置している。
【0069】
図5bは、66%(もしくは50%より大きな)デューティサイクルで駆動する図2のタイプのコンバータ用の適切なサンプル点を示している。図5aと同様に、位相2のサンプル点を表す塗りつぶし点は、コンバータの位相2内の、スイッチがOFFとなった後の第1の上昇傾斜上に位置している。位相1のサンプル点を表す白抜き点は、コンバータの位相1内の、スイッチがOFFとなった後の第1の上昇傾斜上に位置している。
【0070】
図5a、5b双方のケースにおいて、全てのサンプル点は、入力電流の上昇傾斜の略中間部に位置している。そのため、全てのサンプル点は、電流の平均値となる。しかしながら、66%(もしくは50%より大きな)デューティサイクルの場合であって、サンプリングノイズが存在する場合は、サンプル点は、入力電流の下降傾斜(down slope)の中間部に位置していてもよい。
【0071】
図5a、5bに示したサンプル点および以下のAからEに基づくと、電流における差は、表1に示すように表すことができる。
A:略固定、またはわずかに変化する周期Tのスイッチング周波数。
B:360/nの位相間での位相シフト。ここで、nは、位相の数である。
C:後側エッジ変換(trailing edge modulation)
D:Ton/Tのデューティサイクル内のわずかな信号変動(ほぼ定常状態)およびコンバータのスイッチング周波数での低ゲイン(low gain)を有する駆動。
E:コントローラによって追随される参照電流Irefは、略不変である、またはわずかに変化する。
【0072】
表1
【0073】
表1において、Voutは、コンバータの出力電圧である。Lは、インダクタL1の値である。dTon(1)は、位相1における駆動時間の微分変化である。dTon(2)は、位相2における駆動時間の微分変化である。
【0074】
表1から、各位相におけるサンプルデータは、定常状態から離れた駆動時間の変化(dTon/dT)に依存する微分値を有していることがわかる。この関係は、各位相の駆動時間、および電流を平衡(バランス)させるのに用いられる。換言すれば、表1は、駆動時間の不平衡は、電流の微分変化をもたらすことを明示している。
【0075】
図6は、本発明の実施形態による、図2に示すインターリーブ昇圧コンバータに用いるPID(Proportional Integral Derivative)コントローラ60を示す図である。
【0076】
アナログ―デジタルコンバータ(ADC)(図示せず)は、コンバータ20の戻りライン26を流れる入力電流Iのサンプリング用に使用され、取得したアナログ測定値をデジタル信号Isenseに変換する。ADCは、駆動周波数の全ての各サイクル内の各位相用に、入力電流波形の固定点において、入力電流を1度サンプリングする。
【0077】
単一の電流検出手段が、双方の位相で用いられることが好ましい。すなわち、単一の電流検出手段および/または同じADCは、双方(全て)の位相に対して用いられることが好ましい。これにより、ADCが電流を検出する際の電気ノイズによって発生する多数の潜在的なエラーを、除去(eliminate)することができる。
【0078】
もしくは、ADCは、別のアナログ測定値をサンプリングしてもよい。例えば、コンバータ20の出力端子23、24間の出力電圧Vout、ノードn3、n4間の入力電圧Vinである。
【0079】
信号Isenseは、多重変換(multiplexer)モジュールmux1に提供される。サンプル点において、直近にスイッチOFFとなったスイッチに応じて、多重変換モジュールmux1は、信号Iphase1または信号Iphase2を出力する。信号Iphase1は、直近にサンプリングされ、位相1に関連付けられた入力電流を表す。信号Iphase2は、直近にサンプリングされ、位相2に関連付けられた入力電流を表す。入力電流は、各位相において1度だけサンプリングされるので、これら2つの信号は、常に、直近の入力電流の測定値を表す。
【0080】
信号Iphase1、Iphase2は、モジュール71に提供される。モジュール71は、信号Iphase1から信号Iphase2を減算し、差分量を表す信号Diff_Currentを出力する。
【0081】
信号Diff_Currentは、モジュール72に提供される。モジュール72は、信号Diff_Currentと、微分電流ゲインCとを乗算し、その結果を積分することによって、微分平衡項Dを表す信号Dを出力する。
【0082】
信号Isenseは、モジュール73に対しても提供される。モジュール73は、参照電流Irefから信号Isenseを減算し、差分量を表す信号Ierrorを出力する。
【0083】
信号Ierrorは、多重変換モジュールmux2に提供される。位相1のサンプル用に、多重変換モジュールmux2は、信号Ierrorに対応する信号Ierror1を出力する。位相2のサンプル用に、多重変換モジュールmux2は、信号Ierrorに対応する信号Ierror2を出力する。
【0084】
信号Ierror1は、モジュール74に提供される。モジュール74は、信号Ierror1と、乗数Bとを乗算し、位相1用の比例項P1を表す信号P1を出力する。
【0085】
信号Ierror2は、モジュール75に提供される。モジュール75は、信号Ierror2と、乗数Bとを乗算し、位相2用の比例項P2を表す信号P2を出力する。
【0086】
信号Ierrorは、モジュール76に対しても提供される。モジュール76は、信号Ierrorと、乗数Aとを乗算し、その結果を積分することによって、共通の積分項を表す信号Iを出力する。
【0087】
信号Dおよび信号P1は、モジュール77に提供される。信号Iおよびモジュール77の出力は、モジュール78に提供される。モジュール78は、比例エラー項、積分エラー項、および微分平衡項の総和を表す出力信号を提供する。
【0088】
信号Dおよび信号P2は、加算モジュール79に提供される。信号Iおよび加算モジュール79の出力は、モジュール80に提供される。モジュール80は、比例エラー項、積分エラー項、および微分平衡項の総和を表す出力信号を提供する。
【0089】
PIDコントローラの出力信号は、スイッチM1、M2を駆動するデジタルパルス幅変調器dPWM1、dPWM2に供給される。比例項Pおよび積分項Iは、コンバータを確実に参照電流Irefに追随させるためのものである。微分項Dは、各位相間の電流不均衡を訂正する。乗数A、B、Cは、それぞれ、微分項、比例項、積分項を重みづけする。これらの項の値は、適切な出力信号を得るために、デバイスの特性および/または外部機器の状態に応じて定められる。
【0090】
図7、8および9は、図6のコントローラの動作を示すフローチャートである。
【0091】
図7は、Task1を示している。Task1は、コンバータに追随される参照電流Irefを算出する。図8は、Task2を示している。Task2は、コンバータの比例項、積分項および微分項を算出し、位相1用のADおよびデジタルPWMモジュールをアップデートする。図9は、Task3を示している。Task3は、位相2用に、Task2と同様のステップを行う。
【0092】
これら3つのTaskは、典型的な割り込み処理のように、コンバータの駆動中、周期的に呼び出される。Task2およびTask3は、信号PWM1およびPWM2と同期しており、入力電流のADC変換の完了後、呼び出される。Taks1は、典型的には、Task2、3よりも低い割合で呼び出される。Task1は、Taks2、3が動作中ではないときに呼び出されるか、Task2、3によって割り込まれることが好ましい。
【0093】
コントローラは、コントローラを初期化するようなその他のTaskや、ハウスキーピングファンクションを実行してもよい。このようなタスクを実行することは、当業者にとって容易であろうから、ここでは説明を省略する。
【0094】
図7に示すように、Task1のステップ701において、コントローラは、ADC(図示せず)によって検出された出力電圧のサンプルVsampleを読み込む。ステップ702において、コントローラは、参照電圧Vrefと、Vsampleとの差分VErrorを算出する(VError=Vref−Vsample)。ステップ703において、コントローラは、ステップ702で算出したVErrorを用いて、新たな参照電流Irefを算出する。ステップ704において、Task1は終了する。
【0095】
図8に示すように、Task2のステップ801において、コントローラは、位相1用に、ADC(図示せず)によって検出された入力電流のサンプルIsampleを読み込む。ステップ802において、コントローラは、IsampleとIstoredの差分Diff_Currentを算出する(Diff_Current=Isample−Istored)。ここでIstoredは、前の位相において検出した入力電流のサンプルである。ステップ803において、コントローラは、微分電流項の積分Intを、Int=Int+Diff_Current*Cによってアップデートする。ここでCは、微分電流ゲインである。ステップ804において、コントローラは、IsampleをIstoredとして保存する。ステップ805において、コントローラは、参照電流IrefとIsampleとの差分Ierror1を算出する(Ierror1=Iref−Isample)。ステップ806において、コントローラは、積分エラー項Iを、I=I+Ierror1*Aによってアップデート(算出)する。ここでAは、積分エラー項の重みづけを行う乗数である。ステップ807において、コントローラは、比例エラー項Pを、P=Ierror1*Bによってアップデート(算出)する。ここでBは、比例エラー項の重みづけを行う乗数である。ステップ808において、コントローラは、P、IおよびD用に算出された値を用いて、コンバータの位相1に関連づけられたスイッチ用の新たなデューティサイクルを算出する。換言すれば、このコンバータの駆動時間Tonが調整される。また、コントローラは、次のサンプル点を決定する。ステップ809において、コントローラは、位相1に関連付けられたスイッチングデバイスの動作を制御するデジタルパルス幅変調器dPWM1をアップデートし、アップデートされたデューティサイクルを適用する。また、コントローラは、新たなサンプル点をADCにアップデートする。ステップ810において、Task2は、終了する。
【0096】
図9に示すように、Task3は、Isampleが位相2のサンプル点で読み出されることを除き、Task2のステップと対応するステップを備えている。
【0097】
もし各位相が平衡している場合、各位相における電流の平均は、入力電流から算出することができる。なぜならば、稼働中(active)の位相の数は、常にコントローラによって把握されているからである。例えば、位相が2つかつ入力電流が2Iの場合、各位相における電流は約1Aになる。したがって、入力電流をコントロールすることによって、各位相の入力電流を安全なレベルに保つことができる。そのため、各位相の電流を直接測定する必要がなくなる。
【0098】
入力電流を参照電流Irefのレベルに保つよう駆動するコントローラは、入力電流の変動を調整する。したがって、もし、ある位相の駆動時間が、不適当で、その位相での電流を所望の値から逸脱するようなものであれば、入力電流を所望の値にする意図で、双方(全て)の位相の駆動時間を調整することにより、入力電流は変化する。これにより、双方(全て)の位相の駆動時間が調整される。しかしながら、タイミング不均衡は残ったままである。一度、不均衡を有する定常状態が成立すると、その不均衡は、入力電流内には表れてこない。例えば、もし、位相1において電流1A、位相2において電流2Aの定常状態が発生した場合、入力電流は3Aとなる。さらに、形状やリップルに関して、同じ状態となり、各位相において、電流1.5Aの平衡が入力電流に達成されていると見える。しかしながら、各位相の電流が、初期値(たとえば0A)から定常値に変化する周期全体の間、各位相の電流が異なった値(例えば1Aと2A)に到達するために、各位相(例えば位相1、位相2)の駆動時間は、異なったものとなる。この駆動時間の差は、検出可能であり、電流の平衡を取るために修正が可能である。このような理由により、過渡動作の間に発生する変動を記録するため積分器が用いられる。これにより、コントローラは、電流が変化する間、その変化を知ることができ、変化を記憶することができる。例としてPFCアプリケーションを含むいくつかのアプリケーションでは、電流は常に変化しているので、コントローラは、その間中、記憶を行う。
【0099】
PFC回路は、過渡状態において連続的に駆動する。そのため、入力電流は、変化するAC参照信号に追随し、微分電流項は、連続的にアップデートされる。
【0100】
しかしながら、DC入力によって駆動するアプリケーション用では、コントローラは、出力負荷が変化する間に、例えばスタートアップ時のように変化が発生したとき、および電流のドリフトが回路内に発生したときのみ、アップデートされればよい。このようなケースにおいては、デジタル実装(implementation)のコントロールが好ましいが、一般的には、アナログ実装も可能である。
【0101】
ACアプリケーション用には、電源がゼロクロスをした場合に、デジタルコントローラの周期をリセットし、コンバータを再スタートすることが好ましい。
【0102】
図2に示す2相インターリーブコンバータ用には、入力電流のサンプル点は、駆動デューティサイクルに依存し、以下の表2に示すように、各位相の駆動時間Tonスタートに関連して定められるのが好ましい。
【0103】
表2
【0104】
表2に示すサンプル点を用いることによって、図6のコントローラは、PWM信号PWM1、PWM2をコントロールし、コンバータを参照電流Irefに追随させることができる。さらに、図6のコントローラ60は、スイッチの駆動時間(デューティサイクル)の調整によって、位相間の電流不均衡を調整することができる。
【0105】
上記式(1)から、一度タイミング不均衡が修正されると、タイミング不均衡が訂正されている間に発生する電流不均衡は、巻線抵抗によって修正されることがわかる。
【0106】
微分電流項Cに要求されるゲインを決定するために、代表的な例として、3状態スイッチングセルを用いるTexas Instruments TMS320F28027 Piccolo Microcontrollerをベースに設計された400Wプロトタイプを参考とする。
【0107】
微分電流項の積分Intは、下記式(2)で求められる。
Int=Int*Z−1+C*(Isample−Isample*Z−1) (2)
ここで、Znは、信号のn番目のサンプルを表す。したがって、例えば、Isample*Z−1は、Isampleの前の値を表す。
【0108】
PFCインダクタL1のインダクタンスは、L=150μHである。スイッチング周期は、T=10μsである。PFC出力電圧は、Vout=380Vである。
【0109】
Cの最小値は、変圧器T1設計の最悪のケースであっても、駆動時間の変化率が、回路内における1つの磁気素子の飽和を防止するのに十分なだけの値となるよう設定されている。
【0110】
デジタルPWMモジュールは、25nsサイズの整数ステップを有する。演算のため、16ビットレジスタ内に保存された分数(fractional)ステップのサイズは、25ns/164=25ns/65536とすることができる。しかしながら、実際には、分数項の上位8ビットのみが、TMS320F28027のデジタルPWMモジュールによって使用される。
【0111】
素子のばらつきによる駆動時間エラーは、dTon<50nsであると仮定できる。
【0112】
1サイクル毎の電流変化は、下記式(3)で求められる。
dI=Vout*dT/2L (3)
【0113】
最悪のケースにおいて、1サイクル毎の変圧器の磁束変化は、下記式(4)で求められる。
dB=(Vout/2)*dT/nAe (4)
ここでnAeは、磁心領域と巻数とによって決定される。今の例であれば、nAe=23T × 119um2=2.7e−3である。
【0114】
最悪のケースにおける、磁束のピークは、下記式(5)からプラス/マイナス150mTしたものとなる。
B=Vout*5us/nAe (5)
【0115】
磁心の飽和磁束密度は、300mTより大きい(>300mT)。
【0116】
上記式(4)におけるdTが50nsであった場合(最大駆動時間変動)、dB=3.5mTとなる。第1の近似として、B/dB=150/3.5=43とする。したがって、dTは、43スイッチングサイクルで訂正される。
【0117】
上記式(3)から、dI=63mAが得られる。1アンペア(Amp)毎に488カウント(計数)であるとすると(電流検出ゲイン)、dIは、31カウントに相当する。
【0118】
以下、第1の近似を用いて、dTonをサチレーション(30counts*43cycle*C>=65536)なしに修正する。ここで、65536は、プラス/マイナス1整数ステップ、または駆動時間のプラス/マイナス25ns変動を表す。
【0119】
これにより、微分電流ゲインの最小値(C>=52)が定まる。
【0120】
如何なる変圧器飽和も防止することが好ましいが、変圧器の過渡飽和、すなわち、C<52での駆動は可能である。この場合、変圧器は、飽和状態となり、駆動時間において、より大きな効果差(higher effective difference)が発生する。この効果差は、より大きな微分信号の原因となる。一度、タイミング平衡が修正されると、変圧器は、上記式(1)の結果によって、自動的に平衡点に戻るので、平衡は、このような場合であっても、達成され続けることになる。しかしながら、平衡を取る間、任意(1つ)の位相での高い電流ストレスによる駆動は、許容せざるを得ない。
【0121】
Cの上限は、平衡項が、コントローラからのデューティサイクルの変化に対し、重要な影響を与えないように、選択することができる。
【0122】
ステップサイズdTstepは、コントロールアルゴリズムによって提供され、dTstep*65536/25ns分数ステップ、および1.36e6*dTstep*488カウント(上記式(3)参照)に対応する。
【0123】
したがって、1サイクル毎の平衡項による、分数ステップ内での駆動時間の減少は、1.3e6*dTstep*488カウントによって与えられる。
【0124】
そのため、1.3e6*dTstep*488*C<<dTstep*65536/25nsであることが好ましい。これは、C<<4132に対応する。
【0125】
したがって、与えられたこの例においては、Cの好ましい値の範囲は、52<C<<4132となる。より好ましい範囲は、52<C<413となる。
【0126】
図12は、上述のプロトタイプコントローラ用の駆動波形を示す図である。図12では、2つの位相用に完璧に近いタイミングが実現されている。図12から、変圧器の電流波形は、略対称となっていることがわかる。
【0127】
図13は、上述のプロトタイプコントローラ用の駆動波形を示す図である。ここで、位相1用の初期駆動時間は、50ns延長されている。さらに、電流平衡が実行されないようにするため、微分電流ゲインCは、0に設定されている。結果として得られる電流は、インターリーブコンバータ用に期待される200kHzではなく、100kHzのノコギリ歯状の波形を有している。これは、変換器が飽和し、コンバータに大幅な不均一が発生していることを示している。
【0128】
図14は、上述のプロトタイプコントローラ用の駆動波形を示す図である。ここで、位相1用の初期駆動時間は、50ns延長されている。さらに、微分電流ゲインCは、104に設定されている。図14から、電流平衡は修正されていることがわかる。
【0129】
図12、13、14において、線Z1は、変圧器の位相2における電流を表す。線Z2は、位相1用のマイクロコントローラからのゲートドライブ信号を表す。線Z3は、位相2用のマイクロコントローラからのゲートドライブ信号を表す。線Z4は、ADCの入力(0.5V/A)での電流検出信号を表す。
【0130】
同じ時間(in one time)における微差は、サイクルからサイクル(サイクル間)において、ADCの分解能では無視されてしまう大きさ以下の電流変化を発生させる。これは、微小なタイミングエラーが残存していることを意味する。この微小なタイミングエラーは、回路内の抵抗によって平衡される。
【0131】
昇圧コンバータの場合、下記式(5)が成立する。
Vout*dTresidual/T=Idc*R (5)
【0132】
これは、許容可能なADC分解能および受け入れ可能な回路抵抗での上限値を設定する。400Wプロトタイプコンバータの場合、ADC分解能は1.5mAである。したがって、表1の要素を用いた場合、dTresidual=1.2nsである。
【0133】
したがって、Idc=46mV/Rとなる。
【0134】
Idc<100mAとなるように、Rは略0.5Rである。これは、低いラインにおける(in low line)、各位相の電流の5%であり、変換器において約40mTのDC磁束を表す。これは、フェライトを用いた場合の能力(capability)の範囲内である。
【0135】
ACおよびDC磁束の総和は、飽和磁束密度よりも小さいことが好ましい。上述の例は、このケースに該当する。
【0136】
図2に示すタイプの2相インターリーブ昇圧コンバータに関連して、本発明は記述されている。しかしながら、本発明は、その他の構成にも等しく適用可能である。
【0137】
図1は、本発明の1実施形態であるコントローラによってコントロールされる、2相インターリーブパワーコンバータの代替的にとり得る構成を示す図である。図1のコンバータは、インダクタL1が省略されていること、および変圧器T1の誘導素子の磁気的結合がインダクタLA、LBに置き換えられていることを除き、図2のコンバータと同様の構成となっている。
【0138】
図10は、66%(50%より大きな)デューティサイクルで駆動する図1のコンバータの電流波形を示す図である。この例では、入力波形の各上昇傾斜の中点は、適切なサンプル点を表す。各サンプル点は、ターンOFFが直近において発生した位相に関連付けられている。
【0139】
サンプリングノイズが存在する場合には、非常に高い負荷における電流の測定能力と、高電流におけるノイズから信号を正確に検出する能力との間のトレードオフによって、入力波形の各下降傾斜の中点が適切なサンプル点となってもよい。
【0140】
図1および2では、コンバータは、4つのダイオードから構成される整流回路25を有している。しかしながら、その他の回路が用いられてもよい。さらに加えて、DC入力電圧の場合、整流回路は不要となる。
【0141】
上述の議論は、2相インターリーブパワーコンバータに関するものである。しかしながら、本発明の本質(原理)は、2相以上のインターリーブパワーコンバータに対しても適用可能である。
【0142】
2相以上のコンバータは、追加のサブ回路が並列に接続されていることを除き、図1および図2に示した回路と同様の構成とすることができる。一般的に、n相インターリーブパワーコンバータは、n個のインターリーブサブ回路を備えている。ここで、nは1以上の整数である。さらに、それぞれの回路内のスイッチングデバイスは、360/n度の位相差で駆動されている。
【0143】
図11a、11b、11cは、それぞれ、33%より小さなデューティサイクル、33%から66%の範囲のデューティサイクル、66%より大きなデューティサイクルで駆動する3相インターリーブコンバータの波形を表す図である。位相3用の適切なサンプル点は、各図において、黒点で示されている。それぞれの場合において、サンプル点は、位相3に関連付けられたスイッチがOFFとなった後の、第1の上昇傾斜の中間部に位置していることがわかる。同様に、位相1および位相2用の適切なサンプル点(図示せず)は、それぞれの位相に関連付けられたスイッチがOFFとなった後の、第1の上昇傾斜の中間部に位置している。
【0144】
さらに、本発明の本質(原理)は、多数の位相に対しても適用可能である。そのような場合、各位相におけるサンプル点は、それぞれの位相に関連付けられたスイッチがOFFとなった後の第1の上昇傾斜の中間部に位置していることが好ましい。さらに加えて、50%より大きなデューティサイクルで駆動する場合、各位相のサンプル点は、それぞれに位相に関連付けられたスイッチがOFFとなった後の第1の下降傾斜の中間部に位置していることが好ましい。
【0145】
本発明は、連続通電モード(continuous conduction mode)駆動に関するものである。しかしながら、本発明の本質(原理)は、不連続境界モード(discontinuous and boundary mode)駆動に対しても適用可能である。
【0146】
さらに、本発明は、昇圧コンバータに関するものである。しかしながら、本発明の本質(原理)は、昇圧コンバータ以外のパワー回路の接続形態(topologies)においても、電流平衡を提供するために用いることができることは明らかであろう。昇圧コンバータ以外のパワー回路の接続形態は、例えば、降圧コンバータである。
【特許請求の範囲】
【請求項1】
DC電圧源をDC電圧出力に変換するためのインターリーブパワーコンバータであって、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コンバータの入力電流を、前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点で検出することによって、前記各サブ回路に関連付けられた入力電流値を繰り返し測定する電流検出手段と、
コントロール手段とを備え、
前記コントロール手段は、
前記各サンプル点において測定された前記入力電流値と、先行する前記サンプル点において測定された前記入力電流値とを比較し、前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路に起因する電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを有することを特徴とするインターリーブパワーコンバータ。
【請求項2】
前記サブ回路の数はn個であり、前記スイッチングデバイス間の前記位相差は、360/n度である請求項1に記載のインターリーブパワーコンバータ。
【請求項3】
前記サブ回路の数は2個であり、前記スイッチングデバイス間の前記位相差は、180度である請求項1に記載のインターリーブパワーコンバータ。
【請求項4】
前記電流平衡手段は、直近に検出された前記入力電流値に関連付けられた前記サブ回路用に、前記時間t1から前記時間t2までの前記時間間隔Tonを調整し、前記電流不均衡を補償するよう構成されている請求項1ないし3のいずれかに記載のインターリーブパワーコンバータ。
【請求項5】
前記電流検出手段は、前記スイッチングデバイスの前記時間t1後のサンプル点において、前記コンバータの前記入力電流を検出することによって、前記各サブ回路に関連付けられた前記入力電流値を繰り返し測定するよう構成されている請求項1ないし4のいずれかに記載のインターリーブパワーコンバータ。
【請求項6】
前記電流検出手段は、前記スイッチングデバイスの前記時間t2後のサンプル点において、前記コンバータの前記入力電流を検出し、前記各サブ回路に関連付けられた前記入力電流値を繰り返し測定するよう構成されている請求項1ないし5のいずれかに記載のインターリーブパワーコンバータ。
【請求項7】
前記サンプル点は、前記入力電流の波形の上昇傾斜と一致するよう算出されている請求項1ないし6のいずれかに記載のインターリーブパワーコンバータ。
【請求項8】
前記各サブ位相用の前記サンプル点は、対応する前記サブ回路の前記スイッチングデバイス用に、前記時間t2後の前記入力電流の第1の上昇傾斜と一致するよう算出されている請求項1ないし7のいずれかに記載のインターリーブパワーコンバータ。
【請求項9】
前記サンプル点は、前記入力電流の前記波形の前記上昇傾斜の略中間部に位置するよう算出されている請求項7または8に記載のインターリーブパワーコンバータ。
【請求項10】
前記サブ回路の数は2個であり、50%以下のデューティサイクルでの駆動用の前記各サブ回路に関連付けられた前記サンプル点は、前記サブ回路の直近の前記時間T1の後であって、Ton/2+T/2に等しい請求項1ないし9のいずれかに記載のインターリーブパワーコンバータ。
【請求項11】
前記サンプル点は、前記入力電流の波形の下降傾斜と一致するよう算出されている請求項1ないし6のいずれかに記載のインターリーブパワーコンバータ。
【請求項12】
前記サブ回路の数は2個であり、50%より大きなデューティサイクルでの駆動用の前記各サブ回路に関連付けられた前記サンプル点は、前記サブ回路の直近の前記時間T1の後であって、Ton/2−T/4と等しい請求項1ないし11のいずれかに記載のインターリーブパワーコンバータ。
【請求項13】
前記コントロール手段は、前記各サブ回路の前記時間T1から前記時間T2までの前記間隔Tonを調整し、前記インターリーブパワーコンバータの前記入力電流を参照電流に追随させる電流追随手段をさらに有している請求項1ないし12のいずれかに記載のインターリーブパワーコンバータ。
【請求項14】
前記コントロール手段は、PID(Proportional Integral Differential)コントローラを有する請求項1ないし13のいずれかに記載のインターリーブパワーコンバータ。
【請求項15】
微分項は、電流不均衡調整のために用いられる請求項1ないし14のいずれかに記載のインターリーブパワーコンバータ。
【請求項16】
比例項および/または積分項は、前記インターリーブパワーコンバータを参照電流に追随させるために用いられる請求項1ないし15のいずれかに記載のインターリーブパワーコンバータ。
【請求項17】
インターリーブパワーコンバータ用のコントローラであって、
前記インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段とを有し、
前記コントローラは、
前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点での前記各サブ回路に関連付けられた入力電流値を表す信号を受信する受信手段と、
前記各サンプル点において測定された前記入力電流値と、先行する前記サンプル点において測定された前記入力電流値とを比較し、前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路に起因する電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを決定し、前記電流不均衡を補償する電流平衡手段とを備えることを特徴とするコントローラ。
【請求項18】
DC電圧源をDC電圧出力に変換するための複相インターリーブパワーコンバータであって、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コンバータの入力電流を、前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点で検出することによって、各位相に関連付けられた入力電流値を繰り返し測定する電流検出手段と、
コントロール手段とを備え、
前記コントロール手段は、
前記各位相において測定された前記入力電流値と、先行する前記位相において測定された前記入力電流値とを比較し、前記各位相間の電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを有することを特徴とする複相インターリーブパワーコンバータ。
【請求項19】
複相インターリーブパワーコンバータ用のコントローラであって、
前記複相インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段とを有し、
前記コントローラは、
前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点での各位相に関連付けられた入力電流値を表す信号を受信する受信手段と、
前記各位相において測定された前記入力電流値と、先行する前記位相において測定された前記入力電流値とを比較し、前記各位相間の電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを備えることを特徴とするコントローラ。
【請求項1】
DC電圧源をDC電圧出力に変換するためのインターリーブパワーコンバータであって、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コンバータの入力電流を、前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点で検出することによって、前記各サブ回路に関連付けられた入力電流値を繰り返し測定する電流検出手段と、
コントロール手段とを備え、
前記コントロール手段は、
前記各サンプル点において測定された前記入力電流値と、先行する前記サンプル点において測定された前記入力電流値とを比較し、前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路に起因する電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを有することを特徴とするインターリーブパワーコンバータ。
【請求項2】
前記サブ回路の数はn個であり、前記スイッチングデバイス間の前記位相差は、360/n度である請求項1に記載のインターリーブパワーコンバータ。
【請求項3】
前記サブ回路の数は2個であり、前記スイッチングデバイス間の前記位相差は、180度である請求項1に記載のインターリーブパワーコンバータ。
【請求項4】
前記電流平衡手段は、直近に検出された前記入力電流値に関連付けられた前記サブ回路用に、前記時間t1から前記時間t2までの前記時間間隔Tonを調整し、前記電流不均衡を補償するよう構成されている請求項1ないし3のいずれかに記載のインターリーブパワーコンバータ。
【請求項5】
前記電流検出手段は、前記スイッチングデバイスの前記時間t1後のサンプル点において、前記コンバータの前記入力電流を検出することによって、前記各サブ回路に関連付けられた前記入力電流値を繰り返し測定するよう構成されている請求項1ないし4のいずれかに記載のインターリーブパワーコンバータ。
【請求項6】
前記電流検出手段は、前記スイッチングデバイスの前記時間t2後のサンプル点において、前記コンバータの前記入力電流を検出し、前記各サブ回路に関連付けられた前記入力電流値を繰り返し測定するよう構成されている請求項1ないし5のいずれかに記載のインターリーブパワーコンバータ。
【請求項7】
前記サンプル点は、前記入力電流の波形の上昇傾斜と一致するよう算出されている請求項1ないし6のいずれかに記載のインターリーブパワーコンバータ。
【請求項8】
前記各サブ位相用の前記サンプル点は、対応する前記サブ回路の前記スイッチングデバイス用に、前記時間t2後の前記入力電流の第1の上昇傾斜と一致するよう算出されている請求項1ないし7のいずれかに記載のインターリーブパワーコンバータ。
【請求項9】
前記サンプル点は、前記入力電流の前記波形の前記上昇傾斜の略中間部に位置するよう算出されている請求項7または8に記載のインターリーブパワーコンバータ。
【請求項10】
前記サブ回路の数は2個であり、50%以下のデューティサイクルでの駆動用の前記各サブ回路に関連付けられた前記サンプル点は、前記サブ回路の直近の前記時間T1の後であって、Ton/2+T/2に等しい請求項1ないし9のいずれかに記載のインターリーブパワーコンバータ。
【請求項11】
前記サンプル点は、前記入力電流の波形の下降傾斜と一致するよう算出されている請求項1ないし6のいずれかに記載のインターリーブパワーコンバータ。
【請求項12】
前記サブ回路の数は2個であり、50%より大きなデューティサイクルでの駆動用の前記各サブ回路に関連付けられた前記サンプル点は、前記サブ回路の直近の前記時間T1の後であって、Ton/2−T/4と等しい請求項1ないし11のいずれかに記載のインターリーブパワーコンバータ。
【請求項13】
前記コントロール手段は、前記各サブ回路の前記時間T1から前記時間T2までの前記間隔Tonを調整し、前記インターリーブパワーコンバータの前記入力電流を参照電流に追随させる電流追随手段をさらに有している請求項1ないし12のいずれかに記載のインターリーブパワーコンバータ。
【請求項14】
前記コントロール手段は、PID(Proportional Integral Differential)コントローラを有する請求項1ないし13のいずれかに記載のインターリーブパワーコンバータ。
【請求項15】
微分項は、電流不均衡調整のために用いられる請求項1ないし14のいずれかに記載のインターリーブパワーコンバータ。
【請求項16】
比例項および/または積分項は、前記インターリーブパワーコンバータを参照電流に追随させるために用いられる請求項1ないし15のいずれかに記載のインターリーブパワーコンバータ。
【請求項17】
インターリーブパワーコンバータ用のコントローラであって、
前記インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段とを有し、
前記コントローラは、
前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点での前記各サブ回路に関連付けられた入力電流値を表す信号を受信する受信手段と、
前記各サンプル点において測定された前記入力電流値と、先行する前記サンプル点において測定された前記入力電流値とを比較し、前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路に起因する電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを決定し、前記電流不均衡を補償する電流平衡手段とを備えることを特徴とするコントローラ。
【請求項18】
DC電圧源をDC電圧出力に変換するための複相インターリーブパワーコンバータであって、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段と、
前記コンバータの入力電流を、前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点で検出することによって、各位相に関連付けられた入力電流値を繰り返し測定する電流検出手段と、
コントロール手段とを備え、
前記コントロール手段は、
前記各位相において測定された前記入力電流値と、先行する前記位相において測定された前記入力電流値とを比較し、前記各位相間の電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを有することを特徴とする複相インターリーブパワーコンバータ。
【請求項19】
複相インターリーブパワーコンバータ用のコントローラであって、
前記複相インターリーブパワーコンバータは、
誘導素子と、整流素子と、前記DC電圧源を前記DC電圧出力に変換するために接続されたコントロール可能なスイッチングデバイスとを有し、並列に接続された2つ以上のサブ回路と、
前記各サブ回路の前記スイッチングデバイスを時間t1のときはスイッチオンし、時間t2のときはスイッチオフするように繰り返し駆動し、前記各スイッチングデバイスの前記時間t1間には位相差が存在する駆動手段とを有し、
前記コントローラは、
前記スイッチングデバイスの前記時間t1または前記時間t2に関連する所定の時間におけるサンプル点での各位相に関連付けられた入力電流値を表す信号を受信する受信手段と、
前記各位相において測定された前記入力電流値と、先行する前記位相において測定された前記入力電流値とを比較し、前記各位相間の電流不均衡の測定値を取得する比較手段と、
前記比較された入力電流値と関連付けられた一方または双方の前記サブ回路用に、前記時間t1から前記時間t2までの時間間隔Tonを調整し、前記電流不均衡を補償する電流平衡手段とを備えることを特徴とするコントローラ。
【図1】
【図2】
【図3a】
【図3b】
【図4】
【図5a】
【図5b】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11a】
【図11b】
【図11c】
【図12】
【図13】
【図14】
【図2】
【図3a】
【図3b】
【図4】
【図5a】
【図5b】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11a】
【図11b】
【図11c】
【図12】
【図13】
【図14】
【公開番号】特開2012−210145(P2012−210145A)
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【外国語出願】
【出願番号】特願2012−72247(P2012−72247)
【出願日】平成24年3月27日(2012.3.27)
【出願人】(512006527)ティーディーケイ−ラムダ ユーケー リミテッド (2)
【氏名又は名称原語表記】TDK−Lambda UK Limited
【住所又は居所原語表記】Kingsley Avenue Ilfracombe Devon EX34 8ES United Kingdom
【Fターム(参考)】
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【出願番号】特願2012−72247(P2012−72247)
【出願日】平成24年3月27日(2012.3.27)
【出願人】(512006527)ティーディーケイ−ラムダ ユーケー リミテッド (2)
【氏名又は名称原語表記】TDK−Lambda UK Limited
【住所又は居所原語表記】Kingsley Avenue Ilfracombe Devon EX34 8ES United Kingdom
【Fターム(参考)】
[ Back to top ]