インダクタ及びその製造方法。
【課題】 基板上に高い成形精度で集積化され、導体と基板との間にエアギャップを設けて両者間の寄生容量を抑制することにより、特に高周波数帯域で十分に高いＱ値とインダクタンスとを確保するインダクタ、を提供する。
【解決手段】 基板には開口部がドライエッチングにより形成されている。第１と第２との導体がそれぞれ、基板の表裏に、基板に対して対称的に、好ましくは螺旋状に形成されている。二つの導体は特に、基板の開口部を挟んで互いに対向し、開口部の空間に浮かんでいる。それにより、各導体と基板との間に大きなエアギャップが形成されている。両導体間は連結部により接続されるので、二つの導体は二重構造のインダクタを構成する。第１と第２との導体、及びその周囲の空間は第１と第２との保護体により、外部から密封されている。
【解決手段】 基板には開口部がドライエッチングにより形成されている。第１と第２との導体がそれぞれ、基板の表裏に、基板に対して対称的に、好ましくは螺旋状に形成されている。二つの導体は特に、基板の開口部を挟んで互いに対向し、開口部の空間に浮かんでいる。それにより、各導体と基板との間に大きなエアギャップが形成されている。両導体間は連結部により接続されるので、二つの導体は二重構造のインダクタを構成する。第１と第２との導体、及びその周囲の空間は第１と第２との保護体により、外部から密封されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタに関し、特に、薄膜インダクタ及びその製作方法に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Micro Electro Mechanical Systems）は、半導体基板上に微細な電子的／機械的構造を実装する技術である。ＭＥＭＳ分野では近年、特に携帯電話や車載電子機器への応用を目的とする研究／開発が盛んである。ＭＥＭＳ技術による集積化が特に期待されている素子の一例が、インダクタである。インダクタの集積化は、例えばＤＣ−ＤＣコンバータ、ＲＦ回路、及び電磁ノイズフィルタ等の更なる小型化／省電力化に極めて有効である。
インダクタを半導体基板上に集積化する場合、特に、インダクタと基板との間の寄生容量が抑えられねばならない。それにより、インダクタの自己共振周波数が駆動周波数帯域より十分に高く維持されたまま、インダクタのインダクタンスが十分に高く設定される。更に、インダクタのＱ値が向上する。
【０００３】
半導体基板上に集積化された従来のインダクタは例えば、図1に示されているような断面形状を有する。このインダクタは導体102を含む。導体102は、例えば電気メッキにより、半導体基板100上にループ状、又は螺旋状に形成されている。このインダクタでは、導体102全体が基板100に接触している。従って、例えば基板100を低誘電物質製にすることで、基板100と導体102との間の寄生容量が抑えられる。
【０００４】
その他に、次のようなインダクタが知られている（例えば特許文献１参照）。そのインダクタでは、導体の大部分が基板から浮いている。すなわち、基板と導体との間にエアギャップが設けられている。空気の比誘電率はほぼ1であり、通常の基板部材の比誘電率より十分に低い。従って、基板と導体との間の寄生容量が抑えられる。
そのインダクタの導体は例えば次の工程で形成される。まず、基板上に凹部が形成され、その凹部が犠牲層、例えばフォトレジストで埋められる。その上に、インダクタの導体が形成される。その後、凹部を埋めていた犠牲層がウェットエッチングにより除去される。ウェットエッチングは等方的であるので、凹部を埋めている犠牲層全体が完全に除去される。その結果、導体が端部を基板に支えられた状態で、基板表面から離れて空気中に浮かぶ。
【特許文献１】韓国公開特許2005-33701号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体基板上に集積化されたインダクタに対しては特に、極めて高い駆動周波数での利用が望まれている。例えば、携帯電話のＲＦ回路に実装される場合、駆動周波数はGHz程度に達する。従って、そのような高周波数帯域について、設定可能なインダクタンスの上限とＱ値（Quality factor）との更なる向上が、インダクタの開発では重要である。
【０００６】
しかし、図1に示されているような従来のインダクタの場合、導体102が基板100と直に接触しているので、導体102と基板100との間の寄生容量を更に低減させることが難しい。特に、低誘電率物質製の基板は比較的高価であるので、寄生容量の抑制に要するコストを更に低減させることが困難である。
【０００７】
一方、導体と基板との間にエアギャップが形成されている従来のインダクタの場合、エアギャップが導体と基板との間の寄生容量を十分に低減させ得るので、十分に高い周波数帯域で、十分に高いインダクタンスとＱ値とが得られるはずである。しかし、実際には、そのようなインダクタの製作工程には高度なＭＥＭＳ技術が必要とされるので、インダクタの成形精度を更に向上させることが困難であった。特に、従来のインダクタの製作工程では上記の通り、導体を基板表面から離して空気中に浮かべるために、ウェットエッチングが利用される。ウェットエッチングでは、剥離液が導体の周囲と基板表面とを覆い、犠牲層を溶解させる。ウェットエッチングによりその犠牲層を完全に除去するには、その犠牲層が薄くなければならない（例えば数μm程度）。更に、剥離液の粘性が高いので、導体が剥離液との摩擦で変形しやすく、特に犠牲層が薄いので、導体の一部が基板表面に固着しやすい。こうして、エアギャップの成形精度を更に向上させることが困難であった。その結果、インダクタンスとＱ値との更なる向上が妨げられていた。
【０００８】
本発明の目的は、半導体基板上に高い成形精度で集積化されたインダクタであり、導体と基板との間にエアギャップを設けて両者間の寄生容量を抑制することにより、特に高周波数帯域で十分に高いＱ値とインダクタンスとを確保するインダクタ、を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によるインダクタは、
エッチングにより形成された開口部、を含む基板；
その基板の開口部を挟んで互いに対向する、第１と第２との導体；及び、
所定の距離を置いて第１と第２との導体の少なくともいずれかを覆い、それにより第１と第２との導体の周囲の空間を外部から遮断する保護体；
を有する。
【００１０】
本発明によるこのインダクタでは導体が二重であるので、従来のインダクタと同じサイズでもインダクタンスが高い。更に、導体の二重構造は剛性が高いので、従来のインダクタとは異なり、導体の中央部を支える必要がない。従って、二つの導体間の大部分から基板自体を除去できる。すなわち、二つの導体を基板の開口部の空間に浮かんだ状態に安定に維持できる。それにより、インダクタ全体のサイズが小さく維持されたまま、導体と基板との間の平均距離、すなわちエアギャップの大きさが十分に大きく確保される。好ましくは、エアギャップの大きさが数百μmに達する。それ故、導体と基板との間では寄生容量が十分に小さい。
【００１１】
好ましくは、第１と第２との導体が基板に対して対称的に形成されている。更に、第１と第２との電極間を電気的に接続する連結部、が備えられても良い。それにより、二つの導体の安定性が更に向上する。
【００１２】
好ましくは、保護体が、第１と第２との導体をそれぞれ覆い、外部から遮断する第１と第２との保護体を含む。更に好ましくは、保護体が第１と第２との導体に電流を供給するための電極層、を含む。そのような保護体により、二つの導体は外部との電気的な接続を維持したまま密封され、それらの周囲の空間が気密に保たれる。従って、二つの導体が例えば外部の湿気や塵等から保護されるので、その信頼性が更に高く維持される。
【００１３】
本発明によるインダクタは、好ましくは、以下の方法で製作される。その方法は、
基板の両面にそれぞれ、第１と第２との導体を、互いに対向させて形成するステップ；
第１と第２との導体間に挟まれている基板の部分をエッチングにより除去するステップ；及び、
所定の距離を置いて第１と第２との導体の少なくともいずれかを保護体で覆い、第１と第２との導体の周囲の空間を外部から遮断するステップ；
を有する。
【００１４】
本発明による上記のインダクタの製作方法では、特に好ましくは、第１と第２との導体間に挟まれている基板の部分を除去するためのエッチングがドライエッチングである。本発明によるインダクタでは従来のインダクタとは異なり、基板自体がエッチングにより除去されれば良いので、ドライエッチングが利用できる。従って、インダクタの成形精度が高い。ドライエッチングでは特に、ウェットエッチングとは異なり、剥離液を使用する必要がなく、かつ、除去すべき基板の部分が厚くても良い。それ故、インダクタの導体が基板や他の部材に固着しない。
【発明の効果】
【００１５】
本発明によるインダクタでは、上記の通り、従来のインダクタとは異なり、導体と基板との間のエアギャップが高精度で形成される。それにより、導体と基板との間の寄生容量が十分に低い。従って、十分に高い周波数帯域について、設定可能なインダクタンスの上限とＱ値とが更に向上する。それ故、本発明によるインダクタは特に、例えば携帯電話や車載電子機器等、駆動周波数の高い小型電子機器への応用、特にＲＦ回路への実装に有利である。
【発明を実施するための最良の形態】
【００１６】
以下、添付された図面を参照しながら、本発明の好適な実施形態を詳説する。
図2、3は本発明の実施形態によるインダクタを示す断面図である。このインダクタは、基板202、第１の導体206、第２の導体204、連結部208、第１の保護体210、及び、第２の保護体200を有する。
【００１７】
基板202は好ましくは、シリコン（Si）製であり、開口部201を含む。第１と第２との導体206、204は好ましくは金属、特に銅（Cu）から成る。その他に、ユーザの設定により、他の金属が用いられても良い。第１と第２との導体206、204は、例えば電気メッキにより、ループ状、又は螺旋状に形成される。第１と第２との導体206、204は基板202の開口部201を挟んで対向し、基板202に対して対称的に配置されている。連結部208は第１の導体206と第２の導体204との間を接続する。連結部208は好ましくは金属、特に銅（Cu）から成り、例えば電気メッキにより形成される。それにより、信号は例えば第２の導体204の端部から第１の導体206の端部へと通過する。
【００１８】
本発明の実施形態によるインダクタでは図2、3に示されている通り、第１と第２との導体206、204が二重構造を有するので、インダクタンスが高い。更に、その二重構造は剛性が高いので、第１と第２との導体206、204が基板202の開口部201の空間に浮かんだ状態で安定に維持される。それにより、インダクタ全体のサイズが小さく維持されたまま、導体206、204と基板202との間の平均距離、すなわちエアギャップの大きさが十分に大きく確保される。好ましくは、エアギャップの大きさが数百μmである。それ故、導体206、204と基板202との間では寄生容量が十分に小さい。
【００１９】
第１と第２との保護体210、200は好ましくはガラス製である。その他に、ユーザの設定により、他の材料が用いられても良い。第１と第２との保護体210、200は特に、基板202に対向する面に凹部205、203をそれぞれ含む。各凹部205、203は所定の距離を置いて第１と第２との導体206、204を覆う。それにより、第１と第２との導体206、204の周囲の空間が外部から遮断される。特に図3では、第１と第２との保護体210、200が第１と第２との導体206、204の周囲の空間を密封する（hermetic sealing）。その場合、第１の保護体210上には好ましくは、電極層212が形成される。電極層212は好ましくは金属、特に銅（Cu）から成り、例えば電気メッキにより形成される。電極層212の先端部は基板202上で第１の導体206に接続される（図示せず）。それにより、第１と第２との保護体210、200による密封に関わらず、第１と第２との導体206、204に対しては外部から電極層212を通して電流が供給される。こうして、第１と第２との導体206、204が外部の湿気や塵等から保護されるので、信頼性が高く維持される。尚、図2、3では保護体210、200が導体206、204の端部と接触している。その他に、保護体210、200が導体206、204から完全に分離しても良い。
【００２０】
次に、本発明によるインダクタの製作工程について、順を追って詳説する。図4〜19は、その製作の各工程を時間順に示す、基板の断面図である。
・ステップ１：基板202の表面にシードレイヤ（seed layer）300を塗布する（図4参照）。シードレイヤ300は金属層であり、好ましくは、チタニウム（Ti）、又はクロム（Cr）を含む。
【００２１】
・ステップ２：シードレイヤ300上の所定の領域にフォトレジスト（ＰＲ）302を塗布する（図5参照）。ここで、ＰＲ302を塗布する領域は、第１の導体のパターンに応じて決定される。
・ステップ３：ＰＲ302で覆われている領域を除き、シードレイヤ300の表面を電気メッキにより、金属で覆う（図6参照）。それにより第１の導体206が形成される。そのとき、シードレイヤ300が第１の導体206と基板202との間の接着力を補う。すなわち、シードレイヤ300により、第１の導体206が基板202上に安定に接着される。
・ステップ４：ステップ３で塗布されたＰＲ302と、ステップ１で塗布されたシードレイヤ300とをエッチングにより除去する（図7参照）。それにより、基板202上には第１の導体206が残る。
【００２２】
・ステップ５：第１の導体206の上方から第１の保護体210を接近させる（図7参照)。そのとき、第１の保護体210の下面に設けられた凹部205が第１の導体206を覆う。第１の保護体210と基板202との間の接着には好ましくは、陽極接合（anodic bonding）が利用される。まず、第１の保護体210と基板202とを真空中で加熱する。それにより、ガラス製である第１の保護体210が軟化する。次に、第１の保護体210に対して負の電圧を印加すると同時に、基板202に対して正の電圧を印加する。それにより、第１の保護体210と基板202との間に静電引力が生じるので、両者が安定に接触する（図8参照）。そのとき、第１の保護体210と基板202との間の接触部では化学反応が生じ、両者の材質が強く結合する。こうして、第１の導体206とその周囲の空間とが第１の保護体210により密封される。
【００２３】
・ステップ６：基板202の裏面を研磨（Polishing）し、基板202の厚さを十分に小さな値、好ましくは数百μm程度に均一化させる（図9参照）。ここで、基板202の研磨には好ましくは、ＣＭＰ（Chemical Mechanical Polishing）が採用される。それにより、基板202の平坦度が向上する。
【００２４】
・ステップ７：好ましくは、第一の導体206の中央部に接触している基板202の領域をエッチングにより完全に除去する（図10参照）。それにより、基板202には微小な貫通穴207が空く。
・ステップ８：ステップ７でエッチングにより形成された貫通穴207の内部を電気メッキにより金属で覆う（図11参照）。電気メッキを行う過程はステップ２、３と同様である。それにより、貫通穴207の内部には連結部208が形成される。
【００２５】
・ステップ９：ステップ１〜４（図4〜図7参照）と全く同様にして、第２の導体204を基板202の裏面に形成する（図12参照）。第２の導体204は特に、基板202を挟んで第１の導体206と対向する位置に形成される。更に、第２の導体204の中央部が連結部208を通し、第１の導体206の中央部に接続される。
【００２６】
・ステップ１０：基板202の裏面上で、特に第２の導体204の周縁部を含む領域にＰＲ306を塗布する（図13参照）。例えば、図13では基板202の裏面に含まれている３つの領域（両端部と中央部）にＰＲ306が塗布されている。
・ステップ１１：第１の保護体210の外面に金属304を塗布する（図13参照）。金属304は好ましくは、ステップ１で基板202の表面に塗布された金属、すなわちシードレイヤ300と同じ物質である。ここで、ステップ１１、すなわち金属304を第１の保護体210に塗布する工程は、ユーザの設定によって省略されても良い。その他に、以後のステップのいずれかで行われても良い。
【００２７】
・ステップ１２：好ましくは、ドライエッチングにより基板202の裏面に対してエッチングを行う。それにより、ＰＲ306が塗布されていない領域では、基板202自体がエッチングにより除去される（図14参照）。その結果、基板202では、第１と第２との導体206、204との間に挟まれた領域に開口部201が形成され、第１と第２との導体206、204が、基板202の開口部201の空間に浮かんだ状態で安定に維持される。特に、導体206、204と基板202との間に、数百μm程度のエアギャップが形成される。
【００２８】
・ステップ１３：ステップ１０で塗布されたＰＲ306を取除く（図15参照）。
・ステップ１４：ステップ５と全く同様な陽極接合により第２の保護体200を基板202の裏面に接着する（図16参照）。特に、第２の保護体200の上面に形成された凹部203が、所定の距離を置いて第２の導体204を覆う。その結果、第１と第２との保護体210、200で、第１と第２との導体206、204、及びその周囲の空間が密封される。
【００２９】
・ステップ１５：第１の保護体210の上面を電気メッキにより、金属で覆う（図17参照）。特に、第１の保護体210の上面に形成されている凹部211を金属212で埋める。凹部211の先端部は基板202の表面に形成されている電極（図示せず）と接触しているので、第１と第２との導体206、204が、第１の保護体210の上面の凹部211内に埋められた金属212と電気的に接続される。
【００３０】
・ステップ１６：ステップ１０（図13参照）と同様に、電極層212上をＰＲ310で覆う（図18参照）。
・ステップ１７：第１の保護体200の上面に対してエッチングを行い、ＰＲ310が塗布されていない領域を覆っていた金属213を除去する。その後、ステップ１６で塗布されたＰＲ310を取除く（図19参照）。こうして形成された電極層212を通し、外部から第１と第２との導体206、204に電流が供給される。
【００３１】
図4〜図19には第１の保護体210が描かれている。その他に、ユーザの設定により、第１の保護体210が省略され、第２の保護体200のみが形成されても良い。
【００３２】
本発明は上述した特定の実施形態に限定されるものではない。実際、当業者であれば、上記の説明に基づき、特許請求の範囲に記載されている本発明の技術的範囲を逸脱することなく、本発明の実施形態に対し、種々の変形及び修正を施すことが可能であろう。従って、そのような変更及び修正は当然に、本発明の技術的範囲に含まれるべきである。
【図面の簡単な説明】
【００３３】
【図１】半導体基板上に集積化された従来のインダクタを示す断面図である。
【図２】本発明の実施形態によるインダクタの一例を示す断面図である。
【図３】本発明の実施形態によるインダクタの別の例を示す断面図である。
【図４】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１でのインダクタの断面を示す図である。
【図５】本発明の実施形態によるインダクタを製作する工程のうち、ステップ２でのインダクタの断面を示す図である。
【図６】本発明の実施形態によるインダクタを製作する工程のうち、ステップ３でのインダクタの断面を示す図である。
【図７】本発明の実施形態によるインダクタを製作する工程のうち、ステップ４でのインダクタの断面を示す図である。
【図８】本発明の実施形態によるインダクタを製作する工程のうち、ステップ５でのインダクタの断面を示す図である。
【図９】本発明の実施形態によるインダクタを製作する工程のうち、ステップ６でのインダクタの断面を示す図である。
【図１０】本発明の実施形態によるインダクタを製作する工程のうち、ステップ７でのインダクタの断面を示す図である。
【図１１】本発明の実施形態によるインダクタを製作する工程のうち、ステップ８でのインダクタの断面を示す図である。
【図１２】本発明の実施形態によるインダクタを製作する工程のうち、ステップ９でのインダクタの断面を示す図である。
【図１３】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１０、１１でのインダクタの断面を示す図である。
【図１４】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１２でのインダクタの断面を示す図である。
【図１５】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１３でのインダクタの断面を示す図である。
【図１６】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１４でのインダクタの断面を示す図である。
【図１７】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１５でのインダクタの断面を示す図である。
【図１８】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１６でのインダクタの断面を示す図である。
【図１９】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１７でのインダクタの断面を示す図である。
【符号の説明】
【００３４】
200 第２の保護体
203 第２の保護体200の凹部
202 基板
201 基板202の開口部
206 第１の導体
204 第２の導体
208 連結部
210 第１の保護体
205 第１の保護体210の凹部
212 電極層
【技術分野】
【０００１】
本発明は、インダクタに関し、特に、薄膜インダクタ及びその製作方法に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Micro Electro Mechanical Systems）は、半導体基板上に微細な電子的／機械的構造を実装する技術である。ＭＥＭＳ分野では近年、特に携帯電話や車載電子機器への応用を目的とする研究／開発が盛んである。ＭＥＭＳ技術による集積化が特に期待されている素子の一例が、インダクタである。インダクタの集積化は、例えばＤＣ−ＤＣコンバータ、ＲＦ回路、及び電磁ノイズフィルタ等の更なる小型化／省電力化に極めて有効である。
インダクタを半導体基板上に集積化する場合、特に、インダクタと基板との間の寄生容量が抑えられねばならない。それにより、インダクタの自己共振周波数が駆動周波数帯域より十分に高く維持されたまま、インダクタのインダクタンスが十分に高く設定される。更に、インダクタのＱ値が向上する。
【０００３】
半導体基板上に集積化された従来のインダクタは例えば、図1に示されているような断面形状を有する。このインダクタは導体102を含む。導体102は、例えば電気メッキにより、半導体基板100上にループ状、又は螺旋状に形成されている。このインダクタでは、導体102全体が基板100に接触している。従って、例えば基板100を低誘電物質製にすることで、基板100と導体102との間の寄生容量が抑えられる。
【０００４】
その他に、次のようなインダクタが知られている（例えば特許文献１参照）。そのインダクタでは、導体の大部分が基板から浮いている。すなわち、基板と導体との間にエアギャップが設けられている。空気の比誘電率はほぼ1であり、通常の基板部材の比誘電率より十分に低い。従って、基板と導体との間の寄生容量が抑えられる。
そのインダクタの導体は例えば次の工程で形成される。まず、基板上に凹部が形成され、その凹部が犠牲層、例えばフォトレジストで埋められる。その上に、インダクタの導体が形成される。その後、凹部を埋めていた犠牲層がウェットエッチングにより除去される。ウェットエッチングは等方的であるので、凹部を埋めている犠牲層全体が完全に除去される。その結果、導体が端部を基板に支えられた状態で、基板表面から離れて空気中に浮かぶ。
【特許文献１】韓国公開特許2005-33701号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体基板上に集積化されたインダクタに対しては特に、極めて高い駆動周波数での利用が望まれている。例えば、携帯電話のＲＦ回路に実装される場合、駆動周波数はGHz程度に達する。従って、そのような高周波数帯域について、設定可能なインダクタンスの上限とＱ値（Quality factor）との更なる向上が、インダクタの開発では重要である。
【０００６】
しかし、図1に示されているような従来のインダクタの場合、導体102が基板100と直に接触しているので、導体102と基板100との間の寄生容量を更に低減させることが難しい。特に、低誘電率物質製の基板は比較的高価であるので、寄生容量の抑制に要するコストを更に低減させることが困難である。
【０００７】
一方、導体と基板との間にエアギャップが形成されている従来のインダクタの場合、エアギャップが導体と基板との間の寄生容量を十分に低減させ得るので、十分に高い周波数帯域で、十分に高いインダクタンスとＱ値とが得られるはずである。しかし、実際には、そのようなインダクタの製作工程には高度なＭＥＭＳ技術が必要とされるので、インダクタの成形精度を更に向上させることが困難であった。特に、従来のインダクタの製作工程では上記の通り、導体を基板表面から離して空気中に浮かべるために、ウェットエッチングが利用される。ウェットエッチングでは、剥離液が導体の周囲と基板表面とを覆い、犠牲層を溶解させる。ウェットエッチングによりその犠牲層を完全に除去するには、その犠牲層が薄くなければならない（例えば数μm程度）。更に、剥離液の粘性が高いので、導体が剥離液との摩擦で変形しやすく、特に犠牲層が薄いので、導体の一部が基板表面に固着しやすい。こうして、エアギャップの成形精度を更に向上させることが困難であった。その結果、インダクタンスとＱ値との更なる向上が妨げられていた。
【０００８】
本発明の目的は、半導体基板上に高い成形精度で集積化されたインダクタであり、導体と基板との間にエアギャップを設けて両者間の寄生容量を抑制することにより、特に高周波数帯域で十分に高いＱ値とインダクタンスとを確保するインダクタ、を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によるインダクタは、
エッチングにより形成された開口部、を含む基板；
その基板の開口部を挟んで互いに対向する、第１と第２との導体；及び、
所定の距離を置いて第１と第２との導体の少なくともいずれかを覆い、それにより第１と第２との導体の周囲の空間を外部から遮断する保護体；
を有する。
【００１０】
本発明によるこのインダクタでは導体が二重であるので、従来のインダクタと同じサイズでもインダクタンスが高い。更に、導体の二重構造は剛性が高いので、従来のインダクタとは異なり、導体の中央部を支える必要がない。従って、二つの導体間の大部分から基板自体を除去できる。すなわち、二つの導体を基板の開口部の空間に浮かんだ状態に安定に維持できる。それにより、インダクタ全体のサイズが小さく維持されたまま、導体と基板との間の平均距離、すなわちエアギャップの大きさが十分に大きく確保される。好ましくは、エアギャップの大きさが数百μmに達する。それ故、導体と基板との間では寄生容量が十分に小さい。
【００１１】
好ましくは、第１と第２との導体が基板に対して対称的に形成されている。更に、第１と第２との電極間を電気的に接続する連結部、が備えられても良い。それにより、二つの導体の安定性が更に向上する。
【００１２】
好ましくは、保護体が、第１と第２との導体をそれぞれ覆い、外部から遮断する第１と第２との保護体を含む。更に好ましくは、保護体が第１と第２との導体に電流を供給するための電極層、を含む。そのような保護体により、二つの導体は外部との電気的な接続を維持したまま密封され、それらの周囲の空間が気密に保たれる。従って、二つの導体が例えば外部の湿気や塵等から保護されるので、その信頼性が更に高く維持される。
【００１３】
本発明によるインダクタは、好ましくは、以下の方法で製作される。その方法は、
基板の両面にそれぞれ、第１と第２との導体を、互いに対向させて形成するステップ；
第１と第２との導体間に挟まれている基板の部分をエッチングにより除去するステップ；及び、
所定の距離を置いて第１と第２との導体の少なくともいずれかを保護体で覆い、第１と第２との導体の周囲の空間を外部から遮断するステップ；
を有する。
【００１４】
本発明による上記のインダクタの製作方法では、特に好ましくは、第１と第２との導体間に挟まれている基板の部分を除去するためのエッチングがドライエッチングである。本発明によるインダクタでは従来のインダクタとは異なり、基板自体がエッチングにより除去されれば良いので、ドライエッチングが利用できる。従って、インダクタの成形精度が高い。ドライエッチングでは特に、ウェットエッチングとは異なり、剥離液を使用する必要がなく、かつ、除去すべき基板の部分が厚くても良い。それ故、インダクタの導体が基板や他の部材に固着しない。
【発明の効果】
【００１５】
本発明によるインダクタでは、上記の通り、従来のインダクタとは異なり、導体と基板との間のエアギャップが高精度で形成される。それにより、導体と基板との間の寄生容量が十分に低い。従って、十分に高い周波数帯域について、設定可能なインダクタンスの上限とＱ値とが更に向上する。それ故、本発明によるインダクタは特に、例えば携帯電話や車載電子機器等、駆動周波数の高い小型電子機器への応用、特にＲＦ回路への実装に有利である。
【発明を実施するための最良の形態】
【００１６】
以下、添付された図面を参照しながら、本発明の好適な実施形態を詳説する。
図2、3は本発明の実施形態によるインダクタを示す断面図である。このインダクタは、基板202、第１の導体206、第２の導体204、連結部208、第１の保護体210、及び、第２の保護体200を有する。
【００１７】
基板202は好ましくは、シリコン（Si）製であり、開口部201を含む。第１と第２との導体206、204は好ましくは金属、特に銅（Cu）から成る。その他に、ユーザの設定により、他の金属が用いられても良い。第１と第２との導体206、204は、例えば電気メッキにより、ループ状、又は螺旋状に形成される。第１と第２との導体206、204は基板202の開口部201を挟んで対向し、基板202に対して対称的に配置されている。連結部208は第１の導体206と第２の導体204との間を接続する。連結部208は好ましくは金属、特に銅（Cu）から成り、例えば電気メッキにより形成される。それにより、信号は例えば第２の導体204の端部から第１の導体206の端部へと通過する。
【００１８】
本発明の実施形態によるインダクタでは図2、3に示されている通り、第１と第２との導体206、204が二重構造を有するので、インダクタンスが高い。更に、その二重構造は剛性が高いので、第１と第２との導体206、204が基板202の開口部201の空間に浮かんだ状態で安定に維持される。それにより、インダクタ全体のサイズが小さく維持されたまま、導体206、204と基板202との間の平均距離、すなわちエアギャップの大きさが十分に大きく確保される。好ましくは、エアギャップの大きさが数百μmである。それ故、導体206、204と基板202との間では寄生容量が十分に小さい。
【００１９】
第１と第２との保護体210、200は好ましくはガラス製である。その他に、ユーザの設定により、他の材料が用いられても良い。第１と第２との保護体210、200は特に、基板202に対向する面に凹部205、203をそれぞれ含む。各凹部205、203は所定の距離を置いて第１と第２との導体206、204を覆う。それにより、第１と第２との導体206、204の周囲の空間が外部から遮断される。特に図3では、第１と第２との保護体210、200が第１と第２との導体206、204の周囲の空間を密封する（hermetic sealing）。その場合、第１の保護体210上には好ましくは、電極層212が形成される。電極層212は好ましくは金属、特に銅（Cu）から成り、例えば電気メッキにより形成される。電極層212の先端部は基板202上で第１の導体206に接続される（図示せず）。それにより、第１と第２との保護体210、200による密封に関わらず、第１と第２との導体206、204に対しては外部から電極層212を通して電流が供給される。こうして、第１と第２との導体206、204が外部の湿気や塵等から保護されるので、信頼性が高く維持される。尚、図2、3では保護体210、200が導体206、204の端部と接触している。その他に、保護体210、200が導体206、204から完全に分離しても良い。
【００２０】
次に、本発明によるインダクタの製作工程について、順を追って詳説する。図4〜19は、その製作の各工程を時間順に示す、基板の断面図である。
・ステップ１：基板202の表面にシードレイヤ（seed layer）300を塗布する（図4参照）。シードレイヤ300は金属層であり、好ましくは、チタニウム（Ti）、又はクロム（Cr）を含む。
【００２１】
・ステップ２：シードレイヤ300上の所定の領域にフォトレジスト（ＰＲ）302を塗布する（図5参照）。ここで、ＰＲ302を塗布する領域は、第１の導体のパターンに応じて決定される。
・ステップ３：ＰＲ302で覆われている領域を除き、シードレイヤ300の表面を電気メッキにより、金属で覆う（図6参照）。それにより第１の導体206が形成される。そのとき、シードレイヤ300が第１の導体206と基板202との間の接着力を補う。すなわち、シードレイヤ300により、第１の導体206が基板202上に安定に接着される。
・ステップ４：ステップ３で塗布されたＰＲ302と、ステップ１で塗布されたシードレイヤ300とをエッチングにより除去する（図7参照）。それにより、基板202上には第１の導体206が残る。
【００２２】
・ステップ５：第１の導体206の上方から第１の保護体210を接近させる（図7参照)。そのとき、第１の保護体210の下面に設けられた凹部205が第１の導体206を覆う。第１の保護体210と基板202との間の接着には好ましくは、陽極接合（anodic bonding）が利用される。まず、第１の保護体210と基板202とを真空中で加熱する。それにより、ガラス製である第１の保護体210が軟化する。次に、第１の保護体210に対して負の電圧を印加すると同時に、基板202に対して正の電圧を印加する。それにより、第１の保護体210と基板202との間に静電引力が生じるので、両者が安定に接触する（図8参照）。そのとき、第１の保護体210と基板202との間の接触部では化学反応が生じ、両者の材質が強く結合する。こうして、第１の導体206とその周囲の空間とが第１の保護体210により密封される。
【００２３】
・ステップ６：基板202の裏面を研磨（Polishing）し、基板202の厚さを十分に小さな値、好ましくは数百μm程度に均一化させる（図9参照）。ここで、基板202の研磨には好ましくは、ＣＭＰ（Chemical Mechanical Polishing）が採用される。それにより、基板202の平坦度が向上する。
【００２４】
・ステップ７：好ましくは、第一の導体206の中央部に接触している基板202の領域をエッチングにより完全に除去する（図10参照）。それにより、基板202には微小な貫通穴207が空く。
・ステップ８：ステップ７でエッチングにより形成された貫通穴207の内部を電気メッキにより金属で覆う（図11参照）。電気メッキを行う過程はステップ２、３と同様である。それにより、貫通穴207の内部には連結部208が形成される。
【００２５】
・ステップ９：ステップ１〜４（図4〜図7参照）と全く同様にして、第２の導体204を基板202の裏面に形成する（図12参照）。第２の導体204は特に、基板202を挟んで第１の導体206と対向する位置に形成される。更に、第２の導体204の中央部が連結部208を通し、第１の導体206の中央部に接続される。
【００２６】
・ステップ１０：基板202の裏面上で、特に第２の導体204の周縁部を含む領域にＰＲ306を塗布する（図13参照）。例えば、図13では基板202の裏面に含まれている３つの領域（両端部と中央部）にＰＲ306が塗布されている。
・ステップ１１：第１の保護体210の外面に金属304を塗布する（図13参照）。金属304は好ましくは、ステップ１で基板202の表面に塗布された金属、すなわちシードレイヤ300と同じ物質である。ここで、ステップ１１、すなわち金属304を第１の保護体210に塗布する工程は、ユーザの設定によって省略されても良い。その他に、以後のステップのいずれかで行われても良い。
【００２７】
・ステップ１２：好ましくは、ドライエッチングにより基板202の裏面に対してエッチングを行う。それにより、ＰＲ306が塗布されていない領域では、基板202自体がエッチングにより除去される（図14参照）。その結果、基板202では、第１と第２との導体206、204との間に挟まれた領域に開口部201が形成され、第１と第２との導体206、204が、基板202の開口部201の空間に浮かんだ状態で安定に維持される。特に、導体206、204と基板202との間に、数百μm程度のエアギャップが形成される。
【００２８】
・ステップ１３：ステップ１０で塗布されたＰＲ306を取除く（図15参照）。
・ステップ１４：ステップ５と全く同様な陽極接合により第２の保護体200を基板202の裏面に接着する（図16参照）。特に、第２の保護体200の上面に形成された凹部203が、所定の距離を置いて第２の導体204を覆う。その結果、第１と第２との保護体210、200で、第１と第２との導体206、204、及びその周囲の空間が密封される。
【００２９】
・ステップ１５：第１の保護体210の上面を電気メッキにより、金属で覆う（図17参照）。特に、第１の保護体210の上面に形成されている凹部211を金属212で埋める。凹部211の先端部は基板202の表面に形成されている電極（図示せず）と接触しているので、第１と第２との導体206、204が、第１の保護体210の上面の凹部211内に埋められた金属212と電気的に接続される。
【００３０】
・ステップ１６：ステップ１０（図13参照）と同様に、電極層212上をＰＲ310で覆う（図18参照）。
・ステップ１７：第１の保護体200の上面に対してエッチングを行い、ＰＲ310が塗布されていない領域を覆っていた金属213を除去する。その後、ステップ１６で塗布されたＰＲ310を取除く（図19参照）。こうして形成された電極層212を通し、外部から第１と第２との導体206、204に電流が供給される。
【００３１】
図4〜図19には第１の保護体210が描かれている。その他に、ユーザの設定により、第１の保護体210が省略され、第２の保護体200のみが形成されても良い。
【００３２】
本発明は上述した特定の実施形態に限定されるものではない。実際、当業者であれば、上記の説明に基づき、特許請求の範囲に記載されている本発明の技術的範囲を逸脱することなく、本発明の実施形態に対し、種々の変形及び修正を施すことが可能であろう。従って、そのような変更及び修正は当然に、本発明の技術的範囲に含まれるべきである。
【図面の簡単な説明】
【００３３】
【図１】半導体基板上に集積化された従来のインダクタを示す断面図である。
【図２】本発明の実施形態によるインダクタの一例を示す断面図である。
【図３】本発明の実施形態によるインダクタの別の例を示す断面図である。
【図４】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１でのインダクタの断面を示す図である。
【図５】本発明の実施形態によるインダクタを製作する工程のうち、ステップ２でのインダクタの断面を示す図である。
【図６】本発明の実施形態によるインダクタを製作する工程のうち、ステップ３でのインダクタの断面を示す図である。
【図７】本発明の実施形態によるインダクタを製作する工程のうち、ステップ４でのインダクタの断面を示す図である。
【図８】本発明の実施形態によるインダクタを製作する工程のうち、ステップ５でのインダクタの断面を示す図である。
【図９】本発明の実施形態によるインダクタを製作する工程のうち、ステップ６でのインダクタの断面を示す図である。
【図１０】本発明の実施形態によるインダクタを製作する工程のうち、ステップ７でのインダクタの断面を示す図である。
【図１１】本発明の実施形態によるインダクタを製作する工程のうち、ステップ８でのインダクタの断面を示す図である。
【図１２】本発明の実施形態によるインダクタを製作する工程のうち、ステップ９でのインダクタの断面を示す図である。
【図１３】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１０、１１でのインダクタの断面を示す図である。
【図１４】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１２でのインダクタの断面を示す図である。
【図１５】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１３でのインダクタの断面を示す図である。
【図１６】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１４でのインダクタの断面を示す図である。
【図１７】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１５でのインダクタの断面を示す図である。
【図１８】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１６でのインダクタの断面を示す図である。
【図１９】本発明の実施形態によるインダクタを製作する工程のうち、ステップ１７でのインダクタの断面を示す図である。
【符号の説明】
【００３４】
200 第２の保護体
203 第２の保護体200の凹部
202 基板
201 基板202の開口部
206 第１の導体
204 第２の導体
208 連結部
210 第１の保護体
205 第１の保護体210の凹部
212 電極層
【特許請求の範囲】
【請求項１】
エッチングにより形成された開口部、を含む基板；
前記基板の開口部を挟んで互いに対向する、第１と第２との導体；及び、
所定の距離を置いて前記第１と第２との導体の少なくともいずれかを覆い、それにより前記第１と第２との導体の周囲の空間を外部から遮断する保護体；
を有する、インダクタ。
【請求項２】
前記第１と第２との導体が前記基板に対して対称的に形成されている、請求項１に記載のインダクタ。
【請求項３】
前記第１と第２との導体間を電気的に接続する連結部、を更に有する、請求項１に記載のインダクタ。
【請求項４】
前記保護体が、前記第１と第２との導体をそれぞれ覆い、外部から遮断する第１と第２との保護体を含む、請求項１に記載のインダクタ。
【請求項５】
前記保護体が、前記第１と第２との導体に電流を供給するための電極層、を含む、請求項１に記載のインダクタ。
【請求項６】
基板の両面にそれぞれ、第１と第２との導体を、互いに対向させて形成するステップ；
前記第１と第２との導体間に挟まれている前記基板の部分をエッチングにより除去するステップ；及び、
所定の距離を置いて前記第１と第２との導体の少なくともいずれかを保護体で覆い、前記第１と第２との導体の周囲の空間を外部から遮断するステップ；
を有する、インダクタの製作方法。
【請求項７】
前記第１と第２との導体が前記基板に対して対称的に形成される、請求項６に記載のインダクタの製作方法。
【請求項８】
前記第１と第２との導体間を電気的に接続するステップ、を更に有する、請求項６に記載のインダクタの製作方法。
【請求項９】
前記保護体が、前記第１と第２との導体をそれぞれ覆い、外部から遮断する第１と第２との保護体、を含む、請求項６に記載のインダクタの製作方法。
【請求項１０】
前記第１と第２との導体に電流を供給するための電極層、を前記保護体に形成するステップ、を更に有する、請求項６に記載のインダクタの製作方法。
【請求項１１】
前記エッチングがドライエッチングである、請求項６に記載のインダクタの製作方法。
【請求項１】
エッチングにより形成された開口部、を含む基板；
前記基板の開口部を挟んで互いに対向する、第１と第２との導体；及び、
所定の距離を置いて前記第１と第２との導体の少なくともいずれかを覆い、それにより前記第１と第２との導体の周囲の空間を外部から遮断する保護体；
を有する、インダクタ。
【請求項２】
前記第１と第２との導体が前記基板に対して対称的に形成されている、請求項１に記載のインダクタ。
【請求項３】
前記第１と第２との導体間を電気的に接続する連結部、を更に有する、請求項１に記載のインダクタ。
【請求項４】
前記保護体が、前記第１と第２との導体をそれぞれ覆い、外部から遮断する第１と第２との保護体を含む、請求項１に記載のインダクタ。
【請求項５】
前記保護体が、前記第１と第２との導体に電流を供給するための電極層、を含む、請求項１に記載のインダクタ。
【請求項６】
基板の両面にそれぞれ、第１と第２との導体を、互いに対向させて形成するステップ；
前記第１と第２との導体間に挟まれている前記基板の部分をエッチングにより除去するステップ；及び、
所定の距離を置いて前記第１と第２との導体の少なくともいずれかを保護体で覆い、前記第１と第２との導体の周囲の空間を外部から遮断するステップ；
を有する、インダクタの製作方法。
【請求項７】
前記第１と第２との導体が前記基板に対して対称的に形成される、請求項６に記載のインダクタの製作方法。
【請求項８】
前記第１と第２との導体間を電気的に接続するステップ、を更に有する、請求項６に記載のインダクタの製作方法。
【請求項９】
前記保護体が、前記第１と第２との導体をそれぞれ覆い、外部から遮断する第１と第２との保護体、を含む、請求項６に記載のインダクタの製作方法。
【請求項１０】
前記第１と第２との導体に電流を供給するための電極層、を前記保護体に形成するステップ、を更に有する、請求項６に記載のインダクタの製作方法。
【請求項１１】
前記エッチングがドライエッチングである、請求項６に記載のインダクタの製作方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００６−３２９７６（Ｐ２００６−３２９７６Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００５−２１０６１８（Ｐ２００５−２１０６１８）
【出願日】平成１７年７月２０日（２００５．７．２０）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１７年７月２０日（２００５．７．２０）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]