エネルギー分散型放射線分光分析システムにおけるパイルアップ除去
【解決手段】エネルギー分散型放射線分光分析システムにおけるパイルアップを検出する方法であって、システムのフィルタがプリアンプ信号に応答して第１のパルスを発生し、システムが完全な効率のエネルギーを有する１又は複数の高速チャンネルを有し、少なくとも完全な効率のエネルギーを有する受信された実質的に全ての光子が検出される。この方法は、フィルタのスレッショルド超過期間を測定するステップと、第１のパルスがフィルタの最小検出可能スレッショルドエネルギーを超える間に高速チャンネルが何ら検出を行っていないことを判定するステップと、この判定に応答して、スレッショルド超過期間がシステムによって受信されている完全な効率のエネルギーに等しいエネルギーを有している単一の光子に応答してフィルタによって出力されることになる第２のパルスの期間である最長予想パルス間隔を超える場合に、パイルアップを断定するステップとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｘ線分光分析システムまたはガンマ線分光分析システムのようなエネルギー分散型放射線分光分析システムに関し、特に、エネルギー分散型放射線分光分析システムにおけるパイルアップ除去を改良する方法に関する。
【背景技術】
【０００２】
限定するものでないが、Ｘ線分光分析システムまたはガンマ線分光分析システムのようなエネルギー分散型放射線分光分析システムは、たとえば、走査型電子顕微鏡（ＳＥＭ）からＸ線放射またはガンマ線放射のような放射線放射を検出、測定、および分析するため使用される。典型的なエネルギー分散型放射線分光分析システムは、以下の４つの主要な構成要素：（１）検出器、（２）プリアンプ、（３）パルスプロセッサ、および（４）コンピュータ利用アナライザを含む。便宜のためだけに、限定の目的のためでなく、以下の説明では、Ｘ線分光分析システムと、（たとえば、ガンマ線分光分析システムにおいて検出されるガンマ線の形をした光子と比べて）Ｘ線の形をした光子とに関して行なう。
【０００３】
通常、何らかの半導体センサの形をとる検出器は、約数十ないし数百ナノ秒の期間に、入射するＸ線を非常に小さい電流パルス、典型的には、およそ数万個の程度の電子に変換する。電流パルスの１つずつの大きさは、Ｘ線のエネルギーに比例する。
【０００４】
プリアンプは、検出器によって出力された電流パルスを増幅し、典型的に電流パルスを数十分の１ミリボルトから数百ミリボルトまでの範囲内の電圧信号に変換する。２つの主なプリアンプの型、すなわち、「テイル・パルス」またはＲＣ結合プリアンプと、パルス・リセット・プリアンプとが存在する。本明細書中の他の場所に記載された主題は、両方の型のプリアンプに適用できる。
【０００５】
パルス・リセット型のプリアンプでは、センサ内に生成された電荷は、結果として生じる電圧が上限に達するまで可変高さおよび間隔のステップで増加するように、フィードバックコンデンサ内で積分される。上限に達したとき、フィードバックコンデンサから蓄積電荷を排出させる「リセット」パルスが印加され、短期間、典型的に数マイクロ秒のうちにプリアンプをプリアンプの最小出力電圧付近に復元させる。次に、Ｘ線と検出器との相互作用による電荷が再びフィードバックコンデンサに蓄積し、サイクルが反復する。これに反して、テイル・パルス・プリアンプは、検出器によって出力された電圧ステップ信号に高域通過フィルタとして機能し、プリアンプのフィードバックコンデンサにおける電荷積分時間より長い時定数でベースラインへ指数関数的に復帰する。
【０００６】
パルスプロセッサは、プリアンプ信号を受信し、積分過程を通じてＸ線のエネルギーの数値表現を生成する。従来のエネルギー分散型放射線分光分析システムでは、パルスプロセッサは、２つの別個の構成要素、すなわち、「整形アンプ(shaping amplifier)」と、アナログ・デジタル変換器とを含んでいる。現代のエネルギー分散型放射線分光分析システムは、これに反して、典型的にこれらの機能を組み合わせ、プリアンプ信号をそのままデジタル化し、デジタル信号処理を使用してすべてのパルス検出機能とフィルタリング機能とを実行する最新の設計を伴う。
【０００７】
コンピュータ利用アナライザは、パルスプロセッサによって出力されたＸ線エネルギーをＸ線のエネルギーに対する検出されたＸ線のスペクトル、または検出されたＸ線の個数のプロット図に蓄積する。このスペクトルを、「チャンネル」または「ビン」と称される若干の任意の数の小さい範囲に分割する。旧来のシステムでは、マルチ・チャンネル・アナライザ（ＭＣＡ）と称されるハードウェア構成要素がスペクトルチャンネルへのＸ線の蓄積を行い、コンピュータが合計された結果を読み出す。現代のシステムでは、ＭＣＡ機能は、コンピュータによって、または、パルスプロセッサ内のいずれかで、ソフトウェアで操作される。
【０００８】
パルスプロセッサの仕事は、数個の要因によってより複雑化される。たとえば、電子ノイズがプリアンプから受信された基礎信号に重ね合わされる。最低検出可能エネルギーレベル付近にあるＸ線に対し、プリアンプ出力ステップ高さは、電子ノイズのピーク・ツー・ピーク・エクスカーションより著しく小さい。このような場合、Ｘ線は、ノイズの寄与を平均除去するため、ステップの前後で比較的長期間に亘って信号をフィルタリングすることだけによって検出できる。このようなノイズ平均化の量は、すべてのパルスプロセッサの基本的な動作パラメータである。この平均化時間は、技術的に「整形時間(shaping time)」または「ピーキング時間(peaking time)」と様々に称される。
【０００９】
第二に、プリアンプ出力のステップは瞬時的ではない。ノイズが無い場合、信号はシグモイド状（Ｓ字型）曲線である。この原因は、帯域幅制限、機器容量、およびセンサのアノードに到達するためＸ線によって発生されるすべての電子のための所要時間である。これらの電子は、半導体センサ内部のバイアス電圧フィールドの影響下でセンサ材料の中をアノードへ向かって移動する小さいクラスタまたは雲として可視化することができる。テイル・パルス・プリアンプを用いると、信号の初期立ち上がりは、同じシグモイド状の形であり、設計によって変化するが、初期立ち上がりに比べて常に長い時定数をもつ指数関数的減衰が後に続く。
【００１０】
各面に簡単な平面状電極を有する、リチウム・ドリフト・シリコン、または、Ｓｉ（Ｌｉ）検出器と称される従来型の検出器では、バイアスフィールド線は直線であり（第１の近似では、エッジ効果を無視する）、前後に広がる。その結果として、電子雲コレクション時間は、およそ一定であり、プリアンプ信号の「立ち上がり時間(rise time)」（シグモイド状ステップの幅）は、機器の比較的大きい容量に起因する帯域幅制限によって支配される。
【００１１】
シリコン・ドリフト検出器（ＳＤＤ）として知られている新しい型のセンサが近年は開発されている。このシリコン・ドリフト検出器の顕著な新しい特徴は、バイアス電極にエッチングされた同心円パターンであり、この同心円パターンは、僅かに変化する電圧がパターン内の個別のリングに印加されるとき、電子が非常に小さいスポットアノードへ注ぎ込まれるようにセンサ材料内部のバイアスフィールドが整形されることを可能にする。この特徴は、実効機器容量を約４桁だけ低減する効果がある。Ｘ線相互作用からの電子雲は、ドリフト時間の経過と共に、電子がアノードに到達するために移動する経路長に依存してより大きい程度またはより小さい程度で膨張する。機器容量の低減に起因して、雲統合時間は、Ｓｉ（Ｌｉ）検出器の場合の数パーセントと比較して、ＳＤＤでは約２倍の割合で変化する可能性があるプリアンプ信号の立ち上がり時間にさらに多く寄与する（しかし、ＳＤＤのための立ち上がり時間の範囲の終わりがより長い場合でも、総容量が低減されているので、従来型の平面状電極センサ（Ｓｉ（Ｌｉ）検出器）より依然として高速であることがある）。
【００１２】
技術的に「パルス・パイルアップ(pulse pile-up)」として知られている現象は、非常に互いに接近して到着するためにそれぞれのエネルギーを独立に測定することができない連続的なＸ線の結果として出現する。検出されない場合、２つのエネルギーに対し、システムのパルス整形フィルタの細部とＸ線間の時間間隔とに依存して、対のうちの高エネルギー側のＸ線のエネルギーと２つのＸ線エネルギーの合計との間のどこかに位置している１つのエネルギーだけが測定される。このように、パルスプロセッサは、パイルアップの出現を効率的に検出できることが必要であり、パイルアップは、検出されたとき、このパイルアップと関連付けられたエネルギー測定が廃棄されることをもたらす（パイルアップ除去(pile up rejection)と称される）。
【００１３】
放射線は、自然発生するか、または、何らかの形式の励起によって誘発されるかにかかわらず、ランダム過程である。平均放射率の高低とは無関係に、ある種の非零確率を用いて、２つの放射されたＸ線間の時間間隔は、任意に短くされてもよい。任意の時間間隔ｔの範囲内で２番目のＸ線を取得する確率は、
Ｐ＝（１−ｅ−（ｒｔ））
であり、式中、ｅは自然対数の底であり、ｒは平均Ｘ線到着率である。
【００１４】
依然として２つのＸ線を別個の事象として識別することができ、技術的に「パルス対分解時間(pulse-pair resolving time)」として知られている２つのＸ線間の最小時間間隔は、エネルギーの強い逆関数である。換言すると、小さい（低エネルギー）パルス間のほぼ同時性を検出することは、大きいパルス間のほぼ同時性を検出するより一層困難である。パルスプロセッサのすべてのピーク検出フィルタは、高エネルギーＸ線に強く反応するので、検出するのが最も困難である場合は、低エネルギーＸ線のすぐ後に続く場合である。
【００１５】
パイルアップ検出の従来型の方法は、一般的に、固定しているが、主エネルギー測定処理経路（「主チャンネル(main channel)」と称される）より非常に短い整形時間をもつ１つ以上の並列フィルタとして記述できる。主チャンネルは、「高速チャンネル(fast channels)」または「パイルアップ除去チャンネル(pile-up rejection channels)」と様々に称される。各チャンネル（主および高速）は、チャンネルが正確かつ明確に単一のＸ線のエネルギーを測定するために要する時間量である不感時間と称されるパラメータを有している。高速チャンネル不感時間Ｄｆは、主チャンネルの不感時間Ｄよりかなり短いので、高速チャンネルは、時間的に一緒に接近して到着するＸ線のため区別できるパルスを発生させる可能性がかなり高い。高速チャンネルで使用されるフィルタ（アナログまたはデジタル）は、一般に、エネルギー測定（主チャンネル）のため使用されるフィルタと同じ型であり、パルス幅がかなり短いだけである。
【００１６】
しかし、高速チャンネル整形時間は非常に短いので、電子ノイズを平均除去することにはあまり効果的ではない。パルス処理チャンネルの整形時間は、このパルス処理チャンネル内で検出することができる最低エネルギーＸ線を決定する。整形時間の検出スレッショルドがより低く設定される場合、処理チャンネルは、プリアンプ出力信号内のランダムノイズ変動が原因となって過剰な間違ったトリガを生じることになる。最新技術のＸ線分光分析システムは、典型的に、約１００〜２００電子ボルト（ｅＶ）をもつＸ線を主測定チャンネル内のノイズから区別することができるが、高速チャンネルのスレッショルドエネルギーは、遙かに高くされることが必要である。高エネルギーＸ線のための最良パルス対分解時間を定義する最高速パイルアップ除去チャンネルは、典型的に、スレッショルド１０００から２０００ｅＶを有する。ある種の既存のパルスプロセッサは、１０００ｅＶ未満の範囲におけるパイルアップ除去性能を改良するためにちょうど３個のパイルアップ除去チャンネルを有している。２つ以上のパイルアップ除去チャンネルを備えるシステムでは、中間チャンネルは、５２５ｅＶでの酸素、または、２７７ｅＶでの炭素のような特有の放射線への感度を可能にするため選択された整形時間を有することになる。所望のエネルギースレッショルドにおける下方の各ステップを用いて、パルス対分解時間は、より長い整形時間の必要性のため劣化させられる。
【００１７】
パルス対分解時間は、対のうちのエネルギーの低い方のＸ線によって支配される。これは、低エネルギー・パイルアップ検出不成功が低エネルギーピークだけでなく、スペクトル内のすべてのピークに影響を与えるので重要である。検出されない低エネルギーのＸ線とのパイルアップは、２つのピークエネルギーの合計値まで、何れかのピークを除外し、予想位置から延びる広範なシェルフを考慮にいれて、シフトし得る。エネルギーへのパイルアップ効果の依存性についての優れた説明は、P.J.Statham、Microchim.Acta 155、289-294(2006)で見出されることがある。
【００１８】
さらに、ＳＤＤの場合に有効な単一のＸ線パルスの非常に変化し易い立ち上がり時間は、Ｘ線が電荷収集アノードからどの程度まで吸収されるかに依存するが、最も速い従来のパイルアップ・チャンネルでさえ単一の出力パルスを発生させるとき、時間的に非常に接近した同時性を検出する従来の方法の最大の課題を引き起こす。たとえば、Warburtonらの米国特許第5684850号に記載されているように、従来的な技術は、パルス幅テストである。デジタル三角形または台形フィルタは、比較的容易に構築でき、そして、計算的に効率が良いので、すべてのデジタルパルス処理システム向けに最もよく知られている。技術的に有限インパルス応答（ＦＩＲ）フィルタとして知られているフィルタもあり、このフィルタの応答は、フィルタの非零重み係数の程度によって定義された有限の時間範囲の外側で零であることが保証されている。その一方、従来型のセミガウシアン・アナログ整形は、原理的に応答が無限に継続する指数関数的な時定数を導入するが、実際には、出力は、（僅かにエネルギー依存性ではあるが）合理的に予測可能な時間内にノイズスレッショルドより下に減衰する。
【００１９】
ＦＩＲフィルタのパルス幅は、原則的にもエネルギー依存性ではないが、プリアンプ・ステップの立ち上がり時間に依存し、この立ち上がり時間は次にＳＤＤにおける可変電荷収集時間に依存する。よって、単一のＸ線からの有効パルスの誤った除去を回避するため、固定パルス幅テストは、ＳＤＤにおける最長ドリフト経路から生じる最大立ち上がり時間を許容するため十分に長く設定することが必要である。
【００２０】
したがって、立ち上がり時間が非常に変わりやすいＳＤＤを利用するシステムの性能を改良するものとして、立ち上がり時間に依存しないパイルアップ検出方法を設けることが有利である。
【発明の概要】
【００２１】
一実施形態では、Ｘ線分光分析システムまたはガンマ線分光分析システムのようなエネルギー分散型放射線分光分析システムのプリアンプの出力信号からパイルアップを検出する方法は、エネルギー分散型放射線分光分析システムのフィルタが、出力信号に応答して第１のパルスを発生させ、エネルギー分散型放射線分光分析システムが、完全な効率のエネルギーを有する１つ以上の高速チャンネルを有し、エネルギー分散型放射線分光分析システムによって受信され、少なくとも完全な効率のエネルギーを有する実質的にすべての光子が検出される方法である。この方法は、第１のパルスがフィルタの最小検出可能スレッショルドエネルギーを超える期間であるスレッショルド超過期間を測定する(measuring)ステップと、第１のパルスがフィルタの最小検出可能スレッショルドを超える間に１つ以上の高速チャンネルが何ら検出を行っていないことを判定する(determining)ステップと、この判定に応答して、スレッショルド超過期間が、エネルギー分散型放射線分光分析システムによって受信されている完全な効率のエネルギーに等しいエネルギーを有する単一の光子に応答してフィルタによって出力されることになる第２のパルスの期間である最長予想パルス期間を超える場合に、パイルアップを断定する(declaring)ステップと、を含む。１つの特定の実施形態では、１つ以上の高速チャンネルは、複数の高速チャンネルを含み、完全な効率のエネルギーは、最高スレッショルドエネルギーを有する高速チャンネルのスレッショルドエネルギーによって判定される。
【００２２】
別の実施形態では、直前に説明された方法を実行するため適合したパルスプロセッサが設けられる。さらに別の実施形態では、入射光子を、電流パルスを含む出力に変換する検出器と、検出器の出力を、電圧信号を含むプリアンプ出力信号に変換するプリアンプと、プリアンプ出力信号に応答して第１のパルスを発生させるフィルタ、および、完全な効率のエネルギーを有する１つ以上の高速チャンネルを有するパルスプロセッサとを含み、少なくとも完全な効率を有し、エネルギー分散型放射線分光分析システムによって受信された実質的にすべての光子が検出される、Ｘ線分光分析システムまたはガンマ線分光分析システムのようなエネルギー分散型放射線分光分析システムが設けられる。パルスプロセッサは、第１のパルスがフィルタの最小検出可能スレッショルドエネルギーを超える期間であるスレッショルド超過期間を測定し、第１のパルスがフィルタの最小検出可能スレッショルドを超える間に、１つ以上の高速チャンネルが何ら検出を行っていないことを判定し、１つ以上の高速チャンネルが何ら検出を行っていないという判定に応答して、上記スレッショルド超過期間が、エネルギー分散型放射線分光分析システムによって受信されている完全な効率のエネルギーに等しいエネルギーを有する単一の光子に応答してフィルタによって出力されることになる第２のパルスの期間である最長予想パルス期間を超える場合に、パイルアップを断定するため適合している。
【００２３】
したがって、発明は、すべての上記の態様および利点を実質的に達成することが明らかになるであろう。発明の付加的な態様および利点は、以下の説明において示され、部分的に説明から自明であるか、または、発明の実施によってわかるであろう。さらに、発明の態様および利点は、特許請求の範囲で特に指摘された手段および組み合わせを用いて実現され、達成されることがある。
【００２４】
添付図面は、現時点で好ましい発明の実施形態を示し、前述の一般的な説明および後述の詳細な説明と併せて、発明の原理を説明するために役立つ。図面を通じて示されているように、同様の符号は同様の部品または対応する部品を指定する。
【図面の簡単な説明】
【００２５】
【図１】本発明が実施される１つの特定の非限定的な実施形態によるＸ線分光システムの全体的なブロック図である。
【００２６】
【図２】一般的な台形ＦＩＲデジタルフィルタのブロック図である。
【００２７】
【図３Ａ】１つの特定の非限定的な実施形態による発明を実施するため使用されることがあるソースコードを含む図である。
【図３Ｂ】１つの特定の非限定的な実施形態による発明を実施するため使用されることがあるソースコードを含む図である。
【図３Ｃ】１つの特定の非限定的な実施形態による発明を実施するため使用されることがあるソースコードを含む図である。
【図３Ｄ】１つの特定の非限定的な実施形態による発明を実施するため使用されることがあるソースコードを含む図である。
【００２８】
【図４Ａ】発明のＦＰＧＡ実施形態を設計するため使用されることがある図３Ａ〜３Ｄのプログラム論理から抽出された状態図である。
【図４Ｂ】発明のＦＰＧＡ実施形態を設計するため使用されることがある図３Ａ〜３Ｄのプログラム論理から抽出された状態図である。
【００２９】
【図５Ａ】図１に示されたピーク検出フィルタからエネルギーが異なる２つの低エネルギーＸ線への理想的な台形応答を示す図であり、３番目の直線が検出スレッショルドエネルギーを表している。
【００３０】
【図５Ｂ】４００ｅＶエネルギーで２つのＸ線からの図１に示されたピーク検出フィルタの出力の理想的な表現を示す図である。
【００３１】
【図６Ａ】本発明の一実施形態を使用してエッジを検出するため処理されることがある立ち上がりおよび局所極値の可能なパターンを示す図である。
【図６Ｂ】本発明の一実施形態を使用してエッジを検出するため処理されることがある立ち上がりおよび局所極値の可能なパターンを示す図である。
【図６Ｃ】本発明の一実施形態を使用してエッジを検出するため処理されることがある立ち上がりおよび局所極値の可能なパターンを示す図である。
【００３２】
【図７Ａ】ＳＤＤからの実際の波形のプロット図である。
【図７Ｂ】ＳＤＤからの実際の波形のプロット図である。
【００３３】
【図８】特定のＳＤＤのための典型的なパルス対分解時間およびエネルギー検出スレッショルドと共に、図１のシステムの予想パイルアップ性能を要約する概略図である。
【発明を実施するための形態】
【００３４】
＜望ましい実施例の説明＞
背景技術の欄で指摘されているように、本明細書に記載された主題は、テイル・パルス・プリアンプおよびパルス・リセット・プリアンプの両方に適用される。しかし、例図および説明を簡単にするため、発明は、パルス・リセット型プリアンプを利用する実施形態と関連して説明される。背景技術の欄に記載されているように、検出器電圧ステップ信号の立ち上がり部分は、比較的変更されることなくテイル・パルス・プリアンプの中を通される。その結果、本明細書中で説明されている発明はテイル・パルス・プリアンプ実施形態に容易に適用されてもよいことがパルス・リセット実施形態の説明からわかる。さらに、本明細書中で説明されている手段は、エネルギー分散型放射線分光分析システム全般に適用される。しかし、例図および説明を簡単にするため、発明は、Ｘ線分光分析システムを利用する実施形態と関連して説明される。これは限定的であるとみなされるべきでないが、発明は、限定されることなく、ガンマ線分光分析システムのような他の型のエネルギー分散型放射線分光分析システムと関連して適用されてもよいことが理解されるべきである。
【００３５】
本明細書中に記載された改良は、立ち上がり時間に依存しないが、一実施形態では、検出器内の電荷収集の予想シグモイドパターンだけに依存し、別の実施形態では、ランダムノイズが信号の方向（局所的な１次微分の符号、すなわち、立ち上がりまたは立ち下がり）を判定する短い期間が後に続く単調に（ノイズ依存限界の範囲内で）立ち上がる信号を有することに依存する。よって、本明細書中に記載されている改良は、短い立ち上がり時間でＸ線ステップにより高速に応答可能であり、適切には、パルスを誤って除去することなく、より緩やかにパルスに応答可能である。一実施形態では、有効な単一のＸ線からの電圧信号が（ノイズの限界内で）ある種の最大値まで単調増加し、その後に単調減少する１次微分を有するべきであると仮定される。本明細書中により詳細に記載されるように、一実施形態による開示された方法は、プリアンプ出力を直接的にデジタル化し、デジタル化ＡＤＣサンプルの間の逐次的な差は、１次微分の瞬時値の利用可能な最良推定を与える。別の実施形態では、有効な単一のＸ線からの電圧信号が局所的なピーク・ツー・ピークノイズ帯域より上に立ち上がり、次に，最終的に立ち上がりが停止することを仮定し、そして、立ち上がりより先行する局所な最大値とその後に続く局所な最小値とによって測定されるように、ノイズ帯域が立ち上がりの前後で著しくシフトすべきであることを仮定する。本実施形態におけるシステムは、プリアンプ出力を直接的にデジタル化し、局所極値はデジタル化された信号内で測定される。
【００３６】
デジタル化ＡＤＣの変換速度は、立ち上がり時間の予想範囲に適切に一致させるべきである。この変換速度は、最短予想立ち上がり時間で、波形が立ち上がり中に数回に亘ってサンプリングされるように十分高速にされるべきである。発明が完全に有効であるための立ち上がり時間内の最小サンプル数は、好ましくは、４または５である。好ましい実施形態では、ＡＤＣのサンプリングレートは、最短予想立ち上がり時間約５０ナノ秒の場合に１００ＭＨｚであるので、５サンプルが最小立ち上がり時間内に発生し、およそ１０サンプルが最長立ち上がり時間内に発生する。
【００３７】
サンプリングレートが非常に高く、たとえば、４０または５０サンプルが立ち上がり時間の範囲内に収まる場合、波形は、単一のサンプリング間隔内で、立ち上がりステップがランダムノイズ変動から容易に識別できるため十分に移動しない。本明細書中の他の場所に記載されているように、この状況は、最も速い立ち上がり中に最適な４ないし８サンプルを達成するため、サンプリングレートを低下させ、発明を具現化する回路に与えられた値毎に何個かのＡＤＣサンプルを合計することにより容易に対処される。
【００３８】
本発明の実施形態の主な目的は、基礎となる信号の滑らかなシグモイド性を利用し、立ち上がり時間の変動と、センサ／プリアンプ結合のノイズ特性とに自動的に適応する適応ステップ検出方法を使用することにより、半導体放射線センサの出力信号に発生させられた電圧ステップの平均パルス対分解時間を短縮することである。結果は、エネルギースペクトル内の検出されないパルス・パイルアップの低い方のレベル、したがって、スペクトル内の何れか２つの大きい放射ピークのエネルギーの２倍または合計エネルギーで現れる「サム・ピーク(sum peaks)」として技術的に知られている誤ったアーティファクトの相対的なサイズの縮小である。
【００３９】
本明細書中に記載されている方法は、デジタルベースであり、そして、プリアンプ信号がアナログ・デジタル変換器（ＡＤＣ）によってデジタル化されることを必要とする。最適変換レートは、前述されているようにプリアンプから予想される最速立ち上がり時間に依存する。
【００４０】
以下の説明は、Ｘ線が検出されるとき、正に向かうプリアンプ出力を仮定するが、信号の極性が信号列の全体を通じて反転させることが可能であり、この方法が同様に有効であることは、当業者によって認められるであろう。シリコンベースのセンサと低いＸ線エネルギー範囲内の放射線とがさらに仮定されるが、説明された発明が、ゲルマニウムのような他の半導体から作られたセンサ、および、より高エネルギーのＸ線またはガンマ線に適用できることもまた当業者によって認められるであろう。
【００４１】
図１は、本発明が実施されることがある１つの特定の実施形態によるＸ線分光システム１の全体的なブロック図である。図１においてわかるように、Ｘ線分光システム１は、主構成要素として、破線境界によって示され、本発明が本明細書中に記載されているように実施されるデジタル・パルス・プロセッサ（ＤＰＰ）２を含む。さらに、Ｘ線分光システム１は、シリコン・ドリフト検出器（ＳＤＤ）１００と、パルス・リセット型プリアンプ１０１とをさらに含む。
【００４２】
動作中に、Ｘ線は、ＳＤＤ １００に当たり、電子−正孔対に変換され、電子の個数はＸ線のエネルギーに比例している。これらの電子のすべてにより構成される小電荷は、プリアンプ１０１内のコンデンサに蓄積され、変化する振幅および間隔がノイズに重ね合わされた小さいシグモイド状ステップが現れる図示された形式の出力電圧信号に変換される。電圧信号は、フィードバックコンデンサから電荷を排出し、急速に出力を下限へ押し進める周期的なリセットを有するＳＤＤ １００内の漏れ電流に起因して全体的な正の勾配を有し、図１に示された鋸歯状の波形を生じる。この一般的なアプローチは、長年に亘って技術的に知られている。
【００４３】
プリアンプ１０１の出力は、ＤＰＰ ２の一部として設けられた高速アナログ・デジタル変換器（ＡＤＣ）１０２によってデジタル化される。好ましい実施形態では、ＡＤＣ １０２は、AD9446シリーズのようなAnalog Devices社製の１００ＭＨｚ、１６ビット部品である。本発明は、走査型電子顕微鏡（ＳＥＭ）に搭載されたＳＤＤからプリアンプ波形の数千個の短い（２．６２ミリ秒）セグメントを獲得し、合計すると数秒のリアルタイム・データがディスクファイルに格納されることになるように、このデバイスのためAnalog Devices社から供給され、ＤＣ結合入力信号を受け入れるように変更され、オンボード・メモリおよびＰＣへの標準ＵＳＢインターフェイスを備えるインターフェイス・ボード（モデルHSC-ADC-EVALB-DC）に接続された開発ボード（モデルAD9446-100LVDS/PCB）を使用して開発された。後述されるその後のデジタル機能は、最初に、Ｐｙｔｈｏｎと呼ばれるスクリプト言語で記述された後処理ソフトウェアにおいて具現化された。このソフトウェアのソースコードは、2007年8月3日に出願され、名称が“IMPROVED EDS PILEUP REJECTION FOR LOW ENERGIES AT HIGH COUNT RATES”である米国仮出願第60/963320号に含まれている。ここから選択された機能が本明細書中に再現されている。Ｐｙｔｈｏｎプログラムは、したがって、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）論理と、Texas Instruments社320C-6414デジタル信号処理（ＤＳＰ）チップのため記述されたソフトウェアとの組み合わせを使用するリアルタイム実施形態の仕様として役に立った。図１に示された好ましい実施形態は、名前が付けられ、以下でより詳細に説明された論理ブロック１０３ないし１１９をＦＰＧＡ論理の中に設置し、同様に名前が付けられ、以下でより詳細に説明された論理ブロック１２０および１２１をＤＳＰチップソフトウェアの中に設置する。
【００４４】
ＡＤＣ １０２の出力は、プリアンプ電圧波形からのデジタルサンプルと、図１中のすべての後に続くブロックのタイミングを定めるクロックとから構成される。図１を簡略化するため、クロックは別個に示されていないが、すべての機能ブロックは、後述されるように、ＡＤＣ １０２のクロックによって、または、このクロックの何らかの約数によって同期させられることが理解されるべきである。
【００４５】
ＡＤＣ １０２の出力およびこのＡＤＣのクロックは、場合によっては、ＡＤＣサンプルの個数を合計し、元のＡＤＣクロックを同じ個数によって分割する検出器・照合・平均化器１０３を通過する。検出器・照合・平均化器１０３の目的は、ＤＰＰ ２に接続されたＳＤＤ １００の立ち上がり時間に関して実効サンプリング間隔を最適化することである。合計の中にすべてのビットを保持することは、すべての短いフィルタリング時間で最終的なＸ線スペクトルの量子化誤差を回避するために好ましく、したがって、処理がＤＰＰ ２の中を通過し続けるときにデータ経路がより広くなる。
【００４６】
ＳＤＤ １００から予想される平均立ち上がり時間は約１５０ナノ秒未満である場合、検出器・照合・平均化器１０３は無効にされ、完全な１００ＭＨｚレートが可能な最良タイミング精度を実現するため使用される。しかし、平面状電極を有する、いわゆるリチウム・ドリフト・シリコンまたはＳｉ（Ｌｉ）検出器のような非常に低速の検出器がＤＰＰ ２に接続され、そして、平均立ち上がり時間が数百ナノ秒である場合、平均立ち上がり中に約１６サンプル未満のサンプルを生成するレートまで実効サンプリングレートを低下させることが望ましい。
【００４７】
検出器・照合・平均化器１０３からの（できる限り合計された）データおよびクロックは、２つの並列経路の中を通される。一方の経路は、２つのサブセクションを有する高速パイルアップ論理１０４につながる。第１のサブセクションは、一実施形態の対象であり、本明細書中でより詳述されるシングルステップ論理と称される。もう一方のサブセクションは、逐次データサンプルの単調ランの長さおよびパターンに基づくデジタル方法を含む別の実施形態の対象であり、本明細書中でより詳述されるラン論理と称される。ここで使用される「単調(Monotonic)」は、数学的な意味で厳密に単調を意味するのではない。この方法で使用される比較器は、負のサンプル間の差がピーク・ツー・ピークノイズ変動より小さい場合、この差を許容する正のランを検出するために僅かに負にオフセットされている。シングルステップ論理が適度に高エネルギーＸ線のため単一の連続的な立ち上がりの範囲内でパイルアップを検出する能力をもつ場合、ラン論理は、ノイズの制約の範囲内でできる限り素早く低エネルギーＸ線に起因する連続的な立ち上がりの終了を検出するように設計される。
【００４８】
第２の経路はフィルタ平均化器１０５につながる。フィルタ平均化器１０５は、ノイズ（サンプル間のランダム変動）を低減し、そして、後続のデジタル処理ステップにおいて必要とされる速度をさらに低減するため、少数の、好ましくは、４個の逐次ＡＤＣサンプルを合計する。４個が合計されたデータと、４で分割されたクロックは、低速パイルアップ論理１０６へ送られる。低速パイルアップ論理１０６は、高速パイルアップ論理１０４と機能的に同一であるが、ノイズがより少なく、データがより低速である。フィルタ平均化器１０５からのより低速のサンプルレートで動作するとき、本発明は、劣らない分解時間をもたないが、ノイズに基づく間違ったトリガが過剰になる前により低いエネルギー検出スレッショルドに達する。
【００４９】
フィルタ平均化器１０５からの出力は、ピーク検出フィルタ１０７（主チャンネル）と、複数の台形ＦＩＲデジタルフィルタ１０８、１０９、１１０（高速チャンネル）とへさらに並列に送られる。これらのフィルタのすべては、少なくとも１５年に亘って技術的に一般に使用されているように、従来通りの台形型である。一般的な台形ＦＩＲデジタルフィルタのブロック図は図２に示される。図２においてわかるように、ＡＤＣサンプルは、立ち上がりＦＩＦＯ ２０１、ギャップＦＩＦＯ ２０２、および立ち下がりＦＩＦＯ ２０３と称される３つの可変長ＦＩＦＯを通過する。立ち上がりＦＩＦＯ ２０１は、ＦＩＲフィルタの初期積分時間である。ステップエッジと畳み込まれたとき、立ち上がりＦＩＦＯは、エッジがＦＩＦＯの中を通過するとき、最終的なＦＩＲ合計の中で直線的な立ち上がりを与える（ノイズ変動を無視する）。ギャップＦＩＦＯ ２０２は、そうでなければ、ステップエッジに対する三角形状応答になる応答に「平坦な上部(flat top)」を提供する零重み付けの期間である。検出器への立ち上がり時間が可変である場合、純粋な三角形パルス形状（ギャップなし）は、高さが同じであるが、異なる立ち上がり時間を有するノイズを含まないステップエッジに対し異なる最大出力を有することになるので、平坦な上部が望ましい。ギャップが最長予想立ち上がり時間を覆うために十分に長い場合、最大出力合計は同じである（ノイズと入力信号中の何らかの背景勾配を無視する）。立ち下がりＦＩＦＯ ２０３は、立ち上がりＦＩＦＯ ２０１と同じ期間に亘って逆極性を用いてサンプルを積分するので、Ｎが２つのＦＩＦＯの長さであるとして、立ち上がりＦＩＦＯ ２０１で全体的な合計にＮ回加算されたサンプルは、ＦＩＦＯ ２０３において合計からＮ回に亘って最終的に差し引かれる。
【００５０】
三角形（または台形）フィルタ形状は、フィルタ形状を計算するために必要とされる簡単な回路のためによく知られている。４回の計算だけが任意の全長をもつＦＩＲフィルタの１回のＦＩＦＯクロックサイクル毎に必要とされる。立ち上がりＦＩＦＯ ２０１に入るサンプルおよび立ち上がりＦＩＦＯから出るサンプルは、それぞれ、移動合計に加算され、および、移動合計から減算される。立ち下がりＦＩＦＯ ２０３に入るサンプルおよび立ち下がりＦＩＦＯから出るサンプルは、それぞれ、移動合計から減算され、および、移動合計に加算される。第１の差は算術論理ユニット（ＡＬＵ）２０４で計算され、第２の差はＡＬＵ ２０５で計算される。これらの２つのＡＬＵの出力は、累算器２０６内で前の全体的なＦＩＲ出力に加算される。
【００５１】
ＦＩＲ出力合計の最大値は、入力信号のシグモイド状立ち上がりがギャップＦＩＦＯ ２０２の内部に完全に格納されている間に現れ、立ち上がりを引き起こすＸ線のエネルギーに比例する。
【００５２】
ピーク検出器フィルタ１０７は、Ｘ線エネルギーの測定ではなく、非常に低エネルギーのＸ線であってもすべてのＸ線の検出に関係し、すべてのＸ線を時間的にできる限り正確に突き止める。立ち上がりＦＩＦＯおよび立ち下がりＦＩＦＯの幅は、できる限り短くされるが、収集されたスペクトル内で最低エネルギーＸ線輝線を依然として確実に検出する。電子顕微鏡に搭載されたＸ線アナライザの場合、Ｘ線輝線は、多くの場合に、２７７電子ボルト（ｅＶ）の炭素輝線である。したがって、ピーク検出フィルタ１０７は、前述の2007年8月3日に出願され、名称が“IMPROVED EDS PILEUP REJECTION FOR LOW ENERIGIES AT HIGH COUNT RATES”である米国仮特許出願第60/963320号において、「カーボンフィルタ」と呼ばれることがよくある。最小ターゲット輝線は、より低エネルギー（ホウ素またはベリリウム）でもよく、または、低エネルギーでは非常に不十分であるＸ線蛍光（ＸＲＦ）励起のための検出器の場合、より高エネルギーでもよい。ＸＲＦ検出器は、通常は、約７００ｅＶ未満の本質的にすべてのＸ線を阻止するベリリウム窓をセンサの前面に装備している。その場合、ピーク検出フィルタ１０７は、有意な個数のＸ線を失う虞なしに、より狭くすることができ、ピーク検出フィルタのパイルアップ検出のための性能を改良する。
【００５３】
ピーク検出フィルタ１０７は、通常のＦＩＲ合計と、２つの他の信号、すなわち、最大応答の時点のパルスおよび応答がスレッショルドエネルギーを超えた時点を示す論理信号とを生成する。これらの信号の詳細な仕様は後述される。
【００５４】
Ｘ線エネルギーレベルを測定するＦＩＲフィルタ１０８、１０９、１１０と、ピーク検出フィルタ１０７と、低速パイルアップ論理１０６と、高速パイルアップ論理１０５とは、十分なエネルギーを有するノイズを含まない単一のＸ線パルスがすべてのエッジ（イベント）検出器をトリガする程度に、高速パイルアップ論理１０４および低速パイルアップ論理１０６からのエッジ（イベント）位置（時点）と、ピーク検出フィルタ１０７の最大値と、すべてのエネルギー測定ＦＩＲフィルタ１０８、１０９、１１０のためのギャップの中心に対応する出力データとが、パルス検証ロジック１１７、ベースライン勾配測定論理１１８、および、フィルタラッチ論理１１９に（フィルタ平均化器１０５のクロック分割によって課される量子化限界の範囲内で）同時に到着するように、すべてが適切な大きさのプログラマブル長アライメント遅延ＦＩＦＯ １１１、１１２、１１３、１１４、１１５、１１６に接続されている。
【００５５】
フィルタラッチ論理１１９は、ピーク検出フィルタ１０７のアライメントされた最大出力時間に対応するすべてのＦＩＲフィルタの出力を捕捉する。フィルタラッチ回路は、従来的なアナログパルス処理のサンプル・ホールド回路と機能的に等価である。フィルタラッチ論理の出力は、ラッチをトリガしたエッジの後に続くパイルアップの検出のための時間を許容するため、エネルギー測定フィルタスタックにおける最長ＦＩＲフィルタのＦＩＲパルス幅の半分（立ち下がり時間とギャップ時間の半分との合計）に対応する付加的な期間によって遅延される。
【００５６】
フィルタラッチ論理１１９は、Koemanへの米国特許第3872287号およびMottへの米国特許第5392982号に開示された方法によるパイルアップなしで使用することができる（存在するならば）ＦＩＲスタック内の最長フィルタの選択を可能にするため、現在のストローブ信号から先行するストローブ信号および後続するストローブ信号（ピーク検出フィルタ１０７からの最大出力パルス）までの時間を測定するタイマをさらに収容している。この最大値より短いすべてのフィルタの出力は、この場合も同様にKoemanへの米国特許第387287号で教示された方法によって、Ｘ線エネルギーのより優れた推定を達成するため、さらに様々な重みと組み合わされることがある。
【００５７】
ベースライン勾配測定論理１１８は、Ｘ線の到着に起因するシグモイド状ステップが存在しない場合にプリアンプ１０１の電圧信号の漏れ電流に起因する正の勾配を測定する。台形ＦＩＲフィルタがフィルタの積分時間およびギャップの幅に依存する直線的な勾配に対し一定の応答を有することは技術的に周知である。この勾配応答は、Ｘ線のエネルギーの正確な測定を実現するためフィルタの出力から減算されなければならない。シグモイド状ステップの近くで勾配を推定する好ましい方法の詳細は、2007年8月3日に出願され、名称が“DIGITAL PULSE PROCESSOR SLOPE CORRECTION”である米国仮出願第60/963312号に記載され、参照によってこの文献の開示が本明細書中に組み込まれる。
【００５８】
パルス検証論理１１７は、パイルアップがピーク検出フィルタ１０７からの単一出力パルスの範囲内で出現したかどうかを判定するため、高速パイルアップ論理１０４、低速パイルアップ論理１０６、および、ピーク検出フィルタ１０７からの信号を組み合わせる。１つの最大出力パルスだけがピーク検出フィルタ１０７によって発生されるので、フィルタラッチ論理１１９によって検出されないこのようなパイルアップが出現した場合、抑止パルス(inhibit pulse)が発生され、フィルタラッチ論理１１９の出力が勾配訂正およびキャリブレーション論理１２０に到達するときに同時に到着するように適切に遅延される。
【００５９】
以下のテストは、パルス検証論理１１７で実行される。直接パイルアップ検出されたパルスが高速パイルアップ論理１０５または低速パイルアップ論理１０６のいずれかから受信され、ピーク検出フィルタ１０７からの「スレッショルド超過(above threshold)」論理信号がアクティブ状態である場合、パイルアップは断定され、抑止信号(inhibit signal)が発生される。２つ以上のエッジ検出パルスが高速パイルアップ論理１０５または低速パイルアップ論理１０６の何れかから受信され、「スレッショルド超過」論理信号がアクティブ状態である場合、パイルアップは同様に断定され、抑止信号が発生される。
【００６０】
「スレッショルド超過」信号がアクティブ状態ではないときに高速パイルアップ論理１０５または低速パイルアップ論理１０６から発生されるエッジ検出信号およびパイルアップ検出信号は、間違ったトリガとして無視される。これは、ピーク検出フィルタ１０７内でエネルギースレッショルド未満に平均除去される短いノイズスパイクに起因する間違ったトリガを計数することを防止し、そして、２つのパイルアップ論理ブロックがそうでなければ必要となる検出スレッショルドより低い検出スレッショルドを有することを阻止する。
【００６１】
ピーク検出フィルタ１０７からのパルス幅およびパルス対称性は、Ｘ線の一方または両方が非常に低エネルギーであるため、高速パイルアップ論理１０５または低速パイルアップ論理１０６をトリガできない場合、パイルアップを検出するため、Ｍｏｔｔへの米国特許第５３４９１９３に開示されているように同様にテストされる。
【００６２】
高速パイルアップ論理１０４および低速パイルアップ論理１０６で検出されたエッジがピーク検出フィルタ１０７のスレッショルドを超過した時間内で中心に置かれるかどうかをチェックする付加的な対称的なテストが実行される。本明細書中の他の場所に記載されているソフトウェア利用実施では、このテストは、高速パイルアップ論理１０４および低速パイルアップ論理１０６によって通知されたエッジ位置の時間的な絶対差と、単一のＸ線のためスレッショルドを超過する時間内で中心に置かれることが予想されるピーク検出フィルタ１０７の最大応答とを得ることによって行われる。しかし、図１に示されたＦＰＧＡ論理実施では、時間スタンプの絶対差の代わりに、図５ｂに示されるように、タイマを使用する方がより便利である。これらのタイマは、イベント・ラグ・タイマと称される。１つのイベント・ログ・タイマは、「スレッショルド超過」信号の始まりで開始される。エッジ信号が高速パイルアップ論理１０４または低速パイルアップ論理１０６のいずれかから受信されるとき、タイマは、ピーク検出フィルタ１０７の既知の立ち上がり時間およびギャップ時間から計算された限界値と、単一イベントのための検出器の最長予想立ち上がり時間の半分と、ノイズおよび時間量子化誤差に起因する変動のための小さい余裕との合計に対してチェックされる。タイマがこの限界を超える場合、低エネルギーＸ線を用いるパイルアップが出現する、と予想される。
【００６３】
第２のイベント・ラグ・タイマは、いずれかのエッジが高速パイルアップ論理１０４または低速パイルアップ論理１０６から受信されたときに開始され、「スレッショルド超過」信号が低下したときに同じ限界に対しチェックされる。２つのタイマは、図５ｂでは、「イベント・ラグ(Event Lag)１」および「イベント・ラグ２」という名前が付けられている。このタイマの対は、エッジ信号をピーク検出フィルタ１０７のスレッショルドを超過する時間の中心にある範囲に制約することが当業者に明かであろう。これは、ピーク検出フィルタ１０７の最大応答が通常はスレッショルドを超過する時間の中心付近にあることを仮定して、ソフトウェア・タイムスタンプ法と機能的に等価である。
【００６４】
何れかのフィルタリングメカニズムによるエッジ検出は、ある一定の値を上回るすべてのＸ線が検出され、同時にこの値を下回るすべてのＸ線は検出されない鋭いカットオフをもたない。その代わりに、エッジ付近のランダムノイズ変動に起因して、検出効率は、P.J.Statham、Microchim. Acta 155、289-294(2006)に記載されているように、あるエネルギーを上回る１００％からある下方のエネルギーを下回る零まで滑らかに低下する。この文献の図２は、検出効率曲線の形状を示すが、この図は、ＳＩ（Ｌｉ）検出器を参照し、制約およびエネルギー範囲はＳＤＤの場合とは全く異なる。低速パイルアップ論理１０６が５０％の確率でＸ線を検出するエネルギーで２つのＸ線のパイルアップを仮定する。大抵は、Ｘ線の一方だけが検出される。
【００６５】
図５ａは、ピーク検出フィルタ１０７からエネルギーの異なる２つの低エネルギーＸ線への理想的な台形応答を示し、３番目の線は検出スレッショルドエネルギーを示す。現実の用途において指定されるエネルギーは、フィルタ幅と使用されている特有のＳＤＤ／プリアンプとに依存して異なることがあるが、与えられる値は、電流生成ＳＤＤに対して適当である。
【００６６】
上方の破線４８０ｅＶは、このエネルギーを上回るエネルギーで低速パイルアップ論理１０６がほぼ１００％有効であるエネルギーを表現する。中間の破線２８０ｅＶは、炭素Ｘ線エネルギーの付近である。下方の破線１６０ｅＶは、検出スレッショルドのための典型的な設定値であり、元素ホウ素（１８３ｅＶ）を検出するために十分に低い。
【００６７】
「Ｇ＋Ｒ＋Ｎ」と呼ばれる中心時間は、ピーク検出フィルタ１０７のギャップ時間Ｇと、検出器から予想される最長立ち上がり時間Ｒと、ノイズおよび時間量子化誤差の安全係数Ｎとゆとりである。この余裕は、フィルタ出力に平坦な領域を生成する。出力の立ち上がりセグメントおよび立ち下がりセグメントは、ピーク検出フィルタ１０７の先行積分時間および後続積分時間である。
【００６８】
この場合に「高エネルギー」は、２０ないし３０キロｅＶ（ｋｅＶ）、検出スレッショルドの１００倍より大きいエネルギーまで意味することがある。４８０ｅＶのＸ線および２８０ｅＶのＸ線のそれぞれに示されたパルス幅ＢおよびＣは、検出スレッショルドが１ｋｅＶを下回るＸ線エネルギーのますます重要なスレッショルドになるので、図示されているように短い。
【００６９】
図５Ｂは、４００ｅＶエネルギーの２つのＸ線からのピーク検出フィルタ１０７の出力の理想的な表現を示す。４００ｅＶは、低速パイルアップ論理１０６を確実にトリガするためには非常に低く、検出効率５０％がこのエネルギーで仮定される。十字形で外形が描かれた台形は、４００ｅＶに中心が置かれた単一のＸ線への応答を示す。点線の台形および一点鎖線の台形は、それぞれ左にＸ１回および右にＸ２回シフトされた２つのこのようなＸ線を示す。全応答は、常に点線と一点鎖線との合計である上方の実線である。丸数字は、出力応答の勾配が変化する回数を示す。パイルアップされたＸ線は、エネルギーが等しいと仮定されるので、出力形状は、円３と円４との間の狭い平坦な領域のどこかで出力の最大立ち下がりに関して対称性がある。小さいランダムノイズ変動に起因して、実際の最大値は、この領域内のどこかにあるので、米国特許第5349193号に記載されているような対称性チェックは、パイルアップを検出しないことがある。
【００７０】
ピーク検出フィルタ１０７内のパルスは、全体的なパルス幅チェックに同様に合格することがある。図５Ａに示されるように、単一の低エネルギーＸ線のためのパルス幅は、高エネルギーで最大幅より縮小され、そして、低エネルギーのパイルアップされたイベントがこの縮小分未満で分離される場合、パルス幅テストは、図５Ｂに示されるように役に立たない（範囲ｐ−ｐはＡ未満である）。しかし、図５Ｂに示されるように、前述のタイマのうちの一方は、所与のＸ線のスレッショルドを超過する平均パルス立ち上がり時間に加算された完全なバルス分離時間を有する。よって、これらのタイマのテストは、Ｘ線の一方だけがパイルアップ論理ブロックの少なくとも１つをトリガする場合、パイルアップを検出する確率を増加させる。
【００７１】
固定したイベント・ラグ限界は、ピーク検出フィルタ１０７の積分時間と前述の「Ｇ＋Ｒ＋Ｎ」との和未満にはなり得ないか、または、単一の高エネルギーＸ線は、パイルアップとして間違って除去されることがある。限界が低くなるほど、検出できる時間分離が低くなるので、できる限り速い立ち上がり時間Ｒおよびできる限り低いノイズＮをもつＳＤＤを選ぶことが有利である。
【００７２】
パイルアップ検出におけるさらなる改良は、前述され、そして、図５Ａに示されたように、ピーク検出フィルタ１０７のパルス幅が低エネルギーに対しより狭いので、タイマがテストされる限界が一定ではなく、エネルギーと共に変化する場合に行うことができる。このより狭いパルス幅は、Ｘ線エネルギーが既知である場合、既知の検出スレッショルドエネルギーと、ピーク検出フィルタ１０７のＦＩＲ積分時間とから予測可能である。残念ながら、ピーク検出フィルタ１０７のパルス時間の範囲内のパイルアップは仮定されるので、ピーク検出フィルタの最大出力は、パイルアップされたＸ線のエネルギーの合計までの何れかの値に比例することがある。
【００７３】
しかし、パイルアップ系列内のすべてのＸ線のエネルギーの上限は、高速パイルアップ論理１０５がトリガされない場合に、Ｘ線の中でＸ線の検出効率が１００％付近であることを実現することによって設定可能である。同様に、低速パイルアップ論理１０６がトリガされない場合に、Ｘ線の中で、Ｘ線の検出効率が１００％付近であるＸ線のエネルギーの上限を超えることができるものは存在しない。
【００７４】
実際には、このことは、イベント・ラグ・タイマのため２つの異なる限界を設定し、全パルス幅に対し３つ、すなわち、少なくとも１つの高速パイルアップ１０５のエッジ検出をトリガするイベントのための前述の固定した限界に等しい最長と、高速パイルアップ１０５のエッジ検出をトリガしないが、少なくとも１つの低速パイルアップ論理１０６のエッジ検出をトリガするイベントのための中間スレッショルドと、エッジがパイルアップ論理ブロックによって検出されないときに限るパルス幅テストのための最短とを設定することを意味する。高エネルギーのケースからの限界の削減は、ピーク検出フィルタ１０７の検出スレッショルドエネルギーと、適切なパイルアップ論理ブロックの１００％検出効率エネルギーとの検出の比率から計算される。単一のＸ線に対しピーク検出フィルタ１０７のＦＩＲ応答の立ち上がり部分および立ち下がり部分のためのスレッショルドを上回る予想時間は、同じ比率によって短縮される。図５Ａでは、スレッショルド１６０ｅＶは、低速パイルアップ論理１０６が４８０ｅＶを上回るときほぼすべてのＸ線を検出することが予想される４８０ｅＶエネルギー限界の１／３であるので、出力の立ち上がり部分／立ち下がり部分のスレッショルドを上回る時間は、１／３に短縮される。最低検出可能エネルギー付近のエネルギーをもつ予想パルス幅におけるこの比較的大きい変化は、従来技術において実行できるより近いパイルアップの検出を可能にする。
【００７５】
低速パイルアップ論理１０６からのエッジが存在しない場合、スレッショルドを上回るパルス幅は、図５Ａに与えられた間隔Ｂより大きくなるべきでなく、炭素Ｘ線からのパルスの予想幅は間隔Ｃである。したがって、（Ｂ−Ｃ）より大きく分離された２つの炭素Ｘ線は、パイルアップとして検出可能である。従来技術では、パイルアップは、炭素Ｘ線が少なくとも（Ａ−Ｃ）によって分離されない限り検出されない。同じ理由は、一方のＸ線が低速パイルアップ論理１０６をトリガし、高速パイルアップ論理１０５をトリガしない場合に適用できるが、高速パイルアップ１０５の完全な効率のエネルギー限界がより高いので、パルス幅Ｂはやや広いであろう。同様に、イベント・ラグ・タイマ限界は、中心Ｇ＋Ｒ＋Ｎ帯域の右エッジから高速パイルアップ論理１０５の完全な効率のエネルギー限界のため適切である間隔Ｂの左エッジまでの間隔に設定できる。酸素Ｘ線を含む炭素Ｘ線のためのパイルアップ検出は、このように、従来技術より改良される。
【００７６】
図１に戻ると、勾配訂正およびキャリブレーション論理１２０は、すべてが適切に時間アライメントされたベースライン勾配測定論理１１８からの電流勾配推定値と、すべてのエネルギー測定ＦＩＲフィルタ１０８、１０９、１１０の出力と、おそらくパルス検証論理１１７からの抑止信号とを受信する。好ましい実施形態では、これらのイベントは、ＡＤＣサンプリングレートより遙かに低いピーク検出フィルタ１０７のパルスレートで出現するので、これらの機能は、Texas Instruments社TMS320C6414のようなデジタル信号処理チップにおいてソフトウェアで実施される。
【００７７】
抑止信号がない場合、この論理は、技術的に周知の方法で、ＡＤＣ １０２からの信号中のベースライン勾配に起因する誤差を減算し、ステップエッジを生じたＸ線のためのキャリブレーションされたエネルギー推定値を生成するため、１つ以上のＦＩＲフィルタ１０８、１０９、１１０の未加工出力に重み付けする。
【００７８】
これらの測定されたエネルギーは、同様に技術的に周知の方法で、マルチチャンネル・アナライザ（ＭＣＡ）１２１のメモリに格納される。ＭＣＡ １２１内に累積されたスペクトルは、解析のためホストＰＣ １２２へ送られる。
【００７９】
本明細書中に詳述されているのは、図１において「シングルステップ(Single Step)」および「ラン(Runs)」と称される高速パイルアップ論理１０５の一部および低速パイルアップ論理１０６の一部である。「シングルステップ」がこのように称されるのは、検出器・照合・平均化器１０３およびフィルタ平均化器１０４において前述されているようにおそらく平均化されたＡＤＣ １０２からのサンプル間の逐次的な差で作動するからである。「ラン」がこのように称されるのは、検出器・照合・平均化器１０３およびフィルタ平均化器１０４において前述されているようにおそらく平均化されたＡＤＣ １０２からのサンプルの正に向かうランおよび負に向かうランを追跡するからである。図３Ａ〜３Ｄは、本明細書の他の場所に記載されているように、シングルステップ方法およびラン方法のＦＰＧＡ実施形態のため仕様としての役目を果たした一実施形態による高速パイルアップ論理１０５および低速パイルアップ論理１０６の「シングルステップ」部分および「ラン」部分の両方を具現化する機能のプログラム・ソース・コードのリストを提供する。図４Ａおよび４Ｂは、シングルステップ方法およびラン方法のためのＦＰＧＡ実施形態を設計するため使用されたプログラム論理から抽出された状態図である。図６Ａ、６Ｂおよび６Ｃは、立ち上がりおよび局所極値のいくつかの可能なパターンの略図と、本発明が、一実施形態において、これらのパターンを取り扱う方法とを図示する。４個の逐次的な局所極値は、図６Ａ〜６Ｃを通じて、それぞれＡ、Ｂ、ＣおよびＤと称される。局所最小値Ｂから局所最大値Ｃまでの中間の立ち上がりランは、本明細書中に記載されたＰｙｔｈｏｎコードでは変数「ｂｉｇｔｒｉｇ」であるトリガレベルと比較される。好ましい実施形態で利用された重大な強化は、Ｄにおいて立ち上がりに後続する局所最小値とＡにおいて立ち上がりに先行する局所最大値との間の付加的なチェックである。図７Ａおよび７Ｂは、好ましい実施形態と同じＡＤＣを使用してＳＤＤから、前述されているように捕捉された実データにおける２つのパルスのプロット図を示す。パルスの一方は、２つのＸ線のパイルアップであり、一方は類似した立ち上がり時間をもつ単一イベントである。これらの図は詳細に後述される。
【００８０】
以下の検討を通じて、「ＡＤＣサンプル」について言及する。これは、検討中の論理に与えられる逐次的なデータサンプルを意味し、データサンプルの１つずつは、検出器・照合・平均化器１０３およびフィルタ平均化器１０４の設定に応じて、ＡＤＣ １０２からのある程度の数の元のサンプルの合計または平均でもよいことが理解されるべきである。
【００８１】
ノイズを平均化するか、または、ベースライン勾配を測定するＦＩＦＯの長さと、平均化データと非平均化データとに対するスレッショルド値の比率などを設定するある種の定数が図３Ａ〜３Ｄのコード（本明細書中の他の場所に記載されているようにＰｙｔｈｏｎコード）と図４の状態図との中に現れる。ＦＰＧＡ実施形態（図）では、これらの定数はプログラマブルレジスタ値である。当業者は、本発明の本質的な性質から逸脱することなく、特有の検出器または検出器の型を適合させるため使用される特定の値が変化してもよいことがわかるであろう。
【００８２】
一般に、ソフトウェアは、３つの論理ブロック、すなわち、高速パイルアップ論理１０５、低速パイルアップ論理１０６、および、Ｐｙｔｈｏｎコード中では「カーボンフィルタ」と称されるピーク検出フィルタ１０７によって報告されたエッジ位置から時間差を取得することにより動作する。ＦＰＧＡ実施の場合、高速パイルアップ論理１０５または低速パイルアップ論理１０６によって報告されたエッジがピーク検出フィルタ１０７からのパルスの内側に収まったかどうかを判定するためにタイムスタンプの最大値信号と関連付けられたタイムスタンプに算術を実行するより、ピーク検出フィルタ１０７のスレッショルド超過論理出力を使用する方が便利であるが、当業者は、これらの方法が機能的に等価であることがわかるであろう。
【００８３】
Ｐｙｔｈｏｎ言語構文は行番号(line numbers)を含まない。しかし、図３Ａ〜３Ｄにおける実行可能な（コメントではない）行は、以下の説明をコードリストと一致させる便宜のため、行末に番号コメントが付加されている。行番号は、３０１から始まり、４１７で終わる。
【００８４】
コードの１つのバージョンは、2007年8月3日に出願され、名称が“IMPROVED EDS PILEUP REJECTION FOR LOW ENERGIES AT HIGH COUNT RATES”である米国仮出願第60/963320号において提供された。図３Ａ〜３Ｄのコードでは、仮出願におけるコードと比較して、いくつかのコメント行が落とされるか、または、変更されている。同様に、デバッグ用出力のいくつかの行、もはや使用されないコード、または、実行されない「デッドコード(dead code)」は、ソースリストを短縮し、明瞭さを改良するため、仮出願に含まれているコードバージョンから除去されている。図３Ａ〜３Ｄにおいて提供された発明の機能に重要である実行可能コードは、仮出願において提供された実行可能コードと等価である。
【００８５】
「変曲点(inflection points)」について言及するコメントは、正確な数学的用法に準拠するため「局所極大値／局所最小値(local maxima/minima)」または「局所極値(local extrema)」について言及するように変更された。実際の動作は実行可能コードから明瞭である。本明細書および図３Ａ〜３Ｄのコードにおいて使用されるような用語は、逐次的なＡＤＣサンプルの値が増加を停止し、減少を開始するサンプル、または、減少を停止し，増加を開始するサンプルを指す。
【００８６】
なお、高速パイルアップ論理１０５のための図３Ａ〜３ｄおよび４に示された論理ブロック全体は、フィルタ平均化器１０４に起因してより低い実効ＡＤＣサンプルレートで、低速パイルアップ論理１０６のため複製される。
【００８７】
図３Ａでは、行３０１は、１つの特有の実施形態による発明を実施する関数を定義する。引数「ｔｒａｃｅ」は、前述されるように元のデータレートから低下させられていることがあるＡＤＣ １０２からの入力データである。引数「ｔｒａｃｅｓｔａｒｔ」は使用されない。引数「ｃａｌｉｂ」は、５８９５ｅＶのＭｎ Ｋ−アルファＸ線における複数のＡＤＣ最下位ビット（ＬＳＢ）の数であるエネルギー・キャリブレーション因子である。引数「Ｄｅｂｕｇ」は、様々な診断出力をオンにするフラグである。引数「Ｃｅｄｇｅｓ」は、ソフトウェアの全体を通じて「カーボンフィルタ」と称されるピーク検出フィルタ１０７によって検出されたＸ線のエッジ（タイムスタンプ）を保持する配列、したがって、配列名である。
【００８８】
行３０２は、大域的パラメータを格納し、スレッショルド乗数「ｔｆａｃｔｏｒ」だけが使用される。行３０２は、後述される臨界トリガ値ｔｒｉｇおよびｂｉｇｔｒｉｇのための外部固定値（ＦＰＧＡ実施形態（図１）のレジスタにロードされる）の設定を可能にする。
【００８９】
行３０４〜３２８は、いくつかの変数および配列を初期化する。これらの変数および配列の意味は、これらが使用されるコードの行が説明されるときに必要に応じて説明される。特に、配列「ｆａｓｔｐｉｌｅｕｐｓ」は、本発明の１つの実施形態で検出されたパイルアップのためのエッジ位置を収容する。配列「ｆａｓｔｐｉｌｅｕｐｓ」にエントリを書き込むことは、図４において「パイルアップ(PILEUP)」状態に入ることと等価であり、ＦＰＧＡ実施形態（図１）における高速パイルアップ論理１０５から信号Ｐを発生する。配列「ｅｄｇｅｓ」は、ＦＰＧＡ実施形態（図１）における高速パイルアップ論理１０５からの信号Ｅに等価であるエッジ（イベント）位置を格納する。本明細書中に記載された別の実施形態では、パイルアップ信号は直接的に発生されるのではない。その代わり、この別の実施形態は、隣接エッジから分離することができる各エッジに対し信号Ｅを発生する。前述の通り、２つ以上のこのような信号Ｅがピーク検出フィルタ１０７からの「スレッショルド超過」パルス中にパルス検証論理１１７によって受信される場合、パイルアップが認識される。
【００９０】
ハードウェアフラグ「Ｈｆｌａｇ」がセットされているかどうかに依存して行３３３または３３６で設定される変数「ｔｒｉｇ」は、単一のＡＤＣサンプル差によってエッジを検出するトリガ値である。行３３３において、ｔｒｉｇは、大域的パラメータとして設定されたスレッショルド乗数「ｔｆａｃｔｏｒ」を乗じた最後の１６個の負へ向かう単一のＡＤＣサンプル差との平均に設定される。ＦＰＧＡ実施形態では、ｔｒｉｇは、行３３６のようにレジスタ値として直接的に設定される。変数「ｂｉｇｔｒｉｇ」（行３３４、または、ＦＰＧＡ実施形態（図１）におけるｔｒｉｇとは独立したレジスタ値として行３３７）は、変数「ｐｏｓｒｕｎ」に保持されたＡＤＣサンプル間の正の差の連続的なランの全積分のトリガ値である。この名前が示唆するように、「ｂｉｇｔｒｉｇ」は、通常は、ｔｒｉｇより大きい。
【００９１】
行３２８は、すべての残りのサンプルを処理する主ループを始める。行３０８〜３０９における初期化時に１によって分離された２つの並列インデックス変数ｉおよびｊは、ＡＤＣサンプルのうちの現在のペアを選択する。このループは、これらの配列変数をインクリメントする行４１５および４１６で終わる。
【００９２】
行３３１において設定され、図４の殆どの状態遷移において参照される状態変数ｄｉｆｆは、（いずれかの先行する平均化によって定義された時間メモリでの）２つの逐次的なＡＤＣサンプルの間の単一のサンプル差であり、プリアンプ信号（すなわち、ＦＰＧＡ実施形態（図１）におけるプリアンプ１０１によって出力された信号）の瞬時勾配の利用可能な最良のデジタル推定値である。「ｄｉｆｆ」の先行する値は、勾配の２次微分（変化率）をチェックするため、行３３０で変数「ｌａｓｔｄｉｆｆ」に保持され、勾配の２次微分（変化率）は、信号がＸ線から生じるシグモイド状パターンの前半を通じて立ち上がるとき、正（ｄｉｆｆ＞ｌａｓｔｄｉｆｆ）であり（図４Ａにおける「上昇(GOING UP)」状態４０７）、次に、Ｘ線から生じるシグモイド状パターンの後半に対して安定または下降である（図４Ａにおける「下降(GOING DOWN)」状態４０７）と予想される。「ｉ」によってインデックス付けされたこの対のうちの後方のＡＤＣサンプルの最新値は、行３２９で変数「ｌａｓｔｖａｌ」に格納される。この値は、パルスを検証し、定義によれば、局所最大値または最小値である勾配が符号を変える点を追跡するため使用される。
【００９３】
図３Ａ〜３Ｄのループは、図４の「待機(IDLE)」状態４０２で始まる。行３３８〜３５９および３８６〜３８９は、本明細書中に記載された実施形態の状態遷移を管理し、連続増加ランまたは連続減少ランの間を切り替え、後述されるようにエッジの最終判定を行う。
【００９４】
システムが図４Ａの状態図のどの位置で作動しているかとは無関係に、信号は、図４Ｂにおける「正(POS)」状態４０８と「負(NEG)」状態４０９との間で交番しなければならない（変化しない値を「正」状態４０８に一括する）ことと、これらの２つの状態の間の遷移は、「正」状態４０８が「負」状態４０９へ遷移する局所最大値と、その逆の局所最小値とで出現すべきであることとが直ちにわかるであろう。これらの遷移点において、ある種の状態変数は、特に、現在の局所最大値「ｎｅｇｉｎｆ」および直前の局所最大値「ｌａｓｔｎｅｇｉｎｆ」におけるＡＤＣサンプルの値は、後の使用のため維持されるべきである。
【００９５】
「正クリア(CLR POS)」状態４１０に対応する行３３８〜３４０は、負のランの開始時に正のランの高さをクリアする。図３Ａ〜３Ｄに示されたコードのバージョンでは、「正クリア」状態４１０状態は、「正」状態４０８のあらゆる反復中に通過する。このことは、不要であるが、害にならない。重要な点は、処理が局所最小値にあるかと新しい正のランの開始であるかどうかを判定するために「ｐｏｓｒｕｎ」が零であるかどうかをテストし、したがって、「ｘｒａｙｄｏｎｅ」がセットされている場合に「有効エッジ(VALID EDGE)」状態４１２に入るべきであるかどうかをテストする「負」状態４０９から「正」状態４０８への遷移である。なお、Ｐｙｔｈｏｎ構文では、数値変数に関して、零の値のテストは偽であり、あらゆる非零値のテストは真である。
【００９６】
行３４１〜３４３は、「負クリア(CLR NEG)」状態４１１のための対応する機能を実行し、負のランの高さ「ｎｅｇｒｕｎ」をクリアする。変数「ｎｅｇｒｕｎ」のクリア条件は、局所最大値を特定する「負」状態４０９から「正」状態４０８への遷移を通知するため使用される。先行の２つの局所最大値のＡＤＣサンプル値は、変数「ｎｅｇｉｎｆ」および「ｌａｓｔｎｅｇｉｎｆ」に保存される。
【００９７】
行３４４は、処理が「正」状態４０８にあるか、または、「負」状態４０９にあるかを判定する状態テストである。好ましい実施形態では、比較限界は零より僅かに低い。この目的は、立ち上がりランを僅かに優先してテストにバイアスを加えることである。ある程度のランダムノイズが各ＡＤＣサンプルに存在し、いくつかのサンプル間の差を低エネルギーＸ線に起因して立ち上がり中に負にすることがある。変数「ｔｒｉｇ」は、前述されている通り、ランダムノイズに起因して予想されるべきサンプル間の差の上限を表す。したがって、負に向かう差は、立ち上がりを終わらせる前に、変数「ｔｒｉｇ」のほんの一部分より大きくなることが必要とされ、厳密に単調増加が必要とされる場合に可能であるエネルギーより低いエネルギーのＸ線が検出されることを可能にする。さらに、立ち上がりを終わらせる負の差に最小限の大きさを必要とすることにより、パイルアップを間違って識別する危険性は、平均立ち上がり時間より遅い有効エッジが負に向かうランダムノイズ変動によって途中で中断される場合に、最小限に抑えられる。「ｂｉｇｔｒｉｇ」によって表されるエネルギー検出スレッショルドは、有効Ｘ線がパイルアップとしてこのように間違って除去される回数が有意になることを防止するため十分に大きくすることが必要である。経験的に、行３３４および３４４において使用されるように、ｂｉｇｔｒｉｇとｔｒｉｇとの比率５対４と、状態切り替えスレッショルド（−ｔｒｉｇ／８）とは、有意な間違った除去を伴うことなく、低検出スレッショルドを実現するために、組み合わせて巧く機能することがわかったが、他の値が本発明の精神から逸脱することなく使用されてもよい。
【００９８】
行３４５は、「負」状態４０９から「正」状態４０８への遷移をテストする。この遷移時に、フラグ「ｘｒａｙｄｏｎｅ」が、「下降(GOING DOWN)」状態４０７から、または、「上昇(GOING UP)」状態４０４において直接的にセットされた場合（図４Ａ）、「有効パルス」状態４０６と同一である「有効エッジ(VALID EDGE)」状態４１２になる。行３４６は、最大「ｄｉｆｆ」値が確実なロケータではない弱いエッジの最終タイムスタンプを推定するため終了時刻を用いて平均化された現在のインデックス（タイムスタンプ）を保存する。フラグ「ｘｒａｙｄｏｎｅ」がセットされている場合、行３４８はこのフラグをクリアする。行３４９は、「ｄｉｆｆ」の負の値が前述されているようにノイズトリガ「ｔｒｉｇ」の動的計算のためノイズ推定値に平均化されない期間である１０サンプル抑止時間を設定する。これは、ノイズ推定値におけるエッジからの何れかのオーバーシュートの負に向かう復元期間の計数を回避する。
【００９９】
行３５０は、簡単なラン高さテストによると間違ったトリガをもたらすことになる多数のパターンを削除することにより、本実施形態が従来技術の方法を凌ぐことを可能にさせるテストを実行する。図６Ａ〜６Ｃは、（局所最小値Ｂから局所最大値Ｃまで）テストされる立ち上がりがおおよそ同じである３つの波形の略図を示す。簡単にするため、波形の立ち上がり部分および立ち下がり部分は、直線セグメントとして描かれているが、前述の通り、立ち上がりセグメントは、小さい負のブリップを収容することがあり、立ち上がりセグメントおよび立ち下がりセグメントの両方は、一般に、ノイズ変動のため直線的ではない。
【０１００】
行３５０で、変数「ｌａｓｔｖａｌ」は、点ＤにおけるＡＤＣサンプル、すなわち、現在の局所最小値を含む。変数「ｌａｓｔｎｅｇｉｎｉｆ」は、点ＡにおけるＡＤＣサンプル、すなわち、テスト中の立ち上がりに先行する局所最小値を収容する。立ち上がり自体は、スレッショルド「ｂｉｇｔｒｉｇ」を超えることが既に判定されている。「ｌａｓｔｖａｌ」（すべての図６の略図における点Ｄ）から「ｌａｓｔｎｅｇｉｎｆ」（すべての図６軌跡における点Ａ）までの差が次にチェックされる。この差が、ノイズトリガレベル「ｔｒｉｇ」の半分より大きい場合、エッジは有効として容認される。倍率１／２は、計算の便宜上選ばれ、発明の範囲から逸脱することなく変化してもよい。しかし、ノイズ帯域は、ノイズトリガレベルの有意な部分によってシフトされているといういくつかの証拠を有することが望ましい。Ｄ−Ａに合理的に大きい最小値を有することは、同様に、上下するセグメントのジグザグ系列として現れる非常に弱いエッジ、または、遅いエッジが、別個のエッジとして間違って検出され、それによって、パイルアップとして間違って除去されることを防止する。このチェックは、Ｃ−Ｂのための検出スレッショルド「ｂｉｇｔｒｉｇ」が単一ステップのトリガ「ｔｒｉｇ」よりほんの僅かに大きくなることを許可するチェックである。
【０１０１】
図６Ａは、Ｃ−Ｂエッジが異常に大きい負に向かうノイズエクスカーションからの復元である事例を示す。エッジ前後のノイズ帯域の平均は同じである。Ｄ−Ａ差は実際には負であるため、この立ち上がりは除去される。
【０１０２】
図６Ｃは、同様に前後で平均ノイズ帯域が変化しない正に向かうスパイクを示す。同様に、Ｄ−Ａテストは不合格であり、エッジは無視される。
【０１０３】
図６Ｂは、成功したエッジ検出を図示する。テスト中のエッジの後のノイズ帯域は、エッジの前でノイズのピーク・ツー・ピーク範囲から著しくシフトし、Ｄ−Ａ差は、単一ステップのノイズトリガレベル「ｔｒｉｇ」のちょうど半分を超えるので、エッジ検出は有効であるとして容認される。
【０１０４】
テスト中のエッジより先行および後続するより多くの局所最小値および最大値が、ピーク・ツー・ピークノイズ帯域がテスト中のエッジで実際にシフトしたことを検証するために同様の形式で使用できることは、当業者に明瞭であろう。本発明の方法がいずれの固定した期間にも依存せず、よって、ＳＤＤの事例と同じように立ち上がり時間が広範に変化するエッジに動的に応答することは、同様に明瞭であろう。
【０１０５】
行３５１は、エッジのタイムスタンプを格納する（図１における高速パイルアップ論理１０５または低速パイルアップ論理１０６からＥ信号を発生する）。行３５２は、正のランの蓄積した高さを維持する。行３５３は、図４Ｂにおいて「負クリア」状態４１１に入るためにフラグ「ｃｌｅａｒｎｅｇ」をセットする。この行は、「ｉｆ ｎｏｔ ｐｏｓｒｕｎ」論理ブロックの内部に存在し、１回の遷移につき１回だけ実行できる。
【０１０６】
行３５４は、負のランを処理する論理の始まりである。負のランの高さは行３５８によって維持されるが、現在使用されていない。Ｄ−Ａ差チェックは、有効エッジを検出するために適切であることがわかった。
【０１０７】
行３５５〜３５７は、局所最大値の出現を検出し、現在（点Ｃ）および以前（点Ａ）の最大値を維持する。行３５９は、強制的に「正クリア」状態４１０へ入るためフラグ「ｃｌｅａｒｐｏｓ」をセットするが、「ｉｆ ｎｏｔ ｎｅｇｒｕｎ」論理ブロックの内側でこの機能を実行することは等価である。
【０１０８】
図４Ａに表された状態は、行３６０〜４１７によって取り扱われる。なお、Ｐｙｔｈｏｎプログラミング言語における「ｅｌｉｆ」構造は、状態を相互に排他的にするので、条件が満たされている行３６０で始まる「ｉｆ．．．ｅｌｉｆ．．．ｅｌｉｆ」テスト連鎖の最初が実行される。よって、状態は、図４における状態の時間順の進行と比べると、図３Ａ〜３Ｄのコード内では逆の順番に提示される。
【０１０９】
行３６０〜３６９は、システムが図４の「下降(GOING DOWN)」状態４０７にあるときの処理を示す。これは、主ループへ戻る前に最後の能動的な状態である。この状態は、２つの可能な終了経路、すなわち、連続的な立ち上がり中のパイルアップの直接的な検出（「パイルアップ(PILEUP)」状態４０５）、または、「有効パルス？(VALID PULSE?)」状態４０６における後のパルス妥当性チェックへの進行を有している。
【０１１０】
「下降」状態４０７では、行３６１は、現在のサンプル間の差がノイズトリガレベル「ｔｒｉｇ」より下に低下したかどうかをテストする。この差が低下した場合、プリアンプ信号の変化率は、このとき、ノイズ帯域の範囲内に入るので、「下降」状態４０７は、行３６２〜３６３で終了し、フラグ「ｘｒａｙｄｏｎｅ」がセットされ、図４Ｂにおける「有効エッジ？(VALID EDGE?)」状態４１２でもある図４Ａにおける「有効パルス？」状態４０６に入る結果を生じる。
【０１１１】
行３６４は、直接的なパイルアップが検出されたかどうかを判定する重要なチェックを行う。図３Ａ〜３Ｄに提供された実施形態では、重要な特徴は、現在の差「ｄｉｆｆ」がノイズトリガレベル「ｔｒｉｇ」より大きい差で以前の差「ｌａｓｔｄｉｆｆ」を上回るべきことである。テストが「ｔｒｉｇ」に関して条件付けられていない場合、後述の通り、パイルアップとして間違って識別された有効Ｘ線を取得する可能性がある。ＳＤＤ立ち上がり時間は、３つの逐次的な差が立ち上がりの中心の近くにあり、類似した勾配をもつ比較的低速の立ち上がり時間を考慮すると、広範に変化する可能性があることに注意を要する。ノイズは小さいランダム変位を各サンプル値に付加するので、中程度の差は、直前の差および直後の差に対して僅かに低下する可能性があり、逐次的な差がノイズレベルを超過することを必要とされない場合、間違ったパイルアップ信号を引き起こす。
【０１１２】
図７Ａおよび７Ｂは、ＳＤＤからの実際の波形の２つのプロット図を示す。水平軸目盛は単位当たり１０ナノ秒（１００ＭＨｚ ＡＤＣのサンプリング時間）であり、数字は、実時間で２．６２ミリ秒の２５６０００個のサンプルのファイル内のインデックス（タイムスタンプ）である。垂直目盛は、ＡＤＣ単位のため「ａｄｕ」と呼ばれるＡＤＣの最下位ビットである。両方のプロット図の場合、垂直目盛は１区分当たり１００ａｄｕである。
【０１１３】
図７Ａは、ＳＤＤ内のドリフト経路が平均より長い単一のＸ線からの滑らかであるが、しかし、比較的緩やかな立ち上がりを示す。囲み区域は、７個のサンプル、すなわち、７０ナノ秒を覆う。さらに、約３０ａｄｕのピーク・ツー・ピークノイズエクスカーションが囲み区域の直前にあることに注意を要する。時点７４４４０のデータ点において類似した３０ａｄｕの上向き変位を仮定する場合、これは、サンプル７４４４１とサンプル７４４４０との間に、サンプル７４４４０と７４４３９との間、または、サンプル７４４４２と７４４４１との間の何れかの差より小さい差を作ることがあり、完全にノイズのため、パイルアップのパターンに一致する。
【０１１４】
図７Ｂは、全立ち上がり時間および振幅が図７Ａの有効パルスに非常に類似しているにもかかわらず、パイルアップとして巧く検出されたパルスを示し、個々のＸ線の立ち上がり時間がかなり短くなければならないことを意味する。中央の囲み領域内の勾配は、左下の囲み領域内の勾配より著しく小さく、図４において処理を「上昇」状態４０４から「下降」状態４０７へ進ませる。次に、７３ａｄｕ／サンプルから１４２ａｄｕ／サンプルまでの右上の囲み領域内の勾配の増加、すなわち、６９ａｄｕは、図７Ａにおいて認められる３０ａｄｕのサンプル間ノイズ変動の２倍より大きいので、ノイズに起因する可能性は非常に低い。従来技術の方法は、これらの２つのパルスのうちの一方をパイルアップとして、そして、もう一方を有効として識別できないであろう。特に、図７Ｂにおける２つのパイルアップＸ線の中心（最大勾配の点）は、図７Ａの全立ち上がり時間より短い５０ナノ秒の差で分離されていることに注意すべきである。
【０１１５】
図３Ｃの行３６４ないし３６９は、パイルアップのタイムスタンプの記憶、または、高速パイルアップ論理１０５もしくは低速パイルアップ論理１０６からのＰ信号の発生と、状態変数の「上昇」状態４０４への復帰とのハウスキーピングを取り扱う。
【０１１６】
図３Ｃの行３７０〜３８１は、「上昇」状態４０４の処理を取り扱う。変数「ｍａｘｄｉｆｆ」は、現在の立ち上がりシグモイド状プリアンプエッジの間に出現した現在の最大単一サンプル差（瞬時勾配）を保持する。行３７１〜３７３は、この最大値を維持し、この最大値を指示するエッジと関連付けられたタイムスタンプを保持する。
【０１１７】
「上昇」状態４０４からの２つの可能な終了経路が存在し、そのうちの一方（後述されたうちの後者）だけが本発明に関連している。行３７４〜３７６は、現在の勾配（単一のサンプル差）がノイズトリガレベルの半分未満に低下した場合、「有効パルス？」状態４０６へ抜け出る。シングルステップ・パイルアップ・チェックは実行されない。前述されている通り、「負」状態４０９から「正」状態４０８への次の遷移を意味するフラグ「ｘｒａｙｄｏｎｅ」がセットされる。図６Ａ〜６Ｃと関連して説明されたＤ−Ａ妥当性チェックが実行される。
【０１１８】
行３７７〜３７９は、本発明（および第２の終了経路）を実施するテスト対のもう一方の部分である。テストのこの部分は、状態が「上昇」状態４０４から「下降」状態４０７へ変化するときを判定する。このテストでは、立ち上がり中に出現した最大値からのシングルステップ勾配中の下落は、ノイズトリガ「ｔｒｉｇ」より大きくなければならない。なお、行３７４は、少なくとも「ｔｒｉｇ」の１．５倍の最大差を取得しない限り、この終了経路に到達することができず、そうでなければ、第１の終了経路（前述された通り）が行われることを意味する。「下降」状態４０７に到達するため、したがって、本発明によるパイルアップ検出の可能性を有効にするための唯一の方式は、最初に条件を満たすことである。正確な倍率１．５は重要ではないが、計算上都合がよい。要点は、前述の通り、比較的高エネルギーのＸ線だけが、間違った肯定の危険なしに、これらのテストのための適当な候補である、ということである。低エネルギーＸ線は、同じパターンを提示することがあるが、本当のパイルアップではない。図７Ａおよび７Ｂの波形が捕捉される試料はＮｉ−Ａｌ合金である。図７Ａに示されたＸ線は、おそらく、７５００ｅＶ付近のニッケル Ｋ−アルファであり、図７Ｂの２つのＸ線は、おそらく、Ｎｉ Ｋ−アルファ、および、１５００ｅＶ付近のアルミニウム Ｋ−アルファである。
【０１１９】
行３７８および３７９は、「上昇」状態４０４から「下降」状態４０７までの状態の変化を取り扱う。行３８０〜３８１は、いずれの終了経路条件も満たされないが、現在の差が新しい最大値ではない場合に、何も行わない。
【０１２０】
行３８２は、「待機」状態４０２から「上昇」状態４０４へのエントリをトリガするテストである。２つの条件が満たされる必要がある。第一に、現在の差は、ノイズトリガレベル「ｔｒｉｇ」を上回る必要がある。第２のテストは、対のうちの高い方のＡＤＣサンプルが以前の局所最大値を超過することを確実にする。このことは不可欠ではないが、負に向かうノイズスパイクからの復元時の間違ったトリガを削除することにより性能を改良する。
【０１２１】
行３８３〜３８５は、「上昇」状態４０４を初期化し、最大差を現在の差に設定する。このことは、「ｍａｘｄｉｆｆ」がこの最初の使用後に決してノイズトリガレベル「ｔｒｉｇ」より小さくならないことを意味することに特に注意を要する。
【０１２２】
行３８６〜３８９は、「弱い上昇(GOING UP WEAK)」状態４０３をトリガする。これは、（本明細書中の他の場所に記載されているように）正のランの累積高さが、シングルステップ差がノイズトリガ「ｔｒｉｇ」より大きいことを必要とすることなく、「ｂｉｇｔｒｉｇ」を超える場合、「上昇」状態４０４へのエントリを引き起こす。本発明のための重要な行は、「ｍａｘｄｉｆｆ」をリセットしてノイズトリガ「ｔｒｉｇ」に等しくする行３８９である。これは、「上昇」状態４０４が「下降」状態４０７に入ることを防止し、よって、おそらく、「ｔｒｉｇ」に等しい「ｍａｘｄｉｆｆ」を用いて行３７１におけるテストを満たすことにより、シングルステップ差が「ｔｒｉｇ」を超えることが示されない限り、本発明によるパイルアップ検出を可能にする。このように、本明細書中に記載された連続ランの実施形態と、シングルステップでトリガされる実施形態とは、互いに干渉することが防止される。
【０１２３】
行３９０〜４００は、プリアンプ１０１におけるリセットの発生を検出する。これは、負の単一サンプル差がトリガレベル「ｔｒｉｇ」の１０倍を超えるように、出力を急速に低下させる。行３９１〜３９３は、リセット中と、その後の指定された期間に処理を抑止する。行３９４〜４００は、状態変数を再初期化する。
【０１２４】
行４０４〜４１４は、Mottへの米国特許第5393982号において教示された方法に類似したノイズを動的に推定する手段として、リセットまたは検出されたエッジに近接した指定された期間を除外して、ＡＤＣデータ内の負の単一サンプル差１６エントリの移動合計を維持する。具体的に、負および正のエクスカーションは、リセットおよびＸ線からのエッジがない場合に、統計的に等しくなるべきであるが、正のエクスカーションの平均は、検出されていない非常に低エネルギーのＸ線によって上方へバイアスされることがある。
【０１２５】
行４１５および４１６は、プリアンプ１０１からの捕捉された波形内のすべてのサンプルの中を並列に進む。ＦＰＧＡ実施形態では、処理ループは、リアルタイムで連続的に動作し、電源投入時に限り初期化されるので、ファイルセグメントの先頭および最後で境界条件を取り扱う必要がない。
【０１２６】
図８は、P.Lechnerら、“Silicon drift detectors for high resolution room temperature X-ray spectroscopy”、Nucl.Instr.andMeth.1996;A 377、pp.346-351によって記載されているようにセンサ上でリソグラフィ内に組み込まれた以下の特性、すなわち、（ｉ）約１０平方ミリメートルの能動的な領域、および、（ｉｉ）プリアンプ１０１の第１の電解効果トランジスタ（ＦＦＴ）段をもつＳＤＤのための典型的なパルス対分解時間およびエネルギー検出スレッショルドを用いて、全体的なシステムの予想されるパイルアップ性能を要約する。列挙された特定の数字は普遍的ではないが、異なる検出器の型および構造とともに変化する。しかし、これらの数字は、検出器の小さいサンプル上で測定された実際の性能を合理的に表している。
【０１２７】
上方の波形軌跡は、プリアンプ１０１からの波形セグメントの理想的な表現であり、いくつかのパイルアップ状況を図示する。右端は、非常に低エネルギーのＸ線ステップの拡大図である。矢印は様々なステップの位置を示している。非常に大きいステップは、図７Ｂに示されているように、本発明の方法だけによって検出することができる単一Ｘ線からのステップの立ち上がり時間範囲内の接近したパイルアップである。
【０１２８】
波形軌跡の下には、順番にこれらのパルス対分解時間およびエネルギースレッショルドの予想範囲と共に、様々なパイルアップおよびエッジ検出論理ブロックからの予想検出信号がある。ピーク検出フィルタ１０７は、高速パイルアップ論理１０５によって間違って報告されているが、ピーク検出フィルタ１０７の出力がスレッショルドを超過しないため除去された時点Ｓにおけるスパイクを除いて、すべてのエッジを検出する。非常に低エネルギーのＸ線のための最良分解時間は、最小検出可能エネルギー２００ｅＶに対し約３５０〜４００ナノ秒でもよい。低い方の検出スレッショルドが、たとえば、１８５ｅＶのホウ素、または、さらに、１０９ｅＶのベリリウムのため必要とされる場合、積分時間はより長くされる必要があり、分解時間は実質的に増加することになる。しかし、ピーク検出フィルタは、すべての他の論理ブロックによって見逃される非常に低エネルギーのＸ線を右端で検出する。
【０１２９】
高速パイルアップ論理１０５は、検出器の立ち上がり時間に依存して最良分解時間５０ないし１００ナノ秒を有している。本明細書中に記載されたシングルステップ方法は、約２．５ｋｅＶエネルギーより上で有効であり、一方、本明細書中に記載された連続ラン方法は、６００〜９００ｅＶ程度に達することができる。高速パイルアップ論理は、時点Ｌにおいて低エネルギーＸ線を見逃す。
【０１３０】
高速パイルアップ論理１０５と同一であるが、フィルタ平均化器１０４において平均化されたデータに低い方の実効レートで作用する低速パイルアップ１０６は、Ｌの適度に低いエネルギーのＸ線を巧く検出するが、おおよそ約２倍の長さの最良分解時間８０〜２００ナノ秒を有している。低速パイルアップのシングルステップ方法は、ちょうど２ｋｅＶまで低下したＸ線を検出することができ、そして、低速パイルアップの連続ラン方法は、優れた効率で５００ｅＶの酸素Ｘ線を検出することができる。
【０１３１】
全体的に、これらの結果は、検討中のエネルギー対に依存して、従来技術の方法を使用して既存のシステムによって示された分解時間よりおよそ２倍ないし５倍の程度で優れている。
【０１３２】
発明の好ましい実施形態が前述の通り説明され、図示されているが、これらの好ましい実施形態は、発明の例示であり、限定として見なされるべきでないことが理解されるべきである。付加、削除、置換、および、他の変形は、本発明の精神または範囲から逸脱することなくなされることができる。したがって、発明は、以上の説明によって限定されるものとして見なされるべきでなく、特許請求の範囲だけによって限定される。
【技術分野】
【０００１】
本発明は、Ｘ線分光分析システムまたはガンマ線分光分析システムのようなエネルギー分散型放射線分光分析システムに関し、特に、エネルギー分散型放射線分光分析システムにおけるパイルアップ除去を改良する方法に関する。
【背景技術】
【０００２】
限定するものでないが、Ｘ線分光分析システムまたはガンマ線分光分析システムのようなエネルギー分散型放射線分光分析システムは、たとえば、走査型電子顕微鏡（ＳＥＭ）からＸ線放射またはガンマ線放射のような放射線放射を検出、測定、および分析するため使用される。典型的なエネルギー分散型放射線分光分析システムは、以下の４つの主要な構成要素：（１）検出器、（２）プリアンプ、（３）パルスプロセッサ、および（４）コンピュータ利用アナライザを含む。便宜のためだけに、限定の目的のためでなく、以下の説明では、Ｘ線分光分析システムと、（たとえば、ガンマ線分光分析システムにおいて検出されるガンマ線の形をした光子と比べて）Ｘ線の形をした光子とに関して行なう。
【０００３】
通常、何らかの半導体センサの形をとる検出器は、約数十ないし数百ナノ秒の期間に、入射するＸ線を非常に小さい電流パルス、典型的には、およそ数万個の程度の電子に変換する。電流パルスの１つずつの大きさは、Ｘ線のエネルギーに比例する。
【０００４】
プリアンプは、検出器によって出力された電流パルスを増幅し、典型的に電流パルスを数十分の１ミリボルトから数百ミリボルトまでの範囲内の電圧信号に変換する。２つの主なプリアンプの型、すなわち、「テイル・パルス」またはＲＣ結合プリアンプと、パルス・リセット・プリアンプとが存在する。本明細書中の他の場所に記載された主題は、両方の型のプリアンプに適用できる。
【０００５】
パルス・リセット型のプリアンプでは、センサ内に生成された電荷は、結果として生じる電圧が上限に達するまで可変高さおよび間隔のステップで増加するように、フィードバックコンデンサ内で積分される。上限に達したとき、フィードバックコンデンサから蓄積電荷を排出させる「リセット」パルスが印加され、短期間、典型的に数マイクロ秒のうちにプリアンプをプリアンプの最小出力電圧付近に復元させる。次に、Ｘ線と検出器との相互作用による電荷が再びフィードバックコンデンサに蓄積し、サイクルが反復する。これに反して、テイル・パルス・プリアンプは、検出器によって出力された電圧ステップ信号に高域通過フィルタとして機能し、プリアンプのフィードバックコンデンサにおける電荷積分時間より長い時定数でベースラインへ指数関数的に復帰する。
【０００６】
パルスプロセッサは、プリアンプ信号を受信し、積分過程を通じてＸ線のエネルギーの数値表現を生成する。従来のエネルギー分散型放射線分光分析システムでは、パルスプロセッサは、２つの別個の構成要素、すなわち、「整形アンプ(shaping amplifier)」と、アナログ・デジタル変換器とを含んでいる。現代のエネルギー分散型放射線分光分析システムは、これに反して、典型的にこれらの機能を組み合わせ、プリアンプ信号をそのままデジタル化し、デジタル信号処理を使用してすべてのパルス検出機能とフィルタリング機能とを実行する最新の設計を伴う。
【０００７】
コンピュータ利用アナライザは、パルスプロセッサによって出力されたＸ線エネルギーをＸ線のエネルギーに対する検出されたＸ線のスペクトル、または検出されたＸ線の個数のプロット図に蓄積する。このスペクトルを、「チャンネル」または「ビン」と称される若干の任意の数の小さい範囲に分割する。旧来のシステムでは、マルチ・チャンネル・アナライザ（ＭＣＡ）と称されるハードウェア構成要素がスペクトルチャンネルへのＸ線の蓄積を行い、コンピュータが合計された結果を読み出す。現代のシステムでは、ＭＣＡ機能は、コンピュータによって、または、パルスプロセッサ内のいずれかで、ソフトウェアで操作される。
【０００８】
パルスプロセッサの仕事は、数個の要因によってより複雑化される。たとえば、電子ノイズがプリアンプから受信された基礎信号に重ね合わされる。最低検出可能エネルギーレベル付近にあるＸ線に対し、プリアンプ出力ステップ高さは、電子ノイズのピーク・ツー・ピーク・エクスカーションより著しく小さい。このような場合、Ｘ線は、ノイズの寄与を平均除去するため、ステップの前後で比較的長期間に亘って信号をフィルタリングすることだけによって検出できる。このようなノイズ平均化の量は、すべてのパルスプロセッサの基本的な動作パラメータである。この平均化時間は、技術的に「整形時間(shaping time)」または「ピーキング時間(peaking time)」と様々に称される。
【０００９】
第二に、プリアンプ出力のステップは瞬時的ではない。ノイズが無い場合、信号はシグモイド状（Ｓ字型）曲線である。この原因は、帯域幅制限、機器容量、およびセンサのアノードに到達するためＸ線によって発生されるすべての電子のための所要時間である。これらの電子は、半導体センサ内部のバイアス電圧フィールドの影響下でセンサ材料の中をアノードへ向かって移動する小さいクラスタまたは雲として可視化することができる。テイル・パルス・プリアンプを用いると、信号の初期立ち上がりは、同じシグモイド状の形であり、設計によって変化するが、初期立ち上がりに比べて常に長い時定数をもつ指数関数的減衰が後に続く。
【００１０】
各面に簡単な平面状電極を有する、リチウム・ドリフト・シリコン、または、Ｓｉ（Ｌｉ）検出器と称される従来型の検出器では、バイアスフィールド線は直線であり（第１の近似では、エッジ効果を無視する）、前後に広がる。その結果として、電子雲コレクション時間は、およそ一定であり、プリアンプ信号の「立ち上がり時間(rise time)」（シグモイド状ステップの幅）は、機器の比較的大きい容量に起因する帯域幅制限によって支配される。
【００１１】
シリコン・ドリフト検出器（ＳＤＤ）として知られている新しい型のセンサが近年は開発されている。このシリコン・ドリフト検出器の顕著な新しい特徴は、バイアス電極にエッチングされた同心円パターンであり、この同心円パターンは、僅かに変化する電圧がパターン内の個別のリングに印加されるとき、電子が非常に小さいスポットアノードへ注ぎ込まれるようにセンサ材料内部のバイアスフィールドが整形されることを可能にする。この特徴は、実効機器容量を約４桁だけ低減する効果がある。Ｘ線相互作用からの電子雲は、ドリフト時間の経過と共に、電子がアノードに到達するために移動する経路長に依存してより大きい程度またはより小さい程度で膨張する。機器容量の低減に起因して、雲統合時間は、Ｓｉ（Ｌｉ）検出器の場合の数パーセントと比較して、ＳＤＤでは約２倍の割合で変化する可能性があるプリアンプ信号の立ち上がり時間にさらに多く寄与する（しかし、ＳＤＤのための立ち上がり時間の範囲の終わりがより長い場合でも、総容量が低減されているので、従来型の平面状電極センサ（Ｓｉ（Ｌｉ）検出器）より依然として高速であることがある）。
【００１２】
技術的に「パルス・パイルアップ(pulse pile-up)」として知られている現象は、非常に互いに接近して到着するためにそれぞれのエネルギーを独立に測定することができない連続的なＸ線の結果として出現する。検出されない場合、２つのエネルギーに対し、システムのパルス整形フィルタの細部とＸ線間の時間間隔とに依存して、対のうちの高エネルギー側のＸ線のエネルギーと２つのＸ線エネルギーの合計との間のどこかに位置している１つのエネルギーだけが測定される。このように、パルスプロセッサは、パイルアップの出現を効率的に検出できることが必要であり、パイルアップは、検出されたとき、このパイルアップと関連付けられたエネルギー測定が廃棄されることをもたらす（パイルアップ除去(pile up rejection)と称される）。
【００１３】
放射線は、自然発生するか、または、何らかの形式の励起によって誘発されるかにかかわらず、ランダム過程である。平均放射率の高低とは無関係に、ある種の非零確率を用いて、２つの放射されたＸ線間の時間間隔は、任意に短くされてもよい。任意の時間間隔ｔの範囲内で２番目のＸ線を取得する確率は、
Ｐ＝（１−ｅ−（ｒｔ））
であり、式中、ｅは自然対数の底であり、ｒは平均Ｘ線到着率である。
【００１４】
依然として２つのＸ線を別個の事象として識別することができ、技術的に「パルス対分解時間(pulse-pair resolving time)」として知られている２つのＸ線間の最小時間間隔は、エネルギーの強い逆関数である。換言すると、小さい（低エネルギー）パルス間のほぼ同時性を検出することは、大きいパルス間のほぼ同時性を検出するより一層困難である。パルスプロセッサのすべてのピーク検出フィルタは、高エネルギーＸ線に強く反応するので、検出するのが最も困難である場合は、低エネルギーＸ線のすぐ後に続く場合である。
【００１５】
パイルアップ検出の従来型の方法は、一般的に、固定しているが、主エネルギー測定処理経路（「主チャンネル(main channel)」と称される）より非常に短い整形時間をもつ１つ以上の並列フィルタとして記述できる。主チャンネルは、「高速チャンネル(fast channels)」または「パイルアップ除去チャンネル(pile-up rejection channels)」と様々に称される。各チャンネル（主および高速）は、チャンネルが正確かつ明確に単一のＸ線のエネルギーを測定するために要する時間量である不感時間と称されるパラメータを有している。高速チャンネル不感時間Ｄｆは、主チャンネルの不感時間Ｄよりかなり短いので、高速チャンネルは、時間的に一緒に接近して到着するＸ線のため区別できるパルスを発生させる可能性がかなり高い。高速チャンネルで使用されるフィルタ（アナログまたはデジタル）は、一般に、エネルギー測定（主チャンネル）のため使用されるフィルタと同じ型であり、パルス幅がかなり短いだけである。
【００１６】
しかし、高速チャンネル整形時間は非常に短いので、電子ノイズを平均除去することにはあまり効果的ではない。パルス処理チャンネルの整形時間は、このパルス処理チャンネル内で検出することができる最低エネルギーＸ線を決定する。整形時間の検出スレッショルドがより低く設定される場合、処理チャンネルは、プリアンプ出力信号内のランダムノイズ変動が原因となって過剰な間違ったトリガを生じることになる。最新技術のＸ線分光分析システムは、典型的に、約１００〜２００電子ボルト（ｅＶ）をもつＸ線を主測定チャンネル内のノイズから区別することができるが、高速チャンネルのスレッショルドエネルギーは、遙かに高くされることが必要である。高エネルギーＸ線のための最良パルス対分解時間を定義する最高速パイルアップ除去チャンネルは、典型的に、スレッショルド１０００から２０００ｅＶを有する。ある種の既存のパルスプロセッサは、１０００ｅＶ未満の範囲におけるパイルアップ除去性能を改良するためにちょうど３個のパイルアップ除去チャンネルを有している。２つ以上のパイルアップ除去チャンネルを備えるシステムでは、中間チャンネルは、５２５ｅＶでの酸素、または、２７７ｅＶでの炭素のような特有の放射線への感度を可能にするため選択された整形時間を有することになる。所望のエネルギースレッショルドにおける下方の各ステップを用いて、パルス対分解時間は、より長い整形時間の必要性のため劣化させられる。
【００１７】
パルス対分解時間は、対のうちのエネルギーの低い方のＸ線によって支配される。これは、低エネルギー・パイルアップ検出不成功が低エネルギーピークだけでなく、スペクトル内のすべてのピークに影響を与えるので重要である。検出されない低エネルギーのＸ線とのパイルアップは、２つのピークエネルギーの合計値まで、何れかのピークを除外し、予想位置から延びる広範なシェルフを考慮にいれて、シフトし得る。エネルギーへのパイルアップ効果の依存性についての優れた説明は、P.J.Statham、Microchim.Acta 155、289-294(2006)で見出されることがある。
【００１８】
さらに、ＳＤＤの場合に有効な単一のＸ線パルスの非常に変化し易い立ち上がり時間は、Ｘ線が電荷収集アノードからどの程度まで吸収されるかに依存するが、最も速い従来のパイルアップ・チャンネルでさえ単一の出力パルスを発生させるとき、時間的に非常に接近した同時性を検出する従来の方法の最大の課題を引き起こす。たとえば、Warburtonらの米国特許第5684850号に記載されているように、従来的な技術は、パルス幅テストである。デジタル三角形または台形フィルタは、比較的容易に構築でき、そして、計算的に効率が良いので、すべてのデジタルパルス処理システム向けに最もよく知られている。技術的に有限インパルス応答（ＦＩＲ）フィルタとして知られているフィルタもあり、このフィルタの応答は、フィルタの非零重み係数の程度によって定義された有限の時間範囲の外側で零であることが保証されている。その一方、従来型のセミガウシアン・アナログ整形は、原理的に応答が無限に継続する指数関数的な時定数を導入するが、実際には、出力は、（僅かにエネルギー依存性ではあるが）合理的に予測可能な時間内にノイズスレッショルドより下に減衰する。
【００１９】
ＦＩＲフィルタのパルス幅は、原則的にもエネルギー依存性ではないが、プリアンプ・ステップの立ち上がり時間に依存し、この立ち上がり時間は次にＳＤＤにおける可変電荷収集時間に依存する。よって、単一のＸ線からの有効パルスの誤った除去を回避するため、固定パルス幅テストは、ＳＤＤにおける最長ドリフト経路から生じる最大立ち上がり時間を許容するため十分に長く設定することが必要である。
【００２０】
したがって、立ち上がり時間が非常に変わりやすいＳＤＤを利用するシステムの性能を改良するものとして、立ち上がり時間に依存しないパイルアップ検出方法を設けることが有利である。
【発明の概要】
【００２１】
一実施形態では、Ｘ線分光分析システムまたはガンマ線分光分析システムのようなエネルギー分散型放射線分光分析システムのプリアンプの出力信号からパイルアップを検出する方法は、エネルギー分散型放射線分光分析システムのフィルタが、出力信号に応答して第１のパルスを発生させ、エネルギー分散型放射線分光分析システムが、完全な効率のエネルギーを有する１つ以上の高速チャンネルを有し、エネルギー分散型放射線分光分析システムによって受信され、少なくとも完全な効率のエネルギーを有する実質的にすべての光子が検出される方法である。この方法は、第１のパルスがフィルタの最小検出可能スレッショルドエネルギーを超える期間であるスレッショルド超過期間を測定する(measuring)ステップと、第１のパルスがフィルタの最小検出可能スレッショルドを超える間に１つ以上の高速チャンネルが何ら検出を行っていないことを判定する(determining)ステップと、この判定に応答して、スレッショルド超過期間が、エネルギー分散型放射線分光分析システムによって受信されている完全な効率のエネルギーに等しいエネルギーを有する単一の光子に応答してフィルタによって出力されることになる第２のパルスの期間である最長予想パルス期間を超える場合に、パイルアップを断定する(declaring)ステップと、を含む。１つの特定の実施形態では、１つ以上の高速チャンネルは、複数の高速チャンネルを含み、完全な効率のエネルギーは、最高スレッショルドエネルギーを有する高速チャンネルのスレッショルドエネルギーによって判定される。
【００２２】
別の実施形態では、直前に説明された方法を実行するため適合したパルスプロセッサが設けられる。さらに別の実施形態では、入射光子を、電流パルスを含む出力に変換する検出器と、検出器の出力を、電圧信号を含むプリアンプ出力信号に変換するプリアンプと、プリアンプ出力信号に応答して第１のパルスを発生させるフィルタ、および、完全な効率のエネルギーを有する１つ以上の高速チャンネルを有するパルスプロセッサとを含み、少なくとも完全な効率を有し、エネルギー分散型放射線分光分析システムによって受信された実質的にすべての光子が検出される、Ｘ線分光分析システムまたはガンマ線分光分析システムのようなエネルギー分散型放射線分光分析システムが設けられる。パルスプロセッサは、第１のパルスがフィルタの最小検出可能スレッショルドエネルギーを超える期間であるスレッショルド超過期間を測定し、第１のパルスがフィルタの最小検出可能スレッショルドを超える間に、１つ以上の高速チャンネルが何ら検出を行っていないことを判定し、１つ以上の高速チャンネルが何ら検出を行っていないという判定に応答して、上記スレッショルド超過期間が、エネルギー分散型放射線分光分析システムによって受信されている完全な効率のエネルギーに等しいエネルギーを有する単一の光子に応答してフィルタによって出力されることになる第２のパルスの期間である最長予想パルス期間を超える場合に、パイルアップを断定するため適合している。
【００２３】
したがって、発明は、すべての上記の態様および利点を実質的に達成することが明らかになるであろう。発明の付加的な態様および利点は、以下の説明において示され、部分的に説明から自明であるか、または、発明の実施によってわかるであろう。さらに、発明の態様および利点は、特許請求の範囲で特に指摘された手段および組み合わせを用いて実現され、達成されることがある。
【００２４】
添付図面は、現時点で好ましい発明の実施形態を示し、前述の一般的な説明および後述の詳細な説明と併せて、発明の原理を説明するために役立つ。図面を通じて示されているように、同様の符号は同様の部品または対応する部品を指定する。
【図面の簡単な説明】
【００２５】
【図１】本発明が実施される１つの特定の非限定的な実施形態によるＸ線分光システムの全体的なブロック図である。
【００２６】
【図２】一般的な台形ＦＩＲデジタルフィルタのブロック図である。
【００２７】
【図３Ａ】１つの特定の非限定的な実施形態による発明を実施するため使用されることがあるソースコードを含む図である。
【図３Ｂ】１つの特定の非限定的な実施形態による発明を実施するため使用されることがあるソースコードを含む図である。
【図３Ｃ】１つの特定の非限定的な実施形態による発明を実施するため使用されることがあるソースコードを含む図である。
【図３Ｄ】１つの特定の非限定的な実施形態による発明を実施するため使用されることがあるソースコードを含む図である。
【００２８】
【図４Ａ】発明のＦＰＧＡ実施形態を設計するため使用されることがある図３Ａ〜３Ｄのプログラム論理から抽出された状態図である。
【図４Ｂ】発明のＦＰＧＡ実施形態を設計するため使用されることがある図３Ａ〜３Ｄのプログラム論理から抽出された状態図である。
【００２９】
【図５Ａ】図１に示されたピーク検出フィルタからエネルギーが異なる２つの低エネルギーＸ線への理想的な台形応答を示す図であり、３番目の直線が検出スレッショルドエネルギーを表している。
【００３０】
【図５Ｂ】４００ｅＶエネルギーで２つのＸ線からの図１に示されたピーク検出フィルタの出力の理想的な表現を示す図である。
【００３１】
【図６Ａ】本発明の一実施形態を使用してエッジを検出するため処理されることがある立ち上がりおよび局所極値の可能なパターンを示す図である。
【図６Ｂ】本発明の一実施形態を使用してエッジを検出するため処理されることがある立ち上がりおよび局所極値の可能なパターンを示す図である。
【図６Ｃ】本発明の一実施形態を使用してエッジを検出するため処理されることがある立ち上がりおよび局所極値の可能なパターンを示す図である。
【００３２】
【図７Ａ】ＳＤＤからの実際の波形のプロット図である。
【図７Ｂ】ＳＤＤからの実際の波形のプロット図である。
【００３３】
【図８】特定のＳＤＤのための典型的なパルス対分解時間およびエネルギー検出スレッショルドと共に、図１のシステムの予想パイルアップ性能を要約する概略図である。
【発明を実施するための形態】
【００３４】
＜望ましい実施例の説明＞
背景技術の欄で指摘されているように、本明細書に記載された主題は、テイル・パルス・プリアンプおよびパルス・リセット・プリアンプの両方に適用される。しかし、例図および説明を簡単にするため、発明は、パルス・リセット型プリアンプを利用する実施形態と関連して説明される。背景技術の欄に記載されているように、検出器電圧ステップ信号の立ち上がり部分は、比較的変更されることなくテイル・パルス・プリアンプの中を通される。その結果、本明細書中で説明されている発明はテイル・パルス・プリアンプ実施形態に容易に適用されてもよいことがパルス・リセット実施形態の説明からわかる。さらに、本明細書中で説明されている手段は、エネルギー分散型放射線分光分析システム全般に適用される。しかし、例図および説明を簡単にするため、発明は、Ｘ線分光分析システムを利用する実施形態と関連して説明される。これは限定的であるとみなされるべきでないが、発明は、限定されることなく、ガンマ線分光分析システムのような他の型のエネルギー分散型放射線分光分析システムと関連して適用されてもよいことが理解されるべきである。
【００３５】
本明細書中に記載された改良は、立ち上がり時間に依存しないが、一実施形態では、検出器内の電荷収集の予想シグモイドパターンだけに依存し、別の実施形態では、ランダムノイズが信号の方向（局所的な１次微分の符号、すなわち、立ち上がりまたは立ち下がり）を判定する短い期間が後に続く単調に（ノイズ依存限界の範囲内で）立ち上がる信号を有することに依存する。よって、本明細書中に記載されている改良は、短い立ち上がり時間でＸ線ステップにより高速に応答可能であり、適切には、パルスを誤って除去することなく、より緩やかにパルスに応答可能である。一実施形態では、有効な単一のＸ線からの電圧信号が（ノイズの限界内で）ある種の最大値まで単調増加し、その後に単調減少する１次微分を有するべきであると仮定される。本明細書中により詳細に記載されるように、一実施形態による開示された方法は、プリアンプ出力を直接的にデジタル化し、デジタル化ＡＤＣサンプルの間の逐次的な差は、１次微分の瞬時値の利用可能な最良推定を与える。別の実施形態では、有効な単一のＸ線からの電圧信号が局所的なピーク・ツー・ピークノイズ帯域より上に立ち上がり、次に，最終的に立ち上がりが停止することを仮定し、そして、立ち上がりより先行する局所な最大値とその後に続く局所な最小値とによって測定されるように、ノイズ帯域が立ち上がりの前後で著しくシフトすべきであることを仮定する。本実施形態におけるシステムは、プリアンプ出力を直接的にデジタル化し、局所極値はデジタル化された信号内で測定される。
【００３６】
デジタル化ＡＤＣの変換速度は、立ち上がり時間の予想範囲に適切に一致させるべきである。この変換速度は、最短予想立ち上がり時間で、波形が立ち上がり中に数回に亘ってサンプリングされるように十分高速にされるべきである。発明が完全に有効であるための立ち上がり時間内の最小サンプル数は、好ましくは、４または５である。好ましい実施形態では、ＡＤＣのサンプリングレートは、最短予想立ち上がり時間約５０ナノ秒の場合に１００ＭＨｚであるので、５サンプルが最小立ち上がり時間内に発生し、およそ１０サンプルが最長立ち上がり時間内に発生する。
【００３７】
サンプリングレートが非常に高く、たとえば、４０または５０サンプルが立ち上がり時間の範囲内に収まる場合、波形は、単一のサンプリング間隔内で、立ち上がりステップがランダムノイズ変動から容易に識別できるため十分に移動しない。本明細書中の他の場所に記載されているように、この状況は、最も速い立ち上がり中に最適な４ないし８サンプルを達成するため、サンプリングレートを低下させ、発明を具現化する回路に与えられた値毎に何個かのＡＤＣサンプルを合計することにより容易に対処される。
【００３８】
本発明の実施形態の主な目的は、基礎となる信号の滑らかなシグモイド性を利用し、立ち上がり時間の変動と、センサ／プリアンプ結合のノイズ特性とに自動的に適応する適応ステップ検出方法を使用することにより、半導体放射線センサの出力信号に発生させられた電圧ステップの平均パルス対分解時間を短縮することである。結果は、エネルギースペクトル内の検出されないパルス・パイルアップの低い方のレベル、したがって、スペクトル内の何れか２つの大きい放射ピークのエネルギーの２倍または合計エネルギーで現れる「サム・ピーク(sum peaks)」として技術的に知られている誤ったアーティファクトの相対的なサイズの縮小である。
【００３９】
本明細書中に記載されている方法は、デジタルベースであり、そして、プリアンプ信号がアナログ・デジタル変換器（ＡＤＣ）によってデジタル化されることを必要とする。最適変換レートは、前述されているようにプリアンプから予想される最速立ち上がり時間に依存する。
【００４０】
以下の説明は、Ｘ線が検出されるとき、正に向かうプリアンプ出力を仮定するが、信号の極性が信号列の全体を通じて反転させることが可能であり、この方法が同様に有効であることは、当業者によって認められるであろう。シリコンベースのセンサと低いＸ線エネルギー範囲内の放射線とがさらに仮定されるが、説明された発明が、ゲルマニウムのような他の半導体から作られたセンサ、および、より高エネルギーのＸ線またはガンマ線に適用できることもまた当業者によって認められるであろう。
【００４１】
図１は、本発明が実施されることがある１つの特定の実施形態によるＸ線分光システム１の全体的なブロック図である。図１においてわかるように、Ｘ線分光システム１は、主構成要素として、破線境界によって示され、本発明が本明細書中に記載されているように実施されるデジタル・パルス・プロセッサ（ＤＰＰ）２を含む。さらに、Ｘ線分光システム１は、シリコン・ドリフト検出器（ＳＤＤ）１００と、パルス・リセット型プリアンプ１０１とをさらに含む。
【００４２】
動作中に、Ｘ線は、ＳＤＤ １００に当たり、電子−正孔対に変換され、電子の個数はＸ線のエネルギーに比例している。これらの電子のすべてにより構成される小電荷は、プリアンプ１０１内のコンデンサに蓄積され、変化する振幅および間隔がノイズに重ね合わされた小さいシグモイド状ステップが現れる図示された形式の出力電圧信号に変換される。電圧信号は、フィードバックコンデンサから電荷を排出し、急速に出力を下限へ押し進める周期的なリセットを有するＳＤＤ １００内の漏れ電流に起因して全体的な正の勾配を有し、図１に示された鋸歯状の波形を生じる。この一般的なアプローチは、長年に亘って技術的に知られている。
【００４３】
プリアンプ１０１の出力は、ＤＰＰ ２の一部として設けられた高速アナログ・デジタル変換器（ＡＤＣ）１０２によってデジタル化される。好ましい実施形態では、ＡＤＣ １０２は、AD9446シリーズのようなAnalog Devices社製の１００ＭＨｚ、１６ビット部品である。本発明は、走査型電子顕微鏡（ＳＥＭ）に搭載されたＳＤＤからプリアンプ波形の数千個の短い（２．６２ミリ秒）セグメントを獲得し、合計すると数秒のリアルタイム・データがディスクファイルに格納されることになるように、このデバイスのためAnalog Devices社から供給され、ＤＣ結合入力信号を受け入れるように変更され、オンボード・メモリおよびＰＣへの標準ＵＳＢインターフェイスを備えるインターフェイス・ボード（モデルHSC-ADC-EVALB-DC）に接続された開発ボード（モデルAD9446-100LVDS/PCB）を使用して開発された。後述されるその後のデジタル機能は、最初に、Ｐｙｔｈｏｎと呼ばれるスクリプト言語で記述された後処理ソフトウェアにおいて具現化された。このソフトウェアのソースコードは、2007年8月3日に出願され、名称が“IMPROVED EDS PILEUP REJECTION FOR LOW ENERGIES AT HIGH COUNT RATES”である米国仮出願第60/963320号に含まれている。ここから選択された機能が本明細書中に再現されている。Ｐｙｔｈｏｎプログラムは、したがって、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）論理と、Texas Instruments社320C-6414デジタル信号処理（ＤＳＰ）チップのため記述されたソフトウェアとの組み合わせを使用するリアルタイム実施形態の仕様として役に立った。図１に示された好ましい実施形態は、名前が付けられ、以下でより詳細に説明された論理ブロック１０３ないし１１９をＦＰＧＡ論理の中に設置し、同様に名前が付けられ、以下でより詳細に説明された論理ブロック１２０および１２１をＤＳＰチップソフトウェアの中に設置する。
【００４４】
ＡＤＣ １０２の出力は、プリアンプ電圧波形からのデジタルサンプルと、図１中のすべての後に続くブロックのタイミングを定めるクロックとから構成される。図１を簡略化するため、クロックは別個に示されていないが、すべての機能ブロックは、後述されるように、ＡＤＣ １０２のクロックによって、または、このクロックの何らかの約数によって同期させられることが理解されるべきである。
【００４５】
ＡＤＣ １０２の出力およびこのＡＤＣのクロックは、場合によっては、ＡＤＣサンプルの個数を合計し、元のＡＤＣクロックを同じ個数によって分割する検出器・照合・平均化器１０３を通過する。検出器・照合・平均化器１０３の目的は、ＤＰＰ ２に接続されたＳＤＤ １００の立ち上がり時間に関して実効サンプリング間隔を最適化することである。合計の中にすべてのビットを保持することは、すべての短いフィルタリング時間で最終的なＸ線スペクトルの量子化誤差を回避するために好ましく、したがって、処理がＤＰＰ ２の中を通過し続けるときにデータ経路がより広くなる。
【００４６】
ＳＤＤ １００から予想される平均立ち上がり時間は約１５０ナノ秒未満である場合、検出器・照合・平均化器１０３は無効にされ、完全な１００ＭＨｚレートが可能な最良タイミング精度を実現するため使用される。しかし、平面状電極を有する、いわゆるリチウム・ドリフト・シリコンまたはＳｉ（Ｌｉ）検出器のような非常に低速の検出器がＤＰＰ ２に接続され、そして、平均立ち上がり時間が数百ナノ秒である場合、平均立ち上がり中に約１６サンプル未満のサンプルを生成するレートまで実効サンプリングレートを低下させることが望ましい。
【００４７】
検出器・照合・平均化器１０３からの（できる限り合計された）データおよびクロックは、２つの並列経路の中を通される。一方の経路は、２つのサブセクションを有する高速パイルアップ論理１０４につながる。第１のサブセクションは、一実施形態の対象であり、本明細書中でより詳述されるシングルステップ論理と称される。もう一方のサブセクションは、逐次データサンプルの単調ランの長さおよびパターンに基づくデジタル方法を含む別の実施形態の対象であり、本明細書中でより詳述されるラン論理と称される。ここで使用される「単調(Monotonic)」は、数学的な意味で厳密に単調を意味するのではない。この方法で使用される比較器は、負のサンプル間の差がピーク・ツー・ピークノイズ変動より小さい場合、この差を許容する正のランを検出するために僅かに負にオフセットされている。シングルステップ論理が適度に高エネルギーＸ線のため単一の連続的な立ち上がりの範囲内でパイルアップを検出する能力をもつ場合、ラン論理は、ノイズの制約の範囲内でできる限り素早く低エネルギーＸ線に起因する連続的な立ち上がりの終了を検出するように設計される。
【００４８】
第２の経路はフィルタ平均化器１０５につながる。フィルタ平均化器１０５は、ノイズ（サンプル間のランダム変動）を低減し、そして、後続のデジタル処理ステップにおいて必要とされる速度をさらに低減するため、少数の、好ましくは、４個の逐次ＡＤＣサンプルを合計する。４個が合計されたデータと、４で分割されたクロックは、低速パイルアップ論理１０６へ送られる。低速パイルアップ論理１０６は、高速パイルアップ論理１０４と機能的に同一であるが、ノイズがより少なく、データがより低速である。フィルタ平均化器１０５からのより低速のサンプルレートで動作するとき、本発明は、劣らない分解時間をもたないが、ノイズに基づく間違ったトリガが過剰になる前により低いエネルギー検出スレッショルドに達する。
【００４９】
フィルタ平均化器１０５からの出力は、ピーク検出フィルタ１０７（主チャンネル）と、複数の台形ＦＩＲデジタルフィルタ１０８、１０９、１１０（高速チャンネル）とへさらに並列に送られる。これらのフィルタのすべては、少なくとも１５年に亘って技術的に一般に使用されているように、従来通りの台形型である。一般的な台形ＦＩＲデジタルフィルタのブロック図は図２に示される。図２においてわかるように、ＡＤＣサンプルは、立ち上がりＦＩＦＯ ２０１、ギャップＦＩＦＯ ２０２、および立ち下がりＦＩＦＯ ２０３と称される３つの可変長ＦＩＦＯを通過する。立ち上がりＦＩＦＯ ２０１は、ＦＩＲフィルタの初期積分時間である。ステップエッジと畳み込まれたとき、立ち上がりＦＩＦＯは、エッジがＦＩＦＯの中を通過するとき、最終的なＦＩＲ合計の中で直線的な立ち上がりを与える（ノイズ変動を無視する）。ギャップＦＩＦＯ ２０２は、そうでなければ、ステップエッジに対する三角形状応答になる応答に「平坦な上部(flat top)」を提供する零重み付けの期間である。検出器への立ち上がり時間が可変である場合、純粋な三角形パルス形状（ギャップなし）は、高さが同じであるが、異なる立ち上がり時間を有するノイズを含まないステップエッジに対し異なる最大出力を有することになるので、平坦な上部が望ましい。ギャップが最長予想立ち上がり時間を覆うために十分に長い場合、最大出力合計は同じである（ノイズと入力信号中の何らかの背景勾配を無視する）。立ち下がりＦＩＦＯ ２０３は、立ち上がりＦＩＦＯ ２０１と同じ期間に亘って逆極性を用いてサンプルを積分するので、Ｎが２つのＦＩＦＯの長さであるとして、立ち上がりＦＩＦＯ ２０１で全体的な合計にＮ回加算されたサンプルは、ＦＩＦＯ ２０３において合計からＮ回に亘って最終的に差し引かれる。
【００５０】
三角形（または台形）フィルタ形状は、フィルタ形状を計算するために必要とされる簡単な回路のためによく知られている。４回の計算だけが任意の全長をもつＦＩＲフィルタの１回のＦＩＦＯクロックサイクル毎に必要とされる。立ち上がりＦＩＦＯ ２０１に入るサンプルおよび立ち上がりＦＩＦＯから出るサンプルは、それぞれ、移動合計に加算され、および、移動合計から減算される。立ち下がりＦＩＦＯ ２０３に入るサンプルおよび立ち下がりＦＩＦＯから出るサンプルは、それぞれ、移動合計から減算され、および、移動合計に加算される。第１の差は算術論理ユニット（ＡＬＵ）２０４で計算され、第２の差はＡＬＵ ２０５で計算される。これらの２つのＡＬＵの出力は、累算器２０６内で前の全体的なＦＩＲ出力に加算される。
【００５１】
ＦＩＲ出力合計の最大値は、入力信号のシグモイド状立ち上がりがギャップＦＩＦＯ ２０２の内部に完全に格納されている間に現れ、立ち上がりを引き起こすＸ線のエネルギーに比例する。
【００５２】
ピーク検出器フィルタ１０７は、Ｘ線エネルギーの測定ではなく、非常に低エネルギーのＸ線であってもすべてのＸ線の検出に関係し、すべてのＸ線を時間的にできる限り正確に突き止める。立ち上がりＦＩＦＯおよび立ち下がりＦＩＦＯの幅は、できる限り短くされるが、収集されたスペクトル内で最低エネルギーＸ線輝線を依然として確実に検出する。電子顕微鏡に搭載されたＸ線アナライザの場合、Ｘ線輝線は、多くの場合に、２７７電子ボルト（ｅＶ）の炭素輝線である。したがって、ピーク検出フィルタ１０７は、前述の2007年8月3日に出願され、名称が“IMPROVED EDS PILEUP REJECTION FOR LOW ENERIGIES AT HIGH COUNT RATES”である米国仮特許出願第60/963320号において、「カーボンフィルタ」と呼ばれることがよくある。最小ターゲット輝線は、より低エネルギー（ホウ素またはベリリウム）でもよく、または、低エネルギーでは非常に不十分であるＸ線蛍光（ＸＲＦ）励起のための検出器の場合、より高エネルギーでもよい。ＸＲＦ検出器は、通常は、約７００ｅＶ未満の本質的にすべてのＸ線を阻止するベリリウム窓をセンサの前面に装備している。その場合、ピーク検出フィルタ１０７は、有意な個数のＸ線を失う虞なしに、より狭くすることができ、ピーク検出フィルタのパイルアップ検出のための性能を改良する。
【００５３】
ピーク検出フィルタ１０７は、通常のＦＩＲ合計と、２つの他の信号、すなわち、最大応答の時点のパルスおよび応答がスレッショルドエネルギーを超えた時点を示す論理信号とを生成する。これらの信号の詳細な仕様は後述される。
【００５４】
Ｘ線エネルギーレベルを測定するＦＩＲフィルタ１０８、１０９、１１０と、ピーク検出フィルタ１０７と、低速パイルアップ論理１０６と、高速パイルアップ論理１０５とは、十分なエネルギーを有するノイズを含まない単一のＸ線パルスがすべてのエッジ（イベント）検出器をトリガする程度に、高速パイルアップ論理１０４および低速パイルアップ論理１０６からのエッジ（イベント）位置（時点）と、ピーク検出フィルタ１０７の最大値と、すべてのエネルギー測定ＦＩＲフィルタ１０８、１０９、１１０のためのギャップの中心に対応する出力データとが、パルス検証ロジック１１７、ベースライン勾配測定論理１１８、および、フィルタラッチ論理１１９に（フィルタ平均化器１０５のクロック分割によって課される量子化限界の範囲内で）同時に到着するように、すべてが適切な大きさのプログラマブル長アライメント遅延ＦＩＦＯ １１１、１１２、１１３、１１４、１１５、１１６に接続されている。
【００５５】
フィルタラッチ論理１１９は、ピーク検出フィルタ１０７のアライメントされた最大出力時間に対応するすべてのＦＩＲフィルタの出力を捕捉する。フィルタラッチ回路は、従来的なアナログパルス処理のサンプル・ホールド回路と機能的に等価である。フィルタラッチ論理の出力は、ラッチをトリガしたエッジの後に続くパイルアップの検出のための時間を許容するため、エネルギー測定フィルタスタックにおける最長ＦＩＲフィルタのＦＩＲパルス幅の半分（立ち下がり時間とギャップ時間の半分との合計）に対応する付加的な期間によって遅延される。
【００５６】
フィルタラッチ論理１１９は、Koemanへの米国特許第3872287号およびMottへの米国特許第5392982号に開示された方法によるパイルアップなしで使用することができる（存在するならば）ＦＩＲスタック内の最長フィルタの選択を可能にするため、現在のストローブ信号から先行するストローブ信号および後続するストローブ信号（ピーク検出フィルタ１０７からの最大出力パルス）までの時間を測定するタイマをさらに収容している。この最大値より短いすべてのフィルタの出力は、この場合も同様にKoemanへの米国特許第387287号で教示された方法によって、Ｘ線エネルギーのより優れた推定を達成するため、さらに様々な重みと組み合わされることがある。
【００５７】
ベースライン勾配測定論理１１８は、Ｘ線の到着に起因するシグモイド状ステップが存在しない場合にプリアンプ１０１の電圧信号の漏れ電流に起因する正の勾配を測定する。台形ＦＩＲフィルタがフィルタの積分時間およびギャップの幅に依存する直線的な勾配に対し一定の応答を有することは技術的に周知である。この勾配応答は、Ｘ線のエネルギーの正確な測定を実現するためフィルタの出力から減算されなければならない。シグモイド状ステップの近くで勾配を推定する好ましい方法の詳細は、2007年8月3日に出願され、名称が“DIGITAL PULSE PROCESSOR SLOPE CORRECTION”である米国仮出願第60/963312号に記載され、参照によってこの文献の開示が本明細書中に組み込まれる。
【００５８】
パルス検証論理１１７は、パイルアップがピーク検出フィルタ１０７からの単一出力パルスの範囲内で出現したかどうかを判定するため、高速パイルアップ論理１０４、低速パイルアップ論理１０６、および、ピーク検出フィルタ１０７からの信号を組み合わせる。１つの最大出力パルスだけがピーク検出フィルタ１０７によって発生されるので、フィルタラッチ論理１１９によって検出されないこのようなパイルアップが出現した場合、抑止パルス(inhibit pulse)が発生され、フィルタラッチ論理１１９の出力が勾配訂正およびキャリブレーション論理１２０に到達するときに同時に到着するように適切に遅延される。
【００５９】
以下のテストは、パルス検証論理１１７で実行される。直接パイルアップ検出されたパルスが高速パイルアップ論理１０５または低速パイルアップ論理１０６のいずれかから受信され、ピーク検出フィルタ１０７からの「スレッショルド超過(above threshold)」論理信号がアクティブ状態である場合、パイルアップは断定され、抑止信号(inhibit signal)が発生される。２つ以上のエッジ検出パルスが高速パイルアップ論理１０５または低速パイルアップ論理１０６の何れかから受信され、「スレッショルド超過」論理信号がアクティブ状態である場合、パイルアップは同様に断定され、抑止信号が発生される。
【００６０】
「スレッショルド超過」信号がアクティブ状態ではないときに高速パイルアップ論理１０５または低速パイルアップ論理１０６から発生されるエッジ検出信号およびパイルアップ検出信号は、間違ったトリガとして無視される。これは、ピーク検出フィルタ１０７内でエネルギースレッショルド未満に平均除去される短いノイズスパイクに起因する間違ったトリガを計数することを防止し、そして、２つのパイルアップ論理ブロックがそうでなければ必要となる検出スレッショルドより低い検出スレッショルドを有することを阻止する。
【００６１】
ピーク検出フィルタ１０７からのパルス幅およびパルス対称性は、Ｘ線の一方または両方が非常に低エネルギーであるため、高速パイルアップ論理１０５または低速パイルアップ論理１０６をトリガできない場合、パイルアップを検出するため、Ｍｏｔｔへの米国特許第５３４９１９３に開示されているように同様にテストされる。
【００６２】
高速パイルアップ論理１０４および低速パイルアップ論理１０６で検出されたエッジがピーク検出フィルタ１０７のスレッショルドを超過した時間内で中心に置かれるかどうかをチェックする付加的な対称的なテストが実行される。本明細書中の他の場所に記載されているソフトウェア利用実施では、このテストは、高速パイルアップ論理１０４および低速パイルアップ論理１０６によって通知されたエッジ位置の時間的な絶対差と、単一のＸ線のためスレッショルドを超過する時間内で中心に置かれることが予想されるピーク検出フィルタ１０７の最大応答とを得ることによって行われる。しかし、図１に示されたＦＰＧＡ論理実施では、時間スタンプの絶対差の代わりに、図５ｂに示されるように、タイマを使用する方がより便利である。これらのタイマは、イベント・ラグ・タイマと称される。１つのイベント・ログ・タイマは、「スレッショルド超過」信号の始まりで開始される。エッジ信号が高速パイルアップ論理１０４または低速パイルアップ論理１０６のいずれかから受信されるとき、タイマは、ピーク検出フィルタ１０７の既知の立ち上がり時間およびギャップ時間から計算された限界値と、単一イベントのための検出器の最長予想立ち上がり時間の半分と、ノイズおよび時間量子化誤差に起因する変動のための小さい余裕との合計に対してチェックされる。タイマがこの限界を超える場合、低エネルギーＸ線を用いるパイルアップが出現する、と予想される。
【００６３】
第２のイベント・ラグ・タイマは、いずれかのエッジが高速パイルアップ論理１０４または低速パイルアップ論理１０６から受信されたときに開始され、「スレッショルド超過」信号が低下したときに同じ限界に対しチェックされる。２つのタイマは、図５ｂでは、「イベント・ラグ(Event Lag)１」および「イベント・ラグ２」という名前が付けられている。このタイマの対は、エッジ信号をピーク検出フィルタ１０７のスレッショルドを超過する時間の中心にある範囲に制約することが当業者に明かであろう。これは、ピーク検出フィルタ１０７の最大応答が通常はスレッショルドを超過する時間の中心付近にあることを仮定して、ソフトウェア・タイムスタンプ法と機能的に等価である。
【００６４】
何れかのフィルタリングメカニズムによるエッジ検出は、ある一定の値を上回るすべてのＸ線が検出され、同時にこの値を下回るすべてのＸ線は検出されない鋭いカットオフをもたない。その代わりに、エッジ付近のランダムノイズ変動に起因して、検出効率は、P.J.Statham、Microchim. Acta 155、289-294(2006)に記載されているように、あるエネルギーを上回る１００％からある下方のエネルギーを下回る零まで滑らかに低下する。この文献の図２は、検出効率曲線の形状を示すが、この図は、ＳＩ（Ｌｉ）検出器を参照し、制約およびエネルギー範囲はＳＤＤの場合とは全く異なる。低速パイルアップ論理１０６が５０％の確率でＸ線を検出するエネルギーで２つのＸ線のパイルアップを仮定する。大抵は、Ｘ線の一方だけが検出される。
【００６５】
図５ａは、ピーク検出フィルタ１０７からエネルギーの異なる２つの低エネルギーＸ線への理想的な台形応答を示し、３番目の線は検出スレッショルドエネルギーを示す。現実の用途において指定されるエネルギーは、フィルタ幅と使用されている特有のＳＤＤ／プリアンプとに依存して異なることがあるが、与えられる値は、電流生成ＳＤＤに対して適当である。
【００６６】
上方の破線４８０ｅＶは、このエネルギーを上回るエネルギーで低速パイルアップ論理１０６がほぼ１００％有効であるエネルギーを表現する。中間の破線２８０ｅＶは、炭素Ｘ線エネルギーの付近である。下方の破線１６０ｅＶは、検出スレッショルドのための典型的な設定値であり、元素ホウ素（１８３ｅＶ）を検出するために十分に低い。
【００６７】
「Ｇ＋Ｒ＋Ｎ」と呼ばれる中心時間は、ピーク検出フィルタ１０７のギャップ時間Ｇと、検出器から予想される最長立ち上がり時間Ｒと、ノイズおよび時間量子化誤差の安全係数Ｎとゆとりである。この余裕は、フィルタ出力に平坦な領域を生成する。出力の立ち上がりセグメントおよび立ち下がりセグメントは、ピーク検出フィルタ１０７の先行積分時間および後続積分時間である。
【００６８】
この場合に「高エネルギー」は、２０ないし３０キロｅＶ（ｋｅＶ）、検出スレッショルドの１００倍より大きいエネルギーまで意味することがある。４８０ｅＶのＸ線および２８０ｅＶのＸ線のそれぞれに示されたパルス幅ＢおよびＣは、検出スレッショルドが１ｋｅＶを下回るＸ線エネルギーのますます重要なスレッショルドになるので、図示されているように短い。
【００６９】
図５Ｂは、４００ｅＶエネルギーの２つのＸ線からのピーク検出フィルタ１０７の出力の理想的な表現を示す。４００ｅＶは、低速パイルアップ論理１０６を確実にトリガするためには非常に低く、検出効率５０％がこのエネルギーで仮定される。十字形で外形が描かれた台形は、４００ｅＶに中心が置かれた単一のＸ線への応答を示す。点線の台形および一点鎖線の台形は、それぞれ左にＸ１回および右にＸ２回シフトされた２つのこのようなＸ線を示す。全応答は、常に点線と一点鎖線との合計である上方の実線である。丸数字は、出力応答の勾配が変化する回数を示す。パイルアップされたＸ線は、エネルギーが等しいと仮定されるので、出力形状は、円３と円４との間の狭い平坦な領域のどこかで出力の最大立ち下がりに関して対称性がある。小さいランダムノイズ変動に起因して、実際の最大値は、この領域内のどこかにあるので、米国特許第5349193号に記載されているような対称性チェックは、パイルアップを検出しないことがある。
【００７０】
ピーク検出フィルタ１０７内のパルスは、全体的なパルス幅チェックに同様に合格することがある。図５Ａに示されるように、単一の低エネルギーＸ線のためのパルス幅は、高エネルギーで最大幅より縮小され、そして、低エネルギーのパイルアップされたイベントがこの縮小分未満で分離される場合、パルス幅テストは、図５Ｂに示されるように役に立たない（範囲ｐ−ｐはＡ未満である）。しかし、図５Ｂに示されるように、前述のタイマのうちの一方は、所与のＸ線のスレッショルドを超過する平均パルス立ち上がり時間に加算された完全なバルス分離時間を有する。よって、これらのタイマのテストは、Ｘ線の一方だけがパイルアップ論理ブロックの少なくとも１つをトリガする場合、パイルアップを検出する確率を増加させる。
【００７１】
固定したイベント・ラグ限界は、ピーク検出フィルタ１０７の積分時間と前述の「Ｇ＋Ｒ＋Ｎ」との和未満にはなり得ないか、または、単一の高エネルギーＸ線は、パイルアップとして間違って除去されることがある。限界が低くなるほど、検出できる時間分離が低くなるので、できる限り速い立ち上がり時間Ｒおよびできる限り低いノイズＮをもつＳＤＤを選ぶことが有利である。
【００７２】
パイルアップ検出におけるさらなる改良は、前述され、そして、図５Ａに示されたように、ピーク検出フィルタ１０７のパルス幅が低エネルギーに対しより狭いので、タイマがテストされる限界が一定ではなく、エネルギーと共に変化する場合に行うことができる。このより狭いパルス幅は、Ｘ線エネルギーが既知である場合、既知の検出スレッショルドエネルギーと、ピーク検出フィルタ１０７のＦＩＲ積分時間とから予測可能である。残念ながら、ピーク検出フィルタ１０７のパルス時間の範囲内のパイルアップは仮定されるので、ピーク検出フィルタの最大出力は、パイルアップされたＸ線のエネルギーの合計までの何れかの値に比例することがある。
【００７３】
しかし、パイルアップ系列内のすべてのＸ線のエネルギーの上限は、高速パイルアップ論理１０５がトリガされない場合に、Ｘ線の中でＸ線の検出効率が１００％付近であることを実現することによって設定可能である。同様に、低速パイルアップ論理１０６がトリガされない場合に、Ｘ線の中で、Ｘ線の検出効率が１００％付近であるＸ線のエネルギーの上限を超えることができるものは存在しない。
【００７４】
実際には、このことは、イベント・ラグ・タイマのため２つの異なる限界を設定し、全パルス幅に対し３つ、すなわち、少なくとも１つの高速パイルアップ１０５のエッジ検出をトリガするイベントのための前述の固定した限界に等しい最長と、高速パイルアップ１０５のエッジ検出をトリガしないが、少なくとも１つの低速パイルアップ論理１０６のエッジ検出をトリガするイベントのための中間スレッショルドと、エッジがパイルアップ論理ブロックによって検出されないときに限るパルス幅テストのための最短とを設定することを意味する。高エネルギーのケースからの限界の削減は、ピーク検出フィルタ１０７の検出スレッショルドエネルギーと、適切なパイルアップ論理ブロックの１００％検出効率エネルギーとの検出の比率から計算される。単一のＸ線に対しピーク検出フィルタ１０７のＦＩＲ応答の立ち上がり部分および立ち下がり部分のためのスレッショルドを上回る予想時間は、同じ比率によって短縮される。図５Ａでは、スレッショルド１６０ｅＶは、低速パイルアップ論理１０６が４８０ｅＶを上回るときほぼすべてのＸ線を検出することが予想される４８０ｅＶエネルギー限界の１／３であるので、出力の立ち上がり部分／立ち下がり部分のスレッショルドを上回る時間は、１／３に短縮される。最低検出可能エネルギー付近のエネルギーをもつ予想パルス幅におけるこの比較的大きい変化は、従来技術において実行できるより近いパイルアップの検出を可能にする。
【００７５】
低速パイルアップ論理１０６からのエッジが存在しない場合、スレッショルドを上回るパルス幅は、図５Ａに与えられた間隔Ｂより大きくなるべきでなく、炭素Ｘ線からのパルスの予想幅は間隔Ｃである。したがって、（Ｂ−Ｃ）より大きく分離された２つの炭素Ｘ線は、パイルアップとして検出可能である。従来技術では、パイルアップは、炭素Ｘ線が少なくとも（Ａ−Ｃ）によって分離されない限り検出されない。同じ理由は、一方のＸ線が低速パイルアップ論理１０６をトリガし、高速パイルアップ論理１０５をトリガしない場合に適用できるが、高速パイルアップ１０５の完全な効率のエネルギー限界がより高いので、パルス幅Ｂはやや広いであろう。同様に、イベント・ラグ・タイマ限界は、中心Ｇ＋Ｒ＋Ｎ帯域の右エッジから高速パイルアップ論理１０５の完全な効率のエネルギー限界のため適切である間隔Ｂの左エッジまでの間隔に設定できる。酸素Ｘ線を含む炭素Ｘ線のためのパイルアップ検出は、このように、従来技術より改良される。
【００７６】
図１に戻ると、勾配訂正およびキャリブレーション論理１２０は、すべてが適切に時間アライメントされたベースライン勾配測定論理１１８からの電流勾配推定値と、すべてのエネルギー測定ＦＩＲフィルタ１０８、１０９、１１０の出力と、おそらくパルス検証論理１１７からの抑止信号とを受信する。好ましい実施形態では、これらのイベントは、ＡＤＣサンプリングレートより遙かに低いピーク検出フィルタ１０７のパルスレートで出現するので、これらの機能は、Texas Instruments社TMS320C6414のようなデジタル信号処理チップにおいてソフトウェアで実施される。
【００７７】
抑止信号がない場合、この論理は、技術的に周知の方法で、ＡＤＣ １０２からの信号中のベースライン勾配に起因する誤差を減算し、ステップエッジを生じたＸ線のためのキャリブレーションされたエネルギー推定値を生成するため、１つ以上のＦＩＲフィルタ１０８、１０９、１１０の未加工出力に重み付けする。
【００７８】
これらの測定されたエネルギーは、同様に技術的に周知の方法で、マルチチャンネル・アナライザ（ＭＣＡ）１２１のメモリに格納される。ＭＣＡ １２１内に累積されたスペクトルは、解析のためホストＰＣ １２２へ送られる。
【００７９】
本明細書中に詳述されているのは、図１において「シングルステップ(Single Step)」および「ラン(Runs)」と称される高速パイルアップ論理１０５の一部および低速パイルアップ論理１０６の一部である。「シングルステップ」がこのように称されるのは、検出器・照合・平均化器１０３およびフィルタ平均化器１０４において前述されているようにおそらく平均化されたＡＤＣ １０２からのサンプル間の逐次的な差で作動するからである。「ラン」がこのように称されるのは、検出器・照合・平均化器１０３およびフィルタ平均化器１０４において前述されているようにおそらく平均化されたＡＤＣ １０２からのサンプルの正に向かうランおよび負に向かうランを追跡するからである。図３Ａ〜３Ｄは、本明細書の他の場所に記載されているように、シングルステップ方法およびラン方法のＦＰＧＡ実施形態のため仕様としての役目を果たした一実施形態による高速パイルアップ論理１０５および低速パイルアップ論理１０６の「シングルステップ」部分および「ラン」部分の両方を具現化する機能のプログラム・ソース・コードのリストを提供する。図４Ａおよび４Ｂは、シングルステップ方法およびラン方法のためのＦＰＧＡ実施形態を設計するため使用されたプログラム論理から抽出された状態図である。図６Ａ、６Ｂおよび６Ｃは、立ち上がりおよび局所極値のいくつかの可能なパターンの略図と、本発明が、一実施形態において、これらのパターンを取り扱う方法とを図示する。４個の逐次的な局所極値は、図６Ａ〜６Ｃを通じて、それぞれＡ、Ｂ、ＣおよびＤと称される。局所最小値Ｂから局所最大値Ｃまでの中間の立ち上がりランは、本明細書中に記載されたＰｙｔｈｏｎコードでは変数「ｂｉｇｔｒｉｇ」であるトリガレベルと比較される。好ましい実施形態で利用された重大な強化は、Ｄにおいて立ち上がりに後続する局所最小値とＡにおいて立ち上がりに先行する局所最大値との間の付加的なチェックである。図７Ａおよび７Ｂは、好ましい実施形態と同じＡＤＣを使用してＳＤＤから、前述されているように捕捉された実データにおける２つのパルスのプロット図を示す。パルスの一方は、２つのＸ線のパイルアップであり、一方は類似した立ち上がり時間をもつ単一イベントである。これらの図は詳細に後述される。
【００８０】
以下の検討を通じて、「ＡＤＣサンプル」について言及する。これは、検討中の論理に与えられる逐次的なデータサンプルを意味し、データサンプルの１つずつは、検出器・照合・平均化器１０３およびフィルタ平均化器１０４の設定に応じて、ＡＤＣ １０２からのある程度の数の元のサンプルの合計または平均でもよいことが理解されるべきである。
【００８１】
ノイズを平均化するか、または、ベースライン勾配を測定するＦＩＦＯの長さと、平均化データと非平均化データとに対するスレッショルド値の比率などを設定するある種の定数が図３Ａ〜３Ｄのコード（本明細書中の他の場所に記載されているようにＰｙｔｈｏｎコード）と図４の状態図との中に現れる。ＦＰＧＡ実施形態（図）では、これらの定数はプログラマブルレジスタ値である。当業者は、本発明の本質的な性質から逸脱することなく、特有の検出器または検出器の型を適合させるため使用される特定の値が変化してもよいことがわかるであろう。
【００８２】
一般に、ソフトウェアは、３つの論理ブロック、すなわち、高速パイルアップ論理１０５、低速パイルアップ論理１０６、および、Ｐｙｔｈｏｎコード中では「カーボンフィルタ」と称されるピーク検出フィルタ１０７によって報告されたエッジ位置から時間差を取得することにより動作する。ＦＰＧＡ実施の場合、高速パイルアップ論理１０５または低速パイルアップ論理１０６によって報告されたエッジがピーク検出フィルタ１０７からのパルスの内側に収まったかどうかを判定するためにタイムスタンプの最大値信号と関連付けられたタイムスタンプに算術を実行するより、ピーク検出フィルタ１０７のスレッショルド超過論理出力を使用する方が便利であるが、当業者は、これらの方法が機能的に等価であることがわかるであろう。
【００８３】
Ｐｙｔｈｏｎ言語構文は行番号(line numbers)を含まない。しかし、図３Ａ〜３Ｄにおける実行可能な（コメントではない）行は、以下の説明をコードリストと一致させる便宜のため、行末に番号コメントが付加されている。行番号は、３０１から始まり、４１７で終わる。
【００８４】
コードの１つのバージョンは、2007年8月3日に出願され、名称が“IMPROVED EDS PILEUP REJECTION FOR LOW ENERGIES AT HIGH COUNT RATES”である米国仮出願第60/963320号において提供された。図３Ａ〜３Ｄのコードでは、仮出願におけるコードと比較して、いくつかのコメント行が落とされるか、または、変更されている。同様に、デバッグ用出力のいくつかの行、もはや使用されないコード、または、実行されない「デッドコード(dead code)」は、ソースリストを短縮し、明瞭さを改良するため、仮出願に含まれているコードバージョンから除去されている。図３Ａ〜３Ｄにおいて提供された発明の機能に重要である実行可能コードは、仮出願において提供された実行可能コードと等価である。
【００８５】
「変曲点(inflection points)」について言及するコメントは、正確な数学的用法に準拠するため「局所極大値／局所最小値(local maxima/minima)」または「局所極値(local extrema)」について言及するように変更された。実際の動作は実行可能コードから明瞭である。本明細書および図３Ａ〜３Ｄのコードにおいて使用されるような用語は、逐次的なＡＤＣサンプルの値が増加を停止し、減少を開始するサンプル、または、減少を停止し，増加を開始するサンプルを指す。
【００８６】
なお、高速パイルアップ論理１０５のための図３Ａ〜３ｄおよび４に示された論理ブロック全体は、フィルタ平均化器１０４に起因してより低い実効ＡＤＣサンプルレートで、低速パイルアップ論理１０６のため複製される。
【００８７】
図３Ａでは、行３０１は、１つの特有の実施形態による発明を実施する関数を定義する。引数「ｔｒａｃｅ」は、前述されるように元のデータレートから低下させられていることがあるＡＤＣ １０２からの入力データである。引数「ｔｒａｃｅｓｔａｒｔ」は使用されない。引数「ｃａｌｉｂ」は、５８９５ｅＶのＭｎ Ｋ−アルファＸ線における複数のＡＤＣ最下位ビット（ＬＳＢ）の数であるエネルギー・キャリブレーション因子である。引数「Ｄｅｂｕｇ」は、様々な診断出力をオンにするフラグである。引数「Ｃｅｄｇｅｓ」は、ソフトウェアの全体を通じて「カーボンフィルタ」と称されるピーク検出フィルタ１０７によって検出されたＸ線のエッジ（タイムスタンプ）を保持する配列、したがって、配列名である。
【００８８】
行３０２は、大域的パラメータを格納し、スレッショルド乗数「ｔｆａｃｔｏｒ」だけが使用される。行３０２は、後述される臨界トリガ値ｔｒｉｇおよびｂｉｇｔｒｉｇのための外部固定値（ＦＰＧＡ実施形態（図１）のレジスタにロードされる）の設定を可能にする。
【００８９】
行３０４〜３２８は、いくつかの変数および配列を初期化する。これらの変数および配列の意味は、これらが使用されるコードの行が説明されるときに必要に応じて説明される。特に、配列「ｆａｓｔｐｉｌｅｕｐｓ」は、本発明の１つの実施形態で検出されたパイルアップのためのエッジ位置を収容する。配列「ｆａｓｔｐｉｌｅｕｐｓ」にエントリを書き込むことは、図４において「パイルアップ(PILEUP)」状態に入ることと等価であり、ＦＰＧＡ実施形態（図１）における高速パイルアップ論理１０５から信号Ｐを発生する。配列「ｅｄｇｅｓ」は、ＦＰＧＡ実施形態（図１）における高速パイルアップ論理１０５からの信号Ｅに等価であるエッジ（イベント）位置を格納する。本明細書中に記載された別の実施形態では、パイルアップ信号は直接的に発生されるのではない。その代わり、この別の実施形態は、隣接エッジから分離することができる各エッジに対し信号Ｅを発生する。前述の通り、２つ以上のこのような信号Ｅがピーク検出フィルタ１０７からの「スレッショルド超過」パルス中にパルス検証論理１１７によって受信される場合、パイルアップが認識される。
【００９０】
ハードウェアフラグ「Ｈｆｌａｇ」がセットされているかどうかに依存して行３３３または３３６で設定される変数「ｔｒｉｇ」は、単一のＡＤＣサンプル差によってエッジを検出するトリガ値である。行３３３において、ｔｒｉｇは、大域的パラメータとして設定されたスレッショルド乗数「ｔｆａｃｔｏｒ」を乗じた最後の１６個の負へ向かう単一のＡＤＣサンプル差との平均に設定される。ＦＰＧＡ実施形態では、ｔｒｉｇは、行３３６のようにレジスタ値として直接的に設定される。変数「ｂｉｇｔｒｉｇ」（行３３４、または、ＦＰＧＡ実施形態（図１）におけるｔｒｉｇとは独立したレジスタ値として行３３７）は、変数「ｐｏｓｒｕｎ」に保持されたＡＤＣサンプル間の正の差の連続的なランの全積分のトリガ値である。この名前が示唆するように、「ｂｉｇｔｒｉｇ」は、通常は、ｔｒｉｇより大きい。
【００９１】
行３２８は、すべての残りのサンプルを処理する主ループを始める。行３０８〜３０９における初期化時に１によって分離された２つの並列インデックス変数ｉおよびｊは、ＡＤＣサンプルのうちの現在のペアを選択する。このループは、これらの配列変数をインクリメントする行４１５および４１６で終わる。
【００９２】
行３３１において設定され、図４の殆どの状態遷移において参照される状態変数ｄｉｆｆは、（いずれかの先行する平均化によって定義された時間メモリでの）２つの逐次的なＡＤＣサンプルの間の単一のサンプル差であり、プリアンプ信号（すなわち、ＦＰＧＡ実施形態（図１）におけるプリアンプ１０１によって出力された信号）の瞬時勾配の利用可能な最良のデジタル推定値である。「ｄｉｆｆ」の先行する値は、勾配の２次微分（変化率）をチェックするため、行３３０で変数「ｌａｓｔｄｉｆｆ」に保持され、勾配の２次微分（変化率）は、信号がＸ線から生じるシグモイド状パターンの前半を通じて立ち上がるとき、正（ｄｉｆｆ＞ｌａｓｔｄｉｆｆ）であり（図４Ａにおける「上昇(GOING UP)」状態４０７）、次に、Ｘ線から生じるシグモイド状パターンの後半に対して安定または下降である（図４Ａにおける「下降(GOING DOWN)」状態４０７）と予想される。「ｉ」によってインデックス付けされたこの対のうちの後方のＡＤＣサンプルの最新値は、行３２９で変数「ｌａｓｔｖａｌ」に格納される。この値は、パルスを検証し、定義によれば、局所最大値または最小値である勾配が符号を変える点を追跡するため使用される。
【００９３】
図３Ａ〜３Ｄのループは、図４の「待機(IDLE)」状態４０２で始まる。行３３８〜３５９および３８６〜３８９は、本明細書中に記載された実施形態の状態遷移を管理し、連続増加ランまたは連続減少ランの間を切り替え、後述されるようにエッジの最終判定を行う。
【００９４】
システムが図４Ａの状態図のどの位置で作動しているかとは無関係に、信号は、図４Ｂにおける「正(POS)」状態４０８と「負(NEG)」状態４０９との間で交番しなければならない（変化しない値を「正」状態４０８に一括する）ことと、これらの２つの状態の間の遷移は、「正」状態４０８が「負」状態４０９へ遷移する局所最大値と、その逆の局所最小値とで出現すべきであることとが直ちにわかるであろう。これらの遷移点において、ある種の状態変数は、特に、現在の局所最大値「ｎｅｇｉｎｆ」および直前の局所最大値「ｌａｓｔｎｅｇｉｎｆ」におけるＡＤＣサンプルの値は、後の使用のため維持されるべきである。
【００９５】
「正クリア(CLR POS)」状態４１０に対応する行３３８〜３４０は、負のランの開始時に正のランの高さをクリアする。図３Ａ〜３Ｄに示されたコードのバージョンでは、「正クリア」状態４１０状態は、「正」状態４０８のあらゆる反復中に通過する。このことは、不要であるが、害にならない。重要な点は、処理が局所最小値にあるかと新しい正のランの開始であるかどうかを判定するために「ｐｏｓｒｕｎ」が零であるかどうかをテストし、したがって、「ｘｒａｙｄｏｎｅ」がセットされている場合に「有効エッジ(VALID EDGE)」状態４１２に入るべきであるかどうかをテストする「負」状態４０９から「正」状態４０８への遷移である。なお、Ｐｙｔｈｏｎ構文では、数値変数に関して、零の値のテストは偽であり、あらゆる非零値のテストは真である。
【００９６】
行３４１〜３４３は、「負クリア(CLR NEG)」状態４１１のための対応する機能を実行し、負のランの高さ「ｎｅｇｒｕｎ」をクリアする。変数「ｎｅｇｒｕｎ」のクリア条件は、局所最大値を特定する「負」状態４０９から「正」状態４０８への遷移を通知するため使用される。先行の２つの局所最大値のＡＤＣサンプル値は、変数「ｎｅｇｉｎｆ」および「ｌａｓｔｎｅｇｉｎｆ」に保存される。
【００９７】
行３４４は、処理が「正」状態４０８にあるか、または、「負」状態４０９にあるかを判定する状態テストである。好ましい実施形態では、比較限界は零より僅かに低い。この目的は、立ち上がりランを僅かに優先してテストにバイアスを加えることである。ある程度のランダムノイズが各ＡＤＣサンプルに存在し、いくつかのサンプル間の差を低エネルギーＸ線に起因して立ち上がり中に負にすることがある。変数「ｔｒｉｇ」は、前述されている通り、ランダムノイズに起因して予想されるべきサンプル間の差の上限を表す。したがって、負に向かう差は、立ち上がりを終わらせる前に、変数「ｔｒｉｇ」のほんの一部分より大きくなることが必要とされ、厳密に単調増加が必要とされる場合に可能であるエネルギーより低いエネルギーのＸ線が検出されることを可能にする。さらに、立ち上がりを終わらせる負の差に最小限の大きさを必要とすることにより、パイルアップを間違って識別する危険性は、平均立ち上がり時間より遅い有効エッジが負に向かうランダムノイズ変動によって途中で中断される場合に、最小限に抑えられる。「ｂｉｇｔｒｉｇ」によって表されるエネルギー検出スレッショルドは、有効Ｘ線がパイルアップとしてこのように間違って除去される回数が有意になることを防止するため十分に大きくすることが必要である。経験的に、行３３４および３４４において使用されるように、ｂｉｇｔｒｉｇとｔｒｉｇとの比率５対４と、状態切り替えスレッショルド（−ｔｒｉｇ／８）とは、有意な間違った除去を伴うことなく、低検出スレッショルドを実現するために、組み合わせて巧く機能することがわかったが、他の値が本発明の精神から逸脱することなく使用されてもよい。
【００９８】
行３４５は、「負」状態４０９から「正」状態４０８への遷移をテストする。この遷移時に、フラグ「ｘｒａｙｄｏｎｅ」が、「下降(GOING DOWN)」状態４０７から、または、「上昇(GOING UP)」状態４０４において直接的にセットされた場合（図４Ａ）、「有効パルス」状態４０６と同一である「有効エッジ(VALID EDGE)」状態４１２になる。行３４６は、最大「ｄｉｆｆ」値が確実なロケータではない弱いエッジの最終タイムスタンプを推定するため終了時刻を用いて平均化された現在のインデックス（タイムスタンプ）を保存する。フラグ「ｘｒａｙｄｏｎｅ」がセットされている場合、行３４８はこのフラグをクリアする。行３４９は、「ｄｉｆｆ」の負の値が前述されているようにノイズトリガ「ｔｒｉｇ」の動的計算のためノイズ推定値に平均化されない期間である１０サンプル抑止時間を設定する。これは、ノイズ推定値におけるエッジからの何れかのオーバーシュートの負に向かう復元期間の計数を回避する。
【００９９】
行３５０は、簡単なラン高さテストによると間違ったトリガをもたらすことになる多数のパターンを削除することにより、本実施形態が従来技術の方法を凌ぐことを可能にさせるテストを実行する。図６Ａ〜６Ｃは、（局所最小値Ｂから局所最大値Ｃまで）テストされる立ち上がりがおおよそ同じである３つの波形の略図を示す。簡単にするため、波形の立ち上がり部分および立ち下がり部分は、直線セグメントとして描かれているが、前述の通り、立ち上がりセグメントは、小さい負のブリップを収容することがあり、立ち上がりセグメントおよび立ち下がりセグメントの両方は、一般に、ノイズ変動のため直線的ではない。
【０１００】
行３５０で、変数「ｌａｓｔｖａｌ」は、点ＤにおけるＡＤＣサンプル、すなわち、現在の局所最小値を含む。変数「ｌａｓｔｎｅｇｉｎｉｆ」は、点ＡにおけるＡＤＣサンプル、すなわち、テスト中の立ち上がりに先行する局所最小値を収容する。立ち上がり自体は、スレッショルド「ｂｉｇｔｒｉｇ」を超えることが既に判定されている。「ｌａｓｔｖａｌ」（すべての図６の略図における点Ｄ）から「ｌａｓｔｎｅｇｉｎｆ」（すべての図６軌跡における点Ａ）までの差が次にチェックされる。この差が、ノイズトリガレベル「ｔｒｉｇ」の半分より大きい場合、エッジは有効として容認される。倍率１／２は、計算の便宜上選ばれ、発明の範囲から逸脱することなく変化してもよい。しかし、ノイズ帯域は、ノイズトリガレベルの有意な部分によってシフトされているといういくつかの証拠を有することが望ましい。Ｄ−Ａに合理的に大きい最小値を有することは、同様に、上下するセグメントのジグザグ系列として現れる非常に弱いエッジ、または、遅いエッジが、別個のエッジとして間違って検出され、それによって、パイルアップとして間違って除去されることを防止する。このチェックは、Ｃ−Ｂのための検出スレッショルド「ｂｉｇｔｒｉｇ」が単一ステップのトリガ「ｔｒｉｇ」よりほんの僅かに大きくなることを許可するチェックである。
【０１０１】
図６Ａは、Ｃ−Ｂエッジが異常に大きい負に向かうノイズエクスカーションからの復元である事例を示す。エッジ前後のノイズ帯域の平均は同じである。Ｄ−Ａ差は実際には負であるため、この立ち上がりは除去される。
【０１０２】
図６Ｃは、同様に前後で平均ノイズ帯域が変化しない正に向かうスパイクを示す。同様に、Ｄ−Ａテストは不合格であり、エッジは無視される。
【０１０３】
図６Ｂは、成功したエッジ検出を図示する。テスト中のエッジの後のノイズ帯域は、エッジの前でノイズのピーク・ツー・ピーク範囲から著しくシフトし、Ｄ−Ａ差は、単一ステップのノイズトリガレベル「ｔｒｉｇ」のちょうど半分を超えるので、エッジ検出は有効であるとして容認される。
【０１０４】
テスト中のエッジより先行および後続するより多くの局所最小値および最大値が、ピーク・ツー・ピークノイズ帯域がテスト中のエッジで実際にシフトしたことを検証するために同様の形式で使用できることは、当業者に明瞭であろう。本発明の方法がいずれの固定した期間にも依存せず、よって、ＳＤＤの事例と同じように立ち上がり時間が広範に変化するエッジに動的に応答することは、同様に明瞭であろう。
【０１０５】
行３５１は、エッジのタイムスタンプを格納する（図１における高速パイルアップ論理１０５または低速パイルアップ論理１０６からＥ信号を発生する）。行３５２は、正のランの蓄積した高さを維持する。行３５３は、図４Ｂにおいて「負クリア」状態４１１に入るためにフラグ「ｃｌｅａｒｎｅｇ」をセットする。この行は、「ｉｆ ｎｏｔ ｐｏｓｒｕｎ」論理ブロックの内部に存在し、１回の遷移につき１回だけ実行できる。
【０１０６】
行３５４は、負のランを処理する論理の始まりである。負のランの高さは行３５８によって維持されるが、現在使用されていない。Ｄ−Ａ差チェックは、有効エッジを検出するために適切であることがわかった。
【０１０７】
行３５５〜３５７は、局所最大値の出現を検出し、現在（点Ｃ）および以前（点Ａ）の最大値を維持する。行３５９は、強制的に「正クリア」状態４１０へ入るためフラグ「ｃｌｅａｒｐｏｓ」をセットするが、「ｉｆ ｎｏｔ ｎｅｇｒｕｎ」論理ブロックの内側でこの機能を実行することは等価である。
【０１０８】
図４Ａに表された状態は、行３６０〜４１７によって取り扱われる。なお、Ｐｙｔｈｏｎプログラミング言語における「ｅｌｉｆ」構造は、状態を相互に排他的にするので、条件が満たされている行３６０で始まる「ｉｆ．．．ｅｌｉｆ．．．ｅｌｉｆ」テスト連鎖の最初が実行される。よって、状態は、図４における状態の時間順の進行と比べると、図３Ａ〜３Ｄのコード内では逆の順番に提示される。
【０１０９】
行３６０〜３６９は、システムが図４の「下降(GOING DOWN)」状態４０７にあるときの処理を示す。これは、主ループへ戻る前に最後の能動的な状態である。この状態は、２つの可能な終了経路、すなわち、連続的な立ち上がり中のパイルアップの直接的な検出（「パイルアップ(PILEUP)」状態４０５）、または、「有効パルス？(VALID PULSE?)」状態４０６における後のパルス妥当性チェックへの進行を有している。
【０１１０】
「下降」状態４０７では、行３６１は、現在のサンプル間の差がノイズトリガレベル「ｔｒｉｇ」より下に低下したかどうかをテストする。この差が低下した場合、プリアンプ信号の変化率は、このとき、ノイズ帯域の範囲内に入るので、「下降」状態４０７は、行３６２〜３６３で終了し、フラグ「ｘｒａｙｄｏｎｅ」がセットされ、図４Ｂにおける「有効エッジ？(VALID EDGE?)」状態４１２でもある図４Ａにおける「有効パルス？」状態４０６に入る結果を生じる。
【０１１１】
行３６４は、直接的なパイルアップが検出されたかどうかを判定する重要なチェックを行う。図３Ａ〜３Ｄに提供された実施形態では、重要な特徴は、現在の差「ｄｉｆｆ」がノイズトリガレベル「ｔｒｉｇ」より大きい差で以前の差「ｌａｓｔｄｉｆｆ」を上回るべきことである。テストが「ｔｒｉｇ」に関して条件付けられていない場合、後述の通り、パイルアップとして間違って識別された有効Ｘ線を取得する可能性がある。ＳＤＤ立ち上がり時間は、３つの逐次的な差が立ち上がりの中心の近くにあり、類似した勾配をもつ比較的低速の立ち上がり時間を考慮すると、広範に変化する可能性があることに注意を要する。ノイズは小さいランダム変位を各サンプル値に付加するので、中程度の差は、直前の差および直後の差に対して僅かに低下する可能性があり、逐次的な差がノイズレベルを超過することを必要とされない場合、間違ったパイルアップ信号を引き起こす。
【０１１２】
図７Ａおよび７Ｂは、ＳＤＤからの実際の波形の２つのプロット図を示す。水平軸目盛は単位当たり１０ナノ秒（１００ＭＨｚ ＡＤＣのサンプリング時間）であり、数字は、実時間で２．６２ミリ秒の２５６０００個のサンプルのファイル内のインデックス（タイムスタンプ）である。垂直目盛は、ＡＤＣ単位のため「ａｄｕ」と呼ばれるＡＤＣの最下位ビットである。両方のプロット図の場合、垂直目盛は１区分当たり１００ａｄｕである。
【０１１３】
図７Ａは、ＳＤＤ内のドリフト経路が平均より長い単一のＸ線からの滑らかであるが、しかし、比較的緩やかな立ち上がりを示す。囲み区域は、７個のサンプル、すなわち、７０ナノ秒を覆う。さらに、約３０ａｄｕのピーク・ツー・ピークノイズエクスカーションが囲み区域の直前にあることに注意を要する。時点７４４４０のデータ点において類似した３０ａｄｕの上向き変位を仮定する場合、これは、サンプル７４４４１とサンプル７４４４０との間に、サンプル７４４４０と７４４３９との間、または、サンプル７４４４２と７４４４１との間の何れかの差より小さい差を作ることがあり、完全にノイズのため、パイルアップのパターンに一致する。
【０１１４】
図７Ｂは、全立ち上がり時間および振幅が図７Ａの有効パルスに非常に類似しているにもかかわらず、パイルアップとして巧く検出されたパルスを示し、個々のＸ線の立ち上がり時間がかなり短くなければならないことを意味する。中央の囲み領域内の勾配は、左下の囲み領域内の勾配より著しく小さく、図４において処理を「上昇」状態４０４から「下降」状態４０７へ進ませる。次に、７３ａｄｕ／サンプルから１４２ａｄｕ／サンプルまでの右上の囲み領域内の勾配の増加、すなわち、６９ａｄｕは、図７Ａにおいて認められる３０ａｄｕのサンプル間ノイズ変動の２倍より大きいので、ノイズに起因する可能性は非常に低い。従来技術の方法は、これらの２つのパルスのうちの一方をパイルアップとして、そして、もう一方を有効として識別できないであろう。特に、図７Ｂにおける２つのパイルアップＸ線の中心（最大勾配の点）は、図７Ａの全立ち上がり時間より短い５０ナノ秒の差で分離されていることに注意すべきである。
【０１１５】
図３Ｃの行３６４ないし３６９は、パイルアップのタイムスタンプの記憶、または、高速パイルアップ論理１０５もしくは低速パイルアップ論理１０６からのＰ信号の発生と、状態変数の「上昇」状態４０４への復帰とのハウスキーピングを取り扱う。
【０１１６】
図３Ｃの行３７０〜３８１は、「上昇」状態４０４の処理を取り扱う。変数「ｍａｘｄｉｆｆ」は、現在の立ち上がりシグモイド状プリアンプエッジの間に出現した現在の最大単一サンプル差（瞬時勾配）を保持する。行３７１〜３７３は、この最大値を維持し、この最大値を指示するエッジと関連付けられたタイムスタンプを保持する。
【０１１７】
「上昇」状態４０４からの２つの可能な終了経路が存在し、そのうちの一方（後述されたうちの後者）だけが本発明に関連している。行３７４〜３７６は、現在の勾配（単一のサンプル差）がノイズトリガレベルの半分未満に低下した場合、「有効パルス？」状態４０６へ抜け出る。シングルステップ・パイルアップ・チェックは実行されない。前述されている通り、「負」状態４０９から「正」状態４０８への次の遷移を意味するフラグ「ｘｒａｙｄｏｎｅ」がセットされる。図６Ａ〜６Ｃと関連して説明されたＤ−Ａ妥当性チェックが実行される。
【０１１８】
行３７７〜３７９は、本発明（および第２の終了経路）を実施するテスト対のもう一方の部分である。テストのこの部分は、状態が「上昇」状態４０４から「下降」状態４０７へ変化するときを判定する。このテストでは、立ち上がり中に出現した最大値からのシングルステップ勾配中の下落は、ノイズトリガ「ｔｒｉｇ」より大きくなければならない。なお、行３７４は、少なくとも「ｔｒｉｇ」の１．５倍の最大差を取得しない限り、この終了経路に到達することができず、そうでなければ、第１の終了経路（前述された通り）が行われることを意味する。「下降」状態４０７に到達するため、したがって、本発明によるパイルアップ検出の可能性を有効にするための唯一の方式は、最初に条件を満たすことである。正確な倍率１．５は重要ではないが、計算上都合がよい。要点は、前述の通り、比較的高エネルギーのＸ線だけが、間違った肯定の危険なしに、これらのテストのための適当な候補である、ということである。低エネルギーＸ線は、同じパターンを提示することがあるが、本当のパイルアップではない。図７Ａおよび７Ｂの波形が捕捉される試料はＮｉ−Ａｌ合金である。図７Ａに示されたＸ線は、おそらく、７５００ｅＶ付近のニッケル Ｋ−アルファであり、図７Ｂの２つのＸ線は、おそらく、Ｎｉ Ｋ−アルファ、および、１５００ｅＶ付近のアルミニウム Ｋ−アルファである。
【０１１９】
行３７８および３７９は、「上昇」状態４０４から「下降」状態４０７までの状態の変化を取り扱う。行３８０〜３８１は、いずれの終了経路条件も満たされないが、現在の差が新しい最大値ではない場合に、何も行わない。
【０１２０】
行３８２は、「待機」状態４０２から「上昇」状態４０４へのエントリをトリガするテストである。２つの条件が満たされる必要がある。第一に、現在の差は、ノイズトリガレベル「ｔｒｉｇ」を上回る必要がある。第２のテストは、対のうちの高い方のＡＤＣサンプルが以前の局所最大値を超過することを確実にする。このことは不可欠ではないが、負に向かうノイズスパイクからの復元時の間違ったトリガを削除することにより性能を改良する。
【０１２１】
行３８３〜３８５は、「上昇」状態４０４を初期化し、最大差を現在の差に設定する。このことは、「ｍａｘｄｉｆｆ」がこの最初の使用後に決してノイズトリガレベル「ｔｒｉｇ」より小さくならないことを意味することに特に注意を要する。
【０１２２】
行３８６〜３８９は、「弱い上昇(GOING UP WEAK)」状態４０３をトリガする。これは、（本明細書中の他の場所に記載されているように）正のランの累積高さが、シングルステップ差がノイズトリガ「ｔｒｉｇ」より大きいことを必要とすることなく、「ｂｉｇｔｒｉｇ」を超える場合、「上昇」状態４０４へのエントリを引き起こす。本発明のための重要な行は、「ｍａｘｄｉｆｆ」をリセットしてノイズトリガ「ｔｒｉｇ」に等しくする行３８９である。これは、「上昇」状態４０４が「下降」状態４０７に入ることを防止し、よって、おそらく、「ｔｒｉｇ」に等しい「ｍａｘｄｉｆｆ」を用いて行３７１におけるテストを満たすことにより、シングルステップ差が「ｔｒｉｇ」を超えることが示されない限り、本発明によるパイルアップ検出を可能にする。このように、本明細書中に記載された連続ランの実施形態と、シングルステップでトリガされる実施形態とは、互いに干渉することが防止される。
【０１２３】
行３９０〜４００は、プリアンプ１０１におけるリセットの発生を検出する。これは、負の単一サンプル差がトリガレベル「ｔｒｉｇ」の１０倍を超えるように、出力を急速に低下させる。行３９１〜３９３は、リセット中と、その後の指定された期間に処理を抑止する。行３９４〜４００は、状態変数を再初期化する。
【０１２４】
行４０４〜４１４は、Mottへの米国特許第5393982号において教示された方法に類似したノイズを動的に推定する手段として、リセットまたは検出されたエッジに近接した指定された期間を除外して、ＡＤＣデータ内の負の単一サンプル差１６エントリの移動合計を維持する。具体的に、負および正のエクスカーションは、リセットおよびＸ線からのエッジがない場合に、統計的に等しくなるべきであるが、正のエクスカーションの平均は、検出されていない非常に低エネルギーのＸ線によって上方へバイアスされることがある。
【０１２５】
行４１５および４１６は、プリアンプ１０１からの捕捉された波形内のすべてのサンプルの中を並列に進む。ＦＰＧＡ実施形態では、処理ループは、リアルタイムで連続的に動作し、電源投入時に限り初期化されるので、ファイルセグメントの先頭および最後で境界条件を取り扱う必要がない。
【０１２６】
図８は、P.Lechnerら、“Silicon drift detectors for high resolution room temperature X-ray spectroscopy”、Nucl.Instr.andMeth.1996;A 377、pp.346-351によって記載されているようにセンサ上でリソグラフィ内に組み込まれた以下の特性、すなわち、（ｉ）約１０平方ミリメートルの能動的な領域、および、（ｉｉ）プリアンプ１０１の第１の電解効果トランジスタ（ＦＦＴ）段をもつＳＤＤのための典型的なパルス対分解時間およびエネルギー検出スレッショルドを用いて、全体的なシステムの予想されるパイルアップ性能を要約する。列挙された特定の数字は普遍的ではないが、異なる検出器の型および構造とともに変化する。しかし、これらの数字は、検出器の小さいサンプル上で測定された実際の性能を合理的に表している。
【０１２７】
上方の波形軌跡は、プリアンプ１０１からの波形セグメントの理想的な表現であり、いくつかのパイルアップ状況を図示する。右端は、非常に低エネルギーのＸ線ステップの拡大図である。矢印は様々なステップの位置を示している。非常に大きいステップは、図７Ｂに示されているように、本発明の方法だけによって検出することができる単一Ｘ線からのステップの立ち上がり時間範囲内の接近したパイルアップである。
【０１２８】
波形軌跡の下には、順番にこれらのパルス対分解時間およびエネルギースレッショルドの予想範囲と共に、様々なパイルアップおよびエッジ検出論理ブロックからの予想検出信号がある。ピーク検出フィルタ１０７は、高速パイルアップ論理１０５によって間違って報告されているが、ピーク検出フィルタ１０７の出力がスレッショルドを超過しないため除去された時点Ｓにおけるスパイクを除いて、すべてのエッジを検出する。非常に低エネルギーのＸ線のための最良分解時間は、最小検出可能エネルギー２００ｅＶに対し約３５０〜４００ナノ秒でもよい。低い方の検出スレッショルドが、たとえば、１８５ｅＶのホウ素、または、さらに、１０９ｅＶのベリリウムのため必要とされる場合、積分時間はより長くされる必要があり、分解時間は実質的に増加することになる。しかし、ピーク検出フィルタは、すべての他の論理ブロックによって見逃される非常に低エネルギーのＸ線を右端で検出する。
【０１２９】
高速パイルアップ論理１０５は、検出器の立ち上がり時間に依存して最良分解時間５０ないし１００ナノ秒を有している。本明細書中に記載されたシングルステップ方法は、約２．５ｋｅＶエネルギーより上で有効であり、一方、本明細書中に記載された連続ラン方法は、６００〜９００ｅＶ程度に達することができる。高速パイルアップ論理は、時点Ｌにおいて低エネルギーＸ線を見逃す。
【０１３０】
高速パイルアップ論理１０５と同一であるが、フィルタ平均化器１０４において平均化されたデータに低い方の実効レートで作用する低速パイルアップ１０６は、Ｌの適度に低いエネルギーのＸ線を巧く検出するが、おおよそ約２倍の長さの最良分解時間８０〜２００ナノ秒を有している。低速パイルアップのシングルステップ方法は、ちょうど２ｋｅＶまで低下したＸ線を検出することができ、そして、低速パイルアップの連続ラン方法は、優れた効率で５００ｅＶの酸素Ｘ線を検出することができる。
【０１３１】
全体的に、これらの結果は、検討中のエネルギー対に依存して、従来技術の方法を使用して既存のシステムによって示された分解時間よりおよそ２倍ないし５倍の程度で優れている。
【０１３２】
発明の好ましい実施形態が前述の通り説明され、図示されているが、これらの好ましい実施形態は、発明の例示であり、限定として見なされるべきでないことが理解されるべきである。付加、削除、置換、および、他の変形は、本発明の精神または範囲から逸脱することなくなされることができる。したがって、発明は、以上の説明によって限定されるものとして見なされるべきでなく、特許請求の範囲だけによって限定される。
【特許請求の範囲】
【請求項１】
エネルギー分散型放射線分光分析システムのプリアンプの出力信号からパイルアップを検出する方法であって、エネルギー分散型放射線分光分析システムのフィルタが出力信号に応答して第１のパルスを発生し、前記エネルギー分散型放射線分光分析システムが完全な効率のエネルギーを有する１又は複数の高速チャンネルを有し、少なくとも前記完全な効率のエネルギーを有するエネルギー分散型放射線分光分析システムによって受信された実質的にすべての光子が検出されることを含んでおり、
前記第１のパルスが前記フィルタの最小検出可能スレッショルドエネルギーを超える期間であるスレッショルド超過期間を測定すること、
前記第１のパルスが前記フィルタの前記最小検出可能スレッショルドを超える間に前記１又は複数の高速チャンネルが何ら検出を行っていないことを判定すること、
前記判定に応答して、前記スレッショルド超過期間が、前記エネルギー分散型放射線分光分析システムによって受信されている前記完全な効率のエネルギーに等しいエネルギーを有する単一の光子に応答して前記フィルタによって出力されることになる第２のパルスの期間である最長予想パルス期間を超える場合に、パイルアップを断定すること、を含む方法。
【請求項２】
前記最長予想パルス期間を計算することをさらに含む、請求項１に記載の方法。
【請求項３】
前記１又は複数の高速チャンネルは、複数の高速チャンネルを含み、前記完全な効率のエネルギーは、最高スレッショルドエネルギーを有する前記高速チャンネルのうちの特有の１つの高速チャンネルのスレッショルドエネルギーによって判定される、請求項１に記載の方法。
【請求項４】
請求項１に記載の方法を実行することができるパルスプロセッサ。
【請求項５】
前記エネルギー分散型放射線分光分析システムはＸ線分光分析システムであり、前記光子はＸ線である、請求項１に記載の方法。
【請求項６】
前記エネルギー分散型放射線分光分析システムはガンマ線分光分析システムであり、前記光子はガンマ線である、請求項１に記載の方法。
【請求項７】
エネルギー分散型放射線分光分析システムであって、
入射光子を、電流パルスを含む出力に変換する検出器と、
前記検出器の前記出力を、電圧信号を含むプリアンプ出力信号に変換するプリアンプと、
前記プリアンプの出力信号に応答して第１のパルスを発生するフィルタ、及び完全な効率のエネルギーを有する１又は複数の高速チャンネルを有するパルスプロセッサと、を具え、
少なくとも前記完全な効率のエネルギーを有するエネルギー分散型放射線分光分析システムによって受信された実質的にすべての光子が検出され、
前記パルスプロセッサは、
前記第１のパルスが前記フィルタの最小検出可能スレッショルドエネルギーを超える期間であるスレッショルド超過期間を測定し、
前記第１のパルスが前記フィルタの前記最小検出可能スレッショルドを超える間に、前記１つ以上の高速チャンネルが何ら検出を行っていないことを判定し、
前記１又は複数の高速チャンネルが何ら検出を行っていないという判定に応答して、前記スレッショルド超過期間が、前記エネルギー分散型放射線分光分析システムによって受信されている前記完全な効率のエネルギーに等しいエネルギーを有する単一の光子に応答して前記フィルタによって出力されることになる第２のパルスの期間である最長予想パルス期間を超える場合に、パイルアップを断定することができる、エネルギー分散型放射線分光分析システム。
【請求項８】
前記パルスプロセッサは、前記最長予想パルス期間を計算することができる、請求項７に記載のエネルギー分散型放射線分光分析システム。
【請求項９】
前記１又は複数の高速チャンネルは複数の高速チャンネルを含み、前記完全な効率のエネルギーは、最高スレッショルドエネルギーを有する前記高速チャンネルのうちの特有の１つの高速チャンネルのスレッショルドエネルギーによって判定される、請求項７に記載のエネルギー分散型放射線分光分析システム。
【請求項１０】
前記エネルギー分散型放射線分光分析システムはＸ線分光分析システムであり、前記光子はＸ線である、請求項７に記載のエネルギー分散型放射線分光分析システム。
【請求項１１】
前記エネルギー分散型放射線分光分析システムはガンマ線分光分析システムであり、前記光子はガンマ線である、請求項７に記載のエネルギー分散型放射線分光分析システム。
【請求項１】
エネルギー分散型放射線分光分析システムのプリアンプの出力信号からパイルアップを検出する方法であって、エネルギー分散型放射線分光分析システムのフィルタが出力信号に応答して第１のパルスを発生し、前記エネルギー分散型放射線分光分析システムが完全な効率のエネルギーを有する１又は複数の高速チャンネルを有し、少なくとも前記完全な効率のエネルギーを有するエネルギー分散型放射線分光分析システムによって受信された実質的にすべての光子が検出されることを含んでおり、
前記第１のパルスが前記フィルタの最小検出可能スレッショルドエネルギーを超える期間であるスレッショルド超過期間を測定すること、
前記第１のパルスが前記フィルタの前記最小検出可能スレッショルドを超える間に前記１又は複数の高速チャンネルが何ら検出を行っていないことを判定すること、
前記判定に応答して、前記スレッショルド超過期間が、前記エネルギー分散型放射線分光分析システムによって受信されている前記完全な効率のエネルギーに等しいエネルギーを有する単一の光子に応答して前記フィルタによって出力されることになる第２のパルスの期間である最長予想パルス期間を超える場合に、パイルアップを断定すること、を含む方法。
【請求項２】
前記最長予想パルス期間を計算することをさらに含む、請求項１に記載の方法。
【請求項３】
前記１又は複数の高速チャンネルは、複数の高速チャンネルを含み、前記完全な効率のエネルギーは、最高スレッショルドエネルギーを有する前記高速チャンネルのうちの特有の１つの高速チャンネルのスレッショルドエネルギーによって判定される、請求項１に記載の方法。
【請求項４】
請求項１に記載の方法を実行することができるパルスプロセッサ。
【請求項５】
前記エネルギー分散型放射線分光分析システムはＸ線分光分析システムであり、前記光子はＸ線である、請求項１に記載の方法。
【請求項６】
前記エネルギー分散型放射線分光分析システムはガンマ線分光分析システムであり、前記光子はガンマ線である、請求項１に記載の方法。
【請求項７】
エネルギー分散型放射線分光分析システムであって、
入射光子を、電流パルスを含む出力に変換する検出器と、
前記検出器の前記出力を、電圧信号を含むプリアンプ出力信号に変換するプリアンプと、
前記プリアンプの出力信号に応答して第１のパルスを発生するフィルタ、及び完全な効率のエネルギーを有する１又は複数の高速チャンネルを有するパルスプロセッサと、を具え、
少なくとも前記完全な効率のエネルギーを有するエネルギー分散型放射線分光分析システムによって受信された実質的にすべての光子が検出され、
前記パルスプロセッサは、
前記第１のパルスが前記フィルタの最小検出可能スレッショルドエネルギーを超える期間であるスレッショルド超過期間を測定し、
前記第１のパルスが前記フィルタの前記最小検出可能スレッショルドを超える間に、前記１つ以上の高速チャンネルが何ら検出を行っていないことを判定し、
前記１又は複数の高速チャンネルが何ら検出を行っていないという判定に応答して、前記スレッショルド超過期間が、前記エネルギー分散型放射線分光分析システムによって受信されている前記完全な効率のエネルギーに等しいエネルギーを有する単一の光子に応答して前記フィルタによって出力されることになる第２のパルスの期間である最長予想パルス期間を超える場合に、パイルアップを断定することができる、エネルギー分散型放射線分光分析システム。
【請求項８】
前記パルスプロセッサは、前記最長予想パルス期間を計算することができる、請求項７に記載のエネルギー分散型放射線分光分析システム。
【請求項９】
前記１又は複数の高速チャンネルは複数の高速チャンネルを含み、前記完全な効率のエネルギーは、最高スレッショルドエネルギーを有する前記高速チャンネルのうちの特有の１つの高速チャンネルのスレッショルドエネルギーによって判定される、請求項７に記載のエネルギー分散型放射線分光分析システム。
【請求項１０】
前記エネルギー分散型放射線分光分析システムはＸ線分光分析システムであり、前記光子はＸ線である、請求項７に記載のエネルギー分散型放射線分光分析システム。
【請求項１１】
前記エネルギー分散型放射線分光分析システムはガンマ線分光分析システムであり、前記光子はガンマ線である、請求項７に記載のエネルギー分散型放射線分光分析システム。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７Ａ】
【図７Ｂ】
【図８】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７Ａ】
【図７Ｂ】
【図８】
【公表番号】特表２０１１−５３００６７（Ｐ２０１１−５３００６７Ａ）
【公表日】平成２３年１２月１５日（２０１１．１２．１５）
【国際特許分類】
【出願番号】特願２０１１−５２１２３３（Ｐ２０１１−５２１２３３）
【出願日】平成２１年７月２８日（２００９．７．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０５１９１３
【国際公開番号】ＷＯ２０１０／０１４５７６
【国際公開日】平成２２年２月４日（２０１０．２．４）
【出願人】（５１００２９８３０）パルセータ，エルエルシー (4)
【氏名又は名称原語表記】ＰＵＬＳＥＴＯＲ，ＬＬＣ
【Ｆターム（参考）】
【公表日】平成２３年１２月１５日（２０１１．１２．１５）
【国際特許分類】
【出願日】平成２１年７月２８日（２００９．７．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０５１９１３
【国際公開番号】ＷＯ２０１０／０１４５７６
【国際公開日】平成２２年２月４日（２０１０．２．４）
【出願人】（５１００２９８３０）パルセータ，エルエルシー (4)
【氏名又は名称原語表記】ＰＵＬＳＥＴＯＲ，ＬＬＣ
【Ｆターム（参考）】
[ Back to top ]