クーロンカウンタおよび電子情報機器
【課題】２次電池の充放電量（クーロン量）の積算を内部で行うことができ、任意のタイミングで積算したクーロン量を読み出すことができ、回路規模の縮小を可能とした低コスト化が見込めるクーロンカウンタを得る。
【解決手段】検出抵抗の両端に生じる電位差を入力電圧とし、該入力電圧に比例したカウント値を出力するクーロンカウンタ１００ａにおいて、該入力電圧を入力信号とし、該入力電圧に応じたデューティー比を有するパルス信号を出力デルタ−シグマ・モジュレータ１００と、クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがハイレベルであるときカウントアップし、該クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがローレベルであるときカウントダウンするアップダウン・カウンタ１０１とを備えた。
【解決手段】検出抵抗の両端に生じる電位差を入力電圧とし、該入力電圧に比例したカウント値を出力するクーロンカウンタ１００ａにおいて、該入力電圧を入力信号とし、該入力電圧に応じたデューティー比を有するパルス信号を出力デルタ−シグマ・モジュレータ１００と、クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがハイレベルであるときカウントアップし、該クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがローレベルであるときカウントダウンするアップダウン・カウンタ１０１とを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クーロンカウンタおよび電子情報機器に関し、特に、回路規模の縮小を可能としたクーロンカウンタ、およびこのようなクーロンカウンタを搭載した電子情報機器に関するものである。
【背景技術】
【０００２】
従来から、ノート型パソコン（ＰＣ）、携帯電話やゲーム機等の２次電池を用いるモバイル機器の分野では、使用中の２次電池の電池残量を検出するために電池残留検出装置を有するものが広く利用されている。
【０００３】
この電池残留検出装置は、クーロンカウンタとも呼ばれ、検出抵抗（センス抵抗）を流れる充放電の電流を電圧に変換し、変換された電圧値を基に２次電池の電池残量を検知するものである。
【０００４】
図１０は、例えば、特許文献１に開示のクーロンカウンタを説明する図であり、クーロンカウンタとその適用対象となるシステムとの関係を概念的に示している。
【０００５】
このクーロンカウンタ２００の適用対象となるシステムＳは、例えば、ノート型パソコン、携帯電話又はゲーム機等の電子機器である。このようなシステムＳには、例えば、リチウムイオン電池等の充放電可能な２次電池が着脱可能に装着されている。
【０００６】
このクーロンカウンタ２００は、検出抵抗（以下、センス抵抗）Ｒｓと、センス抵抗の両端に生じる電位差を入力電圧とし、この入力電圧に比例したカウント値を出力するＩＣ部５０とを備えている。ここで、センス抵抗Ｒｓは２次電池に流れ込む又は２次電池から流れ出す電流（即ち、充放電の電流）を検出するための抵抗素子であり、その一端が例えばシステムＳ側の２次電池に接続され、その他端が例えば接地電位に接続されている。
【０００７】
また、ＩＣ部５０には２つの入力端子Ｖｉｎ+、Ｖｉｎ−が設けられており、これら入力端子Ｖｉｎ+、Ｖｉｎ−がそれぞれセンス抵抗Ｒｓの両端に接続されている。従って、センス抵抗Ｒｓに充放電の電流が流れると、電流の向きと大きさに応じて入力端子Ｖｉｎ+、Ｖｉｎ−間に電位差（即ち、入力電圧）が生じる。つまり、センス抵抗Ｒｓにより、充放電の電流が入力電圧に変換される。そして、この入力電圧に比例して、ＩＣ部５０から例えば１３ビットのカウント値が出力される。
【０００８】
図１１は、上記ＩＣ部５０の構成例を示すブロック図である。
【０００９】
上記クーロンカウン２００を構成するＩＣ部５０は、例えば、スイッチＡ１、Ａ２、Ｂ１、Ｂ２、Ｃ１、Ｃ２、Ｄ１、Ｄ２、Ｓ１、Ｓ２、Ｒ１、Ｒ２、Ｉ１、Ｉ２と、サンプリング容量Ｃｓ１、Ｃｓ２と、積分容量Ｃｉ１、Ｃｉ２と、全差動入力オペアンプ１と、基準電圧発生回路（以下、ＶＲＥＦ回路）３と、コンパレータ５と、ロジック回路１０と、を備えている。
【００１０】
つまり、このＩＣ部５０では、サンプリング容量Ｃｓ１の入力側電極はスイッチＡ１を介して入力端子Ｖｉｎ+に接続されると共に、スイッチＢ１を介して入力端子Ｖｉｎ−に接続されている。また、この入力側電極はスイッチＣ１を介してＶＲＥＦ回路３のＸ端子に接続されると共に、スイッチＤ１を介してＶＲＥＦ回路３のＹ端子に接続されている。また、上記サンプリング容量Ｃｓ１の出力側電極は全差動入力オペアンプ１の正（＋）入力端子に接続されると共に、スイッチＳ１を介してコモン電圧（以下、ＶＣＭ）に接続されている。なお、ＶＣＭは例えば１Ｖである。
【００１１】
また、上記ＩＣ部５０では、サンプリング容量Ｃｓ２の入力側電極はスイッチＡ２を介して入力端子Ｖｉｎ−に接続されると共に、スイッチＢ２を介して入力端子Ｖｉｎ+に接続されている。また、このサンプリング容量Ｃｓ２の入力側電極はスイッチＤ２を介してＶＲＥＦ回路３のＸ端子に接続されると共に、スイッチＣ２を介してＶＲＥＦ回路３のＹ端子に接続されている。また、サンプリング容量Ｃｓ２の出力側電極は全差動入力オペアンプ１の負（−）入力端子に接続されると共に、スイッチＳ２を介してコモン電圧（ＶＣＭ）に接続されている。
【００１２】
なお、これらスイッチＡ１、Ａ２、Ｂ１、Ｂ２、Ｃ１、Ｃ２、Ｄ１、Ｄ２、Ｓ１、Ｓ２、Ｒ１、Ｒ２、Ｉ１、Ｉ２は、例えば、ＭＯＳ電界効果トランジスタからなり、そのオン・オフはロジック回路１０から出力される制御信号により行われる。
【００１３】
また、上記ＩＣ部５０では、積分容量Ｃｉ１の入力側電極が全差動入力オペアンプ１の正入力端子に接続されると共に、その出力側電極がスイッチＩ１を介して全差動入力オペアンプ１の負出力端子に接続されている。積分容量Ｃｉ２の入力側電極が全差動入力オペアンプ１の負入力端子に接続されると共に、その出力側電極がスイッチＩ２を介して全差動入力オペアンプ１の正出力端子に接続されている。さらに、積分容量Ｃｉ１、Ｃｉ２の両端には放電用のスイッチＲ１、Ｒ２がそれぞれ接続されている。
【００１４】
全差動入力オペアンプ１の負出力端子及び正出力端子はそれぞれコンパレータ５に接続されており、負出力端子側の電位Ｖｏｕｔ−がコンパレータ５の入力端子Ｉｎ＋に入力され、正出力端子側の電位Ｖｏｕｔ+がコンパレータ５の入力端子Ｉｎ−に入力されるようになっている。さらに、コンパレータ５はロジック回路１０に接続され、コンパレータ５の出力端子Ｑから出力される非反転信号（信号Ｑ）と、コンパレータ５の出力端子ＱＢから出力される反転信号（信号ＱＢ）とがそれぞれロジック回路１０に入力されるようになっている。また、図示しないが、発振回路もロジック回路１０に接続されており、発振回路で生成されるクロック（ＣＬＯＣＫ）信号がロジック回路１０に入力されるようになっている。
【００１５】
図１２は、上記ロジック回路１０の構成例を示すブロック図である。
【００１６】
このロジック回路１０は、内部カウンタ１１と、分周器１３と、更新パルス発生器１５と、電流測定レジスタ（ＣＭＲ：ＣｕｒｒｅｎｔＭｅａｓｕｒｅｍｅｎｔ Ｒｅｇｉｓｔｏｒ）１７と、演算回路１８と、積算電流レジスタ（ＡＣＲ：Ａｃｃｕｍｕｌａｔｅｄ Ｃｕｒｒｅｎｔ Ｒｅｇｉｓｔｏｒ）１９とを備える。電流測定レジスタ（ＣＭＲ）１７と積算電流レジスタ（ＡＣＲ）１９は、例えば、それぞれが複数個のフリップフロップからなるレジスタである。
【００１７】
図１２に示すように、内部カウンタ１１には、図示しない発振回路で生成されたクロック（ＣＬＯＣＫ）信号と、分周器１３によりＣＬＯＣＫ信号が例えば２分周された（即ち、パルス幅が２倍に調整された）分周信号ＣｌｋＤｉｖ１と、ＣＬＯＣＫ信号を基に更新パルス発生器１５で生成されたレジスタ更新パルス（以下、更新パルス）と、コンパレータ５（図１１参照）から出力される信号Ｑ、ＱＢが入力されるようになっている。
【００１８】
さらに、内部カウンタ１１は、少なくとも２つ以上の出力端子を有し、第１の端子は電流測定レジスタ（ＣＭＲ）１７に接続され、第２の端子は演算回路１８を介して積算電流レジスタ（ＡＣＲ）１９に接続されている。
【００１９】
ここで、電流測定レジスタ（ＣＭＲ）１７は、更新パルスが入力されたときに内部カウンタ１１から出力される内部カウント値を「１回変換時間当たりのカウント値」として保持すると共に、その保持する値を外部に出力するようになっている。また、演算回路１８は、更新パルスが入力されたときに内部カウンタ１１から出力される内部カウント値に所定の演算処理を行って演算値を出力する。ＡＣＲ１９は、この演算値を順次積算して「単位時間当たりのカウント値」を保持すると共に、その保持する値を外部に出力するようになっている。なお、「１回変換時間当たりのカウント値」、「単位時間当たりのカウント値」は、その両方とも２次電池の充放電状態を示すデータである。
【００２０】
次に、クーロンカウンタの動作例について説明する。
【００２１】
図１３は、クーロンカウンタが有するスイッチ等の動作例を示すタイミングチャートである。
【００２２】
図１３において、「ＣＬＫＲ」は図１１に示したスイッチＲ１、Ｒ２のクロック動作を示し、「ＣＬＫＡ」はスイッチＡ１、Ａ２のクロック動作を示し、「ＣＬＫＢ」はスイッチＢ１、Ｂ２のクロック動作を示し、「ＣＬＫＣ」はスイッチＣ１、Ｃ２のクロック動作を示し、「ＣＬＫＤ」はスイッチＤ１、Ｄ２のクロック動作を示し、「ＣＬＫＳ」はスイッチＳ１、Ｓ２のクロック動作を示し、「ＣＬＫＩ」はスイッチＳ１、Ｓ２のクロック動作を示す。また、「ＥＮ」はコンパレータ５に入力される、出力制御信号（Ｅｎａｂｌｅ）を示す。
【００２３】
まず、Ｔｉｍｉｎｇ（タイミング）１では、スイッチＲ１、Ｒ２がオンとなり、積分容量Ｃｉ１、Ｃｉ２の電荷が放電される。これにより、積分容量の蓄積電荷は０（ゼロ）となる。なお、この放電操作は、クーロンカウンタによるカウント動作の開始前、即ち、リセット時にのみ行われる。
【００２４】
次に、Ｔｉｍｉｎｇ２では、スイッチＡ１、Ａ２、Ｓ１、Ｓ２がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧のサンプリング動作が行われる。
【００２５】
次に、Ｔｉｍｉｎｇ３では、スイッチＢ１、Ｂ２、Ｉ１、Ｉ２がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧の積分動作が行われる。
【００２６】
次に、Ｔｉｍｉｎｇ４では、スイッチＣ１、Ｃ２、Ｓ１、Ｓ２がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧のサンプリング動作が行われる。
【００２７】
次に、Ｔｉｍｉｎｇ５では、スイッチＤ１、Ｄ２、Ｉ１、Ｉ２がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧の積分動作が行われる。
以降は、Ｔｉｍｉｎｇ２〜４の動作を繰り返し行って、入力電圧をコンパレータ５により信号Ｑ，ＱＢに変換し、コンパレータ５からは、信号Ｑ，ＱＢとして、入力電圧の大きさに応じたデューティー比を有する相補的なパルス信号が出力される。
【００２８】
具体的には、例えば、検出抵抗に電流が流れていない状態では、信号Ｑのデューティ比は５０％となり、放電状態では、電流量に応じてデューティー比が５０％より大きな値となり、一方、放電状態では、電流量に応じてデューティー比が５０％より小さな値となる。
【００２９】
図１４は、上記コンパレータ５から出力される信号Ｑ，ＱＢをロジック回路１０でカウントする方法を説明する図である。
【００３０】
図１４において、分周信号ＣｌｋＤｉｖ１の１周期は例えば１０２μｓｅｃ（≒０．８ｓｅｃ／８１９２、８１９２＝２１３）に設定されている。また、更新パルスの１周期は例えば０．８ｓｅｃ（≒３６００ｓｅｃ／４０９６、４０９６＝２１２）に設定されており、１時間当たり約２１２回更新パルスが出力される。
【００３１】
図１４において、内部カウンタ１１は、ＣｌｋＤｉｖ１がＬＯＷ（ロウ）で、且つ、ＣＬＯＣＫ信号が立ち下がるときに、信号Ｑの入力があれば＋１をカウントし、信号ＱＢの入力があれば−１をカウントする。そして、更新パルスの入力のタイミングで、内部カウンタ１１は信号Ｑ，ＱＢを足した値（以下、内部カウント値）をＣＭＲ１７とＡＣＲ１９の両方に向けて出力すると共に、内部カウント値をゼロ（０）にリセットする。
【００３２】
例えば、図１１（ｂ）では、更新パルスが入力されたときの内部カウント値の一例として６７２６を記載しているが、この内部カウント値（６７２６）がＣＭＲ１７とＡＣＲ１９の両方に向けて同時に出力される。
【００３３】
なお、かりに、更新パルスが入力されてから次の更新パルスが入力されるまでの間に信号Ｑのみが内部カウンタ１１に入力された場合は、内部カウント値は例えば８１９２となる。その逆に、信号ＱＢのみが内部カウンタ１１に入力された場合は内部カウント値は例えば−８１９２となる。
【００３４】
上記のように、内部カウント値（６７２６）がＣＭＲ１７とＡＣＲ１９の両方に向けて同時に出力されると、ＣＭＲ１７では、この内部カウント値を「１回変換時間当たりのカウント値」として保持する。ここで、１回変換時間とは、更新パルスが入力されてから次の更新パルスが入力されるまでの時間（即ち、更新パルスの１周期）のことである。
【００３５】
また、ＡＣＲ１９に向けて出力される内部カウント値（６７２６）は、演算回路１８によって演算処理されてからＡＣＲ１９に入力される。例えば、内部カウント値（６７２６）は演算回路によって４０９６（＝２１２）で割り算され、小数点以下を切り捨てた値（例えば、整数１）がＡＣＲ１９に入力される。そして、ＡＣＲ１９は、更新パルスが入力されるたびに、このような整数値を足して「単位時間当たりのカウント値」として保持する。ここで、単位時間は任意に設定可能な時間であり、例えば、１回変換時間×４０９６回（≒０．８ｓｅｃ×４０９６≒１ｈｏｕｒ）である。ＡＣＲ１９により保持される「単位時間当たりのカウント値」は、単位時間当たりの充放電量を示しており、この値は外部に出力される。
【００３６】
そして、更新パルス毎の、上記１回変換時間当たりのカウント値を加算することで、更新パルスの回数に相当する時間に測定された充放電量が得られる。
【先行技術文献】
【特許文献】
【００３７】
【特許文献１】特開２００９−１９２４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００３８】
ところで、特許文献１に開示された電池残留検出装置（クーロンカウンタ）では、上記のとおり、分周器の出力や更新パルスのタイミングで、デジタ−シグマ・モジュレータからの出力値が保持されるようになっており、つまり分周器の出力に基づいて得られる単位時間当たりのカウント値（つまり、単位時間当たりの電流量）と、更新パルス発生器の出力に基づいて得られる１回変換時間当たりのカウント値（電流量の測定時間）とを用いて消費あるいは充電された電流量を計算しており、このため、上記の従来例では、電池残量を算出するために分周器や更新パルス発生器が必要であり、少なくともその分だけ回路規模が大きくなってしまうという問題があった。
【００３９】
また、上述した従来の電池残留検出装置では、一定時間毎に、デジタ−シグマ・モジュレータの出力から変換されたカウント値に基づいてクーロン量を判定しているため、任意のタイミングでクーロン値（電流量）を把握することができず、さらに、ロジックＩＣの内部カウンタからカウント値を読み出して、該カウント値に対応するクーロン量（電流量）を加算しているため、カウンタ値を読み出すことができない場合は、クーロン量を加算することができない。
【００４０】
本発明は上記のような問題点を解決するためになされたものであり、２次電池の充放電量（クーロン量）の積算を内部で行うことができ、任意のタイミングで積算したクーロン量を読み出すことができ、回路規模の縮小を可能とした低コスト化が見込めるクーロンカウンタ及びこのようなクーロンカウンタを用いた電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００４１】
本発明に係るクーロンカウンタは、検出抵抗の両端に生じる電位差を入力電圧とし、該入力電圧に比例したカウント値を出力するクーロンカウンタであって、該入力電圧を入力信号とし、該入力電圧に応じたデューティー比を有するパルス信号を出力デルタ−シグマ・モジュレータと、クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがハイレベルであるときカウントアップし、該クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがローレベルであるときカウントダウンするアップダウン・カウンタとを備えたものであり、そのことにより上記目的が達成される。
【００４２】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタに入ったクロック信号の数をカウントするカウンタ回路を備えていることが好ましい。
【００４３】
本発明は、上記クーロンカウンタにおいて、前記検出抵抗をショートするスイッチを備えていることが好ましい。
【００４４】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウント値に任意の値を足し算する足し算回路を備えていることが好ましい。
【００４５】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウント値から任意の値を引き算する引き算回路を備えていることが好ましい。
【００４６】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウント値に任意の値を掛け算する掛け算回路と、前記掛け算回路により得られた掛け算値を記憶する記憶回路とを備えていることが好ましい。
【００４７】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウント値を任意の値で割り算する割り算回路と、前記割り算回路により得られた割り算値を記憶する記憶回路とを備えていることが好ましい。
【００４８】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウンタ値を任意のタイミングで保持する記憶回路を備えていることが好ましい。
【００４９】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタのカウンタ値をリセットするリセット回路を備えていることが好ましい。
【００５０】
本発明は、上記クーロンカウンタにおいて、前記デルタ−シグマ・モジュレータは、入力信号として差動信号を受ける入力端子を有することが好ましい。
【００５１】
本発明は、上記クーロンカウンタにおいて、前記デルタ−シグマ・モジュレータは、その動作モードをスタンバイモードに切り替えるスタンバイ回路を備えていることが好ましい。
【００５２】
本発明に係る電子情報機器は、所定の回路動作を行う機能回路と、該機能回路を駆動する２次電池とを備えた電子情報機器であって、該２次電池の残量を検出する残量検出部を有し、該残量検出回路は、請求項１に記載のクーロンカウンタを有しており、そのことにより上記目的が達成される。
【００５３】
次に本発明の作用について説明する。
【００５４】
本発明においては、検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにおいて、前記入力電圧を入力信号とするデルタ−シグマ・モジュレータと、アップダウン・カウンタを備え、アップダウン・カウンタでは、デルタ−シグマ・モジュレータの出力である、アップとダウンの切り替え信号により、例えば、クロック毎にデルタ−シグマ・モジュレータの出力がＨｉｇｈの時は＋１カウントされ、Ｌｏｗ時は−１カウントされる。
【００５５】
このような構成によれば、アップダウン・カウンタのカウント値から、検出抵抗を流れる電流量を把握することができる。従って、例えば、検出抵抗の一端が２次電池に接続されている場合は、検出抵抗を流れる充放電の電流量をカウント値から把握することができる。
【００５６】
また、アップダウン・カウント回路のカウント値は検出抵抗の両端に生じる電位差（即ち、入力電圧）に比例した数であり、検出抵抗を流れる電流に比例した数である。従って、分周器や更新パルス発生器は不要であり、回路規模の縮小が可能である。
【００５７】
本発明においては、クーロンカウンタにおいて、アップダウン・カウンタに入ったクロック信号をカウントするカウンタ回路を備えているので、クロック信号をカウントするカウンタ回路回路のカウント値と、クロック周波数の掛けた時間内に検出抵抗に流れた総電流を知ることができる。
【００５８】
本発明においては、クーロンカウンタにおいて、前記検出抵抗をショートするスイッチを備えているので、前記検出抵抗をショートするスイッチを使用した場合に、抵抗の両端に生じる電位差はゼロになり、アップダウン・カウンタのカウント値もゼロになるはずである。もしも、アップダウン・カウンタのカウント値がゼロ以外の値となったなら、クーロンカウンタにオフセット値が発生していることになり、オフセット値を知ることができる。
【００５９】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウント値に任意の値を足し算する回路を備えているので、上記のようにクーロンカウンタで知ることができたオフセット値をカウンタ値に足し算することにより、オフセット値を補正することができる。
【００６０】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウント値から任意の値を引き算する回路を備えているので、上記のようにクーロンカウンタで知ることができたオフセット値をカウンタ値から引き算することにより、オフセット値を補正することができる。
【００６１】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウント値と任意の値を掛け算する掛け算回路と、前記掛け算回路の掛け算値を記憶する記憶回路とを備えているので、検出抵抗の値がばらついたり、ときには検出抵抗の抵抗値が変化し、両端に生じる電位差も変化してしまったりする場合でも、検出抵抗に発生する電位差の変化に対するカウント値の変化を補正することができる。
【００６２】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウント値を任意の値で割り算する割り算回路と、前記割り算回路の割り算値を記憶する記憶回路とを備えているので、検出抵抗の値がばらついたり、ときには検出抵抗の抵抗値が変化し、両端に生じる電位差も変化してしまったりする場合でも、検出抵抗に発生する電位差の変化に対するカウント値の変化を補正することができる。
【００６３】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウンタ値を任意のタイミングで保持する記憶回路を備えているので、アップダウン・カウンタのカウンタ値を読み出す前に保持することができ、読み出しタイミングでカウンタ値が変わってしまい、間違ったカウント値を読み出すのを回避できる。
【００６４】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウンタ値をリセットするリセット回路を備えているので、クーロンカウンタのスタート時にこれまでのアップダウン・カウンタのカウンタ値をリセットすることや、アップダウン・カウンタのカウンタ値が溢れる前に、つまり上限値を超える前に、カウント値をリセットすることができる。
【００６５】
本発明においては、上記クーロンカウンタにおいて、デルタ−シグマ・モジュレータを、差動信号入力により動作するよう構成したので、クーロンカウンタに入る同相信号を除去することができ、Ｓ／Ｎ比を上げることができる。
【００６６】
本発明においては、上記クーロンカウンタにおいて、デルタ−シグマ・モジュレータがスタンバイ回路を備えているので、携帯機器がＯＦＦ状態といったクーロンカウンタを必要としない状態では、スタンバイ回路により、クーロンカウンタのカウント動作、つまりデジタ−シグマ・モジュレータやアップダウンカウンタの動作を停止することが可能となり、低消費電力化を行うことができる。
【発明の効果】
【００６７】
以上のように、本発明によれば、２次電池の充放電量（クーロン量）の積算を内部で行うことができ、任意のタイミングで積算したクーロン量を読み出すことができ、回路規模の縮小を可能とした低コスト化が見込めるクーロンカウンタ及びこのようなクーロンカウンタを用いた電子情報機器を得ることができる。
【図面の簡単な説明】
【００６８】
【図１】図１は、本発明の実施形態１によるクーロンカウンタを説明する図であり、クーロンカウンタ１０００と、検出抵抗２０００と、負荷３０００と、２次電池４０００との関係を示している。
【図２】図２は、本発明の実施形態２によるクーロンカウンタを説明する図であり、クロックをカウントするカウンタ回路を含む構成を示している。
【図３】図３は、本発明の実施形態３によるクーロンカウンタを説明する図であり、検出抵抗をショートするスイッチを含む構成を示している。
【図４】図４は、本発明の実施形態４によるクーロンカウンタを説明する図であり、カウント値を演算する演算器を含む構成を示している。
【図５】図５は、本発明の実施形態４によるクーロンカウンタを説明する図であり、カウント値とオフセット補正との関係（図５（ａ））、及びカウント値と傾き補正との関係（図５（ｂ））を示している。
【図６】図６は、本発明の実施形態５によるクーロンカウンタを説明する図であり、カウンタ値を保持する記憶回路とリセット回路を含む構成を示している
【図７】図７は、本発明の実施形態６によるクーロンカウンタを説明する図であり、入力信号として差動信号を用いるデルタ−シグマ・モジュレータを示している。
【図８】図８は、本発明の実施形態６によるクーロンカウンタを説明する図であり、プリント基板上でのクーロンカウンタの配置（図（ａ）及び図（ｂ））を示している。
【図９】図９は、本発明の実施形態７によるクーロンカウンタを説明する図であり、スタンバイ回路を含むデルタ−シグマ・モジュレータを示している。
【図１０】図１０は、特許文献１に開示されている従来のクーロンカウンタ１００を説明する図であり、該クーロンカウンタとシステムＳとの関係を示している。
【図１１】図１１は、従来のクーロンカウンタ１００を構成するＩＣ部５０の構成例を示す図である。
【図１２】図１２は、上記ＩＣ部を構成するロジック回路１０の構成例を示す図である。
【図１３】上記従来のクーロンカウンタ１００を構成するＩＣ部５０の動作を説明する図であり、スイッチなどの動作をタイミングチャートで示している。
【図１４】上記従来のクーロンカウンタ１００の動作を説明する図であり、該ＩＣ部５０を構成するデルタ−シグマ・モジュレータが出力する信号Ｑ、信号ＱＢのカウント方法を示している。
【発明を実施するための形態】
【００６９】
以下、本発明の実施形態について図面を参照しながら説明する。
【００７０】
（実施形態１）
図１は、本発明の実施形態１によるクーロンカウンタ１００ａを説明する図であり、クーロンカウンタの構成例を示している。
【００７１】
本実施形態１のクーロンカウンタ１００ａは、検出抵抗２００の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタである。
【００７２】
ここで、検出抵抗２００は、負荷３００と電源としてのバッテリー（２次電池）４００とに対して直列に接続されている。なお、バッテリーの充電時には、負荷３００と充電回路（図示せず）とが切替られる。
【００７３】
ここで、検出抵抗２００は２次電池に流れ込む又は２次電池から流れ出す電流（即ち、充放電の電流）を検出するための抵抗素子であり、その一端が、例えば２次電池のマイナス側に接続され、その他端が例えば接地電位に接続されている。
【００７４】
このクーロンカウンタ１００ａは、前記入力電圧を入力信号（ＩＮ＿Ｐ）とし、該入力電圧に応じたデューティー比を有するパルス信号（出力パルス）Ｑを出力するデルタ−シグマ・モジュレータ１００と、クロック信号の入力時に、該デルタ−シグマ・モジュレータ１００の出力パルスＱがハイレベルであるときカウントアップし、該クロック信号ＣＬＫの入力時に、該デルタ−シグマ・モジュレータ１００の出力パルスＱがローレベルであるとき、カウントダウンするアップダウン・カウンタ１０１とを備えている。ここで、デルタ−シグマ・モジュレータ１００は、図１１に示す従来のクーロンカウンタ２００におけるデルタ−シグマ・モジュレータ５０と同一の回路構成となっており、一方の入力端子Ｖｉｎ＋を検出抵抗２００のバッテリ側端に接続し、他方の入力端子Ｖｉｎ−を接地したものである。
【００７５】
次に作用効果について説明する。
【００７６】
このようなクーロンカウンタ１００ａでは、アップダウン・カウンタ１０１は、デルタ−シグマ・モジュレータ１００の出力Ｑに基づいて、アップカウントとダウンカウントの切り替えを行う。例えば、クロック毎にデルタ−シグマ・モジュレータの出力がＨｉｇｈかＬｏｗかに応じてカウントを行い、具体的には、デルタ−シグマ・モジュレータの出力がＨｉｇｈの時は＋１カウント（アップカウント）して、その出力がＬｏｗの時は−１カウント（ダウンカウント）する。
【００７７】
このような構成のクーロンカウンタ１００ａでは、アップダウン・カウンタ１０１のカウント値から、検出抵抗２００を流れる電流量を把握することができる。従って、例えば、検出抵抗２００の一端が２次電池に接続されている場合は、検出抵抗を流れる充放電の電流量をカウント値から把握することができる。
【００７８】
また、アップダウン・カウンタ１０１のカウント値は検出抵抗の両端に生じる電位差（即ち、入力電圧）に比例した数であり、検出抵抗を流れる電流に比例した数である。従って、特許文献１に開示のクーロンカウンタのように、カウント値から、検出抵抗を流れる電流を求めるためのタイミング信号である、分周器や更新パルス発生器などからのパルス信号は不要であり、回路規模の縮小が可能である。
【００７９】
このように本実施形態１では、検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタ１００ａにおいて、前記入力電圧を入力信号とし、該入力電圧に応じたデューティー比を有するパルス信号を出力デルタ−シグマ・モジュレータ１００と、クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがハイレベルであるときカウントアップし、該クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがローレベルであるときカウントダウンするアップダウン・カウンタ１０１とを備えたので、２次電池の充放電量（クーロン量）の積算をクーロンカウンタの内部で行うことができ、任意のタイミングで積算したクーロン量を読み出すことができ、回路規模の縮小を可能とした低コスト化が見込めるクーロンカウンタを得ることができる。
（実施形態２）
図２は、本発明の実施形態２よるクーロンカウンタを説明する図であり、クロックをカウントするカウンタ回路を含む構成を示している。
【００８０】
この実施形態２のクーロンカウンタ１００ｂは、上記実施形態１のクーロンカウンタ１００ａの構成に加えて、アップダウンカウンタ１０１に入力されるクロック信号をカウントするカウンタ回路を備えたものである。
【００８１】
このような構成のクーロンカウンタ１００ｂでは、上記実施形態１の効果に加えて、クロック信号をカウントするカウンタ回路１０２のカウント値とクロック周期を掛けることにより、クーロンカウンタでのカウント開始から現時点までの時間が得られるので、クーロンカウンタでのカウント開始から現時点までの経過時間の間に検出抵抗に流れた総電流を知ることができる効果が得られる。
（実施形態３）
図３は、本発明の実施形態３によるクーロンカウンタを説明する図である。
【００８２】
この実施形態３のクーロンカウンタ１００ｃは、上記実施形態１のクーロンカウンタ１００ａの構成に加えて、検出抵抗２００に並列に接続されたスイッチ１０３を備えたものである。
【００８３】
このような構成の実施形態３のクーロンカウンタ１００ｃでは、上記スイッチ１０３をオンすることにより、検出抵抗をショートすることができる。このように、検出抵抗２００をショートすると、デルタ−シグマ・モジュレータ１００への入力電圧が０となり、クーロンカウンタ１００のオフセット値を測定することができる。
【００８４】
つまり、前記検出抵抗２００をショートするスイッチ１０３をオンした場合、該検出抵抗２００の両端に生じる電位差は、ゼロになり、アップダウン・カウンタのカウント値もゼロになるはずである。
【００８５】
従って、アップダウン・カウンタのカウント値がゼロ以外の値となれば、クーロンカウンタにオフセット値が発生していることになり、このときのゼロ以外のカウント値をオフセット値として検知することができる。
（実施形態４）
図４は、本発明の実施形態４によるクーロンカウンタを説明する図である。
【００８６】
この実施形態４のクーロンカウンタ１００ｄは、実施形態１のクーロンカウンタ１００ａの構成に加えて、アップダウン・カウンタ１０１の出力に任意の値を用いた演算処理を行う演算器１０４と、その演算結果を記憶する記憶回路１０５とを備えたものである。
【００８７】
ここで、任意の値は、デジタ−シグマ・モジュレータ１００のオフセット値やゲインなどのデータＤＡＴＡであり、この実施形態では、該任意の値は、クーロンカウンタ１００ｄの外部から上記クーロンカウンタの演算器１０４に供給する構成となっている。
【００８８】
例えば、上記演算器１０４を、オフセット値（つまり、入力電圧が０であるときのデジタ−シグマ・モジュレータの信号Ｑの値に相当するカウント値）を上記アップダウン・カウンタの出力（カウント値）に足し算する足し算回路とすることで、図５（ａ）に示すように、クーロンカウンタの入力電圧に対するその出力（カウント値）が、破線グラフ１２で示すように、実線グラブ１０で示す正常状態のものから一定量だけマイナス側にオフセットしている場合に、そのオフセットを修正して、正常状態にすることができる。
【００８９】
一方、上記演算器１０４を、オフセット値（つまり、入力電圧が０であるときのデジタ−シグマ・モジュレータの信号Ｑの値に相当するカウント値）を上記アップダウン・カウンタの出力（カウント値）から引き算する引き算回路とすることで、図５（ａ）に示すように、クーロンカウンタの入力電圧に対するその出力（カウント値）が、破線グラフ１１で示すように、実線グラブ１０で示す正常状態のものから一定量だけプラス側にオフセットしている場合に、そのオフセットを修正して、正常状態にすることができる。
【００９０】
また、上記演算器１０４を、所定の補正ゲイン（つまり、入力電圧の単位変化量に対するカウンタ値の変化量の補正量）を上記アップダウン・カウンタの出力（カウント値）に掛け算する掛け算回路とすることで、図５（ｂ）に示すように、クーロンカウンタの入力電圧の変化に対するその出力（カウント値）の変化が、２点鎖線のグラフ１４で示すように、実線グラブ１０で示す正常状態のものから一定量だけ大きい場合に、クーロンカウンタにおけるゲインを修正して、正常状態にすることができる。
【００９１】
一方、上記演算器１０４を、所定の補正ゲイン（つまり、入力電圧の単位量の変化に対するカウンタ値の変化量の補正量）で上記アップダウン・カウンタの出力（カウント値）を割り算する割り算回路とすることで、図５（ｂ）に示すように、クーロンカウンタの入力電圧の変化に対するその出力（カウント値）の変化が、２点鎖線のグラフ１３で示すように、実線グラフ１０で示す正常状態のものから一定量だけ小さい場合に、クーロンカウンタにおけるゲインを修正して、正常状態にすることができる。
【００９２】
特に、検出抵抗の値がばらついたり、ときには検出抵抗の抵抗値が変化してその両端に生じる電位差も変化してしまったりした場合でも、抵抗の電位差（オフセット）とカウント値の傾き（ゲイン）を補正することができる。
【００９３】
このように、本実施形態４では、アップダウン・カウンタに対して任意の値を用いた演算処理を施す演算器を備えたので、この演算器を、アップダウン・カウンタのカウンタ値に対して所定の値を足し算、引き算、掛け算、あるいは割り算するよう構成することにより、クーロンカウンタのカウント値のオフセットあるいはそのゲインを調整することができる。
（実施形態５）
図６は、本発明の実施形態５によるクーロンカウンタを説明する図である。
【００９４】
このクーロンカウンタ１００ｅは、実施形態１のクーロンカウンタ１００ａの構成に加えて、アップダウン・カウンタ１０１のカウンタ値を任意のタイミングで保持し、記憶したカウンタ値を任意のタイミングでリセットする記憶回路１０６を備えたものである。
【００９５】
ここでは、記憶回路１０６は、クーロンカウンタ１００ｅの外部からのラッチ（ＬＡＴ）信号により記憶し、クーロンカウンタ１００ｅの外部からのリセット（ＲＥＳＥＴ）信号により、記憶したカウンタ値をリセットするよう構成されている。
【００９６】
このような構成のクーロンカウンタ１００ｅでは、記憶回路１０６はアップダウン・カウンタ１０１のカウンタ値をＬＡＴ信号のタイミングで記憶することができるので、アップダウン・カウンタのカウンタ値を読み出す前に保持することができ、読み出しタイミングでカウンタ値が変わってしまい、間違ったカウント値を読み出すことがない。
【００９７】
また、記憶回路１０６はＲＥＳＥＴ信号でカウンタ値をリセットすることができるので、クーロンカウンタのスタート時にこれまでのアップダウン・カウンタのカウンタ値をリセットすることや、アップダウン・カウンタのカウンタ値が溢れる前に値をリセットすることができる。
【００９８】
なお、上記実施形態５では、アップダウン・カウンタ１０１のカウンタ値を任意のタイミングで保持する記憶回路を、記憶したカウンタ値を任意のタイミングでリセットする構成としているが、上記クーロンカウンタにおいて、アップダウン・カウンタ１０１を、そのカウンタ値が所定のリセット信号よりリセットされるよう構成し、該リセット信号を生成するリセット回路を備えてもよい。
（実施形態６）
図７は、本発明の実施形態６によるクーロンカウンタを説明する図であり、入力信号として差動信号を用いるデルタ−シグマ・モジュレータを示している。
【００９９】
このクーロンカウンタ１００ｆは、実施形態１のクーロンカウンタ１００ａを構成するデジタ−シグマ・モジュレータ１００に変えて、入力信号として差動信号を用いるデジタ−シグマ・モジュレータ１１０を有するものであり、その他の構成は、実施形態１のクーロンカウンタと同一である。
【０１００】
つまり、この実施形態のクーロンカウンタ１００ｆでは、ＩＮ＿Ｐ電位とＧＮＤ電位の差を入力電圧（ＩＮ）としてカウントしていた実施形態１のデルタ−シグマ・モジュレータ１００とは異なり、検出抵抗の両端の電位であるＩＮ＿Ｐ電位とＩＮ＿Ｎ電位の差を入力電圧（ＩＮ）としたデジタ−シグマ・モジュレータ１１０を用いている。
【０１０１】
このような構成の実施形態６のクーロンカウンタ１００ｆでは、検出抵抗２００の両端とデジタ−シグマ・モジュレータの一対の差動入力端子とが、基板配線を介することなく直接、専用の導体パターンにより接続されることとなり、基板配線によって生じる入力電圧の誤差を少なくすることができる。
【０１０２】
また、デジタ−シグマ・モジュレータ１１０の入力信号を差動信号とすることで、ＧＮＤや電源に混入したノイズや、クロックのノイズを低減する同相ノイズ除去の効果を得ることができ、Ｓ／Ｎ比を上げることができる。
【０１０３】
さらに、プリント基板上でのクーロンカウンタとしてのＩＣの配置の自由度を高めることができる。
【０１０４】
図８は、プリント基板上でのクーロンカウンタとしてのＩＣの配置を説明する図であり、差動入力のクーロンカウンタの配置（図（ａ））と、差動入力ではないクーロンカウンタの配置（図（ｂ））とを対比して示している。
【０１０５】
例えば、図８（ａ）に示すように、プリント基板上に電気的に分離された導体層Ｔ１及びＴ２が形成されており、一方の導体層Ｔ１は、バッテリー４００の負側端子に接続され、他方の導体層Ｔ２は、負荷３００を介してバッテリー４００の正側端子に接続されている。また、上記一対の導体層Ｔ１及びＴ２の対向する部分には、検出抵抗２００を構成する抵抗層２００ａが、上記導体層Ｔ１及びＴ２に跨るよう形成され、この抵抗層２００ａの一端は、一方の導体層Ｔ１にコンタクト部Ｃを介して接続され、この抵抗層２００ａの他端は、他方の導体層Ｔ２にコンタクト部Ｃを介して接続されている。
【０１０６】
さらに、上記抵抗層２００ａの両端には、一対の配線層Ｌ１及びＬ２を介して上記クーロンカウンタ１００ｆの一対の差動入力端子が接続されている。
【０１０７】
一方、図８（ｂ）に示すように、差動入力ではない例えば実施形態１のクーロンカウンタ１００を検出抵抗２００に接続する場合は、クーロンカウンタを構成するデジタ−シグマ・モジュレータの一方の入力は、図８（ａ）に示す場合と同様、配線層Ｌを介して抵抗層Ｔ１の一端に接続し、デジタ−シグマ・モジュレータの他方の入力は接地する、つまり、上記一対の導体層のうちの接地されている接地側導体層Ｔ２に接続する。
【０１０８】
この場合、検出抵抗２００としての抵抗層２００ａの他端側から、接地側導体層Ｔ２におけるデジタ−シグマ・モジュレータの他方の入力が接続されている部分までの抵抗成分ΔＲがカウンタ出力に及ぼす影響を抑えるため、クーロンカウンタとしてのＩＣを、抵抗層２００ａのできるだけ近い位置に配置する必要が生ずる。
【０１０９】
従って、本実施形態６のように、クーロンカウンタを、入力信号として差動信号を用いる構成とすることで、プリント基板上でのクーロンカウンタとしてのＩＣの配置の自由度を高めることができる。
（実施形態７）
図９は、本発明の実施形態７によるクーロンカウンタを説明する図である。
【０１１０】
この実施形態７のクーロンカウンタ１００ｇは、実施形態１のクーロンカウンタ１００ａを構成するデジタ−シグマ・モジュレータ１００に変えて、スタンバイ回路１０７を備えたデジタ−シグマ・モジュレータ１２０を有するものであり、その他の構成は、実施形態１のクーロンカウンタと同一である。
【０１１１】
スタンバイ回路は１０７は、クーロンカウンタ１００ｇの外部からのスタンバイ（ＳＴＢ）信号に基づいて、デルタ−シグマ・モジュレータ１００を動作させないスタンバイ状態（非動作状態）と、デルタ−シグマ・モジュレータ１００を動作させる動作状態との間で切替制御するものである。
【０１１２】
このような構成の本発明の実施形態７のクーロンカウンタ１００ｇでは、クーロンカウントを行わない時には、スタンバイ回路１０７により、デジタ−シグマ・モジュレータをこれが動作しないスタンバイ状態とすることで、動作電流を少なくすることができ、これにより携帯機器のバッテリ寿命を延ばすことができる。
【０１１３】
さらに、上記実施形態１〜７では、特に説明しなかったが、上記実施形態１〜７のいずれかのクーロンカウンタは、携帯電話やノートパソコンなどのバッテリー駆動のモバイル機器に用いられてバッテリーの残量を検出するものであり、上記実施形態１〜７のいずれかによるクーロンカウンタを用いたモバイル機器では、クーロンカウンタを構成する回路数を少なくして、低コスト化を図ることができ、クーロンカウンタによる電池残量の検出をいつでも正確に行うことも可能である。
【０１１４】
例えば、このようなモバイル機器としての電子情報機器は、所定の回路動作を行う機能回路と、該機能回路を駆動するバッテリとを備えた電子情報機器であって、２次電池であるバッテリの残量を検出する残量検出部を有し、該残量検出回路は、上記実施形態１〜７のいずれかのクーロンカウンタを有するものである。
【０１１５】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１６】
本発明は、クーロンカウンタおよび電子情報機器の分野において、回路規模の縮小を可能としたクーロンカウンタ、およびこのようなクーロンカウンタを搭載した電子情報機器を提供することができる。
【符号の説明】
【０１１７】
１００、１１０、１２０ デルタ−シグマ・モジュレータ
１００ａ〜１００ｇ クーロンカウンタ
１０１ アップダウン・カウンタ
１０２ カウンタ回路
１０３ スイッチ
１０４ 演算器
１０５、１０６ 記憶回路
１０７ スタンバイ回路
２００ 検出抵抗
２００ａ 抵抗層
３００ 負荷
４００ ２次電池
Ｔ１、Ｔ２ 導体層
Ｌ、Ｌ１、Ｌ２ 配線層
【技術分野】
【０００１】
本発明は、クーロンカウンタおよび電子情報機器に関し、特に、回路規模の縮小を可能としたクーロンカウンタ、およびこのようなクーロンカウンタを搭載した電子情報機器に関するものである。
【背景技術】
【０００２】
従来から、ノート型パソコン（ＰＣ）、携帯電話やゲーム機等の２次電池を用いるモバイル機器の分野では、使用中の２次電池の電池残量を検出するために電池残留検出装置を有するものが広く利用されている。
【０００３】
この電池残留検出装置は、クーロンカウンタとも呼ばれ、検出抵抗（センス抵抗）を流れる充放電の電流を電圧に変換し、変換された電圧値を基に２次電池の電池残量を検知するものである。
【０００４】
図１０は、例えば、特許文献１に開示のクーロンカウンタを説明する図であり、クーロンカウンタとその適用対象となるシステムとの関係を概念的に示している。
【０００５】
このクーロンカウンタ２００の適用対象となるシステムＳは、例えば、ノート型パソコン、携帯電話又はゲーム機等の電子機器である。このようなシステムＳには、例えば、リチウムイオン電池等の充放電可能な２次電池が着脱可能に装着されている。
【０００６】
このクーロンカウンタ２００は、検出抵抗（以下、センス抵抗）Ｒｓと、センス抵抗の両端に生じる電位差を入力電圧とし、この入力電圧に比例したカウント値を出力するＩＣ部５０とを備えている。ここで、センス抵抗Ｒｓは２次電池に流れ込む又は２次電池から流れ出す電流（即ち、充放電の電流）を検出するための抵抗素子であり、その一端が例えばシステムＳ側の２次電池に接続され、その他端が例えば接地電位に接続されている。
【０００７】
また、ＩＣ部５０には２つの入力端子Ｖｉｎ+、Ｖｉｎ−が設けられており、これら入力端子Ｖｉｎ+、Ｖｉｎ−がそれぞれセンス抵抗Ｒｓの両端に接続されている。従って、センス抵抗Ｒｓに充放電の電流が流れると、電流の向きと大きさに応じて入力端子Ｖｉｎ+、Ｖｉｎ−間に電位差（即ち、入力電圧）が生じる。つまり、センス抵抗Ｒｓにより、充放電の電流が入力電圧に変換される。そして、この入力電圧に比例して、ＩＣ部５０から例えば１３ビットのカウント値が出力される。
【０００８】
図１１は、上記ＩＣ部５０の構成例を示すブロック図である。
【０００９】
上記クーロンカウン２００を構成するＩＣ部５０は、例えば、スイッチＡ１、Ａ２、Ｂ１、Ｂ２、Ｃ１、Ｃ２、Ｄ１、Ｄ２、Ｓ１、Ｓ２、Ｒ１、Ｒ２、Ｉ１、Ｉ２と、サンプリング容量Ｃｓ１、Ｃｓ２と、積分容量Ｃｉ１、Ｃｉ２と、全差動入力オペアンプ１と、基準電圧発生回路（以下、ＶＲＥＦ回路）３と、コンパレータ５と、ロジック回路１０と、を備えている。
【００１０】
つまり、このＩＣ部５０では、サンプリング容量Ｃｓ１の入力側電極はスイッチＡ１を介して入力端子Ｖｉｎ+に接続されると共に、スイッチＢ１を介して入力端子Ｖｉｎ−に接続されている。また、この入力側電極はスイッチＣ１を介してＶＲＥＦ回路３のＸ端子に接続されると共に、スイッチＤ１を介してＶＲＥＦ回路３のＹ端子に接続されている。また、上記サンプリング容量Ｃｓ１の出力側電極は全差動入力オペアンプ１の正（＋）入力端子に接続されると共に、スイッチＳ１を介してコモン電圧（以下、ＶＣＭ）に接続されている。なお、ＶＣＭは例えば１Ｖである。
【００１１】
また、上記ＩＣ部５０では、サンプリング容量Ｃｓ２の入力側電極はスイッチＡ２を介して入力端子Ｖｉｎ−に接続されると共に、スイッチＢ２を介して入力端子Ｖｉｎ+に接続されている。また、このサンプリング容量Ｃｓ２の入力側電極はスイッチＤ２を介してＶＲＥＦ回路３のＸ端子に接続されると共に、スイッチＣ２を介してＶＲＥＦ回路３のＹ端子に接続されている。また、サンプリング容量Ｃｓ２の出力側電極は全差動入力オペアンプ１の負（−）入力端子に接続されると共に、スイッチＳ２を介してコモン電圧（ＶＣＭ）に接続されている。
【００１２】
なお、これらスイッチＡ１、Ａ２、Ｂ１、Ｂ２、Ｃ１、Ｃ２、Ｄ１、Ｄ２、Ｓ１、Ｓ２、Ｒ１、Ｒ２、Ｉ１、Ｉ２は、例えば、ＭＯＳ電界効果トランジスタからなり、そのオン・オフはロジック回路１０から出力される制御信号により行われる。
【００１３】
また、上記ＩＣ部５０では、積分容量Ｃｉ１の入力側電極が全差動入力オペアンプ１の正入力端子に接続されると共に、その出力側電極がスイッチＩ１を介して全差動入力オペアンプ１の負出力端子に接続されている。積分容量Ｃｉ２の入力側電極が全差動入力オペアンプ１の負入力端子に接続されると共に、その出力側電極がスイッチＩ２を介して全差動入力オペアンプ１の正出力端子に接続されている。さらに、積分容量Ｃｉ１、Ｃｉ２の両端には放電用のスイッチＲ１、Ｒ２がそれぞれ接続されている。
【００１４】
全差動入力オペアンプ１の負出力端子及び正出力端子はそれぞれコンパレータ５に接続されており、負出力端子側の電位Ｖｏｕｔ−がコンパレータ５の入力端子Ｉｎ＋に入力され、正出力端子側の電位Ｖｏｕｔ+がコンパレータ５の入力端子Ｉｎ−に入力されるようになっている。さらに、コンパレータ５はロジック回路１０に接続され、コンパレータ５の出力端子Ｑから出力される非反転信号（信号Ｑ）と、コンパレータ５の出力端子ＱＢから出力される反転信号（信号ＱＢ）とがそれぞれロジック回路１０に入力されるようになっている。また、図示しないが、発振回路もロジック回路１０に接続されており、発振回路で生成されるクロック（ＣＬＯＣＫ）信号がロジック回路１０に入力されるようになっている。
【００１５】
図１２は、上記ロジック回路１０の構成例を示すブロック図である。
【００１６】
このロジック回路１０は、内部カウンタ１１と、分周器１３と、更新パルス発生器１５と、電流測定レジスタ（ＣＭＲ：ＣｕｒｒｅｎｔＭｅａｓｕｒｅｍｅｎｔ Ｒｅｇｉｓｔｏｒ）１７と、演算回路１８と、積算電流レジスタ（ＡＣＲ：Ａｃｃｕｍｕｌａｔｅｄ Ｃｕｒｒｅｎｔ Ｒｅｇｉｓｔｏｒ）１９とを備える。電流測定レジスタ（ＣＭＲ）１７と積算電流レジスタ（ＡＣＲ）１９は、例えば、それぞれが複数個のフリップフロップからなるレジスタである。
【００１７】
図１２に示すように、内部カウンタ１１には、図示しない発振回路で生成されたクロック（ＣＬＯＣＫ）信号と、分周器１３によりＣＬＯＣＫ信号が例えば２分周された（即ち、パルス幅が２倍に調整された）分周信号ＣｌｋＤｉｖ１と、ＣＬＯＣＫ信号を基に更新パルス発生器１５で生成されたレジスタ更新パルス（以下、更新パルス）と、コンパレータ５（図１１参照）から出力される信号Ｑ、ＱＢが入力されるようになっている。
【００１８】
さらに、内部カウンタ１１は、少なくとも２つ以上の出力端子を有し、第１の端子は電流測定レジスタ（ＣＭＲ）１７に接続され、第２の端子は演算回路１８を介して積算電流レジスタ（ＡＣＲ）１９に接続されている。
【００１９】
ここで、電流測定レジスタ（ＣＭＲ）１７は、更新パルスが入力されたときに内部カウンタ１１から出力される内部カウント値を「１回変換時間当たりのカウント値」として保持すると共に、その保持する値を外部に出力するようになっている。また、演算回路１８は、更新パルスが入力されたときに内部カウンタ１１から出力される内部カウント値に所定の演算処理を行って演算値を出力する。ＡＣＲ１９は、この演算値を順次積算して「単位時間当たりのカウント値」を保持すると共に、その保持する値を外部に出力するようになっている。なお、「１回変換時間当たりのカウント値」、「単位時間当たりのカウント値」は、その両方とも２次電池の充放電状態を示すデータである。
【００２０】
次に、クーロンカウンタの動作例について説明する。
【００２１】
図１３は、クーロンカウンタが有するスイッチ等の動作例を示すタイミングチャートである。
【００２２】
図１３において、「ＣＬＫＲ」は図１１に示したスイッチＲ１、Ｒ２のクロック動作を示し、「ＣＬＫＡ」はスイッチＡ１、Ａ２のクロック動作を示し、「ＣＬＫＢ」はスイッチＢ１、Ｂ２のクロック動作を示し、「ＣＬＫＣ」はスイッチＣ１、Ｃ２のクロック動作を示し、「ＣＬＫＤ」はスイッチＤ１、Ｄ２のクロック動作を示し、「ＣＬＫＳ」はスイッチＳ１、Ｓ２のクロック動作を示し、「ＣＬＫＩ」はスイッチＳ１、Ｓ２のクロック動作を示す。また、「ＥＮ」はコンパレータ５に入力される、出力制御信号（Ｅｎａｂｌｅ）を示す。
【００２３】
まず、Ｔｉｍｉｎｇ（タイミング）１では、スイッチＲ１、Ｒ２がオンとなり、積分容量Ｃｉ１、Ｃｉ２の電荷が放電される。これにより、積分容量の蓄積電荷は０（ゼロ）となる。なお、この放電操作は、クーロンカウンタによるカウント動作の開始前、即ち、リセット時にのみ行われる。
【００２４】
次に、Ｔｉｍｉｎｇ２では、スイッチＡ１、Ａ２、Ｓ１、Ｓ２がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧のサンプリング動作が行われる。
【００２５】
次に、Ｔｉｍｉｎｇ３では、スイッチＢ１、Ｂ２、Ｉ１、Ｉ２がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧の積分動作が行われる。
【００２６】
次に、Ｔｉｍｉｎｇ４では、スイッチＣ１、Ｃ２、Ｓ１、Ｓ２がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧のサンプリング動作が行われる。
【００２７】
次に、Ｔｉｍｉｎｇ５では、スイッチＤ１、Ｄ２、Ｉ１、Ｉ２がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧の積分動作が行われる。
以降は、Ｔｉｍｉｎｇ２〜４の動作を繰り返し行って、入力電圧をコンパレータ５により信号Ｑ，ＱＢに変換し、コンパレータ５からは、信号Ｑ，ＱＢとして、入力電圧の大きさに応じたデューティー比を有する相補的なパルス信号が出力される。
【００２８】
具体的には、例えば、検出抵抗に電流が流れていない状態では、信号Ｑのデューティ比は５０％となり、放電状態では、電流量に応じてデューティー比が５０％より大きな値となり、一方、放電状態では、電流量に応じてデューティー比が５０％より小さな値となる。
【００２９】
図１４は、上記コンパレータ５から出力される信号Ｑ，ＱＢをロジック回路１０でカウントする方法を説明する図である。
【００３０】
図１４において、分周信号ＣｌｋＤｉｖ１の１周期は例えば１０２μｓｅｃ（≒０．８ｓｅｃ／８１９２、８１９２＝２１３）に設定されている。また、更新パルスの１周期は例えば０．８ｓｅｃ（≒３６００ｓｅｃ／４０９６、４０９６＝２１２）に設定されており、１時間当たり約２１２回更新パルスが出力される。
【００３１】
図１４において、内部カウンタ１１は、ＣｌｋＤｉｖ１がＬＯＷ（ロウ）で、且つ、ＣＬＯＣＫ信号が立ち下がるときに、信号Ｑの入力があれば＋１をカウントし、信号ＱＢの入力があれば−１をカウントする。そして、更新パルスの入力のタイミングで、内部カウンタ１１は信号Ｑ，ＱＢを足した値（以下、内部カウント値）をＣＭＲ１７とＡＣＲ１９の両方に向けて出力すると共に、内部カウント値をゼロ（０）にリセットする。
【００３２】
例えば、図１１（ｂ）では、更新パルスが入力されたときの内部カウント値の一例として６７２６を記載しているが、この内部カウント値（６７２６）がＣＭＲ１７とＡＣＲ１９の両方に向けて同時に出力される。
【００３３】
なお、かりに、更新パルスが入力されてから次の更新パルスが入力されるまでの間に信号Ｑのみが内部カウンタ１１に入力された場合は、内部カウント値は例えば８１９２となる。その逆に、信号ＱＢのみが内部カウンタ１１に入力された場合は内部カウント値は例えば−８１９２となる。
【００３４】
上記のように、内部カウント値（６７２６）がＣＭＲ１７とＡＣＲ１９の両方に向けて同時に出力されると、ＣＭＲ１７では、この内部カウント値を「１回変換時間当たりのカウント値」として保持する。ここで、１回変換時間とは、更新パルスが入力されてから次の更新パルスが入力されるまでの時間（即ち、更新パルスの１周期）のことである。
【００３５】
また、ＡＣＲ１９に向けて出力される内部カウント値（６７２６）は、演算回路１８によって演算処理されてからＡＣＲ１９に入力される。例えば、内部カウント値（６７２６）は演算回路によって４０９６（＝２１２）で割り算され、小数点以下を切り捨てた値（例えば、整数１）がＡＣＲ１９に入力される。そして、ＡＣＲ１９は、更新パルスが入力されるたびに、このような整数値を足して「単位時間当たりのカウント値」として保持する。ここで、単位時間は任意に設定可能な時間であり、例えば、１回変換時間×４０９６回（≒０．８ｓｅｃ×４０９６≒１ｈｏｕｒ）である。ＡＣＲ１９により保持される「単位時間当たりのカウント値」は、単位時間当たりの充放電量を示しており、この値は外部に出力される。
【００３６】
そして、更新パルス毎の、上記１回変換時間当たりのカウント値を加算することで、更新パルスの回数に相当する時間に測定された充放電量が得られる。
【先行技術文献】
【特許文献】
【００３７】
【特許文献１】特開２００９−１９２４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００３８】
ところで、特許文献１に開示された電池残留検出装置（クーロンカウンタ）では、上記のとおり、分周器の出力や更新パルスのタイミングで、デジタ−シグマ・モジュレータからの出力値が保持されるようになっており、つまり分周器の出力に基づいて得られる単位時間当たりのカウント値（つまり、単位時間当たりの電流量）と、更新パルス発生器の出力に基づいて得られる１回変換時間当たりのカウント値（電流量の測定時間）とを用いて消費あるいは充電された電流量を計算しており、このため、上記の従来例では、電池残量を算出するために分周器や更新パルス発生器が必要であり、少なくともその分だけ回路規模が大きくなってしまうという問題があった。
【００３９】
また、上述した従来の電池残留検出装置では、一定時間毎に、デジタ−シグマ・モジュレータの出力から変換されたカウント値に基づいてクーロン量を判定しているため、任意のタイミングでクーロン値（電流量）を把握することができず、さらに、ロジックＩＣの内部カウンタからカウント値を読み出して、該カウント値に対応するクーロン量（電流量）を加算しているため、カウンタ値を読み出すことができない場合は、クーロン量を加算することができない。
【００４０】
本発明は上記のような問題点を解決するためになされたものであり、２次電池の充放電量（クーロン量）の積算を内部で行うことができ、任意のタイミングで積算したクーロン量を読み出すことができ、回路規模の縮小を可能とした低コスト化が見込めるクーロンカウンタ及びこのようなクーロンカウンタを用いた電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００４１】
本発明に係るクーロンカウンタは、検出抵抗の両端に生じる電位差を入力電圧とし、該入力電圧に比例したカウント値を出力するクーロンカウンタであって、該入力電圧を入力信号とし、該入力電圧に応じたデューティー比を有するパルス信号を出力デルタ−シグマ・モジュレータと、クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがハイレベルであるときカウントアップし、該クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがローレベルであるときカウントダウンするアップダウン・カウンタとを備えたものであり、そのことにより上記目的が達成される。
【００４２】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタに入ったクロック信号の数をカウントするカウンタ回路を備えていることが好ましい。
【００４３】
本発明は、上記クーロンカウンタにおいて、前記検出抵抗をショートするスイッチを備えていることが好ましい。
【００４４】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウント値に任意の値を足し算する足し算回路を備えていることが好ましい。
【００４５】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウント値から任意の値を引き算する引き算回路を備えていることが好ましい。
【００４６】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウント値に任意の値を掛け算する掛け算回路と、前記掛け算回路により得られた掛け算値を記憶する記憶回路とを備えていることが好ましい。
【００４７】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウント値を任意の値で割り算する割り算回路と、前記割り算回路により得られた割り算値を記憶する記憶回路とを備えていることが好ましい。
【００４８】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタが出力するカウンタ値を任意のタイミングで保持する記憶回路を備えていることが好ましい。
【００４９】
本発明は、上記クーロンカウンタにおいて、前記アップダウン・カウンタのカウンタ値をリセットするリセット回路を備えていることが好ましい。
【００５０】
本発明は、上記クーロンカウンタにおいて、前記デルタ−シグマ・モジュレータは、入力信号として差動信号を受ける入力端子を有することが好ましい。
【００５１】
本発明は、上記クーロンカウンタにおいて、前記デルタ−シグマ・モジュレータは、その動作モードをスタンバイモードに切り替えるスタンバイ回路を備えていることが好ましい。
【００５２】
本発明に係る電子情報機器は、所定の回路動作を行う機能回路と、該機能回路を駆動する２次電池とを備えた電子情報機器であって、該２次電池の残量を検出する残量検出部を有し、該残量検出回路は、請求項１に記載のクーロンカウンタを有しており、そのことにより上記目的が達成される。
【００５３】
次に本発明の作用について説明する。
【００５４】
本発明においては、検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにおいて、前記入力電圧を入力信号とするデルタ−シグマ・モジュレータと、アップダウン・カウンタを備え、アップダウン・カウンタでは、デルタ−シグマ・モジュレータの出力である、アップとダウンの切り替え信号により、例えば、クロック毎にデルタ−シグマ・モジュレータの出力がＨｉｇｈの時は＋１カウントされ、Ｌｏｗ時は−１カウントされる。
【００５５】
このような構成によれば、アップダウン・カウンタのカウント値から、検出抵抗を流れる電流量を把握することができる。従って、例えば、検出抵抗の一端が２次電池に接続されている場合は、検出抵抗を流れる充放電の電流量をカウント値から把握することができる。
【００５６】
また、アップダウン・カウント回路のカウント値は検出抵抗の両端に生じる電位差（即ち、入力電圧）に比例した数であり、検出抵抗を流れる電流に比例した数である。従って、分周器や更新パルス発生器は不要であり、回路規模の縮小が可能である。
【００５７】
本発明においては、クーロンカウンタにおいて、アップダウン・カウンタに入ったクロック信号をカウントするカウンタ回路を備えているので、クロック信号をカウントするカウンタ回路回路のカウント値と、クロック周波数の掛けた時間内に検出抵抗に流れた総電流を知ることができる。
【００５８】
本発明においては、クーロンカウンタにおいて、前記検出抵抗をショートするスイッチを備えているので、前記検出抵抗をショートするスイッチを使用した場合に、抵抗の両端に生じる電位差はゼロになり、アップダウン・カウンタのカウント値もゼロになるはずである。もしも、アップダウン・カウンタのカウント値がゼロ以外の値となったなら、クーロンカウンタにオフセット値が発生していることになり、オフセット値を知ることができる。
【００５９】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウント値に任意の値を足し算する回路を備えているので、上記のようにクーロンカウンタで知ることができたオフセット値をカウンタ値に足し算することにより、オフセット値を補正することができる。
【００６０】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウント値から任意の値を引き算する回路を備えているので、上記のようにクーロンカウンタで知ることができたオフセット値をカウンタ値から引き算することにより、オフセット値を補正することができる。
【００６１】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウント値と任意の値を掛け算する掛け算回路と、前記掛け算回路の掛け算値を記憶する記憶回路とを備えているので、検出抵抗の値がばらついたり、ときには検出抵抗の抵抗値が変化し、両端に生じる電位差も変化してしまったりする場合でも、検出抵抗に発生する電位差の変化に対するカウント値の変化を補正することができる。
【００６２】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウント値を任意の値で割り算する割り算回路と、前記割り算回路の割り算値を記憶する記憶回路とを備えているので、検出抵抗の値がばらついたり、ときには検出抵抗の抵抗値が変化し、両端に生じる電位差も変化してしまったりする場合でも、検出抵抗に発生する電位差の変化に対するカウント値の変化を補正することができる。
【００６３】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウンタ値を任意のタイミングで保持する記憶回路を備えているので、アップダウン・カウンタのカウンタ値を読み出す前に保持することができ、読み出しタイミングでカウンタ値が変わってしまい、間違ったカウント値を読み出すのを回避できる。
【００６４】
本発明においては、上記クーロンカウンタにおいて、アップダウン・カウンタのカウンタ値をリセットするリセット回路を備えているので、クーロンカウンタのスタート時にこれまでのアップダウン・カウンタのカウンタ値をリセットすることや、アップダウン・カウンタのカウンタ値が溢れる前に、つまり上限値を超える前に、カウント値をリセットすることができる。
【００６５】
本発明においては、上記クーロンカウンタにおいて、デルタ−シグマ・モジュレータを、差動信号入力により動作するよう構成したので、クーロンカウンタに入る同相信号を除去することができ、Ｓ／Ｎ比を上げることができる。
【００６６】
本発明においては、上記クーロンカウンタにおいて、デルタ−シグマ・モジュレータがスタンバイ回路を備えているので、携帯機器がＯＦＦ状態といったクーロンカウンタを必要としない状態では、スタンバイ回路により、クーロンカウンタのカウント動作、つまりデジタ−シグマ・モジュレータやアップダウンカウンタの動作を停止することが可能となり、低消費電力化を行うことができる。
【発明の効果】
【００６７】
以上のように、本発明によれば、２次電池の充放電量（クーロン量）の積算を内部で行うことができ、任意のタイミングで積算したクーロン量を読み出すことができ、回路規模の縮小を可能とした低コスト化が見込めるクーロンカウンタ及びこのようなクーロンカウンタを用いた電子情報機器を得ることができる。
【図面の簡単な説明】
【００６８】
【図１】図１は、本発明の実施形態１によるクーロンカウンタを説明する図であり、クーロンカウンタ１０００と、検出抵抗２０００と、負荷３０００と、２次電池４０００との関係を示している。
【図２】図２は、本発明の実施形態２によるクーロンカウンタを説明する図であり、クロックをカウントするカウンタ回路を含む構成を示している。
【図３】図３は、本発明の実施形態３によるクーロンカウンタを説明する図であり、検出抵抗をショートするスイッチを含む構成を示している。
【図４】図４は、本発明の実施形態４によるクーロンカウンタを説明する図であり、カウント値を演算する演算器を含む構成を示している。
【図５】図５は、本発明の実施形態４によるクーロンカウンタを説明する図であり、カウント値とオフセット補正との関係（図５（ａ））、及びカウント値と傾き補正との関係（図５（ｂ））を示している。
【図６】図６は、本発明の実施形態５によるクーロンカウンタを説明する図であり、カウンタ値を保持する記憶回路とリセット回路を含む構成を示している
【図７】図７は、本発明の実施形態６によるクーロンカウンタを説明する図であり、入力信号として差動信号を用いるデルタ−シグマ・モジュレータを示している。
【図８】図８は、本発明の実施形態６によるクーロンカウンタを説明する図であり、プリント基板上でのクーロンカウンタの配置（図（ａ）及び図（ｂ））を示している。
【図９】図９は、本発明の実施形態７によるクーロンカウンタを説明する図であり、スタンバイ回路を含むデルタ−シグマ・モジュレータを示している。
【図１０】図１０は、特許文献１に開示されている従来のクーロンカウンタ１００を説明する図であり、該クーロンカウンタとシステムＳとの関係を示している。
【図１１】図１１は、従来のクーロンカウンタ１００を構成するＩＣ部５０の構成例を示す図である。
【図１２】図１２は、上記ＩＣ部を構成するロジック回路１０の構成例を示す図である。
【図１３】上記従来のクーロンカウンタ１００を構成するＩＣ部５０の動作を説明する図であり、スイッチなどの動作をタイミングチャートで示している。
【図１４】上記従来のクーロンカウンタ１００の動作を説明する図であり、該ＩＣ部５０を構成するデルタ−シグマ・モジュレータが出力する信号Ｑ、信号ＱＢのカウント方法を示している。
【発明を実施するための形態】
【００６９】
以下、本発明の実施形態について図面を参照しながら説明する。
【００７０】
（実施形態１）
図１は、本発明の実施形態１によるクーロンカウンタ１００ａを説明する図であり、クーロンカウンタの構成例を示している。
【００７１】
本実施形態１のクーロンカウンタ１００ａは、検出抵抗２００の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタである。
【００７２】
ここで、検出抵抗２００は、負荷３００と電源としてのバッテリー（２次電池）４００とに対して直列に接続されている。なお、バッテリーの充電時には、負荷３００と充電回路（図示せず）とが切替られる。
【００７３】
ここで、検出抵抗２００は２次電池に流れ込む又は２次電池から流れ出す電流（即ち、充放電の電流）を検出するための抵抗素子であり、その一端が、例えば２次電池のマイナス側に接続され、その他端が例えば接地電位に接続されている。
【００７４】
このクーロンカウンタ１００ａは、前記入力電圧を入力信号（ＩＮ＿Ｐ）とし、該入力電圧に応じたデューティー比を有するパルス信号（出力パルス）Ｑを出力するデルタ−シグマ・モジュレータ１００と、クロック信号の入力時に、該デルタ−シグマ・モジュレータ１００の出力パルスＱがハイレベルであるときカウントアップし、該クロック信号ＣＬＫの入力時に、該デルタ−シグマ・モジュレータ１００の出力パルスＱがローレベルであるとき、カウントダウンするアップダウン・カウンタ１０１とを備えている。ここで、デルタ−シグマ・モジュレータ１００は、図１１に示す従来のクーロンカウンタ２００におけるデルタ−シグマ・モジュレータ５０と同一の回路構成となっており、一方の入力端子Ｖｉｎ＋を検出抵抗２００のバッテリ側端に接続し、他方の入力端子Ｖｉｎ−を接地したものである。
【００７５】
次に作用効果について説明する。
【００７６】
このようなクーロンカウンタ１００ａでは、アップダウン・カウンタ１０１は、デルタ−シグマ・モジュレータ１００の出力Ｑに基づいて、アップカウントとダウンカウントの切り替えを行う。例えば、クロック毎にデルタ−シグマ・モジュレータの出力がＨｉｇｈかＬｏｗかに応じてカウントを行い、具体的には、デルタ−シグマ・モジュレータの出力がＨｉｇｈの時は＋１カウント（アップカウント）して、その出力がＬｏｗの時は−１カウント（ダウンカウント）する。
【００７７】
このような構成のクーロンカウンタ１００ａでは、アップダウン・カウンタ１０１のカウント値から、検出抵抗２００を流れる電流量を把握することができる。従って、例えば、検出抵抗２００の一端が２次電池に接続されている場合は、検出抵抗を流れる充放電の電流量をカウント値から把握することができる。
【００７８】
また、アップダウン・カウンタ１０１のカウント値は検出抵抗の両端に生じる電位差（即ち、入力電圧）に比例した数であり、検出抵抗を流れる電流に比例した数である。従って、特許文献１に開示のクーロンカウンタのように、カウント値から、検出抵抗を流れる電流を求めるためのタイミング信号である、分周器や更新パルス発生器などからのパルス信号は不要であり、回路規模の縮小が可能である。
【００７９】
このように本実施形態１では、検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタ１００ａにおいて、前記入力電圧を入力信号とし、該入力電圧に応じたデューティー比を有するパルス信号を出力デルタ−シグマ・モジュレータ１００と、クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがハイレベルであるときカウントアップし、該クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがローレベルであるときカウントダウンするアップダウン・カウンタ１０１とを備えたので、２次電池の充放電量（クーロン量）の積算をクーロンカウンタの内部で行うことができ、任意のタイミングで積算したクーロン量を読み出すことができ、回路規模の縮小を可能とした低コスト化が見込めるクーロンカウンタを得ることができる。
（実施形態２）
図２は、本発明の実施形態２よるクーロンカウンタを説明する図であり、クロックをカウントするカウンタ回路を含む構成を示している。
【００８０】
この実施形態２のクーロンカウンタ１００ｂは、上記実施形態１のクーロンカウンタ１００ａの構成に加えて、アップダウンカウンタ１０１に入力されるクロック信号をカウントするカウンタ回路を備えたものである。
【００８１】
このような構成のクーロンカウンタ１００ｂでは、上記実施形態１の効果に加えて、クロック信号をカウントするカウンタ回路１０２のカウント値とクロック周期を掛けることにより、クーロンカウンタでのカウント開始から現時点までの時間が得られるので、クーロンカウンタでのカウント開始から現時点までの経過時間の間に検出抵抗に流れた総電流を知ることができる効果が得られる。
（実施形態３）
図３は、本発明の実施形態３によるクーロンカウンタを説明する図である。
【００８２】
この実施形態３のクーロンカウンタ１００ｃは、上記実施形態１のクーロンカウンタ１００ａの構成に加えて、検出抵抗２００に並列に接続されたスイッチ１０３を備えたものである。
【００８３】
このような構成の実施形態３のクーロンカウンタ１００ｃでは、上記スイッチ１０３をオンすることにより、検出抵抗をショートすることができる。このように、検出抵抗２００をショートすると、デルタ−シグマ・モジュレータ１００への入力電圧が０となり、クーロンカウンタ１００のオフセット値を測定することができる。
【００８４】
つまり、前記検出抵抗２００をショートするスイッチ１０３をオンした場合、該検出抵抗２００の両端に生じる電位差は、ゼロになり、アップダウン・カウンタのカウント値もゼロになるはずである。
【００８５】
従って、アップダウン・カウンタのカウント値がゼロ以外の値となれば、クーロンカウンタにオフセット値が発生していることになり、このときのゼロ以外のカウント値をオフセット値として検知することができる。
（実施形態４）
図４は、本発明の実施形態４によるクーロンカウンタを説明する図である。
【００８６】
この実施形態４のクーロンカウンタ１００ｄは、実施形態１のクーロンカウンタ１００ａの構成に加えて、アップダウン・カウンタ１０１の出力に任意の値を用いた演算処理を行う演算器１０４と、その演算結果を記憶する記憶回路１０５とを備えたものである。
【００８７】
ここで、任意の値は、デジタ−シグマ・モジュレータ１００のオフセット値やゲインなどのデータＤＡＴＡであり、この実施形態では、該任意の値は、クーロンカウンタ１００ｄの外部から上記クーロンカウンタの演算器１０４に供給する構成となっている。
【００８８】
例えば、上記演算器１０４を、オフセット値（つまり、入力電圧が０であるときのデジタ−シグマ・モジュレータの信号Ｑの値に相当するカウント値）を上記アップダウン・カウンタの出力（カウント値）に足し算する足し算回路とすることで、図５（ａ）に示すように、クーロンカウンタの入力電圧に対するその出力（カウント値）が、破線グラフ１２で示すように、実線グラブ１０で示す正常状態のものから一定量だけマイナス側にオフセットしている場合に、そのオフセットを修正して、正常状態にすることができる。
【００８９】
一方、上記演算器１０４を、オフセット値（つまり、入力電圧が０であるときのデジタ−シグマ・モジュレータの信号Ｑの値に相当するカウント値）を上記アップダウン・カウンタの出力（カウント値）から引き算する引き算回路とすることで、図５（ａ）に示すように、クーロンカウンタの入力電圧に対するその出力（カウント値）が、破線グラフ１１で示すように、実線グラブ１０で示す正常状態のものから一定量だけプラス側にオフセットしている場合に、そのオフセットを修正して、正常状態にすることができる。
【００９０】
また、上記演算器１０４を、所定の補正ゲイン（つまり、入力電圧の単位変化量に対するカウンタ値の変化量の補正量）を上記アップダウン・カウンタの出力（カウント値）に掛け算する掛け算回路とすることで、図５（ｂ）に示すように、クーロンカウンタの入力電圧の変化に対するその出力（カウント値）の変化が、２点鎖線のグラフ１４で示すように、実線グラブ１０で示す正常状態のものから一定量だけ大きい場合に、クーロンカウンタにおけるゲインを修正して、正常状態にすることができる。
【００９１】
一方、上記演算器１０４を、所定の補正ゲイン（つまり、入力電圧の単位量の変化に対するカウンタ値の変化量の補正量）で上記アップダウン・カウンタの出力（カウント値）を割り算する割り算回路とすることで、図５（ｂ）に示すように、クーロンカウンタの入力電圧の変化に対するその出力（カウント値）の変化が、２点鎖線のグラフ１３で示すように、実線グラフ１０で示す正常状態のものから一定量だけ小さい場合に、クーロンカウンタにおけるゲインを修正して、正常状態にすることができる。
【００９２】
特に、検出抵抗の値がばらついたり、ときには検出抵抗の抵抗値が変化してその両端に生じる電位差も変化してしまったりした場合でも、抵抗の電位差（オフセット）とカウント値の傾き（ゲイン）を補正することができる。
【００９３】
このように、本実施形態４では、アップダウン・カウンタに対して任意の値を用いた演算処理を施す演算器を備えたので、この演算器を、アップダウン・カウンタのカウンタ値に対して所定の値を足し算、引き算、掛け算、あるいは割り算するよう構成することにより、クーロンカウンタのカウント値のオフセットあるいはそのゲインを調整することができる。
（実施形態５）
図６は、本発明の実施形態５によるクーロンカウンタを説明する図である。
【００９４】
このクーロンカウンタ１００ｅは、実施形態１のクーロンカウンタ１００ａの構成に加えて、アップダウン・カウンタ１０１のカウンタ値を任意のタイミングで保持し、記憶したカウンタ値を任意のタイミングでリセットする記憶回路１０６を備えたものである。
【００９５】
ここでは、記憶回路１０６は、クーロンカウンタ１００ｅの外部からのラッチ（ＬＡＴ）信号により記憶し、クーロンカウンタ１００ｅの外部からのリセット（ＲＥＳＥＴ）信号により、記憶したカウンタ値をリセットするよう構成されている。
【００９６】
このような構成のクーロンカウンタ１００ｅでは、記憶回路１０６はアップダウン・カウンタ１０１のカウンタ値をＬＡＴ信号のタイミングで記憶することができるので、アップダウン・カウンタのカウンタ値を読み出す前に保持することができ、読み出しタイミングでカウンタ値が変わってしまい、間違ったカウント値を読み出すことがない。
【００９７】
また、記憶回路１０６はＲＥＳＥＴ信号でカウンタ値をリセットすることができるので、クーロンカウンタのスタート時にこれまでのアップダウン・カウンタのカウンタ値をリセットすることや、アップダウン・カウンタのカウンタ値が溢れる前に値をリセットすることができる。
【００９８】
なお、上記実施形態５では、アップダウン・カウンタ１０１のカウンタ値を任意のタイミングで保持する記憶回路を、記憶したカウンタ値を任意のタイミングでリセットする構成としているが、上記クーロンカウンタにおいて、アップダウン・カウンタ１０１を、そのカウンタ値が所定のリセット信号よりリセットされるよう構成し、該リセット信号を生成するリセット回路を備えてもよい。
（実施形態６）
図７は、本発明の実施形態６によるクーロンカウンタを説明する図であり、入力信号として差動信号を用いるデルタ−シグマ・モジュレータを示している。
【００９９】
このクーロンカウンタ１００ｆは、実施形態１のクーロンカウンタ１００ａを構成するデジタ−シグマ・モジュレータ１００に変えて、入力信号として差動信号を用いるデジタ−シグマ・モジュレータ１１０を有するものであり、その他の構成は、実施形態１のクーロンカウンタと同一である。
【０１００】
つまり、この実施形態のクーロンカウンタ１００ｆでは、ＩＮ＿Ｐ電位とＧＮＤ電位の差を入力電圧（ＩＮ）としてカウントしていた実施形態１のデルタ−シグマ・モジュレータ１００とは異なり、検出抵抗の両端の電位であるＩＮ＿Ｐ電位とＩＮ＿Ｎ電位の差を入力電圧（ＩＮ）としたデジタ−シグマ・モジュレータ１１０を用いている。
【０１０１】
このような構成の実施形態６のクーロンカウンタ１００ｆでは、検出抵抗２００の両端とデジタ−シグマ・モジュレータの一対の差動入力端子とが、基板配線を介することなく直接、専用の導体パターンにより接続されることとなり、基板配線によって生じる入力電圧の誤差を少なくすることができる。
【０１０２】
また、デジタ−シグマ・モジュレータ１１０の入力信号を差動信号とすることで、ＧＮＤや電源に混入したノイズや、クロックのノイズを低減する同相ノイズ除去の効果を得ることができ、Ｓ／Ｎ比を上げることができる。
【０１０３】
さらに、プリント基板上でのクーロンカウンタとしてのＩＣの配置の自由度を高めることができる。
【０１０４】
図８は、プリント基板上でのクーロンカウンタとしてのＩＣの配置を説明する図であり、差動入力のクーロンカウンタの配置（図（ａ））と、差動入力ではないクーロンカウンタの配置（図（ｂ））とを対比して示している。
【０１０５】
例えば、図８（ａ）に示すように、プリント基板上に電気的に分離された導体層Ｔ１及びＴ２が形成されており、一方の導体層Ｔ１は、バッテリー４００の負側端子に接続され、他方の導体層Ｔ２は、負荷３００を介してバッテリー４００の正側端子に接続されている。また、上記一対の導体層Ｔ１及びＴ２の対向する部分には、検出抵抗２００を構成する抵抗層２００ａが、上記導体層Ｔ１及びＴ２に跨るよう形成され、この抵抗層２００ａの一端は、一方の導体層Ｔ１にコンタクト部Ｃを介して接続され、この抵抗層２００ａの他端は、他方の導体層Ｔ２にコンタクト部Ｃを介して接続されている。
【０１０６】
さらに、上記抵抗層２００ａの両端には、一対の配線層Ｌ１及びＬ２を介して上記クーロンカウンタ１００ｆの一対の差動入力端子が接続されている。
【０１０７】
一方、図８（ｂ）に示すように、差動入力ではない例えば実施形態１のクーロンカウンタ１００を検出抵抗２００に接続する場合は、クーロンカウンタを構成するデジタ−シグマ・モジュレータの一方の入力は、図８（ａ）に示す場合と同様、配線層Ｌを介して抵抗層Ｔ１の一端に接続し、デジタ−シグマ・モジュレータの他方の入力は接地する、つまり、上記一対の導体層のうちの接地されている接地側導体層Ｔ２に接続する。
【０１０８】
この場合、検出抵抗２００としての抵抗層２００ａの他端側から、接地側導体層Ｔ２におけるデジタ−シグマ・モジュレータの他方の入力が接続されている部分までの抵抗成分ΔＲがカウンタ出力に及ぼす影響を抑えるため、クーロンカウンタとしてのＩＣを、抵抗層２００ａのできるだけ近い位置に配置する必要が生ずる。
【０１０９】
従って、本実施形態６のように、クーロンカウンタを、入力信号として差動信号を用いる構成とすることで、プリント基板上でのクーロンカウンタとしてのＩＣの配置の自由度を高めることができる。
（実施形態７）
図９は、本発明の実施形態７によるクーロンカウンタを説明する図である。
【０１１０】
この実施形態７のクーロンカウンタ１００ｇは、実施形態１のクーロンカウンタ１００ａを構成するデジタ−シグマ・モジュレータ１００に変えて、スタンバイ回路１０７を備えたデジタ−シグマ・モジュレータ１２０を有するものであり、その他の構成は、実施形態１のクーロンカウンタと同一である。
【０１１１】
スタンバイ回路は１０７は、クーロンカウンタ１００ｇの外部からのスタンバイ（ＳＴＢ）信号に基づいて、デルタ−シグマ・モジュレータ１００を動作させないスタンバイ状態（非動作状態）と、デルタ−シグマ・モジュレータ１００を動作させる動作状態との間で切替制御するものである。
【０１１２】
このような構成の本発明の実施形態７のクーロンカウンタ１００ｇでは、クーロンカウントを行わない時には、スタンバイ回路１０７により、デジタ−シグマ・モジュレータをこれが動作しないスタンバイ状態とすることで、動作電流を少なくすることができ、これにより携帯機器のバッテリ寿命を延ばすことができる。
【０１１３】
さらに、上記実施形態１〜７では、特に説明しなかったが、上記実施形態１〜７のいずれかのクーロンカウンタは、携帯電話やノートパソコンなどのバッテリー駆動のモバイル機器に用いられてバッテリーの残量を検出するものであり、上記実施形態１〜７のいずれかによるクーロンカウンタを用いたモバイル機器では、クーロンカウンタを構成する回路数を少なくして、低コスト化を図ることができ、クーロンカウンタによる電池残量の検出をいつでも正確に行うことも可能である。
【０１１４】
例えば、このようなモバイル機器としての電子情報機器は、所定の回路動作を行う機能回路と、該機能回路を駆動するバッテリとを備えた電子情報機器であって、２次電池であるバッテリの残量を検出する残量検出部を有し、該残量検出回路は、上記実施形態１〜７のいずれかのクーロンカウンタを有するものである。
【０１１５】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１６】
本発明は、クーロンカウンタおよび電子情報機器の分野において、回路規模の縮小を可能としたクーロンカウンタ、およびこのようなクーロンカウンタを搭載した電子情報機器を提供することができる。
【符号の説明】
【０１１７】
１００、１１０、１２０ デルタ−シグマ・モジュレータ
１００ａ〜１００ｇ クーロンカウンタ
１０１ アップダウン・カウンタ
１０２ カウンタ回路
１０３ スイッチ
１０４ 演算器
１０５、１０６ 記憶回路
１０７ スタンバイ回路
２００ 検出抵抗
２００ａ 抵抗層
３００ 負荷
４００ ２次電池
Ｔ１、Ｔ２ 導体層
Ｌ、Ｌ１、Ｌ２ 配線層
【特許請求の範囲】
【請求項１】
検出抵抗の両端に生じる電位差を入力電圧とし、該入力電圧に比例したカウント値を出力するクーロンカウンタであって、
該入力電圧を入力信号とし、該入力電圧に応じたデューティー比を有するパルス信号を出力デルタ−シグマ・モジュレータと、
クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがハイレベルであるときカウントアップし、該クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがローレベルであるときカウントダウンするアップダウン・カウンタとを備えたクーロンカウンタ。
【請求項２】
前記アップダウン・カウンタに入ったクロック信号の数をカウントするカウンタ回路を備えた請求項１に記載のクーロンカウンタ。
【請求項３】
前記検出抵抗をショートするスイッチを備えた請求項１に記載のクーロンカウンタ。
【請求項４】
前記アップダウン・カウンタが出力するカウント値に任意の値を足し算する足し算回路を備えた請求項１に記載のクーロンカウンタ。
【請求項５】
前記アップダウン・カウンタが出力するカウント値から任意の値を引き算する引き算回路を備えた請求項１に記載のクーロンカウンタ。
【請求項６】
前記アップダウン・カウンタが出力するカウント値に任意の値を掛け算する掛け算回路と、
前記掛け算回路により得られた掛け算値を記憶する記憶回路とを備えた請求項１に記載のクーロンカウンタ。
【請求項７】
前記アップダウン・カウンタが出力するカウント値を任意の値で割り算する割り算回路と、
前記割り算回路により得られた割り算値を記憶する記憶回路とを備えた請求項１に記載のクーロンカウンタ。
【請求項８】
前記アップダウン・カウンタが出力するカウンタ値を任意のタイミングで保持する記憶回路を備えた請求項１に記載のクーロンカウンタ。
【請求項９】
前記アップダウン・カウンタのカウンタ値をリセットするリセット回路を備えた請求項１に記載のクーロンカウンタ。
【請求項１０】
前記デルタ−シグマ・モジュレータは、入力信号として差動信号を受ける入力端子を有する請求項１に記載のクーロンカウンタ。
【請求項１１】
前記デルタ−シグマ・モジュレータは、その動作モードをスタンバイモードに切り替えるスタンバイ回路を備えた請求項１に記載のクーロンカウンタ。
【請求項１２】
所定の回路動作を行う機能回路と、該機能回路を駆動する２次電池とを備えた電子情報機器であって、
該２次電池の残量を検出する残量検出部を有し、
該残量検出回路は、請求項１に記載のクーロンカウンタを有する、電子情報機器。
【請求項１】
検出抵抗の両端に生じる電位差を入力電圧とし、該入力電圧に比例したカウント値を出力するクーロンカウンタであって、
該入力電圧を入力信号とし、該入力電圧に応じたデューティー比を有するパルス信号を出力デルタ−シグマ・モジュレータと、
クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがハイレベルであるときカウントアップし、該クロック信号の入力時に、該デルタ−シグマ・モジュレータの出力パルスがローレベルであるときカウントダウンするアップダウン・カウンタとを備えたクーロンカウンタ。
【請求項２】
前記アップダウン・カウンタに入ったクロック信号の数をカウントするカウンタ回路を備えた請求項１に記載のクーロンカウンタ。
【請求項３】
前記検出抵抗をショートするスイッチを備えた請求項１に記載のクーロンカウンタ。
【請求項４】
前記アップダウン・カウンタが出力するカウント値に任意の値を足し算する足し算回路を備えた請求項１に記載のクーロンカウンタ。
【請求項５】
前記アップダウン・カウンタが出力するカウント値から任意の値を引き算する引き算回路を備えた請求項１に記載のクーロンカウンタ。
【請求項６】
前記アップダウン・カウンタが出力するカウント値に任意の値を掛け算する掛け算回路と、
前記掛け算回路により得られた掛け算値を記憶する記憶回路とを備えた請求項１に記載のクーロンカウンタ。
【請求項７】
前記アップダウン・カウンタが出力するカウント値を任意の値で割り算する割り算回路と、
前記割り算回路により得られた割り算値を記憶する記憶回路とを備えた請求項１に記載のクーロンカウンタ。
【請求項８】
前記アップダウン・カウンタが出力するカウンタ値を任意のタイミングで保持する記憶回路を備えた請求項１に記載のクーロンカウンタ。
【請求項９】
前記アップダウン・カウンタのカウンタ値をリセットするリセット回路を備えた請求項１に記載のクーロンカウンタ。
【請求項１０】
前記デルタ−シグマ・モジュレータは、入力信号として差動信号を受ける入力端子を有する請求項１に記載のクーロンカウンタ。
【請求項１１】
前記デルタ−シグマ・モジュレータは、その動作モードをスタンバイモードに切り替えるスタンバイ回路を備えた請求項１に記載のクーロンカウンタ。
【請求項１２】
所定の回路動作を行う機能回路と、該機能回路を駆動する２次電池とを備えた電子情報機器であって、
該２次電池の残量を検出する残量検出部を有し、
該残量検出回路は、請求項１に記載のクーロンカウンタを有する、電子情報機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−１６３４５８（Ｐ２０１２−１６３４５８Ａ）
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【出願番号】特願２０１１−２４４７０（Ｐ２０１１−２４４７０）
【出願日】平成２３年２月７日（２０１１．２．７）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【出願日】平成２３年２月７日（２０１１．２．７）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]