コイル部品
【課題】信号の反射を低減できるコイル部品を提供する。
【解決手段】コイル部品において、セラミック層Ｃ２等の積層方向において導体パターンＰ１の断面が凹凸状をなしていると共に、導体パターンＰ１の延在方向に沿って凹凸１３が形成されている。信号が高周波化した高周波電流は、表皮効果によって導体パターンＰ１の表面を流れる。このとき、導体パターンＰ１の断面が凹凸状をなしているため、断面矩形状の従来の導体パターンよりも表面積が大きい。そのため、高周波電流に対する抵抗の低下、つまりインピーダンスの低減を図ることができる。また、導体パターンＰ１の延在方向に沿って凹凸１３が形成されているため、延在方向における導体パターンＰ１の表面積も増大しており、高周波電流が反射して往復する距離を増大させることができる。
【解決手段】コイル部品において、セラミック層Ｃ２等の積層方向において導体パターンＰ１の断面が凹凸状をなしていると共に、導体パターンＰ１の延在方向に沿って凹凸１３が形成されている。信号が高周波化した高周波電流は、表皮効果によって導体パターンＰ１の表面を流れる。このとき、導体パターンＰ１の断面が凹凸状をなしているため、断面矩形状の従来の導体パターンよりも表面積が大きい。そのため、高周波電流に対する抵抗の低下、つまりインピーダンスの低減を図ることができる。また、導体パターンＰ１の延在方向に沿って凹凸１３が形成されているため、延在方向における導体パターンＰ１の表面積も増大しており、高周波電流が反射して往復する距離を増大させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コイル部品に関する。
【背景技術】
【０００２】
コイル部品として、複数の絶縁体層が積層されて構成された積層体と、積層体の端面側に形成された端子電極と、複数の導体パターンが互いに電気的に接続されて構成され、積層体の内部に配置されたコイルとを備えた積層型チップインダクタが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−１３６３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のようなインダクタ部品を信号系の回路に組み込む場合、インダクタ部品の前後に抵抗器を接続して配置される。このとき、抵抗器及びインダクタ部品に信号を流すと、インピーダンスの不整合により導体を伝わる信号が反射し、信号の減衰が生じるおそれがある。また、反射によって不要な輻射が生じ、ノイズの原因となってしまうおそれもある。従って、信号の反射成分を低減することが求められていた。
【０００５】
本発明は、上記課題を解決するためになされたものであり、信号の反射を低減できるコイル部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係るコイル部品は、複数の絶縁体層が積層されて構成された積層体と、複数の導体パターンが互いに電気的に接続されて構成され、積層体の内部に配置されたコイルと、積層体に形成され、コイルの両端側に位置する導体パターンに接続された一対の端子電極とを備えるコイル部品であって、導体パターンは、絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることを特徴とする。
【０００７】
このコイル部品では、絶縁体層の積層方向において導体パターンの断面が凹凸形状をなしていると共に、導体パターンの延在方向に沿って凹凸が形成されている。信号が高周波化した高周波電流は、表皮効果によって導体パターンの表面を流れる。このとき、導体パターンの断面が凹凸形状をなしているため、断面矩形状を呈する従来の導体パターンよりも表面積が大きい。そのため、高周波電流に対する抵抗の低下、つまりインピーダンスの低減を図ることができる。また、導体パターンの延在方向に沿って凹凸が形成されているため、延在方向における導体パターンの表面積も増大しており、高周波電流が反射して往復する距離（線路長）を増大させることができる。したがって、信号の反射が生じた場合であっても反射成分を減衰させることができる。その結果、信号の反射の低減が可能となる。
【０００８】
導体パターンは、端子電極に接続される導出部を有しており、端子電極の一方に接続される導体パターンの導出部が絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることが好ましい。信号の反射は、インピーダンスの不整合が生じる位置、つまり信号が入力される端子側にて生じる。そこで、信号が入力される端子電極側に接続される導体パターンの導出部に凹凸を設けることにより、信号の反射をより的確に低減させることができる。
【発明の効果】
【０００９】
本発明によれば、信号の反射を低減できる。これにより、ノイズの低減を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一本実施形態に係るコイル部品を示す斜視図である。
【図２】図１に示すコイル部品の断面図である。
【図３】図１に示すコイル部品に含まれる素体の分解斜視図である。
【図４】導体パターンを示す斜視図である。
【図５】（ａ）は導体パターンの縦断面図、（ｂ）は導体パターンを横から見た図、（ｃ）は導体パターンを上から見た図である。
【図６】導体パターンの形成工程を示す工程図である。
【図７】導体パターンの形成工程を示す工程図である。
【図８】特性インピーダンス測定のサンプルを示す図である。
【図９】測定結果を示す図である。
【図１０】本実施形態に係るコイル部品の実装構造を説明するための回路図である。
【図１１】変形例に係る導体パターンの縦断面図である。
【図１２】（ａ）は変形例に係る導体パターンを横から見た図、（ｂ）は変形例に係る導体パターンを上から見た図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１２】
図１は、本発明の一本実施形態に係るコイル部品を示す斜視図、図２は、図１に示すコイル部品の断面図、図３は、図１に示すコイル部品に含まれる素体の分解斜視図である。コイル部品１は、例えば積層型インダクタであり、略直方体形状の素体２と、素体２の長手方向の両端部にそれぞれ形成された端子電極３，４とを備えている。
【００１３】
素体２は、長手方向に向かい合って互いに平行をなす一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂ間を連結するように伸び且つ互いに対向する一対の主面２ｃ，２ｄと、一対の主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の側面２ｅ，２ｆと、を有する。主面２ｃ，２ｄのうちの一方は、コイル部品１が外部基板（図示しない）に実装されたときに、当該外部基板に対応する面である。
【００１４】
端子電極３は、一方の端面２ａ及び端面２ａと直交する主面２ｃ，２ｄ及び側面２ｅ，２ｆの各縁部の一部を覆うように形成されている。端子電極４は、他方の端面２ｂ及び端面２ｂと直交する主面２ｃ，２ｄ及び側面２ｅ，２ｆの各縁部の一部を覆うように形成されている。
【００１５】
素体２は、図２及び図３に示されるように、複数（ここでは１２枚）のセラミック層（絶縁体層）Ｃ１〜Ｃ１２が積層されることにより構成された積層体である。素体２は、内部に導体パターンＰ１〜Ｐ１０、スルーホール電極Ｈ１〜Ｈ９及び導出部Ｐ１ａ，Ｐ１０ａからなるコイルＬを備えている。素体２は、導体パターンＰ１〜Ｐ１０を形成したセラミック層Ｃ１〜Ｃ１２の焼成によって形成されており、実際のコイル部品１では、セラミック層Ｃ１〜Ｃ１２の各層同士は、視認できない程度に一体化されている。
【００１６】
セラミック層Ｃ１〜Ｃ１２及び後述する磁性体膜Ｆ１〜Ｆ１０は、電気絶縁性を有する絶縁体として機能する。セラミック層Ｃ１〜Ｃ１２は、主としてフェライト（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト、Ｃｕ−Ｚｎ系フェライト、又はＮｉ−Ｃｕ系フェライト）から構成される。セラミック層Ｃ１〜Ｃ１２の厚みは、例えば６０μｍ程度である。なお、セラミック層Ｃ１〜Ｃ１２及び磁性体膜Ｆ１〜Ｆ１０は、フェライト以外の非磁性体セラミックでもよい。非磁性セラミックとしては、ガラスにアルミナ粉を混ぜたペースト（グリーンシート）を焼成したものが挙げられる。
【００１７】
セラミック層Ｃ２の表面には、導体パターンＰ１及び磁性体膜Ｆ１が形成されている。導体パターンＰ１は、コイルＬの略５／８ターン分に相当し、セラミック層Ｃ２上で略Ｃ字状に形成されている。導体パターンＰ１の一端には、導出部Ｐ１ａが一体的に形成されている。導体パターンＰ１の導出部Ｐ１ａは、セラミック層Ｃ２の縁に引き出され、その端部がセラミック層Ｃ２の端面に露出している。これにより、導出部Ｐ１ａは、端子電極３に電気的に接続されることとなる。導体パターンＰ１の他端は、セラミック層Ｃ２を厚み方向に貫通して形成されたスルーホール電極Ｈ１と電気的に接続されている。このため、導体パターンＰ１は、積層された状態で、スルーホール電極Ｈ１を介して隣接する導体パターンＰ２の一端と電気的に接続される。
【００１８】
セラミック層Ｃ３の表面には、導体パターンＰ２及び磁性体膜Ｆ２が形成されている。導体パターンＰ２は、コイルＬの略３／４ターン分に相当している。導体パターンＰ２は、セラミック層Ｃ３上で略Ｕ字状に形成されている。導体パターンＰ２の一端には、積層された状態でスルーホール電極Ｈ１と電気的に接続される領域が含まれている。導体パターンＰ２の他端は、セラミック層Ｃ３を厚み方向に貫通して形成されたスルーホール電極Ｈ２と電気的に接続されている。このため、導体パターンＰ２は、積層された状態で、スルーホール電極Ｈ２を介して隣接している導体パターンＰ３の一端と電気的に接続される。
【００１９】
セラミック層Ｃ５，Ｃ７，Ｃ９は、セラミック層Ｃ３と同様の構成を有している。すなわち、各セラミック層Ｃ５，Ｃ７，Ｃ９の表面には、導体パターンＰ４，Ｐ６，Ｐ８及び磁性体膜Ｆ４，Ｆ６，Ｆ８が形成されている。各導体パターンＰ４，Ｐ６，Ｐ８は、コイルＬの略３／４ターン分に相当しており、各セラミック層Ｃ５，Ｃ７，Ｃ９上で略Ｕ字状に形成されている。各導体パターンＰ４，Ｐ６，Ｐ８の一端には、積層された状態で各スルーホール電極Ｈ３，Ｈ５，Ｈ７と電気的にそれぞれ接続される領域が含まれている。各導体パターンＰ４，Ｐ６，Ｐ８の他端は、各セラミック層Ｃ５，Ｃ７，Ｃ９を厚み方向に貫通して形成された各スルーホール電極Ｈ４，Ｈ６，Ｈ８とそれぞれ電気的に接続されている。このため、各導体パターンＰ４，Ｐ６，Ｐ８は、積層された状態で、各スルーホール電極Ｈ４，Ｈ６，Ｈ８を介してそれぞれ隣接している導体パターンＰ５，Ｐ７，Ｐ９の一端と電気的に接続される。
【００２０】
セラミック層Ｃ４の表面には、導体パターンＰ３及び磁性体膜Ｆ３が形成されている。導体パターンＰ３は、コイルＬの略３／４ターン分に相当している。導体パターンＰ３は、セラミック層Ｃ４上でそれぞれ略Ｃ字状に形成されている。導体パターンＰ３の一端には、積層された状態でスルーホール電極Ｈ２と電気的に接続される領域が含まれている。導体パターンＰ３の他端は、セラミック層Ｃ４を厚み方向に貫通して形成されたスルーホール電極Ｈ３と電気的に接続されている。このため、導体パターンＰ３は、積層された状態で、スルーホール電極Ｈ３を介してそれぞれ隣接している導体パターンＰ４の一端と電気的に接続される。
【００２１】
セラミック層Ｃ６，Ｃ８，Ｃ１０は、セラミック層Ｃ４と同様の構成を有している。すなわち、各セラミック層Ｃ６，Ｃ８，Ｃ１０の表面には、導体パターンＰ５，Ｐ７，Ｐ９及び磁性体膜Ｆ５，Ｆ７，Ｆ９が形成されている。各導体パターンＰ５，Ｐ７，Ｐ９は、コイルＬの略３／４ターン分に相当しており、各セラミック層Ｃ６，Ｃ８，Ｃ１０上で略Ｃ字状に形成されている。各導体パターンＰ５，Ｐ７，Ｐ９の一端には、積層された状態で各スルーホール電極Ｈ４，Ｈ６，Ｈ８と電気的にそれぞれ接続される領域が含まれている。各導体パターンＰ５，Ｐ７，Ｐ９の他端は、各セラミック層Ｃ６，Ｃ８，Ｃ１０を厚み方向に貫通して形成された各スルーホール電極Ｈ５，Ｈ７，Ｈ９とそれぞれ電気的に接続されている。このため、各導体パターンＰ５，Ｐ７，Ｐ９は、積層された状態で、各スルーホール電極Ｈ５，Ｈ７，Ｈ９を介してそれぞれ隣接している導体パターンＰ６，Ｐ８，Ｐ１０の一端と電気的に接続される。
【００２２】
セラミック層Ｃ１１の表面には、導体パターンＰ１０及び磁性体膜Ｆ１０が形成されている。導体パターンＰ１０は、コイルＬの略７／８ターン分に相当し、セラミック層Ｃ１１上で略Ｕ字状に形成されている。導体パターンＰ１０の一端には、積層された状態でスルーホール電極Ｈ９と電気的に接続される領域が含まれている。導体パターンＰ１０の他端には、導出部Ｐ１０ａが一体的に形成されている。導体パターンＰ１０の導出部Ｐ１０ａは、セラミック層Ｃ１１の縁に引き出され、その端部がセラミック層Ｃ１１の端面に露出している。これにより、導出部Ｐ１０ａは、端子電極４に電気的に接続されることとなる。
【００２３】
以上のように、各セラミック層Ｃ１〜Ｃ１２が積層され、各導体パターンＰ１〜Ｐ１０が各スルーホール電極Ｈ１〜Ｈ９を介して相互に電気的に接続されることにより、ターン数が７．５ターンであるコイルＬが構成される。各導体パターンＰ１〜Ｐ１０及び導出部Ｐ１ａ，Ｐ１０ａは、Ａｇ又はＮｉを主成分とする導電ペーストにて形成されている。
【００２４】
続いて、図４を参照して、導体パターンＰ１〜Ｐ１０の構成について詳細に説明する。図４は、導体パターンを拡大して示す斜視図である。また、図５（ａ）は、図４に示す導体パターンの縦断面図、図５（ｂ）は、図４に示す導体パターンを横から見た図、図５（ｃ）は、図４に示す導体パターンを上から見た図である。図５においては、説明の便宜上、磁性体膜Ｆ１〜Ｆ１０の図示を省略している。以下、導体パターンＰ１を一例として説明する。各図に示すように、導体パターンＰ１は、セラミック層Ｃ１〜Ｃ１２の積層方向における断面（縦断面）が凹凸形状をなしていると共に、延在方向に沿って凹凸１３が形成されている。
【００２５】
導体パターンＰ１は、所定の間隔を有して設けられた鍔部１０と、鍔部１０の間に配置され、鍔部１０同士を接続する接続部１１とから構成されている。鍔部１０及び接続部１１は、一体形成されている。鍔部１０は、その上下（セラミック層Ｃ１〜Ｃ１２の積層方向）部分で且つ中央部分に凹状の切欠部１２ａ，１２ｂがそれぞれ形成されており、積層方向における断面がＨ字状を呈している。
【００２６】
接続部１１は、略直方体状を呈しており、鍔部１０よりも導体パターンＰ１の延在方向にやや厚く形成されていると共に、外形寸法（外周部）が鍔部１０よりも小さくなっている。具体的には、接続部１１の幅寸法は、鍔部１０の幅寸法の略２／５程度となっている。このような構成により、導体パターンＰ１は、延在方向（セラミック層Ｃ２の面方向）に凹凸１３が形成されている。この凹凸１３は、導体パターンＰ１に連続して形成されている。つまり、導体パターンＰ１は、いわゆる蛇腹状をなしている。
【００２７】
続いて、本実施形態に係るコイル部品１の製造方法について説明する。まず、セラミック層Ｃ１〜Ｃ１２となるセラミックグリーンシートを準備する。セラミックグリーンシートには、レーザ加工等によってセラミックグリーンシートを厚み方向に貫通するスルーホールを所定位置に形成し、このスルーホールには、導電ペーストを充填する。
【００２８】
続いて、セラミックグリーンシート上に導電ペーストを所定のパターンにて塗布することで、導体パターンを形成する。導体パターンは、スクリーン印刷やエッチング、スパッタ等によって形成される。導体パターンの形成方法について、図６及び図７を参照しながら説明する。図６及び図７は、導体パターンの形成工程を示す工程図である。図６においては、導体パターンの一部のみを図示しているが、実際には、図６に示す構成が長手方向に連続して形成されている。また、図７においては磁性体膜Ｆ１（フェライト層ＦＬ１〜ＦＬ４）が形成されているが、その形成工程については一部省略して説明する。なお、以下の説明においては、導体パターンＰ１を一例とすると共に、スクリーン印刷による導体パターンの形成について説明する。
【００２９】
導体パターンＰ１は、導電粉及びバインダー等を含む導電ペーストを複数回重ねて印刷することによって形成される。図６（ａ）及び図７（ａ）に示すように、まず一層目の第一導電ペースト層Ｌ１がグリーンシートＧ上に形成される。図６（ａ）に示されるように、第一導電ペースト層Ｌ１は、略直方体形状を呈しており、導体パターンＰ１の延在方向に所定の間隔を有して複数形成される。これにより、第一導電ペースト層Ｌ１は、グリーンシートＧ上において、凹凸状に形成される。また、図７（ａ）に示すように、第一導電ペースト層Ｌ１は、導体パターンＰ１の幅方向に所定の間隔を有して略平行に一対形成される。
【００３０】
次に、図６（ｂ）及び図７（ｂ）に示すように、第一導電ペースト層Ｌ１とグリーンシートＧとによって形成された空隙部Ｋ１を充填するように、フェライト層ＦＬ１が形成される。フェライト層ＦＬ１は、磁性体膜Ｆ１を形成する。フェライト層ＦＬ１は、第一導電ペースト層Ｌ１の上面と略面一となるように形成される。
【００３１】
続いて、図６（ｃ）及び図７（ｃ）に示すように、第二導電ペースト層Ｌ２及び第三導電ペースト層Ｌ３が形成される。第二導電ペースト層Ｌ２は、第一導電ペースト層Ｌ１及びフェライト層ＦＬ１上に印刷される。第三導電ペースト層Ｌ３は、第二導電ペースト層Ｌ２上に形成される。第二導電ペースト層Ｌ２及び第三導電ペースト層Ｌ３は、接続部１１に相当する部分においては、第一導電ペースト層Ｌ１の幅寸法よりも小さく形成される。具体的には、図５（ｃ）に示されるように、第二導電ペースト層Ｌ２及び第三導電ペースト層Ｌ３は、第一導電ペースト層Ｌ１の幅寸法の略２／５程度の幅寸法で形成される。形成するペースト層の幅寸法の設定は、スクリーンメッシュの孔径を調整することによって行われる。
【００３２】
続いて、図６（ｄ）及び図７（ｄ）に示すように、第四導電ペースト層Ｌ４が形成される。第四導電ペースト層Ｌ４は、第三導電ペースト層Ｌ３上に形成される。第四導電ペースト層Ｌ４は、第一導電ペースト層Ｌ１と同様に、略直方体形状を呈しており、鍔部１０に該当する部分において、導体パターンＰ１の延在方向に所定の間隔を有して複数形成される。これにより、第四導電ペースト層Ｌ４は、第三導電ペースト層Ｌ３上において、凹凸状に形成される。また、図７（ｄ）に示すように、第四導電ペースト層Ｌ４は、鍔部１０に該当する部分において、導体パターンＰ１の幅方向に所定の間隔を有して略平行に一対形成される。
【００３３】
そして、図６（ｅ）及び図７（ｅ）に示すように、第三導電ペースト層Ｌ３と第四導電ペースト層Ｌ４とによって形成された空隙部Ｋ２を充填するように、フェライト層ＦＬ４が形成される。フェライト層ＦＬ４は、第四導電ペースト層Ｌ４の上面と略面一となるように形成される。以上のように、導体パターンＰ１は、主面２ｄ側（積層方向における一方側）から主面２ｃ側（積層方向における他方側）に向かって、第一導電ペースト層Ｌ１、第二導電ペースト層Ｌ２、第三導電ペースト層Ｌ３、及び第四導電ペースト層Ｌ４の順番で積層されることで形成されている。導体パターンＰ２〜Ｐ１０も、導体パターン１と同様に形成される。
【００３４】
続いて、セラミック層Ｃ１〜Ｃ１２を図３に示される順序で積層して、積層方向に圧力を加えて圧着し、積層体（図示しない）を形成する。得られた積層体をチップ単位に切断し、その後、所定温度（例えば、８７０℃程度）にて焼成を行い、素体２を形成する。素体２は、例えば、焼成後における長手方向の長さが２．０ｍｍ、幅が１．２５ｍｍ、高さが０．８ｍｍとなるようにする。焼成により、セラミックグリーンシートＧがセラミック層Ｃ２となり、また第一〜第四導電ペースト層Ｌ１〜Ｌ４が導体パターンＰ１となる。つまり、セラミック層Ｃ２及び導体パターンＰ１は、それぞれセラミックグリーンシートＧの焼成物及び第一〜第四導電ペースト層Ｌ１〜Ｌ４の焼成物から構成される。
【００３５】
その後、素体２に対し、端子電極３，４を形成することで、コイル部品（積層型インダクタ）１が得られる。端子電極３，４は、素体２の長手方向の両端面にそれぞれ銀、ニッケル又は銅を主成分とする電極ペーストを転写した後、所定温度（例えば７００℃程度）で焼き付けを行い、さらに電気めっきを施すことにより形成することができる。電気めっきには、Ｃｕ、Ｎｉ及びＳｎ等を用いることができる。
【００３６】
以上説明したように、コイル部品１では、セラミック層Ｃ１〜Ｃ１２の積層方向において導体パターンＰ１〜Ｐ１０の断面が凹凸状をなしていると共に、導体パターンＰ１〜Ｐ１０の延在方向に沿って凹凸１３が形成されている。信号が高周波化した高周波電流は、表皮効果によって導体パターンの表面を流れる。このとき、導体パターンＰ１〜Ｐ１０の断面が凹凸状をなしているため、断面矩形状の従来の導体パターンよりも表面積が大きい。そのため、高周波信号に対する抵抗の低下、つまりインピーダンスの低減を図ることができる。また、導体パターンの延在方向に沿って凹凸が形成されているため、延在方向における導体パターンＰ１〜Ｐ１０の表面積も増大しており、高周波電流が反射して往復する距離（線路長）を増大させることができる。したがって、信号の反射が生じた場合であっても、信号の反射成分を減衰させることができる。その結果、信号の反射の低減を図ることができる。
【００３７】
次に、本実施形態によって、信号の反射を低減できることを具体的に示す。ここでは、サンプルのインピーダンスをＴＤＲ（Time Domain Reflectometry）法により測定する。このＴＤＲ法とは、伝送線路にステップパルスを送出し、特性インピーダンスの不連続箇所にて反射されたパルスを測定することにより、伝送線路の特性インピーダンスを計測する測定法である。
【００３８】
測定対象として、２種類のサンプルを準備した。図８は、特性インピーダンス測定のサンプルを示す図である。図８（ａ）に示すように、第一のサンプル２０では、フェライト基板２１上に導体パターン（電極）２２を直線的に形成している。フェライト基板２１は、長さが２５ｍｍ、幅が１０ｍｍ、厚さが１ｍｍのものを用いた。導体パターン２２は、幅を約１ｍｍとした。一方、図８（ｂ）に示すように、第二のサンプル２４では、フェライト基板２１に導体パターン２５を第一のサンプル２０よりも薄く且つ幅約２ｍｍで形成し、さらに導体パターン２５の一部を研磨することで表面に凹凸２６を形成した。このような構成により、第二のサンプル２４は、第一のサンプル２０に比べて表面積が大きくなっている。いずれのサンプル２０，２４も、直流抵抗が５Ω、インダクタンスが約２μＨとなっている。これらのサンプル２０，２４を用いたＴＤＲ法による測定結果を図９に示す。
【００３９】
図９は、測定結果を示す図である。図９においては、第一のサンプル２０の特性ｌ１を実線で示し、第二のサンプル２４の特性ｌ２を破線で示している。図９に示すように、第一のサンプルでは、特性ｌ１から分かるように、「Ｔ１」で示される位置でインピーダンスが大きくが変化していると共に、「Ｔ２」で示される位置でインピーダンスが変化している。
【００４０】
これに対して、第二のサンプル２４では、特性ｌ２から分かるように、第一のサンプル２０と同様に「Ｔ１」で示される位置でインピーダンスが変化していると共に、「Ｔ３」で示される位置でインピーダンスが変化している。第二のサンプル２４では、第一のサンプル２０と同様に「Ｔ１」の位置にてインピーダンスが変化しているが、その変化は第一のサンプル２０に比べて小さい。また、第一のサンプル２０における「Ｔ１」と次の変化点「Ｔ２」をつなぐ直線の傾きＤ１と、第二のサンプル２４における「Ｔ１」と次に変化点「Ｔ３」とをつなぐ直線の傾きＤ２とを比べると、第二のサンプル２４の傾きが小さくなっている。つまり、第一のサンプル２０よりも表面積が大きい第二のサンプル２４では、第一のサンプル２４に比べて、立ち上がりの時間が緩くなっている。
【００４１】
以上の結果より、導体パターン２５の表面に凹凸２６を形成することによって、断面の表面積が増大することで高周波電流に対する抵抗が低下するため、時間に対するインピーダンスが低減し、さらに、延在方向に凹凸が形成されることで、信号が反射して往復する距離が伸び、傾きが小さくなっている（信号の反射成分が減衰している）。
【００４２】
続いて、図１０を参照して、本実施形態に係るコイル部品１の実装構造について説明する。図１０は、本実施形態に係るコイル部品の実装構造を説明するための回路図である。
【００４３】
図１０に示されているように、コイル部品１は、ＩＣ１００への電源ライン１０２やＩＣ１００からの出力ライン（例えば、クロックラインや信号ライン等）１０４に挿入されている。電源ライン１０２に挿入されたコイル部品１は、コンデンサ１０６と共にＬＣフィルタを構成している。
【００４４】
電源ライン１０２に挿入されたコイル部品１では、端子電極３がＩＣ１００に接続されている。出力ライン１０４に挿入されたコイル部品１も、端子電極３がＩＣ１００に接続されている。
【００４５】
ＩＣ１００では、その内部において高速でスイッチングが行なわれており、電源ライン１０２や出力ライン１０４等にノイズが重畳しやすい。しかしながら、上述したようにコイル部品１での反射が少なくなることから、ＩＣ１００にて発生したノイズの重畳が少なくなる。従来の技術のコイル（インダクタ）部品では、コイル部品での反射が大きいことから、ＩＣ１００にて発生したノイズの重畳が大きくなる。
【００４６】
本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、導体パターンＰ１〜Ｐ１０において、断面が凹凸形状をなしていると共に延在方向に沿って凹凸１３が形成されている構成としているが、これらの形状は、信号の入力側にのみ設けられてもよい。つまり、導体パターンＰ１，Ｐ１０の端子電極３，４側のいずれかに接続される導出部Ｐ１ａ，Ｐ１０ａにおいて、断面を凹凸形状とすると共に、延在方向に沿って凹凸１３を形成してもよい。信号の反射は、インピーダンスの不整合が生じる位置、つまり信号が入力される端子側にて生じる。そこで、信号が入力される一方の端子電極３又は端子電極４側に接続される導体パターンＰ１の導出部Ｐ１ａ又は導体パターンＰ１０の導出部Ｐ１０ａに凹凸１３を設けることにより、信号の反射をより的確に低減させることができる。
【００４７】
また、上記実施形態では、導体パターンＰ１〜Ｐ１０の断面を図５に示すようなＨ字状としているが、導体パターンＰ１〜Ｐ１０の断面は、様々な形状を採用することができる。具体的には、図１１（ａ）〜図１１（ｃ）に示すように、例えば導体パターンＰ１Ａの断面は、切欠部４０ａが形成された凹状、複数（ここでは３つ）の切欠部４０ａ〜４０ｃが形成された形状、複数（ここでは４つ）の切欠部４０ａ〜４０ｄが形成された形状などであってもよい。要は、矩形状や円形状に比べて鍔部１０の外周部の表面積が増大する形状であればよい。
【００４８】
また、導体パターンＰ１〜Ｐ１０の延在方向の凹凸形状も同様に、図５に示される形状に限定されない。例えば、図１２（ａ）に示すように、導体パターンＰ１Ｂを横から見た場合に、凹凸１３Ａが千鳥格子状に形成されていてもよい。同様に、図１２（ｂ）に示すように、導体パターンＰ１１Ｂを上から見た場合に、凹凸１３Ａが千鳥格子状に形成されていてもよい。さらに、図示しないが、導体パターンＰ１〜Ｐ１０は、断面を凹凸形状とし、延在方向に螺旋状としてもよい。
【００４９】
また、上記実施形態では、導体パターンＰ１〜Ｐ１０をスクリーン印刷にて形成しているが、導体パターンＰ１〜Ｐ１０の形成は、スパッタリング、エッチング等によって行われてもよい。スパッタリングの場合には、所望する形状のマスクを用いることによって、薄膜の導体パターンが形成される。
【符号の説明】
【００５０】
１…コイル部品、２…素体（積層体）、３，４…端子電極、１３…凹凸、Ｃ１〜Ｃ１２…セラミック層（絶縁体層）、Ｆ１〜Ｆ１０…磁性体膜（絶縁体層）、Ｐ１〜Ｐ１０…導体パターン。
【技術分野】
【０００１】
本発明は、コイル部品に関する。
【背景技術】
【０００２】
コイル部品として、複数の絶縁体層が積層されて構成された積層体と、積層体の端面側に形成された端子電極と、複数の導体パターンが互いに電気的に接続されて構成され、積層体の内部に配置されたコイルとを備えた積層型チップインダクタが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−１３６３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のようなインダクタ部品を信号系の回路に組み込む場合、インダクタ部品の前後に抵抗器を接続して配置される。このとき、抵抗器及びインダクタ部品に信号を流すと、インピーダンスの不整合により導体を伝わる信号が反射し、信号の減衰が生じるおそれがある。また、反射によって不要な輻射が生じ、ノイズの原因となってしまうおそれもある。従って、信号の反射成分を低減することが求められていた。
【０００５】
本発明は、上記課題を解決するためになされたものであり、信号の反射を低減できるコイル部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係るコイル部品は、複数の絶縁体層が積層されて構成された積層体と、複数の導体パターンが互いに電気的に接続されて構成され、積層体の内部に配置されたコイルと、積層体に形成され、コイルの両端側に位置する導体パターンに接続された一対の端子電極とを備えるコイル部品であって、導体パターンは、絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることを特徴とする。
【０００７】
このコイル部品では、絶縁体層の積層方向において導体パターンの断面が凹凸形状をなしていると共に、導体パターンの延在方向に沿って凹凸が形成されている。信号が高周波化した高周波電流は、表皮効果によって導体パターンの表面を流れる。このとき、導体パターンの断面が凹凸形状をなしているため、断面矩形状を呈する従来の導体パターンよりも表面積が大きい。そのため、高周波電流に対する抵抗の低下、つまりインピーダンスの低減を図ることができる。また、導体パターンの延在方向に沿って凹凸が形成されているため、延在方向における導体パターンの表面積も増大しており、高周波電流が反射して往復する距離（線路長）を増大させることができる。したがって、信号の反射が生じた場合であっても反射成分を減衰させることができる。その結果、信号の反射の低減が可能となる。
【０００８】
導体パターンは、端子電極に接続される導出部を有しており、端子電極の一方に接続される導体パターンの導出部が絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることが好ましい。信号の反射は、インピーダンスの不整合が生じる位置、つまり信号が入力される端子側にて生じる。そこで、信号が入力される端子電極側に接続される導体パターンの導出部に凹凸を設けることにより、信号の反射をより的確に低減させることができる。
【発明の効果】
【０００９】
本発明によれば、信号の反射を低減できる。これにより、ノイズの低減を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一本実施形態に係るコイル部品を示す斜視図である。
【図２】図１に示すコイル部品の断面図である。
【図３】図１に示すコイル部品に含まれる素体の分解斜視図である。
【図４】導体パターンを示す斜視図である。
【図５】（ａ）は導体パターンの縦断面図、（ｂ）は導体パターンを横から見た図、（ｃ）は導体パターンを上から見た図である。
【図６】導体パターンの形成工程を示す工程図である。
【図７】導体パターンの形成工程を示す工程図である。
【図８】特性インピーダンス測定のサンプルを示す図である。
【図９】測定結果を示す図である。
【図１０】本実施形態に係るコイル部品の実装構造を説明するための回路図である。
【図１１】変形例に係る導体パターンの縦断面図である。
【図１２】（ａ）は変形例に係る導体パターンを横から見た図、（ｂ）は変形例に係る導体パターンを上から見た図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１２】
図１は、本発明の一本実施形態に係るコイル部品を示す斜視図、図２は、図１に示すコイル部品の断面図、図３は、図１に示すコイル部品に含まれる素体の分解斜視図である。コイル部品１は、例えば積層型インダクタであり、略直方体形状の素体２と、素体２の長手方向の両端部にそれぞれ形成された端子電極３，４とを備えている。
【００１３】
素体２は、長手方向に向かい合って互いに平行をなす一対の端面２ａ，２ｂと、一対の端面２ａ，２ｂ間を連結するように伸び且つ互いに対向する一対の主面２ｃ，２ｄと、一対の主面２ｃ，２ｄを連結するように伸び且つ互いに対向する一対の側面２ｅ，２ｆと、を有する。主面２ｃ，２ｄのうちの一方は、コイル部品１が外部基板（図示しない）に実装されたときに、当該外部基板に対応する面である。
【００１４】
端子電極３は、一方の端面２ａ及び端面２ａと直交する主面２ｃ，２ｄ及び側面２ｅ，２ｆの各縁部の一部を覆うように形成されている。端子電極４は、他方の端面２ｂ及び端面２ｂと直交する主面２ｃ，２ｄ及び側面２ｅ，２ｆの各縁部の一部を覆うように形成されている。
【００１５】
素体２は、図２及び図３に示されるように、複数（ここでは１２枚）のセラミック層（絶縁体層）Ｃ１〜Ｃ１２が積層されることにより構成された積層体である。素体２は、内部に導体パターンＰ１〜Ｐ１０、スルーホール電極Ｈ１〜Ｈ９及び導出部Ｐ１ａ，Ｐ１０ａからなるコイルＬを備えている。素体２は、導体パターンＰ１〜Ｐ１０を形成したセラミック層Ｃ１〜Ｃ１２の焼成によって形成されており、実際のコイル部品１では、セラミック層Ｃ１〜Ｃ１２の各層同士は、視認できない程度に一体化されている。
【００１６】
セラミック層Ｃ１〜Ｃ１２及び後述する磁性体膜Ｆ１〜Ｆ１０は、電気絶縁性を有する絶縁体として機能する。セラミック層Ｃ１〜Ｃ１２は、主としてフェライト（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト、Ｃｕ−Ｚｎ系フェライト、又はＮｉ−Ｃｕ系フェライト）から構成される。セラミック層Ｃ１〜Ｃ１２の厚みは、例えば６０μｍ程度である。なお、セラミック層Ｃ１〜Ｃ１２及び磁性体膜Ｆ１〜Ｆ１０は、フェライト以外の非磁性体セラミックでもよい。非磁性セラミックとしては、ガラスにアルミナ粉を混ぜたペースト（グリーンシート）を焼成したものが挙げられる。
【００１７】
セラミック層Ｃ２の表面には、導体パターンＰ１及び磁性体膜Ｆ１が形成されている。導体パターンＰ１は、コイルＬの略５／８ターン分に相当し、セラミック層Ｃ２上で略Ｃ字状に形成されている。導体パターンＰ１の一端には、導出部Ｐ１ａが一体的に形成されている。導体パターンＰ１の導出部Ｐ１ａは、セラミック層Ｃ２の縁に引き出され、その端部がセラミック層Ｃ２の端面に露出している。これにより、導出部Ｐ１ａは、端子電極３に電気的に接続されることとなる。導体パターンＰ１の他端は、セラミック層Ｃ２を厚み方向に貫通して形成されたスルーホール電極Ｈ１と電気的に接続されている。このため、導体パターンＰ１は、積層された状態で、スルーホール電極Ｈ１を介して隣接する導体パターンＰ２の一端と電気的に接続される。
【００１８】
セラミック層Ｃ３の表面には、導体パターンＰ２及び磁性体膜Ｆ２が形成されている。導体パターンＰ２は、コイルＬの略３／４ターン分に相当している。導体パターンＰ２は、セラミック層Ｃ３上で略Ｕ字状に形成されている。導体パターンＰ２の一端には、積層された状態でスルーホール電極Ｈ１と電気的に接続される領域が含まれている。導体パターンＰ２の他端は、セラミック層Ｃ３を厚み方向に貫通して形成されたスルーホール電極Ｈ２と電気的に接続されている。このため、導体パターンＰ２は、積層された状態で、スルーホール電極Ｈ２を介して隣接している導体パターンＰ３の一端と電気的に接続される。
【００１９】
セラミック層Ｃ５，Ｃ７，Ｃ９は、セラミック層Ｃ３と同様の構成を有している。すなわち、各セラミック層Ｃ５，Ｃ７，Ｃ９の表面には、導体パターンＰ４，Ｐ６，Ｐ８及び磁性体膜Ｆ４，Ｆ６，Ｆ８が形成されている。各導体パターンＰ４，Ｐ６，Ｐ８は、コイルＬの略３／４ターン分に相当しており、各セラミック層Ｃ５，Ｃ７，Ｃ９上で略Ｕ字状に形成されている。各導体パターンＰ４，Ｐ６，Ｐ８の一端には、積層された状態で各スルーホール電極Ｈ３，Ｈ５，Ｈ７と電気的にそれぞれ接続される領域が含まれている。各導体パターンＰ４，Ｐ６，Ｐ８の他端は、各セラミック層Ｃ５，Ｃ７，Ｃ９を厚み方向に貫通して形成された各スルーホール電極Ｈ４，Ｈ６，Ｈ８とそれぞれ電気的に接続されている。このため、各導体パターンＰ４，Ｐ６，Ｐ８は、積層された状態で、各スルーホール電極Ｈ４，Ｈ６，Ｈ８を介してそれぞれ隣接している導体パターンＰ５，Ｐ７，Ｐ９の一端と電気的に接続される。
【００２０】
セラミック層Ｃ４の表面には、導体パターンＰ３及び磁性体膜Ｆ３が形成されている。導体パターンＰ３は、コイルＬの略３／４ターン分に相当している。導体パターンＰ３は、セラミック層Ｃ４上でそれぞれ略Ｃ字状に形成されている。導体パターンＰ３の一端には、積層された状態でスルーホール電極Ｈ２と電気的に接続される領域が含まれている。導体パターンＰ３の他端は、セラミック層Ｃ４を厚み方向に貫通して形成されたスルーホール電極Ｈ３と電気的に接続されている。このため、導体パターンＰ３は、積層された状態で、スルーホール電極Ｈ３を介してそれぞれ隣接している導体パターンＰ４の一端と電気的に接続される。
【００２１】
セラミック層Ｃ６，Ｃ８，Ｃ１０は、セラミック層Ｃ４と同様の構成を有している。すなわち、各セラミック層Ｃ６，Ｃ８，Ｃ１０の表面には、導体パターンＰ５，Ｐ７，Ｐ９及び磁性体膜Ｆ５，Ｆ７，Ｆ９が形成されている。各導体パターンＰ５，Ｐ７，Ｐ９は、コイルＬの略３／４ターン分に相当しており、各セラミック層Ｃ６，Ｃ８，Ｃ１０上で略Ｃ字状に形成されている。各導体パターンＰ５，Ｐ７，Ｐ９の一端には、積層された状態で各スルーホール電極Ｈ４，Ｈ６，Ｈ８と電気的にそれぞれ接続される領域が含まれている。各導体パターンＰ５，Ｐ７，Ｐ９の他端は、各セラミック層Ｃ６，Ｃ８，Ｃ１０を厚み方向に貫通して形成された各スルーホール電極Ｈ５，Ｈ７，Ｈ９とそれぞれ電気的に接続されている。このため、各導体パターンＰ５，Ｐ７，Ｐ９は、積層された状態で、各スルーホール電極Ｈ５，Ｈ７，Ｈ９を介してそれぞれ隣接している導体パターンＰ６，Ｐ８，Ｐ１０の一端と電気的に接続される。
【００２２】
セラミック層Ｃ１１の表面には、導体パターンＰ１０及び磁性体膜Ｆ１０が形成されている。導体パターンＰ１０は、コイルＬの略７／８ターン分に相当し、セラミック層Ｃ１１上で略Ｕ字状に形成されている。導体パターンＰ１０の一端には、積層された状態でスルーホール電極Ｈ９と電気的に接続される領域が含まれている。導体パターンＰ１０の他端には、導出部Ｐ１０ａが一体的に形成されている。導体パターンＰ１０の導出部Ｐ１０ａは、セラミック層Ｃ１１の縁に引き出され、その端部がセラミック層Ｃ１１の端面に露出している。これにより、導出部Ｐ１０ａは、端子電極４に電気的に接続されることとなる。
【００２３】
以上のように、各セラミック層Ｃ１〜Ｃ１２が積層され、各導体パターンＰ１〜Ｐ１０が各スルーホール電極Ｈ１〜Ｈ９を介して相互に電気的に接続されることにより、ターン数が７．５ターンであるコイルＬが構成される。各導体パターンＰ１〜Ｐ１０及び導出部Ｐ１ａ，Ｐ１０ａは、Ａｇ又はＮｉを主成分とする導電ペーストにて形成されている。
【００２４】
続いて、図４を参照して、導体パターンＰ１〜Ｐ１０の構成について詳細に説明する。図４は、導体パターンを拡大して示す斜視図である。また、図５（ａ）は、図４に示す導体パターンの縦断面図、図５（ｂ）は、図４に示す導体パターンを横から見た図、図５（ｃ）は、図４に示す導体パターンを上から見た図である。図５においては、説明の便宜上、磁性体膜Ｆ１〜Ｆ１０の図示を省略している。以下、導体パターンＰ１を一例として説明する。各図に示すように、導体パターンＰ１は、セラミック層Ｃ１〜Ｃ１２の積層方向における断面（縦断面）が凹凸形状をなしていると共に、延在方向に沿って凹凸１３が形成されている。
【００２５】
導体パターンＰ１は、所定の間隔を有して設けられた鍔部１０と、鍔部１０の間に配置され、鍔部１０同士を接続する接続部１１とから構成されている。鍔部１０及び接続部１１は、一体形成されている。鍔部１０は、その上下（セラミック層Ｃ１〜Ｃ１２の積層方向）部分で且つ中央部分に凹状の切欠部１２ａ，１２ｂがそれぞれ形成されており、積層方向における断面がＨ字状を呈している。
【００２６】
接続部１１は、略直方体状を呈しており、鍔部１０よりも導体パターンＰ１の延在方向にやや厚く形成されていると共に、外形寸法（外周部）が鍔部１０よりも小さくなっている。具体的には、接続部１１の幅寸法は、鍔部１０の幅寸法の略２／５程度となっている。このような構成により、導体パターンＰ１は、延在方向（セラミック層Ｃ２の面方向）に凹凸１３が形成されている。この凹凸１３は、導体パターンＰ１に連続して形成されている。つまり、導体パターンＰ１は、いわゆる蛇腹状をなしている。
【００２７】
続いて、本実施形態に係るコイル部品１の製造方法について説明する。まず、セラミック層Ｃ１〜Ｃ１２となるセラミックグリーンシートを準備する。セラミックグリーンシートには、レーザ加工等によってセラミックグリーンシートを厚み方向に貫通するスルーホールを所定位置に形成し、このスルーホールには、導電ペーストを充填する。
【００２８】
続いて、セラミックグリーンシート上に導電ペーストを所定のパターンにて塗布することで、導体パターンを形成する。導体パターンは、スクリーン印刷やエッチング、スパッタ等によって形成される。導体パターンの形成方法について、図６及び図７を参照しながら説明する。図６及び図７は、導体パターンの形成工程を示す工程図である。図６においては、導体パターンの一部のみを図示しているが、実際には、図６に示す構成が長手方向に連続して形成されている。また、図７においては磁性体膜Ｆ１（フェライト層ＦＬ１〜ＦＬ４）が形成されているが、その形成工程については一部省略して説明する。なお、以下の説明においては、導体パターンＰ１を一例とすると共に、スクリーン印刷による導体パターンの形成について説明する。
【００２９】
導体パターンＰ１は、導電粉及びバインダー等を含む導電ペーストを複数回重ねて印刷することによって形成される。図６（ａ）及び図７（ａ）に示すように、まず一層目の第一導電ペースト層Ｌ１がグリーンシートＧ上に形成される。図６（ａ）に示されるように、第一導電ペースト層Ｌ１は、略直方体形状を呈しており、導体パターンＰ１の延在方向に所定の間隔を有して複数形成される。これにより、第一導電ペースト層Ｌ１は、グリーンシートＧ上において、凹凸状に形成される。また、図７（ａ）に示すように、第一導電ペースト層Ｌ１は、導体パターンＰ１の幅方向に所定の間隔を有して略平行に一対形成される。
【００３０】
次に、図６（ｂ）及び図７（ｂ）に示すように、第一導電ペースト層Ｌ１とグリーンシートＧとによって形成された空隙部Ｋ１を充填するように、フェライト層ＦＬ１が形成される。フェライト層ＦＬ１は、磁性体膜Ｆ１を形成する。フェライト層ＦＬ１は、第一導電ペースト層Ｌ１の上面と略面一となるように形成される。
【００３１】
続いて、図６（ｃ）及び図７（ｃ）に示すように、第二導電ペースト層Ｌ２及び第三導電ペースト層Ｌ３が形成される。第二導電ペースト層Ｌ２は、第一導電ペースト層Ｌ１及びフェライト層ＦＬ１上に印刷される。第三導電ペースト層Ｌ３は、第二導電ペースト層Ｌ２上に形成される。第二導電ペースト層Ｌ２及び第三導電ペースト層Ｌ３は、接続部１１に相当する部分においては、第一導電ペースト層Ｌ１の幅寸法よりも小さく形成される。具体的には、図５（ｃ）に示されるように、第二導電ペースト層Ｌ２及び第三導電ペースト層Ｌ３は、第一導電ペースト層Ｌ１の幅寸法の略２／５程度の幅寸法で形成される。形成するペースト層の幅寸法の設定は、スクリーンメッシュの孔径を調整することによって行われる。
【００３２】
続いて、図６（ｄ）及び図７（ｄ）に示すように、第四導電ペースト層Ｌ４が形成される。第四導電ペースト層Ｌ４は、第三導電ペースト層Ｌ３上に形成される。第四導電ペースト層Ｌ４は、第一導電ペースト層Ｌ１と同様に、略直方体形状を呈しており、鍔部１０に該当する部分において、導体パターンＰ１の延在方向に所定の間隔を有して複数形成される。これにより、第四導電ペースト層Ｌ４は、第三導電ペースト層Ｌ３上において、凹凸状に形成される。また、図７（ｄ）に示すように、第四導電ペースト層Ｌ４は、鍔部１０に該当する部分において、導体パターンＰ１の幅方向に所定の間隔を有して略平行に一対形成される。
【００３３】
そして、図６（ｅ）及び図７（ｅ）に示すように、第三導電ペースト層Ｌ３と第四導電ペースト層Ｌ４とによって形成された空隙部Ｋ２を充填するように、フェライト層ＦＬ４が形成される。フェライト層ＦＬ４は、第四導電ペースト層Ｌ４の上面と略面一となるように形成される。以上のように、導体パターンＰ１は、主面２ｄ側（積層方向における一方側）から主面２ｃ側（積層方向における他方側）に向かって、第一導電ペースト層Ｌ１、第二導電ペースト層Ｌ２、第三導電ペースト層Ｌ３、及び第四導電ペースト層Ｌ４の順番で積層されることで形成されている。導体パターンＰ２〜Ｐ１０も、導体パターン１と同様に形成される。
【００３４】
続いて、セラミック層Ｃ１〜Ｃ１２を図３に示される順序で積層して、積層方向に圧力を加えて圧着し、積層体（図示しない）を形成する。得られた積層体をチップ単位に切断し、その後、所定温度（例えば、８７０℃程度）にて焼成を行い、素体２を形成する。素体２は、例えば、焼成後における長手方向の長さが２．０ｍｍ、幅が１．２５ｍｍ、高さが０．８ｍｍとなるようにする。焼成により、セラミックグリーンシートＧがセラミック層Ｃ２となり、また第一〜第四導電ペースト層Ｌ１〜Ｌ４が導体パターンＰ１となる。つまり、セラミック層Ｃ２及び導体パターンＰ１は、それぞれセラミックグリーンシートＧの焼成物及び第一〜第四導電ペースト層Ｌ１〜Ｌ４の焼成物から構成される。
【００３５】
その後、素体２に対し、端子電極３，４を形成することで、コイル部品（積層型インダクタ）１が得られる。端子電極３，４は、素体２の長手方向の両端面にそれぞれ銀、ニッケル又は銅を主成分とする電極ペーストを転写した後、所定温度（例えば７００℃程度）で焼き付けを行い、さらに電気めっきを施すことにより形成することができる。電気めっきには、Ｃｕ、Ｎｉ及びＳｎ等を用いることができる。
【００３６】
以上説明したように、コイル部品１では、セラミック層Ｃ１〜Ｃ１２の積層方向において導体パターンＰ１〜Ｐ１０の断面が凹凸状をなしていると共に、導体パターンＰ１〜Ｐ１０の延在方向に沿って凹凸１３が形成されている。信号が高周波化した高周波電流は、表皮効果によって導体パターンの表面を流れる。このとき、導体パターンＰ１〜Ｐ１０の断面が凹凸状をなしているため、断面矩形状の従来の導体パターンよりも表面積が大きい。そのため、高周波信号に対する抵抗の低下、つまりインピーダンスの低減を図ることができる。また、導体パターンの延在方向に沿って凹凸が形成されているため、延在方向における導体パターンＰ１〜Ｐ１０の表面積も増大しており、高周波電流が反射して往復する距離（線路長）を増大させることができる。したがって、信号の反射が生じた場合であっても、信号の反射成分を減衰させることができる。その結果、信号の反射の低減を図ることができる。
【００３７】
次に、本実施形態によって、信号の反射を低減できることを具体的に示す。ここでは、サンプルのインピーダンスをＴＤＲ（Time Domain Reflectometry）法により測定する。このＴＤＲ法とは、伝送線路にステップパルスを送出し、特性インピーダンスの不連続箇所にて反射されたパルスを測定することにより、伝送線路の特性インピーダンスを計測する測定法である。
【００３８】
測定対象として、２種類のサンプルを準備した。図８は、特性インピーダンス測定のサンプルを示す図である。図８（ａ）に示すように、第一のサンプル２０では、フェライト基板２１上に導体パターン（電極）２２を直線的に形成している。フェライト基板２１は、長さが２５ｍｍ、幅が１０ｍｍ、厚さが１ｍｍのものを用いた。導体パターン２２は、幅を約１ｍｍとした。一方、図８（ｂ）に示すように、第二のサンプル２４では、フェライト基板２１に導体パターン２５を第一のサンプル２０よりも薄く且つ幅約２ｍｍで形成し、さらに導体パターン２５の一部を研磨することで表面に凹凸２６を形成した。このような構成により、第二のサンプル２４は、第一のサンプル２０に比べて表面積が大きくなっている。いずれのサンプル２０，２４も、直流抵抗が５Ω、インダクタンスが約２μＨとなっている。これらのサンプル２０，２４を用いたＴＤＲ法による測定結果を図９に示す。
【００３９】
図９は、測定結果を示す図である。図９においては、第一のサンプル２０の特性ｌ１を実線で示し、第二のサンプル２４の特性ｌ２を破線で示している。図９に示すように、第一のサンプルでは、特性ｌ１から分かるように、「Ｔ１」で示される位置でインピーダンスが大きくが変化していると共に、「Ｔ２」で示される位置でインピーダンスが変化している。
【００４０】
これに対して、第二のサンプル２４では、特性ｌ２から分かるように、第一のサンプル２０と同様に「Ｔ１」で示される位置でインピーダンスが変化していると共に、「Ｔ３」で示される位置でインピーダンスが変化している。第二のサンプル２４では、第一のサンプル２０と同様に「Ｔ１」の位置にてインピーダンスが変化しているが、その変化は第一のサンプル２０に比べて小さい。また、第一のサンプル２０における「Ｔ１」と次の変化点「Ｔ２」をつなぐ直線の傾きＤ１と、第二のサンプル２４における「Ｔ１」と次に変化点「Ｔ３」とをつなぐ直線の傾きＤ２とを比べると、第二のサンプル２４の傾きが小さくなっている。つまり、第一のサンプル２０よりも表面積が大きい第二のサンプル２４では、第一のサンプル２４に比べて、立ち上がりの時間が緩くなっている。
【００４１】
以上の結果より、導体パターン２５の表面に凹凸２６を形成することによって、断面の表面積が増大することで高周波電流に対する抵抗が低下するため、時間に対するインピーダンスが低減し、さらに、延在方向に凹凸が形成されることで、信号が反射して往復する距離が伸び、傾きが小さくなっている（信号の反射成分が減衰している）。
【００４２】
続いて、図１０を参照して、本実施形態に係るコイル部品１の実装構造について説明する。図１０は、本実施形態に係るコイル部品の実装構造を説明するための回路図である。
【００４３】
図１０に示されているように、コイル部品１は、ＩＣ１００への電源ライン１０２やＩＣ１００からの出力ライン（例えば、クロックラインや信号ライン等）１０４に挿入されている。電源ライン１０２に挿入されたコイル部品１は、コンデンサ１０６と共にＬＣフィルタを構成している。
【００４４】
電源ライン１０２に挿入されたコイル部品１では、端子電極３がＩＣ１００に接続されている。出力ライン１０４に挿入されたコイル部品１も、端子電極３がＩＣ１００に接続されている。
【００４５】
ＩＣ１００では、その内部において高速でスイッチングが行なわれており、電源ライン１０２や出力ライン１０４等にノイズが重畳しやすい。しかしながら、上述したようにコイル部品１での反射が少なくなることから、ＩＣ１００にて発生したノイズの重畳が少なくなる。従来の技術のコイル（インダクタ）部品では、コイル部品での反射が大きいことから、ＩＣ１００にて発生したノイズの重畳が大きくなる。
【００４６】
本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、導体パターンＰ１〜Ｐ１０において、断面が凹凸形状をなしていると共に延在方向に沿って凹凸１３が形成されている構成としているが、これらの形状は、信号の入力側にのみ設けられてもよい。つまり、導体パターンＰ１，Ｐ１０の端子電極３，４側のいずれかに接続される導出部Ｐ１ａ，Ｐ１０ａにおいて、断面を凹凸形状とすると共に、延在方向に沿って凹凸１３を形成してもよい。信号の反射は、インピーダンスの不整合が生じる位置、つまり信号が入力される端子側にて生じる。そこで、信号が入力される一方の端子電極３又は端子電極４側に接続される導体パターンＰ１の導出部Ｐ１ａ又は導体パターンＰ１０の導出部Ｐ１０ａに凹凸１３を設けることにより、信号の反射をより的確に低減させることができる。
【００４７】
また、上記実施形態では、導体パターンＰ１〜Ｐ１０の断面を図５に示すようなＨ字状としているが、導体パターンＰ１〜Ｐ１０の断面は、様々な形状を採用することができる。具体的には、図１１（ａ）〜図１１（ｃ）に示すように、例えば導体パターンＰ１Ａの断面は、切欠部４０ａが形成された凹状、複数（ここでは３つ）の切欠部４０ａ〜４０ｃが形成された形状、複数（ここでは４つ）の切欠部４０ａ〜４０ｄが形成された形状などであってもよい。要は、矩形状や円形状に比べて鍔部１０の外周部の表面積が増大する形状であればよい。
【００４８】
また、導体パターンＰ１〜Ｐ１０の延在方向の凹凸形状も同様に、図５に示される形状に限定されない。例えば、図１２（ａ）に示すように、導体パターンＰ１Ｂを横から見た場合に、凹凸１３Ａが千鳥格子状に形成されていてもよい。同様に、図１２（ｂ）に示すように、導体パターンＰ１１Ｂを上から見た場合に、凹凸１３Ａが千鳥格子状に形成されていてもよい。さらに、図示しないが、導体パターンＰ１〜Ｐ１０は、断面を凹凸形状とし、延在方向に螺旋状としてもよい。
【００４９】
また、上記実施形態では、導体パターンＰ１〜Ｐ１０をスクリーン印刷にて形成しているが、導体パターンＰ１〜Ｐ１０の形成は、スパッタリング、エッチング等によって行われてもよい。スパッタリングの場合には、所望する形状のマスクを用いることによって、薄膜の導体パターンが形成される。
【符号の説明】
【００５０】
１…コイル部品、２…素体（積層体）、３，４…端子電極、１３…凹凸、Ｃ１〜Ｃ１２…セラミック層（絶縁体層）、Ｆ１〜Ｆ１０…磁性体膜（絶縁体層）、Ｐ１〜Ｐ１０…導体パターン。
【特許請求の範囲】
【請求項１】
複数の絶縁体層が積層されて構成された積層体と、
複数の導体パターンが互いに電気的に接続されて構成され、前記積層体の内部に配置されたコイルと、
前記積層体に形成され、前記コイルの両端側に位置する前記導体パターンに接続された一対の端子電極とを備えるコイル部品であって、
前記導体パターンは、前記絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることを特徴とするコイル部品。
【請求項２】
前記導体パターンは、前記端子電極に接続される導出部を有しており、
前記端子電極の一方に接続される前記導体パターンの前記導出部が前記絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることを特徴とする請求項１記載のコイル部品。
【請求項１】
複数の絶縁体層が積層されて構成された積層体と、
複数の導体パターンが互いに電気的に接続されて構成され、前記積層体の内部に配置されたコイルと、
前記積層体に形成され、前記コイルの両端側に位置する前記導体パターンに接続された一対の端子電極とを備えるコイル部品であって、
前記導体パターンは、前記絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることを特徴とするコイル部品。
【請求項２】
前記導体パターンは、前記端子電極に接続される導出部を有しており、
前記端子電極の一方に接続される前記導体パターンの前記導出部が前記絶縁体層の積層方向における断面が凹凸形状をなしていると共に、延在方向に沿って凹凸が形成されていることを特徴とする請求項１記載のコイル部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−４９３７２（Ｐ２０１２−４９３７２Ａ）
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願番号】特願２０１０−１９０９１９（Ｐ２０１０−１９０９１９）
【出願日】平成２２年８月２７日（２０１０．８．２７）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願日】平成２２年８月２７日（２０１０．８．２７）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]