シリコンオンインシュレーター構造体の製造方法
【課題】バブル欠陥が少ない埋込み酸化物層を有する厚さ２５ｎｍ以下シリコンオンインシュレーター構造体を提供すること。
【解決手段】（ａ）シリコン層を含むドナー基板及び支持基板を提供するステップであり、両基板の一方のみが酸化物層で覆われているもの、（ｂ）ドナー基板においてシリコン層の境界となる弱帯を形成するステップ、（ｃ）酸化物層をプラズマ活性化するステップ、（ｄ）ドナー基板を支持基板に接合するステップであり、酸化物層が接合界面に配置され、接合が部分真空中で実行されるもの、（ｅ）接合強化アニールを３５０℃以下の温度で行うステップであり、アニールはドナー基板を弱帯に沿って劈開させるもの、（ｆ）シリコンオンインシュレーター構造体に対し、９００℃超の温度で欠陥を修復する熱処理を加えるステップであり、（ｅ）から（ｆ）への温度遷移が１０℃／ｓ超の勾配率であるものを含むシリコンオンインシュレーター構造体の製造方法。
【解決手段】（ａ）シリコン層を含むドナー基板及び支持基板を提供するステップであり、両基板の一方のみが酸化物層で覆われているもの、（ｂ）ドナー基板においてシリコン層の境界となる弱帯を形成するステップ、（ｃ）酸化物層をプラズマ活性化するステップ、（ｄ）ドナー基板を支持基板に接合するステップであり、酸化物層が接合界面に配置され、接合が部分真空中で実行されるもの、（ｅ）接合強化アニールを３５０℃以下の温度で行うステップであり、アニールはドナー基板を弱帯に沿って劈開させるもの、（ｆ）シリコンオンインシュレーター構造体に対し、９００℃超の温度で欠陥を修復する熱処理を加えるステップであり、（ｅ）から（ｆ）への温度遷移が１０℃／ｓ超の勾配率であるものを含むシリコンオンインシュレーター構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン層、厚さ２５ｎｍ以下の埋込み酸化物層、および支持基板を含むシリコンオンインシュレーター構造体、ならびにそのような構造体の製造方法に関する。
【背景技術】
【０００２】
シリコンオンインシュレーター（ＳＯＩ）構造体は、ＣＭＯＳ用途において頻繁に使われる。
【０００３】
そのような構造体は、その有効表面からその底側に向けて、薄シリコン層と、ＢＯＸ（Ｂｕｒｉｅｄ ＯＸｉｄｅ（埋込み酸化物）の頭文字）によって一般に表わされる典型的な酸化物、例えば、ＳｉＯ２である誘電材料で作られる埋込み層と、支持基板とを含む。
【０００４】
薄シリコン層と酸化物層の厚さは、意図した用途に依存して変化しうる。
【０００５】
特に、薄シリコン層の厚さは、５０ｎｍ以下、更には２０ｎｍ以下の厚さに減厚され、特にＦＤＳＯＩ（完全空乏型ＳＯＩ）構造体と呼ばれるものを得ることを可能にするために約１２ｎｍに減厚され、その構造体は、薄シリコン層の厚さが約７０から９０ｎｍのＰＤＳＯＩ（部分空乏型ＳＯＩ）構造体と呼ばれるものに関連する動作上の不安定性を有意に減じることおよび性能を相当に改良することの利点、すなわち、低動的電力、低漏れ電流、高トランジスタ密度を有する。
【０００６】
これらの構造体の中で、ＵＴＢＯＸ（Ｕｌｔｒａ−Ｔｈｉｎ Ｂｕｒｉｅｄ ＯＸｉｄｅ（超薄埋込み酸化物）の略）構造体は、超極薄埋込み酸化物層を有し、この電気絶縁層の極端な薄さにより、電圧をその構造体の裏側（すなわち、薄シリコン層の反対側）に印加することを可能にし、したがって、デバイスの動作の正確な制御を可能にするので、高い有望性を示す。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２０１０／０４９４９６号パンフレット
【特許文献２】仏国特許出願公開第２９１１４２９号明細書
【非特許文献】
【０００８】
【非特許文献１】"A model of interface defect formation in silicon wafer bonding", S. Vincent et al., Applied Physics Letters, 94, 101914, (2009)
【非特許文献２】"Study of the formation, evolution, and dissolution of interfacial defects in silicon wafer bonding", S. Vincent et al., Journal of Applied Physics, 107, 093513, (2010)
【発明の概要】
【０００９】
用語「超薄」は、５０ｎｍ以下の厚さを有するという意味であると理解される。
【００１０】
２５から５０ｎｍの間の厚さである埋込み酸化物層を有する構造体の製造方法は、現在、その特徴が非常に良くわかっており、後続の部品製造と適合する欠陥レベルを有するような構造体を生成することが可能である。
【００１１】
しかしながら、２５ｎｍ以下、特に１５ｎｍ以下の厚さの埋込み酸化物層を有するＵＴＢＯＸ構造体は、現在、部品製造業者の要件と容易に適合しない欠陥レベルでしか作ることができない。
【００１２】
より正確には、この欠陥は、ＳｍａｒｔＣｕｔ（商標）法を使って作られたＳＯＩ基板の場合において、薄シリコン層と機械的支持体の間に配置された接合界面で見られるバブリング効果またはブリスタリング効果によるものである。
【００１３】
図１は、ｎｍで表したＢＯＸ層の厚さの関数として欠陥の変化を示す。
【００１４】
このグラフに示す欠陥は、薄シリコン層が転写された直後にＳＯＩ構造体の表面で数えられたバブルの数である。
【００１５】
ＢＯＸ層が１５ｎｍ未満の厚さ（ハッチをかけた領域）を有する構造体の場合、バブリングは非常に広範囲にわたるため、バブルを数えることは不可能である。
【００１６】
図２Ａから図２Ｄは、ＳｍａｒｔＣｕｔ（商標）法を使用して、そのような構造体を作製する第１の既知の方法におけるメインステップを示す。
【００１７】
図２Ａを参照すると、酸化物層２は、薄シリコン膜が転写されるドナー基板３１の表面に形成される。
【００１８】
弱帯（ｗｅａｋ ｚｏｎｅ）３２は、転写される薄層３の厚さに対応する深さで、例えば、（図２Ｂの矢印によって表される）原子種の注入によって、酸化物層２を通して形成される。
【００１９】
図２Ｃを参照すると、ドナー基板３１（酸化物層２を経由）およびレシーバ基板１は、分子接着によって親水性接合される。
【００２０】
この接合ステップの後には、接合強度を増す目的で、接合強化アニールが続く。
【００２１】
次に、エネルギー、例えば熱エネルギーの供給により、ドナー基板３１は弱帯３２において劈開（ｃｌｅａｖｅ）される。
【００２２】
通常は、接合強化アニールは低温（すなわち、２００から５５０℃の間の温度）で実行され、そのことで接合界面が強化され、ドナー基板の劈開を同じステップで開始することが可能となる。
【００２３】
ドナー基板の転写されない部分が剥離された後、シリコンオンインシュレーター構造体（図２Ｄ）が得られ、この構造体に、従来の仕上げ処理（高速熱アニーリング（ＲＴＡ）、犠牲酸化等）が適用される。これらの処理は、とりわけ、薄半導体層の表面を滑らかにし、注入に関連した欠陥（ｉｍｐｌａｎｔａｔｉｏｎ−ｒｅｌａｔｅｄ ｄｅｆｅｃｔｓ）を修復することを目的とするものである。
【００２４】
１つまたは複数のＲＴＡ処理は、典型的には、９００℃超の温度で実行される。
【００２５】
２つの基板を接合するステップにおいて、水分子は、表面の接合に寄与する界面に存在する。
【００２６】
しかしながら、接合強化アニールの間に、水分子が酸化物層２を通して、とりわけレシーバ基板１の表面の薄自然酸化物層を通して拡散し、半導体層３のシリコンと、とりわけレシーバ基板１のシリコンと反応する。その反応は次の酸化反応である。
２Ｈ２Ｏ＋Ｓｉ→ＳｉＯ２＋２Ｈ２
【００２７】
したがって、この反応は、埋込み酸化物層に封じ込められる水素ガスの分子を生成し、これにより埋込み酸化物層は、水素ガス貯蔵器として働く。
【００２８】
しかしながら、超薄酸化物層の場合、この層は水素ガス分子の全てを格納するのに十分な厚さではない。
【００２９】
したがって、埋込み酸化物層は飽和し、水素ガス分子をもはや吸収できない。超過分は接合界面に蓄積され、そこで欠陥を生み出す。
【００３０】
これは、接合された構造体の温度が約３００℃を超えるとすぐに、水素ガスにより接合界面に存在する欠陥に圧力が加えられ、バブルを形成するためである。
【００３１】
この効果は、非特許文献１および非特許文献２の論文に記載されている。
【００３２】
３００℃から４００℃の間の温度でアニールを実行することによって、水素ガスの生成が限定され、したがって、バブリング効果が防止される。
【００３３】
このように、劈開後、欠陥が非常に少ない構造体を得ることができる。
【００３４】
しかしながら、接合界面は適切に強化されることが依然として必要であり、ＳＯＩ基板は最終的なステップでバブルを発生させずに仕上げられることが依然として必要である。
【００３５】
９００℃以上の温度では、水素ガスはシリコン内に可溶である。
【００３６】
したがって、目的は、劈開後、構造体を固定するのに十分な速さで温度を９００℃（水素がシリコンから放出される温度よりも高い温度）まで上げることであり、それにより、接合界面において欠陥の生成を防ぐことである。
【００３７】
しかしながら、従来のＲＴＡ処理の後、構造体内でマイクロバブルの形成が観測され、これらのバブルは図２Ａから図２Ｄに関して記載された既知の方法の後に観測されたバブルよりもずっと小さいが、それらは意図する用途に構造体を使用することを不可能にする。
【００３８】
これは、ＲＴＡの間に、構造体を固定し、バブリング効果を防ぐのに十分な速さで温度を上げなかったことによる結果である。
【００３９】
したがって、厚さ１５ｎｍ以下、特に厚さ１０ｎｍ以下のＢＯＸ層構造体の場合にバブルの形成を防ぐ方法の開発が依然として必要である。
【００４０】
Ｈ２の形成を防ぐために、特許文献１に第２の方法が開示されており、そのステップを図３Ａから図３Ｅに示す。
【００４１】
図３Ａを参照すると、酸化物層２１がドナー基板３１の表面に形成される。
【００４２】
弱帯３２は、転写される薄層３の厚さに対応する深さで、例えば、（図３Ｂの矢印によって表される）原子種の注入によって、酸化物層２１を通して形成される。
【００４３】
図３Ｃを参照すると、酸化物層２２は、レシーバ基板１の表面に形成される。
【００４４】
次に、分子接着（酸化物／酸化物）接合が、ドナー基板３１をレシーバ基板１に接合するために用いられ、酸化物層２１、２２は界面に配置され、共にＳＯＩ基板の埋込み酸化物層２を形成する。
【００４５】
この接合ステップの後、ドナー基板は劈開される。
【００４６】
この方法は、Ｈ２生成反応が、水分子拡散に対するバリアを形成する２つの向かい合う埋込み酸化物層の存在によって制限される限りにおいて、欠陥に関して良い結果を達成する。
【００４７】
特に、これらの分子は、酸化物／シリコン界面に到達できず、シリコン酸化反応は起こらず、Ｈ２分子の生成は、それにより防止される。
【００４８】
しかしながら、それぞれ酸化物層２１、２２を経由して接合した基板は、接合界面が完全には閉じられない、すなわち、仕上げアニール（１２００℃で３０秒のＲＴＡ）の後に構造体を、透過電子顕微鏡を用いて観測した場合、２つの層（図３Ｅにおいて破線２３によって示す）の間の界面がまだ見られる可能性がある、という欠点を有することになる。
【００４９】
この不完全に閉じられた界面は、構造体の内部または表面に形成された電子機器の動作を妨げる虞のある電気的な問題を生じることがある。
【００５０】
閉じられた界面を有する接合を作り出すために、本出願人は、オキシド−トゥ−シリコン接合方法（シリコンへの酸化物の接合方法）（ｏｘｉｄｅ−ｔｏ−ｓｉｌｉｃｏｎ ｂｏｎｄｉｎｇ ｐｒｏｃｅｓｓ）、すなわち、ＢＯＸ層を形成するための酸化物層が２つの基板の一方のみに形成されて、他の基板の自由表面上にシリコンが残る方法を開発した。
【００５１】
そのような接合を作り出すため、および接合界面を閉じる目的で、酸化物の表面をプラズマで活性化することが知られている。このプラズマ活性化は、接合強度を増すことを意図したものである。
【００５２】
しかしながら、そのような活性化は界面に存在する水の量を増やすので、防止したいバブリング効果を更に増強する危険性がある。
【００５３】
したがって、本発明の目的の１つは、厚さ２５ｎｍ以下、特に１０ｎｍ以下の埋込み酸化物層を持ち、水素によるバブルまたはブリスターの形成を防止する、または極力最小にすることを可能とするシリコンオンインシュレーター構造体を製造する方法を定義することである。
【００５４】
より正確には、前記方法は、要求される構造体を過度に加熱せずに、完全に閉じられた接合界面を得るためにオキシド−トゥ−シリコン接合を含まなければならない。
【００５５】
更に、前記方法は、既存のＳＯＩ構造体生産ラインで工業化可能でなければならない。
【００５６】
本発明の他の目的は、厚さ２５ｎｍ以下、特に１０ｎｍ以下であり、「バブル」欠陥が非常に少ない埋込み酸化物層を有するシリコンオンインシュレーター構造体を提供することである。
【００５７】
本発明によれば、シリコン層、厚さ２５ｎｍ以下の埋込み酸化物層、および支持基板を含むシリコンオンインシュレーター構造体の製造方法が提供され、前記方法は、以下のステップを含むことを特徴とする。
（ａ）前記シリコン層を含むドナー基板および前記支持基板を提供するステップであって、前記両基板のどちらか一方のみが前記酸化物層で覆われているステップと、
（ｂ）前記ドナー基板において、前記シリコン層の境界となる弱帯を形成するステップと、
（ｃ）前記酸化物層をプラズマ活性化するステップと、
（ｄ）前記ドナー基板を前記支持基板に接合するステップであって、前記酸化物層が接合界面に配置され、接合が部分真空中で実行されるステップと、
（ｅ）接合強化アニールを３５０℃以下の温度で実施するステップであって、前記アニールは前記ドナー基板を前記弱帯に沿って劈開させるステップと、
（ｆ）前記シリコンオンインシュレーター構造体に対し、９００℃超の温度で欠陥を修復するための熱処理を加えるステップであって、ステップ（ｅ）の劈開温度からステップ（ｆ）の欠陥修復温度への遷移が、１０℃／ｓ超の勾配率で達成されるステップ。
【００５８】
本明細書において、「酸化物」という用語は、二酸化けい素（ＳｉＯ２）を意味すると理解される。
【００５９】
「部分真空」という表現は、圧力が大気圧以下であるチャンバ内において、および水分を含まない大気、すなわち１００ｐｐｍ未満の水分を含む大気中において接合ステップが実行されることを意味すると理解される。
【００６０】
本発明によれば、接合ステップは、０．１から１００ｍｂａｒの間、好ましくは０．５から１０ｍｂａｒの間、更に好ましくは１ｍｂａｒの部分真空を使用する。
【００６１】
接合強化ステップのアニールが、５から１５時間の長さで３００から３５０℃の間の一定温度でのアニールであることが特に利点となる。
【００６２】
任意で、追加の機械的エネルギーを、接合アニールの間または後にドナー基板を劈開するために加えることができる。
【００６３】
好ましくは、酸素プラズマが、酸化物層を活性化するステップ（ｃ）において使用される。
【００６４】
更に、シリコン層の厚さは、ＳｍａｒｔＣｕｔ（商標）法による薄層の転写後すぐに、有利には６００ｎｍ以下であり、好ましくは２７０ｎｍから５１０ｎｍの間にあり、好ましくは３３０ｎｍに等しい。
【００６５】
本発明の好ましい実施形態によれば、酸化物層の厚さは１５ｎｍ以下である。
【００６６】
好ましくは、弱帯の形成は、原子種をドナー基板の中に注入することを含む。
【００６７】
本発明の他の主題は、シリコン層、厚さ２５ｎｍ以下の埋込み酸化物層、および支持基板を含むシリコンオンインシュレーター構造体に関し、前記構造体は欠陥クラスタの点からみた構造体の欠陥が６０以下であることを特徴とする。
【００６８】
本発明の好適な実施形態によれば、前記構造体は直径３００ｍｍのウェハである。
【００６９】
シリコン層の厚さは、ＳＯＩ基板が仕上げられた後では、有利には５０ｎｍ以下、好ましくは２０ｎｍ以下、更に好ましくは１２ｎｍである。
【図面の簡単な説明】
【００７０】
本発明の他の特徴および利点は、添付図面を参照して与えられる以下の詳細な記述から明らかになる。
【００７１】
【図１】シリコンオンインシュレーター構造体においてＢＯＸ層の厚さの関数として欠陥の変化を示すグラフである。
【図２Ａ】ＳＯＩ構造体を製造する第１の既知の方法における一ステップを示す図である。
【図２Ｂ】ＳＯＩ構造体を製造する第１の既知の方法における一ステップを示す図である。
【図２Ｃ】ＳＯＩ構造体を製造する第１の既知の方法における一ステップを示す図である。
【図２Ｄ】ＳＯＩ構造体を製造する第１の既知の方法における一ステップを示す図である。
【図３Ａ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図３Ｂ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図３Ｃ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図３Ｄ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図３Ｅ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図４Ａ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図４Ｂ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図４Ｃ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図４Ｄ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図４Ｅ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図５Ａ】基板の接合の間、圧力の関数として接合強度を示すヒストグラムである。
【図５Ｂ】劈開後の欠陥に関し、部分真空において接合の圧力の最適化を示すグラフである。
【００７２】
図をより理解しやすくするために、ある非常に薄い層を拡大したため、図において様々な層は正寸ではない。
【発明を実施するための形態】
【００７３】
厚さ２５ｎｍ以下の埋込み酸化物層を有するシリコンオンインシュレーター構造体の製造を次に記載する。
【００７４】
そのような構造体を形成するために、ドナー基板が提供され、このドナー基板からＳＯＩウェハの超薄層を形成する目的で、シリコン層が転写されなければならない。
【００７５】
最終的な超薄層が、劈開後に転写される層の薄層化から生じる限り、ドナー基板から転写されるシリコン層の厚さは、ＳＯＩ基板の最終的なシリコン層の厚さより実質的に厚くなる。
【００７６】
このように、ＳＯＩ基板のシリコンの超薄層、すなわち、５０ｎｍ以下の厚さを有する超薄層を形成するためには、６００ｎｍ以下の厚さを有するシリコン層がドナー基板から転写される。
【００７７】
ドナー基板は、単一結晶バルクシリコン基板であってもよい。
【００７８】
あるいは、ドナー基板は複合基板であってもよく、すなわち、様々な材料による多重層からなり得、その表面層は転写される単一結晶シリコン層を含む。
【００７９】
図４Ａを参照すると、酸化物層２は、ドナー基板３１の表面上に形成される。
【００８０】
前記酸化物層２は、ＳＯＩ構造体の埋込み酸化物層を形成することを目的としている。
【００８１】
したがって、前記酸化物層は、２５ｎｍ以下、好ましくは１５ｎｍ以下の厚さを有する。
【００８２】
特に、ドナー基板３１の表面は、熱酸化され得る。
【００８３】
あるいは、酸化物は、例えば化学気相成長法（ＣＶＤ）によって堆積され得る。
【００８４】
あるいは、前記酸化物層２は、シリコンをドナー基板の表面にさらすことにより、レシーバ基板上に形成することができる。
【００８５】
しかしながら、酸化物層２はドナー基板３１の表面に形成されることが、特に、弱帯が原子種の注入によって形成される場合に、好ましい。これは、その後、注入が酸化物層２を通して達成されるためである。
【００８６】
弱帯はドナー基板内に形成され、この弱帯は転写されるシリコン層を画定する。
【００８７】
図４Ｂは、原子種、例えば、水素および／またはヘリウムの注入によってドナー基板３１内に形成される弱帯３２を示す。
【００８８】
注入エネルギーは、転写される層３に対して望まれる厚さ、すなわち、厚さ６００ｎｍ以下、好ましくは厚さ２１０から５７０ｎｍの間、更に好ましくは厚さ約３３０ｎｍに実質的に対応する深さで弱帯３２が形成されるように選ばれる。
【００８９】
しかしながら、弱帯の形成は、注入方法に制限されない。
【００９０】
弱帯は、ドナー基板中に、所望の深さで原子種を導入することができる任意の技術によって形成することもでき、例えば、拡散技術を使うことができる。
【００９１】
図４Ｃを参照すると、ドナー基板３１は、レシーバ基板１への分子接着によって接合され、酸化物層２は界面に配置される。
【００９２】
典型的には、レシーバ基板１はシリコン基板であり、自然酸化物で任意に覆われる。
【００９３】
このように、オキシド−トゥ−シリコン（ドナー基板−レシーバ基板）接合が得られる。
【００９４】
あるいは、上記に示されているように、ドナー基板が酸化物層２で覆われておらず、そのシリコン表面が露出している場合、酸化物層がレシーバ基板１上に形成され、オキシド−トゥ−シリコン（レシーバ基板−ドナー基板）を得ることもできるであろう。
【００９５】
そのような接合ステップを使用することによって、導入部で言及したような酸化物への酸化物接合（ｏｘｉｄｅ−ｔｏ−ｏｘｉｄｅ ｂｏｎｄｉｎｇ）の場合とは対照的に、完全に閉じられていない界面が得られるリスクが無くなる。
【００９６】
基板が接触する前に、ドナー基板３１の表面に配置された酸化物層２はプラズマ処理を受ける。
【００９７】
好ましくは、前記プラズマはＯ２プラズマであるが、酸素、アルゴン、窒素、および／またはヘリウムに基づくプラズマを使用することもできる。
【００９８】
前記プラズマ処理は、酸化物層の表面を活性化し、接合強度を高める。
【００９９】
基板を互いに接合するために接触させるステップは、部分真空において、一般的には室温で行われる。
【０１００】
特に、接合される基板は、内部を減圧可能なチャンバ１００内に配置される。
【０１０１】
実際、本出願人は、大気圧ではなく部分真空で接合ステップを実行して、バブルの形成を実質的に減らすことができることを観察している。
【０１０２】
好ましくは、前記部分真空の絶対圧力は、０．１から１００ｍｂａｒの間であり、好ましくは、０．５から１０ｍｂａｒの間となる。
【０１０３】
更に有利には、本出願人は１ｍｂａｒの絶対圧力を有する部分真空が、接合界面での水の存在を、接合品質への不利な影響無しに最小にできること、すなわち、層の完全な転写を可能とし、それにより転写されない領域がＳＯＩ構造体で生成されることを防ぐよう、十分な接合強度が保たれることを実証した。
【０１０４】
ＳＯＩ基板において、転写されない領域（ＮＴＺ）は、シリコンがレシーバ基板に転写されなかった薄シリコン層における正孔である。これらの欠陥は、一般的に、転写される層と十分な強度のないレシーバ基板の間での接合に帰因する。
【０１０５】
したがって、界面の水の量を減らす場合、基板間の接合が十分強くなることを確実にするよう注意を払う必要がある。
【０１０６】
更に、チャンバ１００の大気は水分を含まない、すなわち、１００ｐｐｍより少ない水分を含む大気である。
【０１０７】
この非常に低い含水量および部分真空は、プラズマ処理によって与えられる追加の水分子を補う。
【０１０８】
このように、プラズマ処理によって、転写されない領域を防止するのに十分強い接合を得ながら、接合界面での水の量を最小に（しかしながら、接合は水がないときは起こらないため、水分子の数をゼロに減らすことなく）することができる。
【０１０９】
図５Ａは、接合の間にチャンバ１００に印加された様々な圧力値Ｐに対する接合強度Ｅ（ｍＪ／ｍ２で表される）を示す。
【０１１０】
このヒストグラムは、Ｏ２プラズマ活性を受けた、または受けなかった１０ｎｍ厚の酸化物層を有するドナー基板を種々の圧力でシリコンレシーバ基板に接合させた試験の結果を示す。
【０１１１】
各データペアに対し、左側の柱は、基板への事前のプラズマ処理無しに接合が実行された場合に対応し、右側の柱は、ドナー基板を覆う酸化物層のＯ２プラズマ処理を接合に先行させた場合に対応する。
【０１１２】
接合が部分真空において実行される場合、接合強度は、接合が大気圧（１０１３ｍｂａｒ）で実行される場合より低くなることが分かるであろう。
【０１１３】
しかしながら、接合強度は１から１００ｍｂａｒの間でほとんど変化せず、プラズマ処理がドナー基板に加えられた場合に満足な値が得られる。これらの条件下で、部分真空での接合はＮＴＺを導かない。
【０１１４】
しかしながら、プラズマ処理をしない場合、接合強度は低すぎ、転写されない領域の数は大幅に増加する。
【０１１５】
図５Ｂは、基板の接合の間にチャンバ１００内に印加される圧力Ｐの関数として、（バブルの数および転写されない領域の点からみた）劈開後の欠陥Ｄの変化を示す。
【０１１６】
このグラフは、Ｏ２プラズマ活性化を受けた１０ｎｍ厚の酸化物層を有するドナー基板を種々の圧力でシリコンレシーバ基板に接合させた試験の結果を示す。
【０１１７】
ドナー基板の劈開後、バブルおよび転写されない領域は、視覚的検査方法を用いて数えた。
【０１１８】
このグラフにおいて、最も有効な圧力範囲は、（劈開後の欠陥の点からみて）０．１から１００ｍｂａｒの間であることが分かるであろう。
【０１１９】
約１ｍｂａｒの圧力は、水の存在を最小にし、欠陥も最小にするための最適な圧力である。更に、図５Ａは、１ｍｂａｒ程度の低さの圧力が接合強度の点からみて、したがって、ＮＴＺ欠陥の点からみて不利ではないことを裏付けている。
【０１２０】
したがって、一方のバブル欠陥と他方のＮＴＺ欠陥の間で満足な妥協点を得るためには、０．１から１００ｍｂａｒの間、好ましくは約１ｍｂａｒの部分真空において接合を実行すること、並びに、プラズマ処理によって前もってドナー基板の表面を活性化することの両方が必要であることを、上記から結論付けることができる。
【０１２１】
基板１および３１を接触させた後、弱帯３２におけるドナー基板３１の劈開を開始する効果も有する接合強化熱処理が実行される。
【０１２２】
この目的のため、接合ツール以外のツール（オーブン）が使われる。
【０１２３】
本発明によれば、この熱処理は、３５０℃以下の温度で、大気圧で実行されるアニールから成る。
【０１２４】
劈開は、３００から３５０℃の間の一定温度で始めることが特に有利である。
【０１２５】
アニールの温度は、低すぎてはいけない（例えば、２５０℃未満）。なぜならば、接合を十分に強くせず、したがって、転写されない領域の形成をもたらす可能性があるためである。
【０１２６】
前記アニールは数時間、好ましくは５から１５時間続く。
【０１２７】
このアニールの間、弱帯３２においてドナー基板３１の劈開が開始される。
【０１２８】
必要ならば、劈開は他のエネルギー源、例えば、追加の機械的エネルギー源を用いることによって補助または誘引することができる。
【０１２９】
従って、例えば、弱帯３２に刃を差し込むことができる。
【０１３０】
以下により詳細に理解されるように、そのような低温接合強化アニールを適用することは、部分真空での接合と組み合わされ、予期せずに、最終的なＳＯＩ構造体で観測されるバブリング効果を減らすことを可能にする。
【０１３１】
図４Ｄを参照すると、劈開後、レシーバ基板１、酸化物層２、および転写された層３によって形成された構造体が得られる。
【０１３２】
最終的なＳＯＩ構造体（図４Ｅに示す）を形成するために、様々な仕上げ処理が薄シリコン層上で実行される。
【０１３３】
これらの処理が実行された後、最終層３’は、転写された層３より実質的に薄くなる。
【０１３４】
更に、ＲＴＡ処理が実行され、層３’における欠陥を修復する。
【０１３５】
前記処理は、典型的には、９００℃超の温度、例えば、約１２００℃で実行される。
【０１３６】
最終的なＳＯＩ基板において形成されるバブルを防ぐために、ＲＴＡ処理の温度に非常に迅速に到達することが重要である。
【０１３７】
従って、接合強化および劈開アニールの温度からＲＴＡ処理の温度まで、少なくとも１０℃／ｓの勾配率で通過させることが必要である。
【０１３８】
これは、この迅速な温度上昇が構造体を固定することを可能にし、バブルの形成を防ぐからである。
【０１３９】
この処理は、処理温度の平坦域に非常に短い時間で到達することを可能にする、赤外線灯を備えたチャンバ内で実行することができる。例えば、オーブンまたはエピタキシャル反応器において実行することができる。
【０１４０】
ひとたび温度が約９００℃に達すると、この温度超では水素ガスの放出が起こるため、バブリング発生のリスクはない。
【０１４１】
典型的には、ＲＴＡ処理は、およそ数秒間から数分間、例えば３０秒から１５分の間続く。
【０１４２】
この処理の後、水素が接合界面を超えて拡散し、したがって、バブルを生成できないため、室温へ戻すためにどのような勾配率が使われるかは重要ではない。
【０１４３】
転写される層３の影響も、本出願人によって実証されている。
【０１４４】
比較試験を、３２から２７５、３３０、および５１０ｎｍの弱帯を用いて行った。
【０１４５】
弱帯の深さを深くするほど、劈開後に観測されたバブルの数は少なくなった。
【０１４６】
しかしながら、弱帯の深さがこれらの限界値に近づくにつれ、ＲＴＡ処理後に観測されたマイクロバブルの数は多くなった。
【０１４７】
弱帯の最適な厚さは、約３３０ｎｍに定められると考えられる。
【０１４８】
更に、部分真空での接合と低温度接合強化アニールの組合せは、バブリングに関して予期しない改良をもたらすことに留意することが重要である。
【０１４９】
特に、本出願人は、既知のＳｍａｒｔＣｕｔ（商標）法において、部分真空での接合または低温度接合強化アニールのいずれかの実施では、バブリングを十分に減じないことを観測した。
【０１５０】
以下の表は、既知のＳｍａｒｔＣｕｔ（商標）法およびこれら処理のうちただ１つのみが実行されたＳｍａｒｔＣｕｔ（商標）法に比較して、これら２つの処理の相乗効果を実証する。
【０１５１】
この表は、ＳＯＩ基板の製造方法における様々なポイントでの、視覚的検査方法および／またはＫＬＡ−Ｔｅｎｃｏｒ ＳＰ２検査ツールを用いて数えたバブルの数を示す。
【０１５２】
いずれの場合においても、ＳＯＩ構造体は、２５ｎｍ厚の酸化物層で覆われ、３３０ｎｍの深さで弱帯を形成するように注入されたシリコンドナー基板、およびシリコンレシーバ基板から生成される。
【０１５３】
【表１】
【０１５４】
これらのデータは、既知のＳｍａｒｔＣｕｔ（商標）法については、バブリングが、劈開後にすでに非常に広範囲にわたることを示す。したがって、このＳＯＩ基板製造方法のその後のステップにおいて、バブリングを測定しなかった。
【０１５５】
接合が１ｍｂａｒの圧力で実行された方法については、バブリングの有意な減少が劈開後に観測された。
【０１５６】
しかしながら、バブリングのレベルは依然非常に高く、したがって、このＳＯＩ基板製造方法のその後のステップにおいて、バブリングを測定しなかった。
【０１５７】
既知の方法で、大気圧において接合を実行したが、接合強化および劈開アニールを３００℃（またはそれ以下）で実行した方法では、バブリングは観測されなかった。
【０１５８】
しかしながら、ＲＴＡ処理後、マイクロバブリングが、実質的にＳＯＩ基板の全表面で観測され、肉眼で見ることができた。用語「マイクロバブリング」は、高密度で存在する小さなバブルの意味であると理解される。
【０１５９】
小さいが、これらのバブルは、非常に薄いＳＯＩ基板にとって許容できず、したがって、このＳＯＩ基板の製造方法のこの後のステップでは、バブリングを測定しなかった。
【０１６０】
したがって、部分真空での接合、ならびに接合強化および劈開アニールは、互いに単独で適用された場合、劈開後のバブリング効果を緩和するが、欠陥がこの後のステップ、特に欠陥修復ＲＴＡ処理の間で現れる。
【０１６１】
言い換えれば、部分真空での接合、ならびに接合強化および劈開アニールは、要するに、互いに単独で適用されると、バブリング効果を修正するが、これを抑制することはできないと考えられる。
【０１６２】
対照的に、これら２つの処理を組み合わせると、ＳＯＩ構造体を製造する全プロセスの終わりで、満足なレベルのバブリングを得ることができる。
【０１６３】
ＲＴＡ処理後に実行される犠牲酸化ステップは、特に、ＳＯＩウェハの有用層を薄くすることができる。
【０１６４】
最終的なＳＯＩ構造体において、欠陥は、欠陥クラスタの観点から測定される。この測定の結果は、領域カウント（ＡＣ）と呼ばれる。
【０１６５】
ＫＬＡ Ｔｅｎｃｏｒ ＳＰ２検査ツールを、この測定を行うために使用した。
【０１６６】
この点で、読者は、欠陥クラスタの検出方法およびシステムが記載された特許文献２を参照することができる。
【０１６７】
本発明による方法の実施により、欠陥クラスタの観点から表される欠陥が６０以下のＳＯＩ構造体を得ることが可能となる。
【技術分野】
【０００１】
本発明は、シリコン層、厚さ２５ｎｍ以下の埋込み酸化物層、および支持基板を含むシリコンオンインシュレーター構造体、ならびにそのような構造体の製造方法に関する。
【背景技術】
【０００２】
シリコンオンインシュレーター（ＳＯＩ）構造体は、ＣＭＯＳ用途において頻繁に使われる。
【０００３】
そのような構造体は、その有効表面からその底側に向けて、薄シリコン層と、ＢＯＸ（Ｂｕｒｉｅｄ ＯＸｉｄｅ（埋込み酸化物）の頭文字）によって一般に表わされる典型的な酸化物、例えば、ＳｉＯ２である誘電材料で作られる埋込み層と、支持基板とを含む。
【０００４】
薄シリコン層と酸化物層の厚さは、意図した用途に依存して変化しうる。
【０００５】
特に、薄シリコン層の厚さは、５０ｎｍ以下、更には２０ｎｍ以下の厚さに減厚され、特にＦＤＳＯＩ（完全空乏型ＳＯＩ）構造体と呼ばれるものを得ることを可能にするために約１２ｎｍに減厚され、その構造体は、薄シリコン層の厚さが約７０から９０ｎｍのＰＤＳＯＩ（部分空乏型ＳＯＩ）構造体と呼ばれるものに関連する動作上の不安定性を有意に減じることおよび性能を相当に改良することの利点、すなわち、低動的電力、低漏れ電流、高トランジスタ密度を有する。
【０００６】
これらの構造体の中で、ＵＴＢＯＸ（Ｕｌｔｒａ−Ｔｈｉｎ Ｂｕｒｉｅｄ ＯＸｉｄｅ（超薄埋込み酸化物）の略）構造体は、超極薄埋込み酸化物層を有し、この電気絶縁層の極端な薄さにより、電圧をその構造体の裏側（すなわち、薄シリコン層の反対側）に印加することを可能にし、したがって、デバイスの動作の正確な制御を可能にするので、高い有望性を示す。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２０１０／０４９４９６号パンフレット
【特許文献２】仏国特許出願公開第２９１１４２９号明細書
【非特許文献】
【０００８】
【非特許文献１】"A model of interface defect formation in silicon wafer bonding", S. Vincent et al., Applied Physics Letters, 94, 101914, (2009)
【非特許文献２】"Study of the formation, evolution, and dissolution of interfacial defects in silicon wafer bonding", S. Vincent et al., Journal of Applied Physics, 107, 093513, (2010)
【発明の概要】
【０００９】
用語「超薄」は、５０ｎｍ以下の厚さを有するという意味であると理解される。
【００１０】
２５から５０ｎｍの間の厚さである埋込み酸化物層を有する構造体の製造方法は、現在、その特徴が非常に良くわかっており、後続の部品製造と適合する欠陥レベルを有するような構造体を生成することが可能である。
【００１１】
しかしながら、２５ｎｍ以下、特に１５ｎｍ以下の厚さの埋込み酸化物層を有するＵＴＢＯＸ構造体は、現在、部品製造業者の要件と容易に適合しない欠陥レベルでしか作ることができない。
【００１２】
より正確には、この欠陥は、ＳｍａｒｔＣｕｔ（商標）法を使って作られたＳＯＩ基板の場合において、薄シリコン層と機械的支持体の間に配置された接合界面で見られるバブリング効果またはブリスタリング効果によるものである。
【００１３】
図１は、ｎｍで表したＢＯＸ層の厚さの関数として欠陥の変化を示す。
【００１４】
このグラフに示す欠陥は、薄シリコン層が転写された直後にＳＯＩ構造体の表面で数えられたバブルの数である。
【００１５】
ＢＯＸ層が１５ｎｍ未満の厚さ（ハッチをかけた領域）を有する構造体の場合、バブリングは非常に広範囲にわたるため、バブルを数えることは不可能である。
【００１６】
図２Ａから図２Ｄは、ＳｍａｒｔＣｕｔ（商標）法を使用して、そのような構造体を作製する第１の既知の方法におけるメインステップを示す。
【００１７】
図２Ａを参照すると、酸化物層２は、薄シリコン膜が転写されるドナー基板３１の表面に形成される。
【００１８】
弱帯（ｗｅａｋ ｚｏｎｅ）３２は、転写される薄層３の厚さに対応する深さで、例えば、（図２Ｂの矢印によって表される）原子種の注入によって、酸化物層２を通して形成される。
【００１９】
図２Ｃを参照すると、ドナー基板３１（酸化物層２を経由）およびレシーバ基板１は、分子接着によって親水性接合される。
【００２０】
この接合ステップの後には、接合強度を増す目的で、接合強化アニールが続く。
【００２１】
次に、エネルギー、例えば熱エネルギーの供給により、ドナー基板３１は弱帯３２において劈開（ｃｌｅａｖｅ）される。
【００２２】
通常は、接合強化アニールは低温（すなわち、２００から５５０℃の間の温度）で実行され、そのことで接合界面が強化され、ドナー基板の劈開を同じステップで開始することが可能となる。
【００２３】
ドナー基板の転写されない部分が剥離された後、シリコンオンインシュレーター構造体（図２Ｄ）が得られ、この構造体に、従来の仕上げ処理（高速熱アニーリング（ＲＴＡ）、犠牲酸化等）が適用される。これらの処理は、とりわけ、薄半導体層の表面を滑らかにし、注入に関連した欠陥（ｉｍｐｌａｎｔａｔｉｏｎ−ｒｅｌａｔｅｄ ｄｅｆｅｃｔｓ）を修復することを目的とするものである。
【００２４】
１つまたは複数のＲＴＡ処理は、典型的には、９００℃超の温度で実行される。
【００２５】
２つの基板を接合するステップにおいて、水分子は、表面の接合に寄与する界面に存在する。
【００２６】
しかしながら、接合強化アニールの間に、水分子が酸化物層２を通して、とりわけレシーバ基板１の表面の薄自然酸化物層を通して拡散し、半導体層３のシリコンと、とりわけレシーバ基板１のシリコンと反応する。その反応は次の酸化反応である。
２Ｈ２Ｏ＋Ｓｉ→ＳｉＯ２＋２Ｈ２
【００２７】
したがって、この反応は、埋込み酸化物層に封じ込められる水素ガスの分子を生成し、これにより埋込み酸化物層は、水素ガス貯蔵器として働く。
【００２８】
しかしながら、超薄酸化物層の場合、この層は水素ガス分子の全てを格納するのに十分な厚さではない。
【００２９】
したがって、埋込み酸化物層は飽和し、水素ガス分子をもはや吸収できない。超過分は接合界面に蓄積され、そこで欠陥を生み出す。
【００３０】
これは、接合された構造体の温度が約３００℃を超えるとすぐに、水素ガスにより接合界面に存在する欠陥に圧力が加えられ、バブルを形成するためである。
【００３１】
この効果は、非特許文献１および非特許文献２の論文に記載されている。
【００３２】
３００℃から４００℃の間の温度でアニールを実行することによって、水素ガスの生成が限定され、したがって、バブリング効果が防止される。
【００３３】
このように、劈開後、欠陥が非常に少ない構造体を得ることができる。
【００３４】
しかしながら、接合界面は適切に強化されることが依然として必要であり、ＳＯＩ基板は最終的なステップでバブルを発生させずに仕上げられることが依然として必要である。
【００３５】
９００℃以上の温度では、水素ガスはシリコン内に可溶である。
【００３６】
したがって、目的は、劈開後、構造体を固定するのに十分な速さで温度を９００℃（水素がシリコンから放出される温度よりも高い温度）まで上げることであり、それにより、接合界面において欠陥の生成を防ぐことである。
【００３７】
しかしながら、従来のＲＴＡ処理の後、構造体内でマイクロバブルの形成が観測され、これらのバブルは図２Ａから図２Ｄに関して記載された既知の方法の後に観測されたバブルよりもずっと小さいが、それらは意図する用途に構造体を使用することを不可能にする。
【００３８】
これは、ＲＴＡの間に、構造体を固定し、バブリング効果を防ぐのに十分な速さで温度を上げなかったことによる結果である。
【００３９】
したがって、厚さ１５ｎｍ以下、特に厚さ１０ｎｍ以下のＢＯＸ層構造体の場合にバブルの形成を防ぐ方法の開発が依然として必要である。
【００４０】
Ｈ２の形成を防ぐために、特許文献１に第２の方法が開示されており、そのステップを図３Ａから図３Ｅに示す。
【００４１】
図３Ａを参照すると、酸化物層２１がドナー基板３１の表面に形成される。
【００４２】
弱帯３２は、転写される薄層３の厚さに対応する深さで、例えば、（図３Ｂの矢印によって表される）原子種の注入によって、酸化物層２１を通して形成される。
【００４３】
図３Ｃを参照すると、酸化物層２２は、レシーバ基板１の表面に形成される。
【００４４】
次に、分子接着（酸化物／酸化物）接合が、ドナー基板３１をレシーバ基板１に接合するために用いられ、酸化物層２１、２２は界面に配置され、共にＳＯＩ基板の埋込み酸化物層２を形成する。
【００４５】
この接合ステップの後、ドナー基板は劈開される。
【００４６】
この方法は、Ｈ２生成反応が、水分子拡散に対するバリアを形成する２つの向かい合う埋込み酸化物層の存在によって制限される限りにおいて、欠陥に関して良い結果を達成する。
【００４７】
特に、これらの分子は、酸化物／シリコン界面に到達できず、シリコン酸化反応は起こらず、Ｈ２分子の生成は、それにより防止される。
【００４８】
しかしながら、それぞれ酸化物層２１、２２を経由して接合した基板は、接合界面が完全には閉じられない、すなわち、仕上げアニール（１２００℃で３０秒のＲＴＡ）の後に構造体を、透過電子顕微鏡を用いて観測した場合、２つの層（図３Ｅにおいて破線２３によって示す）の間の界面がまだ見られる可能性がある、という欠点を有することになる。
【００４９】
この不完全に閉じられた界面は、構造体の内部または表面に形成された電子機器の動作を妨げる虞のある電気的な問題を生じることがある。
【００５０】
閉じられた界面を有する接合を作り出すために、本出願人は、オキシド−トゥ−シリコン接合方法（シリコンへの酸化物の接合方法）（ｏｘｉｄｅ−ｔｏ−ｓｉｌｉｃｏｎ ｂｏｎｄｉｎｇ ｐｒｏｃｅｓｓ）、すなわち、ＢＯＸ層を形成するための酸化物層が２つの基板の一方のみに形成されて、他の基板の自由表面上にシリコンが残る方法を開発した。
【００５１】
そのような接合を作り出すため、および接合界面を閉じる目的で、酸化物の表面をプラズマで活性化することが知られている。このプラズマ活性化は、接合強度を増すことを意図したものである。
【００５２】
しかしながら、そのような活性化は界面に存在する水の量を増やすので、防止したいバブリング効果を更に増強する危険性がある。
【００５３】
したがって、本発明の目的の１つは、厚さ２５ｎｍ以下、特に１０ｎｍ以下の埋込み酸化物層を持ち、水素によるバブルまたはブリスターの形成を防止する、または極力最小にすることを可能とするシリコンオンインシュレーター構造体を製造する方法を定義することである。
【００５４】
より正確には、前記方法は、要求される構造体を過度に加熱せずに、完全に閉じられた接合界面を得るためにオキシド−トゥ−シリコン接合を含まなければならない。
【００５５】
更に、前記方法は、既存のＳＯＩ構造体生産ラインで工業化可能でなければならない。
【００５６】
本発明の他の目的は、厚さ２５ｎｍ以下、特に１０ｎｍ以下であり、「バブル」欠陥が非常に少ない埋込み酸化物層を有するシリコンオンインシュレーター構造体を提供することである。
【００５７】
本発明によれば、シリコン層、厚さ２５ｎｍ以下の埋込み酸化物層、および支持基板を含むシリコンオンインシュレーター構造体の製造方法が提供され、前記方法は、以下のステップを含むことを特徴とする。
（ａ）前記シリコン層を含むドナー基板および前記支持基板を提供するステップであって、前記両基板のどちらか一方のみが前記酸化物層で覆われているステップと、
（ｂ）前記ドナー基板において、前記シリコン層の境界となる弱帯を形成するステップと、
（ｃ）前記酸化物層をプラズマ活性化するステップと、
（ｄ）前記ドナー基板を前記支持基板に接合するステップであって、前記酸化物層が接合界面に配置され、接合が部分真空中で実行されるステップと、
（ｅ）接合強化アニールを３５０℃以下の温度で実施するステップであって、前記アニールは前記ドナー基板を前記弱帯に沿って劈開させるステップと、
（ｆ）前記シリコンオンインシュレーター構造体に対し、９００℃超の温度で欠陥を修復するための熱処理を加えるステップであって、ステップ（ｅ）の劈開温度からステップ（ｆ）の欠陥修復温度への遷移が、１０℃／ｓ超の勾配率で達成されるステップ。
【００５８】
本明細書において、「酸化物」という用語は、二酸化けい素（ＳｉＯ２）を意味すると理解される。
【００５９】
「部分真空」という表現は、圧力が大気圧以下であるチャンバ内において、および水分を含まない大気、すなわち１００ｐｐｍ未満の水分を含む大気中において接合ステップが実行されることを意味すると理解される。
【００６０】
本発明によれば、接合ステップは、０．１から１００ｍｂａｒの間、好ましくは０．５から１０ｍｂａｒの間、更に好ましくは１ｍｂａｒの部分真空を使用する。
【００６１】
接合強化ステップのアニールが、５から１５時間の長さで３００から３５０℃の間の一定温度でのアニールであることが特に利点となる。
【００６２】
任意で、追加の機械的エネルギーを、接合アニールの間または後にドナー基板を劈開するために加えることができる。
【００６３】
好ましくは、酸素プラズマが、酸化物層を活性化するステップ（ｃ）において使用される。
【００６４】
更に、シリコン層の厚さは、ＳｍａｒｔＣｕｔ（商標）法による薄層の転写後すぐに、有利には６００ｎｍ以下であり、好ましくは２７０ｎｍから５１０ｎｍの間にあり、好ましくは３３０ｎｍに等しい。
【００６５】
本発明の好ましい実施形態によれば、酸化物層の厚さは１５ｎｍ以下である。
【００６６】
好ましくは、弱帯の形成は、原子種をドナー基板の中に注入することを含む。
【００６７】
本発明の他の主題は、シリコン層、厚さ２５ｎｍ以下の埋込み酸化物層、および支持基板を含むシリコンオンインシュレーター構造体に関し、前記構造体は欠陥クラスタの点からみた構造体の欠陥が６０以下であることを特徴とする。
【００６８】
本発明の好適な実施形態によれば、前記構造体は直径３００ｍｍのウェハである。
【００６９】
シリコン層の厚さは、ＳＯＩ基板が仕上げられた後では、有利には５０ｎｍ以下、好ましくは２０ｎｍ以下、更に好ましくは１２ｎｍである。
【図面の簡単な説明】
【００７０】
本発明の他の特徴および利点は、添付図面を参照して与えられる以下の詳細な記述から明らかになる。
【００７１】
【図１】シリコンオンインシュレーター構造体においてＢＯＸ層の厚さの関数として欠陥の変化を示すグラフである。
【図２Ａ】ＳＯＩ構造体を製造する第１の既知の方法における一ステップを示す図である。
【図２Ｂ】ＳＯＩ構造体を製造する第１の既知の方法における一ステップを示す図である。
【図２Ｃ】ＳＯＩ構造体を製造する第１の既知の方法における一ステップを示す図である。
【図２Ｄ】ＳＯＩ構造体を製造する第１の既知の方法における一ステップを示す図である。
【図３Ａ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図３Ｂ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図３Ｃ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図３Ｄ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図３Ｅ】ＳＯＩ構造体を製造する第２の既知の方法における一ステップを示す図である。
【図４Ａ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図４Ｂ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図４Ｃ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図４Ｄ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図４Ｅ】本発明によるＳＯＩ構造体を製造する方法における一ステップを示す図である。
【図５Ａ】基板の接合の間、圧力の関数として接合強度を示すヒストグラムである。
【図５Ｂ】劈開後の欠陥に関し、部分真空において接合の圧力の最適化を示すグラフである。
【００７２】
図をより理解しやすくするために、ある非常に薄い層を拡大したため、図において様々な層は正寸ではない。
【発明を実施するための形態】
【００７３】
厚さ２５ｎｍ以下の埋込み酸化物層を有するシリコンオンインシュレーター構造体の製造を次に記載する。
【００７４】
そのような構造体を形成するために、ドナー基板が提供され、このドナー基板からＳＯＩウェハの超薄層を形成する目的で、シリコン層が転写されなければならない。
【００７５】
最終的な超薄層が、劈開後に転写される層の薄層化から生じる限り、ドナー基板から転写されるシリコン層の厚さは、ＳＯＩ基板の最終的なシリコン層の厚さより実質的に厚くなる。
【００７６】
このように、ＳＯＩ基板のシリコンの超薄層、すなわち、５０ｎｍ以下の厚さを有する超薄層を形成するためには、６００ｎｍ以下の厚さを有するシリコン層がドナー基板から転写される。
【００７７】
ドナー基板は、単一結晶バルクシリコン基板であってもよい。
【００７８】
あるいは、ドナー基板は複合基板であってもよく、すなわち、様々な材料による多重層からなり得、その表面層は転写される単一結晶シリコン層を含む。
【００７９】
図４Ａを参照すると、酸化物層２は、ドナー基板３１の表面上に形成される。
【００８０】
前記酸化物層２は、ＳＯＩ構造体の埋込み酸化物層を形成することを目的としている。
【００８１】
したがって、前記酸化物層は、２５ｎｍ以下、好ましくは１５ｎｍ以下の厚さを有する。
【００８２】
特に、ドナー基板３１の表面は、熱酸化され得る。
【００８３】
あるいは、酸化物は、例えば化学気相成長法（ＣＶＤ）によって堆積され得る。
【００８４】
あるいは、前記酸化物層２は、シリコンをドナー基板の表面にさらすことにより、レシーバ基板上に形成することができる。
【００８５】
しかしながら、酸化物層２はドナー基板３１の表面に形成されることが、特に、弱帯が原子種の注入によって形成される場合に、好ましい。これは、その後、注入が酸化物層２を通して達成されるためである。
【００８６】
弱帯はドナー基板内に形成され、この弱帯は転写されるシリコン層を画定する。
【００８７】
図４Ｂは、原子種、例えば、水素および／またはヘリウムの注入によってドナー基板３１内に形成される弱帯３２を示す。
【００８８】
注入エネルギーは、転写される層３に対して望まれる厚さ、すなわち、厚さ６００ｎｍ以下、好ましくは厚さ２１０から５７０ｎｍの間、更に好ましくは厚さ約３３０ｎｍに実質的に対応する深さで弱帯３２が形成されるように選ばれる。
【００８９】
しかしながら、弱帯の形成は、注入方法に制限されない。
【００９０】
弱帯は、ドナー基板中に、所望の深さで原子種を導入することができる任意の技術によって形成することもでき、例えば、拡散技術を使うことができる。
【００９１】
図４Ｃを参照すると、ドナー基板３１は、レシーバ基板１への分子接着によって接合され、酸化物層２は界面に配置される。
【００９２】
典型的には、レシーバ基板１はシリコン基板であり、自然酸化物で任意に覆われる。
【００９３】
このように、オキシド−トゥ−シリコン（ドナー基板−レシーバ基板）接合が得られる。
【００９４】
あるいは、上記に示されているように、ドナー基板が酸化物層２で覆われておらず、そのシリコン表面が露出している場合、酸化物層がレシーバ基板１上に形成され、オキシド−トゥ−シリコン（レシーバ基板−ドナー基板）を得ることもできるであろう。
【００９５】
そのような接合ステップを使用することによって、導入部で言及したような酸化物への酸化物接合（ｏｘｉｄｅ−ｔｏ−ｏｘｉｄｅ ｂｏｎｄｉｎｇ）の場合とは対照的に、完全に閉じられていない界面が得られるリスクが無くなる。
【００９６】
基板が接触する前に、ドナー基板３１の表面に配置された酸化物層２はプラズマ処理を受ける。
【００９７】
好ましくは、前記プラズマはＯ２プラズマであるが、酸素、アルゴン、窒素、および／またはヘリウムに基づくプラズマを使用することもできる。
【００９８】
前記プラズマ処理は、酸化物層の表面を活性化し、接合強度を高める。
【００９９】
基板を互いに接合するために接触させるステップは、部分真空において、一般的には室温で行われる。
【０１００】
特に、接合される基板は、内部を減圧可能なチャンバ１００内に配置される。
【０１０１】
実際、本出願人は、大気圧ではなく部分真空で接合ステップを実行して、バブルの形成を実質的に減らすことができることを観察している。
【０１０２】
好ましくは、前記部分真空の絶対圧力は、０．１から１００ｍｂａｒの間であり、好ましくは、０．５から１０ｍｂａｒの間となる。
【０１０３】
更に有利には、本出願人は１ｍｂａｒの絶対圧力を有する部分真空が、接合界面での水の存在を、接合品質への不利な影響無しに最小にできること、すなわち、層の完全な転写を可能とし、それにより転写されない領域がＳＯＩ構造体で生成されることを防ぐよう、十分な接合強度が保たれることを実証した。
【０１０４】
ＳＯＩ基板において、転写されない領域（ＮＴＺ）は、シリコンがレシーバ基板に転写されなかった薄シリコン層における正孔である。これらの欠陥は、一般的に、転写される層と十分な強度のないレシーバ基板の間での接合に帰因する。
【０１０５】
したがって、界面の水の量を減らす場合、基板間の接合が十分強くなることを確実にするよう注意を払う必要がある。
【０１０６】
更に、チャンバ１００の大気は水分を含まない、すなわち、１００ｐｐｍより少ない水分を含む大気である。
【０１０７】
この非常に低い含水量および部分真空は、プラズマ処理によって与えられる追加の水分子を補う。
【０１０８】
このように、プラズマ処理によって、転写されない領域を防止するのに十分強い接合を得ながら、接合界面での水の量を最小に（しかしながら、接合は水がないときは起こらないため、水分子の数をゼロに減らすことなく）することができる。
【０１０９】
図５Ａは、接合の間にチャンバ１００に印加された様々な圧力値Ｐに対する接合強度Ｅ（ｍＪ／ｍ２で表される）を示す。
【０１１０】
このヒストグラムは、Ｏ２プラズマ活性を受けた、または受けなかった１０ｎｍ厚の酸化物層を有するドナー基板を種々の圧力でシリコンレシーバ基板に接合させた試験の結果を示す。
【０１１１】
各データペアに対し、左側の柱は、基板への事前のプラズマ処理無しに接合が実行された場合に対応し、右側の柱は、ドナー基板を覆う酸化物層のＯ２プラズマ処理を接合に先行させた場合に対応する。
【０１１２】
接合が部分真空において実行される場合、接合強度は、接合が大気圧（１０１３ｍｂａｒ）で実行される場合より低くなることが分かるであろう。
【０１１３】
しかしながら、接合強度は１から１００ｍｂａｒの間でほとんど変化せず、プラズマ処理がドナー基板に加えられた場合に満足な値が得られる。これらの条件下で、部分真空での接合はＮＴＺを導かない。
【０１１４】
しかしながら、プラズマ処理をしない場合、接合強度は低すぎ、転写されない領域の数は大幅に増加する。
【０１１５】
図５Ｂは、基板の接合の間にチャンバ１００内に印加される圧力Ｐの関数として、（バブルの数および転写されない領域の点からみた）劈開後の欠陥Ｄの変化を示す。
【０１１６】
このグラフは、Ｏ２プラズマ活性化を受けた１０ｎｍ厚の酸化物層を有するドナー基板を種々の圧力でシリコンレシーバ基板に接合させた試験の結果を示す。
【０１１７】
ドナー基板の劈開後、バブルおよび転写されない領域は、視覚的検査方法を用いて数えた。
【０１１８】
このグラフにおいて、最も有効な圧力範囲は、（劈開後の欠陥の点からみて）０．１から１００ｍｂａｒの間であることが分かるであろう。
【０１１９】
約１ｍｂａｒの圧力は、水の存在を最小にし、欠陥も最小にするための最適な圧力である。更に、図５Ａは、１ｍｂａｒ程度の低さの圧力が接合強度の点からみて、したがって、ＮＴＺ欠陥の点からみて不利ではないことを裏付けている。
【０１２０】
したがって、一方のバブル欠陥と他方のＮＴＺ欠陥の間で満足な妥協点を得るためには、０．１から１００ｍｂａｒの間、好ましくは約１ｍｂａｒの部分真空において接合を実行すること、並びに、プラズマ処理によって前もってドナー基板の表面を活性化することの両方が必要であることを、上記から結論付けることができる。
【０１２１】
基板１および３１を接触させた後、弱帯３２におけるドナー基板３１の劈開を開始する効果も有する接合強化熱処理が実行される。
【０１２２】
この目的のため、接合ツール以外のツール（オーブン）が使われる。
【０１２３】
本発明によれば、この熱処理は、３５０℃以下の温度で、大気圧で実行されるアニールから成る。
【０１２４】
劈開は、３００から３５０℃の間の一定温度で始めることが特に有利である。
【０１２５】
アニールの温度は、低すぎてはいけない（例えば、２５０℃未満）。なぜならば、接合を十分に強くせず、したがって、転写されない領域の形成をもたらす可能性があるためである。
【０１２６】
前記アニールは数時間、好ましくは５から１５時間続く。
【０１２７】
このアニールの間、弱帯３２においてドナー基板３１の劈開が開始される。
【０１２８】
必要ならば、劈開は他のエネルギー源、例えば、追加の機械的エネルギー源を用いることによって補助または誘引することができる。
【０１２９】
従って、例えば、弱帯３２に刃を差し込むことができる。
【０１３０】
以下により詳細に理解されるように、そのような低温接合強化アニールを適用することは、部分真空での接合と組み合わされ、予期せずに、最終的なＳＯＩ構造体で観測されるバブリング効果を減らすことを可能にする。
【０１３１】
図４Ｄを参照すると、劈開後、レシーバ基板１、酸化物層２、および転写された層３によって形成された構造体が得られる。
【０１３２】
最終的なＳＯＩ構造体（図４Ｅに示す）を形成するために、様々な仕上げ処理が薄シリコン層上で実行される。
【０１３３】
これらの処理が実行された後、最終層３’は、転写された層３より実質的に薄くなる。
【０１３４】
更に、ＲＴＡ処理が実行され、層３’における欠陥を修復する。
【０１３５】
前記処理は、典型的には、９００℃超の温度、例えば、約１２００℃で実行される。
【０１３６】
最終的なＳＯＩ基板において形成されるバブルを防ぐために、ＲＴＡ処理の温度に非常に迅速に到達することが重要である。
【０１３７】
従って、接合強化および劈開アニールの温度からＲＴＡ処理の温度まで、少なくとも１０℃／ｓの勾配率で通過させることが必要である。
【０１３８】
これは、この迅速な温度上昇が構造体を固定することを可能にし、バブルの形成を防ぐからである。
【０１３９】
この処理は、処理温度の平坦域に非常に短い時間で到達することを可能にする、赤外線灯を備えたチャンバ内で実行することができる。例えば、オーブンまたはエピタキシャル反応器において実行することができる。
【０１４０】
ひとたび温度が約９００℃に達すると、この温度超では水素ガスの放出が起こるため、バブリング発生のリスクはない。
【０１４１】
典型的には、ＲＴＡ処理は、およそ数秒間から数分間、例えば３０秒から１５分の間続く。
【０１４２】
この処理の後、水素が接合界面を超えて拡散し、したがって、バブルを生成できないため、室温へ戻すためにどのような勾配率が使われるかは重要ではない。
【０１４３】
転写される層３の影響も、本出願人によって実証されている。
【０１４４】
比較試験を、３２から２７５、３３０、および５１０ｎｍの弱帯を用いて行った。
【０１４５】
弱帯の深さを深くするほど、劈開後に観測されたバブルの数は少なくなった。
【０１４６】
しかしながら、弱帯の深さがこれらの限界値に近づくにつれ、ＲＴＡ処理後に観測されたマイクロバブルの数は多くなった。
【０１４７】
弱帯の最適な厚さは、約３３０ｎｍに定められると考えられる。
【０１４８】
更に、部分真空での接合と低温度接合強化アニールの組合せは、バブリングに関して予期しない改良をもたらすことに留意することが重要である。
【０１４９】
特に、本出願人は、既知のＳｍａｒｔＣｕｔ（商標）法において、部分真空での接合または低温度接合強化アニールのいずれかの実施では、バブリングを十分に減じないことを観測した。
【０１５０】
以下の表は、既知のＳｍａｒｔＣｕｔ（商標）法およびこれら処理のうちただ１つのみが実行されたＳｍａｒｔＣｕｔ（商標）法に比較して、これら２つの処理の相乗効果を実証する。
【０１５１】
この表は、ＳＯＩ基板の製造方法における様々なポイントでの、視覚的検査方法および／またはＫＬＡ−Ｔｅｎｃｏｒ ＳＰ２検査ツールを用いて数えたバブルの数を示す。
【０１５２】
いずれの場合においても、ＳＯＩ構造体は、２５ｎｍ厚の酸化物層で覆われ、３３０ｎｍの深さで弱帯を形成するように注入されたシリコンドナー基板、およびシリコンレシーバ基板から生成される。
【０１５３】
【表１】
【０１５４】
これらのデータは、既知のＳｍａｒｔＣｕｔ（商標）法については、バブリングが、劈開後にすでに非常に広範囲にわたることを示す。したがって、このＳＯＩ基板製造方法のその後のステップにおいて、バブリングを測定しなかった。
【０１５５】
接合が１ｍｂａｒの圧力で実行された方法については、バブリングの有意な減少が劈開後に観測された。
【０１５６】
しかしながら、バブリングのレベルは依然非常に高く、したがって、このＳＯＩ基板製造方法のその後のステップにおいて、バブリングを測定しなかった。
【０１５７】
既知の方法で、大気圧において接合を実行したが、接合強化および劈開アニールを３００℃（またはそれ以下）で実行した方法では、バブリングは観測されなかった。
【０１５８】
しかしながら、ＲＴＡ処理後、マイクロバブリングが、実質的にＳＯＩ基板の全表面で観測され、肉眼で見ることができた。用語「マイクロバブリング」は、高密度で存在する小さなバブルの意味であると理解される。
【０１５９】
小さいが、これらのバブルは、非常に薄いＳＯＩ基板にとって許容できず、したがって、このＳＯＩ基板の製造方法のこの後のステップでは、バブリングを測定しなかった。
【０１６０】
したがって、部分真空での接合、ならびに接合強化および劈開アニールは、互いに単独で適用された場合、劈開後のバブリング効果を緩和するが、欠陥がこの後のステップ、特に欠陥修復ＲＴＡ処理の間で現れる。
【０１６１】
言い換えれば、部分真空での接合、ならびに接合強化および劈開アニールは、要するに、互いに単独で適用されると、バブリング効果を修正するが、これを抑制することはできないと考えられる。
【０１６２】
対照的に、これら２つの処理を組み合わせると、ＳＯＩ構造体を製造する全プロセスの終わりで、満足なレベルのバブリングを得ることができる。
【０１６３】
ＲＴＡ処理後に実行される犠牲酸化ステップは、特に、ＳＯＩウェハの有用層を薄くすることができる。
【０１６４】
最終的なＳＯＩ構造体において、欠陥は、欠陥クラスタの観点から測定される。この測定の結果は、領域カウント（ＡＣ）と呼ばれる。
【０１６５】
ＫＬＡ Ｔｅｎｃｏｒ ＳＰ２検査ツールを、この測定を行うために使用した。
【０１６６】
この点で、読者は、欠陥クラスタの検出方法およびシステムが記載された特許文献２を参照することができる。
【０１６７】
本発明による方法の実施により、欠陥クラスタの観点から表される欠陥が６０以下のＳＯＩ構造体を得ることが可能となる。
【特許請求の範囲】
【請求項１】
シリコン層（３）、厚さ２５ｎｍ以下の埋込み酸化物層（２）、および支持基板（１）を含むシリコンオンインシュレーター構造体の製造方法であって、
（ａ）前記シリコン層（３）を含むドナー基板（３１）および前記支持基板（１）を提供するステップであって、前記両基板（３１、１）の一方のみが前記酸化物層（２）で覆われているステップと、
（ｂ）前記ドナー基板（３１）において、前記シリコン層（３）の境界となる弱帯（３２）を形成するステップと、
（ｃ）前記酸化物層（２）をプラズマ活性化するステップと、
（ｄ）前記ドナー基板（３１）を前記支持基板（１）に接合するステップであって、前記酸化物層（２）が接合界面に配置され、接合が部分真空中で実行されるステップと、
（ｅ）接合強化アニールを３５０℃以下の温度で実施するステップであって、前記アニールは前記ドナー基板（３１）を前記弱帯（３２）に沿って劈開させるステップと、
（ｆ）前記シリコンオンインシュレーター構造体（３、２、１）に対し、９００℃超の温度で欠陥を修復するための熱処理を加えるステップであって、ステップ（ｅ）の劈開温度からステップ（ｆ）の欠陥修復温度への遷移が、１０℃／ｓ超の勾配率で達成されるステップと
を含むことを特徴とする方法。
【請求項２】
前記接合ステップは、０．１から１００ｍｂａｒの間、好ましくは０．５から１０ｍｂａｒの間、更に好ましくは１ｍｂａｒの部分真空を使用することを特徴とする請求項１に記載の方法。
【請求項３】
前記接合強化ステップの前記アニールは、５から１５時間の長さで３００から３５０℃の間の一定温度でのアニールであることを特徴とする請求項１または２に記載の方法。
【請求項４】
追加の機械的エネルギーが前記ドナー基板（３１）を劈開するために加えられることを特徴とする請求項１から３のいずれか１項に記載の方法。
【請求項５】
酸素プラズマが前記酸化物層（２）を活性化するステップ（ｃ）において使用されることを特徴とする請求項１から４のいずれか１項に記載の方法。
【請求項６】
前記シリコン層（３）の厚さは６００ｎｍ以下、好ましくは２７０ｎｍから５１０ｎｍの間、好ましくは３３０ｎｍに等しくなることを特徴とする請求項１から５のいずれか１項に記載の方法。
【請求項７】
前記酸化物層（２）の厚さは１５ｎｍ以下であることを特徴とする請求項１から６のいずれか１項に記載に記載の方法。
【請求項８】
前記弱帯（３２）の形成は、原子種を前記ドナー基板（３１）に注入することを含むことを特徴とする請求項１から７のいずれか１項に記載の方法。
【請求項９】
シリコン層（３’）、厚さ２５ｎｍ以下の埋込み酸化物層（２）、および支持基板（１）を含むシリコンオンインシュレーター構造体であって、欠陥クラスタによる構造体の欠陥が６０以下であることを特徴とするシリコンオンインシュレーター構造体。
【請求項１０】
直径３００ｍｍのウェハであることを特徴とする請求項９に記載の構造体。
【請求項１１】
前記シリコン層（３’）の厚さは５０ｎｍ以下、好ましくは２０ｎｍ以下、更に好ましくは１２ｎｍであることを特徴とする請求項９または１０に記載の構造体。
【請求項１】
シリコン層（３）、厚さ２５ｎｍ以下の埋込み酸化物層（２）、および支持基板（１）を含むシリコンオンインシュレーター構造体の製造方法であって、
（ａ）前記シリコン層（３）を含むドナー基板（３１）および前記支持基板（１）を提供するステップであって、前記両基板（３１、１）の一方のみが前記酸化物層（２）で覆われているステップと、
（ｂ）前記ドナー基板（３１）において、前記シリコン層（３）の境界となる弱帯（３２）を形成するステップと、
（ｃ）前記酸化物層（２）をプラズマ活性化するステップと、
（ｄ）前記ドナー基板（３１）を前記支持基板（１）に接合するステップであって、前記酸化物層（２）が接合界面に配置され、接合が部分真空中で実行されるステップと、
（ｅ）接合強化アニールを３５０℃以下の温度で実施するステップであって、前記アニールは前記ドナー基板（３１）を前記弱帯（３２）に沿って劈開させるステップと、
（ｆ）前記シリコンオンインシュレーター構造体（３、２、１）に対し、９００℃超の温度で欠陥を修復するための熱処理を加えるステップであって、ステップ（ｅ）の劈開温度からステップ（ｆ）の欠陥修復温度への遷移が、１０℃／ｓ超の勾配率で達成されるステップと
を含むことを特徴とする方法。
【請求項２】
前記接合ステップは、０．１から１００ｍｂａｒの間、好ましくは０．５から１０ｍｂａｒの間、更に好ましくは１ｍｂａｒの部分真空を使用することを特徴とする請求項１に記載の方法。
【請求項３】
前記接合強化ステップの前記アニールは、５から１５時間の長さで３００から３５０℃の間の一定温度でのアニールであることを特徴とする請求項１または２に記載の方法。
【請求項４】
追加の機械的エネルギーが前記ドナー基板（３１）を劈開するために加えられることを特徴とする請求項１から３のいずれか１項に記載の方法。
【請求項５】
酸素プラズマが前記酸化物層（２）を活性化するステップ（ｃ）において使用されることを特徴とする請求項１から４のいずれか１項に記載の方法。
【請求項６】
前記シリコン層（３）の厚さは６００ｎｍ以下、好ましくは２７０ｎｍから５１０ｎｍの間、好ましくは３３０ｎｍに等しくなることを特徴とする請求項１から５のいずれか１項に記載の方法。
【請求項７】
前記酸化物層（２）の厚さは１５ｎｍ以下であることを特徴とする請求項１から６のいずれか１項に記載に記載の方法。
【請求項８】
前記弱帯（３２）の形成は、原子種を前記ドナー基板（３１）に注入することを含むことを特徴とする請求項１から７のいずれか１項に記載の方法。
【請求項９】
シリコン層（３’）、厚さ２５ｎｍ以下の埋込み酸化物層（２）、および支持基板（１）を含むシリコンオンインシュレーター構造体であって、欠陥クラスタによる構造体の欠陥が６０以下であることを特徴とするシリコンオンインシュレーター構造体。
【請求項１０】
直径３００ｍｍのウェハであることを特徴とする請求項９に記載の構造体。
【請求項１１】
前記シリコン層（３’）の厚さは５０ｎｍ以下、好ましくは２０ｎｍ以下、更に好ましくは１２ｎｍであることを特徴とする請求項９または１０に記載の構造体。
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５Ｂ】
【図１】
【図５Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５Ｂ】
【図１】
【図５Ａ】
【公開番号】特開２０１３−８０９１７（Ｐ２０１３−８０９１７Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１２−２０５６５２（Ｐ２０１２−２０５６５２）
【出願日】平成２４年９月１９日（２０１２．９．１９）
【出願人】（５０７０８８０７１）ソイテック (93)
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２４年９月１９日（２０１２．９．１９）
【出願人】（５０７０８８０７１）ソイテック (93)
[ Back to top ]