スイッチング電源装置、ＡＣ電源装置、及び画像形成装置
【課題】ドライバＦＥＴを集積回路に内蔵する場合に、集積回路の発熱量を低減することを可能にしたスイッチング電源装置を提供する。
【解決手段】スイッチング電源装置５０において、ハイサイドスイッチ素子１２の電源端子７にカソード側を接続し、出力端子６にアノード側を接続したダイオード（第１のダイオード）１４、及びローサイドスイッチ素子１１のグランド端子５にアノードを接続し、出力端子６にカソードを接続したダイオード（第２のダイオード）１３を集積回路９の外部に備え、ハイサイドスイッチ素子１２及びローサイドスイッチ素子１１が共にオフする期間に、ダイオード１４又はダイオード１３の何れか一方が導通し、駆動信号生成部２は、ダイオード１３がオフした時点でハイサイドスイッチ素子１２を導通させるＰＷＭ＿Ｈを生成し、ダイオード１４がオフした時点でローサイドスイッチ素子１１を導通させるＰＷＭ＿Ｌを生成する。
【解決手段】スイッチング電源装置５０において、ハイサイドスイッチ素子１２の電源端子７にカソード側を接続し、出力端子６にアノード側を接続したダイオード（第１のダイオード）１４、及びローサイドスイッチ素子１１のグランド端子５にアノードを接続し、出力端子６にカソードを接続したダイオード（第２のダイオード）１３を集積回路９の外部に備え、ハイサイドスイッチ素子１２及びローサイドスイッチ素子１１が共にオフする期間に、ダイオード１４又はダイオード１３の何れか一方が導通し、駆動信号生成部２は、ダイオード１３がオフした時点でハイサイドスイッチ素子１２を導通させるＰＷＭ＿Ｈを生成し、ダイオード１４がオフした時点でローサイドスイッチ素子１１を導通させるＰＷＭ＿Ｌを生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特に、スイッチング電源を集積化した場合の放熱効率を向上させる回路構成に関するものである。
【背景技術】
【０００２】
地球温暖化現象の増加に伴って、その原因と考えられているＣＯ2の削減を図るための省エネ化は、あらゆる場面での課題となっている。特に電源分野については、省エネ電源とすることが常識となっている。即ち、高効率な変換方法の重要性は非常に高く、スイッチング電源では高効率な変換方法が多く用いられている。画像形成装置内部においても帯電用高圧電源等は、スイッチング電源方式への置き換えによる高効率化が行われている。また、スイッチング電源化すると部品点数が増加し部品配置が複雑になるため、電源制御系の集積化も行われている。特に、帯電用高圧電源のように、比較的消費電力の小さな電源においては、ドライバＦＥＴ自体も集積回路に内蔵する構成も知られている。
【０００３】
図１５は、従来のスイッチング電源において、ドライバＦＥＴを集積回路内に内蔵した場合のドライバ部及びフィルタに関する構成図である。図１５において、ドライバＦＥＴであるＰＣＨＦＥＴ１１２およびＮＣＨＦＥＴ１１１がそれぞれハイサイドドライバ、ローサイドドライバであり、パルス幅変調信号ＰＷＭ＿Ｈ、ＰＷＭ＿Ｌによって駆動される。ＰＷＭＯが集積回路の出力信号であり、フィルタのコイル１１５に接続される。フィルタのコイル１１５および容量１１６は電源ボード上に配置され、フィルタの出力ＯＵＴが負荷１１３へ供給される。当然のこととして、フィルタのカットオフ周波数はＰＷＭ信号の周波数よりも低いところに設定される。一般的なＰＷＭ信号に対する出力ＯＵＴの電圧特性を図２に示す。ＰＷＭ信号のｄｕｔｙ比（ハイ期間／（ハイ期間＋ロー期間））に比例して出力電圧が高くなる。通常は出力電圧の一部をフィードバックし、設定値と比較することにより出力電圧を制御を行う。
図１５のスイッチング電源の動作について図１６〜１８にて説明する。通常ハイサイドドライバとローサイドドライバの駆動信号を共通とした場合には、駆動信号が電源とＧＮＤの間の中間電位の瞬間に、図１６のようにハイサイドドライバとローサイドドライバが同時に導通し、貫通電流が流れてしまう。このような貫通電流を防止するために、一般的にハイサイドドライバの駆動信号とローサイドドライバの駆動信号を別々に設け、それぞれのスイッチングタイミングを若干ずらすことによりドライバが同時にオンすることを防止する（デッドタイム）方法が使用される。図１７はデッドタイムのタイミングを示した図である。図１７において（１）がＰＣＨＦＥＴ１１２がオンの期間、（２）がＮＣＨＦＥＴ１１１がオンの期間であり、それ以外の期間がデッドタイムとなる。
【０００４】
図１８において、スイッチング電源における各タイミングでの電圧、電流、電力消費の変化を説明する。まず期間ａの前の状態ではＰＣＨＦＥＴ１１２がオンして電流がＰＣＨＦＥＴから容量１１６へ流れ込み、ＰＣＨＦＥＴが電力を消費している状態とする。電流の向きは図１５における矢印の向きを正とする。期間ａに入りＰＷＭ＿ＨがハイになるとＰＣＨＦＥＴがオフし、図１５のコイル１１５のインダクタンス特性の逆起電力により、ＰＷＭＯの電位がＧＮＤ以下まで遷移する。そのときＰＷＭＯの電位がＧＮＤに対してＮＣＨＦＥＴ１１１の閾値電圧より低くなると、ＮＣＨＦＥＴ１１１が導通し、ＧＮＤからＰＷＭＯ（コイル１１５）へ電流が流れる（期間ａ）。期間ａの間、ＮＣＨＦＥＴ１１１に流れる電流およびコイル１１５の逆起電力は徐々に小さくなってくる。次にＰＷＭ＿Ｌをハイにしてデッドタイムが終了するとＮＣＨＦＥＴ１１１のオン抵抗が下がる（期間ｂ）。期間ｂの間に、ＰＷＭＯ電位はＧＮＤより高くなり、ＮＣＨＦＥＴ１１１に流れる電流は正の値となる。次に、ＰＷＭ＿ＬをローにしてＮＣＨＦＥＴ１１１をオフすると、コイル１１５の逆起電力により、今度はＰＷＭＯの電位が、電源ＶＣＣよりも高くなる。ＰＷＭＯの電位が電源ＶＣＣに対してＰＣＨＦＥＴ１１２の閾値電圧より高くなると、ＰＣＨＦＥＴ１１２が導通し、ＰＷＭＯ（コイル１１５）から電源ＶＣＣへ電流が流れる（期間ｃ）。期間ｃの間、ＰＣＨＦＥＴ１１２に流れる電流およびコイル１１５の逆起電力は徐々に小さくなってくる。次にＰＷＭ＿Ｈをローにしてデッドタイム終了し、ＰＣＨＦＥＴ１１２のオン抵抗が下がる（期間ｄ）。期間ｄの間に、ＰＷＭＯ電位は電源ＶＣＣより低くなり、ＰＣＨＦＥＴ１１２に流れる電流は正の値となる。以上のような動作が繰り返し行われる。ドライバＦＥＴにて消費される電力変化を図１８の一番下に示している。貫通電流がないと仮定した場合、最も消費電力が大きくなるのは期間ａ、期間ｃ等ドライバのオン抵抗が大きくなる期間である。一般にはこの期間を出来るだけ短くし、なおかつ貫通電流を防止して、全体としての消費電力を抑制することが求められる。
【０００５】
特許文献１には、インバータの一対のスイッチング素子のデッドタイムを、貫通電流を生じさせることのない適切な時間に設定することを目的として、インバータの有する一対のスイッチング素子が、共にオフ指令されるデッドタイムＴＤを所定時間ＴＳごとにΔＴＤずつ減少させ、デッドタイムＴＤが減少される過程において、スイッチオン時に第２スイッチング素子に流れる電流とモータの印加電圧Ｖ＊とに基づいて第２スイッチング素子のオン抵抗を求め、そのオン抵抗の変化が急に大きくなる場合には、デッドタイムＴＤの減少を中止し、デッドタイムＴＤとして第２スイッチング素子のオン抵抗の変化が急に大きくなった直前のデッドタイムＴＤに設定・固定する方法が、開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、今までの集積回路では、タンデム機の場合には４色分電源が必要であるため、ドライバＦＥＴを４色分内蔵すると、ドライバＦＥＴのオン抵抗による発熱量が集積回路のパッケージの許容熱量を越えてしまう可能性があり、通常何らかの放熱対策を施すこととなる。例えば、放熱特性の高いセラミックパッケージを使用したり、放熱フィンを配備するなど考えられるが、いずれにしてもコストが上昇してしまうという問題があった。
また、特許文献１に開示されている従来技術は、消費電力の観点からデッドタイムを最適化する点では本発明と類似しているが、ドライバＦＥＴのオン抵抗による発熱量が集積回路のパッケージの許容熱量を越えてしまうという問題は解消できていない。
本発明は、かかる課題に鑑みてなされたものであり、ドライバのオン抵抗が大きくなる期間を出来るだけ長くして、外付けのダイオードに還流電流を流すことにより、ドライバには還流電流を流さず、集積回路自体の発熱を抑制するようにして、ドライバＦＥＴを集積回路に内蔵する場合に、集積回路の発熱量を低減したスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明はかかる課題を解決するために、請求項１は、パルス幅変調信号に基づいてデッドタイムを有するハイサイド駆動信号及びローサイド駆動信号を生成するデッドタイム生成部、前記ハイサイド駆動信号、ローサイド駆動信号、及び出力端子の電圧をモニタすることで第１のＰＷＭ信号と第２のＰＷＭ信号を出力する駆動信号生成部、及び前記第１のＰＷＭ信号によって駆動されるハイサイドスイッチ素子及び前記第２のＰＷＭ信号によって駆動されるローサイドスイッチ素子により構成され、前記ハイサイドスイッチ素子のエミッタを電源に接続し、該ハイサイドスイッチ素子のコレクタを前記ローサイドスイッチ素子のコレクタと接続して前記出力端子に接続し、該ローサイドスイッチ素子のエミッタをグランドに接続したドライバを内蔵するスイッチング電源集積回路と、前記出力端子に接続され、高周波を阻止するコイル及び該高周波を通過させる容量で構成されたフィルタと、を備えるスイッチング電源装置であって、前記ハイサイドスイッチ素子の電源端子にカソード側を接続し、前記出力端子にアノード側を接続した第１のダイオード、及び前記ローサイドスイッチ素子のグランド端子にアノードを接続し、前記出力端子にカソードを接続した第２のダイオードを前記スイッチング電源集積回路の外部に備え、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間に、前記第１のダイオード又は前記第２のダイオードの何れか一方が導通し、前記駆動信号生成部は、前記第２のダイオードがオフした時点で前記ハイサイドスイッチ素子を導通させる前記第１のＰＷＭ信号を生成し、前記第１のダイオードがオフした時点で前記ローサイドスイッチ素子を導通させる前記第２のＰＷＭ信号を生成することを特徴とする。
本発明では、デッドタイムの間で、外付けの第１のダイオード及び第２のダイオードで電力消費するため、電源集積回路内部で消費する電力を小さくすることができる。即ち、出力端子を常時モニタして、外付けの第１のダイオード及び第２のダイオードで還流電流を流せなくなるタイミング（デッドタイム）で、内部のスイッチ素子を導通させることで、電源集積回路内部に電流を流すことを最小限にして、発熱を抑制することができる。
【０００８】
請求項２は、前記スイッチング電源集積回路は、三角波を生成する三角波生成部、設定電圧と前記フィルタの出力電圧もしくは前記出力電圧の比例電圧とを比較し、その差分を積分することで制御電圧を生成する差分積分器、及び前記制御電圧と前記三角波を比較して前記パルス幅変調信号を生成する比較器を備え、前記設定電圧に応じて前記パルス幅変調信号のパルス幅を変化させて前記出力電圧を制御することを特徴とする。
電源集積回路は、三角波生成部、比較器、差分積分器、デッドタイム生成部、駆動信号生成部から構成される。また集積回路外部は第１のダイオード、第２のダイオード、コイル、容量、フィードバック用抵抗分圧、負荷で構成される。入力電圧とＦＢ電圧との差分が差分積分器により積分され、制御信号として出力される。制御信号は三角波生成部で生成された三角波と比較器で比較され、パルス幅変調信号に変換される。パルス幅変調信号はデッドタイム生成部に入力され、ハイサイド駆動信号およびローサイド駆動信号が生成される。これらの駆動信号は駆動信号生成部に入力され、出力信号として出力され、コイルと容量で構成されるフィルタにより平滑化され、出力ＯＵＴが生成される。出力ＯＵＴの分圧をＦＢ電圧としてフィードバックすることにより、全体として制御系が構成され、入力電圧に応じた出力電圧が生成される。
【０００９】
請求項３は、前記出力端子を複数備える多出力のスイッチング電源装置であって、前記ドライバを夫々の出力端子に備え、前記第１のダイオードと前記第２のダイオードを前記夫々の出力端子に備えることを特徴とする。
多出力のスイッチング電源装置は、各負荷に対してドライバが必要となる。そして、ドライバを構成するハイサイドスイッチ素子、およびローサイドスイッチ素子の消費電力を低減するためには、夫々のドライバに第１のダイオードと第２のダイオードを出力端子に備える必要がある。これにより、各ドライバの消費電力を抑制して、集積回路の発熱を抑制することができる。
請求項４は、請求項１乃至３の何れか一項に記載のスイッチング電源装置と、該スイッチング電源装置の出力電圧を昇圧するトランスと、を備え、前記設定電圧として正弦波形状の電圧を入力し、前記スイッチング電源装置の出力電圧を前記トランスに印加し、前記トランスの出力もしくは前記トランスの出力の比例電圧を前記設定電圧と比較することで、電圧が制御されたＡＣ電圧を生成することを特徴とする。
高圧のＡＣ電源を生成するためには、スイッチング電源装置の出力電圧をトランスで昇圧することにより得られる。しかし、高圧ＡＣ電源は、負荷の変動により変化しては困るので、トランスの２次側の電圧を分圧して差分積分器にフィードバックする。そして、その電圧と基準正弦波との差分を積分して制御電圧を生成し、三角波と比較してパルス幅変調信号を生成する。これにより、負荷変動による電圧変化を制御して、一定の電圧とすることができる。
【００１０】
請求項５は、電子写真方式に係る画像形成装置において、像担持体に一様な電荷を帯電する帯電用電源として請求項４に記載のＡＣ電源装置を使用したことを特徴とする。
画像形成装置の像担持体（感光体）は、潜像を形成するために、一様に電荷を帯電する必要がある。この帯電用電源として本発明のＡＣ電源装置を使用する。これにより、帯電電圧が安定して、潜像形成の安定度が増加する。
請求項６は、複数の像担持体を備える画像形成装置において、前記帯電用電源として請求項４に記載のＡＣ電源装置を複数備え、前記スイッチング電源集積回路は複数の出力端子を備える１つの集積回路として構成したことを特徴とする。
カラー画像形成装置には、４つの帯電装置があり、夫々に帯電用電源が必要となる。しかし、各帯電用電源を制御する集積回路は１つのパッケージに集積にすることができる。これにより、ＡＣ電源を構成する電源のサイズを小型化することができる。
【発明の効果】
【００１１】
本発明によれば、集積回路の外側にダイオードを配置し、ダイオードに電流が流れている間は集積回路内ドライバＦＥＴをオフさせておくことで、集積回路の発熱を低減する。また、出力電圧を常時モニタし、ダイオードがオンする閾値電圧を下回った時点で、ドライバＦＥＴを導通させることで集積回路の発熱を最適化できるので、ドライバＦＥＴを集積回路に内蔵する場合に、集積回路の発熱量を低減する構成を安価に実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係るスイッチング電源のドライバ部、フィルタ及びダイオードに関する構成図である。
【図２】ＰＷＭ信号に対する出力ＯＵＴの電圧特性を示す図である。
【図３】本発明のスイッチング電源の動作について説明する図である。
【図４】本発明の駆動信号生成部の構成例を示す図である。
【図５】本発明の駆動信号生成部の動作タイミングを示す図である。
【図６】デッドタイム生成部の構成例と動作タイミングを示す図である。
【図７】図１の構成を使用したスイッチング電源の構成を示す図である。
【図８】本発明の三角波生成部の構成を示す図である。
【図９】本発明の差分積分器の構成を示す図である。
【図１０】高圧ＡＣ電源の構成例を示す図である。
【図１１】本発明に係る帯電装置の構成の一例を示す図である。
【図１２】帯電装置の高圧ＡＣ電源装置と帯電ローラの関係を示す図である。
【図１３】画像形成装置の作像部の概略構成を示す図である。
【図１４】タンデム式カラー画像形成装置の作像部の概略構成を示す図である。
【図１５】従来のスイッチング電源のドライバ部、フィルタ及びダイオードに関する構成図である。
【図１６】貫通電流を説明する図である。
【図１７】デッドタイミングを説明する図である。
【図１８】従来のスイッチング電源の動作について説明する図である。
【図１９】図１０の高圧ＡＣ電源を複数備えた場合の構成例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
本発明の特長を先に述べると、スイッチング直後の大きな電流が流れる期間は外付けのダイオードに電流を流すことで内蔵トランジスタで消費する電力を抑制出来るため、外付けのダイオードに電流を流す期間を積極的に長くする工夫をしたことが大きな特長である。
【００１４】
図１は、本発明の第１の実施形態に係るスイッチング電源のドライバ部、フィルタ及びダイオードに関する構成図である。
本発明のスイッチング電源５０は、ＰＷＭ（パルス幅変調信号）に基づいてデッドタイムを有するＰＷＭ＿ＤＨ（ハイサイド駆動信号）及びＰＷＭ＿ＤＬ（ローサイド駆動信号）を生成するデッドタイム生成部１、ＰＷＭ＿ＤＨ、ＰＷＭ＿ＤＬ、及びＰＷＭＯ（出力端子の電圧）をモニタすることでＰＷＭ＿Ｈ（第１のＰＷＭ信号）とＰＷＭ＿Ｌ（第２のＰＷＭ信号）を出力する駆動信号生成部２、及びＰＷＭ＿Ｈによって駆動されるハイサイドスイッチ素子１２及びＰＷＭ＿Ｌによって駆動されるローサイドスイッチ素子１１により構成され、ハイサイドスイッチ素子１２のエミッタを電源端子７に接続し、ハイサイドスイッチ素子１２のコレクタをローサイドスイッチ素子１１のコレクタと接続して出力端子６に接続し、ローサイドスイッチ素子１１のエミッタをグランド端子５に接続したドライバ１０を内蔵するスイッチング電源集積回路（以下、単に集積回路と呼ぶ）９と、出力端子６に接続され、高周波を阻止するコイル１５及び高周波を通過させる容量１６で構成されたフィルタ８と、を備えるスイッチング電源装置５０であって、ハイサイドスイッチ素子１２の電源端子７にカソード側を接続し、出力端子６にアノード側を接続した第１のダイオード１４、及びローサイドスイッチ素子１１のグランド端子５にアノードを接続し、出力端子６にカソードを接続した第２のダイオード１３をスイッチング電源集積回路９の外部に備え、ハイサイドスイッチ素子１２及びローサイドスイッチ素子１１が共にオフする期間に、第１のダイオード１４又は第２のダイオード１３の何れか一方が導通し、駆動信号生成部２は、第２のダイオード１３がオフした時点でハイサイドスイッチ素子１２を導通させるＰＷＭ＿Ｈを生成し、第１のダイオード１４がオフした時点でローサイドスイッチ素子１１を導通させるＰＷＭ＿Ｌを生成する。
【００１５】
即ち、図１において、ドライバＦＥＴであるＰＣＨＦＥＴ１２およびＮＣＨＦＥＴ１１は集積回路９内部に内蔵されている。ＰＣＨＦＥＴ１２のオンオフを制御する信号はＰＷＭ＿Ｈであり、ＮＣＨＦＥＴ１１のオンオフを制御する信号はＰＷＭ＿Ｌであり、ともにパルス幅変調信号である。ＰＷＭＯが集積回路９の出力端子６であり、フィルタ８のコイル１５に接続される。フィルタ８のコイル１５および容量１６は電源ボード上に配置される。ダイオード１３およびダイオード１４は集積回路９外部に配置されており、ＰＣＨＦＥＴ１２およびＮＣＨＦＥＴ１１がともにオフの期間に還流電流を流すために使用される。デッドタイム生成部１はＰＷＭ信号が入力され、デッドタイムをもつＰＷＭ＿ＤＨとＰＷＭ＿ＤＬを生成する。また、駆動信号生成部２はＰＷＭ＿ＤＨとＰＷＭ＿ＤＬ及びＰＷＭＯが入力されＰＷＭ＿ＨとＰＷＭ＿Ｌを生成する。一般的なＰＷＭ信号に対する出力ＯＵＴの電圧特性を図２に示す。ＰＷＭ信号のｄｕｔｙ比（ハイ期間／（ハイ期間＋ロー期間））に比例して出力電圧が高くなる。通常は出力電圧の一部をフィードバックし、設定値と比較することにより出力電圧の制御を行う。
【００１６】
図３は本発明のスイッチング電源の動作について説明する図である。図３において、各タイミングでの電圧、電流、電力消費の変化を示している。まず期間ａの前の状態ではＰＣＨＦＥＴ１２がオンして電流がＰＣＨＦＥＴから容量１６へ流れ込み、ＰＣＨＦＥＴが電力を消費している状態とする。電流の向きは図１における矢印の向きを正とする。期間ａに入りＰＷＭ＿ＨがハイになるとＰＣＨＦＥＴ１２がオフし、図１のコイル１５のインダクタンス特性の逆起電力により、ＰＷＭＯの電位がＧＮＤ以下まで遷移する。そのときＰＷＭＯの電位がＧＮＤに対してダイオード１３のオン電圧より低くなる（ダイオード１３の両端にオン電圧以上の電圧が正の向きにかかる）とダイオード１３が導通し、ＧＮＤからＰＷＭＯ（コイル１５）へダイオード１３を通して電流が流れる（期間ａ）。
【００１７】
ここでＮＣＨＦＥＴ１１の閾値電圧はダイオード１３のオン電圧よりも高いものと仮定する。期間ａの間、ダイオード１３に流れる電流およびコイル１５の逆起電力は徐々に小さくなってくる。ここで、出力電圧ＰＷＭＯを駆動信号生成部にてモニタし、ダイオード１３の両端にかかる電圧がダイオード１３のオン電圧よりも小さくなった時点でＰＷＭ＿Ｌをハイに制御することで、ＮＣＨＦＥＴ１１をオンし導通させる（期間ｂ）。期間ｂの間に、ＰＷＭＯ電位はＧＮＤより高くなり、ＮＣＨＦＥＴ１１に流れる電流は正の値となる。次に、ＰＷＭ＿ＬをローにしてＮＣＨＦＥＴ１１をオフすると、コイル１５の逆起電力により、今度はＰＷＭＯの電位が、電源ＶＣＣよりも高くなる。ＰＷＭＯの電位が電源ＶＣＣに対してダイオード１４のオン電圧より高くなるとダイオード１４が導通し、ＰＷＭＯ（コイル１５）から電源ＶＣＣへダイオード１４を通して電流が流れる（期間ｃ）。
ここでＰＣＨＦＥＴ１２の閾値電圧はダイオード１４のオン電圧よりも高いものと仮定する。期間ｃの間、ＰＣＨＦＥＴ１２に流れる電流およびコイル１５の逆起電力は徐々に小さくなってくる。ここで、出力電圧ＰＷＭＯを駆動信号生成部にてモニタし、ダイオード１４の両端にかかる電圧がダイオード１４のオン電圧よりも小さくなった時点でＰＷＭ＿Ｈをローに制御することで、ＰＣＨＦＥＴ１２をオンし導通させる（期間ｄ）。期間ｄの間に、ＰＷＭＯ電位は電源ＶＣＣより低くなり、ＰＣＨＦＥＴ１２に流れる電流は正の値となる。以上のような動作が繰り返し行われる。
【００１８】
ドライバＦＥＴにて消費される電力変化を図１８の場合と比較すると、期間ａ、期間ｃ、期間ｅの間、外付けのダイオード１３、ダイオード１４で電力消費するため、集積回路内部で消費する電力は小さくなることがわかる。特に、ダイオード１３、ダイオード１４としては、動作速度が速く、オン電圧が低く、オン抵抗が小さいショットキーダイオードなどを使用することが望ましい。また図３からもわかるように、期間ａ、期間ｃ、期間ｅのようにＰＣＨＦＥＴ１２、ＮＣＨＦＥＴ１１ともにオフしている期間は出来るだけ長い（ダイオード１３，ダイオード１４が導通している期間内で）ほうが集積回路での電力消費という意味では小さくなり有利である。そういう意味でダイオードのオン電圧は小さいほど有利である。このように、出力電圧ＰＷＭＯを常時モニタし、外付けのダイオードで還流電流を流せなくなるタイミングで内部のＦＥＴを導通させることで、集積回路内部に電流を流すことを最大限少なくし、集積回路の発熱を抑制することが可能となる。
【００１９】
図４は駆動信号生成部の構成例を示す図である。図４において駆動信号生成部２は電流源３０とダイオード比較器３１とＡＮＤ回路３２、ＯＲ回路３３で構成されている。ここでダイオードを外付けのダイオードを模擬しているもので、オン電圧は同等のものを想定している。図５に図４の動作タイミングを示している。ここで、Ｖｔｈ＿ｄはダイオードのオン電圧である。つまり、ＰＷＭＯがＶＣＣ＋Ｖｔｈ＿ｄよりも小さくなったタイミングで図４のＯＲ回路３３が導通しＰＷＭ＿Ｈがローとなる。また、ＰＷＭＯがＧＮＤ−Ｖｔｈ＿ｄよりも大きくなったときには、ＡＮＤ回路３２が導通しＰＷＭ＿Ｌがハイとなる。つまり、ＰＷＭＯをモニタし、基準電圧と比較することで、最終段ＦＥＴ制御信号であるＰＷＭ＿ＬとＰＷＭ＿Ｈを制御している。このＰＷＭ＿ＬとＰＷＭ＿Ｈが最終段ＦＥＴに入力されることで、外付けのダイオードがオフするタイミングで、最終段ＦＥＴがオンすることになる。
【００２０】
図６はデッドタイム生成部の構成例と動作タイミングを示す図である。デッドタイム生成部１ではＰＷＭからＰＷＭ＿ＤＬとＰＷＭ＿ＤＨを生成している。ノードＣにはあえて容量を付加することにより、ＡよりＢのノード変化を遅延させ、その期間をデッドタイムとして生成する。ＰＷＭ＿ＤＨのほうが、ＰＷＭ＿ＤＬよりもハイ期間は長いものとなる。このデッドタイム生成部では一般的な貫通電流防止用のデッドタイム生成を行っており、ここで生成された信号（ＰＷＭ＿ＤＬとＰＷＭ＿ＤＨ）が駆動信号生成部に入力され、ＰＷＭＯをモニタすることで、デッドタイムがより最適化された制御信号ＰＷＭ＿ＬとＰＷＭ＿Ｈとなる。なお、図５と図６のタイミングチャートは理想的な動作を示しているが、ばらつき等で多少タイミングがずれてもスイッチング電源の動作に影響はない。
【００２１】
図７に図１の構成を使用したスイッチング電源の構成を示す図である。図７において、集積回路２０は三角波生成部２１、比較器２２、差分積分器２３、デッドタイム生成部２４、駆動信号生成部２５から構成される。また集積回路外部はダイオード１３、ダイオード１４、コイル１５、容量１６、フィードバック用抵抗分圧１８、負荷１７で構成される。入力電圧とＦＢ電圧との差分が差分積分器２３により積分され、制御信号として出力される。制御信号は三角波生成部２１で生成された三角波と比較器２２で比較され、ＰＷＭに変換される。ＰＷＭはデッドタイム生成部２４に入力され、ハイサイド駆動信号ＰＷＭ＿ＤＨおよびローサイド駆動信号ＰＷＭ＿ＤＬが生成される。ＰＷＭ＿ＤＨおよびＰＷＭ＿ＤＬは駆動信号生成部２５に入力され、ＰＷＭＯとして出力され、コイル１５と容量１６で構成されるフィルタにより平滑化され出力ＯＵＴが生成される。出力ＯＵＴの分圧をＦＢ電圧としてフィードバックすることにより、全体として制御系が構成され、入力電圧に応じた出力電圧が生成される。ここで、駆動信号生成部２５は図４の構成で実現され、デッドタイム生成部は図６の構成で実現される。図７ではＦＢ電圧として出力ＯＵＴの分圧としたが、出力ＯＵＴをそのままＦＢ電圧としてもよい。
【００２２】
図８は三角波生成部の構成を示す図である。図８において、三角波生成部２１は電流源Ｉ１とシュミットトリガ回路２６、トランジスタ２７と容量Ｃ１により構成される。シュミットトリガ回路２６は入力電圧の遷移方向により閾値電圧が変わる回路であり、閾値を例えばｒｅｆ±Ｖｔｈとする。例えば、ＴＲＩＯＵＴがｒｅｆ＋Ｖｔｈを越えた場合、シュミットトリガ回路の出力が反転し、トランジスタ２７がオンする。トランジスタ２７によりＣ１に蓄えられた電荷が放電し、ＴＲＩＯＵＴは引き下げられる。ここで今度はＴＲＩＯＵＴの電位がｒｅｆ−Ｖｔｈより低くなると、シュミットトリガ回路２６の出力が反転し、トランジスタ２７がオフする。トランジスタ２７がオフしている間は電流源Ｉ１により、容量Ｃ１へ充電される。このようにしてＴＲＩＯＵＴにはのこぎり型の三角波が生成される。
【００２３】
図９は差分積分器の構成を示す図である。図９においてオペアンプ２８には帰還がかけられており、ノードｎ１はバーチャルショートによりＦＢ電圧となる。入力電圧とＦＢ電圧との差電圧を抵抗Ｒで割った電流が、容量Ｃ２へ蓄えられることになり、積分出力が生成される。
【００２４】
図１０は高圧ＡＣ電源の構成例を示す図である。基本的に図７のスイッチング電源を基本としているが、出力ＯＵＴにトランス３４の１次側を接続し、２次側から高電圧を出力する。また入力電圧としては正弦波を入力している。高圧ＡＣ出力を分圧してＦＢ電圧としてフィードバックしている。トランス３４の１次側と２次側の巻き数比を１：ｎにすることにより、１次側に印加した入力電圧の振幅のｎ倍の振幅の高圧ＡＣ出力を生成することが出来る。また、図１９に図１０の高圧ＡＣ電源を複数備えた場合の構成例を示している。図１９では、三角波生成部２１を共通化でき、また集積回路を複数備える必要がなく、１つの集積回路で複数の出力に対応しているため、小型化が可能となる。
【００２５】
また、本発明に係る高圧ＡＣ電源装置５１を、帯電装置に適用することが好ましい。図１１は本発明に係る帯電装置の構成の一例を示す図である。帯電装置２００は、高圧ＡＣ電源装置５１及び帯電ローラ２０１を有している。尚、本実施形態では、いわゆる近接帯電法によって感光体ドラム２１０が帯電されるものとするが、これに限られるものではない。帯電ローラ２０１は、例えば、図１２に示されるように、棒状の芯金２０２と、芯金２０２をくるむように設けられ中抵抗に抵抗が設定されている円柱状の弾性層２０３と、弾性層２０３の外周を被覆し、耐摩耗性を向上させ、かつ異物付着性を低減させる被覆層２０４とを有している。そして、感光体ドラム２１０における像が形成されない部分が帯電されないようにスペーサ２０５が設けられている。尚、スペーサ２０５は、帯電ローラ２０１ではなく、感光体ドラム２１０に設けても良い。また、帯電ローラ２０１と感光体ドラム２１０との間に、例えばベルトのようなシート状の部材をスペーサとして配置しても良い。
【００２６】
このように高圧ＡＣ電源装置５１を、帯電装置２００に適用することにより、帯電装置２００の省電力化を実現することができる。
さらに、本発明に係る高圧ＡＣ電源装置を、図１３に示すような画像形成装置に適用することが好ましい。画像形成装置３００は、感光体ドラム３０１の周囲に、感光体を高圧に帯電するＡＣ帯電装置（帯電装置２００）、ＤＣ帯電装置３０２、画像データを露光する光走査装置３０３、光走査装置３０３により記録された静電潜像に帯電したトナーを付着して顕像化する現像装置３０４、感光体ドラム３０１に付着したトナーを紙に転写する転写装置３０５、感光体ドラム３０１に残ったトナーを掻き取り備蓄するクリーニング装置３０６等を備えるものである。尚、各部の構成及び動作については公知であるので、説明を省略する。また、図１３に示す画像形成装置は、カラー画像形成装置を含むのは勿論である。
このように高圧ＡＣ電源装置１を有する帯電装置２００を画像形成装置３００に適用することにより、画像形成装置３００の省電力化を実現することができる。
【００２７】
また、図１４に複数の感光体ドラムを備えるカラー画像形成装置の構成図を示す。このカラー画像形成装置２０００は、４色（ブラック、シアン、マゼンタ、イエロー）を重ね合わせてフルカラーの画像を形成するタンデム方式の多色カラー画像形成装置であり、ブラック用の「感光体ドラムＫ１、帯電装置Ｋ２、現像装置Ｋ４、クリーニングユニットＫ５、及び転写装置Ｋ６」と、シアン用の「感光体ドラムＣ１、帯電装置Ｃ２、現像装置Ｃ４、クリーニングユニットＣ５、及び転写装置Ｃ６」と、マゼンタ用の「感光体ドラムＭ１、帯電装置Ｍ２、現像装置Ｍ４、クリーニングユニットＭ５、及び転写装置Ｍ６」と、イエロー用の「感光体ドラムＹ１、帯電装置Ｙ２、現像装置Ｙ４、クリーニングユニットＹ５、及び転写装置Ｙ６」と、光走査装置２０１０と、転写ベルト２０８０と、定着ユニット２０３０などを備えている。
【００２８】
各感光体ドラムは、図１４中の矢印の方向に回転し、各感光体ドラムの周囲には、回転順に帯電装置、現像装置、転写装置、クリーニングユニットがそれぞれ配置されている。各帯電装置は、対応する感光体ドラムの表面を均一に帯電する。この帯電装置によって帯電された各感光体ドラム表面に光走査装置２０１０により光が照射され、各感光体ドラムに潜像が形成されるようになっている。そして、対応する現像装置により各感光体ドラム表面にトナー像が形成される。さらに、対応する転写装置により、記録紙に各色のトナー像が転写され、最終的に定着ユニット２０３０により記録紙に画像が定着される。
帯電装置Ｋ２、Ｃ２、Ｍ２、Ｙ２として図１１の帯電装置を使用して、高圧ＡＣ電源装置として、図１９の構成を使用し、各色用の高圧ＡＣ電源装置を１つの集積回路に集積化することにより、高圧電源ユニットの構成が簡略化され小型化が可能となる。
【符号の説明】
【００２９】
１ デッドタイム生成部、２ 駆動信号生成部、５ グランド端子、６ 出力端子、７ 電源端子、８ フィルタ、９ 集積回路、１０ ドライバ、１１ ローサイドスイッチ素子、１２ ハイサイドスイッチ素子、１３ ダイオード、１４ ダイオード、１５ コイル、１６ 容量、１７ 負荷、１８ フィードバック用抵抗分圧、２０ 集積回路、２１ 三角波生成部、２２ 比較器、２３ 差分積分器、２４ デッドタイム生成部、２５ 駆動信号生成部、２６ シュミットトリガ、２７ トランジスタ、２８ オペアンプ、３４ トランス、５１ 高圧ＡＣ電源装置、２００ 帯電装置、２０１ 帯電ローラ、２０２ 芯金、２０３ 弾性層、２０４ 被覆層、２０５ スペーサ、２１０ 感光体ドラム、３００ クリーニング装置、３０１ 感光体ドラム、３０２ ＤＣ帯電装置、３０３ 光走査装置、３０４ 現像装置、３０５ 転写装置、３０６ クリーニング装置
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２００３―２８４３５２公報
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特に、スイッチング電源を集積化した場合の放熱効率を向上させる回路構成に関するものである。
【背景技術】
【０００２】
地球温暖化現象の増加に伴って、その原因と考えられているＣＯ2の削減を図るための省エネ化は、あらゆる場面での課題となっている。特に電源分野については、省エネ電源とすることが常識となっている。即ち、高効率な変換方法の重要性は非常に高く、スイッチング電源では高効率な変換方法が多く用いられている。画像形成装置内部においても帯電用高圧電源等は、スイッチング電源方式への置き換えによる高効率化が行われている。また、スイッチング電源化すると部品点数が増加し部品配置が複雑になるため、電源制御系の集積化も行われている。特に、帯電用高圧電源のように、比較的消費電力の小さな電源においては、ドライバＦＥＴ自体も集積回路に内蔵する構成も知られている。
【０００３】
図１５は、従来のスイッチング電源において、ドライバＦＥＴを集積回路内に内蔵した場合のドライバ部及びフィルタに関する構成図である。図１５において、ドライバＦＥＴであるＰＣＨＦＥＴ１１２およびＮＣＨＦＥＴ１１１がそれぞれハイサイドドライバ、ローサイドドライバであり、パルス幅変調信号ＰＷＭ＿Ｈ、ＰＷＭ＿Ｌによって駆動される。ＰＷＭＯが集積回路の出力信号であり、フィルタのコイル１１５に接続される。フィルタのコイル１１５および容量１１６は電源ボード上に配置され、フィルタの出力ＯＵＴが負荷１１３へ供給される。当然のこととして、フィルタのカットオフ周波数はＰＷＭ信号の周波数よりも低いところに設定される。一般的なＰＷＭ信号に対する出力ＯＵＴの電圧特性を図２に示す。ＰＷＭ信号のｄｕｔｙ比（ハイ期間／（ハイ期間＋ロー期間））に比例して出力電圧が高くなる。通常は出力電圧の一部をフィードバックし、設定値と比較することにより出力電圧を制御を行う。
図１５のスイッチング電源の動作について図１６〜１８にて説明する。通常ハイサイドドライバとローサイドドライバの駆動信号を共通とした場合には、駆動信号が電源とＧＮＤの間の中間電位の瞬間に、図１６のようにハイサイドドライバとローサイドドライバが同時に導通し、貫通電流が流れてしまう。このような貫通電流を防止するために、一般的にハイサイドドライバの駆動信号とローサイドドライバの駆動信号を別々に設け、それぞれのスイッチングタイミングを若干ずらすことによりドライバが同時にオンすることを防止する（デッドタイム）方法が使用される。図１７はデッドタイムのタイミングを示した図である。図１７において（１）がＰＣＨＦＥＴ１１２がオンの期間、（２）がＮＣＨＦＥＴ１１１がオンの期間であり、それ以外の期間がデッドタイムとなる。
【０００４】
図１８において、スイッチング電源における各タイミングでの電圧、電流、電力消費の変化を説明する。まず期間ａの前の状態ではＰＣＨＦＥＴ１１２がオンして電流がＰＣＨＦＥＴから容量１１６へ流れ込み、ＰＣＨＦＥＴが電力を消費している状態とする。電流の向きは図１５における矢印の向きを正とする。期間ａに入りＰＷＭ＿ＨがハイになるとＰＣＨＦＥＴがオフし、図１５のコイル１１５のインダクタンス特性の逆起電力により、ＰＷＭＯの電位がＧＮＤ以下まで遷移する。そのときＰＷＭＯの電位がＧＮＤに対してＮＣＨＦＥＴ１１１の閾値電圧より低くなると、ＮＣＨＦＥＴ１１１が導通し、ＧＮＤからＰＷＭＯ（コイル１１５）へ電流が流れる（期間ａ）。期間ａの間、ＮＣＨＦＥＴ１１１に流れる電流およびコイル１１５の逆起電力は徐々に小さくなってくる。次にＰＷＭ＿Ｌをハイにしてデッドタイムが終了するとＮＣＨＦＥＴ１１１のオン抵抗が下がる（期間ｂ）。期間ｂの間に、ＰＷＭＯ電位はＧＮＤより高くなり、ＮＣＨＦＥＴ１１１に流れる電流は正の値となる。次に、ＰＷＭ＿ＬをローにしてＮＣＨＦＥＴ１１１をオフすると、コイル１１５の逆起電力により、今度はＰＷＭＯの電位が、電源ＶＣＣよりも高くなる。ＰＷＭＯの電位が電源ＶＣＣに対してＰＣＨＦＥＴ１１２の閾値電圧より高くなると、ＰＣＨＦＥＴ１１２が導通し、ＰＷＭＯ（コイル１１５）から電源ＶＣＣへ電流が流れる（期間ｃ）。期間ｃの間、ＰＣＨＦＥＴ１１２に流れる電流およびコイル１１５の逆起電力は徐々に小さくなってくる。次にＰＷＭ＿Ｈをローにしてデッドタイム終了し、ＰＣＨＦＥＴ１１２のオン抵抗が下がる（期間ｄ）。期間ｄの間に、ＰＷＭＯ電位は電源ＶＣＣより低くなり、ＰＣＨＦＥＴ１１２に流れる電流は正の値となる。以上のような動作が繰り返し行われる。ドライバＦＥＴにて消費される電力変化を図１８の一番下に示している。貫通電流がないと仮定した場合、最も消費電力が大きくなるのは期間ａ、期間ｃ等ドライバのオン抵抗が大きくなる期間である。一般にはこの期間を出来るだけ短くし、なおかつ貫通電流を防止して、全体としての消費電力を抑制することが求められる。
【０００５】
特許文献１には、インバータの一対のスイッチング素子のデッドタイムを、貫通電流を生じさせることのない適切な時間に設定することを目的として、インバータの有する一対のスイッチング素子が、共にオフ指令されるデッドタイムＴＤを所定時間ＴＳごとにΔＴＤずつ減少させ、デッドタイムＴＤが減少される過程において、スイッチオン時に第２スイッチング素子に流れる電流とモータの印加電圧Ｖ＊とに基づいて第２スイッチング素子のオン抵抗を求め、そのオン抵抗の変化が急に大きくなる場合には、デッドタイムＴＤの減少を中止し、デッドタイムＴＤとして第２スイッチング素子のオン抵抗の変化が急に大きくなった直前のデッドタイムＴＤに設定・固定する方法が、開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、今までの集積回路では、タンデム機の場合には４色分電源が必要であるため、ドライバＦＥＴを４色分内蔵すると、ドライバＦＥＴのオン抵抗による発熱量が集積回路のパッケージの許容熱量を越えてしまう可能性があり、通常何らかの放熱対策を施すこととなる。例えば、放熱特性の高いセラミックパッケージを使用したり、放熱フィンを配備するなど考えられるが、いずれにしてもコストが上昇してしまうという問題があった。
また、特許文献１に開示されている従来技術は、消費電力の観点からデッドタイムを最適化する点では本発明と類似しているが、ドライバＦＥＴのオン抵抗による発熱量が集積回路のパッケージの許容熱量を越えてしまうという問題は解消できていない。
本発明は、かかる課題に鑑みてなされたものであり、ドライバのオン抵抗が大きくなる期間を出来るだけ長くして、外付けのダイオードに還流電流を流すことにより、ドライバには還流電流を流さず、集積回路自体の発熱を抑制するようにして、ドライバＦＥＴを集積回路に内蔵する場合に、集積回路の発熱量を低減したスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明はかかる課題を解決するために、請求項１は、パルス幅変調信号に基づいてデッドタイムを有するハイサイド駆動信号及びローサイド駆動信号を生成するデッドタイム生成部、前記ハイサイド駆動信号、ローサイド駆動信号、及び出力端子の電圧をモニタすることで第１のＰＷＭ信号と第２のＰＷＭ信号を出力する駆動信号生成部、及び前記第１のＰＷＭ信号によって駆動されるハイサイドスイッチ素子及び前記第２のＰＷＭ信号によって駆動されるローサイドスイッチ素子により構成され、前記ハイサイドスイッチ素子のエミッタを電源に接続し、該ハイサイドスイッチ素子のコレクタを前記ローサイドスイッチ素子のコレクタと接続して前記出力端子に接続し、該ローサイドスイッチ素子のエミッタをグランドに接続したドライバを内蔵するスイッチング電源集積回路と、前記出力端子に接続され、高周波を阻止するコイル及び該高周波を通過させる容量で構成されたフィルタと、を備えるスイッチング電源装置であって、前記ハイサイドスイッチ素子の電源端子にカソード側を接続し、前記出力端子にアノード側を接続した第１のダイオード、及び前記ローサイドスイッチ素子のグランド端子にアノードを接続し、前記出力端子にカソードを接続した第２のダイオードを前記スイッチング電源集積回路の外部に備え、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間に、前記第１のダイオード又は前記第２のダイオードの何れか一方が導通し、前記駆動信号生成部は、前記第２のダイオードがオフした時点で前記ハイサイドスイッチ素子を導通させる前記第１のＰＷＭ信号を生成し、前記第１のダイオードがオフした時点で前記ローサイドスイッチ素子を導通させる前記第２のＰＷＭ信号を生成することを特徴とする。
本発明では、デッドタイムの間で、外付けの第１のダイオード及び第２のダイオードで電力消費するため、電源集積回路内部で消費する電力を小さくすることができる。即ち、出力端子を常時モニタして、外付けの第１のダイオード及び第２のダイオードで還流電流を流せなくなるタイミング（デッドタイム）で、内部のスイッチ素子を導通させることで、電源集積回路内部に電流を流すことを最小限にして、発熱を抑制することができる。
【０００８】
請求項２は、前記スイッチング電源集積回路は、三角波を生成する三角波生成部、設定電圧と前記フィルタの出力電圧もしくは前記出力電圧の比例電圧とを比較し、その差分を積分することで制御電圧を生成する差分積分器、及び前記制御電圧と前記三角波を比較して前記パルス幅変調信号を生成する比較器を備え、前記設定電圧に応じて前記パルス幅変調信号のパルス幅を変化させて前記出力電圧を制御することを特徴とする。
電源集積回路は、三角波生成部、比較器、差分積分器、デッドタイム生成部、駆動信号生成部から構成される。また集積回路外部は第１のダイオード、第２のダイオード、コイル、容量、フィードバック用抵抗分圧、負荷で構成される。入力電圧とＦＢ電圧との差分が差分積分器により積分され、制御信号として出力される。制御信号は三角波生成部で生成された三角波と比較器で比較され、パルス幅変調信号に変換される。パルス幅変調信号はデッドタイム生成部に入力され、ハイサイド駆動信号およびローサイド駆動信号が生成される。これらの駆動信号は駆動信号生成部に入力され、出力信号として出力され、コイルと容量で構成されるフィルタにより平滑化され、出力ＯＵＴが生成される。出力ＯＵＴの分圧をＦＢ電圧としてフィードバックすることにより、全体として制御系が構成され、入力電圧に応じた出力電圧が生成される。
【０００９】
請求項３は、前記出力端子を複数備える多出力のスイッチング電源装置であって、前記ドライバを夫々の出力端子に備え、前記第１のダイオードと前記第２のダイオードを前記夫々の出力端子に備えることを特徴とする。
多出力のスイッチング電源装置は、各負荷に対してドライバが必要となる。そして、ドライバを構成するハイサイドスイッチ素子、およびローサイドスイッチ素子の消費電力を低減するためには、夫々のドライバに第１のダイオードと第２のダイオードを出力端子に備える必要がある。これにより、各ドライバの消費電力を抑制して、集積回路の発熱を抑制することができる。
請求項４は、請求項１乃至３の何れか一項に記載のスイッチング電源装置と、該スイッチング電源装置の出力電圧を昇圧するトランスと、を備え、前記設定電圧として正弦波形状の電圧を入力し、前記スイッチング電源装置の出力電圧を前記トランスに印加し、前記トランスの出力もしくは前記トランスの出力の比例電圧を前記設定電圧と比較することで、電圧が制御されたＡＣ電圧を生成することを特徴とする。
高圧のＡＣ電源を生成するためには、スイッチング電源装置の出力電圧をトランスで昇圧することにより得られる。しかし、高圧ＡＣ電源は、負荷の変動により変化しては困るので、トランスの２次側の電圧を分圧して差分積分器にフィードバックする。そして、その電圧と基準正弦波との差分を積分して制御電圧を生成し、三角波と比較してパルス幅変調信号を生成する。これにより、負荷変動による電圧変化を制御して、一定の電圧とすることができる。
【００１０】
請求項５は、電子写真方式に係る画像形成装置において、像担持体に一様な電荷を帯電する帯電用電源として請求項４に記載のＡＣ電源装置を使用したことを特徴とする。
画像形成装置の像担持体（感光体）は、潜像を形成するために、一様に電荷を帯電する必要がある。この帯電用電源として本発明のＡＣ電源装置を使用する。これにより、帯電電圧が安定して、潜像形成の安定度が増加する。
請求項６は、複数の像担持体を備える画像形成装置において、前記帯電用電源として請求項４に記載のＡＣ電源装置を複数備え、前記スイッチング電源集積回路は複数の出力端子を備える１つの集積回路として構成したことを特徴とする。
カラー画像形成装置には、４つの帯電装置があり、夫々に帯電用電源が必要となる。しかし、各帯電用電源を制御する集積回路は１つのパッケージに集積にすることができる。これにより、ＡＣ電源を構成する電源のサイズを小型化することができる。
【発明の効果】
【００１１】
本発明によれば、集積回路の外側にダイオードを配置し、ダイオードに電流が流れている間は集積回路内ドライバＦＥＴをオフさせておくことで、集積回路の発熱を低減する。また、出力電圧を常時モニタし、ダイオードがオンする閾値電圧を下回った時点で、ドライバＦＥＴを導通させることで集積回路の発熱を最適化できるので、ドライバＦＥＴを集積回路に内蔵する場合に、集積回路の発熱量を低減する構成を安価に実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係るスイッチング電源のドライバ部、フィルタ及びダイオードに関する構成図である。
【図２】ＰＷＭ信号に対する出力ＯＵＴの電圧特性を示す図である。
【図３】本発明のスイッチング電源の動作について説明する図である。
【図４】本発明の駆動信号生成部の構成例を示す図である。
【図５】本発明の駆動信号生成部の動作タイミングを示す図である。
【図６】デッドタイム生成部の構成例と動作タイミングを示す図である。
【図７】図１の構成を使用したスイッチング電源の構成を示す図である。
【図８】本発明の三角波生成部の構成を示す図である。
【図９】本発明の差分積分器の構成を示す図である。
【図１０】高圧ＡＣ電源の構成例を示す図である。
【図１１】本発明に係る帯電装置の構成の一例を示す図である。
【図１２】帯電装置の高圧ＡＣ電源装置と帯電ローラの関係を示す図である。
【図１３】画像形成装置の作像部の概略構成を示す図である。
【図１４】タンデム式カラー画像形成装置の作像部の概略構成を示す図である。
【図１５】従来のスイッチング電源のドライバ部、フィルタ及びダイオードに関する構成図である。
【図１６】貫通電流を説明する図である。
【図１７】デッドタイミングを説明する図である。
【図１８】従来のスイッチング電源の動作について説明する図である。
【図１９】図１０の高圧ＡＣ電源を複数備えた場合の構成例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
本発明の特長を先に述べると、スイッチング直後の大きな電流が流れる期間は外付けのダイオードに電流を流すことで内蔵トランジスタで消費する電力を抑制出来るため、外付けのダイオードに電流を流す期間を積極的に長くする工夫をしたことが大きな特長である。
【００１４】
図１は、本発明の第１の実施形態に係るスイッチング電源のドライバ部、フィルタ及びダイオードに関する構成図である。
本発明のスイッチング電源５０は、ＰＷＭ（パルス幅変調信号）に基づいてデッドタイムを有するＰＷＭ＿ＤＨ（ハイサイド駆動信号）及びＰＷＭ＿ＤＬ（ローサイド駆動信号）を生成するデッドタイム生成部１、ＰＷＭ＿ＤＨ、ＰＷＭ＿ＤＬ、及びＰＷＭＯ（出力端子の電圧）をモニタすることでＰＷＭ＿Ｈ（第１のＰＷＭ信号）とＰＷＭ＿Ｌ（第２のＰＷＭ信号）を出力する駆動信号生成部２、及びＰＷＭ＿Ｈによって駆動されるハイサイドスイッチ素子１２及びＰＷＭ＿Ｌによって駆動されるローサイドスイッチ素子１１により構成され、ハイサイドスイッチ素子１２のエミッタを電源端子７に接続し、ハイサイドスイッチ素子１２のコレクタをローサイドスイッチ素子１１のコレクタと接続して出力端子６に接続し、ローサイドスイッチ素子１１のエミッタをグランド端子５に接続したドライバ１０を内蔵するスイッチング電源集積回路（以下、単に集積回路と呼ぶ）９と、出力端子６に接続され、高周波を阻止するコイル１５及び高周波を通過させる容量１６で構成されたフィルタ８と、を備えるスイッチング電源装置５０であって、ハイサイドスイッチ素子１２の電源端子７にカソード側を接続し、出力端子６にアノード側を接続した第１のダイオード１４、及びローサイドスイッチ素子１１のグランド端子５にアノードを接続し、出力端子６にカソードを接続した第２のダイオード１３をスイッチング電源集積回路９の外部に備え、ハイサイドスイッチ素子１２及びローサイドスイッチ素子１１が共にオフする期間に、第１のダイオード１４又は第２のダイオード１３の何れか一方が導通し、駆動信号生成部２は、第２のダイオード１３がオフした時点でハイサイドスイッチ素子１２を導通させるＰＷＭ＿Ｈを生成し、第１のダイオード１４がオフした時点でローサイドスイッチ素子１１を導通させるＰＷＭ＿Ｌを生成する。
【００１５】
即ち、図１において、ドライバＦＥＴであるＰＣＨＦＥＴ１２およびＮＣＨＦＥＴ１１は集積回路９内部に内蔵されている。ＰＣＨＦＥＴ１２のオンオフを制御する信号はＰＷＭ＿Ｈであり、ＮＣＨＦＥＴ１１のオンオフを制御する信号はＰＷＭ＿Ｌであり、ともにパルス幅変調信号である。ＰＷＭＯが集積回路９の出力端子６であり、フィルタ８のコイル１５に接続される。フィルタ８のコイル１５および容量１６は電源ボード上に配置される。ダイオード１３およびダイオード１４は集積回路９外部に配置されており、ＰＣＨＦＥＴ１２およびＮＣＨＦＥＴ１１がともにオフの期間に還流電流を流すために使用される。デッドタイム生成部１はＰＷＭ信号が入力され、デッドタイムをもつＰＷＭ＿ＤＨとＰＷＭ＿ＤＬを生成する。また、駆動信号生成部２はＰＷＭ＿ＤＨとＰＷＭ＿ＤＬ及びＰＷＭＯが入力されＰＷＭ＿ＨとＰＷＭ＿Ｌを生成する。一般的なＰＷＭ信号に対する出力ＯＵＴの電圧特性を図２に示す。ＰＷＭ信号のｄｕｔｙ比（ハイ期間／（ハイ期間＋ロー期間））に比例して出力電圧が高くなる。通常は出力電圧の一部をフィードバックし、設定値と比較することにより出力電圧の制御を行う。
【００１６】
図３は本発明のスイッチング電源の動作について説明する図である。図３において、各タイミングでの電圧、電流、電力消費の変化を示している。まず期間ａの前の状態ではＰＣＨＦＥＴ１２がオンして電流がＰＣＨＦＥＴから容量１６へ流れ込み、ＰＣＨＦＥＴが電力を消費している状態とする。電流の向きは図１における矢印の向きを正とする。期間ａに入りＰＷＭ＿ＨがハイになるとＰＣＨＦＥＴ１２がオフし、図１のコイル１５のインダクタンス特性の逆起電力により、ＰＷＭＯの電位がＧＮＤ以下まで遷移する。そのときＰＷＭＯの電位がＧＮＤに対してダイオード１３のオン電圧より低くなる（ダイオード１３の両端にオン電圧以上の電圧が正の向きにかかる）とダイオード１３が導通し、ＧＮＤからＰＷＭＯ（コイル１５）へダイオード１３を通して電流が流れる（期間ａ）。
【００１７】
ここでＮＣＨＦＥＴ１１の閾値電圧はダイオード１３のオン電圧よりも高いものと仮定する。期間ａの間、ダイオード１３に流れる電流およびコイル１５の逆起電力は徐々に小さくなってくる。ここで、出力電圧ＰＷＭＯを駆動信号生成部にてモニタし、ダイオード１３の両端にかかる電圧がダイオード１３のオン電圧よりも小さくなった時点でＰＷＭ＿Ｌをハイに制御することで、ＮＣＨＦＥＴ１１をオンし導通させる（期間ｂ）。期間ｂの間に、ＰＷＭＯ電位はＧＮＤより高くなり、ＮＣＨＦＥＴ１１に流れる電流は正の値となる。次に、ＰＷＭ＿ＬをローにしてＮＣＨＦＥＴ１１をオフすると、コイル１５の逆起電力により、今度はＰＷＭＯの電位が、電源ＶＣＣよりも高くなる。ＰＷＭＯの電位が電源ＶＣＣに対してダイオード１４のオン電圧より高くなるとダイオード１４が導通し、ＰＷＭＯ（コイル１５）から電源ＶＣＣへダイオード１４を通して電流が流れる（期間ｃ）。
ここでＰＣＨＦＥＴ１２の閾値電圧はダイオード１４のオン電圧よりも高いものと仮定する。期間ｃの間、ＰＣＨＦＥＴ１２に流れる電流およびコイル１５の逆起電力は徐々に小さくなってくる。ここで、出力電圧ＰＷＭＯを駆動信号生成部にてモニタし、ダイオード１４の両端にかかる電圧がダイオード１４のオン電圧よりも小さくなった時点でＰＷＭ＿Ｈをローに制御することで、ＰＣＨＦＥＴ１２をオンし導通させる（期間ｄ）。期間ｄの間に、ＰＷＭＯ電位は電源ＶＣＣより低くなり、ＰＣＨＦＥＴ１２に流れる電流は正の値となる。以上のような動作が繰り返し行われる。
【００１８】
ドライバＦＥＴにて消費される電力変化を図１８の場合と比較すると、期間ａ、期間ｃ、期間ｅの間、外付けのダイオード１３、ダイオード１４で電力消費するため、集積回路内部で消費する電力は小さくなることがわかる。特に、ダイオード１３、ダイオード１４としては、動作速度が速く、オン電圧が低く、オン抵抗が小さいショットキーダイオードなどを使用することが望ましい。また図３からもわかるように、期間ａ、期間ｃ、期間ｅのようにＰＣＨＦＥＴ１２、ＮＣＨＦＥＴ１１ともにオフしている期間は出来るだけ長い（ダイオード１３，ダイオード１４が導通している期間内で）ほうが集積回路での電力消費という意味では小さくなり有利である。そういう意味でダイオードのオン電圧は小さいほど有利である。このように、出力電圧ＰＷＭＯを常時モニタし、外付けのダイオードで還流電流を流せなくなるタイミングで内部のＦＥＴを導通させることで、集積回路内部に電流を流すことを最大限少なくし、集積回路の発熱を抑制することが可能となる。
【００１９】
図４は駆動信号生成部の構成例を示す図である。図４において駆動信号生成部２は電流源３０とダイオード比較器３１とＡＮＤ回路３２、ＯＲ回路３３で構成されている。ここでダイオードを外付けのダイオードを模擬しているもので、オン電圧は同等のものを想定している。図５に図４の動作タイミングを示している。ここで、Ｖｔｈ＿ｄはダイオードのオン電圧である。つまり、ＰＷＭＯがＶＣＣ＋Ｖｔｈ＿ｄよりも小さくなったタイミングで図４のＯＲ回路３３が導通しＰＷＭ＿Ｈがローとなる。また、ＰＷＭＯがＧＮＤ−Ｖｔｈ＿ｄよりも大きくなったときには、ＡＮＤ回路３２が導通しＰＷＭ＿Ｌがハイとなる。つまり、ＰＷＭＯをモニタし、基準電圧と比較することで、最終段ＦＥＴ制御信号であるＰＷＭ＿ＬとＰＷＭ＿Ｈを制御している。このＰＷＭ＿ＬとＰＷＭ＿Ｈが最終段ＦＥＴに入力されることで、外付けのダイオードがオフするタイミングで、最終段ＦＥＴがオンすることになる。
【００２０】
図６はデッドタイム生成部の構成例と動作タイミングを示す図である。デッドタイム生成部１ではＰＷＭからＰＷＭ＿ＤＬとＰＷＭ＿ＤＨを生成している。ノードＣにはあえて容量を付加することにより、ＡよりＢのノード変化を遅延させ、その期間をデッドタイムとして生成する。ＰＷＭ＿ＤＨのほうが、ＰＷＭ＿ＤＬよりもハイ期間は長いものとなる。このデッドタイム生成部では一般的な貫通電流防止用のデッドタイム生成を行っており、ここで生成された信号（ＰＷＭ＿ＤＬとＰＷＭ＿ＤＨ）が駆動信号生成部に入力され、ＰＷＭＯをモニタすることで、デッドタイムがより最適化された制御信号ＰＷＭ＿ＬとＰＷＭ＿Ｈとなる。なお、図５と図６のタイミングチャートは理想的な動作を示しているが、ばらつき等で多少タイミングがずれてもスイッチング電源の動作に影響はない。
【００２１】
図７に図１の構成を使用したスイッチング電源の構成を示す図である。図７において、集積回路２０は三角波生成部２１、比較器２２、差分積分器２３、デッドタイム生成部２４、駆動信号生成部２５から構成される。また集積回路外部はダイオード１３、ダイオード１４、コイル１５、容量１６、フィードバック用抵抗分圧１８、負荷１７で構成される。入力電圧とＦＢ電圧との差分が差分積分器２３により積分され、制御信号として出力される。制御信号は三角波生成部２１で生成された三角波と比較器２２で比較され、ＰＷＭに変換される。ＰＷＭはデッドタイム生成部２４に入力され、ハイサイド駆動信号ＰＷＭ＿ＤＨおよびローサイド駆動信号ＰＷＭ＿ＤＬが生成される。ＰＷＭ＿ＤＨおよびＰＷＭ＿ＤＬは駆動信号生成部２５に入力され、ＰＷＭＯとして出力され、コイル１５と容量１６で構成されるフィルタにより平滑化され出力ＯＵＴが生成される。出力ＯＵＴの分圧をＦＢ電圧としてフィードバックすることにより、全体として制御系が構成され、入力電圧に応じた出力電圧が生成される。ここで、駆動信号生成部２５は図４の構成で実現され、デッドタイム生成部は図６の構成で実現される。図７ではＦＢ電圧として出力ＯＵＴの分圧としたが、出力ＯＵＴをそのままＦＢ電圧としてもよい。
【００２２】
図８は三角波生成部の構成を示す図である。図８において、三角波生成部２１は電流源Ｉ１とシュミットトリガ回路２６、トランジスタ２７と容量Ｃ１により構成される。シュミットトリガ回路２６は入力電圧の遷移方向により閾値電圧が変わる回路であり、閾値を例えばｒｅｆ±Ｖｔｈとする。例えば、ＴＲＩＯＵＴがｒｅｆ＋Ｖｔｈを越えた場合、シュミットトリガ回路の出力が反転し、トランジスタ２７がオンする。トランジスタ２７によりＣ１に蓄えられた電荷が放電し、ＴＲＩＯＵＴは引き下げられる。ここで今度はＴＲＩＯＵＴの電位がｒｅｆ−Ｖｔｈより低くなると、シュミットトリガ回路２６の出力が反転し、トランジスタ２７がオフする。トランジスタ２７がオフしている間は電流源Ｉ１により、容量Ｃ１へ充電される。このようにしてＴＲＩＯＵＴにはのこぎり型の三角波が生成される。
【００２３】
図９は差分積分器の構成を示す図である。図９においてオペアンプ２８には帰還がかけられており、ノードｎ１はバーチャルショートによりＦＢ電圧となる。入力電圧とＦＢ電圧との差電圧を抵抗Ｒで割った電流が、容量Ｃ２へ蓄えられることになり、積分出力が生成される。
【００２４】
図１０は高圧ＡＣ電源の構成例を示す図である。基本的に図７のスイッチング電源を基本としているが、出力ＯＵＴにトランス３４の１次側を接続し、２次側から高電圧を出力する。また入力電圧としては正弦波を入力している。高圧ＡＣ出力を分圧してＦＢ電圧としてフィードバックしている。トランス３４の１次側と２次側の巻き数比を１：ｎにすることにより、１次側に印加した入力電圧の振幅のｎ倍の振幅の高圧ＡＣ出力を生成することが出来る。また、図１９に図１０の高圧ＡＣ電源を複数備えた場合の構成例を示している。図１９では、三角波生成部２１を共通化でき、また集積回路を複数備える必要がなく、１つの集積回路で複数の出力に対応しているため、小型化が可能となる。
【００２５】
また、本発明に係る高圧ＡＣ電源装置５１を、帯電装置に適用することが好ましい。図１１は本発明に係る帯電装置の構成の一例を示す図である。帯電装置２００は、高圧ＡＣ電源装置５１及び帯電ローラ２０１を有している。尚、本実施形態では、いわゆる近接帯電法によって感光体ドラム２１０が帯電されるものとするが、これに限られるものではない。帯電ローラ２０１は、例えば、図１２に示されるように、棒状の芯金２０２と、芯金２０２をくるむように設けられ中抵抗に抵抗が設定されている円柱状の弾性層２０３と、弾性層２０３の外周を被覆し、耐摩耗性を向上させ、かつ異物付着性を低減させる被覆層２０４とを有している。そして、感光体ドラム２１０における像が形成されない部分が帯電されないようにスペーサ２０５が設けられている。尚、スペーサ２０５は、帯電ローラ２０１ではなく、感光体ドラム２１０に設けても良い。また、帯電ローラ２０１と感光体ドラム２１０との間に、例えばベルトのようなシート状の部材をスペーサとして配置しても良い。
【００２６】
このように高圧ＡＣ電源装置５１を、帯電装置２００に適用することにより、帯電装置２００の省電力化を実現することができる。
さらに、本発明に係る高圧ＡＣ電源装置を、図１３に示すような画像形成装置に適用することが好ましい。画像形成装置３００は、感光体ドラム３０１の周囲に、感光体を高圧に帯電するＡＣ帯電装置（帯電装置２００）、ＤＣ帯電装置３０２、画像データを露光する光走査装置３０３、光走査装置３０３により記録された静電潜像に帯電したトナーを付着して顕像化する現像装置３０４、感光体ドラム３０１に付着したトナーを紙に転写する転写装置３０５、感光体ドラム３０１に残ったトナーを掻き取り備蓄するクリーニング装置３０６等を備えるものである。尚、各部の構成及び動作については公知であるので、説明を省略する。また、図１３に示す画像形成装置は、カラー画像形成装置を含むのは勿論である。
このように高圧ＡＣ電源装置１を有する帯電装置２００を画像形成装置３００に適用することにより、画像形成装置３００の省電力化を実現することができる。
【００２７】
また、図１４に複数の感光体ドラムを備えるカラー画像形成装置の構成図を示す。このカラー画像形成装置２０００は、４色（ブラック、シアン、マゼンタ、イエロー）を重ね合わせてフルカラーの画像を形成するタンデム方式の多色カラー画像形成装置であり、ブラック用の「感光体ドラムＫ１、帯電装置Ｋ２、現像装置Ｋ４、クリーニングユニットＫ５、及び転写装置Ｋ６」と、シアン用の「感光体ドラムＣ１、帯電装置Ｃ２、現像装置Ｃ４、クリーニングユニットＣ５、及び転写装置Ｃ６」と、マゼンタ用の「感光体ドラムＭ１、帯電装置Ｍ２、現像装置Ｍ４、クリーニングユニットＭ５、及び転写装置Ｍ６」と、イエロー用の「感光体ドラムＹ１、帯電装置Ｙ２、現像装置Ｙ４、クリーニングユニットＹ５、及び転写装置Ｙ６」と、光走査装置２０１０と、転写ベルト２０８０と、定着ユニット２０３０などを備えている。
【００２８】
各感光体ドラムは、図１４中の矢印の方向に回転し、各感光体ドラムの周囲には、回転順に帯電装置、現像装置、転写装置、クリーニングユニットがそれぞれ配置されている。各帯電装置は、対応する感光体ドラムの表面を均一に帯電する。この帯電装置によって帯電された各感光体ドラム表面に光走査装置２０１０により光が照射され、各感光体ドラムに潜像が形成されるようになっている。そして、対応する現像装置により各感光体ドラム表面にトナー像が形成される。さらに、対応する転写装置により、記録紙に各色のトナー像が転写され、最終的に定着ユニット２０３０により記録紙に画像が定着される。
帯電装置Ｋ２、Ｃ２、Ｍ２、Ｙ２として図１１の帯電装置を使用して、高圧ＡＣ電源装置として、図１９の構成を使用し、各色用の高圧ＡＣ電源装置を１つの集積回路に集積化することにより、高圧電源ユニットの構成が簡略化され小型化が可能となる。
【符号の説明】
【００２９】
１ デッドタイム生成部、２ 駆動信号生成部、５ グランド端子、６ 出力端子、７ 電源端子、８ フィルタ、９ 集積回路、１０ ドライバ、１１ ローサイドスイッチ素子、１２ ハイサイドスイッチ素子、１３ ダイオード、１４ ダイオード、１５ コイル、１６ 容量、１７ 負荷、１８ フィードバック用抵抗分圧、２０ 集積回路、２１ 三角波生成部、２２ 比較器、２３ 差分積分器、２４ デッドタイム生成部、２５ 駆動信号生成部、２６ シュミットトリガ、２７ トランジスタ、２８ オペアンプ、３４ トランス、５１ 高圧ＡＣ電源装置、２００ 帯電装置、２０１ 帯電ローラ、２０２ 芯金、２０３ 弾性層、２０４ 被覆層、２０５ スペーサ、２１０ 感光体ドラム、３００ クリーニング装置、３０１ 感光体ドラム、３０２ ＤＣ帯電装置、３０３ 光走査装置、３０４ 現像装置、３０５ 転写装置、３０６ クリーニング装置
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２００３―２８４３５２公報
【特許請求の範囲】
【請求項１】
パルス幅変調信号に基づいてデッドタイムを有するハイサイド駆動信号及びローサイド駆動信号を生成するデッドタイム生成部、前記ハイサイド駆動信号、ローサイド駆動信号、及び出力端子の電圧をモニタすることで第１のＰＷＭ信号と第２のＰＷＭ信号を出力する駆動信号生成部、及び前記第１のＰＷＭ信号によって駆動されるハイサイドスイッチ素子及び前記第２のＰＷＭ信号によって駆動されるローサイドスイッチ素子により構成され、前記ハイサイドスイッチ素子のエミッタを電源に接続し、該ハイサイドスイッチ素子のコレクタを前記ローサイドスイッチ素子のコレクタと接続して前記出力端子に接続し、該ローサイドスイッチ素子のエミッタをグランドに接続したドライバを内蔵するスイッチング電源集積回路と、
前記出力端子に接続され、高周波を阻止するコイル及び該高周波を通過させる容量で構成されたフィルタと、
を備えるスイッチング電源装置であって、
前記ハイサイドスイッチ素子の電源端子にカソード側を接続し、前記出力端子にアノード側を接続した第１のダイオード、及び前記ローサイドスイッチ素子のグランド端子にアノードを接続し、前記出力端子にカソードを接続した第２のダイオードを前記スイッチング電源集積回路の外部に備え、
前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間に、前記第１のダイオード又は前記第２のダイオードの何れか一方が導通し、前記駆動信号生成部は、前記第２のダイオードがオフした時点で前記ハイサイドスイッチ素子を導通させる前記第１のＰＷＭ信号を生成し、前記第１のダイオードがオフした時点で前記ローサイドスイッチ素子を導通させる前記第２のＰＷＭ信号を生成することを特徴とするスイッチング電源装置。
【請求項２】
前記スイッチング電源集積回路は、三角波を生成する三角波生成部、設定電圧と前記フィルタの出力電圧もしくは前記出力電圧の比例電圧とを比較し、その差分を積分することで制御電圧を生成する差分積分器、及び前記制御電圧と前記三角波を比較して前記パルス幅変調信号を生成する比較器を備え、
前記設定電圧に応じて前記パルス幅変調信号のパルス幅を変化させて前記出力電圧を制御することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記出力端子を複数備える多出力のスイッチング電源装置であって、
前記ドライバを夫々の出力端子に備え、前記第１のダイオードと前記第２のダイオードを前記夫々の出力端子に備えることを特徴とする請求項１又は２に記載のスイッチング電源装置。
【請求項４】
請求項１乃至３の何れか一項に記載のスイッチング電源装置と、該スイッチング電源装置の出力電圧を昇圧するトランスと、を備え、
前記設定電圧として正弦波形状の電圧を入力し、前記スイッチング電源装置の出力電圧を前記トランスに印加し、前記トランスの出力もしくは前記トランスの出力の比例電圧を前記設定電圧と比較することで、電圧が制御されたＡＣ電圧を生成することを特徴とするＡＣ電源装置。
【請求項５】
電子写真方式に係る画像形成装置において、像担持体に一様な電荷を帯電する帯電用電源として請求項４に記載のＡＣ電源装置を使用したことを特徴とする画像形成装置。
【請求項６】
複数の像担持体を備える画像形成装置において、前記帯電用電源として請求項４に記載のＡＣ電源装置を複数備え、前記スイッチング電源集積回路は複数の出力端子を備える１つの集積回路として構成したことを特徴とする画像形成装置。
【請求項１】
パルス幅変調信号に基づいてデッドタイムを有するハイサイド駆動信号及びローサイド駆動信号を生成するデッドタイム生成部、前記ハイサイド駆動信号、ローサイド駆動信号、及び出力端子の電圧をモニタすることで第１のＰＷＭ信号と第２のＰＷＭ信号を出力する駆動信号生成部、及び前記第１のＰＷＭ信号によって駆動されるハイサイドスイッチ素子及び前記第２のＰＷＭ信号によって駆動されるローサイドスイッチ素子により構成され、前記ハイサイドスイッチ素子のエミッタを電源に接続し、該ハイサイドスイッチ素子のコレクタを前記ローサイドスイッチ素子のコレクタと接続して前記出力端子に接続し、該ローサイドスイッチ素子のエミッタをグランドに接続したドライバを内蔵するスイッチング電源集積回路と、
前記出力端子に接続され、高周波を阻止するコイル及び該高周波を通過させる容量で構成されたフィルタと、
を備えるスイッチング電源装置であって、
前記ハイサイドスイッチ素子の電源端子にカソード側を接続し、前記出力端子にアノード側を接続した第１のダイオード、及び前記ローサイドスイッチ素子のグランド端子にアノードを接続し、前記出力端子にカソードを接続した第２のダイオードを前記スイッチング電源集積回路の外部に備え、
前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間に、前記第１のダイオード又は前記第２のダイオードの何れか一方が導通し、前記駆動信号生成部は、前記第２のダイオードがオフした時点で前記ハイサイドスイッチ素子を導通させる前記第１のＰＷＭ信号を生成し、前記第１のダイオードがオフした時点で前記ローサイドスイッチ素子を導通させる前記第２のＰＷＭ信号を生成することを特徴とするスイッチング電源装置。
【請求項２】
前記スイッチング電源集積回路は、三角波を生成する三角波生成部、設定電圧と前記フィルタの出力電圧もしくは前記出力電圧の比例電圧とを比較し、その差分を積分することで制御電圧を生成する差分積分器、及び前記制御電圧と前記三角波を比較して前記パルス幅変調信号を生成する比較器を備え、
前記設定電圧に応じて前記パルス幅変調信号のパルス幅を変化させて前記出力電圧を制御することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記出力端子を複数備える多出力のスイッチング電源装置であって、
前記ドライバを夫々の出力端子に備え、前記第１のダイオードと前記第２のダイオードを前記夫々の出力端子に備えることを特徴とする請求項１又は２に記載のスイッチング電源装置。
【請求項４】
請求項１乃至３の何れか一項に記載のスイッチング電源装置と、該スイッチング電源装置の出力電圧を昇圧するトランスと、を備え、
前記設定電圧として正弦波形状の電圧を入力し、前記スイッチング電源装置の出力電圧を前記トランスに印加し、前記トランスの出力もしくは前記トランスの出力の比例電圧を前記設定電圧と比較することで、電圧が制御されたＡＣ電圧を生成することを特徴とするＡＣ電源装置。
【請求項５】
電子写真方式に係る画像形成装置において、像担持体に一様な電荷を帯電する帯電用電源として請求項４に記載のＡＣ電源装置を使用したことを特徴とする画像形成装置。
【請求項６】
複数の像担持体を備える画像形成装置において、前記帯電用電源として請求項４に記載のＡＣ電源装置を複数備え、前記スイッチング電源集積回路は複数の出力端子を備える１つの集積回路として構成したことを特徴とする画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−１８６９８７（Ｐ２０１２−１８６９８７Ａ）
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願番号】特願２０１１−１９９５３２（Ｐ２０１１−１９９５３２）
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]