ストレージ装置、電子機器及び周波数帯域補償レベル調整方法
【課題】入力信号の所定の周波数帯域での減衰度合いに適合するように等化器の周波数帯域補償レベルを調整できるようにする。
【解決手段】実施形態によれば、ストレージ装置は、第１の等化器と、第２の等化器と、調整手段とを具備する。第１の等化器は、ホストによってストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する。第２の等化器は、周波数帯域が補償された第２の信号を判定フィードバック補償により等化する。調整手段は第２の等化器による判定フィードバック補償の状態に応じて第１の等化器の周波数帯域補償のレベルを調整する。
【解決手段】実施形態によれば、ストレージ装置は、第１の等化器と、第２の等化器と、調整手段とを具備する。第１の等化器は、ホストによってストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する。第２の等化器は、周波数帯域が補償された第２の信号を判定フィードバック補償により等化する。調整手段は第２の等化器による判定フィードバック補償の状態に応じて第１の等化器の周波数帯域補償のレベルを調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ストレージ装置、電子機器及び周波数帯域補償レベル調整方法に関する。
【背景技術】
【０００２】
一般に、ハードディスクドライブ、或いはソリッドステートドライブのようなストレージ装置は、ホストとストレージインタフェースを介して接続して用いられる。ストレージ装置はインタフェースコントローラを備えている。インタフェースコントローラは、ホストから転送されるデータ信号の受信と、ホストに転送するデータ信号の送信とを制御する。インタフェースコントローラの受信部は、入力信号を等化するための信号等化器を備えている。
【０００３】
近年、ホストとストレージ装置との間で送受信されるデータ信号の転送レートは高速になっており、例えば６Ｇｂｐｓ（ギガビット／秒）に至っている。このような超Ｇｂｐｓの高速のデータ信号を受信する受信部に適用される信号等化器として、第１の等化器と第２の等化器とを備えた信号等化器が知られている。
【０００４】
第１の等化器は、設定された周波数帯域補償レベルに従って入力信号の所定の周波数帯域を補償する。第２の等化器は、第１の等化器によって周波数帯域補償された信号を、判定フィードバック補償により目標とする信号に等化する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１１２３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した従来技術では、第１の等化器に設定された周波数帯域補償レベルとホストから転送されてストレージ装置に入力される信号の特性とによって、第２の等化器は影響を受ける。例えば、設定された周波数帯域補償レベルが、高周波帯域を補償するレベルとして高レベルを指定している状態で、高周波帯域が強調された信号が第１の等化器に入力されたものとする。この場合、第２の等化器には、高周波帯域がより強調された信号が入力される。これに対し、設定された周波数帯域補償レベルが低レベルを指定している状態で、高周波帯域で振幅が減衰された信号が第１の等化器に入力されたものとする。この場合、第２の等化器には、高周波帯域で相当量の補償を必要とする信号が入力される。
【０００７】
本発明の目的は、入力信号の所定の周波数帯域での減衰度合いに適合するように等化器の周波数帯域補償レベルを調整できるストレージ装置、電子機器及び周波数帯域補償レベル調整方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態によれば、ストレージ装置は、第１の等化器と、第２の等化器と、調整手段とを具備する。前記第１の等化器は、ホストによってストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する。前記第２の等化器は、前記周波数帯域が補償された第２の信号を判定フィードバック補償により等化する。前記調整手段は、前記第２の等化器による判定フィードバック補償の状態に応じて前記第１の等化器の前記周波数帯域補償のレベルを調整する。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係るストレージ装置を備えた電子機器の構成を示すブロック図。
【図２】同実施形態におけるインタフェースコントローラの受信部の主要な構成を示すブロック図。
【図３】同実施形態において、伝送ライン長に依存する、タップ値に対するタップ係数の関係を示す図。
【図４】同実施形態における調整器による高周波帯域補償レベルの調整を説明するためのフローチャート。
【発明を実施するための形態】
【００１０】
以下、実施の形態につき図面を参照して説明する。
図１は実施形態に係るストレージ装置を備えた電子機器の構成を示すブロック図である。
図１に示すように、電子機器は、ストレージ装置１１とホスト１２とを備えている。ストレージ装置１１とホスト１２とは、ストレージインタフェース１３を介して接続されている。ホスト１２は、ストレージ装置１１にストレージインタフェース１３を介してアクセスする。
【００１１】
本実施形態において、ストレージインタフェース１３は、ＳＡＳ（Serial Attached SCSI）インタフェースであり、転送レートが超Ｇｂｐｓのインタフェースであるものとする。しかし、ストレージインタフェース１３が、ＳＡＳインタフェース以外のインタフェース、例えばＳＡＴＡ（Serial ATA）インタフェースであっても構わない。
【００１２】
ストレージ装置１１は、例えば、ハードディスクドライブ（ＨＤＤ）、或いはソリッドステートドライブ（ＳＳＤ）のような、不揮発性のストレージ装置である。ストレージ装置１１は、記憶媒体１１１と、リード／ライトコントローラ１１２と、インタフェースコントローラ１１３とを備えている。
【００１３】
記憶媒体１１１は、例えば、ストレージ装置１１がＨＤＤであれば磁気ディスクであり、ストレージ装置１１がＳＳＤであればフラッシュメモリのような書き換え可能な不揮発性メモリである。リード／ライトコントローラ１１２は、記憶媒体１１１へのデータの書き込みと、記憶媒体１１１からのデータの読み出しとを制御する。
【００１４】
インタフェースコントローラ１１３は、ホスト１２との間のデータ信号の送受信を制御する。インタフェースコントローラ１１３は、図示せぬ受信部及び送信部を備えている。受信部は、ホスト１２からストレージインタフェース１３を介して転送されるデータ信号を受信する。送信部は、ホスト１２にストレージインタフェース１３を介してデータ信号を送信する。
【００１５】
図２は、インタフェースコントローラ１１３の受信部の主要な構成を示すブロック図である。
インタフェースコントローラ１１３の受信部は、信号等化器２１０と調整器２２０とを備えている。
【００１６】
信号等化器２１０は、第１の等化器としてのフィードフォワード等化器（Feed Forward Equalizer：ＦＦＥ）２１１と、第２の等化器としての判定フィードバック等化器（Decision Feedback Equalizer：ＤＦＥ）とを備えている。
【００１７】
ＦＦＥ２１１は、周知のように、設定されたパラメータ（周波数帯域補償レベル）に従って入力信号２３０（第１の信号）の周波数帯域を補償する。入力信号２３０は、ホスト１２からストレージ装置１１にストレージインタフェース１３を介して転送され、インタフェースコントローラ１１３に入力された（より詳細には、インタフェースコントローラ１１３の受信部で受信された）データ信号である。
【００１８】
ＦＦＥ２１１は、パラメータ（ＦＦＥパラメータ）群を設定するためのパラメータレジスタ２１１ａを備えている。ＦＦＥパラメータ群は、ＦＦＥブーストパラメータ及び低周帯域補償パラメータを含む。
【００１９】
ＦＦＥブーストパラメータは、ＦＦＥ２１１のブーストレベルを指定する周波数帯域補償パラメータである。より詳細には、ＦＦＥブーストパラメータは、入力信号２３０の転送レートに対応する周波数帯域（ここでは高周波帯域）のブーストレベル（つまり高周波帯域補償レベル）を指定する周波数帯域補償パラメータである。ＦＦＥ２１１は、このＦＦＥブーストパラメータに従って、入力信号２３０の振幅をブーストすることにより転送レートに対応する高周波帯域を補償する。
【００２０】
低周帯域補償パラメータは、入力信号２３０の低周波帯域を補償するための補正レベルを指定する。ＦＦＥ２１１は、低周帯域補償パラメータに従って、入力信号２３０の低周波帯域を補償する。
【００２１】
ＤＦＥ２１２は、ＦＦＥ２１１によって出力される周波数帯域が補償された信号２３１（第２の信号）を判定フィードバック補償により目標の信号に等化する。これによりＤＦＥ２１２は、等化信号２４０（第３の信号）を出力する。
【００２２】
ＤＦＥ２１２は、複数のタップ、例えば図示しないデジタルフィルタを構成する６個のタップ０乃至５を備えている。つまりＤＦＥ２１２には、信号２３１の基準値としてタップ０が配置され、当該信号２３１が転送レートの１ＵＩ（Unit Interval），２ＵＩ，…５ＵＩに相当する時間間隔だけ遅延される位置に、それぞれタップ１，タップ２，…タップ５が配置される。ＤＦＥ２１２はまた、周知のＤＦＥタップ係数モニタ２１２ａ及びＤＦＥタップ係数レジスタ２１２ｂを備えている。
【００２３】
ＤＦＥタップ係数モニタ２１２ａは、タップ０乃至５でのずれ（より詳細には、タップ０乃至５に区切られた遅延地点での目標の信号からの位相ずれ）を検出して、検出されたタップ０乃至５でのずれを係数化する周知の判定処理を行う。このようにＤＦＥタップ係数モニタ２１２ａは、検出されたタップ０乃至５でのずれ（誤差）に対応する係数を決定する。ＤＦＥタップ係数モニタ２１２ａ、タップ０乃至５でのずれに対応する決定された係数（つまり判定結果）を、タップ０乃至５の次に用いられるべきタップ係数（ＤＦＥタップ係数）Ｃ０乃至Ｃ５としてフィードバックする。
【００２４】
本実施形態のように、超Ｇｂｐｓの高速転送では、ホスト１２によってストレージ装置１１に転送されるデータ信号は、ストレージインタフェース１３の伝送ライン長の影響を大きく受ける。例えば、このデータ信号が入力信号２３０として、ストレージ装置１１のインタフェースコントローラ１１３内の信号等化器２１０に入力されたものとする。この場合、入力信号２３０の振幅は、上記伝送ライン長の影響を受けて、高周波帯域で減衰しているため、高周波帯域と低周波帯域との間に振幅差が生じる。すると、符号間干渉（Inter-Symbol Interference：ＩＳＩ）による入力信号２３０の位相ずれが発生する。ＤＦＥ２１２は、上述の判定処理に基づくフィードバックにより、この位相ずれを補正する。
【００２５】
ＤＦＥタップ係数レジスタ２１２ｂは、ＤＦＥタップ係数モニタ２１２ａによって決定されたタップ０乃至５のＤＦＥタップ係数Ｃ０乃至Ｃ５を保持する。ＤＦＥタップ係数レジスタ２１２ｂに保持されたＤＦＥタップ係数Ｃ０乃至Ｃ５は、タップ０乃至５で用いられる。
【００２６】
調整器２２０は、ＤＦＥ２１２のＤＦＥタップ係数レジスタ２１２ｂからＤＦＥタップ係数を読み込む。調整器２２０は、読み込んだＤＦＥタップ係数に基づいて、信号２３１の減衰度合い（より詳細には、信号２３１の高周波帯域の減衰度合い）を推定（判定）する。この減衰度合いの推定の詳細は後述する。調整器２２０は、減衰度合いの推定結果に基づいて、ＦＦＥ２１１が入力信号２３０の周波数帯域（例えば高周波帯域）を補償するのに用いられる周波数帯域補償レベル（例えば高周波帯域補償レベル）を調整する。
【００２７】
ここで、ストレージインタフェース１３の伝送ライン長が短い場合と長い場合とにおける、ＤＦＥ２１２のタップ０乃至５の典型的なＤＦＥタップ係数について、図３を参照して説明する。図３は、伝送ライン長に依存する、タップ値（タップ位置）に対するＤＦＥタップ係数の関係を示す。
【００２８】
図３において、曲線３１は、伝送ライン長が短いＬ１の場合のタップ値（タップ位置）に対するＤＦＥタップ係数の関係を表わし、曲線３２は、伝送ライン長が長いＬ２（Ｌ２＞Ｌ１）の場合のタップ値（タップ位置）に対するＤＦＥタップ係数の関係を表わす。ここで、データ信号の送信側（つまり、ホスト１２の側）における当該データ信号の振幅及び転送レートは、伝送ライン長が短い場合と長い場合とで同一であるものとする。また、ＦＦＥ２１１のパラメータレジスタ２１１ａに設定される、ＦＦＥブーストパラメータを含むパラメータ群の値も、伝送ライン長が短い場合と長い場合と同一であるものとする。
【００２９】
伝送ライン長がＬ１（Ｌ１＜Ｌ２）の場合、データ信号がストレージインタフェース１３を介してストレージ装置１１に転送されて、入力信号２３０として信号等化器２１０のＦＦＥ２１１に入力される際の高周波帯域の減衰（より詳細には、振幅の減衰）は小さい。この場合、ＦＦＥ２１１により出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域の減衰も、伝送ライン長がＬ２の場合と比較して小さい。このため、基準値のタップ０（第１のタップ）のＤＦＥタップ係数Ｃ０に対して、タップ１、つまりタップ０の次段のタップ１（第２のタップ）でのずれが小さくなる。よって、曲線３１からも明らかなように、タップ１のＤＦＥタップ係数Ｃ１はゼロに近くなる。
【００３０】
一方、伝送ライン長がＬ２（Ｌ２＜Ｌ１）の場合、データ信号が入力信号２３０として信号等化器２１０のＦＦＥ２１１に入力される際の高周波帯域の減衰は大きい。ＦＦＥ２１１により出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域の減衰も、伝送ライン長がＬ１の場合と比較して大きい。このため、基準値のタップ０のＤＦＥタップ係数Ｃ０に対して、タップ１でのずれが大きくなる。よって、曲線３２からも明らかなように、タップ１のＤＦＥタップ係数Ｃ１も大きくなる。
【００３１】
このことは、入力信号２３０の高周波帯域の減衰度合いを、タップ１のＤＦＥタップ係数Ｃ１から推定可能なことを意味する。また、データ信号の送信側における当該データ信号の振幅及び転送レートが一定であるならば、タップ１のＤＦＥタップ係数Ｃ１から伝送ライン長を推定することも可能である。
【００３２】
さて、上述の説明から明らかなように、高周波帯域の減衰度合いが大きいほど、タップ１のＤＦＥタップ係数Ｃ１が大きくなる。そこで本実施形態において調整器２２０は、ＤＦＥ２１２のＤＦＥタップ係数レジスタ２１２ｂに保持されているタップ１のＤＦＥタップ係数Ｃ１に基づいて、当該ＤＦＥタップ係数Ｃ１が小さくなるように、ＦＦＥ２１１が入力信号２３０の高周波帯域を補償するのに用いられる高周波帯域補償レベルを調整する。調整器２２０は、この高周波帯域補償レベルの調整のために、パラメータレジスタ２１１ａに保持されているＦＦＥパラメータ群のＦＦＥブーストパラメータの値を変更する。なお、本実施形態において調整器２２０は、調整処理のためのファームウェアを格納したＲＯＭのような不揮発性メモリと、このファームウェアを読み込んで実行するＭＰＵ（マイクロプロセッサユニット）とから構成されるものとする。しかし、調整器２２０がハードウェアモジュールで構成されてもよい。
【００３３】
以下、調整器２２０による高周波帯域補償レベルの調整について、図４のフローチャートを参照して説明する。
ストレージインタフェース１３がＳＡＳインタフェースである本実施形態では、ホスト１２とストレージ装置１１との間で転送レートがネゴシエートされる。そこで、この転送レートをネゴシエートするためのトレイン（Train）期間（ＤＦＥトレイン期間）の間に、調整器２２０によってＦＦＥ２１１の高周波帯域補償レベル、つまり高周波帯域のブーストレベル（以下、ＦＦＥブーストレベルと称する）が調整される。ＦＦＥ２１１のＦＦＥブーストレベルは、パラメータレジスタ２１１ａに設定されるＦＦＥパラメータ群のうちのＦＦＥブーストパラメータによって指定される。
【００３４】
まず調整器２２０はブーストレベル変更手段として機能して、ＦＦＥブーストレベルを最低レベルに初期設定する（ステップ４０１）。つまり調整器２２０は、パラメータレジスタ２１１ａに保持されているＦＦＥパラメータ群のうちのＦＦＥブーストパラメータを、最低のＦＦＥブーストレベルを示す最小値に初期設定する。この状態で、調整器２２０はＤＦＥトレインを開始する（ステップ４０２）。
【００３５】
まず調整器２２０はタップ係数読み込み手段として機能して、ＤＦＥ２１２のＤＦＥタップ係数レジスタ２１２ｂからタップ１のＤＦＥタップ係数Ｃ１を読み込む（ステップ４０３）。次に調整器２２０は判定手段として機能して、読み込んだＤＦＥタップ係数Ｃ１が閾値ｎを超えているかを判定する（ステップ４０４）。閾値ｎは、ＤＦＥ２１２の特性に適合する値に予め設定されている。ＤＦＥ２１２の特性は、ＤＦＥ２１２の設計手法等で決まる。
【００３６】
もし、読み込んだＤＦＥタップ係数Ｃ１が閾値ｎを超えているならば（ステップ４０４のＹＥＳ）、調整器２２０は、入力信号２３０の高周波帯域の減数度合いが大きいと判定（推定）する。この場合、調整器２２０は、タップ１のＤＦＥタップ係数Ｃ１が小さくなるように、ＦＦＥブーストレベルを上げる必要があると判断する。
【００３７】
そこで調整器２２０は、ＦＦＥブーストレベルを上げる余地があるかを判定するためにステップ４０５に進む。ステップ４０５において調整器２２０は、パラメータレジスタ２１１ａに保持されているＦＦＥブーストパラメータが最高のＦＦＥブーストレベルを示す最大値未満であるかを判定する。
【００３８】
もし、ＦＦＥブーストパラメータが最大値未満であるならば（ステップ４０５のＹＥＳ）、調整器２２０はＦＦＥブーストレベルを上げる余地があると判定する。そこで調整器２２０は、パラメータレジスタ２１１ａに保持されているＦＦＥブーストパラメータの値を例えば１インクリメントする（ステップ４０６）。つまり調整器２２０はブーストレベル変更手段として機能して、ＦＦＥブーストレベルを１レベル上げる。
【００３９】
するとＦＦＥ２１１は、前回より１レベル高いＦＦＥブーストレベルで、入力信号２３０の高周波帯域の振幅をブーストする。この結果、ＦＦＥ２１１によって出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域の減衰量は前回より少なくなる。この場合、ＤＦＥ２１２のＤＦＥタップ係数モニタ２１２ａによって再調整（設定）されるタップ１のＤＦＥタップ係数Ｃ１の値は、前回よりも小さくなる。
【００４０】
さて調整器２２０は、ステップ４０６を実行するとステップ４０３に戻り、ＦＦＥブーストレベルが変更された後の、タップ１の新たなＤＦＥタップ係数Ｃ１を読み込む。このようにして調整器２２０は、ステップ４０４〜４０６及び４０３のループを繰り返すことにより、ＦＦＥブーストレベルを段階的に上げる。
【００４１】
調整器２２０がＦＦＥ２１１のＦＦＥブーストレベルを段階的に上げた結果、読み込んだＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなったものとする（ステップ４０４のＮＯ）。この場合、調整器２２０は、信号２３１の高周波帯域の減衰が適切に抑えられていると判定する。そこで調整器２２０は、ブーストレベル変更手段として機能して、ＦＦＥ２１１及びＤＦＥ２１２の設定（より詳細には、ＦＦＥパラメータ群及びＤＦＥタップ係数Ｃ０〜Ｃ５）を最新の状態に保持させる（ステップ４０７）。このＦＦＥ２１１及びＤＦＥ２１２の最新の状態は、ＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなった状態である。
【００４２】
つまり調整器２２０は、ＦＦＥ２１１のパラメータレジスタ２１１ａに保持されている、ＦＦＥブーストパラメータを含むＦＦＥパラメータ群の値を、ＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなった状態に保持する。この状態におけるＦＦＥブーストパラメータの値は、現在のストレージインタフェース１３の伝送ライン長に最適な値である。つまり、入力信号２３０の高周波帯域の減衰を補償するためのＦＦＥブーストレベルが、ストレージインタフェース１３の伝送ライン長に最適なレベルに調整される。調整器２２０はまた、ＤＦＥ２１２のタップ１のＤＦＥタップ係数Ｃ１を含む、タップ０乃至５のＤＦＥタップ係数Ｃ０〜Ｃ５も、ＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなった状態に保持する。
調整器２２０はステップ４０７を実行すると、ＤＦＥトレインを終了する（ステップ４０８）。
【００４３】
次に、ＤＦＥタップ係数Ｃ１が依然として閾値ｎを超えているものの、ＦＦＥブーストパラメータが最大値に一致したものとする（ステップ４０５のＮＯ）。つまり、ＦＦＥブーストレベルが最高レベルに達したものとする。この場合、ＦＦＥブーストレベルを更に上げる余地はないことから、調整器２２０はステップ４０７に進み、ＦＦＥ２１１及びＤＦＥ２１２の設定を最新の状態に保持させる。このときのＦＦＥ２１１及びＤＦＥ２１２の最新の状態は、ＦＦＥブーストレベルが最高レベルに達している状態である。
【００４４】
このように本実施形態によれば、調整器２２０は、ＦＦＥ２１１のＦＦＥブーストレベルを最小レベルから段階的に上げながら、その都度、ＤＦＥ２１２において調整されるＤＦＥタップ係数（ここではタップ１のＤＦＥタップ係数Ｃ１）を読み込む。ＤＦＥタップ係数Ｃ１は、ＦＦＥ２１１によって出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域（所定の高周波帯域）の減衰量を表している。このため調整器２２０は、ＤＦＥタップ係数Ｃ１を読み込むことで、当該ＤＦＥタップ係数Ｃ１から信号２３１の高周波帯域での減衰の度合いを推測（判定）することができる。信号２３１の高周波帯域での減衰の度合いは、ＦＦＥブーストレベルが同一であるならば、入力信号２３０の高周波帯域での減衰の度合いに対応する。
【００４５】
調整器２２０は、ＦＦＥブーストレベルを上げる動作とＤＦＥタップ係数Ｃ１を読み込む動作とを、読み込んだＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなるまで繰り返す。このようにして調整器２２０は、ＦＦＥブーストレベル（高周波帯域補償レベル）を、推測された減衰の度合いに適合したレベルに調整し、高周波帯域での減衰を補償することができる。
【００４６】
前述したように、高速転送では、ホスト１２からストレージ装置１１に転送される信号は伝送ライン長の影響を受ける。このため、ホスト１２とストレージ装置１１（つまりホスト１２にストレージインタフェース１３を介して接続されたストレージ装置１１）とを備えた電子機器毎に、ホスト１２からストレージ装置１１に転送される信号の特性が異なる可能性がある。また、１つのストレージ装置１１がそれぞれ異なるスロットを介してホスト１２を含む複数のホストに接続される電子機器では、スロット毎に伝送ライン長が異なる可能性がある。この場合、ストレージ装置１１のそれぞれのスロットに入力される信号の高周波帯域での減衰度合いは、スロット毎に異なる。本実施形態のストレージ装置１１の信号等化器２１０は、これらのいずれに対しても、入力信号の高周波帯域での減衰度合いに適合したＦＦＥブーストレベルに調整できる。
【００４７】
以下、ＦＦＥブーストレベルと周波数帯域補償との関係を、本実施形態のようにＦＦＥブーストレベルの調整を適用する場合と、本実施形態と異なってＦＦＥブーストレベルの調整を適用しない場合とを比較して説明する。
【００４８】
まず、ＦＦＥブーストレベルの調整を適用しない場合について述べる。
ＦＦＥ２１１のＦＦＥブーストレベルが高レベルに設定されている第１の状態でＦＦＥ２１１が使用されるものとする。この第１の状態において、高周波帯域が強調された信号が入力信号２３０としてＦＦＥ２１１に入力されたものとする。この場合、ＦＦＥ２１１は、高周波帯域が強調された信号を高いＦＦＥブーストレベルでブーストする。すると、ＦＦＥ２１１からＤＦＥ２１２に、高周波帯域が更に強調された信号が入力されることから、ＤＦＥ２１２での補正マージンが少なくなる。
【００４９】
次に、ＦＦＥ２１１のＦＦＥブーストレベルが低レベルに設定されている第２の状態でＦＦＥ２１１が使用されるものとする。この第２の状態において、高周波帯域が減衰された信号が入力信号２３０としてＦＦＥ２１１に入力されたものとする。この場合にもＤＦＥ２１２での補正マージンが少なくなる。
このように、ＦＦＥブーストレベルの調整を適用しない場合、多種多様な特性の入力信号２３０を適切に等化することが難しくなる。
【００５０】
次に、ＦＦＥブーストレベルの調整を適用した場合について述べる。
まず、上記第１の状態において、高周波帯域が強調された信号が入力信号２３０としてＦＦＥ２１１に入力されたものとする。前述したように調整器２２０は、ＦＦＥ２１１のＦＦＥブーストレベルを最小レベルから段階的に上げながら、その都度、ＤＦＥ２１２にて調整されるタップ１のＤＦＥタップ係数Ｃ１を読み込む。調整器２２０は、この動作を、タップ１のＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなるまで繰り返す。この場合、ＦＦＥブーストレベルは、高周波帯域が強調された信号に適合する比較的低いレベルに設定される。
【００５１】
次に、上述の第２の状態において、高周波帯域が減衰された信号が入力信号２３０としてＦＦＥ２１１に入力されたものとする。この場合、ＦＦＥブーストレベルは、高周波帯域が減衰された信号に適合する比較的高いレベルに設定される。
【００５２】
このように本実施形態においては、入力信号の高周波帯域の減衰度合いに応じて、ＦＦＥ２１１のＦＦＥブーストレベルが適切に設定される。つまり本実施形態においては、ホスト１２から送出されるデータ信号の特性、或いはストレージインタフェース１３の伝送ライン長もしくは伝送ラインの特性に応じて、ストレージ装置１１の受信側に配置される信号等化器２１０内のＦＦＥ２１１のＦＦＥパラメータを適切に調整することができる。これにより、ＦＦＥ２１１によって出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域での振幅減衰量のばらつきを抑えることができ、多種多様な特性の入力信号を適切に等化できる。
【００５３】
以上説明した少なくとも１つの実施形態によれば、入力信号の所定の周波数帯域での減衰度合いに適合するように等化器の周波数帯域補償レベルを調整できるストレージ装置、電子機器及び周波数帯域補償レベル調整方法を提供することができる。
【００５４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５５】
１１…ストレージ装置、１２…ホスト、１３…ストレージインタフェース、１１１…記憶媒体、１１２…リード／ライトコントローラ、１１３…インタフェースコントローラ、２１０…信号等化器、２１１…フィードフォワード等化器（ＦＦＥ、第１の等化器）、２１１ａ…パラメータレジスタ、２１２…判定フィードバック等化器（ＤＦＥ、第２の等化器）、２１２ａ…ＤＦＥタップ係数モニタ、２１２ｂ…ＤＦＥタップ係数レジスタ、２２０…調整器。
【技術分野】
【０００１】
本発明の実施形態は、ストレージ装置、電子機器及び周波数帯域補償レベル調整方法に関する。
【背景技術】
【０００２】
一般に、ハードディスクドライブ、或いはソリッドステートドライブのようなストレージ装置は、ホストとストレージインタフェースを介して接続して用いられる。ストレージ装置はインタフェースコントローラを備えている。インタフェースコントローラは、ホストから転送されるデータ信号の受信と、ホストに転送するデータ信号の送信とを制御する。インタフェースコントローラの受信部は、入力信号を等化するための信号等化器を備えている。
【０００３】
近年、ホストとストレージ装置との間で送受信されるデータ信号の転送レートは高速になっており、例えば６Ｇｂｐｓ（ギガビット／秒）に至っている。このような超Ｇｂｐｓの高速のデータ信号を受信する受信部に適用される信号等化器として、第１の等化器と第２の等化器とを備えた信号等化器が知られている。
【０００４】
第１の等化器は、設定された周波数帯域補償レベルに従って入力信号の所定の周波数帯域を補償する。第２の等化器は、第１の等化器によって周波数帯域補償された信号を、判定フィードバック補償により目標とする信号に等化する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１１２３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した従来技術では、第１の等化器に設定された周波数帯域補償レベルとホストから転送されてストレージ装置に入力される信号の特性とによって、第２の等化器は影響を受ける。例えば、設定された周波数帯域補償レベルが、高周波帯域を補償するレベルとして高レベルを指定している状態で、高周波帯域が強調された信号が第１の等化器に入力されたものとする。この場合、第２の等化器には、高周波帯域がより強調された信号が入力される。これに対し、設定された周波数帯域補償レベルが低レベルを指定している状態で、高周波帯域で振幅が減衰された信号が第１の等化器に入力されたものとする。この場合、第２の等化器には、高周波帯域で相当量の補償を必要とする信号が入力される。
【０００７】
本発明の目的は、入力信号の所定の周波数帯域での減衰度合いに適合するように等化器の周波数帯域補償レベルを調整できるストレージ装置、電子機器及び周波数帯域補償レベル調整方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態によれば、ストレージ装置は、第１の等化器と、第２の等化器と、調整手段とを具備する。前記第１の等化器は、ホストによってストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する。前記第２の等化器は、前記周波数帯域が補償された第２の信号を判定フィードバック補償により等化する。前記調整手段は、前記第２の等化器による判定フィードバック補償の状態に応じて前記第１の等化器の前記周波数帯域補償のレベルを調整する。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係るストレージ装置を備えた電子機器の構成を示すブロック図。
【図２】同実施形態におけるインタフェースコントローラの受信部の主要な構成を示すブロック図。
【図３】同実施形態において、伝送ライン長に依存する、タップ値に対するタップ係数の関係を示す図。
【図４】同実施形態における調整器による高周波帯域補償レベルの調整を説明するためのフローチャート。
【発明を実施するための形態】
【００１０】
以下、実施の形態につき図面を参照して説明する。
図１は実施形態に係るストレージ装置を備えた電子機器の構成を示すブロック図である。
図１に示すように、電子機器は、ストレージ装置１１とホスト１２とを備えている。ストレージ装置１１とホスト１２とは、ストレージインタフェース１３を介して接続されている。ホスト１２は、ストレージ装置１１にストレージインタフェース１３を介してアクセスする。
【００１１】
本実施形態において、ストレージインタフェース１３は、ＳＡＳ（Serial Attached SCSI）インタフェースであり、転送レートが超Ｇｂｐｓのインタフェースであるものとする。しかし、ストレージインタフェース１３が、ＳＡＳインタフェース以外のインタフェース、例えばＳＡＴＡ（Serial ATA）インタフェースであっても構わない。
【００１２】
ストレージ装置１１は、例えば、ハードディスクドライブ（ＨＤＤ）、或いはソリッドステートドライブ（ＳＳＤ）のような、不揮発性のストレージ装置である。ストレージ装置１１は、記憶媒体１１１と、リード／ライトコントローラ１１２と、インタフェースコントローラ１１３とを備えている。
【００１３】
記憶媒体１１１は、例えば、ストレージ装置１１がＨＤＤであれば磁気ディスクであり、ストレージ装置１１がＳＳＤであればフラッシュメモリのような書き換え可能な不揮発性メモリである。リード／ライトコントローラ１１２は、記憶媒体１１１へのデータの書き込みと、記憶媒体１１１からのデータの読み出しとを制御する。
【００１４】
インタフェースコントローラ１１３は、ホスト１２との間のデータ信号の送受信を制御する。インタフェースコントローラ１１３は、図示せぬ受信部及び送信部を備えている。受信部は、ホスト１２からストレージインタフェース１３を介して転送されるデータ信号を受信する。送信部は、ホスト１２にストレージインタフェース１３を介してデータ信号を送信する。
【００１５】
図２は、インタフェースコントローラ１１３の受信部の主要な構成を示すブロック図である。
インタフェースコントローラ１１３の受信部は、信号等化器２１０と調整器２２０とを備えている。
【００１６】
信号等化器２１０は、第１の等化器としてのフィードフォワード等化器（Feed Forward Equalizer：ＦＦＥ）２１１と、第２の等化器としての判定フィードバック等化器（Decision Feedback Equalizer：ＤＦＥ）とを備えている。
【００１７】
ＦＦＥ２１１は、周知のように、設定されたパラメータ（周波数帯域補償レベル）に従って入力信号２３０（第１の信号）の周波数帯域を補償する。入力信号２３０は、ホスト１２からストレージ装置１１にストレージインタフェース１３を介して転送され、インタフェースコントローラ１１３に入力された（より詳細には、インタフェースコントローラ１１３の受信部で受信された）データ信号である。
【００１８】
ＦＦＥ２１１は、パラメータ（ＦＦＥパラメータ）群を設定するためのパラメータレジスタ２１１ａを備えている。ＦＦＥパラメータ群は、ＦＦＥブーストパラメータ及び低周帯域補償パラメータを含む。
【００１９】
ＦＦＥブーストパラメータは、ＦＦＥ２１１のブーストレベルを指定する周波数帯域補償パラメータである。より詳細には、ＦＦＥブーストパラメータは、入力信号２３０の転送レートに対応する周波数帯域（ここでは高周波帯域）のブーストレベル（つまり高周波帯域補償レベル）を指定する周波数帯域補償パラメータである。ＦＦＥ２１１は、このＦＦＥブーストパラメータに従って、入力信号２３０の振幅をブーストすることにより転送レートに対応する高周波帯域を補償する。
【００２０】
低周帯域補償パラメータは、入力信号２３０の低周波帯域を補償するための補正レベルを指定する。ＦＦＥ２１１は、低周帯域補償パラメータに従って、入力信号２３０の低周波帯域を補償する。
【００２１】
ＤＦＥ２１２は、ＦＦＥ２１１によって出力される周波数帯域が補償された信号２３１（第２の信号）を判定フィードバック補償により目標の信号に等化する。これによりＤＦＥ２１２は、等化信号２４０（第３の信号）を出力する。
【００２２】
ＤＦＥ２１２は、複数のタップ、例えば図示しないデジタルフィルタを構成する６個のタップ０乃至５を備えている。つまりＤＦＥ２１２には、信号２３１の基準値としてタップ０が配置され、当該信号２３１が転送レートの１ＵＩ（Unit Interval），２ＵＩ，…５ＵＩに相当する時間間隔だけ遅延される位置に、それぞれタップ１，タップ２，…タップ５が配置される。ＤＦＥ２１２はまた、周知のＤＦＥタップ係数モニタ２１２ａ及びＤＦＥタップ係数レジスタ２１２ｂを備えている。
【００２３】
ＤＦＥタップ係数モニタ２１２ａは、タップ０乃至５でのずれ（より詳細には、タップ０乃至５に区切られた遅延地点での目標の信号からの位相ずれ）を検出して、検出されたタップ０乃至５でのずれを係数化する周知の判定処理を行う。このようにＤＦＥタップ係数モニタ２１２ａは、検出されたタップ０乃至５でのずれ（誤差）に対応する係数を決定する。ＤＦＥタップ係数モニタ２１２ａ、タップ０乃至５でのずれに対応する決定された係数（つまり判定結果）を、タップ０乃至５の次に用いられるべきタップ係数（ＤＦＥタップ係数）Ｃ０乃至Ｃ５としてフィードバックする。
【００２４】
本実施形態のように、超Ｇｂｐｓの高速転送では、ホスト１２によってストレージ装置１１に転送されるデータ信号は、ストレージインタフェース１３の伝送ライン長の影響を大きく受ける。例えば、このデータ信号が入力信号２３０として、ストレージ装置１１のインタフェースコントローラ１１３内の信号等化器２１０に入力されたものとする。この場合、入力信号２３０の振幅は、上記伝送ライン長の影響を受けて、高周波帯域で減衰しているため、高周波帯域と低周波帯域との間に振幅差が生じる。すると、符号間干渉（Inter-Symbol Interference：ＩＳＩ）による入力信号２３０の位相ずれが発生する。ＤＦＥ２１２は、上述の判定処理に基づくフィードバックにより、この位相ずれを補正する。
【００２５】
ＤＦＥタップ係数レジスタ２１２ｂは、ＤＦＥタップ係数モニタ２１２ａによって決定されたタップ０乃至５のＤＦＥタップ係数Ｃ０乃至Ｃ５を保持する。ＤＦＥタップ係数レジスタ２１２ｂに保持されたＤＦＥタップ係数Ｃ０乃至Ｃ５は、タップ０乃至５で用いられる。
【００２６】
調整器２２０は、ＤＦＥ２１２のＤＦＥタップ係数レジスタ２１２ｂからＤＦＥタップ係数を読み込む。調整器２２０は、読み込んだＤＦＥタップ係数に基づいて、信号２３１の減衰度合い（より詳細には、信号２３１の高周波帯域の減衰度合い）を推定（判定）する。この減衰度合いの推定の詳細は後述する。調整器２２０は、減衰度合いの推定結果に基づいて、ＦＦＥ２１１が入力信号２３０の周波数帯域（例えば高周波帯域）を補償するのに用いられる周波数帯域補償レベル（例えば高周波帯域補償レベル）を調整する。
【００２７】
ここで、ストレージインタフェース１３の伝送ライン長が短い場合と長い場合とにおける、ＤＦＥ２１２のタップ０乃至５の典型的なＤＦＥタップ係数について、図３を参照して説明する。図３は、伝送ライン長に依存する、タップ値（タップ位置）に対するＤＦＥタップ係数の関係を示す。
【００２８】
図３において、曲線３１は、伝送ライン長が短いＬ１の場合のタップ値（タップ位置）に対するＤＦＥタップ係数の関係を表わし、曲線３２は、伝送ライン長が長いＬ２（Ｌ２＞Ｌ１）の場合のタップ値（タップ位置）に対するＤＦＥタップ係数の関係を表わす。ここで、データ信号の送信側（つまり、ホスト１２の側）における当該データ信号の振幅及び転送レートは、伝送ライン長が短い場合と長い場合とで同一であるものとする。また、ＦＦＥ２１１のパラメータレジスタ２１１ａに設定される、ＦＦＥブーストパラメータを含むパラメータ群の値も、伝送ライン長が短い場合と長い場合と同一であるものとする。
【００２９】
伝送ライン長がＬ１（Ｌ１＜Ｌ２）の場合、データ信号がストレージインタフェース１３を介してストレージ装置１１に転送されて、入力信号２３０として信号等化器２１０のＦＦＥ２１１に入力される際の高周波帯域の減衰（より詳細には、振幅の減衰）は小さい。この場合、ＦＦＥ２１１により出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域の減衰も、伝送ライン長がＬ２の場合と比較して小さい。このため、基準値のタップ０（第１のタップ）のＤＦＥタップ係数Ｃ０に対して、タップ１、つまりタップ０の次段のタップ１（第２のタップ）でのずれが小さくなる。よって、曲線３１からも明らかなように、タップ１のＤＦＥタップ係数Ｃ１はゼロに近くなる。
【００３０】
一方、伝送ライン長がＬ２（Ｌ２＜Ｌ１）の場合、データ信号が入力信号２３０として信号等化器２１０のＦＦＥ２１１に入力される際の高周波帯域の減衰は大きい。ＦＦＥ２１１により出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域の減衰も、伝送ライン長がＬ１の場合と比較して大きい。このため、基準値のタップ０のＤＦＥタップ係数Ｃ０に対して、タップ１でのずれが大きくなる。よって、曲線３２からも明らかなように、タップ１のＤＦＥタップ係数Ｃ１も大きくなる。
【００３１】
このことは、入力信号２３０の高周波帯域の減衰度合いを、タップ１のＤＦＥタップ係数Ｃ１から推定可能なことを意味する。また、データ信号の送信側における当該データ信号の振幅及び転送レートが一定であるならば、タップ１のＤＦＥタップ係数Ｃ１から伝送ライン長を推定することも可能である。
【００３２】
さて、上述の説明から明らかなように、高周波帯域の減衰度合いが大きいほど、タップ１のＤＦＥタップ係数Ｃ１が大きくなる。そこで本実施形態において調整器２２０は、ＤＦＥ２１２のＤＦＥタップ係数レジスタ２１２ｂに保持されているタップ１のＤＦＥタップ係数Ｃ１に基づいて、当該ＤＦＥタップ係数Ｃ１が小さくなるように、ＦＦＥ２１１が入力信号２３０の高周波帯域を補償するのに用いられる高周波帯域補償レベルを調整する。調整器２２０は、この高周波帯域補償レベルの調整のために、パラメータレジスタ２１１ａに保持されているＦＦＥパラメータ群のＦＦＥブーストパラメータの値を変更する。なお、本実施形態において調整器２２０は、調整処理のためのファームウェアを格納したＲＯＭのような不揮発性メモリと、このファームウェアを読み込んで実行するＭＰＵ（マイクロプロセッサユニット）とから構成されるものとする。しかし、調整器２２０がハードウェアモジュールで構成されてもよい。
【００３３】
以下、調整器２２０による高周波帯域補償レベルの調整について、図４のフローチャートを参照して説明する。
ストレージインタフェース１３がＳＡＳインタフェースである本実施形態では、ホスト１２とストレージ装置１１との間で転送レートがネゴシエートされる。そこで、この転送レートをネゴシエートするためのトレイン（Train）期間（ＤＦＥトレイン期間）の間に、調整器２２０によってＦＦＥ２１１の高周波帯域補償レベル、つまり高周波帯域のブーストレベル（以下、ＦＦＥブーストレベルと称する）が調整される。ＦＦＥ２１１のＦＦＥブーストレベルは、パラメータレジスタ２１１ａに設定されるＦＦＥパラメータ群のうちのＦＦＥブーストパラメータによって指定される。
【００３４】
まず調整器２２０はブーストレベル変更手段として機能して、ＦＦＥブーストレベルを最低レベルに初期設定する（ステップ４０１）。つまり調整器２２０は、パラメータレジスタ２１１ａに保持されているＦＦＥパラメータ群のうちのＦＦＥブーストパラメータを、最低のＦＦＥブーストレベルを示す最小値に初期設定する。この状態で、調整器２２０はＤＦＥトレインを開始する（ステップ４０２）。
【００３５】
まず調整器２２０はタップ係数読み込み手段として機能して、ＤＦＥ２１２のＤＦＥタップ係数レジスタ２１２ｂからタップ１のＤＦＥタップ係数Ｃ１を読み込む（ステップ４０３）。次に調整器２２０は判定手段として機能して、読み込んだＤＦＥタップ係数Ｃ１が閾値ｎを超えているかを判定する（ステップ４０４）。閾値ｎは、ＤＦＥ２１２の特性に適合する値に予め設定されている。ＤＦＥ２１２の特性は、ＤＦＥ２１２の設計手法等で決まる。
【００３６】
もし、読み込んだＤＦＥタップ係数Ｃ１が閾値ｎを超えているならば（ステップ４０４のＹＥＳ）、調整器２２０は、入力信号２３０の高周波帯域の減数度合いが大きいと判定（推定）する。この場合、調整器２２０は、タップ１のＤＦＥタップ係数Ｃ１が小さくなるように、ＦＦＥブーストレベルを上げる必要があると判断する。
【００３７】
そこで調整器２２０は、ＦＦＥブーストレベルを上げる余地があるかを判定するためにステップ４０５に進む。ステップ４０５において調整器２２０は、パラメータレジスタ２１１ａに保持されているＦＦＥブーストパラメータが最高のＦＦＥブーストレベルを示す最大値未満であるかを判定する。
【００３８】
もし、ＦＦＥブーストパラメータが最大値未満であるならば（ステップ４０５のＹＥＳ）、調整器２２０はＦＦＥブーストレベルを上げる余地があると判定する。そこで調整器２２０は、パラメータレジスタ２１１ａに保持されているＦＦＥブーストパラメータの値を例えば１インクリメントする（ステップ４０６）。つまり調整器２２０はブーストレベル変更手段として機能して、ＦＦＥブーストレベルを１レベル上げる。
【００３９】
するとＦＦＥ２１１は、前回より１レベル高いＦＦＥブーストレベルで、入力信号２３０の高周波帯域の振幅をブーストする。この結果、ＦＦＥ２１１によって出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域の減衰量は前回より少なくなる。この場合、ＤＦＥ２１２のＤＦＥタップ係数モニタ２１２ａによって再調整（設定）されるタップ１のＤＦＥタップ係数Ｃ１の値は、前回よりも小さくなる。
【００４０】
さて調整器２２０は、ステップ４０６を実行するとステップ４０３に戻り、ＦＦＥブーストレベルが変更された後の、タップ１の新たなＤＦＥタップ係数Ｃ１を読み込む。このようにして調整器２２０は、ステップ４０４〜４０６及び４０３のループを繰り返すことにより、ＦＦＥブーストレベルを段階的に上げる。
【００４１】
調整器２２０がＦＦＥ２１１のＦＦＥブーストレベルを段階的に上げた結果、読み込んだＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなったものとする（ステップ４０４のＮＯ）。この場合、調整器２２０は、信号２３１の高周波帯域の減衰が適切に抑えられていると判定する。そこで調整器２２０は、ブーストレベル変更手段として機能して、ＦＦＥ２１１及びＤＦＥ２１２の設定（より詳細には、ＦＦＥパラメータ群及びＤＦＥタップ係数Ｃ０〜Ｃ５）を最新の状態に保持させる（ステップ４０７）。このＦＦＥ２１１及びＤＦＥ２１２の最新の状態は、ＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなった状態である。
【００４２】
つまり調整器２２０は、ＦＦＥ２１１のパラメータレジスタ２１１ａに保持されている、ＦＦＥブーストパラメータを含むＦＦＥパラメータ群の値を、ＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなった状態に保持する。この状態におけるＦＦＥブーストパラメータの値は、現在のストレージインタフェース１３の伝送ライン長に最適な値である。つまり、入力信号２３０の高周波帯域の減衰を補償するためのＦＦＥブーストレベルが、ストレージインタフェース１３の伝送ライン長に最適なレベルに調整される。調整器２２０はまた、ＤＦＥ２１２のタップ１のＤＦＥタップ係数Ｃ１を含む、タップ０乃至５のＤＦＥタップ係数Ｃ０〜Ｃ５も、ＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなった状態に保持する。
調整器２２０はステップ４０７を実行すると、ＤＦＥトレインを終了する（ステップ４０８）。
【００４３】
次に、ＤＦＥタップ係数Ｃ１が依然として閾値ｎを超えているものの、ＦＦＥブーストパラメータが最大値に一致したものとする（ステップ４０５のＮＯ）。つまり、ＦＦＥブーストレベルが最高レベルに達したものとする。この場合、ＦＦＥブーストレベルを更に上げる余地はないことから、調整器２２０はステップ４０７に進み、ＦＦＥ２１１及びＤＦＥ２１２の設定を最新の状態に保持させる。このときのＦＦＥ２１１及びＤＦＥ２１２の最新の状態は、ＦＦＥブーストレベルが最高レベルに達している状態である。
【００４４】
このように本実施形態によれば、調整器２２０は、ＦＦＥ２１１のＦＦＥブーストレベルを最小レベルから段階的に上げながら、その都度、ＤＦＥ２１２において調整されるＤＦＥタップ係数（ここではタップ１のＤＦＥタップ係数Ｃ１）を読み込む。ＤＦＥタップ係数Ｃ１は、ＦＦＥ２１１によって出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域（所定の高周波帯域）の減衰量を表している。このため調整器２２０は、ＤＦＥタップ係数Ｃ１を読み込むことで、当該ＤＦＥタップ係数Ｃ１から信号２３１の高周波帯域での減衰の度合いを推測（判定）することができる。信号２３１の高周波帯域での減衰の度合いは、ＦＦＥブーストレベルが同一であるならば、入力信号２３０の高周波帯域での減衰の度合いに対応する。
【００４５】
調整器２２０は、ＦＦＥブーストレベルを上げる動作とＤＦＥタップ係数Ｃ１を読み込む動作とを、読み込んだＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなるまで繰り返す。このようにして調整器２２０は、ＦＦＥブーストレベル（高周波帯域補償レベル）を、推測された減衰の度合いに適合したレベルに調整し、高周波帯域での減衰を補償することができる。
【００４６】
前述したように、高速転送では、ホスト１２からストレージ装置１１に転送される信号は伝送ライン長の影響を受ける。このため、ホスト１２とストレージ装置１１（つまりホスト１２にストレージインタフェース１３を介して接続されたストレージ装置１１）とを備えた電子機器毎に、ホスト１２からストレージ装置１１に転送される信号の特性が異なる可能性がある。また、１つのストレージ装置１１がそれぞれ異なるスロットを介してホスト１２を含む複数のホストに接続される電子機器では、スロット毎に伝送ライン長が異なる可能性がある。この場合、ストレージ装置１１のそれぞれのスロットに入力される信号の高周波帯域での減衰度合いは、スロット毎に異なる。本実施形態のストレージ装置１１の信号等化器２１０は、これらのいずれに対しても、入力信号の高周波帯域での減衰度合いに適合したＦＦＥブーストレベルに調整できる。
【００４７】
以下、ＦＦＥブーストレベルと周波数帯域補償との関係を、本実施形態のようにＦＦＥブーストレベルの調整を適用する場合と、本実施形態と異なってＦＦＥブーストレベルの調整を適用しない場合とを比較して説明する。
【００４８】
まず、ＦＦＥブーストレベルの調整を適用しない場合について述べる。
ＦＦＥ２１１のＦＦＥブーストレベルが高レベルに設定されている第１の状態でＦＦＥ２１１が使用されるものとする。この第１の状態において、高周波帯域が強調された信号が入力信号２３０としてＦＦＥ２１１に入力されたものとする。この場合、ＦＦＥ２１１は、高周波帯域が強調された信号を高いＦＦＥブーストレベルでブーストする。すると、ＦＦＥ２１１からＤＦＥ２１２に、高周波帯域が更に強調された信号が入力されることから、ＤＦＥ２１２での補正マージンが少なくなる。
【００４９】
次に、ＦＦＥ２１１のＦＦＥブーストレベルが低レベルに設定されている第２の状態でＦＦＥ２１１が使用されるものとする。この第２の状態において、高周波帯域が減衰された信号が入力信号２３０としてＦＦＥ２１１に入力されたものとする。この場合にもＤＦＥ２１２での補正マージンが少なくなる。
このように、ＦＦＥブーストレベルの調整を適用しない場合、多種多様な特性の入力信号２３０を適切に等化することが難しくなる。
【００５０】
次に、ＦＦＥブーストレベルの調整を適用した場合について述べる。
まず、上記第１の状態において、高周波帯域が強調された信号が入力信号２３０としてＦＦＥ２１１に入力されたものとする。前述したように調整器２２０は、ＦＦＥ２１１のＦＦＥブーストレベルを最小レベルから段階的に上げながら、その都度、ＤＦＥ２１２にて調整されるタップ１のＤＦＥタップ係数Ｃ１を読み込む。調整器２２０は、この動作を、タップ１のＤＦＥタップ係数Ｃ１が閾値ｎを超えなくなるまで繰り返す。この場合、ＦＦＥブーストレベルは、高周波帯域が強調された信号に適合する比較的低いレベルに設定される。
【００５１】
次に、上述の第２の状態において、高周波帯域が減衰された信号が入力信号２３０としてＦＦＥ２１１に入力されたものとする。この場合、ＦＦＥブーストレベルは、高周波帯域が減衰された信号に適合する比較的高いレベルに設定される。
【００５２】
このように本実施形態においては、入力信号の高周波帯域の減衰度合いに応じて、ＦＦＥ２１１のＦＦＥブーストレベルが適切に設定される。つまり本実施形態においては、ホスト１２から送出されるデータ信号の特性、或いはストレージインタフェース１３の伝送ライン長もしくは伝送ラインの特性に応じて、ストレージ装置１１の受信側に配置される信号等化器２１０内のＦＦＥ２１１のＦＦＥパラメータを適切に調整することができる。これにより、ＦＦＥ２１１によって出力されてＤＦＥ２１２に入力される信号２３１の高周波帯域での振幅減衰量のばらつきを抑えることができ、多種多様な特性の入力信号を適切に等化できる。
【００５３】
以上説明した少なくとも１つの実施形態によれば、入力信号の所定の周波数帯域での減衰度合いに適合するように等化器の周波数帯域補償レベルを調整できるストレージ装置、電子機器及び周波数帯域補償レベル調整方法を提供することができる。
【００５４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５５】
１１…ストレージ装置、１２…ホスト、１３…ストレージインタフェース、１１１…記憶媒体、１１２…リード／ライトコントローラ、１１３…インタフェースコントローラ、２１０…信号等化器、２１１…フィードフォワード等化器（ＦＦＥ、第１の等化器）、２１１ａ…パラメータレジスタ、２１２…判定フィードバック等化器（ＤＦＥ、第２の等化器）、２１２ａ…ＤＦＥタップ係数モニタ、２１２ｂ…ＤＦＥタップ係数レジスタ、２２０…調整器。
【特許請求の範囲】
【請求項１】
ホストによってストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する第１の等化器と、
前記周波数帯域が補償された第２の信号を判定フィードバック補償により等化する第２の等化器と、
前記第２の等化器による判定フィードバック補償の状態に応じて前記第１の等化器の前記周波数帯域補償のレベルを調整する調整手段と
を具備するストレージ装置。
【請求項２】
前記第２の等化器は、複数のタップを備え、前記複数のタップそれぞれのタップ係数を前記判定フィードバック補償により調整する判定フィードバック等化器であり、
前記調整手段は、前記複数のタップのうちの所定のタップの前記調整されたタップ係数を前記判定フィードバック補償の状態として用いる
請求項１記載のストレージ装置。
【請求項３】
前記第１の等化器はフィードフォワード等化器であり、
前記周波数帯域補償のレベルが、前記入力信号の高周波帯域をブーストするレベルを表すブーストレベルである
請求項２記載のストレージ装置。
【請求項４】
前記調整手段は、
前記所定のタップの前記調整されたタップ係数を読み込むタップ係数読み込み手段と、
前記読み込まれたタップ係数に基づいて、前記第２の信号の前記高周波帯域における振幅の減衰度合いを判定する判定手段と、
前記判定された減衰度合いに基づいて前記ブーストレベルを変更するブーストレベル変更手段と
を備えている請求項３記載のストレージ装置。
【請求項５】
前記判定手段は、前記読み込まれたタップ係数が予め定められた閾値を超えている場合、前記減衰度合いが大きいと判定し、
前記ブーストレベル変更手段は、前記減衰度合いが大きいと判定された場合、前記ブーストレベルを上げる
請求項４記載のストレージ装置。
【請求項６】
前記タップ係数読み込み手段は、前記ブーストレベルが上げられる都度、前記判定フィードバック補償により調整された最新のタップ係数を読み込み、
前記判定手段は、前記読み込まれたタップ係数が前記閾値を超えなくなった場合、前記減衰度合いが適切であると判定し、
前記ブーストレベル変更手段は、前記減衰度合いが適切であると判定された場合、前記第１の等化器における少なくとも前記ブーストレベルの設定及び前記第２の等化器における少なくとも前記所定のタップのタップ係数の設定を最新の状態に保持させる
請求項５記載のストレージ装置。
【請求項７】
前記ブーストレベル変更手段は、前記ブーストレベルの調整が開始される際に、前記ブーストレベルを最低レベルに設定する請求項６記載のストレージ装置。
【請求項８】
ストレージ装置と、
前記ストレージ装置とストレージインタフェースを介して接続されるホストとを具備し、
前記ストレージ装置は、
前記ホストによって前記ストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する第１の等化器と、
前記周波数帯域が補償された第２の信号を判定フィードバック補償により等化する第２の等化器と、
前記第２の等化器による判定フィードバック補償の状態に応じて前記第１の等化器の前記周波数帯域補償のレベルを調整する調整手段とを備える
電子機器。
【請求項９】
ホストによってストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する第１の等化器と、前記周波数帯域が補償された第２の信号を判定フィードバック補償により等化する第２の等化器とを備えたストレージ装置における周波数帯域補償レベル調整方法であって、
前記第２の等化器による判定フィードバック補償の状態に応じて前記第１の等化器の前記周波数帯域補償のレベルを調整する周波数帯域補償レベル調整方法。
【請求項１】
ホストによってストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する第１の等化器と、
前記周波数帯域が補償された第２の信号を判定フィードバック補償により等化する第２の等化器と、
前記第２の等化器による判定フィードバック補償の状態に応じて前記第１の等化器の前記周波数帯域補償のレベルを調整する調整手段と
を具備するストレージ装置。
【請求項２】
前記第２の等化器は、複数のタップを備え、前記複数のタップそれぞれのタップ係数を前記判定フィードバック補償により調整する判定フィードバック等化器であり、
前記調整手段は、前記複数のタップのうちの所定のタップの前記調整されたタップ係数を前記判定フィードバック補償の状態として用いる
請求項１記載のストレージ装置。
【請求項３】
前記第１の等化器はフィードフォワード等化器であり、
前記周波数帯域補償のレベルが、前記入力信号の高周波帯域をブーストするレベルを表すブーストレベルである
請求項２記載のストレージ装置。
【請求項４】
前記調整手段は、
前記所定のタップの前記調整されたタップ係数を読み込むタップ係数読み込み手段と、
前記読み込まれたタップ係数に基づいて、前記第２の信号の前記高周波帯域における振幅の減衰度合いを判定する判定手段と、
前記判定された減衰度合いに基づいて前記ブーストレベルを変更するブーストレベル変更手段と
を備えている請求項３記載のストレージ装置。
【請求項５】
前記判定手段は、前記読み込まれたタップ係数が予め定められた閾値を超えている場合、前記減衰度合いが大きいと判定し、
前記ブーストレベル変更手段は、前記減衰度合いが大きいと判定された場合、前記ブーストレベルを上げる
請求項４記載のストレージ装置。
【請求項６】
前記タップ係数読み込み手段は、前記ブーストレベルが上げられる都度、前記判定フィードバック補償により調整された最新のタップ係数を読み込み、
前記判定手段は、前記読み込まれたタップ係数が前記閾値を超えなくなった場合、前記減衰度合いが適切であると判定し、
前記ブーストレベル変更手段は、前記減衰度合いが適切であると判定された場合、前記第１の等化器における少なくとも前記ブーストレベルの設定及び前記第２の等化器における少なくとも前記所定のタップのタップ係数の設定を最新の状態に保持させる
請求項５記載のストレージ装置。
【請求項７】
前記ブーストレベル変更手段は、前記ブーストレベルの調整が開始される際に、前記ブーストレベルを最低レベルに設定する請求項６記載のストレージ装置。
【請求項８】
ストレージ装置と、
前記ストレージ装置とストレージインタフェースを介して接続されるホストとを具備し、
前記ストレージ装置は、
前記ホストによって前記ストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する第１の等化器と、
前記周波数帯域が補償された第２の信号を判定フィードバック補償により等化する第２の等化器と、
前記第２の等化器による判定フィードバック補償の状態に応じて前記第１の等化器の前記周波数帯域補償のレベルを調整する調整手段とを備える
電子機器。
【請求項９】
ホストによってストレージインタフェースを介して転送された第１の信号の所定の周波数帯域を補償した第２の信号を出力する第１の等化器と、前記周波数帯域が補償された第２の信号を判定フィードバック補償により等化する第２の等化器とを備えたストレージ装置における周波数帯域補償レベル調整方法であって、
前記第２の等化器による判定フィードバック補償の状態に応じて前記第１の等化器の前記周波数帯域補償のレベルを調整する周波数帯域補償レベル調整方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−１９１５０９（Ｐ２０１２−１９１５０９Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５４４７７（Ｐ２０１１−５４４７７）
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]