チップキャパシタの製造方法
【課題】チップキャパシタの製造方法に関する。
【解決手段】セラミック粉末とポリマーが混合された複合材からなる誘電体層と、上記誘電体層の両面のそれぞれに一定の間隔で形成された第１及び第２内部電極とを有するキャパシタ積層体を備える段階と、このキャパシタ積層体の両面に絶縁性物質からなるカバー層を形成する段階と、この第１及び第２内部電極がそれぞれ露出されるように、このカバー層が形成されたこのキャパシタ積層体に、少なくとも一対の第１及び第２貫通口部を形成する段階と、この第１及び第２貫通口部に、この第１及び第２内部電極にそれぞれ連結されたメッキ層を形成する段階と、この第１及び第２貫通口部に形成されたメッキ層がそれぞれ第１及び第２外部端子に提供されるように、この第１及び第２貫通口部の位置に従ってチップ単位で切断する段階とを含む、チップキャパシタの製造方法を提供する。
【解決手段】セラミック粉末とポリマーが混合された複合材からなる誘電体層と、上記誘電体層の両面のそれぞれに一定の間隔で形成された第１及び第２内部電極とを有するキャパシタ積層体を備える段階と、このキャパシタ積層体の両面に絶縁性物質からなるカバー層を形成する段階と、この第１及び第２内部電極がそれぞれ露出されるように、このカバー層が形成されたこのキャパシタ積層体に、少なくとも一対の第１及び第２貫通口部を形成する段階と、この第１及び第２貫通口部に、この第１及び第２内部電極にそれぞれ連結されたメッキ層を形成する段階と、この第１及び第２貫通口部に形成されたメッキ層がそれぞれ第１及び第２外部端子に提供されるように、この第１及び第２貫通口部の位置に従ってチップ単位で切断する段階とを含む、チップキャパシタの製造方法を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップキャパシタの製造方法に関し、特に、セラミック粉末とポリマーの複合材を誘電体層として使用する高周波用チップキャパシタの製造方法に関する。
【背景技術】
【０００２】
電子機器の高速化と大容量化に伴って、印刷回路基板の線路に沿って伝送される信号の周波数が高まりつつあり、高い周波数の信号を反射等の損失なく伝送するためには入力端と出力端のインピーダンスをマッチングすることが非常に重要である。
【０００３】
動作周波数が高周波化、特にＧＨｚ化することによって、信号線と接地の間で信号のほぼ全てのエネルギー成分が交流フィールドの形態を成し、信号線と接地の間の絶縁材料の高さや誘電率が正確に一定になれば、インピーダンスの差異による信号の反射等の損失を最小化することができ、さらに信号の完全性を確保することができる。
【０００４】
このような高周波信号をうまく伝送するために使用されるキャパシタ（以下、“高周波用キャパシタ”という）としては、主に静電容量が小さく損失の値も少ないキャパシタが使用される。
【０００５】
また、温度の変化による静電容量の変化が小さいことが周波数の選択性が非常に安定するといえる。積層型チップキャパシタ（ＭＬＣＣ）のうちＣＯＧ型キャパシタがこのような特性を有する。しかし、使用周波数が高いほど損失が小さいキャパシタに対する要求が増え、これを満足させるためにＭＬＣＣの内部電極をニッケル（Ｎｉ）から銅（Ｃｕ）に替えて金属の電気伝導度の上昇による損失を減らすことができる。
【０００６】
このような銅の内部電極を有するＭＬＣＣは、低損失を達成することには有益であるが、キャパシタの製造時に焼成温度が低くなるため、適切な誘電体の組成を選択する際に困難であることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の従来技術の問題を解決するためのもので、その目的は工程が単純化され製造費用を節減させつつ、既存のセラミック材質のＭＬＣＣに代替することができる、低い損失値を有することができる新しい形態のチップキャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の技術的課題を達成するために、本発明の一側面では、セラミック粉末とポリマーが混合された複合材からなる誘電体層と上記誘電体層の両面のそれぞれに一定の間隔で形成された第１及び第２内部電極とを有するキャパシタ積層体を備える段階と、上記キャパシタ積層体の両面に絶縁性物質からなるカバー層を形成する段階と、上記第１及び第２内部電極がそれぞれ露出されるように、上記カバー層が形成された上記キャパシタ積層体に少なくとも一対の第１及び第２貫通口部を形成する段階と、上記第１及び第２貫通口部に、上記第１及び第２内部電極にそれぞれ連結されたメッキ層を形成する段階と、上記第１及び第２貫通口部に形成されたメッキ層がそれぞれ第１及び第２外部端子として提供されるように、上記第１及び第２貫通口部の位置に沿ってチップ単位で切断する段階とを含む、チップキャパシタの製造方法を提供する。
【０００９】
他の側面において、上記キャパシタ積層体の誘電体層と第１及び第２内部電極のそれぞれは複数であり、複数の第１及び第２内部電極は一誘電体層を介して交互に積層されたものとすることができる。
【００１０】
上記カバー層の絶縁性物質は、上記誘電体層と同一のセラミック粉末とポリマーが混合された複合材とすることができる。好ましくは、上記カバー層はその外部面に形成された金属層を含み、上記メッキ層を形成する段階の後に、上記貫通口部に形成されたメッキ層が電気的に分離されるように上記金属層を選択的に除去する段階をさらに含むことができる。
【００１１】
上記貫通口部は、必要な外部端子の形態によってスロット形状またはホール形状等の多様な形状で形成することができる。好ましくは、上記第１及び第２内部電極は銅（Ｃｕ）である。
【００１２】
好ましくは、上記セラミック粉末は、（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）であり、上記ポリマーは液晶ポリマー（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐｏｌｙｍｅｒ、 ＬＣＰ）である。
【００１３】
この場合、上記複合材は、１ＭＨｚ測定周波数で誘電率の温度変化率が３００ｐｐｍ／℃以下であり、誘電正接が０．００５以下であることができる。好ましい複合材の混合比率としては、上記液晶ポリマーは６０ｖｏｌ％〜９０ｖｏｌ％であり、上記セラミックは１０ｖｏｌ％〜４０ｖｏｌ％である。
【発明の効果】
【００１４】
本発明によると、セラミック粉末とポリマーの複合材を利用して誘電体層を形成し、これをＭＬＣＣの構造と類似に製造することによって工程を単純化し製造費用を大きく節減することができるだけでなく、適切な複合材の選択で低い損失値を有することができる高周波用チップキャパシタを提供することができる。特に、既存のセラミック材質のＭＬＣＣのような焼成が要求されないため、内部電極を電気伝導度の優れた銅を形成することができるため、損失特性を大きく改善することができる。
【図面の簡単な説明】
【００１５】
【図１】図１（ａ）乃至（ｅ）は、本発明の一実施例によるチップキャパシタの製造方法を説明するための工程断面図である。
【図２】図２（ａ）及び（ｂ）は、本発明の一実施例による方法で製造されたチップキャパシタを示す側断面図及び概略斜視図である。
【図３】図３は、本発明の他の実施例による方法で製造されたチップキャパシタを示す概略斜視図である。
【図４】図４は、本発明において好ましく採用される誘電体とポリマー（ＬＣＰ）の複合材に対する温度による誘電率の変化特性を示す。
【発明を実施するための形態】
【００１６】
以下、添付の図面を参照して本発明をより詳細に説明する。
【００１７】
図１（ａ）乃至図１（ｅ）は、本発明の一実施例によるチップキャパシタの製造方法を説明するための工程断面図である。
【００１８】
図１（ａ）に図示されたように、誘電体層１１とその誘電体層１１の両面のそれぞれに一定の間隔で形成された第１及び第２内部電極１２ａ、１２ｂを有するキャパシタ積層体１０Ａを備える。
【００１９】
本発明に使用される誘電体層１１は、セラミック粉末とポリマーが混合された複合材からなる。セラミック／ポリマー複合材は、相対的に誘電率が低いが、高周波用キャパシタは高い誘電率が要求されず、損失特性を満たせば有益に利用されることができる。
【００２０】
好ましくは、上記セラミック粉末は、（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）であり、上記ポリマーは高耐熱の熱可塑性樹脂である液晶ポリマーである。この場合、上記複合材は、１ＭＨｚ測定周波数で誘電率の温度変化率が３００ｐｐｍ／℃以下であり、誘電正接が０．００５以下であることができる。好ましい複合材の混合比率として、上記液晶ポリマーは６０ｖｏｌ％〜９０ｖｏｌ％で、上記セラミックは１０ｖｏｌ％〜４０ｖｏｌ％であることができる。
【００２１】
上記第１及び第２内部電極１２ａ、１２ｂは、誘電体層１１を介して重畳する領域を有するように配列される。このような重畳した領域は、キャパシタの容量を定義する活性化領域として提供される。また、図示されたように交互に配置して後続の外部端子の形成工程を容易にすることができる。
【００２２】
本発明に使用されるセラミック／ポリマー複合材は、既存のセラミックであるＭＬＣＣの製造工程とは異なり高温の焼成工程が要求されないため、電気伝導度に優れた銅を内部電極１２ａ、１２ｂに使用することができる。
【００２３】
続いて、図１（ｂ）に図示されたように、上記キャパシタ積層体１０Ａの両面に絶縁性物質からなるカバー層１３ａ、１３ｂを形成する。
【００２４】
本工程において形成されるカバー層１３ａ、１３ｂの外部面には、金属層１４ａ、１４ｂが形成された形態とすることができる。上記金属層１４ａ、１４ｂは、最外郭に位置して外部端子を形成するためのメッキ工程を実現することができるという長所を提供する。
【００２５】
上記カバー層１３ａ、１３ｂの絶縁性物質は、これに限定されないが、上記誘電体層１１と同一のセラミック粉末とポリマーが混合された複合材とすることができる。上記カバー層１３ａ、１３ｂの形成工程は、ｖ−プレス工程を利用して容易に行うことができる。
【００２６】
次に、図１（ｃ）に図示されたように、上記カバー層１３ａ、１３ｂが形成された上記キャパシタ積層体１０Ｂに外部端子を形成するための少なくとも一対の第１及び第２貫通口部Ｈを形成する。
【００２７】
本工程において形成される第１及び第２貫通口部Ｈは、それぞれ上記第１及び第２内部電極１２ａ、１２ｂがそれぞれ露出されるように形成される。上記第１及び第２貫通口部Ｈは、必要な外部端子の形態に従ってスロット形状またはホール形状等の多様な形状に形成することができる。上記第１及び第２貫通口部Ｈが形成される領域は、最終チップキャパシタにおいて対向する両側面として提供される。
【００２８】
図２（ｂ）に図示されたチップキャパシタ１０は、ひとつのスロット形状の貫通口部を形成し、外部端子１６ａ、１６ｂを形成した形態で、図３に図示されたチップキャパシタ４０は、両側面に該当する領域にそれぞれ２つのホール形状の貫通口部を形成して外部端子４６ａ、４６ｂを形成した形態と理解することができる。
【００２９】
続いて、図１（ｄ）に図示されたように、上記第１及び第２貫通口部Ｈに上記第１及び第２内部電極１２ａ、１２ｂにそれぞれ連結されたメッキ層１５を形成する。
【００３０】
上記第１貫通口部Ｈに形成されるメッキ層１５は、上記第１内部電極１２ａと連結されて上記第２内部電極１２ｂとは絶縁され、上記第２貫通口部Ｈに形成されるメッキ層１５は、上記第２内部電極１２ｂと連結されながら上記第１内部電極１２ａとは絶縁される。
【００３１】
このようなメッキ工程は先に説明したように、最外郭に位置するカバー層１３ａ、１３ｂ上に形成された金属層１４ａ、１４ｂを利用して容易に行うことができる。
【００３２】
次に、図１（ｅ）に図示されたように、上記第１及び第２貫通口部Ｈに形成されたメッキ層１５が互いに電気的に分離されるように上記金属層１４ａ、１４ｂを選択的に除去する。
【００３３】
続いて、上記結果物を上記第１及び第２貫通口部Ｈに沿ってチップ単位で切断する。先に説明したように、第１及び第２貫通口部Ｈに形成されたメッキ層１５が残留している金属層１４ａ、１４ｂと共にそれぞれ第１及び第２外部端子１６ａ、１６ｂとして提供される。
【００３４】
このように、個別チップ単位で切断された形態のチップキャパシタは、図２（ａ）及び図２（ｂ）に図示されている。図２（ａ）に図示されたように、誘電体層１１を介して第１及び第２内部電極１２ａ、１２ｂが配置され、上記第１及び第２内部電極１２ａ、１２ｂはそれぞれ第１及び第２外部端子１６ａ、１６ｂに連結された形態で従来のＭＬＣＣと構造的に類似したチップキャパシタを提供することができる。
【００３５】
図３は、本発明の他の実施例による方法で製造されたチップキャパシタを示す概略斜視図である。
【００３６】
図３に図示されたチップキャパシタ４０も図１（ａ）乃至図１（ｅ）と類似した工程で製造された形態であると理解することができる。図１（ｃ）の貫通口部をホール形状で各側面に２つずつ形成した形態である。各貫通口部に形成されたメッキ層４５は、本体の上下面に形成された金属層４４ａ、４４ｂと共に外部端子４６ａ、４６ｂとして提供される。
【００３７】
本実施形態において、上記キャパシタ積層体は、ひとつの誘電体層を有し、第１及び第２内部電極も単一のレベルでのみ提供される形態で例示されているが、上記キャパシタ積層体の誘電体層は複数であり、それによって第１及び第２内部電極は複数のレベルで提供されることができる。すなわち、複数の第１及び第２内部電極が一誘電体層を介して交互に積層された形態で提供されることができ、これは本発明の範囲に属すといえる。
【００３８】
本発明の製造方法によって製造されるチップキャパシタは、高周波用キャパシタとして非常に有用に使用することができる。誘電体層にセラミック／ポリマーの複合材を使用することによって高温焼成工程が要求されないため、内部電極には電気伝導度に優れた銅を使用することができ、品質係数を高めることができる。さらに、より優れた高周波用キャパシタを製造するために、本発明はセラミック／ポリマーの複合材の好ましい組成条件を提供する。
【００３９】
上記セラミック粉末には、低い損失特性を有し温度による誘電率の変化が少ないＢＳＴ系セラミックフィラー、すなわち（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）セラミックフィラーを使用することが好ましい。上記ポリマーには、高耐熱の熱可塑性樹脂である液晶ポリマーを使用することが好ましい。このような液晶ポリマーとしては芳香族液晶ポリエステルがある。
【実施例】
【００４０】
芳香族液晶ポリエステルにＢＳＴ系セラミックフィラーを分散させ、誘電体層を製造した。より具体的に、セラミックフィラーとしてはｘ（Ｓｒのモル比）が０．１、０．２、０．３、０．４及び０．５である（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）を使用し、セラミックフィラーの体積比は、３０％、５０％条件で幾つかのサンプルを製造した。
【００４１】
先ず、各サンプルの誘電率及びＱ値を測定し、下の表１に表し、温度による誘電率変化率を測定して図４のグラフに表した。
【００４２】
【表１】
【００４３】
表１に表したように、全てのサンプルが全体的に優れたＱ値を示し、セラミックフィラーの体積比に従って誘電率が高まる傾向を示す。従って、誘電率の低い高周波用チップキャパシタとしては上記液晶ポリマーは６０ｖｏｌ％〜９０ｖｏｌ％で、上記セラミックは１０ｖｏｌ％〜４０ｖｏｌ％であることが好ましい。
【００４４】
また、図４のグラフに示されたように、上記サンプルは１ＭＨｚ測定周波数で誘電率の温度変化率が３００ｐｐｍ／℃以下の範囲で示され、また、誘電正接が０．００５以下である優れた高周波用キャパシタのための誘電体層を得たということを確認することができた。
【００４５】
このように、本発明は、上述した実施形態及び添付の図面により限定されるものではなく、添付の請求範囲により限定し、請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形及び変更が可能ということは、当技術分野の通常の知識を有する者には自明である。
【技術分野】
【０００１】
本発明は、チップキャパシタの製造方法に関し、特に、セラミック粉末とポリマーの複合材を誘電体層として使用する高周波用チップキャパシタの製造方法に関する。
【背景技術】
【０００２】
電子機器の高速化と大容量化に伴って、印刷回路基板の線路に沿って伝送される信号の周波数が高まりつつあり、高い周波数の信号を反射等の損失なく伝送するためには入力端と出力端のインピーダンスをマッチングすることが非常に重要である。
【０００３】
動作周波数が高周波化、特にＧＨｚ化することによって、信号線と接地の間で信号のほぼ全てのエネルギー成分が交流フィールドの形態を成し、信号線と接地の間の絶縁材料の高さや誘電率が正確に一定になれば、インピーダンスの差異による信号の反射等の損失を最小化することができ、さらに信号の完全性を確保することができる。
【０００４】
このような高周波信号をうまく伝送するために使用されるキャパシタ（以下、“高周波用キャパシタ”という）としては、主に静電容量が小さく損失の値も少ないキャパシタが使用される。
【０００５】
また、温度の変化による静電容量の変化が小さいことが周波数の選択性が非常に安定するといえる。積層型チップキャパシタ（ＭＬＣＣ）のうちＣＯＧ型キャパシタがこのような特性を有する。しかし、使用周波数が高いほど損失が小さいキャパシタに対する要求が増え、これを満足させるためにＭＬＣＣの内部電極をニッケル（Ｎｉ）から銅（Ｃｕ）に替えて金属の電気伝導度の上昇による損失を減らすことができる。
【０００６】
このような銅の内部電極を有するＭＬＣＣは、低損失を達成することには有益であるが、キャパシタの製造時に焼成温度が低くなるため、適切な誘電体の組成を選択する際に困難であることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の従来技術の問題を解決するためのもので、その目的は工程が単純化され製造費用を節減させつつ、既存のセラミック材質のＭＬＣＣに代替することができる、低い損失値を有することができる新しい形態のチップキャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の技術的課題を達成するために、本発明の一側面では、セラミック粉末とポリマーが混合された複合材からなる誘電体層と上記誘電体層の両面のそれぞれに一定の間隔で形成された第１及び第２内部電極とを有するキャパシタ積層体を備える段階と、上記キャパシタ積層体の両面に絶縁性物質からなるカバー層を形成する段階と、上記第１及び第２内部電極がそれぞれ露出されるように、上記カバー層が形成された上記キャパシタ積層体に少なくとも一対の第１及び第２貫通口部を形成する段階と、上記第１及び第２貫通口部に、上記第１及び第２内部電極にそれぞれ連結されたメッキ層を形成する段階と、上記第１及び第２貫通口部に形成されたメッキ層がそれぞれ第１及び第２外部端子として提供されるように、上記第１及び第２貫通口部の位置に沿ってチップ単位で切断する段階とを含む、チップキャパシタの製造方法を提供する。
【０００９】
他の側面において、上記キャパシタ積層体の誘電体層と第１及び第２内部電極のそれぞれは複数であり、複数の第１及び第２内部電極は一誘電体層を介して交互に積層されたものとすることができる。
【００１０】
上記カバー層の絶縁性物質は、上記誘電体層と同一のセラミック粉末とポリマーが混合された複合材とすることができる。好ましくは、上記カバー層はその外部面に形成された金属層を含み、上記メッキ層を形成する段階の後に、上記貫通口部に形成されたメッキ層が電気的に分離されるように上記金属層を選択的に除去する段階をさらに含むことができる。
【００１１】
上記貫通口部は、必要な外部端子の形態によってスロット形状またはホール形状等の多様な形状で形成することができる。好ましくは、上記第１及び第２内部電極は銅（Ｃｕ）である。
【００１２】
好ましくは、上記セラミック粉末は、（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）であり、上記ポリマーは液晶ポリマー（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐｏｌｙｍｅｒ、 ＬＣＰ）である。
【００１３】
この場合、上記複合材は、１ＭＨｚ測定周波数で誘電率の温度変化率が３００ｐｐｍ／℃以下であり、誘電正接が０．００５以下であることができる。好ましい複合材の混合比率としては、上記液晶ポリマーは６０ｖｏｌ％〜９０ｖｏｌ％であり、上記セラミックは１０ｖｏｌ％〜４０ｖｏｌ％である。
【発明の効果】
【００１４】
本発明によると、セラミック粉末とポリマーの複合材を利用して誘電体層を形成し、これをＭＬＣＣの構造と類似に製造することによって工程を単純化し製造費用を大きく節減することができるだけでなく、適切な複合材の選択で低い損失値を有することができる高周波用チップキャパシタを提供することができる。特に、既存のセラミック材質のＭＬＣＣのような焼成が要求されないため、内部電極を電気伝導度の優れた銅を形成することができるため、損失特性を大きく改善することができる。
【図面の簡単な説明】
【００１５】
【図１】図１（ａ）乃至（ｅ）は、本発明の一実施例によるチップキャパシタの製造方法を説明するための工程断面図である。
【図２】図２（ａ）及び（ｂ）は、本発明の一実施例による方法で製造されたチップキャパシタを示す側断面図及び概略斜視図である。
【図３】図３は、本発明の他の実施例による方法で製造されたチップキャパシタを示す概略斜視図である。
【図４】図４は、本発明において好ましく採用される誘電体とポリマー（ＬＣＰ）の複合材に対する温度による誘電率の変化特性を示す。
【発明を実施するための形態】
【００１６】
以下、添付の図面を参照して本発明をより詳細に説明する。
【００１７】
図１（ａ）乃至図１（ｅ）は、本発明の一実施例によるチップキャパシタの製造方法を説明するための工程断面図である。
【００１８】
図１（ａ）に図示されたように、誘電体層１１とその誘電体層１１の両面のそれぞれに一定の間隔で形成された第１及び第２内部電極１２ａ、１２ｂを有するキャパシタ積層体１０Ａを備える。
【００１９】
本発明に使用される誘電体層１１は、セラミック粉末とポリマーが混合された複合材からなる。セラミック／ポリマー複合材は、相対的に誘電率が低いが、高周波用キャパシタは高い誘電率が要求されず、損失特性を満たせば有益に利用されることができる。
【００２０】
好ましくは、上記セラミック粉末は、（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）であり、上記ポリマーは高耐熱の熱可塑性樹脂である液晶ポリマーである。この場合、上記複合材は、１ＭＨｚ測定周波数で誘電率の温度変化率が３００ｐｐｍ／℃以下であり、誘電正接が０．００５以下であることができる。好ましい複合材の混合比率として、上記液晶ポリマーは６０ｖｏｌ％〜９０ｖｏｌ％で、上記セラミックは１０ｖｏｌ％〜４０ｖｏｌ％であることができる。
【００２１】
上記第１及び第２内部電極１２ａ、１２ｂは、誘電体層１１を介して重畳する領域を有するように配列される。このような重畳した領域は、キャパシタの容量を定義する活性化領域として提供される。また、図示されたように交互に配置して後続の外部端子の形成工程を容易にすることができる。
【００２２】
本発明に使用されるセラミック／ポリマー複合材は、既存のセラミックであるＭＬＣＣの製造工程とは異なり高温の焼成工程が要求されないため、電気伝導度に優れた銅を内部電極１２ａ、１２ｂに使用することができる。
【００２３】
続いて、図１（ｂ）に図示されたように、上記キャパシタ積層体１０Ａの両面に絶縁性物質からなるカバー層１３ａ、１３ｂを形成する。
【００２４】
本工程において形成されるカバー層１３ａ、１３ｂの外部面には、金属層１４ａ、１４ｂが形成された形態とすることができる。上記金属層１４ａ、１４ｂは、最外郭に位置して外部端子を形成するためのメッキ工程を実現することができるという長所を提供する。
【００２５】
上記カバー層１３ａ、１３ｂの絶縁性物質は、これに限定されないが、上記誘電体層１１と同一のセラミック粉末とポリマーが混合された複合材とすることができる。上記カバー層１３ａ、１３ｂの形成工程は、ｖ−プレス工程を利用して容易に行うことができる。
【００２６】
次に、図１（ｃ）に図示されたように、上記カバー層１３ａ、１３ｂが形成された上記キャパシタ積層体１０Ｂに外部端子を形成するための少なくとも一対の第１及び第２貫通口部Ｈを形成する。
【００２７】
本工程において形成される第１及び第２貫通口部Ｈは、それぞれ上記第１及び第２内部電極１２ａ、１２ｂがそれぞれ露出されるように形成される。上記第１及び第２貫通口部Ｈは、必要な外部端子の形態に従ってスロット形状またはホール形状等の多様な形状に形成することができる。上記第１及び第２貫通口部Ｈが形成される領域は、最終チップキャパシタにおいて対向する両側面として提供される。
【００２８】
図２（ｂ）に図示されたチップキャパシタ１０は、ひとつのスロット形状の貫通口部を形成し、外部端子１６ａ、１６ｂを形成した形態で、図３に図示されたチップキャパシタ４０は、両側面に該当する領域にそれぞれ２つのホール形状の貫通口部を形成して外部端子４６ａ、４６ｂを形成した形態と理解することができる。
【００２９】
続いて、図１（ｄ）に図示されたように、上記第１及び第２貫通口部Ｈに上記第１及び第２内部電極１２ａ、１２ｂにそれぞれ連結されたメッキ層１５を形成する。
【００３０】
上記第１貫通口部Ｈに形成されるメッキ層１５は、上記第１内部電極１２ａと連結されて上記第２内部電極１２ｂとは絶縁され、上記第２貫通口部Ｈに形成されるメッキ層１５は、上記第２内部電極１２ｂと連結されながら上記第１内部電極１２ａとは絶縁される。
【００３１】
このようなメッキ工程は先に説明したように、最外郭に位置するカバー層１３ａ、１３ｂ上に形成された金属層１４ａ、１４ｂを利用して容易に行うことができる。
【００３２】
次に、図１（ｅ）に図示されたように、上記第１及び第２貫通口部Ｈに形成されたメッキ層１５が互いに電気的に分離されるように上記金属層１４ａ、１４ｂを選択的に除去する。
【００３３】
続いて、上記結果物を上記第１及び第２貫通口部Ｈに沿ってチップ単位で切断する。先に説明したように、第１及び第２貫通口部Ｈに形成されたメッキ層１５が残留している金属層１４ａ、１４ｂと共にそれぞれ第１及び第２外部端子１６ａ、１６ｂとして提供される。
【００３４】
このように、個別チップ単位で切断された形態のチップキャパシタは、図２（ａ）及び図２（ｂ）に図示されている。図２（ａ）に図示されたように、誘電体層１１を介して第１及び第２内部電極１２ａ、１２ｂが配置され、上記第１及び第２内部電極１２ａ、１２ｂはそれぞれ第１及び第２外部端子１６ａ、１６ｂに連結された形態で従来のＭＬＣＣと構造的に類似したチップキャパシタを提供することができる。
【００３５】
図３は、本発明の他の実施例による方法で製造されたチップキャパシタを示す概略斜視図である。
【００３６】
図３に図示されたチップキャパシタ４０も図１（ａ）乃至図１（ｅ）と類似した工程で製造された形態であると理解することができる。図１（ｃ）の貫通口部をホール形状で各側面に２つずつ形成した形態である。各貫通口部に形成されたメッキ層４５は、本体の上下面に形成された金属層４４ａ、４４ｂと共に外部端子４６ａ、４６ｂとして提供される。
【００３７】
本実施形態において、上記キャパシタ積層体は、ひとつの誘電体層を有し、第１及び第２内部電極も単一のレベルでのみ提供される形態で例示されているが、上記キャパシタ積層体の誘電体層は複数であり、それによって第１及び第２内部電極は複数のレベルで提供されることができる。すなわち、複数の第１及び第２内部電極が一誘電体層を介して交互に積層された形態で提供されることができ、これは本発明の範囲に属すといえる。
【００３８】
本発明の製造方法によって製造されるチップキャパシタは、高周波用キャパシタとして非常に有用に使用することができる。誘電体層にセラミック／ポリマーの複合材を使用することによって高温焼成工程が要求されないため、内部電極には電気伝導度に優れた銅を使用することができ、品質係数を高めることができる。さらに、より優れた高周波用キャパシタを製造するために、本発明はセラミック／ポリマーの複合材の好ましい組成条件を提供する。
【００３９】
上記セラミック粉末には、低い損失特性を有し温度による誘電率の変化が少ないＢＳＴ系セラミックフィラー、すなわち（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）セラミックフィラーを使用することが好ましい。上記ポリマーには、高耐熱の熱可塑性樹脂である液晶ポリマーを使用することが好ましい。このような液晶ポリマーとしては芳香族液晶ポリエステルがある。
【実施例】
【００４０】
芳香族液晶ポリエステルにＢＳＴ系セラミックフィラーを分散させ、誘電体層を製造した。より具体的に、セラミックフィラーとしてはｘ（Ｓｒのモル比）が０．１、０．２、０．３、０．４及び０．５である（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）を使用し、セラミックフィラーの体積比は、３０％、５０％条件で幾つかのサンプルを製造した。
【００４１】
先ず、各サンプルの誘電率及びＱ値を測定し、下の表１に表し、温度による誘電率変化率を測定して図４のグラフに表した。
【００４２】
【表１】
【００４３】
表１に表したように、全てのサンプルが全体的に優れたＱ値を示し、セラミックフィラーの体積比に従って誘電率が高まる傾向を示す。従って、誘電率の低い高周波用チップキャパシタとしては上記液晶ポリマーは６０ｖｏｌ％〜９０ｖｏｌ％で、上記セラミックは１０ｖｏｌ％〜４０ｖｏｌ％であることが好ましい。
【００４４】
また、図４のグラフに示されたように、上記サンプルは１ＭＨｚ測定周波数で誘電率の温度変化率が３００ｐｐｍ／℃以下の範囲で示され、また、誘電正接が０．００５以下である優れた高周波用キャパシタのための誘電体層を得たということを確認することができた。
【００４５】
このように、本発明は、上述した実施形態及び添付の図面により限定されるものではなく、添付の請求範囲により限定し、請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形及び変更が可能ということは、当技術分野の通常の知識を有する者には自明である。
【特許請求の範囲】
【請求項１】
セラミック粉末とポリマーが混合された複合材からなる誘電体層と、前記誘電体層の両面のそれぞれに一定の間隔で形成された第１及び第２内部電極とを有するキャパシタ積層体を備える段階と、
前記キャパシタ積層体の両面に絶縁性物質からなるカバー層を形成する段階と、
前記第１及び第２内部電極がそれぞれ露出されるように、前記カバー層が形成された前記キャパシタ積層体に少なくとも一対の第１及び第２貫通口部を形成する段階と、
前記第１及び第２貫通口部に、前記第１及び第２内部電極にそれぞれ連結されたメッキ層を形成する段階と、
前記第１及び第２貫通口部に形成されたメッキ層がそれぞれ第１及び第２外部端子として提供されるように、前記第１及び第２貫通口部の位置に沿ってチップ単位で切断する段階とを含む、チップキャパシタの製造方法。
【請求項２】
前記キャパシタ積層体の誘電体層と第１及び第２内部電極のそれぞれは複数であり、複数の第１及び第２内部電極は一誘電体層を介して交互に積層される、請求項１に記載のチップキャパシタの製造方法。
【請求項３】
前記カバー層は、その外部面に形成された金属層を含み、
前記メッキ層を形成する段階の後に、前記貫通口部に形成されたメッキ層が電気的に分離されるように前記金属層を選択的に除去する段階をさらに含む、請求項１または２に記載のチップキャパシタの製造方法。
【請求項４】
前記カバー層の絶縁性物質は、前記誘電体層と同一のセラミック粉末とポリマーが混合された複合材である、請求項１から３のいずれか１項に記載のチップキャパシタの製造方法。
【請求項５】
前記貫通口部は、スロット形状またはホール形状である、請求項１から４のいずれか１項に記載のチップキャパシタの製造方法。
【請求項６】
前記第１及び第２内部電極は、銅である、請求項１から５のいずれか１項に記載のチップキャパシタの製造方法。
【請求項７】
前記セラミック粉末は、（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）であり、前記ポリマーは液晶ポリマーである、請求項１から６のいずれか１項に記載のチップキャパシタの製造方法。
【請求項８】
前記複合材は、１ＭＨｚ測定周波数で誘電率の温度変化率が３００ｐｐｍ／℃以下であり、誘電正接が０．００５以下である、請求項７に記載のチップキャパシタの製造方法。
【請求項９】
前記液晶ポリマーは６０ｖｏｌ％〜９０ｖｏｌ％であり、前記セラミック粉末は１０ｖｏｌ％〜４０ｖｏｌ％である、請求項８に記載のチップキャパシタの製造方法。
【請求項１】
セラミック粉末とポリマーが混合された複合材からなる誘電体層と、前記誘電体層の両面のそれぞれに一定の間隔で形成された第１及び第２内部電極とを有するキャパシタ積層体を備える段階と、
前記キャパシタ積層体の両面に絶縁性物質からなるカバー層を形成する段階と、
前記第１及び第２内部電極がそれぞれ露出されるように、前記カバー層が形成された前記キャパシタ積層体に少なくとも一対の第１及び第２貫通口部を形成する段階と、
前記第１及び第２貫通口部に、前記第１及び第２内部電極にそれぞれ連結されたメッキ層を形成する段階と、
前記第１及び第２貫通口部に形成されたメッキ層がそれぞれ第１及び第２外部端子として提供されるように、前記第１及び第２貫通口部の位置に沿ってチップ単位で切断する段階とを含む、チップキャパシタの製造方法。
【請求項２】
前記キャパシタ積層体の誘電体層と第１及び第２内部電極のそれぞれは複数であり、複数の第１及び第２内部電極は一誘電体層を介して交互に積層される、請求項１に記載のチップキャパシタの製造方法。
【請求項３】
前記カバー層は、その外部面に形成された金属層を含み、
前記メッキ層を形成する段階の後に、前記貫通口部に形成されたメッキ層が電気的に分離されるように前記金属層を選択的に除去する段階をさらに含む、請求項１または２に記載のチップキャパシタの製造方法。
【請求項４】
前記カバー層の絶縁性物質は、前記誘電体層と同一のセラミック粉末とポリマーが混合された複合材である、請求項１から３のいずれか１項に記載のチップキャパシタの製造方法。
【請求項５】
前記貫通口部は、スロット形状またはホール形状である、請求項１から４のいずれか１項に記載のチップキャパシタの製造方法。
【請求項６】
前記第１及び第２内部電極は、銅である、請求項１から５のいずれか１項に記載のチップキャパシタの製造方法。
【請求項７】
前記セラミック粉末は、（１−ｘ）ＢａＴｉＯ３−ｘＳｒＴｉＯ３（０．１≦ｘ≦０．５）であり、前記ポリマーは液晶ポリマーである、請求項１から６のいずれか１項に記載のチップキャパシタの製造方法。
【請求項８】
前記複合材は、１ＭＨｚ測定周波数で誘電率の温度変化率が３００ｐｐｍ／℃以下であり、誘電正接が０．００５以下である、請求項７に記載のチップキャパシタの製造方法。
【請求項９】
前記液晶ポリマーは６０ｖｏｌ％〜９０ｖｏｌ％であり、前記セラミック粉末は１０ｖｏｌ％〜４０ｖｏｌ％である、請求項８に記載のチップキャパシタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−８０９１２（Ｐ２０１０−８０９１２Ａ）
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願番号】特願２００９−１０１１７４（Ｐ２００９−１０１１７４）
【出願日】平成２１年４月１７日（２００９．４．１７）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２２年４月８日（２０１０．４．８）
【国際特許分類】
【出願日】平成２１年４月１７日（２００９．４．１７）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]