チップスペーサ集積ＲＦＩＤタグ、製造方法及びシステム
チップパッケージは、チップパッケージ内のダイ表面におけるスペーサ構造として用意された無線周波数識別(RFID)タグを含む。発明方法はメモリ又は論理装置のような少なくとも１つのチップにRFIDスペーサ構造を組み込むことを含む。コンピュータシステムはチップパッケージ内にRFIDスペーサ構造を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本願実施例は一般にチップレベルのデバイスの集積化に関連する。
【背景技術】
【０００２】
ダイの分類及びダイの組立のような処理の途中で並びに出荷後にける製品の身元確認は、マイクロエレクトロニクス装置の小型化に起因して益々難しくなっている。スタックチップスケールパッケージ(SCSP: Stack Chip−Scale Packaging)は、相手先商標製品製造業者にとって及び他のエンドユーザにとって製品の識別性に欠ける。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本願実施例の課題は、製品識別の簡易化を図るチップスペーサ集積RFIDタグ、製造方法及びシステムを提供することである。
【課題を解決するための手段】
【０００４】
本願実施例が使用される手法を説明するため、該実施例の詳細な説明は、添付図面を参照しながら説明される。これらの図面は典型例を示すに過ぎず、必ずしも寸法を描いているわけではなく、従って本発明の範囲を限定するように考察されるべきでないことを理解すべきである。実施例は添付図面を通じて追加的な特徴や詳細事項と共に説明される。
【発明を実施するための最良の形態】
【０００５】
本願実施例は或るスペーサ構造における無線周波数識別タグ(RFID)を含む装置に関連し、そのスペーサ構造はICダイ近辺でチップレベルの寸法で用意される。実施例はスタックチップスケールパッケージ(SCSP)に関連し、SCSPは２つの重なったチップ間に挟まれたシリコン含有物のようなRFIDタグスペーサ構造を含む。実施例は、スペーサ構造におけるRFIDタグのダイ上実装及び基板実装(on-die and in-substrate deployment)の双方に関連する。実施例はICダイを備えたRFIDタグ等を組み立てる方法にも関連する。実施例はダイレベルのRFIDタグを組み込んだコンピュータシステムにも関連する。実施例は、RFIDタグを基板に実装したコンピュータシステムにも関連する。
【０００６】
以下の説明は、上位、下位、第１、第２等の用語を使用しており、これらは説明の便宜上使用されているに過ぎず、限定として解釈されるべきではない。ここで説明される装置又は製品の実施例は、様々な位置や向きで製造、使用又は出荷され得る。「ダイ(die)」及び「チップ」のような用語は、基礎的ワークピースである物理的対象物を一般的に指し、その物理的対象物は、様々なプロセス処理により所望の集積回路装置に変換される。ダイは通常的にはウェファから個別化されており、ウェハは、半導体材料から、非半導体材料から、又は半導体材料及び非半導体材料の組み合わせから形成されてもよい。ボードは、ダイの搭載基板として機能する樹脂含有ファイバグラス構造を有する。
【０００７】
参照番号が図面に付されており、同様な構造には同様な末尾番号が付与される。様々な実施例での構造を明確に表すため、本願に含まれている図面は、集積回路構造を示す図で表現されている。例えば顕微鏡写真のように、製造される構造の実際の外観は異なって現れるかもしれないが、それらは説明される実施例の本質的構造を依然として組み込んでいる。更に、図面は説明される実施例を理解するのに必要な構造を示している。当該技術分野で既知の他の構造は、図示の簡明化の観点から含まれてはいない。
【０００８】
図１は、２つのマイクロエレクトロニクスダイス間のスペーサ構造中にある一実施例おける無線周波数識別装置(RFID)タグの正面断面図を示す。パッケージ100はアクティブ面及び背面114を伴うダイ１ダイ110を含む。RFIDタグスペーサ116は、第１ダイ110のアクティブ面112上に設けられる。一実施例では、第１ダイ110は搭載基板118にワイヤ接続される。ワイヤ接続(ワイヤボンディング)は、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号120で示されている。一実施例では、搭載基板118は複数の電気バンプにより外界と電気的に通信し、電気バンプの１つが参照番号122で示されている。一実施例では、第１ダイ110は論理チップであり、例えばカリフォルニア州サンタクララのインテルコーポレーションにより製造されたプロセッサ等である。一実施例では、第１ダイ110はメモリチップである。一実施例では、第1ダイ110はディジタル信号プロセッサ(DSP)チップである。
【０００９】
一実施例では第２ダイ124がRFIDタグスペーサ116上に設けられている。この実施例では、第２ダイ124はアクティブ面126及び背面128を含む。RFIDタグスペーサ116は第２ダイ124の背面128に面して用意されている。一実施例では、第２ダイ124は搭載基板118にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号130で示されている。
【００１０】
一実施例では、第1ダイ110はプロセッサ等のような論理チップであり、第２ダイ124はフラッシュメモリのようなメモリチップである。一実施例では、第１ダイ110がメモリチップであり、第２ダイ124がプロセッサである。一実施例では、第１ダイ110は論理チップであり、第２ダイ124はDSPチップである。第１ダイ110及び第２ダイ124はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００１１】
図２は、一実施例によるアンテナ234と共にスペーサ構造116中のRFIDタグ232を示す平面図200である。図１のRFIDタグスペーサ構造116が、説明の便宜上使用されている。一実施例では、RFIDタグ232は１つのICチップであり、従来技術による集積RFIDタグを含む。従って、ディジタルメモリがRFID回路に含まれ、製品ロット番号、製造場所、ウェファIDその他の製品情報がディジタルメモリに含まれる。一実施例では、RFIDタグ232は、従来技術232によるRFID回路の一部をなす少なくとも１つの構成要素を含む。一実施例では、RFIDタグ232はICチップと少なくとも１つの構成要素を含み、その構成要素は従来技術によるRFID回路の一部をなす。アンテナ234は螺旋アンテナ(スパイラルアンテナ)として描かれており、RFIDタグ232に接続され、従来技術によるRFID送受信機を構成する。一実施例では、螺旋アンテナはヘリカルアンテナで置換されてもよい。
【００１２】
一実施例では、組み合わせに係るRFID送受信機232,234がスペーサ構造116内に用意され、スペーサ構造はフレキシブル基板のような有機材料でもよい。一実施例では、組み合わせに係るRFID送受信機232,234は、スペーサ構造116内に用意され、スペーサ構造は、二酸化シリコンのような非有機材料でもよい。一実施例では、組み合わせに係るRFID送受信機232,234はスペーサ116内に用意され、スペーサ構造は分散した多結晶シリコンのような非有機材料でもよい。構造116内に用意されたRFID送受信機232,234は、一体的に、RFIDタグスペーサ116のように以後言及される。
【００１３】
一実施例では、RFIDタグスペーサ116は、約0.5μm(マイクロメートル)乃至約100μmの範囲内の厚みを有する。一実施例では、RFIDタグスペーサ116は、約1μm乃至約60μmの範囲内の厚みを有する。一実施例では、RFIDタグスペーサ116は、約2μm乃至約20μmの範囲内の厚みを有する。
【００１４】
図１を再び参照するに、RFIDタグスペーサ116は、第１ダイ110にも第２ダイ124にも電気的に結合されていない。従ってRFIDタグスペーサ116はスタンドアローントランシーバであり、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００１５】
図３は、一実施例による２つのマイクロエレクトロニクスダイス間のRFIDスペーサの正面断面図を示す。パッケージ300は、アクティブ面312及び背面314を伴う第１ダイ310を含む。RFIDタグスペーサ316は第１ダイ310のアクティブ面312上に用意される。一実施例では、第１ダイ310は搭載基板318にワイヤ接続されている。ワイヤボンディングは少なくとも１つのワイヤと共に行われ、ワイヤの１つが参照番号320で示されている。一実施例では、搭載基板318は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号322で示されている。
【００１６】
一実施例では、第２ダイ324がRFIDタグスペーサ316上に設けられている。この実施例では、第２ダイ324はアクティブ面326及び背面328を含む。RFIDタグスペーサ316は第２ダイ324の背面328に面して用意されている。一実施例では、第２ダイ324は搭載基板318にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号330で示されている。
【００１７】
本実施例では、RFIDタグスペーサ316は、RFID接続ワイヤ322により第２ダイ324に電気的に結合されている。従って、RFIDタグスペーサ316は第２ダイ324から電力及び通信信号の双方を受信できる。一実施例では、RFIDタグスペーサ316の送受信機は、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００１８】
一実施例では、第１ダイ310はプロセッサのような論理チップであり、第２ダイ324はメモリチップである。一実施例では、第１ダイ310がメモリチップであり、第２ダイ324がプロセッサである。一実施例では、第１ダイ310は論理チップであり、第２ダイ324はDSPチップである。第１ダイ310及び第２ダイ324はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００１９】
図４は、一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。パッケージ400は、アクティブ面412及び背面414を伴う第１ダイ410を含む。RFIDタグスペーサ416は第１ダイ410のアクティブ面412上に用意される。一実施例では、第１ダイ410は搭載基板418にワイヤ接続されている。ワイヤボンディングは少なくとも１つのワイヤと共に行われ、ワイヤの１つが参照番号420で示されている。一実施例では、搭載基板418は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号422で示されている。
【００２０】
一実施例では、第２ダイ424がRFIDタグスペーサ416上に設けられている。この実施例では、第２ダイ424はアクティブ面426及び背面428を含む。RFIDタグスペーサ416は第２ダイ424の背面428に面して用意されている。一実施例では、第２ダイ424は搭載基板418にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号430で示されている。
【００２１】
本実施例では、RFIDタグスペーサ416は、RFID接続ワイヤ434により搭載基板418に電気的に結合されている。従って、RFIDタグスペーサ416は搭載基板418から電力及び通信信号の双方を受信できる。一実施例では、RFIDタグスペーサ416の送受信機は、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００２２】
一実施例では、第１ダイ410はプロセッサのような論理チップであり、第２ダイ424はメモリチップである。一実施例では、第１ダイ410がメモリチップであり、第２ダイ424がプロセッサである。一実施例では、第１ダイ410は論理チップであり、第２ダイ424はDSPチップである。第１ダイ410及び第２ダイ424はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００２３】
図５は、一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。パッケージ500は、アクティブ面512及び背面514を伴う第１ダイ510を含む。RFIDタグスペーサ516は第１ダイ510のアクティブ面512上に用意される。一実施例では、第１ダイ510は搭載基板518にワイヤ接続されている。ワイヤボンディングは少なくとも１つのワイヤと共に行われ、ワイヤの１つが参照番号520で示されている。一実施例では、搭載基板518は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号522で示されている。
【００２４】
一実施例では、第２ダイ524がRFIDタグスペーサ516上に設けられている。この実施例では、第２ダイ524はアクティブ面526及び背面528を含む。RFIDタグスペーサ516は第２ダイ524の背面528に面して用意されている。一実施例では、第２ダイ524は搭載基板518にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号530で示されている。
【００２５】
本実施例では、RFIDタグスペーサ516は、RFID接続ワイヤ536により第１ダイ510のアクティブ面512に電気的に結合されている。従って、RFIDタグスペーサ516は第１ダイ510から電力及び通信信号の双方を受信できる。一実施例では、RFIDタグスペーサ516の送受信機は、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００２６】
一実施例では、第１ダイ510はプロセッサのような論理チップであり、第２ダイ524はメモリチップである。一実施例では、第１ダイ510がメモリチップであり、第２ダイ524がプロセッサである。一実施例では、第１ダイ510は論理チップであり、第２ダイ524はDSPチップである。第１ダイ510及び第２ダイ524はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００２７】
図６は、搭載基板と共に集積された一実施例によるRFIDタグスペーサの正面断面図を示す。パッケージ600は、アクティブ面612及び背面614を伴う第１ダイ610を含む。RFIDタグスペーサ616は搭載基板618上に集積されている。従ってRFIDタグスペーサ616は第１ダイ610の背面614に面して設けられている。一実施例では、第１ダイ610は搭載基板618にワイヤ接続されている。ワイヤボンディングは少なくとも１つのワイヤと共に行われ、ワイヤの１つが参照番号620で示されている。一実施例では、搭載基板618は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号622で示されている。
【００２８】
一実施例では、第２ダイ624は接着剤638により第１ダイ610上に設けられている。この実施例では、第２ダイ624はアクティブ面626及び背面628を含む。一実施例では、第２ダイ624は搭載基板618にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号630で示されている。
【００２９】
本実施例では、RFIDタグスペーサ616は、第１ダイ610にも第２ダイ624にも電気的に結合されていない。従って、RFIDタグスペーサ616はスタンドアローン送受信機であり、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００３０】
一実施例では、第１ダイ610はプロセッサのような論理チップであり、第２ダイ624はメモリチップである。一実施例では、第１ダイ610がメモリチップであり、第２ダイ624がプロセッサである。一実施例では、第１ダイ610は論理チップであり、第２ダイ624はDSPチップである。第１ダイ610及び第２ダイ624はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００３１】
図７は、フリップチップ及びワイヤボンドチップ間の一実施例によるRFIDタグスペーサの正面断面図を示す。パッケージ700は、アクティブ面712及び背面714を伴う第１ダイ710を含む。RFIDタグスペーサ716は第１ダイ710のアクティブ面712上に用意される。一実施例では、第１ダイ710は搭載基板718にワイヤ接続されるフリップチップである。フリップチップボンディングは少なくとも１つの電気バンプと共に行われ、電気バンプの１つが参照番号720で示されている。一実施例では、搭載基板718は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号722で示されている。一実施例では、第１ダイ710は論理チップである。別の実施例では第１ダイ710はメモリチップである。一実施例では第１ダイ710はDSPチップである。
【００３２】
一実施例では、第２ダイ724がRFIDタグスペーサ716上に設けられている。この実施例では、第２ダイ724はアクティブ面726及び背面728を含む。RFIDタグスペーサ716は第２ダイ724の背面728に面して用意されている。一実施例では、第２ダイ724は搭載基板718にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号730で示されている。
【００３３】
一実施例では、第１ダイ710はプロセッサのような論理チップであり、第２ダイ724はメモリチップである。一実施例では、第１ダイ710がメモリチップであり、第２ダイ724がプロセッサである。一実施例では、第１ダイ710は論理チップであり、第２ダイ724はDSPチップである。第１ダイ710及び第２ダイ724はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００３４】
上述したように、RFIDタグスペーサ716は、第１ダイ710、第２ダイ724及び搭載基板718の何れにも電気的に結合されていない。一実施例では、フリップチップ710及びRFIDタグスペーサ716は、図４に示されるように電気的に結合され、電気的な結合は、ワイヤ接続730及び電気バンプ720を介してなされる。RFIDタグスペーサ716から第１ダイ710へ及び第２ダイ724へのような他の電気結合は、本願で説明済みの様々な例で記載されているように行うことができる。
【００３５】
図８は、搭載基板と共に集積された一実施例によるRFIDタグスペーサの正面断面図を示す。パッケージ800は、アクティブ面812及び背面814を伴う第１ダイ810を含む。RFIDタグスペーサ816は搭載基板818に集積される。第１ダイ810は搭載基板818上に設けられたフリップチップである。フリップチップボンディングは少なくとも１つの電気バンプと共に行われ、電気バンプの１つが参照番号820で示されている。従ってRFIDタグスペーサ816は第１ダイ810のアクティブ面812上に用意される。一実施例では、搭載基板818は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号822で示されている。
【００３６】
一実施例では、第２ダイ824は接着剤838を利用することで第１ダイ810上に用意される。一実施例では、第２ダイ824はアクティブ面826及び背面828を含む。一実施例では、第２ダイ824は搭載基板818にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号830で示されている。
【００３７】
一実施例では、RFIDスペーサ816は、第１ダイ810にも第２ダイ824にも電気的に結合されていない。従ってRFIDタグスペーサ816はスタンドアローン送受信機であり、一実施例により、放射エネルギを使って確認信号を返す。
【００３８】
一実施例では、第１ダイ810はプロセッサのような論理チップであり、第２ダイ824はメモリチップである。一実施例では、第１ダイ810がメモリチップであり、第２ダイ824がプロセッサである。一実施例では、第１ダイ810は論理チップであり、第２ダイ824はDSPチップである。第１ダイ810及び第２ダイ824はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００３９】
一実施例では、フリップチップ810及びRFIDタグスペーサ816は、電気バンプ820と電気的に通じている。RFIDタグスペーサ816から第１ダイ810へ及び第２ダイ824へのような他の電気結合は、本願で説明済みの様々な例で記載されているように行うことができる。
【００４０】
図９は、製造方法例を示すフローチャートである。
【００４１】
本方法は910にて第１ダイ上に、そして第１ダイのアクティブ面及び背面の一方に面してRFIDタグスペーサを形成することを含む。非限定的な一例では、RFIDタグスペーサ116が第１ダイ110のアクティブ面112に形成される。非限定的な一例では、RFIDタグスペーサ116は第１ダイ710の背面714に面して形成される。一実施例では、本方法は910に始まり、910で終わる。
【００４２】
920にて、本方法は、搭載基板に集積するRFIDタグスペーサを含める。アクティブ面612各々(例えば、メタライゼーションに備えた酸化物の誘電体)とRFIDスペーサ構造の酸化物材料との間を酸化物−酸化物の結合のような積層プロセスによって、第１ダイ610をRFIDタグスペーサ616に結合することで、RFIDタグスペーサ616は第１ダイ610の背面614に面して形成される。
【００４３】
922では、本方法はRFIDタグスペーサをパッケージ内の構造に電気的に結合することを含む。非限定的な一例では、RFIDタグスペーサ816は、搭載基板内に設けられた電気バンプ820により搭載基板818を介して第１ダイ810に結合される。
【００４４】
940では、本方法は接着剤と共に第１ダイ上に及び第１ダイアクティブ面又は背面に面して第２ダイを形成することを含む。非限定的な一例では、第２ダイ624は接着剤638と共に第１ダイ610上に形成され、それらの間のコンタクトは第１ダイ610のアクティブ面612にある。非限定的な一例では、第２ダイ824は接着剤838と共に第１ダイ610上に形成され、それらの間のコンタクトは第１ダイ810の背面814にある。一実施例では、本方法は910に始まり、940で終わる。
【００４５】
930では、本方法は搭載基板上の第１ダイを含める。非限定的な一例では、第１ダイ110はRFIDタグスペーサ116と共に先ず積層され、次に搭載基板118上に設けられる。非限定的な一例では、第１ダイ110が搭載基板118に設けられ、その後にRFIDタグスペーサ116が第1ダイ110のアクティブ面112に結合される。
【００４６】
932では、本方法はワイヤボンドされるダイになる第1ダイを含める。非限定的な一例では、第1ダイ110は搭載基板118に堆積され、ワイヤボンドされる。RFIDタグスペーサ116及び第1ダイ110の組立は、第1ダイ110を踏査基板118にワイヤ接続する前に行ってもよいし、後に行ってもよい。
【００４７】
934では、本方法はフリップチップダイになる第1ダイを含める。非限定的な一例では、第１ダイ710は、搭載基板718上で制御されながらつぶされて用意され、電気バンプ720が搭載基板718への接続を形成する。RFIDタグスペーサ716及び第1ダイ10の組立は、第1ダイ710を搭載基板718に制御しながらバンプをつぶして接続する前に行ってもよいし、後に行ってもよい。
【００４８】
936では、本方法はRFIDタグスペーサをパッケージ中の或る構造に電気的に結合することを含む。非限定的な一例では、RFIDタグスペーサ316は、ボンディングワイヤ332を介して第２ダイ310に結合される。
【００４９】
950では、本方法はRFIDタグスペーサ上に及び第２ダイアクティブ面又は背面上に第２ダイを形成することを含む。非限定的な一例では、第２ダイ724はRFIDタグスペーサ716上に形成される。一実施例では本方法は910に始まり、950で終わる。
【００５０】
図１０は、一実施例によるコンピュータシステム1000を示す正面切断図を示す。RFIDタグスペーサの上記実施例の１つ以上が、図10のコンピュータシステム1000のようなコンピュータシステムに使用されてよい。何らかのRFIDタグスペーサが単独で使用されてもよいし、又は他の例との何らかの組み合わせが使用されてもよい。
【００５１】
コンピュータシステム1000は少なくとも１つのプロセッサを含み、プロセッサはICチップパッケージ1010、データストレージシステム1012、少なくとも１つの入力装置（例えば、キーボード1014等）、少なくとも１つの出力装置（例えば、モニタ1016等）内に含まれていてもよい。コンピュータシステム1000はデータ信号を処理するプロセッサを含み、プロセッサは例えばインテルコーポレーションから入手可能なマイクロプロセッサである。キーボード1014に加えて、コンピュータシステム1000は、例えばマウス1018のような他のユーザ入力装置を含んでもよい。コンピュータシステム1000は、所与のRFIDタグスペーサの例と共に図１−８に示されるような構造を含んでよい。
【００５２】
本願の目的の観点からは、特許請求の範囲に示される要素を利用するコンピュータシステム1000は、マイクロプロエレクトロニックデバイスシステムを利用する如何なるシステムを含んでもよく、例えば、ダイナミックランダムアクセスメモリ(DRAM)、ポリマメモリ、フラッシュメモリ及び位相変化メモリ等のような外部データストレージ1012に結合された少なくとも１つのRFIDタグスペーサ例でもよい。本実施例はプロセッサに結合されるようにすることで、これらの機能のどれと組み合わせてもよい。しかしながら、一実施例では、本願で説明済みのコンフィギュレーション例は、これらのどの機能と組み合わせられてもよい。一実施例では、データストレージは内蔵DRAMキャッシュをダイ上に有する。更に一実施例では、（不図示の）プロセッサに結合されるコンフィギュレーション例は、DRAMキャッシュのデータストレージに結合されるコンフィギュレーション例を備えたシステムの一部をなす。更に一実施例のコンフィギュレーション例はデータストレージ1012に結合される。
【００５３】
一実施例では、コンピュータシステム1000はダイを含み、ダイは、ディジタル信号プロセッサ(DSP)、マイクロコントローラ、特定用途向け集積回路(ASIC)又はマイクロプロセッサを含む。本実施例では、プロセッサに結合されるようにすることで、コンフィギュレーション例はそれらの機能のどの組み合わせを利用してもよい。例えば一実施例では、DSPは或るチップセットの一部をなし、チップセットは、スタンドアローンプロセッサ及びDSPをボード1020上のチップセットの分離部分として含んでもよい。本実施例では、コンフィギュレーション例はDSPに結合され、ICチップパッケージ1010内のプロセッサに結合された個々のコンフィギュレーション例があってよい。更に一実施例では、或るコンフィギュレーション例は或るDSPに結合され、ICチップパッケージ1010と同じボード1020に搭載される。コンフィギュレーション例は、コンピュータシステム1000に関して上述したように、本願及び本願の均等物の範囲内でRFIDタグスペーサの様々な例により説明されたようなコンフィギュレーション例と組み合わせられてよいことが、理解されるであろう。
【００５４】
本願で説明される実施例は、従来のコンピュータ以外のデバイスや装置に適用可能なことが、理解されるであろう。例えば、ダイは或るコンフィギュレーション例と共にパッケージ可能であり、無線通信機のような携帯装置内や、パーソナルデータアシスタント等のような携帯装置内に用意されてもよい。他の例のダイは、或るコンフィギュレーション例と共にパッケージされ、自動車、列車、船舶、航空機又は宇宙船のような乗物の中に用意されてもよい。
【００５５】
図１１は、一実施例によるコンピュータシステム1100の概略図である。電子システム1100は図10に示されるコンピュータシステム1000を具現化してもよいが、電子システムはより一般的に説明可能である。電子システム1100は、図１−８に示されるICダイのような少なくとも１つの電子アセンブリ1110を組み込む。一実施例では、電子システム1100はコンピュータシステムであり、コンピュータシステムは、電子システム1100の様々な構成要素に電気的に結合するためのシステムバス120を含む。システムバス120は、１つのバスでもよいし、或いは様々な例による複数バスの如何なる組み合わせでもよい。電子システム1100は、集積回路1110に電力を供給する電圧源1130を含む。或る実施例では、電圧源1130はシステムバス1120を介して集積回路1110に電流を供給する。
【００５６】
集積回路1110は、システムバス1120に電気的に結合され、如何なる回路を含んでもよいし、一実施例による回路と組み合わせられてもよい。一実施例では、集積回路1110は、如何なるタイプのプロセッサ1112を含んでもよい。ここで使用されるように、プロセッサ1112は如何なるタイプの回路をも意味し、限定ではないが、マイクロプロセッサ、マイクロコントローラ、グラフィックスプロセッサ、ディジタル信号プロセッサ又は他のプロセッサ等でもよい。集積回路1110に含まれてよい他のタイプの回路は、特注回路やASICであり、例えば、セルラ電話、ページャ、携帯用コンピュータ、双方向無線及び同様な電子システム等のような無線装置に使用される通信回路1114である。一実施例では、プロセッサ1110はSRAMのようなダイ上のメモリ1116を含む。一実施例では、プロセッサ1110はeDRAMのようなオンダイメモリ(on-die memory)1116を含む。
【００５７】
一実施例では電子システム1100は外部メモリ1140を含み、外部メモリは、特定のアプリケーションに相応しい1つ以上のメモリ要素を含み、それらは、RAM形式のメインメモリ1142、１つ以上のハードドライブ1144及び取り外し可能な媒体1146（ディスケット、コンパクトディスク(CD)、ディジタルビデオディスク(DVD)、フラッシュメモリキー、及びその他の当該技術分野で既知の取り外し可能な媒体等）である。
【００５８】
一実施例では、電子システム1100はディスプレイ装置1150及びオーディオ出力部1160も含む。一実施例では、電子システム1100は入力装置1170を含み、入力装置は、キーボード、マウス、トラックボール、ゲームコントローラ、マイクロフォン、音声認識装置その他の何らかの装置（情報を電子システム1100に入力する何らかの装置）等である。
【００５９】
ここで示されているように、集積回路1110は様々な方法で実現されてよく、例えば、電子パッケージ、電子システム、コンピュータシステム、１つ以上の集積回路製造方法及び１つ以上の電子組立体製造方法を含み、それらの方法は集積回路及び様々な実施例による上述の何れかのRFIDタグスペーサを（及び当該技術分野で認識される均等物の範囲内で）含む。要素、材料、幾何学形状、寸法、及び処理手順は総て特定のパッケージ条件に応じて可変である。
【００６０】
要約は37C.F.R.§1.72(b)に基づいて用意され、その規定は、本願の開示内容の要旨及び性質を読者が速やかに突き止めることを可能にすることを要求する。従って要約は特許請求の範囲を解釈したり限定することに使用されないことを意図して用意されている。
【００６１】
以上の詳細な説明に関し、様々な特徴は本願を簡潔化する観点から１つの例にまとめられる。本開示方法は、本発明の請求内容が各請求項で明示的に記述されているもの以外の別の特徴を更に要求することを本発明に反映するように決して解釈されるべきではない。むしろ、１つの開示されている実施例の総ての特徴よりも少ない発明特徴事項が、特許請求の範囲に規定されている。従って特許請求の範囲は、個々の好適実施例として成立する各請求項と共に詳細な説明に組み込まれてもよい。
【００６２】
本発明の特質を説明するために図示及び言及された詳細事項、材料、部品配置及び方法手順に関する様々な他の変形例が、特許請求の範囲に示される本発明の範囲及び原理から逸脱せずになされてよいことを、当業者は容易に理解するであろう。
【図面の簡単な説明】
【００６３】
【図１】２つのマイクロエレクトロニクスチップ間のスペーサ構造中にある一実施例おける無線周波数識別装置(RFID)タグの正面断面図を示す。
【図２】一実施例によるアンテナを備えたRFIDスペーサの平面図である。
【図３】一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。
【図４】一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。
【図５】一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。
【図６】搭載基板と共に集積された一実施例によるRFIDタグスペーサの正面断面図を示す。
【図７】フリップチップ及びワイヤボンドチップ間の一実施例によるRFIDタグスペーサの正面断面図を示す。
【図８】搭載基板と共に集積された一実施例によるRFIDタグスペーサの正面断面図を示す。
【図９】製造方法例を示すフローチャートである。
【図１０】一実施例によるコンピュータシステムを示す正面切断図を示す。
【図１１】一実施例によるコンピュータシステムの概略図である。
【技術分野】
【０００１】
本願実施例は一般にチップレベルのデバイスの集積化に関連する。
【背景技術】
【０００２】
ダイの分類及びダイの組立のような処理の途中で並びに出荷後にける製品の身元確認は、マイクロエレクトロニクス装置の小型化に起因して益々難しくなっている。スタックチップスケールパッケージ(SCSP: Stack Chip−Scale Packaging)は、相手先商標製品製造業者にとって及び他のエンドユーザにとって製品の識別性に欠ける。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本願実施例の課題は、製品識別の簡易化を図るチップスペーサ集積RFIDタグ、製造方法及びシステムを提供することである。
【課題を解決するための手段】
【０００４】
本願実施例が使用される手法を説明するため、該実施例の詳細な説明は、添付図面を参照しながら説明される。これらの図面は典型例を示すに過ぎず、必ずしも寸法を描いているわけではなく、従って本発明の範囲を限定するように考察されるべきでないことを理解すべきである。実施例は添付図面を通じて追加的な特徴や詳細事項と共に説明される。
【発明を実施するための最良の形態】
【０００５】
本願実施例は或るスペーサ構造における無線周波数識別タグ(RFID)を含む装置に関連し、そのスペーサ構造はICダイ近辺でチップレベルの寸法で用意される。実施例はスタックチップスケールパッケージ(SCSP)に関連し、SCSPは２つの重なったチップ間に挟まれたシリコン含有物のようなRFIDタグスペーサ構造を含む。実施例は、スペーサ構造におけるRFIDタグのダイ上実装及び基板実装(on-die and in-substrate deployment)の双方に関連する。実施例はICダイを備えたRFIDタグ等を組み立てる方法にも関連する。実施例はダイレベルのRFIDタグを組み込んだコンピュータシステムにも関連する。実施例は、RFIDタグを基板に実装したコンピュータシステムにも関連する。
【０００６】
以下の説明は、上位、下位、第１、第２等の用語を使用しており、これらは説明の便宜上使用されているに過ぎず、限定として解釈されるべきではない。ここで説明される装置又は製品の実施例は、様々な位置や向きで製造、使用又は出荷され得る。「ダイ(die)」及び「チップ」のような用語は、基礎的ワークピースである物理的対象物を一般的に指し、その物理的対象物は、様々なプロセス処理により所望の集積回路装置に変換される。ダイは通常的にはウェファから個別化されており、ウェハは、半導体材料から、非半導体材料から、又は半導体材料及び非半導体材料の組み合わせから形成されてもよい。ボードは、ダイの搭載基板として機能する樹脂含有ファイバグラス構造を有する。
【０００７】
参照番号が図面に付されており、同様な構造には同様な末尾番号が付与される。様々な実施例での構造を明確に表すため、本願に含まれている図面は、集積回路構造を示す図で表現されている。例えば顕微鏡写真のように、製造される構造の実際の外観は異なって現れるかもしれないが、それらは説明される実施例の本質的構造を依然として組み込んでいる。更に、図面は説明される実施例を理解するのに必要な構造を示している。当該技術分野で既知の他の構造は、図示の簡明化の観点から含まれてはいない。
【０００８】
図１は、２つのマイクロエレクトロニクスダイス間のスペーサ構造中にある一実施例おける無線周波数識別装置(RFID)タグの正面断面図を示す。パッケージ100はアクティブ面及び背面114を伴うダイ１ダイ110を含む。RFIDタグスペーサ116は、第１ダイ110のアクティブ面112上に設けられる。一実施例では、第１ダイ110は搭載基板118にワイヤ接続される。ワイヤ接続(ワイヤボンディング)は、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号120で示されている。一実施例では、搭載基板118は複数の電気バンプにより外界と電気的に通信し、電気バンプの１つが参照番号122で示されている。一実施例では、第１ダイ110は論理チップであり、例えばカリフォルニア州サンタクララのインテルコーポレーションにより製造されたプロセッサ等である。一実施例では、第１ダイ110はメモリチップである。一実施例では、第1ダイ110はディジタル信号プロセッサ(DSP)チップである。
【０００９】
一実施例では第２ダイ124がRFIDタグスペーサ116上に設けられている。この実施例では、第２ダイ124はアクティブ面126及び背面128を含む。RFIDタグスペーサ116は第２ダイ124の背面128に面して用意されている。一実施例では、第２ダイ124は搭載基板118にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号130で示されている。
【００１０】
一実施例では、第1ダイ110はプロセッサ等のような論理チップであり、第２ダイ124はフラッシュメモリのようなメモリチップである。一実施例では、第１ダイ110がメモリチップであり、第２ダイ124がプロセッサである。一実施例では、第１ダイ110は論理チップであり、第２ダイ124はDSPチップである。第１ダイ110及び第２ダイ124はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００１１】
図２は、一実施例によるアンテナ234と共にスペーサ構造116中のRFIDタグ232を示す平面図200である。図１のRFIDタグスペーサ構造116が、説明の便宜上使用されている。一実施例では、RFIDタグ232は１つのICチップであり、従来技術による集積RFIDタグを含む。従って、ディジタルメモリがRFID回路に含まれ、製品ロット番号、製造場所、ウェファIDその他の製品情報がディジタルメモリに含まれる。一実施例では、RFIDタグ232は、従来技術232によるRFID回路の一部をなす少なくとも１つの構成要素を含む。一実施例では、RFIDタグ232はICチップと少なくとも１つの構成要素を含み、その構成要素は従来技術によるRFID回路の一部をなす。アンテナ234は螺旋アンテナ(スパイラルアンテナ)として描かれており、RFIDタグ232に接続され、従来技術によるRFID送受信機を構成する。一実施例では、螺旋アンテナはヘリカルアンテナで置換されてもよい。
【００１２】
一実施例では、組み合わせに係るRFID送受信機232,234がスペーサ構造116内に用意され、スペーサ構造はフレキシブル基板のような有機材料でもよい。一実施例では、組み合わせに係るRFID送受信機232,234は、スペーサ構造116内に用意され、スペーサ構造は、二酸化シリコンのような非有機材料でもよい。一実施例では、組み合わせに係るRFID送受信機232,234はスペーサ116内に用意され、スペーサ構造は分散した多結晶シリコンのような非有機材料でもよい。構造116内に用意されたRFID送受信機232,234は、一体的に、RFIDタグスペーサ116のように以後言及される。
【００１３】
一実施例では、RFIDタグスペーサ116は、約0.5μm(マイクロメートル)乃至約100μmの範囲内の厚みを有する。一実施例では、RFIDタグスペーサ116は、約1μm乃至約60μmの範囲内の厚みを有する。一実施例では、RFIDタグスペーサ116は、約2μm乃至約20μmの範囲内の厚みを有する。
【００１４】
図１を再び参照するに、RFIDタグスペーサ116は、第１ダイ110にも第２ダイ124にも電気的に結合されていない。従ってRFIDタグスペーサ116はスタンドアローントランシーバであり、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００１５】
図３は、一実施例による２つのマイクロエレクトロニクスダイス間のRFIDスペーサの正面断面図を示す。パッケージ300は、アクティブ面312及び背面314を伴う第１ダイ310を含む。RFIDタグスペーサ316は第１ダイ310のアクティブ面312上に用意される。一実施例では、第１ダイ310は搭載基板318にワイヤ接続されている。ワイヤボンディングは少なくとも１つのワイヤと共に行われ、ワイヤの１つが参照番号320で示されている。一実施例では、搭載基板318は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号322で示されている。
【００１６】
一実施例では、第２ダイ324がRFIDタグスペーサ316上に設けられている。この実施例では、第２ダイ324はアクティブ面326及び背面328を含む。RFIDタグスペーサ316は第２ダイ324の背面328に面して用意されている。一実施例では、第２ダイ324は搭載基板318にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号330で示されている。
【００１７】
本実施例では、RFIDタグスペーサ316は、RFID接続ワイヤ322により第２ダイ324に電気的に結合されている。従って、RFIDタグスペーサ316は第２ダイ324から電力及び通信信号の双方を受信できる。一実施例では、RFIDタグスペーサ316の送受信機は、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００１８】
一実施例では、第１ダイ310はプロセッサのような論理チップであり、第２ダイ324はメモリチップである。一実施例では、第１ダイ310がメモリチップであり、第２ダイ324がプロセッサである。一実施例では、第１ダイ310は論理チップであり、第２ダイ324はDSPチップである。第１ダイ310及び第２ダイ324はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００１９】
図４は、一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。パッケージ400は、アクティブ面412及び背面414を伴う第１ダイ410を含む。RFIDタグスペーサ416は第１ダイ410のアクティブ面412上に用意される。一実施例では、第１ダイ410は搭載基板418にワイヤ接続されている。ワイヤボンディングは少なくとも１つのワイヤと共に行われ、ワイヤの１つが参照番号420で示されている。一実施例では、搭載基板418は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号422で示されている。
【００２０】
一実施例では、第２ダイ424がRFIDタグスペーサ416上に設けられている。この実施例では、第２ダイ424はアクティブ面426及び背面428を含む。RFIDタグスペーサ416は第２ダイ424の背面428に面して用意されている。一実施例では、第２ダイ424は搭載基板418にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号430で示されている。
【００２１】
本実施例では、RFIDタグスペーサ416は、RFID接続ワイヤ434により搭載基板418に電気的に結合されている。従って、RFIDタグスペーサ416は搭載基板418から電力及び通信信号の双方を受信できる。一実施例では、RFIDタグスペーサ416の送受信機は、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００２２】
一実施例では、第１ダイ410はプロセッサのような論理チップであり、第２ダイ424はメモリチップである。一実施例では、第１ダイ410がメモリチップであり、第２ダイ424がプロセッサである。一実施例では、第１ダイ410は論理チップであり、第２ダイ424はDSPチップである。第１ダイ410及び第２ダイ424はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００２３】
図５は、一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。パッケージ500は、アクティブ面512及び背面514を伴う第１ダイ510を含む。RFIDタグスペーサ516は第１ダイ510のアクティブ面512上に用意される。一実施例では、第１ダイ510は搭載基板518にワイヤ接続されている。ワイヤボンディングは少なくとも１つのワイヤと共に行われ、ワイヤの１つが参照番号520で示されている。一実施例では、搭載基板518は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号522で示されている。
【００２４】
一実施例では、第２ダイ524がRFIDタグスペーサ516上に設けられている。この実施例では、第２ダイ524はアクティブ面526及び背面528を含む。RFIDタグスペーサ516は第２ダイ524の背面528に面して用意されている。一実施例では、第２ダイ524は搭載基板518にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号530で示されている。
【００２５】
本実施例では、RFIDタグスペーサ516は、RFID接続ワイヤ536により第１ダイ510のアクティブ面512に電気的に結合されている。従って、RFIDタグスペーサ516は第１ダイ510から電力及び通信信号の双方を受信できる。一実施例では、RFIDタグスペーサ516の送受信機は、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００２６】
一実施例では、第１ダイ510はプロセッサのような論理チップであり、第２ダイ524はメモリチップである。一実施例では、第１ダイ510がメモリチップであり、第２ダイ524がプロセッサである。一実施例では、第１ダイ510は論理チップであり、第２ダイ524はDSPチップである。第１ダイ510及び第２ダイ524はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００２７】
図６は、搭載基板と共に集積された一実施例によるRFIDタグスペーサの正面断面図を示す。パッケージ600は、アクティブ面612及び背面614を伴う第１ダイ610を含む。RFIDタグスペーサ616は搭載基板618上に集積されている。従ってRFIDタグスペーサ616は第１ダイ610の背面614に面して設けられている。一実施例では、第１ダイ610は搭載基板618にワイヤ接続されている。ワイヤボンディングは少なくとも１つのワイヤと共に行われ、ワイヤの１つが参照番号620で示されている。一実施例では、搭載基板618は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号622で示されている。
【００２８】
一実施例では、第２ダイ624は接着剤638により第１ダイ610上に設けられている。この実施例では、第２ダイ624はアクティブ面626及び背面628を含む。一実施例では、第２ダイ624は搭載基板618にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号630で示されている。
【００２９】
本実施例では、RFIDタグスペーサ616は、第１ダイ610にも第２ダイ624にも電気的に結合されていない。従って、RFIDタグスペーサ616はスタンドアローン送受信機であり、一実施例により、与えられた放射エネルギを使って確認信号を返す。
【００３０】
一実施例では、第１ダイ610はプロセッサのような論理チップであり、第２ダイ624はメモリチップである。一実施例では、第１ダイ610がメモリチップであり、第２ダイ624がプロセッサである。一実施例では、第１ダイ610は論理チップであり、第２ダイ624はDSPチップである。第１ダイ610及び第２ダイ624はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００３１】
図７は、フリップチップ及びワイヤボンドチップ間の一実施例によるRFIDタグスペーサの正面断面図を示す。パッケージ700は、アクティブ面712及び背面714を伴う第１ダイ710を含む。RFIDタグスペーサ716は第１ダイ710のアクティブ面712上に用意される。一実施例では、第１ダイ710は搭載基板718にワイヤ接続されるフリップチップである。フリップチップボンディングは少なくとも１つの電気バンプと共に行われ、電気バンプの１つが参照番号720で示されている。一実施例では、搭載基板718は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号722で示されている。一実施例では、第１ダイ710は論理チップである。別の実施例では第１ダイ710はメモリチップである。一実施例では第１ダイ710はDSPチップである。
【００３２】
一実施例では、第２ダイ724がRFIDタグスペーサ716上に設けられている。この実施例では、第２ダイ724はアクティブ面726及び背面728を含む。RFIDタグスペーサ716は第２ダイ724の背面728に面して用意されている。一実施例では、第２ダイ724は搭載基板718にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号730で示されている。
【００３３】
一実施例では、第１ダイ710はプロセッサのような論理チップであり、第２ダイ724はメモリチップである。一実施例では、第１ダイ710がメモリチップであり、第２ダイ724がプロセッサである。一実施例では、第１ダイ710は論理チップであり、第２ダイ724はDSPチップである。第１ダイ710及び第２ダイ724はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００３４】
上述したように、RFIDタグスペーサ716は、第１ダイ710、第２ダイ724及び搭載基板718の何れにも電気的に結合されていない。一実施例では、フリップチップ710及びRFIDタグスペーサ716は、図４に示されるように電気的に結合され、電気的な結合は、ワイヤ接続730及び電気バンプ720を介してなされる。RFIDタグスペーサ716から第１ダイ710へ及び第２ダイ724へのような他の電気結合は、本願で説明済みの様々な例で記載されているように行うことができる。
【００３５】
図８は、搭載基板と共に集積された一実施例によるRFIDタグスペーサの正面断面図を示す。パッケージ800は、アクティブ面812及び背面814を伴う第１ダイ810を含む。RFIDタグスペーサ816は搭載基板818に集積される。第１ダイ810は搭載基板818上に設けられたフリップチップである。フリップチップボンディングは少なくとも１つの電気バンプと共に行われ、電気バンプの１つが参照番号820で示されている。従ってRFIDタグスペーサ816は第１ダイ810のアクティブ面812上に用意される。一実施例では、搭載基板818は複数の電気バンプと共に外界と電気的に通信し、電気バンプの１つが参照番号822で示されている。
【００３６】
一実施例では、第２ダイ824は接着剤838を利用することで第１ダイ810上に用意される。一実施例では、第２ダイ824はアクティブ面826及び背面828を含む。一実施例では、第２ダイ824は搭載基板818にワイヤ接続される。ワイヤボンディングは、少なくとも１つの接続ワイヤと共になされ、接続ワイヤの１つが参照番号830で示されている。
【００３７】
一実施例では、RFIDスペーサ816は、第１ダイ810にも第２ダイ824にも電気的に結合されていない。従ってRFIDタグスペーサ816はスタンドアローン送受信機であり、一実施例により、放射エネルギを使って確認信号を返す。
【００３８】
一実施例では、第１ダイ810はプロセッサのような論理チップであり、第２ダイ824はメモリチップである。一実施例では、第１ダイ810がメモリチップであり、第２ダイ824がプロセッサである。一実施例では、第１ダイ810は論理チップであり、第２ダイ824はDSPチップである。第１ダイ810及び第２ダイ824はプロセッサ、メモリ及びDSPチップの如何なる組み合わせでもよいことは明らかであろう。これらの組み合わせの１つは２つのプロセッサの場合も含む。これらの組み合わせの1つは、プロセッサとメモリの組み合わせを含む。これらの組み合わせの1つは２つのメモリチップを含む。これらの組み合わせの1つは、メモリチップやプロセッサの代わりにDSPを含んでもよい。これらの組み合わせの１つは、プロセッサやメモリチップ内に内蔵されたDSPを含んでもよい。
【００３９】
一実施例では、フリップチップ810及びRFIDタグスペーサ816は、電気バンプ820と電気的に通じている。RFIDタグスペーサ816から第１ダイ810へ及び第２ダイ824へのような他の電気結合は、本願で説明済みの様々な例で記載されているように行うことができる。
【００４０】
図９は、製造方法例を示すフローチャートである。
【００４１】
本方法は910にて第１ダイ上に、そして第１ダイのアクティブ面及び背面の一方に面してRFIDタグスペーサを形成することを含む。非限定的な一例では、RFIDタグスペーサ116が第１ダイ110のアクティブ面112に形成される。非限定的な一例では、RFIDタグスペーサ116は第１ダイ710の背面714に面して形成される。一実施例では、本方法は910に始まり、910で終わる。
【００４２】
920にて、本方法は、搭載基板に集積するRFIDタグスペーサを含める。アクティブ面612各々(例えば、メタライゼーションに備えた酸化物の誘電体)とRFIDスペーサ構造の酸化物材料との間を酸化物−酸化物の結合のような積層プロセスによって、第１ダイ610をRFIDタグスペーサ616に結合することで、RFIDタグスペーサ616は第１ダイ610の背面614に面して形成される。
【００４３】
922では、本方法はRFIDタグスペーサをパッケージ内の構造に電気的に結合することを含む。非限定的な一例では、RFIDタグスペーサ816は、搭載基板内に設けられた電気バンプ820により搭載基板818を介して第１ダイ810に結合される。
【００４４】
940では、本方法は接着剤と共に第１ダイ上に及び第１ダイアクティブ面又は背面に面して第２ダイを形成することを含む。非限定的な一例では、第２ダイ624は接着剤638と共に第１ダイ610上に形成され、それらの間のコンタクトは第１ダイ610のアクティブ面612にある。非限定的な一例では、第２ダイ824は接着剤838と共に第１ダイ610上に形成され、それらの間のコンタクトは第１ダイ810の背面814にある。一実施例では、本方法は910に始まり、940で終わる。
【００４５】
930では、本方法は搭載基板上の第１ダイを含める。非限定的な一例では、第１ダイ110はRFIDタグスペーサ116と共に先ず積層され、次に搭載基板118上に設けられる。非限定的な一例では、第１ダイ110が搭載基板118に設けられ、その後にRFIDタグスペーサ116が第1ダイ110のアクティブ面112に結合される。
【００４６】
932では、本方法はワイヤボンドされるダイになる第1ダイを含める。非限定的な一例では、第1ダイ110は搭載基板118に堆積され、ワイヤボンドされる。RFIDタグスペーサ116及び第1ダイ110の組立は、第1ダイ110を踏査基板118にワイヤ接続する前に行ってもよいし、後に行ってもよい。
【００４７】
934では、本方法はフリップチップダイになる第1ダイを含める。非限定的な一例では、第１ダイ710は、搭載基板718上で制御されながらつぶされて用意され、電気バンプ720が搭載基板718への接続を形成する。RFIDタグスペーサ716及び第1ダイ10の組立は、第1ダイ710を搭載基板718に制御しながらバンプをつぶして接続する前に行ってもよいし、後に行ってもよい。
【００４８】
936では、本方法はRFIDタグスペーサをパッケージ中の或る構造に電気的に結合することを含む。非限定的な一例では、RFIDタグスペーサ316は、ボンディングワイヤ332を介して第２ダイ310に結合される。
【００４９】
950では、本方法はRFIDタグスペーサ上に及び第２ダイアクティブ面又は背面上に第２ダイを形成することを含む。非限定的な一例では、第２ダイ724はRFIDタグスペーサ716上に形成される。一実施例では本方法は910に始まり、950で終わる。
【００５０】
図１０は、一実施例によるコンピュータシステム1000を示す正面切断図を示す。RFIDタグスペーサの上記実施例の１つ以上が、図10のコンピュータシステム1000のようなコンピュータシステムに使用されてよい。何らかのRFIDタグスペーサが単独で使用されてもよいし、又は他の例との何らかの組み合わせが使用されてもよい。
【００５１】
コンピュータシステム1000は少なくとも１つのプロセッサを含み、プロセッサはICチップパッケージ1010、データストレージシステム1012、少なくとも１つの入力装置（例えば、キーボード1014等）、少なくとも１つの出力装置（例えば、モニタ1016等）内に含まれていてもよい。コンピュータシステム1000はデータ信号を処理するプロセッサを含み、プロセッサは例えばインテルコーポレーションから入手可能なマイクロプロセッサである。キーボード1014に加えて、コンピュータシステム1000は、例えばマウス1018のような他のユーザ入力装置を含んでもよい。コンピュータシステム1000は、所与のRFIDタグスペーサの例と共に図１−８に示されるような構造を含んでよい。
【００５２】
本願の目的の観点からは、特許請求の範囲に示される要素を利用するコンピュータシステム1000は、マイクロプロエレクトロニックデバイスシステムを利用する如何なるシステムを含んでもよく、例えば、ダイナミックランダムアクセスメモリ(DRAM)、ポリマメモリ、フラッシュメモリ及び位相変化メモリ等のような外部データストレージ1012に結合された少なくとも１つのRFIDタグスペーサ例でもよい。本実施例はプロセッサに結合されるようにすることで、これらの機能のどれと組み合わせてもよい。しかしながら、一実施例では、本願で説明済みのコンフィギュレーション例は、これらのどの機能と組み合わせられてもよい。一実施例では、データストレージは内蔵DRAMキャッシュをダイ上に有する。更に一実施例では、（不図示の）プロセッサに結合されるコンフィギュレーション例は、DRAMキャッシュのデータストレージに結合されるコンフィギュレーション例を備えたシステムの一部をなす。更に一実施例のコンフィギュレーション例はデータストレージ1012に結合される。
【００５３】
一実施例では、コンピュータシステム1000はダイを含み、ダイは、ディジタル信号プロセッサ(DSP)、マイクロコントローラ、特定用途向け集積回路(ASIC)又はマイクロプロセッサを含む。本実施例では、プロセッサに結合されるようにすることで、コンフィギュレーション例はそれらの機能のどの組み合わせを利用してもよい。例えば一実施例では、DSPは或るチップセットの一部をなし、チップセットは、スタンドアローンプロセッサ及びDSPをボード1020上のチップセットの分離部分として含んでもよい。本実施例では、コンフィギュレーション例はDSPに結合され、ICチップパッケージ1010内のプロセッサに結合された個々のコンフィギュレーション例があってよい。更に一実施例では、或るコンフィギュレーション例は或るDSPに結合され、ICチップパッケージ1010と同じボード1020に搭載される。コンフィギュレーション例は、コンピュータシステム1000に関して上述したように、本願及び本願の均等物の範囲内でRFIDタグスペーサの様々な例により説明されたようなコンフィギュレーション例と組み合わせられてよいことが、理解されるであろう。
【００５４】
本願で説明される実施例は、従来のコンピュータ以外のデバイスや装置に適用可能なことが、理解されるであろう。例えば、ダイは或るコンフィギュレーション例と共にパッケージ可能であり、無線通信機のような携帯装置内や、パーソナルデータアシスタント等のような携帯装置内に用意されてもよい。他の例のダイは、或るコンフィギュレーション例と共にパッケージされ、自動車、列車、船舶、航空機又は宇宙船のような乗物の中に用意されてもよい。
【００５５】
図１１は、一実施例によるコンピュータシステム1100の概略図である。電子システム1100は図10に示されるコンピュータシステム1000を具現化してもよいが、電子システムはより一般的に説明可能である。電子システム1100は、図１−８に示されるICダイのような少なくとも１つの電子アセンブリ1110を組み込む。一実施例では、電子システム1100はコンピュータシステムであり、コンピュータシステムは、電子システム1100の様々な構成要素に電気的に結合するためのシステムバス120を含む。システムバス120は、１つのバスでもよいし、或いは様々な例による複数バスの如何なる組み合わせでもよい。電子システム1100は、集積回路1110に電力を供給する電圧源1130を含む。或る実施例では、電圧源1130はシステムバス1120を介して集積回路1110に電流を供給する。
【００５６】
集積回路1110は、システムバス1120に電気的に結合され、如何なる回路を含んでもよいし、一実施例による回路と組み合わせられてもよい。一実施例では、集積回路1110は、如何なるタイプのプロセッサ1112を含んでもよい。ここで使用されるように、プロセッサ1112は如何なるタイプの回路をも意味し、限定ではないが、マイクロプロセッサ、マイクロコントローラ、グラフィックスプロセッサ、ディジタル信号プロセッサ又は他のプロセッサ等でもよい。集積回路1110に含まれてよい他のタイプの回路は、特注回路やASICであり、例えば、セルラ電話、ページャ、携帯用コンピュータ、双方向無線及び同様な電子システム等のような無線装置に使用される通信回路1114である。一実施例では、プロセッサ1110はSRAMのようなダイ上のメモリ1116を含む。一実施例では、プロセッサ1110はeDRAMのようなオンダイメモリ(on-die memory)1116を含む。
【００５７】
一実施例では電子システム1100は外部メモリ1140を含み、外部メモリは、特定のアプリケーションに相応しい1つ以上のメモリ要素を含み、それらは、RAM形式のメインメモリ1142、１つ以上のハードドライブ1144及び取り外し可能な媒体1146（ディスケット、コンパクトディスク(CD)、ディジタルビデオディスク(DVD)、フラッシュメモリキー、及びその他の当該技術分野で既知の取り外し可能な媒体等）である。
【００５８】
一実施例では、電子システム1100はディスプレイ装置1150及びオーディオ出力部1160も含む。一実施例では、電子システム1100は入力装置1170を含み、入力装置は、キーボード、マウス、トラックボール、ゲームコントローラ、マイクロフォン、音声認識装置その他の何らかの装置（情報を電子システム1100に入力する何らかの装置）等である。
【００５９】
ここで示されているように、集積回路1110は様々な方法で実現されてよく、例えば、電子パッケージ、電子システム、コンピュータシステム、１つ以上の集積回路製造方法及び１つ以上の電子組立体製造方法を含み、それらの方法は集積回路及び様々な実施例による上述の何れかのRFIDタグスペーサを（及び当該技術分野で認識される均等物の範囲内で）含む。要素、材料、幾何学形状、寸法、及び処理手順は総て特定のパッケージ条件に応じて可変である。
【００６０】
要約は37C.F.R.§1.72(b)に基づいて用意され、その規定は、本願の開示内容の要旨及び性質を読者が速やかに突き止めることを可能にすることを要求する。従って要約は特許請求の範囲を解釈したり限定することに使用されないことを意図して用意されている。
【００６１】
以上の詳細な説明に関し、様々な特徴は本願を簡潔化する観点から１つの例にまとめられる。本開示方法は、本発明の請求内容が各請求項で明示的に記述されているもの以外の別の特徴を更に要求することを本発明に反映するように決して解釈されるべきではない。むしろ、１つの開示されている実施例の総ての特徴よりも少ない発明特徴事項が、特許請求の範囲に規定されている。従って特許請求の範囲は、個々の好適実施例として成立する各請求項と共に詳細な説明に組み込まれてもよい。
【００６２】
本発明の特質を説明するために図示及び言及された詳細事項、材料、部品配置及び方法手順に関する様々な他の変形例が、特許請求の範囲に示される本発明の範囲及び原理から逸脱せずになされてよいことを、当業者は容易に理解するであろう。
【図面の簡単な説明】
【００６３】
【図１】２つのマイクロエレクトロニクスチップ間のスペーサ構造中にある一実施例おける無線周波数識別装置(RFID)タグの正面断面図を示す。
【図２】一実施例によるアンテナを備えたRFIDスペーサの平面図である。
【図３】一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。
【図４】一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。
【図５】一実施例による２つのマイクロエレクトロニクスチップ間のRFIDタグの正面断面図を示す。
【図６】搭載基板と共に集積された一実施例によるRFIDタグスペーサの正面断面図を示す。
【図７】フリップチップ及びワイヤボンドチップ間の一実施例によるRFIDタグスペーサの正面断面図を示す。
【図８】搭載基板と共に集積された一実施例によるRFIDタグスペーサの正面断面図を示す。
【図９】製造方法例を示すフローチャートである。
【図１０】一実施例によるコンピュータシステムを示す正面切断図を示す。
【図１１】一実施例によるコンピュータシステムの概略図である。
【特許請求の範囲】
【請求項１】
第１ダイアクティブ面及び第１ダイ背面を含む第１ダイと、
前記第１ダイアクティブ面及び前記第１ダイ背面の一方に面して用意されたスペーサ構造と、
を有し、前記スペーサ構造は、無線周波数識別(RFID)タグを含むようにした装置。
【請求項２】
前記第１ダイ及び前記RFIDタグ間に電気接続部が備わっている請求項１記載の装置。
【請求項３】
前記スペーサ構造が、前記第１ダイの背面に面して設けられている請求項１記載の装置。
【請求項４】
前記第１ダイは搭載基板上に用意され、前記スペーサ構造は前記搭載基板上で集積されるようにした請求項１記載の装置。
【請求項５】
前記第１ダイが搭載基板上に用意され、前記スペーサ構造が前記搭載基板上で集積され、当該装置は、第２ダイアクティブ面及び第２ダイ背面を含む第２ダイを更に含み、前記第２ダイは前記第１ダイ上に用意され、前記第１ダイ及び前記第２ダイの一方はダイナミックランダムアクセスメモリを主に含み、前記第１ダイ及び前記第２ダイの他方は論理回路を主に含むようにした請求項１記載の装置。
【請求項６】
前記スペーサ構造が前記第１ダイ背面に面して用意され、前記第１ダイが論理回路又はダイナミックランダムアクセスメモリの一方を含み、当該装置は、第２ダイアクティブ面及び第２ダイ背面を含む第２ダイを更に含み、前記スペーサ構造は前記第２ダイアクティブ面に面して用意され、前記第２ダイは、前記論理回路又は前記ダイナミックランダムアクセスメモリの他方を主に含む。
【請求項７】
前記RFIDスペーサ構造は、前記RFIDタグに結合されたアンテナを含み、トランスポンダを形成する請求項１記載の装置。
【請求項８】
前記RFIDスペーサ構造が、スパイラルインダクタと、ヘリカルインダクタと、スパイラルインダクタ及びヘリカルインダクタの組み合わせとを含む群から選択された或るインダクタを含む請求項１記載の装置。
【請求項９】
前記第１ダイの下位に用意された搭載基板を更に含み、前記RFIDスペーサ構造は、前記第１ダイと第２ダイと第１及び第２ダイの背面との間に用意されている請求項１記載の装置。
【請求項１０】
搭載基板を更に含み、ワイヤ接続又はフリップチップから選択された形態で、前記第１ダイが前記搭載基板上に用意されている請求項１記載の装置。
【請求項１１】
RFIDスペーサ構造を第１ダイに形成するステップを有する方法であって、前記第１ダイは第１ダイアクティブ面及び第１ダイ背面を含み、前記形成するステップは、前記第１ダイアクティブ面及び第１ダイ背面の一方にRFIDスペーサ構造を形成するステップを含むようにした方法。
【請求項１２】
前記RFIDスペーサ構造に第２ダイを形成するステップを更に有し、前記第２ダイは、第２ダイアクティブ面及び第２ダイ背面を含むようにした請求項１１記載の方法。
【請求項１３】
第２ダイアクティブ面及び第２ダイ背面を含む第２ダイを前記RFIDスペーサ構造に形成するステップと、
前記第１ダイアクティブ面及び第２ダイアクティブ面の一方に前記RFIDスペーサ構造を電気的に結合するステップと、
を更に含む請求項１１記載の方法。
【請求項１４】
前記第１ダイを搭載基板に用意するステップを更に有する請求項１１記載の方法。
【請求項１５】
前記第１ダイを搭載基板に用意するステップと、
前記搭載基板に前記RFIDスペーサ構造を電気的に結合するステップと、
を更に有する請求項１１記載の方法。
【請求項１６】
前記第１ダイを搭載基板に用意するステップと、
前記第１ダイアクティブ面及び第２ダイアクティブ面の一方に前記RFIDスペーサ構造を電気的に結合するステップと、
を更に有する請求項１１記載の方法。
【請求項１７】
前記第１ダイを搭載基板に用意するステップと、
前記第２ダイアクティブ面及び第２ダイ背面を含む第２ダイを前記RFIDスペーサ構造に形成するステップと、
を更に有する請求項１１記載の方法。
【請求項１８】
アクティブ面及び背面を有する第１ダイと、
前記第１ダイの第１ダイアクティブ面及び前記第１ダイの背面の一方に用意されたRFIDスペーサ構造と、
前記第１ダイに結合されたダイナミックランダムアクセスメモリと、
を有するシステム。
【請求項１９】
前記第１ダイは搭載基板上に用意され、前記RFIDスペーサ構造は前記搭載基板上で集積されるようにした請求項１８記載のシステム。
【請求項２０】
当該システムは、コンピュータ、無線通信機、携帯装置、自動車、列車、船舶、航空機及び宇宙船の内の何れかに設けられているようにした請求項１８記載のシステム。
【請求項２１】
データストレージ装置、ディジタル信号プロセッサ、マイクロコントローラ、特定用途向け集積回路及びマイクロプロセッサを含む群から、前記第１ダイが選択されている請求項１８記載のシステム。
【請求項１】
第１ダイアクティブ面及び第１ダイ背面を含む第１ダイと、
前記第１ダイアクティブ面及び前記第１ダイ背面の一方に面して用意されたスペーサ構造と、
を有し、前記スペーサ構造は、無線周波数識別(RFID)タグを含むようにした装置。
【請求項２】
前記第１ダイ及び前記RFIDタグ間に電気接続部が備わっている請求項１記載の装置。
【請求項３】
前記スペーサ構造が、前記第１ダイの背面に面して設けられている請求項１記載の装置。
【請求項４】
前記第１ダイは搭載基板上に用意され、前記スペーサ構造は前記搭載基板上で集積されるようにした請求項１記載の装置。
【請求項５】
前記第１ダイが搭載基板上に用意され、前記スペーサ構造が前記搭載基板上で集積され、当該装置は、第２ダイアクティブ面及び第２ダイ背面を含む第２ダイを更に含み、前記第２ダイは前記第１ダイ上に用意され、前記第１ダイ及び前記第２ダイの一方はダイナミックランダムアクセスメモリを主に含み、前記第１ダイ及び前記第２ダイの他方は論理回路を主に含むようにした請求項１記載の装置。
【請求項６】
前記スペーサ構造が前記第１ダイ背面に面して用意され、前記第１ダイが論理回路又はダイナミックランダムアクセスメモリの一方を含み、当該装置は、第２ダイアクティブ面及び第２ダイ背面を含む第２ダイを更に含み、前記スペーサ構造は前記第２ダイアクティブ面に面して用意され、前記第２ダイは、前記論理回路又は前記ダイナミックランダムアクセスメモリの他方を主に含む。
【請求項７】
前記RFIDスペーサ構造は、前記RFIDタグに結合されたアンテナを含み、トランスポンダを形成する請求項１記載の装置。
【請求項８】
前記RFIDスペーサ構造が、スパイラルインダクタと、ヘリカルインダクタと、スパイラルインダクタ及びヘリカルインダクタの組み合わせとを含む群から選択された或るインダクタを含む請求項１記載の装置。
【請求項９】
前記第１ダイの下位に用意された搭載基板を更に含み、前記RFIDスペーサ構造は、前記第１ダイと第２ダイと第１及び第２ダイの背面との間に用意されている請求項１記載の装置。
【請求項１０】
搭載基板を更に含み、ワイヤ接続又はフリップチップから選択された形態で、前記第１ダイが前記搭載基板上に用意されている請求項１記載の装置。
【請求項１１】
RFIDスペーサ構造を第１ダイに形成するステップを有する方法であって、前記第１ダイは第１ダイアクティブ面及び第１ダイ背面を含み、前記形成するステップは、前記第１ダイアクティブ面及び第１ダイ背面の一方にRFIDスペーサ構造を形成するステップを含むようにした方法。
【請求項１２】
前記RFIDスペーサ構造に第２ダイを形成するステップを更に有し、前記第２ダイは、第２ダイアクティブ面及び第２ダイ背面を含むようにした請求項１１記載の方法。
【請求項１３】
第２ダイアクティブ面及び第２ダイ背面を含む第２ダイを前記RFIDスペーサ構造に形成するステップと、
前記第１ダイアクティブ面及び第２ダイアクティブ面の一方に前記RFIDスペーサ構造を電気的に結合するステップと、
を更に含む請求項１１記載の方法。
【請求項１４】
前記第１ダイを搭載基板に用意するステップを更に有する請求項１１記載の方法。
【請求項１５】
前記第１ダイを搭載基板に用意するステップと、
前記搭載基板に前記RFIDスペーサ構造を電気的に結合するステップと、
を更に有する請求項１１記載の方法。
【請求項１６】
前記第１ダイを搭載基板に用意するステップと、
前記第１ダイアクティブ面及び第２ダイアクティブ面の一方に前記RFIDスペーサ構造を電気的に結合するステップと、
を更に有する請求項１１記載の方法。
【請求項１７】
前記第１ダイを搭載基板に用意するステップと、
前記第２ダイアクティブ面及び第２ダイ背面を含む第２ダイを前記RFIDスペーサ構造に形成するステップと、
を更に有する請求項１１記載の方法。
【請求項１８】
アクティブ面及び背面を有する第１ダイと、
前記第１ダイの第１ダイアクティブ面及び前記第１ダイの背面の一方に用意されたRFIDスペーサ構造と、
前記第１ダイに結合されたダイナミックランダムアクセスメモリと、
を有するシステム。
【請求項１９】
前記第１ダイは搭載基板上に用意され、前記RFIDスペーサ構造は前記搭載基板上で集積されるようにした請求項１８記載のシステム。
【請求項２０】
当該システムは、コンピュータ、無線通信機、携帯装置、自動車、列車、船舶、航空機及び宇宙船の内の何れかに設けられているようにした請求項１８記載のシステム。
【請求項２１】
データストレージ装置、ディジタル信号プロセッサ、マイクロコントローラ、特定用途向け集積回路及びマイクロプロセッサを含む群から、前記第１ダイが選択されている請求項１８記載のシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公表番号】特表２００９−５２１７６８（Ｐ２００９−５２１７６８Ａ）
【公表日】平成２１年６月４日（２００９．６．４）
【国際特許分類】
【出願番号】特願２００８−５４８５８９（Ｐ２００８−５４８５８９）
【出願日】平成１８年１２月１４日（２００６．１２．１４）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０４８０５５
【国際公開番号】ＷＯ２００７／１０２８７１
【国際公開日】平成１９年９月１３日（２００７．９．１３）
【出願人】（５９３０９６７１２）インテル コーポレイション (931)
【Ｆターム（参考）】
【公表日】平成２１年６月４日（２００９．６．４）
【国際特許分類】
【出願日】平成１８年１２月１４日（２００６．１２．１４）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０４８０５５
【国際公開番号】ＷＯ２００７／１０２８７１
【国際公開日】平成１９年９月１３日（２００７．９．１３）
【出願人】（５９３０９６７１２）インテル コーポレイション (931)
【Ｆターム（参考）】
[ Back to top ]