テープキャリアパッケージ及びそのバーンイン方法及び試験方法
【課題】フレキシブルな配線基板上に複数の半導体素子を実装するテープキャリアパッケージにおいて、故障や異常のある半導体素子が混在する場合に、半導体素子を個片に切り離さず連なったフィルム基材に実装されたまま適切な条件下でバーンインを行い、バーンイン後に半導体素子を個片に切り離さず連なったフィルム基材に実装されたまま試験をする手段を提供することにある。
【解決手段】本発明のテープキャリアパッケージはバーンイン実施時に必要な電気部品をテープキャリアＴＣ５に実装できる為、適切な条件下でバーンインが行える。また電気部品を取り外すことにより、故障や異常のある半導体素子ＩＣ５２をバーンイン対象から外せる為、その影響を受けず適切な条件下でバーンインが行える。さらに、電気部品をすべて取り外すことにより連なったテープキャリアＴＣ５に実装されたまま半導体素子ＩＣ５ｎの試験を行うことができる。
【解決手段】本発明のテープキャリアパッケージはバーンイン実施時に必要な電気部品をテープキャリアＴＣ５に実装できる為、適切な条件下でバーンインが行える。また電気部品を取り外すことにより、故障や異常のある半導体素子ＩＣ５２をバーンイン対象から外せる為、その影響を受けず適切な条件下でバーンインが行える。さらに、電気部品をすべて取り外すことにより連なったテープキャリアＴＣ５に実装されたまま半導体素子ＩＣ５ｎの試験を行うことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のテープキャリアパッケージに係り、特にテープキャリアへの電気部品実装、さらにはテープキャリア状態でのバーンイン方法および試験方法に関する。
【背景技術】
【０００２】
半導体素子のパッケージ形態として、端子の曲がり防止などの為に、テープ上に半導体素子を実装したテープキャリアパッケージ（ＴＣＰ）またはシステムオンフィルム（ＳＯＦ）が用いられる場合がある。以下、本明細書ではこれらをまとめてテープキャリアパッケージ（ＴＣＰ）と称する。図７に従来のＴＣＰを試験する例を示す。テープキャリアＴＣ７には半導体素子ＩＣ７が実装されている。ＩＣ７は試験用のソケットＳＯＣ７に挿入され、ソケットＳＯＣ７の蓋で押さえられ、試験装置により試験が実施される。試験が終了すると、テープキャリアＴＣ７が順次送られ、次の半導体素子がソケットＳＯＣ７に挿入され、試験される。これを繰り返すことにより、ＴＣＰに実装された全ての半導体素子が試験される。
【０００３】
又、プローブカードを用いたコンタクト手法（テープキャリアのパッド部分にプローブ針を接触させることで信号の伝搬を行う方法）でも同様の試験が実現できる。
【０００４】
図８に従来のＴＣＰをバーンインする例を示す。従来のＴＣＰをバーンインする場合、半導体素子がテープに連なったままではバーンインできないので、半導体素子毎にテープを切断し、バーンインボードＢＩＢ８上に搭載されたソケットＳＯＣ８に挿入し、行っていた。そのため個片に切断したＴＣＰを搬送する別の手段、ソケットＳＯＣ８、及びバーンインボードＢＩＢ８の費用が必要になり、コストアップの原因となっていた。このような問題を解決する為に、特許文献１のようなＴＣＰが考案されている。これはテープに各半導体素子の端子を短絡するような配線を設け、半導体素子をテープから切断せずに一括してバーンインを実施する方法である。
【０００５】
バーンイン以外の応用手法として個片の半導体素子の試験を実施する場合に、抵抗やコンデンサなどの部品をテープキャリア上に搭載することで種々の評価を行うことも可能である。
【特許文献１】特開平５−１６０２１１号公報（平成５年（１９９３年）６月２５日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の構成では、以下の様な問題点がある。
【０００７】
通常バーンインを行う時には、ノイズを抑える為のコンデンサや、抵抗が半導体素子の端子に接続される。しかしながら特許文献１の方法では、各半導体素子にコンデンサや抵抗などの部品を実装することが出来ず、適切な条件下でバーンインが行えない。また、バーンイン時に異常や故障のある半導体素子、例えば電源とＧＮＤがショートしたような半導体素子が存在する場合、その半導体素子の影響で、他の半導体素子に適切な電圧や信号を与えることが出来ず、バーンインが行えない。さらに、試験を行う時にはＴＣＰに実装された半導体素子の端子が短絡されている為、個片に切断する必要がある。
【０００８】
本発明は上記の問題点に鑑みてなされたものであり、その目的は故障や異常のある半導体素子が混在する場合に、半導体素子を個片に切り離さず連なったフィルム基材に実装されたまま適切な条件下でバーンインを行う手段を提供することにある。また、半導体素子を個片に切り離さず連なったフィルム基材に実装されたまま試験をする手段を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成する為の本発明に係るテープキャリアパッケージは、フレキシブルな配線基板上に複数の半導体素子を実装し、上記各半導体素子の端子から配線を引き出し、引き出された上記配線上に第１の電極を有し、上記第１の電極と相対する位置に対になる第２の電極を有し、上記第２の電極から引き出された配線は上記配線基板に実装された各半導体素子の第２の電極間を短絡し、上記第２の電極間を短絡する配線上には第３の電極を有し、上記第１の電極と上記第２の電極との間に、電気部品を実装及び取り外しすることができることを特徴としている。
【００１０】
上記第１の特徴の本発明に係るテープキャリアパッケージは、各半導体素子の端子から引き出された配線と、第１の電極と、第２の電極と、第２の電極から引き出され各半導体素子の第２の電極を短絡する配線と、第３の電極とで構成される上記構造を、各半導体素子に対して複数組有することが好ましい。
【００１１】
本発明に係るテープキャリアパッケージのバーンイン方法は、上記テープキャリアパッケージの第１の電極と第２の電極との間に電気部品を実装し、第３の電極から電圧及び電気的信号を入力し、バーンインを行うことができる。
【００１２】
これによると、バーンイン実施時に必要な電気部品を上記テープキャリアパッケージに実装できる為、適切な条件下で一括してバーンインを行うことができる。
【００１３】
本発明に係るテープキャリアパッケージのバーンイン方法は、異常や故障のある半導体素子の第１の電極と、第２の電極との間には電気部品を実装せずに、バーンイン対象から外すことができる。
【００１４】
これによると、故障や異常のある半導体素子がある場合、電気部品を実装しないことで故障や異常のある半導体素子をバーンイン対象から外すことができる。これにより、正常な半導体素子が故障や異常のある半導体素子の影響を受けずに適切な条件下で一括してバーンインを行うことができる。
【００１５】
本発明に係るテープキャリアパッケージの試験方法は、上記配線基板上の第１の電極と第２の電極との間に実装された電気部品を取り外し、試験することができる。
【００１６】
本発明に係るテープキャリアパッケージの試験方法は、上記配線基板上の上記第１の電極と上記第２の電極との間に上記電気部品を実装した状態で試験することができる。
【００１７】
これによると、実装された電気部品を取り外す、または実装することにより、半導体素子を個片に切り離さず、連なった配線基板上に実装されたまま試験することが可能となる。従って、本発明によりフレキシブルな配線基板上に複数の半導体素子を実装するテープキャリアパッケージの製造コストは大幅に削減することができる。
【発明の効果】
【００１８】
以上のように本テープキャリアパッケージは、バーンイン実施時に必要な電気部品を上記テープキャリアパッケージに実装できる為、適切な条件下で一括してバーンインが行える。また、故障や異常のある半導体素子が混在する場合、電気部品を実装しないことにより故障や異常のある半導体素子をバーンイン対象から外せる為、正常な半導体素子が故障や異常のある半導体素子の影響を受けず、正しい条件で一括してバーンインが行える。さらに、実装された電気部品を全て取り外すことにより、半導体素子を個片に切り離さず、連なった配線基板上に実装されたまま試験することが可能となる。従って、従来の大掛かりなバーンイン装置（バーンインボードまたは個々の半導体集積回路用のソケットなど）が必要なくなり、本発明のフレキシブルな配線基板上に複数の半導体素子を実装するテープキャリアパッケージの製造コストは大幅に削減されるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
本発明を図１ないし図６に基づいて説明すると以下の通りである。
【００２０】
図１は本発明におけるテープキャリアパッケージ（ＴＣＰ）を示す平面図である。テープキャリアＴＣ１には半導体素子ＩＣ１が実装されている。半導体素子ＩＣ１の端子ＰＩＮ１はテープキャリアＴＣ１上の配線パターンＬ１１により配線され、第１の電極ＰＡＤ１１に接続されている。第１の電極ＰＡＤ１１の相対する位置には第２の電極ＰＡＤ１２が設けられ、第２の電極ＰＡＤ１２はテープキャリアＴＣ１上の配線パターンＬ１２により配線され、図示しないテープキャリアＴＣ１上に実装された複数の各半導体素子に対応する第２の電極間を短絡し、テープキャリアＴＣ１上の任意の位置にある第３の電極ＰＡＤ１３に接続されている。相対する第１の電極ＰＡＤ１１と第２の電極ＰＡＤ１２との間には、電気部品を搭載することができる。ここで電気部品とはコンデンサ、抵抗またはジャンパ配線などである。
【００２１】
図２は上記ＴＣＰにおいて、第１の電極と第２の電極から成る電気部品搭載用電極を複数個備えた場合のＴＣＰを示す平面図である。テープキャリアＴＣ２には半導体素子ＩＣ２が実装されている。半導体素子ＩＣ２の複数の端子ＰＩＮ２１〜ＰＩＮ２ｎはテープキャリアＴＣ２上の各配線パターンＬ２１１〜Ｌ２１ｎにより配線され、それぞれの端子についての第１の電極ＰＡＤ２１１〜ＰＡＤ２１ｎに接続されている。各第１の電極ＰＡＤ２１１〜ＰＡＤ２１ｎの相対する位置には、第２の電極ＰＡＤ２２１〜ＰＡＤ２２ｎが設けられている。各第２の電極ＰＡＤ２２１〜ＰＡＤ２２ｎはテープキャリアＴＣ２上の配線パターンＬ２２１〜Ｌ２２ｎにより配線され、それぞれがテープキャリアＴＣ２上に実装された複数の各半導体素子に対応する第２の電極間を短絡している。各配線パターンＬ２２１〜Ｌ２２ｎはテープキャリアＴＣ２上の任意の位置にある第３の電極ＰＡＤ２３１〜ＰＡＤ２３ｎに接続されている。
【００２２】
図３は上記ＴＣＰにおいて、第１の電極と第２の電極との間に、電気部品を実装したＴＣＰを示す平面図である。テープキャリアＴＣ３には半導体素子ＩＣ３が実装されている。半導体素子ＩＣ３の複数の端子ＰＩＮ３１〜ＰＩＮ３ｎはテープキャリアＴＣ３上の各配線パターンＬ３１１〜Ｌ３１ｎにより配線され、それぞれの端子についての第１の電極ＰＡＤ３１１〜ＰＡＤ３１ｎに接続されている。各第１の電極ＰＡＤ３１１〜ＰＡＤ３１ｎの相対する位置には、第２の電極ＰＡＤ３２１〜ＰＡＤ３２ｎが設けられている。各第２の電極ＰＡＤ３２１〜ＰＡＤ３２ｎはテープキャリアＴＣ３上の配線パターンＬ３２１〜Ｌ３２ｎにより配線され、それぞれがテープキャリアＴＣ３上に実装された複数の各半導体素子に対応する第２の電極間を短絡している。各配線パターンＬ３２１〜Ｌ３２ｎはテープキャリアＴＣ３上の任意の位置にある第３の電極ＰＡＤ３３１〜ＰＡＤ３３ｎに接続されている。各第１の電極ＰＡＤ３１１〜ＰＡＤ３１ｎと、各第２の電極ＰＡＤ３２１〜ＰＡＤ３２ｎの間には、それぞれ電気部品ＰＲＴ３１〜ＰＲＴ３ｎが実装されている。電気部品ＰＲＴ３１〜ＰＲＴ３ｎは抵抗、コンデンサなどの電子部品の場合もあれば、単に第１の電極ＰＡＤ３１１〜ＰＡＤ３１ｎと第２の電極ＰＡＤ３２１〜ＰＡＤ３２ｎを短絡する為のジャンパ配線のような場合もある。
【００２３】
尚、第１の電極、第２の電極間への電気部品の実装及び取り外しは、はんだ接続によって行うことができる。
【００２４】
図４は上記ＴＣＰに電気部品を実装し、テープキャリア上の複数の半導体素子に対して、一括してバーンインを行う場合を示す平面図である。テープキャリアＴＣ４には複数の半導体素子ＩＣ４１〜ＩＣ４ｎが実装されている。各半導体素子ＩＣ４１〜ＩＣ４ｎにおける複数の端子のそれぞれについて、第１の電極と第２の電極との間には電気部品が実装されている。これらの端子はバーンインの信号入出力に使用する端子である。通常、半導体素子は電源及びＧＮＤ端子を備えており、これらの端子の第１の電極および第２の電極との間は、特に電気部品の接続が必要ない場合はジャンパ配線などで短絡する。第３の電極ＰＡＤ４１〜ＰＡＤ４ｎから電圧や信号を与えると、第２の電極、実装された電気部品またはジャンパ配線、及び第１の電極を通して半導体素子ＩＣ４１〜ＩＣ４ｎに電圧や信号が与えられ、一括して半導体素子ＩＣ４１〜ＩＣ４ｎのバーンインが実施される。
【００２５】
図５は異常や故障のある半導体素子をバーンイン対象から外す場合を示す平面図である。テープキャリアＴＣ５には複数の半導体素子ＩＣ５１〜ＩＣ５ｎが実装されており、第３の電極ＰＡＤ５１〜ＰＡＤ５ｎからの電圧、信号によりバーンインが実施される。例えば半導体素子ＩＣ５２に異常があり、電源−ＧＮＤ間に大電流が流れる場合、半導体素子ＩＣ５２を流れる大電流の影響で半導体素子ＩＣ５１〜ＩＣ５ｎの電源電圧は電圧降下を起こし、適切な条件下でバーンインできなくなる。そこで半導体素子ＩＣ５２のバーンインに使用する端子に対する、第１の電極、第２の電極間に実装されていた電気部品を取り外す。そうすると半導体素子ＩＣ５２は第３の電極ＰＡＤ５１〜ＰＡＤ５ｎから切り離され、他の半導体素子からも切り離される。これにより異常や故障のある半導体素子ＩＣ５２を除く半導体素子ＩＣ５１〜ＩＣ５ｎは一括して適切な条件下でバーンインを行うことができる。
【００２６】
異常や故障のある半導体素子ＩＣ５２の検出は、バーンイン前にそれぞれの半導体素子について個々に試験を行うことで検出し、特定することができる。以下に試験の方法を記載する。
【００２７】
図６は本発明におけるＴＣＰを試験する場合を示す平面図である。テープキャリアＴＣ６には複数の半導体素子ＩＣ６１〜ＩＣ６ｎが実装されている。半導体素子ＩＣ６１〜ＩＣ６ｎの第１の電極と第２の電極との間には電気部品が実装されていないので、それぞれ独立した状態である。従って半導体素子ＩＣ６１〜ＩＣ６ｎは、図７に示されるようなソケットＳＯＣ７により、連なったテープキャリアＴＣ６に実装されたままそれぞれ試験することが可能となる。また、バーンイン後に同様の試験をすることにより、バーンインで不良が発生した半導体素子を検出し、特定することができる。
【００２８】
尚、試験に無関係である端子に接続された第１の電極、第２の電極間には電気部品を実装したままでもよい。
【００２９】
また上記の試験とは別に、ＴＣＰ上に電気部品を実装した状態で対象となる半導体素子の試験を行うことにより、電気部品が半導体素子の電気的特性に与える影響を評価することができる。この際、対象外の半導体素子の電気部品は取り外しておき、各半導体素子について個別に試験を行う。
【００３０】
本発明により、バーンイン前の半導体素子の試験、バーンイン、及びバーンイン後の試験において、連なったテープキャリアに実装されたままそれぞれの試験及びバーンインを行うことができる。
【００３１】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００３２】
本発明は半導体素子を実装するＴＣＰのバーンイン方法及び試験に適用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明におけるＴＣＰを示す平面図である。
【図２】図１のＴＣＰにおいて、電気部品搭載用電極を複数個備えた場合のＴＣＰを示す平面図である。
【図３】図２のＴＣＰにおいて、第１の電極と第２の電極との間に、電気部品を実装したＴＣＰを示す平面図である。
【図４】本発明におけるＴＣＰに電気部品を実装し、ＴＣＰ上の複数の半導体素子に対して、一括してバーンインを行う場合を示す平面図である。
【図５】本発明におけるＴＣＰの、異常や故障のある半導体素子をバーンイン対象から外す場合を示す平面図である。
【図６】本発明におけるＴＣＰを試験する場合を示す平面図である。
【図７】従来のＴＣＰを試験する場合を示す斜視図である。
【図８】従来のＴＣＰをバーンインする場合を示す斜視図である。
【符号の説明】
【００３４】
ＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４１〜ＩＣ４ｎ、ＩＣ５１〜ＩＣ５ｎ、ＩＣ６１〜ＩＣ６ｎ、ＩＣ７ 半導体素子
ＴＣ１〜ＴＣ７ テープキャリア（配線基板）
ＰＩＮ１、ＰＩＮ２１〜ＰＩＮ２ｎ、ＰＩＮ３１〜ＰＩＮ３ｎ 端子
Ｌ１１、Ｌ２１１〜Ｌ２１ｎ、Ｌ３１１〜Ｌ３１ｎ 配線
Ｌ１２、Ｌ２２１〜Ｌ２２ｎ、Ｌ３２１〜Ｌ３２ｎ 配線
ＰＡＤ１１、ＰＡＤ２１１〜ＰＡＤ２１ｎ、ＰＡＤ３１１〜ＰＡＤ３１ｎ 第１の電極
ＰＡＤ１２、ＰＡＤ２２１〜ＰＡＤ２２ｎ、ＰＡＤ３１１〜ＰＡＤ３２ｎ 第２の電極
ＰＡＤ１３、ＰＡＤ２３１〜ＰＡＤ２３ｎ、ＰＡＤ３３１〜ＰＡＤ３３ｎ、ＰＡＤ４１〜ＰＡＤ４ｎ、ＰＡＤ５１〜ＰＡＤ５ｎ 第３の電極
ＰＲＴ３１〜ＰＲＴ３ｎ 電気部品
【技術分野】
【０００１】
本発明は、半導体素子のテープキャリアパッケージに係り、特にテープキャリアへの電気部品実装、さらにはテープキャリア状態でのバーンイン方法および試験方法に関する。
【背景技術】
【０００２】
半導体素子のパッケージ形態として、端子の曲がり防止などの為に、テープ上に半導体素子を実装したテープキャリアパッケージ（ＴＣＰ）またはシステムオンフィルム（ＳＯＦ）が用いられる場合がある。以下、本明細書ではこれらをまとめてテープキャリアパッケージ（ＴＣＰ）と称する。図７に従来のＴＣＰを試験する例を示す。テープキャリアＴＣ７には半導体素子ＩＣ７が実装されている。ＩＣ７は試験用のソケットＳＯＣ７に挿入され、ソケットＳＯＣ７の蓋で押さえられ、試験装置により試験が実施される。試験が終了すると、テープキャリアＴＣ７が順次送られ、次の半導体素子がソケットＳＯＣ７に挿入され、試験される。これを繰り返すことにより、ＴＣＰに実装された全ての半導体素子が試験される。
【０００３】
又、プローブカードを用いたコンタクト手法（テープキャリアのパッド部分にプローブ針を接触させることで信号の伝搬を行う方法）でも同様の試験が実現できる。
【０００４】
図８に従来のＴＣＰをバーンインする例を示す。従来のＴＣＰをバーンインする場合、半導体素子がテープに連なったままではバーンインできないので、半導体素子毎にテープを切断し、バーンインボードＢＩＢ８上に搭載されたソケットＳＯＣ８に挿入し、行っていた。そのため個片に切断したＴＣＰを搬送する別の手段、ソケットＳＯＣ８、及びバーンインボードＢＩＢ８の費用が必要になり、コストアップの原因となっていた。このような問題を解決する為に、特許文献１のようなＴＣＰが考案されている。これはテープに各半導体素子の端子を短絡するような配線を設け、半導体素子をテープから切断せずに一括してバーンインを実施する方法である。
【０００５】
バーンイン以外の応用手法として個片の半導体素子の試験を実施する場合に、抵抗やコンデンサなどの部品をテープキャリア上に搭載することで種々の評価を行うことも可能である。
【特許文献１】特開平５−１６０２１１号公報（平成５年（１９９３年）６月２５日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の構成では、以下の様な問題点がある。
【０００７】
通常バーンインを行う時には、ノイズを抑える為のコンデンサや、抵抗が半導体素子の端子に接続される。しかしながら特許文献１の方法では、各半導体素子にコンデンサや抵抗などの部品を実装することが出来ず、適切な条件下でバーンインが行えない。また、バーンイン時に異常や故障のある半導体素子、例えば電源とＧＮＤがショートしたような半導体素子が存在する場合、その半導体素子の影響で、他の半導体素子に適切な電圧や信号を与えることが出来ず、バーンインが行えない。さらに、試験を行う時にはＴＣＰに実装された半導体素子の端子が短絡されている為、個片に切断する必要がある。
【０００８】
本発明は上記の問題点に鑑みてなされたものであり、その目的は故障や異常のある半導体素子が混在する場合に、半導体素子を個片に切り離さず連なったフィルム基材に実装されたまま適切な条件下でバーンインを行う手段を提供することにある。また、半導体素子を個片に切り離さず連なったフィルム基材に実装されたまま試験をする手段を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成する為の本発明に係るテープキャリアパッケージは、フレキシブルな配線基板上に複数の半導体素子を実装し、上記各半導体素子の端子から配線を引き出し、引き出された上記配線上に第１の電極を有し、上記第１の電極と相対する位置に対になる第２の電極を有し、上記第２の電極から引き出された配線は上記配線基板に実装された各半導体素子の第２の電極間を短絡し、上記第２の電極間を短絡する配線上には第３の電極を有し、上記第１の電極と上記第２の電極との間に、電気部品を実装及び取り外しすることができることを特徴としている。
【００１０】
上記第１の特徴の本発明に係るテープキャリアパッケージは、各半導体素子の端子から引き出された配線と、第１の電極と、第２の電極と、第２の電極から引き出され各半導体素子の第２の電極を短絡する配線と、第３の電極とで構成される上記構造を、各半導体素子に対して複数組有することが好ましい。
【００１１】
本発明に係るテープキャリアパッケージのバーンイン方法は、上記テープキャリアパッケージの第１の電極と第２の電極との間に電気部品を実装し、第３の電極から電圧及び電気的信号を入力し、バーンインを行うことができる。
【００１２】
これによると、バーンイン実施時に必要な電気部品を上記テープキャリアパッケージに実装できる為、適切な条件下で一括してバーンインを行うことができる。
【００１３】
本発明に係るテープキャリアパッケージのバーンイン方法は、異常や故障のある半導体素子の第１の電極と、第２の電極との間には電気部品を実装せずに、バーンイン対象から外すことができる。
【００１４】
これによると、故障や異常のある半導体素子がある場合、電気部品を実装しないことで故障や異常のある半導体素子をバーンイン対象から外すことができる。これにより、正常な半導体素子が故障や異常のある半導体素子の影響を受けずに適切な条件下で一括してバーンインを行うことができる。
【００１５】
本発明に係るテープキャリアパッケージの試験方法は、上記配線基板上の第１の電極と第２の電極との間に実装された電気部品を取り外し、試験することができる。
【００１６】
本発明に係るテープキャリアパッケージの試験方法は、上記配線基板上の上記第１の電極と上記第２の電極との間に上記電気部品を実装した状態で試験することができる。
【００１７】
これによると、実装された電気部品を取り外す、または実装することにより、半導体素子を個片に切り離さず、連なった配線基板上に実装されたまま試験することが可能となる。従って、本発明によりフレキシブルな配線基板上に複数の半導体素子を実装するテープキャリアパッケージの製造コストは大幅に削減することができる。
【発明の効果】
【００１８】
以上のように本テープキャリアパッケージは、バーンイン実施時に必要な電気部品を上記テープキャリアパッケージに実装できる為、適切な条件下で一括してバーンインが行える。また、故障や異常のある半導体素子が混在する場合、電気部品を実装しないことにより故障や異常のある半導体素子をバーンイン対象から外せる為、正常な半導体素子が故障や異常のある半導体素子の影響を受けず、正しい条件で一括してバーンインが行える。さらに、実装された電気部品を全て取り外すことにより、半導体素子を個片に切り離さず、連なった配線基板上に実装されたまま試験することが可能となる。従って、従来の大掛かりなバーンイン装置（バーンインボードまたは個々の半導体集積回路用のソケットなど）が必要なくなり、本発明のフレキシブルな配線基板上に複数の半導体素子を実装するテープキャリアパッケージの製造コストは大幅に削減されるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
本発明を図１ないし図６に基づいて説明すると以下の通りである。
【００２０】
図１は本発明におけるテープキャリアパッケージ（ＴＣＰ）を示す平面図である。テープキャリアＴＣ１には半導体素子ＩＣ１が実装されている。半導体素子ＩＣ１の端子ＰＩＮ１はテープキャリアＴＣ１上の配線パターンＬ１１により配線され、第１の電極ＰＡＤ１１に接続されている。第１の電極ＰＡＤ１１の相対する位置には第２の電極ＰＡＤ１２が設けられ、第２の電極ＰＡＤ１２はテープキャリアＴＣ１上の配線パターンＬ１２により配線され、図示しないテープキャリアＴＣ１上に実装された複数の各半導体素子に対応する第２の電極間を短絡し、テープキャリアＴＣ１上の任意の位置にある第３の電極ＰＡＤ１３に接続されている。相対する第１の電極ＰＡＤ１１と第２の電極ＰＡＤ１２との間には、電気部品を搭載することができる。ここで電気部品とはコンデンサ、抵抗またはジャンパ配線などである。
【００２１】
図２は上記ＴＣＰにおいて、第１の電極と第２の電極から成る電気部品搭載用電極を複数個備えた場合のＴＣＰを示す平面図である。テープキャリアＴＣ２には半導体素子ＩＣ２が実装されている。半導体素子ＩＣ２の複数の端子ＰＩＮ２１〜ＰＩＮ２ｎはテープキャリアＴＣ２上の各配線パターンＬ２１１〜Ｌ２１ｎにより配線され、それぞれの端子についての第１の電極ＰＡＤ２１１〜ＰＡＤ２１ｎに接続されている。各第１の電極ＰＡＤ２１１〜ＰＡＤ２１ｎの相対する位置には、第２の電極ＰＡＤ２２１〜ＰＡＤ２２ｎが設けられている。各第２の電極ＰＡＤ２２１〜ＰＡＤ２２ｎはテープキャリアＴＣ２上の配線パターンＬ２２１〜Ｌ２２ｎにより配線され、それぞれがテープキャリアＴＣ２上に実装された複数の各半導体素子に対応する第２の電極間を短絡している。各配線パターンＬ２２１〜Ｌ２２ｎはテープキャリアＴＣ２上の任意の位置にある第３の電極ＰＡＤ２３１〜ＰＡＤ２３ｎに接続されている。
【００２２】
図３は上記ＴＣＰにおいて、第１の電極と第２の電極との間に、電気部品を実装したＴＣＰを示す平面図である。テープキャリアＴＣ３には半導体素子ＩＣ３が実装されている。半導体素子ＩＣ３の複数の端子ＰＩＮ３１〜ＰＩＮ３ｎはテープキャリアＴＣ３上の各配線パターンＬ３１１〜Ｌ３１ｎにより配線され、それぞれの端子についての第１の電極ＰＡＤ３１１〜ＰＡＤ３１ｎに接続されている。各第１の電極ＰＡＤ３１１〜ＰＡＤ３１ｎの相対する位置には、第２の電極ＰＡＤ３２１〜ＰＡＤ３２ｎが設けられている。各第２の電極ＰＡＤ３２１〜ＰＡＤ３２ｎはテープキャリアＴＣ３上の配線パターンＬ３２１〜Ｌ３２ｎにより配線され、それぞれがテープキャリアＴＣ３上に実装された複数の各半導体素子に対応する第２の電極間を短絡している。各配線パターンＬ３２１〜Ｌ３２ｎはテープキャリアＴＣ３上の任意の位置にある第３の電極ＰＡＤ３３１〜ＰＡＤ３３ｎに接続されている。各第１の電極ＰＡＤ３１１〜ＰＡＤ３１ｎと、各第２の電極ＰＡＤ３２１〜ＰＡＤ３２ｎの間には、それぞれ電気部品ＰＲＴ３１〜ＰＲＴ３ｎが実装されている。電気部品ＰＲＴ３１〜ＰＲＴ３ｎは抵抗、コンデンサなどの電子部品の場合もあれば、単に第１の電極ＰＡＤ３１１〜ＰＡＤ３１ｎと第２の電極ＰＡＤ３２１〜ＰＡＤ３２ｎを短絡する為のジャンパ配線のような場合もある。
【００２３】
尚、第１の電極、第２の電極間への電気部品の実装及び取り外しは、はんだ接続によって行うことができる。
【００２４】
図４は上記ＴＣＰに電気部品を実装し、テープキャリア上の複数の半導体素子に対して、一括してバーンインを行う場合を示す平面図である。テープキャリアＴＣ４には複数の半導体素子ＩＣ４１〜ＩＣ４ｎが実装されている。各半導体素子ＩＣ４１〜ＩＣ４ｎにおける複数の端子のそれぞれについて、第１の電極と第２の電極との間には電気部品が実装されている。これらの端子はバーンインの信号入出力に使用する端子である。通常、半導体素子は電源及びＧＮＤ端子を備えており、これらの端子の第１の電極および第２の電極との間は、特に電気部品の接続が必要ない場合はジャンパ配線などで短絡する。第３の電極ＰＡＤ４１〜ＰＡＤ４ｎから電圧や信号を与えると、第２の電極、実装された電気部品またはジャンパ配線、及び第１の電極を通して半導体素子ＩＣ４１〜ＩＣ４ｎに電圧や信号が与えられ、一括して半導体素子ＩＣ４１〜ＩＣ４ｎのバーンインが実施される。
【００２５】
図５は異常や故障のある半導体素子をバーンイン対象から外す場合を示す平面図である。テープキャリアＴＣ５には複数の半導体素子ＩＣ５１〜ＩＣ５ｎが実装されており、第３の電極ＰＡＤ５１〜ＰＡＤ５ｎからの電圧、信号によりバーンインが実施される。例えば半導体素子ＩＣ５２に異常があり、電源−ＧＮＤ間に大電流が流れる場合、半導体素子ＩＣ５２を流れる大電流の影響で半導体素子ＩＣ５１〜ＩＣ５ｎの電源電圧は電圧降下を起こし、適切な条件下でバーンインできなくなる。そこで半導体素子ＩＣ５２のバーンインに使用する端子に対する、第１の電極、第２の電極間に実装されていた電気部品を取り外す。そうすると半導体素子ＩＣ５２は第３の電極ＰＡＤ５１〜ＰＡＤ５ｎから切り離され、他の半導体素子からも切り離される。これにより異常や故障のある半導体素子ＩＣ５２を除く半導体素子ＩＣ５１〜ＩＣ５ｎは一括して適切な条件下でバーンインを行うことができる。
【００２６】
異常や故障のある半導体素子ＩＣ５２の検出は、バーンイン前にそれぞれの半導体素子について個々に試験を行うことで検出し、特定することができる。以下に試験の方法を記載する。
【００２７】
図６は本発明におけるＴＣＰを試験する場合を示す平面図である。テープキャリアＴＣ６には複数の半導体素子ＩＣ６１〜ＩＣ６ｎが実装されている。半導体素子ＩＣ６１〜ＩＣ６ｎの第１の電極と第２の電極との間には電気部品が実装されていないので、それぞれ独立した状態である。従って半導体素子ＩＣ６１〜ＩＣ６ｎは、図７に示されるようなソケットＳＯＣ７により、連なったテープキャリアＴＣ６に実装されたままそれぞれ試験することが可能となる。また、バーンイン後に同様の試験をすることにより、バーンインで不良が発生した半導体素子を検出し、特定することができる。
【００２８】
尚、試験に無関係である端子に接続された第１の電極、第２の電極間には電気部品を実装したままでもよい。
【００２９】
また上記の試験とは別に、ＴＣＰ上に電気部品を実装した状態で対象となる半導体素子の試験を行うことにより、電気部品が半導体素子の電気的特性に与える影響を評価することができる。この際、対象外の半導体素子の電気部品は取り外しておき、各半導体素子について個別に試験を行う。
【００３０】
本発明により、バーンイン前の半導体素子の試験、バーンイン、及びバーンイン後の試験において、連なったテープキャリアに実装されたままそれぞれの試験及びバーンインを行うことができる。
【００３１】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００３２】
本発明は半導体素子を実装するＴＣＰのバーンイン方法及び試験に適用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明におけるＴＣＰを示す平面図である。
【図２】図１のＴＣＰにおいて、電気部品搭載用電極を複数個備えた場合のＴＣＰを示す平面図である。
【図３】図２のＴＣＰにおいて、第１の電極と第２の電極との間に、電気部品を実装したＴＣＰを示す平面図である。
【図４】本発明におけるＴＣＰに電気部品を実装し、ＴＣＰ上の複数の半導体素子に対して、一括してバーンインを行う場合を示す平面図である。
【図５】本発明におけるＴＣＰの、異常や故障のある半導体素子をバーンイン対象から外す場合を示す平面図である。
【図６】本発明におけるＴＣＰを試験する場合を示す平面図である。
【図７】従来のＴＣＰを試験する場合を示す斜視図である。
【図８】従来のＴＣＰをバーンインする場合を示す斜視図である。
【符号の説明】
【００３４】
ＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４１〜ＩＣ４ｎ、ＩＣ５１〜ＩＣ５ｎ、ＩＣ６１〜ＩＣ６ｎ、ＩＣ７ 半導体素子
ＴＣ１〜ＴＣ７ テープキャリア（配線基板）
ＰＩＮ１、ＰＩＮ２１〜ＰＩＮ２ｎ、ＰＩＮ３１〜ＰＩＮ３ｎ 端子
Ｌ１１、Ｌ２１１〜Ｌ２１ｎ、Ｌ３１１〜Ｌ３１ｎ 配線
Ｌ１２、Ｌ２２１〜Ｌ２２ｎ、Ｌ３２１〜Ｌ３２ｎ 配線
ＰＡＤ１１、ＰＡＤ２１１〜ＰＡＤ２１ｎ、ＰＡＤ３１１〜ＰＡＤ３１ｎ 第１の電極
ＰＡＤ１２、ＰＡＤ２２１〜ＰＡＤ２２ｎ、ＰＡＤ３１１〜ＰＡＤ３２ｎ 第２の電極
ＰＡＤ１３、ＰＡＤ２３１〜ＰＡＤ２３ｎ、ＰＡＤ３３１〜ＰＡＤ３３ｎ、ＰＡＤ４１〜ＰＡＤ４ｎ、ＰＡＤ５１〜ＰＡＤ５ｎ 第３の電極
ＰＲＴ３１〜ＰＲＴ３ｎ 電気部品
【特許請求の範囲】
【請求項１】
フレキシブルな配線基板上に複数の半導体素子を実装するテープキャリアパッケージにおいて、
上記各半導体素子の端子から配線を引き出し、引き出された上記配線上に第１の電極を有し、
上記第１の電極と相対する位置に対になる第２の電極を有し、
上記第２の電極から引き出された配線は上記配線基板に実装された各半導体素子の第２の電極間を短絡し、
上記第２の電極間を短絡する配線上には第３の電極を有し、
上記第１の電極と上記第２の電極との間に、電気部品を実装及び取り外しすることができることを特徴とするテープキャリアパッケージ。
【請求項２】
上記各半導体素子の端子から引き出された配線と、上記第１の電極と、上記第２の電極と、上記第２の電極から引き出され上記各半導体素子の第２の電極間を短絡する上記配線と、上記第３の電極とで構成される上記構造を、上記各半導体素子に対して複数組有することを特徴とする請求項１に記載のテープキャリアパッケージ。
【請求項３】
請求項２に記載のテープキャリアパッケージに対して行うバーンイン方法であって、
上記第１の電極と上記第２の電極との間に上記電気部品を実装し、上記第３の電極から電圧及び電気信号を入力することを特徴とする、テープキャリアパッケージのバーンイン方法。
【請求項４】
上記異常や故障のある半導体素子の上記第１の電極と、上記第２の電極との間には上記電気部品を実装せずに、バーンイン対象から外すことを特徴とする請求項３に記載のテープキャリアパッケージのバーンイン方法。
【請求項５】
請求項２に記載のテープキャリアパッケージに対して行う試験方法であって、
上記バーンイン後に、上記配線基板上の上記第１の電極と上記第２の電極との間に実装された上記電気部品を取り外し、試験することを特徴とする、テープキャリアパッケージの試験方法。
【請求項６】
請求項２に記載のテープキャリアパッケージに対して行う試験方法であって、
上記配線基板上の上記第１の電極と上記第２の電極との間に上記電気部品を実装した状態で試験することを特徴とする、テープキャリアパッケージの試験方法。
【請求項１】
フレキシブルな配線基板上に複数の半導体素子を実装するテープキャリアパッケージにおいて、
上記各半導体素子の端子から配線を引き出し、引き出された上記配線上に第１の電極を有し、
上記第１の電極と相対する位置に対になる第２の電極を有し、
上記第２の電極から引き出された配線は上記配線基板に実装された各半導体素子の第２の電極間を短絡し、
上記第２の電極間を短絡する配線上には第３の電極を有し、
上記第１の電極と上記第２の電極との間に、電気部品を実装及び取り外しすることができることを特徴とするテープキャリアパッケージ。
【請求項２】
上記各半導体素子の端子から引き出された配線と、上記第１の電極と、上記第２の電極と、上記第２の電極から引き出され上記各半導体素子の第２の電極間を短絡する上記配線と、上記第３の電極とで構成される上記構造を、上記各半導体素子に対して複数組有することを特徴とする請求項１に記載のテープキャリアパッケージ。
【請求項３】
請求項２に記載のテープキャリアパッケージに対して行うバーンイン方法であって、
上記第１の電極と上記第２の電極との間に上記電気部品を実装し、上記第３の電極から電圧及び電気信号を入力することを特徴とする、テープキャリアパッケージのバーンイン方法。
【請求項４】
上記異常や故障のある半導体素子の上記第１の電極と、上記第２の電極との間には上記電気部品を実装せずに、バーンイン対象から外すことを特徴とする請求項３に記載のテープキャリアパッケージのバーンイン方法。
【請求項５】
請求項２に記載のテープキャリアパッケージに対して行う試験方法であって、
上記バーンイン後に、上記配線基板上の上記第１の電極と上記第２の電極との間に実装された上記電気部品を取り外し、試験することを特徴とする、テープキャリアパッケージの試験方法。
【請求項６】
請求項２に記載のテープキャリアパッケージに対して行う試験方法であって、
上記配線基板上の上記第１の電極と上記第２の電極との間に上記電気部品を実装した状態で試験することを特徴とする、テープキャリアパッケージの試験方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−２７６０７８（Ｐ２００９−２７６０７８Ａ）
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願番号】特願２００８−１２４８０９（Ｐ２００８−１２４８０９）
【出願日】平成２０年５月１２日（２００８．５．１２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願日】平成２０年５月１２日（２００８．５．１２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]