ディスプレイ装置の駆動回路
【課題】ディスプレイ装置の消費電力を低減する。
【解決手段】ソースフォロワ回路を構成し、ソースから発光素子を発光させる駆動電圧を供給するトランジスタ２８と、トランジスタ２８のソース−ドレイン間を接続する電力回収用のダイオードＤ１と、トランジスタ２８のゲートに直列に接続されたスイッチＳＷ１と、トランジスタ２８のソース−ゲート間を接続するスイッチＳＷ２とを備え、発光素子を駆動する期間において、スイッチＳＷ１を接続状態とすると共に、スイッチＳＷ２を遮断状態とし、発光素子から電力を回収する期間において、スイッチＳＷ１を遮断状態とすると共に、スイッチＳＷ２を接続状態とすることを可能とした駆動回路により上記課題を解決できる。
【解決手段】ソースフォロワ回路を構成し、ソースから発光素子を発光させる駆動電圧を供給するトランジスタ２８と、トランジスタ２８のソース−ドレイン間を接続する電力回収用のダイオードＤ１と、トランジスタ２８のゲートに直列に接続されたスイッチＳＷ１と、トランジスタ２８のソース−ゲート間を接続するスイッチＳＷ２とを備え、発光素子を駆動する期間において、スイッチＳＷ１を接続状態とすると共に、スイッチＳＷ２を遮断状態とし、発光素子から電力を回収する期間において、スイッチＳＷ１を遮断状態とすると共に、スイッチＳＷ２を接続状態とすることを可能とした駆動回路により上記課題を解決できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置の駆動回路に関する。特に、無機エレクトロ・ルミネセンス（ＥＬ）ディスプレイ装置の駆動回路に関する。
【背景技術】
【０００２】
フラットパネル型のディスプレイ装置として無機エレクトロ・ルミネセンス（ＥＬ）ディスプレイ装置が知られている。無機ＥＬディスプレイ装置は、表示面内において絶縁性基板上に互いに平行に連設された複数のロウ（行）電極線Ｌrowと、ロウ電極線Ｌrow上面に形成された高誘電体膜と、高誘電体膜の上に設けられた中間層、蛍光体層、中間層を介してロウ電極線Ｌrowに直交する方向に延伸され、互いに平行に周期的に配設された無機ＥＬ発光体層と、無機ＥＬ発光体層の上に互いに平行に配設された線状の複数のカラム（列）電極線Ｌcolを含んで構成されている。ロウ電極線Ｌrowはロウドライバに接続され、カラム電極線Ｌcolはカラムドライバにそれぞれ接続される。
【０００３】
無機ＥＬディスプレイ装置は、図８に示す等価回路で表すことができる。ロウドライバ１０により複数のロウ電極線Ｌrowのうち１つが順次選択され、選択されたロウ電極線Ｌrowにロウ電圧Ｖrowが印加される。また、カラムドライバ１２に対して外部回路から選択された行に含まれる各画素に対する階調情報が入力され、その階調情報に基づいて所定のモジュレーション電圧Ｖmがカラムドライバ１２から各カラム電極線Ｌcolに印加される。選択されたロウ電極線Ｌrowに対応する各画素の無機ＥＬ発光体層には、ロウ電圧Ｖrowと各カラム電極線Ｌcolとの電位差が印加される。その結果、選択されたロウ電極線Ｌrow上の各画素の無機ＥＬ発光体層は、その電位差に応じた発光強度の光を出力する。そして、無機ＥＬディスプレイ装置に含まれる各行を順次選択して上記制御を行うことによって、無機ＥＬディスプレイ装置の表示画面を走査して１フレームの画像を表示させることができる。
【０００４】
特許文献１には、無機ＥＬディスプレイ装置の各画素の駆動回路が開示されている。この駆動回路５０は、図９に示すように、論理回路５２、トランジスタ５４〜６６、コンデンサ６８を含んで構成される。論理回路５２は、階調データ７０を受けて、階調データ７０をパルス幅符号化（ＰＷＭ）信号７２に変換して出力する。トランジスタ５４は、コンデンサ６８とトランジスタ５６と直列に接続される。コンデンサ６８にはランプ電圧ＶＲが印加される。トランジスタ５６はＰＷＭ信号７２のパルスを受けるとオン状態となり、トランジスタ５６のドレイン側の電圧ＶＨは閾値電圧ＶＴに保持される。一方、ＰＷＭ信号７２のパルスが出力されていない場合、トランジスタ５６はオフ状態となり、電圧ＶＨはランプ電圧ＶＲにつれて変化する。すなわち、ＰＷＭ信号７２のパルス幅が大きいほど電圧ＶＨは小さくなり、ＰＷＭ信号７２のパルス幅が小さいほど電圧ＶＨが大きくなる。トランジスタ６４は、ソースフォロワドライバ回路を構成する。電圧ＶＰＰは正弦波の交流電源であり、駆動回路５０の出力電圧ＶＯＵＴは、電圧ＶＨと電圧ＶＰＰとを掛け合わせた電圧となる。無機ＥＬディスプレイ装置の各画素は、ロウドライバ１０から選択されたロウ電極線Ｌrowに印加される電圧Ｖrowと、カラムドライバ１２からカラム電極線Ｌcolに印加される出力電圧ＶＯＵＴとの電位差によって発光する。図１０に示すように、ロウドライバ１０から選択されたロウ電極線Ｌrowに印加される電圧Ｖrowと、カラムドライバ１２からカラム電極線Ｌcolに印加される出力電圧ＶＯＵＴとの電位差が最大電位差ΔＶＭＡＸの場合に最も輝度が高くなり、最小電位差ΔＶＭＩＮの場合に最も輝度が低くなる。なお、図１０（ａ）には、電圧Ｖrowと出力電圧ＶＯＵＴとの極性が逆である場合を示し、図１０（ｂ）には、電圧Ｖrowと出力電圧ＶＯＵＴとの極性が等しい場合を示している。
【０００５】
また、トランジスタ５８，６０による電圧降下は、トランジスタ６４，６６の閾値電圧ＶＴに等しいトランジスタ５８，６０の閾値電圧ＶＴの合計に等しいので、駆動回路５０の出力は“デッドバンド”をもたないものとなる。
【０００６】
【特許文献１】特開平９−１７９５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来の駆動回路５０は、発光素子に印加された電力を回収することができない。従って、省電力特性が悪く、このような駆動回路を用いるとディスプレイ装置全体の消費電力が大きくなる問題を生ずる。特に、発光素子を携帯用電子機器に搭載する場合、消費電力の低減が必要となる。
【０００８】
また、上記従来の駆動回路では、出力電圧ＶＯＵＴは極性が定まった０〜８０Ｖの電圧となるので、各画素の両端に印加される電圧Ｖrowと出力電圧ＶＯＵＴとの電位差も最大電位差ΔＶＭＡＸ〜最小電位差ΔＶＭＩＮにかけて常に極性が等しいものとなる。このように、ＥＬ素子に極性が一定である電圧を印加し続ける片側駆動方式では、ＥＬ素子の寿命が短くなる問題を生ずる。
【０００９】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決するディスプレイ装置の駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、ソースフォロワ回路を構成し、ソースから駆動電圧を供給する第１のトランジスタと、前記第１のトランジスタのソース−ドレイン間を接続する電力回収用のダイオードと、前記第１のトランジスタのゲートに直列に接続された第１のスイッチと、前記第１のトランジスタのソース−ゲート間を接続する第２のスイッチと、を備え、発光素子を駆動する期間において、前記第１のスイッチを接続状態とすると共に、前記第２のスイッチを遮断状態とし、発光素子から電力を回収する期間において、前記第１のスイッチを遮断状態とすると共に、前記第２のスイッチを接続状態とすることを可能としたことを特徴とする。
【００１１】
両側駆動方式の場合、ソースフォロワ回路を構成し、ソースから前記第１のトランジスタとは逆極性の駆動電圧を供給する第２のトランジスタと、前記第２のトランジスタのソース−ドレイン間を接続する電力回収用のダイオードと、前記第２のトランジスタのゲートに直列に接続された第３のスイッチと、前記第２のトランジスタのソース−ゲート間を接続する第４のスイッチと、を備え、発光素子を駆動する期間において、前記第３のスイッチを接続状態とすると共に、前記第４のスイッチを遮断状態とし、発光素子から電力を回収する期間において、前記第３のスイッチを遮断状態とすると共に、前記第４のスイッチを接続状態とすることを可能とした回路を備える。
【００１２】
ここで、発光素子を発光させる階調を示す階調データを受けて、前記階調データが示す階調が所定の閾値以上である場合、接地電位以上であって前記階調データに応じた最大ランプ電圧へ昇圧されるランプ電圧を前記第１のトランジスタのゲートに供給し、前記階調データが示す階調が所定の閾値より小さい場合、接地電位以下であって前記階調データに応じた最小ランプ電圧へ降圧されるランプ電圧を前記第２のトランジスタのゲートに供給する回路を備えることが好適である。
【００１３】
前記第１又は第２のトランジスタのドレインには正弦波又は余弦波の電圧が印加されることが好適である。
【００１４】
上記本発明の駆動回路はバイポーラトランジスタで構成することも可能である。すなわち、発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、エミッタフォロワ回路を構成し、エミッタから駆動電圧を供給する第１のトランジスタと、前記第１のトランジスタのエミッタ−コレクタ間を接続する電力回収用のダイオードと、前記第１のトランジスタのベースに直列に接続された第１のスイッチと、前記第１のトランジスタのエミッタ−ベース間を接続する第２のスイッチと、を備え、発光素子を駆動する期間において、前記第１のスイッチを接続状態とすると共に、前記第２のスイッチを遮断状態とし、発光素子から電力を回収する期間において、前記第１のスイッチを遮断状態とすると共に、前記第２のスイッチを接続状態とすることを可能としたことを特徴とする。
【００１５】
両側駆動方式の場合、エミッタフォロワ回路を構成し、エミッタから前記第１のトランジスタとは逆極性の駆動電圧を供給する第２のトランジスタと、前記第２のトランジスタのエミッタ−コレクタ間を接続する電力回収用のダイオードと、前記第２のトランジスタのベースに直列に接続された第３のスイッチと、前記第２のトランジスタのエミッタ−ベース間を接続する第４のスイッチと、を備え、発光素子を駆動する期間において、前記第３のスイッチを接続状態とすると共に、前記第４のスイッチを遮断状態とし、発光素子から電力を回収する期間において、前記第３のスイッチを遮断状態とすると共に、前記第４のスイッチを接続状態とすることを可能とした回路を備える。
【発明の効果】
【００１６】
本発明によれば、発光素子に印加された電力を高い効率で回収することができる。これによって、駆動回路及びそれを用いたディスプレイ装置の消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態におけるディスプレイ装置の駆動回路１００は、図１に示すように、レベルシフト回路２０、デッドバンド除去回路２２、トランジスタ２４〜２９及びコンデンサＣ１を含んで構成される。
【００１８】
従来のディスプレイ装置の駆動回路は、例えば０〜８０Ｖという接地電位に対して片側の電圧で発光素子を駆動させていた。本実施の形態における駆動回路１００は、例えば−４０Ｖ〜４０Ｖという接地電位に対して正負両側の電圧で発光素子を駆動させる。
【００１９】
レベルシフト回路２０は、論理回路及び電圧シフト回路を含んで構成される。レベルシフト回路２０はパルス発生回路に相当する。論理回路は、ＥＬ素子の発光強度を示すディジタルの階調データの入力を受けて、階調データに応じたパルス幅を有するパルス幅符号化（ＰＷＭ）信号であるチャネル信号を生成する。チャネル信号は、ＥＬ素子の発光強度の階調が大きいほど広いパルス幅を有する信号である。このとき、階調データが示す階調が所定の閾値以上である場合に階調データが示す階調から閾値を引いた値に対応するパルス幅を有するＰチャネル信号を生成し、階調データが示す階調が閾値より小さい場合に階調データが示す階調に対応するパルス幅を有するＮチャネル信号を生成する。すなわち、論理回路は、階調データに応じてＮチャネル信号とＰチャネル信号とを切り替えて出力する。電圧シフト回路は、論理回路から出力されるチャネル信号を高圧に昇圧する。論理回路まではロジック回路で構成されるので、チャネル信号は低電圧（例えば、０〜３．３Ｖ）のパルス信号となる。そこで、電圧シフト回路では、後段の高電圧回路を駆動するために、低電圧のチャネル信号を高電圧（例えば、±４０Ｖ）に変換する。
【００２０】
図２に、電圧シフト回路の一例を示す。トランジスタ３０〜３３は、Ｐチャネル信号の昇圧回路を構成する。トランジスタ３１のドレインはトランジスタ３０のドレイン−ソース間を介して正の高圧電源バイアスＡＶＤＤ（例えば、＋４０Ｖ）に接続され、トランジスタ３１のソースは低圧電源バイアスＤＶＳＳ（例えば、接地電位）に接続される。Ｐチャネル型のトランジスタ３０のゲートには、正のゲートバイアスＶｐが印加されて電流源として機能する。Ｎチャネル型のトランジスタ３１のゲートにはＰチャネル信号が入力される。トランジスタ３１は、Ｐチャネル信号のパルスが立ち上がっている期間はオン状態となり、パルスが立ち上がっていない期間はオフ状態となる。従って、トランジスタ３１のドレイン端子の電圧は、Ｐチャネル信号のパルスが立ち上がっている期間はほぼ負の低圧電源バイアスＤＶＳＳに維持され、パルスが立ち上がっていない期間はほぼ正の高圧電源バイアスＡＶＤＤに維持される。
【００２１】
トランジスタ３２のソースは正の高圧電源バイアスＡＶＤＤに接続され、トランジスタ３２のドレインはトランジスタ３３のドレイン−ソース間を介して負の高圧電源バイアスＡＶＳＳ（例えば、−４０Ｖ）に接続される。Ｎチャネル型のトランジスタ３３のゲートには、負のゲートバイアスＶｎが印加されて電流源として機能する。Ｐチャネル型のトランジスタ３２のゲートにはトランジスタ３１のドレインが接続され、ドレイン端子の電圧変化がＰチャネル高圧信号として出力される。すなわち、トランジスタ３０〜３３の昇圧回路により、３．３ＶレベルのＰチャネル信号が±４０Ｖレベルのパルス信号に変換されて出力される。
【００２２】
トランジスタ３４〜３７は、Ｎチャネル信号の昇圧回路を構成する。トランジスタ３４のドレインはトランジスタ３５のドレイン−ソース間を介して負の高圧電源バイアスＡＶＤＤ（例えば、−４０Ｖ）に接続され、トランジスタ３４のソースは正の低圧電源バイアスＤＶＤＤ（例えば、＋３．３Ｖ）に接続される。Ｎチャネル型のトランジスタ３５のゲートには、負のゲートバイアスＶｎが印加されて電流源として機能する。Ｐチャネル型のトランジスタ３４のゲートにはＮチャネル信号が入力される。トランジスタ３４は、Ｎチャネル信号のパルスが立ち上がっている期間はオフ状態となり、パルスが立ち上がっていない期間はオン状態となる。従って、トランジスタ３４のドレイン端子の電圧は、Ｎチャネル信号のパルスが立ち下がっている期間はほぼ正の低圧電源バイアスＤＶＤＤに維持され、パルスがたち下がっていない期間はほぼ負の高圧電源バイアスＡＶＳＳに維持される。
【００２３】
トランジスタ３７のソースは負の高圧電源バイアスＡＶＳＳに接続され、トランジスタ３７のドレインはトランジスタ３６のドレイン−ソース間を介して正の高圧電源バイアスＡＶＤＤに接続される。Ｐチャネル型のトランジスタ３６のゲートには、正のゲートバイアスＶｐが印加されて電流源として機能する。Ｎチャネル型のトランジスタ３７のゲートにはトランジスタ３４のドレインが接続され、ソース端子の電圧変化がＮチャネル高圧信号として出力される。すなわち、トランジスタ３４〜３７の昇圧回路により、＋３．３ＶレベルのＮチャネル信号が±４０Ｖレベルのパルス信号に変換されて出力される。
【００２４】
図１に示すように、レベルシフト回路２０から出力されるＰチャネル高圧信号及びＮチャネル高圧信号はトランジスタ２４及び２６のゲートにそれぞれ入力される。トランジスタ２４のソースはランプ電圧ＶＲ（＋）は接続され、トランジスタ２６のソースはランプ電圧ＶＲ（−）に接続される。また、トランジスタ２４のドレインとトランジスタ２６のドレインとが接続され、接続点ＡはコンデンサＣ１を介して接地される。
【００２５】
ランプ電圧ＶＲ（＋）は、レベルシフト回路２０へＰＷＭ信号が入力されるタイミングに同期して基準電位（例えば、接地電位ＧＮＤ）から昇圧を開始し、Ｐチャネル信号（Ｐチャネル高圧信号）の最大パルス幅に相当する時間で最大ランプ電圧ＶＲＭＡＸ（例えば、＋４０Ｖ）に到達するように一定速度で昇圧される。また、ランプ電圧ＶＲ（−）は、レベルシフト回路２０へＰＷＭ信号が入力されるタイミングに同期して基準電位（例えば、接地電位ＧＮＤ）から降圧を開始し、Ｎチャネル信号（Ｎチャネル高圧信号）の最大パルス幅に相当する時間で最小ランプ電圧ＶＲＭＩＮ（例えば、−４０Ｖ）に到達するように一定速度で降圧される。
【００２６】
トランジスタ２４は、Ｐチャネル高圧信号のパルスが出力されている期間だけオン状態となる。また、トランジスタ２６は、Ｎチャネル高圧信号のパルスが出力されている期間だけオン状態となる。従って、Ｐチャネル高圧信号のパルスが出力されている場合には、ランプ電圧ＶＲ（＋）によりコンデンサＣ１はＰチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Ｖｃはパルス幅に対応する値となる。一方、Ｎチャネル高圧信号のパルスが出力されている場合には、ランプ電圧ＶＲ（−）によりコンデンサＣ１はＮチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Ｖｃはパルス幅に対応する値となる。
【００２７】
デッドバンド除去回路２２は、コンデンサＣ１の充電電圧Ｖｃを出力電圧として受けて、デッドバンドの除去を行う。図３に、デッドバンド除去回路２２の例を示す。
【００２８】
トランジスタ３８のドレインは正の高圧電源バイアスＡＶＤＤに接続され、トランジスタ３８のソースはトランジスタ３９のドレイン−ソースを介して負の高圧電源バイアスＡＶＳＳに接続される。トランジスタ３８のゲートにはコンデンサの充電電圧Ｖｃが入力される。また、Ｎチャネル型のトランジスタ３９のゲートには負のゲートバイアスＶｎが印加されて電流源として機能する。
【００２９】
トランジスタ４１のドレインは負の高圧電源バイアスＡＶＳＳに接続され、トランジスタ４１のソースはトランジスタ４０のドレイン−ソースを介して正の高圧電源バイアスＡＶＤＤに接続される。トランジスタ４１のゲートにはコンデンサの充電電圧Ｖｃが入力される。また、Ｐチャネル型のトランジスタ４０のゲートには正のゲートバイアスＶｐが印加されて電流源として機能する。
【００３０】
充電電圧Ｖｃが正電位になると、ソースフォロワ回路を構成するトランジスタ４１の作用により、充電電圧Ｖｃの変化に追従して充電電圧Ｖｃ＋閾値電圧Ｖｔがトランジスタ４１のソースからＮチャネル除去信号として出力される。一方、充電電圧Ｖｃが負電位になると、ソースフォロワ回路を構成するランジスタ３８の作用により、充電電圧Ｖｃの変化に追従して充電電圧Ｖｃ−閾値電圧Ｖｔがトランジスタ３８のソースからＰチャネル除去信号として出力される。
【００３１】
図１に示すように、Ｎチャネル除去信号はトランジスタ２８のゲートに入力され、Ｐチャネル除去信号はトランジスタ２９のゲートに入力される。トランジスタ２８のドレインは正の交流（正弦波）電源Ｖｓｉｎ（＋）に接続され、トランジスタ２９のドレインは負の交流（正弦波）電源Ｖｓｉｎ（−）に接続される。トランジスタ２８のソースはトランジスタ２９のソースと接続され、その接続点からＥＬ素子の駆動電圧ＶＤＲＶが出力される。
【００３２】
ここで、正の交流（正弦波）電源Ｖｓｉｎ（＋）は、図４に示すように、基準電位（例えば、接地電位ＧＮＤ）を最小ピーク電圧とし、正の高圧電源バイアスＡＶＤＤ（例えば、＋４０Ｖ）を最高ピーク電圧とする正弦波交流とする。また、負の交流（正弦波）電源Ｖｓｉｎ（−）は、図４に示すように、基準電位（例えば、接地電位ＧＮＤ）を最大ピーク電圧とし、負の高圧電源バイアスＡＶＳＳ（例えば、−４０Ｖ）を最小ピーク電圧とする正弦波交流とする。
【００３３】
トランジスタ２９は、充電電圧Ｖｃが正電位になると、図４に示すように、負の交流電源Ｖｓｉｎ（−）をカットオフ電圧として、Ｐチャネル除去信号の変化に応じてＰチャネル除去信号−閾値電圧Ｖｔ、すなわち充電電圧Ｖｃに対応する駆動電圧ＶＤＲＶを出力する。一方、トランジスタ２８は、充電電圧Ｖｃが負電位になると、図４に示すように、正の交流電源Ｖｓｉｎ（＋）をカットオフ電圧として、Ｎチャネル除去信号の変化に応じてＮチャネル除去信号＋閾値電圧Ｖｔ、すなわち充電電圧Ｖｃに対応する駆動電圧ＶＤＲＶを出力する。
【００３４】
ここで、トランジスタ２８による電圧降下はトランジスタ４１の閾値電圧ＶＴで補償され、トランジスタ２９による電圧降下はトランジスタ３８の閾値電圧ＶＴで補償されるので、駆動回路１００の出力は“デッドバンド”をもたないものとなる。
【００３５】
従って、選択されたロウ電極線Ｌrowに接続されたＥＬ素子には、図５に示すように、ロウ電極線Ｌrowに印加される電圧Ｖrowと、基準電位（接地電位）に対して正負の両極に振れる駆動電圧ＶＤＲＶとの電位差がΔＶＭＩＮからΔＶＭＡＸの範囲で印加されることとなる。この電位差によって発光素子が階調データに応じた発光強度で発光する。一方、選択されていないロウ電極線Ｌrowに接続されたＥＬ素子には、図６に示すように、基準電位（接地電位）に対して正負の両極に振れる駆動電圧ＶＤＲＶとの電位差が印加される。これによって、ＥＬ素子の寿命を従来よりも著しく長くすることができる。
【００３６】
また、駆動回路１００は、ＥＬ素子に蓄積されたエネルギーを電源に回収するための電力回収用のダイオードＤ１，Ｄ２を含むことも好適である。これによって、図４に示すように、ＥＬ素子の駆動期間ＴＤＲＶに続く回収期間ＴＲＣＶにおいて、ＥＬ素子に蓄積されたエネルギーを交流電源Ｖｓｉｎ（＋）又はＶｓｉｎ（−）に回収させることができる。このとき、駆動回路１００は、電力を効率良く回収するための電力回収用のダイオードＤ３〜Ｄ６を備えることが好適である。
【００３７】
例えば、プラスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合、電力回収時にその電荷はダイオードＤ１を介して交流電源Ｖｓｉｎ（＋）に流れる。このとき、コンデンサＣ１に貯まっていた電荷も同様に交流電源Ｖｓｉｎ（＋）に流れるが、コンデンサＣ１の端子電圧Ｖｃは交流電源Ｖｓｉｎ（＋）よりもダイオードＤ３，Ｄ４の端子間電圧分だけ高い電圧となる。従って、Ｐチャネルのトランジスタ２９はオフ状態となり、効率良く電力を回収することができる。同様に、マイナスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合には、ダイオードＤ５，Ｄ６の作用によってトランジスタ２８がオフ状態となり、交流電源Ｖｓｉｎ（−）に電力が効率良く回収される。
【００３８】
ところが、一般的にＥＬ素子のロウ側の端子はフローティングになっており、複数のＥＬ素子のロウ側の端子は共通に接続されている。そのため、ＥＬ素子の駆動状況に応じてロウ側の電位が変動することがある。例えば、プラスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合、回収期間ＴＲＣＶにＥＬ素子のロウ側の電位が上昇する変動を受けたとすると、トランジスタ２８と共にトランジスタ２９もオン状態となり、ＥＬ素子の容量に蓄積されていた電力が交流電源Ｖｓｉｎ（＋）にうまく回収できなくなる。同様に、マイナスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合、回収期間ＴＲＣＶにＥＬ素子のロウ側の電位が下降したとすると、トランジスタ２９と共にトランジスタ２８もオン状態となり、ＥＬ素子の容量に蓄積されていた電力が交流電源Ｖｓｉｎ（−）にうまく回収できなくなる。
【００３９】
そこで、デッドバンド除去回路２２の出力端とトランジスタ２８のゲート間にスイッチＳＷ１、トランジスタ２８のゲート−ソース間にスイッチＳＷ２、デッドバンド除去回路２２の出力端とトランジスタ２９のゲート間にスイッチＳＷ３、トランジスタ２９のゲート−ソース間にスイッチＳＷ４を設ける回路構成とすることが好適である。駆動期間ＴＤＲＶには、スイッチＳＷ１，ＳＷ３を接続状態、スイッチＳＷ２，ＳＷ４を遮断状態とする。一方、回収期間ＴＲＣＶには、スイッチＳＷ１，ＳＷ３を遮断状態、スイッチＳＷ２，ＳＷ４を接続状態とする。
【００４０】
より具体的には、図７に示すように、スイッチＳＷ１〜ＳＷ４としてトランスファーゲート８１〜８４とし、駆動回路の外部からトランスファーゲート８１〜８４の接続・遮断を制御する構成とすることができる。駆動期間ＴＤＲＶには、外部制御端子にローレベル（負電位）の制御信号を印加することによってトランスファーゲート８１，８３を接続状態、トランスファーゲート８２，８４を遮断状態とする。一方、回収期間ＴＲＣＶには、外部制御端子にハイレベル（正電位）の制御信号を印加することによってトランスファーゲート８１，８３を遮断状態、トランスファーゲート８２，８４を接続状態とする。
【００４１】
これによって、回収期間ＴＲＣＶにはトランジスタ２８，２９が切り離され、ダイオードＤ１，Ｄ２のみが有効となり、ＥＬ素子に蓄積されていた電力を確実に回収することができる。
【００４２】
ここで、回収期間ＴＲＣＶはＶｓｉｎ（＋）及びＶｓｉｎ（−）のピーク値から最小値までの期間に含まれるように設定することが好適である。特に、駆動電圧ＶＤＲＶの絶対値が減少する期間に設定することが好適である。このように回収期間ＴＲＣＶを設定することによって、ＥＬ素子の発光をより確実に行うと共に、ＥＬ素子に蓄積されていた電力を効率的に回収することができる。
【００４３】
このように、電力の回収期間ＴＲＣＶにトランジスタを切り離すスイッチ素子を設ける構成は、両側駆動方式の駆動回路に限定されることはなく、片側駆動方式の駆動回路においても有効である。また、本実施の形態では、トランジスタはＦＥＴとして説明を行ったが、バイポーラトランジスタを用いても同様に回路を構成することができる。
【００４４】
なお、本実施の形態では、ディスプレイ装置として無機ＥＬディスプレイ装置を対象として説明を行ったがこれに限定されるものでない。両極性の印加電圧によって発光可能な素子を利用したディスプレイ装置であれば本発明の適用対象範囲とすることができる。ただし、無機ＥＬディスプレイのように印加電圧の範囲が数十Ｖ程度になるディスプレイ装置では、正負の両側駆動とすることによって発光素子の寿命を延ばし、駆動回路に含まれる素子の必要耐圧を抑えることができる等の効果が顕著となる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態におけるディスプレイ装置の駆動回路の構成を示す図である。
【図２】本発明の実施の形態における電圧シフト回路の具体例を示す図である。
【図３】本発明の実施の形態におけるデッドバンド除去回路の具体例を示す図である。
【図４】本発明の実施の形態における駆動電圧の生成を説明する図である。
【図５】本発明の実施の形態における発光素子の両側駆動を説明する図である。
【図６】本発明の実施の形態における発光素子の両側駆動を説明する図である。
【図７】本発明の実施の形態における電力回収用の回路の具体例を示す図である。
【図８】従来のディスプレイ装置の等価回路を示す図である。
【図９】従来のディスプレイ装置の駆動回路の構成を示す図である。
【図１０】従来の実施の形態における発光素子の片側駆動を説明する図である。
【符号の説明】
【００４６】
１０ ロウドライバ、１２ カラムドライバ、２０ レベルシフト回路、２２ デッドバンド除去回路、２４〜４１ トランジスタ、５０ 駆動回路、５２ 論理回路、５４〜６６ トランジスタ、６８ コンデンサ、７０ 階調データ、７２ ＰＷＭ信号、８１〜８４ トランスファーゲート、１００ 駆動回路、ＳＷ１〜ＳＷ４ スイッチ。
【技術分野】
【０００１】
本発明は、ディスプレイ装置の駆動回路に関する。特に、無機エレクトロ・ルミネセンス（ＥＬ）ディスプレイ装置の駆動回路に関する。
【背景技術】
【０００２】
フラットパネル型のディスプレイ装置として無機エレクトロ・ルミネセンス（ＥＬ）ディスプレイ装置が知られている。無機ＥＬディスプレイ装置は、表示面内において絶縁性基板上に互いに平行に連設された複数のロウ（行）電極線Ｌrowと、ロウ電極線Ｌrow上面に形成された高誘電体膜と、高誘電体膜の上に設けられた中間層、蛍光体層、中間層を介してロウ電極線Ｌrowに直交する方向に延伸され、互いに平行に周期的に配設された無機ＥＬ発光体層と、無機ＥＬ発光体層の上に互いに平行に配設された線状の複数のカラム（列）電極線Ｌcolを含んで構成されている。ロウ電極線Ｌrowはロウドライバに接続され、カラム電極線Ｌcolはカラムドライバにそれぞれ接続される。
【０００３】
無機ＥＬディスプレイ装置は、図８に示す等価回路で表すことができる。ロウドライバ１０により複数のロウ電極線Ｌrowのうち１つが順次選択され、選択されたロウ電極線Ｌrowにロウ電圧Ｖrowが印加される。また、カラムドライバ１２に対して外部回路から選択された行に含まれる各画素に対する階調情報が入力され、その階調情報に基づいて所定のモジュレーション電圧Ｖmがカラムドライバ１２から各カラム電極線Ｌcolに印加される。選択されたロウ電極線Ｌrowに対応する各画素の無機ＥＬ発光体層には、ロウ電圧Ｖrowと各カラム電極線Ｌcolとの電位差が印加される。その結果、選択されたロウ電極線Ｌrow上の各画素の無機ＥＬ発光体層は、その電位差に応じた発光強度の光を出力する。そして、無機ＥＬディスプレイ装置に含まれる各行を順次選択して上記制御を行うことによって、無機ＥＬディスプレイ装置の表示画面を走査して１フレームの画像を表示させることができる。
【０００４】
特許文献１には、無機ＥＬディスプレイ装置の各画素の駆動回路が開示されている。この駆動回路５０は、図９に示すように、論理回路５２、トランジスタ５４〜６６、コンデンサ６８を含んで構成される。論理回路５２は、階調データ７０を受けて、階調データ７０をパルス幅符号化（ＰＷＭ）信号７２に変換して出力する。トランジスタ５４は、コンデンサ６８とトランジスタ５６と直列に接続される。コンデンサ６８にはランプ電圧ＶＲが印加される。トランジスタ５６はＰＷＭ信号７２のパルスを受けるとオン状態となり、トランジスタ５６のドレイン側の電圧ＶＨは閾値電圧ＶＴに保持される。一方、ＰＷＭ信号７２のパルスが出力されていない場合、トランジスタ５６はオフ状態となり、電圧ＶＨはランプ電圧ＶＲにつれて変化する。すなわち、ＰＷＭ信号７２のパルス幅が大きいほど電圧ＶＨは小さくなり、ＰＷＭ信号７２のパルス幅が小さいほど電圧ＶＨが大きくなる。トランジスタ６４は、ソースフォロワドライバ回路を構成する。電圧ＶＰＰは正弦波の交流電源であり、駆動回路５０の出力電圧ＶＯＵＴは、電圧ＶＨと電圧ＶＰＰとを掛け合わせた電圧となる。無機ＥＬディスプレイ装置の各画素は、ロウドライバ１０から選択されたロウ電極線Ｌrowに印加される電圧Ｖrowと、カラムドライバ１２からカラム電極線Ｌcolに印加される出力電圧ＶＯＵＴとの電位差によって発光する。図１０に示すように、ロウドライバ１０から選択されたロウ電極線Ｌrowに印加される電圧Ｖrowと、カラムドライバ１２からカラム電極線Ｌcolに印加される出力電圧ＶＯＵＴとの電位差が最大電位差ΔＶＭＡＸの場合に最も輝度が高くなり、最小電位差ΔＶＭＩＮの場合に最も輝度が低くなる。なお、図１０（ａ）には、電圧Ｖrowと出力電圧ＶＯＵＴとの極性が逆である場合を示し、図１０（ｂ）には、電圧Ｖrowと出力電圧ＶＯＵＴとの極性が等しい場合を示している。
【０００５】
また、トランジスタ５８，６０による電圧降下は、トランジスタ６４，６６の閾値電圧ＶＴに等しいトランジスタ５８，６０の閾値電圧ＶＴの合計に等しいので、駆動回路５０の出力は“デッドバンド”をもたないものとなる。
【０００６】
【特許文献１】特開平９−１７９５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来の駆動回路５０は、発光素子に印加された電力を回収することができない。従って、省電力特性が悪く、このような駆動回路を用いるとディスプレイ装置全体の消費電力が大きくなる問題を生ずる。特に、発光素子を携帯用電子機器に搭載する場合、消費電力の低減が必要となる。
【０００８】
また、上記従来の駆動回路では、出力電圧ＶＯＵＴは極性が定まった０〜８０Ｖの電圧となるので、各画素の両端に印加される電圧Ｖrowと出力電圧ＶＯＵＴとの電位差も最大電位差ΔＶＭＡＸ〜最小電位差ΔＶＭＩＮにかけて常に極性が等しいものとなる。このように、ＥＬ素子に極性が一定である電圧を印加し続ける片側駆動方式では、ＥＬ素子の寿命が短くなる問題を生ずる。
【０００９】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決するディスプレイ装置の駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、ソースフォロワ回路を構成し、ソースから駆動電圧を供給する第１のトランジスタと、前記第１のトランジスタのソース−ドレイン間を接続する電力回収用のダイオードと、前記第１のトランジスタのゲートに直列に接続された第１のスイッチと、前記第１のトランジスタのソース−ゲート間を接続する第２のスイッチと、を備え、発光素子を駆動する期間において、前記第１のスイッチを接続状態とすると共に、前記第２のスイッチを遮断状態とし、発光素子から電力を回収する期間において、前記第１のスイッチを遮断状態とすると共に、前記第２のスイッチを接続状態とすることを可能としたことを特徴とする。
【００１１】
両側駆動方式の場合、ソースフォロワ回路を構成し、ソースから前記第１のトランジスタとは逆極性の駆動電圧を供給する第２のトランジスタと、前記第２のトランジスタのソース−ドレイン間を接続する電力回収用のダイオードと、前記第２のトランジスタのゲートに直列に接続された第３のスイッチと、前記第２のトランジスタのソース−ゲート間を接続する第４のスイッチと、を備え、発光素子を駆動する期間において、前記第３のスイッチを接続状態とすると共に、前記第４のスイッチを遮断状態とし、発光素子から電力を回収する期間において、前記第３のスイッチを遮断状態とすると共に、前記第４のスイッチを接続状態とすることを可能とした回路を備える。
【００１２】
ここで、発光素子を発光させる階調を示す階調データを受けて、前記階調データが示す階調が所定の閾値以上である場合、接地電位以上であって前記階調データに応じた最大ランプ電圧へ昇圧されるランプ電圧を前記第１のトランジスタのゲートに供給し、前記階調データが示す階調が所定の閾値より小さい場合、接地電位以下であって前記階調データに応じた最小ランプ電圧へ降圧されるランプ電圧を前記第２のトランジスタのゲートに供給する回路を備えることが好適である。
【００１３】
前記第１又は第２のトランジスタのドレインには正弦波又は余弦波の電圧が印加されることが好適である。
【００１４】
上記本発明の駆動回路はバイポーラトランジスタで構成することも可能である。すなわち、発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、エミッタフォロワ回路を構成し、エミッタから駆動電圧を供給する第１のトランジスタと、前記第１のトランジスタのエミッタ−コレクタ間を接続する電力回収用のダイオードと、前記第１のトランジスタのベースに直列に接続された第１のスイッチと、前記第１のトランジスタのエミッタ−ベース間を接続する第２のスイッチと、を備え、発光素子を駆動する期間において、前記第１のスイッチを接続状態とすると共に、前記第２のスイッチを遮断状態とし、発光素子から電力を回収する期間において、前記第１のスイッチを遮断状態とすると共に、前記第２のスイッチを接続状態とすることを可能としたことを特徴とする。
【００１５】
両側駆動方式の場合、エミッタフォロワ回路を構成し、エミッタから前記第１のトランジスタとは逆極性の駆動電圧を供給する第２のトランジスタと、前記第２のトランジスタのエミッタ−コレクタ間を接続する電力回収用のダイオードと、前記第２のトランジスタのベースに直列に接続された第３のスイッチと、前記第２のトランジスタのエミッタ−ベース間を接続する第４のスイッチと、を備え、発光素子を駆動する期間において、前記第３のスイッチを接続状態とすると共に、前記第４のスイッチを遮断状態とし、発光素子から電力を回収する期間において、前記第３のスイッチを遮断状態とすると共に、前記第４のスイッチを接続状態とすることを可能とした回路を備える。
【発明の効果】
【００１６】
本発明によれば、発光素子に印加された電力を高い効率で回収することができる。これによって、駆動回路及びそれを用いたディスプレイ装置の消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態におけるディスプレイ装置の駆動回路１００は、図１に示すように、レベルシフト回路２０、デッドバンド除去回路２２、トランジスタ２４〜２９及びコンデンサＣ１を含んで構成される。
【００１８】
従来のディスプレイ装置の駆動回路は、例えば０〜８０Ｖという接地電位に対して片側の電圧で発光素子を駆動させていた。本実施の形態における駆動回路１００は、例えば−４０Ｖ〜４０Ｖという接地電位に対して正負両側の電圧で発光素子を駆動させる。
【００１９】
レベルシフト回路２０は、論理回路及び電圧シフト回路を含んで構成される。レベルシフト回路２０はパルス発生回路に相当する。論理回路は、ＥＬ素子の発光強度を示すディジタルの階調データの入力を受けて、階調データに応じたパルス幅を有するパルス幅符号化（ＰＷＭ）信号であるチャネル信号を生成する。チャネル信号は、ＥＬ素子の発光強度の階調が大きいほど広いパルス幅を有する信号である。このとき、階調データが示す階調が所定の閾値以上である場合に階調データが示す階調から閾値を引いた値に対応するパルス幅を有するＰチャネル信号を生成し、階調データが示す階調が閾値より小さい場合に階調データが示す階調に対応するパルス幅を有するＮチャネル信号を生成する。すなわち、論理回路は、階調データに応じてＮチャネル信号とＰチャネル信号とを切り替えて出力する。電圧シフト回路は、論理回路から出力されるチャネル信号を高圧に昇圧する。論理回路まではロジック回路で構成されるので、チャネル信号は低電圧（例えば、０〜３．３Ｖ）のパルス信号となる。そこで、電圧シフト回路では、後段の高電圧回路を駆動するために、低電圧のチャネル信号を高電圧（例えば、±４０Ｖ）に変換する。
【００２０】
図２に、電圧シフト回路の一例を示す。トランジスタ３０〜３３は、Ｐチャネル信号の昇圧回路を構成する。トランジスタ３１のドレインはトランジスタ３０のドレイン−ソース間を介して正の高圧電源バイアスＡＶＤＤ（例えば、＋４０Ｖ）に接続され、トランジスタ３１のソースは低圧電源バイアスＤＶＳＳ（例えば、接地電位）に接続される。Ｐチャネル型のトランジスタ３０のゲートには、正のゲートバイアスＶｐが印加されて電流源として機能する。Ｎチャネル型のトランジスタ３１のゲートにはＰチャネル信号が入力される。トランジスタ３１は、Ｐチャネル信号のパルスが立ち上がっている期間はオン状態となり、パルスが立ち上がっていない期間はオフ状態となる。従って、トランジスタ３１のドレイン端子の電圧は、Ｐチャネル信号のパルスが立ち上がっている期間はほぼ負の低圧電源バイアスＤＶＳＳに維持され、パルスが立ち上がっていない期間はほぼ正の高圧電源バイアスＡＶＤＤに維持される。
【００２１】
トランジスタ３２のソースは正の高圧電源バイアスＡＶＤＤに接続され、トランジスタ３２のドレインはトランジスタ３３のドレイン−ソース間を介して負の高圧電源バイアスＡＶＳＳ（例えば、−４０Ｖ）に接続される。Ｎチャネル型のトランジスタ３３のゲートには、負のゲートバイアスＶｎが印加されて電流源として機能する。Ｐチャネル型のトランジスタ３２のゲートにはトランジスタ３１のドレインが接続され、ドレイン端子の電圧変化がＰチャネル高圧信号として出力される。すなわち、トランジスタ３０〜３３の昇圧回路により、３．３ＶレベルのＰチャネル信号が±４０Ｖレベルのパルス信号に変換されて出力される。
【００２２】
トランジスタ３４〜３７は、Ｎチャネル信号の昇圧回路を構成する。トランジスタ３４のドレインはトランジスタ３５のドレイン−ソース間を介して負の高圧電源バイアスＡＶＤＤ（例えば、−４０Ｖ）に接続され、トランジスタ３４のソースは正の低圧電源バイアスＤＶＤＤ（例えば、＋３．３Ｖ）に接続される。Ｎチャネル型のトランジスタ３５のゲートには、負のゲートバイアスＶｎが印加されて電流源として機能する。Ｐチャネル型のトランジスタ３４のゲートにはＮチャネル信号が入力される。トランジスタ３４は、Ｎチャネル信号のパルスが立ち上がっている期間はオフ状態となり、パルスが立ち上がっていない期間はオン状態となる。従って、トランジスタ３４のドレイン端子の電圧は、Ｎチャネル信号のパルスが立ち下がっている期間はほぼ正の低圧電源バイアスＤＶＤＤに維持され、パルスがたち下がっていない期間はほぼ負の高圧電源バイアスＡＶＳＳに維持される。
【００２３】
トランジスタ３７のソースは負の高圧電源バイアスＡＶＳＳに接続され、トランジスタ３７のドレインはトランジスタ３６のドレイン−ソース間を介して正の高圧電源バイアスＡＶＤＤに接続される。Ｐチャネル型のトランジスタ３６のゲートには、正のゲートバイアスＶｐが印加されて電流源として機能する。Ｎチャネル型のトランジスタ３７のゲートにはトランジスタ３４のドレインが接続され、ソース端子の電圧変化がＮチャネル高圧信号として出力される。すなわち、トランジスタ３４〜３７の昇圧回路により、＋３．３ＶレベルのＮチャネル信号が±４０Ｖレベルのパルス信号に変換されて出力される。
【００２４】
図１に示すように、レベルシフト回路２０から出力されるＰチャネル高圧信号及びＮチャネル高圧信号はトランジスタ２４及び２６のゲートにそれぞれ入力される。トランジスタ２４のソースはランプ電圧ＶＲ（＋）は接続され、トランジスタ２６のソースはランプ電圧ＶＲ（−）に接続される。また、トランジスタ２４のドレインとトランジスタ２６のドレインとが接続され、接続点ＡはコンデンサＣ１を介して接地される。
【００２５】
ランプ電圧ＶＲ（＋）は、レベルシフト回路２０へＰＷＭ信号が入力されるタイミングに同期して基準電位（例えば、接地電位ＧＮＤ）から昇圧を開始し、Ｐチャネル信号（Ｐチャネル高圧信号）の最大パルス幅に相当する時間で最大ランプ電圧ＶＲＭＡＸ（例えば、＋４０Ｖ）に到達するように一定速度で昇圧される。また、ランプ電圧ＶＲ（−）は、レベルシフト回路２０へＰＷＭ信号が入力されるタイミングに同期して基準電位（例えば、接地電位ＧＮＤ）から降圧を開始し、Ｎチャネル信号（Ｎチャネル高圧信号）の最大パルス幅に相当する時間で最小ランプ電圧ＶＲＭＩＮ（例えば、−４０Ｖ）に到達するように一定速度で降圧される。
【００２６】
トランジスタ２４は、Ｐチャネル高圧信号のパルスが出力されている期間だけオン状態となる。また、トランジスタ２６は、Ｎチャネル高圧信号のパルスが出力されている期間だけオン状態となる。従って、Ｐチャネル高圧信号のパルスが出力されている場合には、ランプ電圧ＶＲ（＋）によりコンデンサＣ１はＰチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Ｖｃはパルス幅に対応する値となる。一方、Ｎチャネル高圧信号のパルスが出力されている場合には、ランプ電圧ＶＲ（−）によりコンデンサＣ１はＮチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Ｖｃはパルス幅に対応する値となる。
【００２７】
デッドバンド除去回路２２は、コンデンサＣ１の充電電圧Ｖｃを出力電圧として受けて、デッドバンドの除去を行う。図３に、デッドバンド除去回路２２の例を示す。
【００２８】
トランジスタ３８のドレインは正の高圧電源バイアスＡＶＤＤに接続され、トランジスタ３８のソースはトランジスタ３９のドレイン−ソースを介して負の高圧電源バイアスＡＶＳＳに接続される。トランジスタ３８のゲートにはコンデンサの充電電圧Ｖｃが入力される。また、Ｎチャネル型のトランジスタ３９のゲートには負のゲートバイアスＶｎが印加されて電流源として機能する。
【００２９】
トランジスタ４１のドレインは負の高圧電源バイアスＡＶＳＳに接続され、トランジスタ４１のソースはトランジスタ４０のドレイン−ソースを介して正の高圧電源バイアスＡＶＤＤに接続される。トランジスタ４１のゲートにはコンデンサの充電電圧Ｖｃが入力される。また、Ｐチャネル型のトランジスタ４０のゲートには正のゲートバイアスＶｐが印加されて電流源として機能する。
【００３０】
充電電圧Ｖｃが正電位になると、ソースフォロワ回路を構成するトランジスタ４１の作用により、充電電圧Ｖｃの変化に追従して充電電圧Ｖｃ＋閾値電圧Ｖｔがトランジスタ４１のソースからＮチャネル除去信号として出力される。一方、充電電圧Ｖｃが負電位になると、ソースフォロワ回路を構成するランジスタ３８の作用により、充電電圧Ｖｃの変化に追従して充電電圧Ｖｃ−閾値電圧Ｖｔがトランジスタ３８のソースからＰチャネル除去信号として出力される。
【００３１】
図１に示すように、Ｎチャネル除去信号はトランジスタ２８のゲートに入力され、Ｐチャネル除去信号はトランジスタ２９のゲートに入力される。トランジスタ２８のドレインは正の交流（正弦波）電源Ｖｓｉｎ（＋）に接続され、トランジスタ２９のドレインは負の交流（正弦波）電源Ｖｓｉｎ（−）に接続される。トランジスタ２８のソースはトランジスタ２９のソースと接続され、その接続点からＥＬ素子の駆動電圧ＶＤＲＶが出力される。
【００３２】
ここで、正の交流（正弦波）電源Ｖｓｉｎ（＋）は、図４に示すように、基準電位（例えば、接地電位ＧＮＤ）を最小ピーク電圧とし、正の高圧電源バイアスＡＶＤＤ（例えば、＋４０Ｖ）を最高ピーク電圧とする正弦波交流とする。また、負の交流（正弦波）電源Ｖｓｉｎ（−）は、図４に示すように、基準電位（例えば、接地電位ＧＮＤ）を最大ピーク電圧とし、負の高圧電源バイアスＡＶＳＳ（例えば、−４０Ｖ）を最小ピーク電圧とする正弦波交流とする。
【００３３】
トランジスタ２９は、充電電圧Ｖｃが正電位になると、図４に示すように、負の交流電源Ｖｓｉｎ（−）をカットオフ電圧として、Ｐチャネル除去信号の変化に応じてＰチャネル除去信号−閾値電圧Ｖｔ、すなわち充電電圧Ｖｃに対応する駆動電圧ＶＤＲＶを出力する。一方、トランジスタ２８は、充電電圧Ｖｃが負電位になると、図４に示すように、正の交流電源Ｖｓｉｎ（＋）をカットオフ電圧として、Ｎチャネル除去信号の変化に応じてＮチャネル除去信号＋閾値電圧Ｖｔ、すなわち充電電圧Ｖｃに対応する駆動電圧ＶＤＲＶを出力する。
【００３４】
ここで、トランジスタ２８による電圧降下はトランジスタ４１の閾値電圧ＶＴで補償され、トランジスタ２９による電圧降下はトランジスタ３８の閾値電圧ＶＴで補償されるので、駆動回路１００の出力は“デッドバンド”をもたないものとなる。
【００３５】
従って、選択されたロウ電極線Ｌrowに接続されたＥＬ素子には、図５に示すように、ロウ電極線Ｌrowに印加される電圧Ｖrowと、基準電位（接地電位）に対して正負の両極に振れる駆動電圧ＶＤＲＶとの電位差がΔＶＭＩＮからΔＶＭＡＸの範囲で印加されることとなる。この電位差によって発光素子が階調データに応じた発光強度で発光する。一方、選択されていないロウ電極線Ｌrowに接続されたＥＬ素子には、図６に示すように、基準電位（接地電位）に対して正負の両極に振れる駆動電圧ＶＤＲＶとの電位差が印加される。これによって、ＥＬ素子の寿命を従来よりも著しく長くすることができる。
【００３６】
また、駆動回路１００は、ＥＬ素子に蓄積されたエネルギーを電源に回収するための電力回収用のダイオードＤ１，Ｄ２を含むことも好適である。これによって、図４に示すように、ＥＬ素子の駆動期間ＴＤＲＶに続く回収期間ＴＲＣＶにおいて、ＥＬ素子に蓄積されたエネルギーを交流電源Ｖｓｉｎ（＋）又はＶｓｉｎ（−）に回収させることができる。このとき、駆動回路１００は、電力を効率良く回収するための電力回収用のダイオードＤ３〜Ｄ６を備えることが好適である。
【００３７】
例えば、プラスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合、電力回収時にその電荷はダイオードＤ１を介して交流電源Ｖｓｉｎ（＋）に流れる。このとき、コンデンサＣ１に貯まっていた電荷も同様に交流電源Ｖｓｉｎ（＋）に流れるが、コンデンサＣ１の端子電圧Ｖｃは交流電源Ｖｓｉｎ（＋）よりもダイオードＤ３，Ｄ４の端子間電圧分だけ高い電圧となる。従って、Ｐチャネルのトランジスタ２９はオフ状態となり、効率良く電力を回収することができる。同様に、マイナスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合には、ダイオードＤ５，Ｄ６の作用によってトランジスタ２８がオフ状態となり、交流電源Ｖｓｉｎ（−）に電力が効率良く回収される。
【００３８】
ところが、一般的にＥＬ素子のロウ側の端子はフローティングになっており、複数のＥＬ素子のロウ側の端子は共通に接続されている。そのため、ＥＬ素子の駆動状況に応じてロウ側の電位が変動することがある。例えば、プラスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合、回収期間ＴＲＣＶにＥＬ素子のロウ側の電位が上昇する変動を受けたとすると、トランジスタ２８と共にトランジスタ２９もオン状態となり、ＥＬ素子の容量に蓄積されていた電力が交流電源Ｖｓｉｎ（＋）にうまく回収できなくなる。同様に、マイナスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合、回収期間ＴＲＣＶにＥＬ素子のロウ側の電位が下降したとすると、トランジスタ２９と共にトランジスタ２８もオン状態となり、ＥＬ素子の容量に蓄積されていた電力が交流電源Ｖｓｉｎ（−）にうまく回収できなくなる。
【００３９】
そこで、デッドバンド除去回路２２の出力端とトランジスタ２８のゲート間にスイッチＳＷ１、トランジスタ２８のゲート−ソース間にスイッチＳＷ２、デッドバンド除去回路２２の出力端とトランジスタ２９のゲート間にスイッチＳＷ３、トランジスタ２９のゲート−ソース間にスイッチＳＷ４を設ける回路構成とすることが好適である。駆動期間ＴＤＲＶには、スイッチＳＷ１，ＳＷ３を接続状態、スイッチＳＷ２，ＳＷ４を遮断状態とする。一方、回収期間ＴＲＣＶには、スイッチＳＷ１，ＳＷ３を遮断状態、スイッチＳＷ２，ＳＷ４を接続状態とする。
【００４０】
より具体的には、図７に示すように、スイッチＳＷ１〜ＳＷ４としてトランスファーゲート８１〜８４とし、駆動回路の外部からトランスファーゲート８１〜８４の接続・遮断を制御する構成とすることができる。駆動期間ＴＤＲＶには、外部制御端子にローレベル（負電位）の制御信号を印加することによってトランスファーゲート８１，８３を接続状態、トランスファーゲート８２，８４を遮断状態とする。一方、回収期間ＴＲＣＶには、外部制御端子にハイレベル（正電位）の制御信号を印加することによってトランスファーゲート８１，８３を遮断状態、トランスファーゲート８２，８４を接続状態とする。
【００４１】
これによって、回収期間ＴＲＣＶにはトランジスタ２８，２９が切り離され、ダイオードＤ１，Ｄ２のみが有効となり、ＥＬ素子に蓄積されていた電力を確実に回収することができる。
【００４２】
ここで、回収期間ＴＲＣＶはＶｓｉｎ（＋）及びＶｓｉｎ（−）のピーク値から最小値までの期間に含まれるように設定することが好適である。特に、駆動電圧ＶＤＲＶの絶対値が減少する期間に設定することが好適である。このように回収期間ＴＲＣＶを設定することによって、ＥＬ素子の発光をより確実に行うと共に、ＥＬ素子に蓄積されていた電力を効率的に回収することができる。
【００４３】
このように、電力の回収期間ＴＲＣＶにトランジスタを切り離すスイッチ素子を設ける構成は、両側駆動方式の駆動回路に限定されることはなく、片側駆動方式の駆動回路においても有効である。また、本実施の形態では、トランジスタはＦＥＴとして説明を行ったが、バイポーラトランジスタを用いても同様に回路を構成することができる。
【００４４】
なお、本実施の形態では、ディスプレイ装置として無機ＥＬディスプレイ装置を対象として説明を行ったがこれに限定されるものでない。両極性の印加電圧によって発光可能な素子を利用したディスプレイ装置であれば本発明の適用対象範囲とすることができる。ただし、無機ＥＬディスプレイのように印加電圧の範囲が数十Ｖ程度になるディスプレイ装置では、正負の両側駆動とすることによって発光素子の寿命を延ばし、駆動回路に含まれる素子の必要耐圧を抑えることができる等の効果が顕著となる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態におけるディスプレイ装置の駆動回路の構成を示す図である。
【図２】本発明の実施の形態における電圧シフト回路の具体例を示す図である。
【図３】本発明の実施の形態におけるデッドバンド除去回路の具体例を示す図である。
【図４】本発明の実施の形態における駆動電圧の生成を説明する図である。
【図５】本発明の実施の形態における発光素子の両側駆動を説明する図である。
【図６】本発明の実施の形態における発光素子の両側駆動を説明する図である。
【図７】本発明の実施の形態における電力回収用の回路の具体例を示す図である。
【図８】従来のディスプレイ装置の等価回路を示す図である。
【図９】従来のディスプレイ装置の駆動回路の構成を示す図である。
【図１０】従来の実施の形態における発光素子の片側駆動を説明する図である。
【符号の説明】
【００４６】
１０ ロウドライバ、１２ カラムドライバ、２０ レベルシフト回路、２２ デッドバンド除去回路、２４〜４１ トランジスタ、５０ 駆動回路、５２ 論理回路、５４〜６６ トランジスタ、６８ コンデンサ、７０ 階調データ、７２ ＰＷＭ信号、８１〜８４ トランスファーゲート、１００ 駆動回路、ＳＷ１〜ＳＷ４ スイッチ。
【特許請求の範囲】
【請求項１】
発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、
ソースフォロワ回路を構成し、ソースから駆動電圧を供給する第１のトランジスタと、
前記第１のトランジスタのソース−ドレイン間を接続する電力回収用のダイオードと、
前記第１のトランジスタのゲートに直列に接続された第１のスイッチと、
前記第１のトランジスタのソース−ゲート間を接続する第２のスイッチと、を備え、
発光素子を駆動する期間において、前記第１のスイッチを接続状態とすると共に、前記第２のスイッチを遮断状態とし、
発光素子から電力を回収する期間において、前記第１のスイッチを遮断状態とすると共に、前記第２のスイッチを接続状態とすることを可能としたことを特徴とする駆動回路。
【請求項２】
請求項１に記載の駆動回路において、
ソースフォロワ回路を構成し、ソースから前記第１のトランジスタとは逆極性の駆動電圧を供給する第２のトランジスタと、
前記第２のトランジスタのソース−ドレイン間を接続する電力回収用のダイオードと、
前記第２のトランジスタのゲートに直列に接続された第３のスイッチと、
前記第２のトランジスタのソース−ゲート間を接続する第４のスイッチと、を備え、
発光素子を駆動する期間において、前記第３のスイッチを接続状態とすると共に、前記第４のスイッチを遮断状態とし、
発光素子から電力を回収する期間において、前記第３のスイッチを遮断状態とすると共に、前記第４のスイッチを接続状態とすることを可能としたことを特徴とする駆動回路。
【請求項３】
請求項２に記載の駆動回路において、
発光素子を発光させる階調を示す階調データを受けて、
前記階調データが示す階調が所定の閾値以上である場合、接地電位以上であって前記階調データに応じた最大ランプ電圧へ昇圧されるランプ電圧を前記第１のトランジスタのゲートに供給し、
前記階調データが示す階調が所定の閾値より小さい場合、接地電位以下であって前記階調データに応じた最小ランプ電圧へ降圧されるランプ電圧を前記第２のトランジスタのゲートに供給する回路を備えることを特徴とする駆動回路。
【請求項４】
請求項１〜３のいずれか１つに記載の駆動回路において、
前記第１又は第２のトランジスタのドレインには正弦波又は余弦波の電圧が印加されることを特徴とする駆動回路。
【請求項５】
発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、
エミッタフォロワ回路を構成し、エミッタから駆動電圧を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタ−コレクタ間を接続する電力回収用のダイオードと、
前記第１のトランジスタのベースに直列に接続された第１のスイッチと、
前記第１のトランジスタのエミッタ−ベース間を接続する第２のスイッチと、を備え、
発光素子を駆動する期間において、前記第１のスイッチを接続状態とすると共に、前記第２のスイッチを遮断状態とし、
発光素子から電力を回収する期間において、前記第１のスイッチを遮断状態とすると共に、前記第２のスイッチを接続状態とすることを可能としたことを特徴とする駆動回路。
【請求項６】
請求項５に記載の駆動回路において、
エミッタフォロワ回路を構成し、エミッタから前記第１のトランジスタとは逆極性の駆動電圧を供給する第２のトランジスタと、
前記第２のトランジスタのエミッタ−コレクタ間を接続する電力回収用のダイオードと、
前記第２のトランジスタのベースに直列に接続された第３のスイッチと、
前記第２のトランジスタのエミッタ−ベース間を接続する第４のスイッチと、を備え、
発光素子を駆動する期間において、前記第３のスイッチを接続状態とすると共に、前記第４のスイッチを遮断状態とし、
発光素子から電力を回収する期間において、前記第３のスイッチを遮断状態とすると共に、前記第４のスイッチを接続状態とすることを可能としたことを特徴とする駆動回路。
【請求項１】
発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、
ソースフォロワ回路を構成し、ソースから駆動電圧を供給する第１のトランジスタと、
前記第１のトランジスタのソース−ドレイン間を接続する電力回収用のダイオードと、
前記第１のトランジスタのゲートに直列に接続された第１のスイッチと、
前記第１のトランジスタのソース−ゲート間を接続する第２のスイッチと、を備え、
発光素子を駆動する期間において、前記第１のスイッチを接続状態とすると共に、前記第２のスイッチを遮断状態とし、
発光素子から電力を回収する期間において、前記第１のスイッチを遮断状態とすると共に、前記第２のスイッチを接続状態とすることを可能としたことを特徴とする駆動回路。
【請求項２】
請求項１に記載の駆動回路において、
ソースフォロワ回路を構成し、ソースから前記第１のトランジスタとは逆極性の駆動電圧を供給する第２のトランジスタと、
前記第２のトランジスタのソース−ドレイン間を接続する電力回収用のダイオードと、
前記第２のトランジスタのゲートに直列に接続された第３のスイッチと、
前記第２のトランジスタのソース−ゲート間を接続する第４のスイッチと、を備え、
発光素子を駆動する期間において、前記第３のスイッチを接続状態とすると共に、前記第４のスイッチを遮断状態とし、
発光素子から電力を回収する期間において、前記第３のスイッチを遮断状態とすると共に、前記第４のスイッチを接続状態とすることを可能としたことを特徴とする駆動回路。
【請求項３】
請求項２に記載の駆動回路において、
発光素子を発光させる階調を示す階調データを受けて、
前記階調データが示す階調が所定の閾値以上である場合、接地電位以上であって前記階調データに応じた最大ランプ電圧へ昇圧されるランプ電圧を前記第１のトランジスタのゲートに供給し、
前記階調データが示す階調が所定の閾値より小さい場合、接地電位以下であって前記階調データに応じた最小ランプ電圧へ降圧されるランプ電圧を前記第２のトランジスタのゲートに供給する回路を備えることを特徴とする駆動回路。
【請求項４】
請求項１〜３のいずれか１つに記載の駆動回路において、
前記第１又は第２のトランジスタのドレインには正弦波又は余弦波の電圧が印加されることを特徴とする駆動回路。
【請求項５】
発光素子を発光させる階調に対応する駆動電圧を生成し、前記駆動電圧を発光素子に供給することによって発光素子を発光させるディスプレイ装置の駆動回路であって、
エミッタフォロワ回路を構成し、エミッタから駆動電圧を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタ−コレクタ間を接続する電力回収用のダイオードと、
前記第１のトランジスタのベースに直列に接続された第１のスイッチと、
前記第１のトランジスタのエミッタ−ベース間を接続する第２のスイッチと、を備え、
発光素子を駆動する期間において、前記第１のスイッチを接続状態とすると共に、前記第２のスイッチを遮断状態とし、
発光素子から電力を回収する期間において、前記第１のスイッチを遮断状態とすると共に、前記第２のスイッチを接続状態とすることを可能としたことを特徴とする駆動回路。
【請求項６】
請求項５に記載の駆動回路において、
エミッタフォロワ回路を構成し、エミッタから前記第１のトランジスタとは逆極性の駆動電圧を供給する第２のトランジスタと、
前記第２のトランジスタのエミッタ−コレクタ間を接続する電力回収用のダイオードと、
前記第２のトランジスタのベースに直列に接続された第３のスイッチと、
前記第２のトランジスタのエミッタ−ベース間を接続する第４のスイッチと、を備え、
発光素子を駆動する期間において、前記第３のスイッチを接続状態とすると共に、前記第４のスイッチを遮断状態とし、
発光素子から電力を回収する期間において、前記第３のスイッチを遮断状態とすると共に、前記第４のスイッチを接続状態とすることを可能としたことを特徴とする駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−１１９４５２（Ｐ２００６−１１９４５２Ａ）
【公開日】平成１８年５月１１日（２００６．５．１１）
【国際特許分類】
【出願番号】特願２００４−３０８３１７（Ｐ２００４−３０８３１７）
【出願日】平成１６年１０月２２日（２００４．１０．２２）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１８年５月１１日（２００６．５．１１）
【国際特許分類】
【出願日】平成１６年１０月２２日（２００４．１０．２２）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]