デジタル画像表示装置および多階調化アダプタ
【課題】表示可能な階調数を擬似的に増やす。
【解決手段】１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号（Ｂ）を出力する加算信号発生回路（１）と、入力アナログ画像信号（Ａｉｊ）と加算信号（Ｂ）とを加算して新アナログ画像信号（Ｃｉｊ）を出力するアナログ加算回路（２）と、新アナログ画像信号（Ｃｉｊ）をデジタル画像信号（Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊ）に変換するＡＤ変換回路（２２）と、デジタル画像信号（Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊ）に基づいて画像を表示するＬＣＤ回路（３１）とを具備する。
【効果】簡単で且つ既存のデジタル画像表示装置に適用することが容易な構成によって表示可能な階調数を擬似的に増やすことが出来る。
【解決手段】１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号（Ｂ）を出力する加算信号発生回路（１）と、入力アナログ画像信号（Ａｉｊ）と加算信号（Ｂ）とを加算して新アナログ画像信号（Ｃｉｊ）を出力するアナログ加算回路（２）と、新アナログ画像信号（Ｃｉｊ）をデジタル画像信号（Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊ）に変換するＡＤ変換回路（２２）と、デジタル画像信号（Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊ）に基づいて画像を表示するＬＣＤ回路（３１）とを具備する。
【効果】簡単で且つ既存のデジタル画像表示装置に適用することが容易な構成によって表示可能な階調数を擬似的に増やすことが出来る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル画像表示装置および多階調化アダプタに関し、さらに詳しくは、表示可能な階調数を擬似的に増やすことが出来るデジタル画像表示装置および多階調化アダプタに関する。
【背景技術】
【０００２】
ＮＴＳＣ信号などのアナログ画像信号を、液晶ディスプレイ，プラズマディスプレイ，有機ＥＬディスプレイなどのデジタル画像表示装置で表示する場合、ＡＤ変換回路のビット数によって表示可能な階調数が決まる。例えばＡＤ変換回路が８ビットならば、表示可能な階調数は２５６階調である。
【０００３】
従来、ＡＤ変換回路のビット数によって決まる階調数よりも擬似的に多くの階調数で表示可能にする技術が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−１６０９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来技術は、構成が複雑であった。また、既存のデジタル画像表示装置に適用することが困難であった。
そこで、本発明の目的は、簡単で且つ既存のデジタル画像表示装置に適用することが容易な構成によって表示可能な階調数を擬似的に増やすことが出来るデジタル画像表示装置および多階調化アダプタを提供することにある。
【課題を解決するための手段】
【０００６】
第１の観点では、本発明は、１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号を出力する加算信号発生回路と、入力アナログ画像信号と前記加算信号とを加算して新アナログ画像信号を出力するアナログ加算回路と、前記新アナログ画像信号をデジタル画像信号に変換するＡＤ変換回路と、前記デジタル画像信号に基づいて画像を表示するデジタル画像表示回路とを具備したことを特徴とするデジタル画像表示装置を提供する。
上記構成において、Ｎは４〜８とするのが好ましい。
上記第１の観点によるデジタル画像表示装置では、入力アナログ画像信号に加算信号を加算して新アナログ画像信号とするので、Ｎフレームのうちの一部で階調値が変化する。このため、Ｎフレーム平均階調値は、元の階調値には存在しない中間的な階調値になる。よって、表示可能な階調数を擬似的に増やすことが出来る。そして、既存のデジタル画像表示装置に、加算信号発生回路とアナログ加算回路とを追加するだけなので、簡単な構成で済み、既存のデジタル画像表示装置に適用することが容易である。
【０００７】
第２の観点では、本発明は、前記第１の観点によるデジタル画像表示装置であって、前記加算信号は、「１階調分に対応する電圧」／Ｎをステップとし、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波であることを特徴とするデジタル画像表示装置を提供する。
上記第２の観点によるデジタル画像表示装置では、入力アナログ画像信号の値に応じてＮフレームのうちで階調値が１階調アップするフレーム数が決まるようになる。このため、Ｎフレーム平均階調値は、入力アナログ画像信号の値に応じた中間的な階調値になる。
【０００８】
第３の観点では、本発明は、１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号を出力する加算信号発生回路と、入力アナログ画像信号と前記加算信号とを加算して新アナログ画像信号を出力するアナログ加算回路とを具備したことを特徴とする多階調化アダプタを提供する。
上記第３の観点による多階調化アダプタを従来のデジタル画像表示装置の入力側に追加するだけで、前記第１の観点によるデジタル画像表示装置を構成できる。
【０００９】
第４の観点では、本発明は、前記第３の観点による多階調化アダプタであって、前記加算信号は、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波であることを特徴とする多階調化アダプタを提供する。
上記第４の観点によるデジタル画像表示装置では、入力アナログ画像信号の値に応じてＮフレームのうちで階調値がアップするフレーム数が決まるようになる。このため、Ｎフレーム平均階調値は、入力アナログ画像信号の値に応じた中間的な階調値になる。
【発明の効果】
【００１０】
本発明のデジタル画像表示装置および多階調化アダプタによれば、簡単で且つ既存のデジタル画像表示装置に適用することが容易な構成によって表示可能な階調数を擬似的に増やすことが出来る。
【図面の簡単な説明】
【００１１】
【図１】実施例１に係る液晶表示装置を示す構成ブロック図である。
【図２】垂直同期信号と加算信号とを示す波形図である。
【図３】アナログ画像信号が０Ｖのときの動作を示す説明図である。
【図４】アナログ画像信号が０．００１Ｖのときの動作を示す説明図である。
【図５】アナログ画像信号が０．００２Ｖのときの動作を示す説明図である。
【図６】アナログ画像信号が０．００３Ｖのときの動作を示す説明図である。
【図７】実施例２に係る液晶表示装置を示す構成ブロック図である。
【図８】実施例３に係る液晶表示装置を示す構成ブロック図である。
【図９】実施例４に係る液晶表示装置を示す構成ブロック図である。
【発明を実施するための形態】
【００１２】
以下、図に示す実施の形態により本発明をさらに詳細に説明する。なお、これにより本発明が限定されるものではない。
【実施例】
【００１３】
−実施例１−
図１は、実施例１に係るモノクロデジタル画像表示装置１０１を示すブロック図である。
このモノクロデジタル画像表示装置１０１には、Ｉ行Ｊ列の画素配列の各画素の画素値に対応するアナログ電圧がフレーム周期Ｔごとに繰り返される入力アナログ画像信号Ａｉｊと、１フレームごとの区切りパルスである垂直同期信号Ｖｓとが入力される。
Ｉ行Ｊ列の画素配列は、例えば６４０行４８０列である。
フレーム周期Ｔは、例えば１／６０秒である。
入力アナログ画像信号Ａｉｊの最小値は例えば０［Ｖ］であり、最大値は説明の都合上１．０２４［Ｖ］とする（実際には０．７［Ｖ］である）。
【００１４】
モノクロデジタル画像表示装置１０１は、フレーム周期ＴのＮ（＝２以上の整数）倍の周期「Ｎ×Ｔ」をもつ階段波である加算信号Ｂを出力する加算信号発生回路１と、入力アナログ画像信号Ａｉｊと加算信号Ｂとを加算して新アナログ画像信号Ｃｉｊを出力するアナログ加算回路２と、Ｒ用回路，Ｇ用回路，Ｂ用回路の３回路を持ち新アナログ画像信号Ｃｉｊをデジタル画像信号Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊに変換するＡＤ変換回路２２と、デジタル画像信号Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊに基づいてモノクロ画像を表示するモノクロＬＣＤ（Liquid Crystal Display）回路３１とを具備してなる。
モノクロＬＣＤ回路３１は、カラーＬＣＤ回路からカラーフィルタを省いたものであるため、モノクロではあるがＲ入力，Ｇ入力，Ｂ入力を有している。
なお、Ｄｒｉｊ＝Ｄｇｉｊ＝Ｄｂｉｊであるため、以下では単にＤｉｊと表記する。
【００１５】
加算信号発生回路１とアナログ加算回路２とは多階調化アダプタ１１を構成し、ＡＤ変換回路２２とモノクロＬＣＤ回路３１とは従来のモノクロデジタル画像表示装置と同じ構成である。すなわち、このモノクロデジタル画像表示装置１０１は、従来のモノクロデジタル画像表示装置の入力側に多階調化アダプタ１１を設けたものである。
【００１６】
ＡＤ変換回路２２は、例えば８ビットである。従って、階調数は２５６階調になる。
入力アナログ画像信号Ａｉｊの最小値が０［Ｖ］であり、最大値が１．０２４［Ｖ］であるなら、「１階調分に対応する電圧」は０．００４［Ｖ］となる。
【００１７】
加算信号Ｂは、「１階調分に対応する電圧」／Ｎをステップとし、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波である。
図２に、加算信号Ｂを例示する。「１階調分に対応する電圧」が０．００４［Ｖ］であり、Ｎ＝４とすれば、１ステップの電圧は０．００１［Ｖ］となる。
【００１８】
図２に示す如き垂直同期信号Ｖｓと加算信号Ｂとの位相関係の場合、時刻ｔにおけるｉ行ｊ列の画素に対応する入力アナログ画像信号Ａｉｊ（ｔ）には０［Ｖ］が加算され、時刻「ｔ＋Ｔ」における入力アナログ画像信号Ａｉｊ（ｔ＋Ｔ）には０．００１［Ｖ］が加算され、時刻「ｔ＋２Ｔ」における入力アナログ画像信号Ａｉｊ（ｔ＋２Ｔ）には０．００２［Ｖ］が加算され、時刻「ｔ＋３Ｔ」における入力アナログ画像信号Ａｉｊ（ｔ＋３Ｔ）には０．００３［Ｖ］が加算される。
【００１９】
図３の（ａ）は、ｉ行ｊ列の画素に対応する入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）が０［Ｖ］に維持されている場合を表している。
図３の（ｂ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）に加算される加算信号Ｂを表している。
図３の（ｃ）は、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）を表している。
図３の（ｄ）は、新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）をＡＤ変換したデジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）を表している。新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）が「１階調分に対応する電圧」０．００４［Ｖ］より小さいため、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）はすべて「００００００００（２進表現）」となる。
図３の（ｅ）は、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）の平均階調値すなわち４フレーム平均階調値を表している。４フレーム平均階調値は「０（１０進表現）」になる。人がＬＣＤ画面を見ると、ｉ行ｊ列の画素は、この平均階調値「０（１０進表現）」に応じた明るさに見える。
【００２０】
図４の（ａ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）が０．００１［Ｖ］に維持されている場合を表している。
図４の（ｂ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）に加算される加算信号Ｂを表している。
図４の（ｃ）は、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）を表している。
図４の（ｄ）は、新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）をＡＤ変換したデジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）を表している。新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ）が「１階調分に対応する電圧」０．００４［Ｖ］より小さいため、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ）は「００００００００（２進表現）」となる。新アナログ画像信号Ｃｉｊ（ｔ＋３Ｔ）は「１階調分に対応する電圧」０．００４［Ｖ］以上になるため、デジタル画素信号Ｄｉｊ（ｔ＋３Ｔ）は「０００００００１（２進表現）」となる。
図４の（ｅ）は、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）の平均階調値を表している。４フレーム平均階調値は「０．２５（１０進表現）」になる。人がＬＣＤ画面を見ると、ｉ行ｊ列の画素は、この平均階調値「０．２５（１０進表現）」に応じた明るさに見える。
【００２１】
図５の（ａ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）が０．００２［Ｖ］に維持されている場合を表している。
図５の（ｂ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）に加算される加算信号Ｂを表している。
図５の（ｃ）は、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）を表している。
図５の（ｄ）は、新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）をＡＤ変換したデジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）を表している。新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ）が「１階調分に対応する電圧」０．００４［Ｖ］より小さいため、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ）は「００００００００（２進表現）」となる。新アナログ画像信号Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）は「１階調分に対応する電圧」０．００４［Ｖ］以上になるため、デジタル画素信号Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）は「０００００００１（２進表現）」となる。
図５の（ｅ）は、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）の平均階調値を表している。４フレーム平均階調値は「０．５（１０進表現）」になる。人がＬＣＤ画面を見ると、ｉ行ｊ列の画素は、この平均階調値「０．５（１０進表現）」に応じた明るさに見える。
【００２２】
図６の（ａ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）が０．００３［Ｖ］に維持されている場合を表している。
図６の（ｂ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）に加算される加算信号Ｂを表している。
図６の（ｃ）は、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）を表している。
図６の（ｄ）は、新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）をＡＤ変換したデジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）を表している。新アナログ画像信号Ｃｉｊ（ｔ）が「１階調分に対応する電圧」０．００４［Ｖ］より小さいため、デジタル画素信号Ｄｉｊ（ｔ）は「００００００００（２進表現）」となる。新アナログ画像信号Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）は「１階調分に対応する電圧」０．００４［Ｖ］以上になるため、デジタル画素信号Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）は「０００００００１（２進表現）」となる。
図６の（ｅ）は、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）の平均階調値を表している。４フレーム平均階調値は「０．７５（１０進表現）」になる。人がＬＣＤ画面を見ると、ｉ行ｊ列の画素は、この平均階調値「０．７５（１０進表現）」に応じた明るさに見える。
【００２３】
以上のように、実施例１に係るデジタル画像表示装置１０１によれば、表示可能な階調数を擬似的に増やすことが出来る。また、既存のモノクロデジタル画像表示装置に、多階調化アダプタ１１を追加するだけなので、簡単な構成で済み、既存のモノクロデジタル画像表示装置に適用することが容易である。
【００２４】
なお、実施例１の変形として、Ｒ用回路，Ｇ用回路，Ｂ用回路の３回路を持つＡＤ変換回路２２の代わりに１回路だけのＡＤ変換回路を用いて、その出力をモノクロＬＣＤ回路３１に分配入力するように構成してもよい。
【００２５】
−実施例２−
図７は、実施例２に係るモノクロデジタル画像表示装置１０２を示すブロック図である。
このモノクロデジタル画像表示装置１０２では、アナログ加算回路２の出力である新アナログ画像信号ＣｉｊをＡＤ変換回路２２のＢ用回路にのみ入力しＲ用回路およびＧ用回路には入力アナログ画像信号Ａｉｊを入力している点が、実施例１に係るモノクロデジタル画像表示装置１０１と異なっている。
【００２６】
実施例２に係るデジタル画像表示装置１０２によれば、Ｂ用のサブピクセルにおける表示可能な階調数を擬似的に増やすことが出来るので、全体としても表示可能な階調数を擬似的に増やすことが出来る。
【００２７】
なお、実施例２の変形として、ＡＤ変換回路２２のＲ用回路，Ｇ用回路，Ｂ用回路のいずれか１つ又は２つに新アナログ画像信号Ｃｉｊを入力し、残りに入力アナログ画像信号Ａｉｊを入力するように構成してもよい。
【００２８】
−実施例３−
図８は、実施例３に係るモノクロデジタル画像表示装置１０３を示すブロック図である。
このモノクロデジタル画像表示装置１０３では、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊに乗算器３ｒ，３ｇ，３ｂにて係数Ｋｒ，Ｋｇ，Ｋｂをそれぞれ乗算した新アナログ画像信号Ｃｒｉｊ，Ｃｇｉｊ，ＣｂｉｊをＡＤ変換回路２２のＲ用回路，Ｇ用回路，Ｂ用回路にそれぞれ入力している点が、実施例１に係るモノクロデジタル画像表示装置１０１と異なっている。
【００２９】
例えばＫｒ＝０．８、Ｋｒ＝１．０、Ｋｒ＝１．２である。
【００３０】
実施例３に係るデジタル画像表示装置１０３によれば、表示可能な階調数を擬似的に増やすことが出来る（実施例１とは微妙に異なる感じになる）。
【００３１】
−実施例４−
図９は、実施例４に係るカラーデジタル画像表示装置１０４を示すブロック図である。
このカラーデジタル画像表示装置１０４には、Ｉ行Ｊ列の画素配列の各画素のＲ画素値，Ｇ画素値，Ｂ画素値にそれぞれ対応するアナログ電圧がフレーム周期Ｔごとに繰り返される入力アナログ画像信号Ａｒｉｊ，Ａｇｉｊ，Ａｂｉｊと、１フレームごとの区切りパルスである垂直同期信号Ｖｓとが入力される。
【００３２】
カラーデジタル画像表示装置１０４は、フレーム周期ＴのＮ（＝２以上の整数）倍の周期「Ｎ×Ｔ」をもつ階段波である加算信号Ｂを出力する加算信号発生回路１と、入力アナログ画像信号Ａｒｉｊ，Ａｇｉｊ，Ａｂｉｊと加算信号Ｂとをそれぞれ加算して新アナログ画像信号Ｃｒｉｊ，Ｃｇｉｊ，Ｃｂｉｊを出力するアナログ加算回路２ｒ，２ｇ，２ｂと、新アナログ画像信号Ｃｒｉｊ，Ｃｇｉｊ，Ｃｂｉｊをそれぞれデジタル画像信号Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊに変換するＡＤ変換回路２２と、デジタル画像信号Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊに基づいてカラー画像を表示するカラーＬＣＤ回路３２とを具備してなる。
【００３３】
加算信号発生回路１とアナログ加算回路２ｒ，２ｇ，２ｂとは多階調化アダプタ１４を構成し、ＡＤ変換回路２２とカラーＬＣＤ回路３２とは従来のカラーデジタル画像表示装置と同じ構成である。すなわち、このデジタル画像表示装置１０４は、従来のカラーデジタル画像表示装置の入力側に多階調化アダプタ１４を設けたものである。
【００３４】
実施例４に係るカラーデジタル画像表示装置１０４によれば、表示可能な階調数および色数を擬似的に増やすことが出来る。また、既存のカラーデジタル画像表示装置に、多階調化アダプタ１４を追加するだけなので、簡単な構成で済み、既存のカラーデジタル画像表示装置に適用することが容易である。
【産業上の利用可能性】
【００３５】
本発明のデジタル画像表示装置は、静止画での階調数を増やしたい医用画像診断装置などで特に有用である。
【符号の説明】
【００３６】
１ 加算信号発生回路
２，２ｒ，２ｇ，２ｂ アナログ加算回路
１１，１２，１３，１４ 多階調化アダプタ
２２ ＡＤ変換回路
３１ モノクロＬＣＤ回路
３２ カラーＬＣＤ回路
１０１，１０２，１０３ モノクロデジタル画像表示装置
１０４ カラーデジタル画像表示装置
【技術分野】
【０００１】
本発明は、デジタル画像表示装置および多階調化アダプタに関し、さらに詳しくは、表示可能な階調数を擬似的に増やすことが出来るデジタル画像表示装置および多階調化アダプタに関する。
【背景技術】
【０００２】
ＮＴＳＣ信号などのアナログ画像信号を、液晶ディスプレイ，プラズマディスプレイ，有機ＥＬディスプレイなどのデジタル画像表示装置で表示する場合、ＡＤ変換回路のビット数によって表示可能な階調数が決まる。例えばＡＤ変換回路が８ビットならば、表示可能な階調数は２５６階調である。
【０００３】
従来、ＡＤ変換回路のビット数によって決まる階調数よりも擬似的に多くの階調数で表示可能にする技術が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−１６０９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来技術は、構成が複雑であった。また、既存のデジタル画像表示装置に適用することが困難であった。
そこで、本発明の目的は、簡単で且つ既存のデジタル画像表示装置に適用することが容易な構成によって表示可能な階調数を擬似的に増やすことが出来るデジタル画像表示装置および多階調化アダプタを提供することにある。
【課題を解決するための手段】
【０００６】
第１の観点では、本発明は、１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号を出力する加算信号発生回路と、入力アナログ画像信号と前記加算信号とを加算して新アナログ画像信号を出力するアナログ加算回路と、前記新アナログ画像信号をデジタル画像信号に変換するＡＤ変換回路と、前記デジタル画像信号に基づいて画像を表示するデジタル画像表示回路とを具備したことを特徴とするデジタル画像表示装置を提供する。
上記構成において、Ｎは４〜８とするのが好ましい。
上記第１の観点によるデジタル画像表示装置では、入力アナログ画像信号に加算信号を加算して新アナログ画像信号とするので、Ｎフレームのうちの一部で階調値が変化する。このため、Ｎフレーム平均階調値は、元の階調値には存在しない中間的な階調値になる。よって、表示可能な階調数を擬似的に増やすことが出来る。そして、既存のデジタル画像表示装置に、加算信号発生回路とアナログ加算回路とを追加するだけなので、簡単な構成で済み、既存のデジタル画像表示装置に適用することが容易である。
【０００７】
第２の観点では、本発明は、前記第１の観点によるデジタル画像表示装置であって、前記加算信号は、「１階調分に対応する電圧」／Ｎをステップとし、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波であることを特徴とするデジタル画像表示装置を提供する。
上記第２の観点によるデジタル画像表示装置では、入力アナログ画像信号の値に応じてＮフレームのうちで階調値が１階調アップするフレーム数が決まるようになる。このため、Ｎフレーム平均階調値は、入力アナログ画像信号の値に応じた中間的な階調値になる。
【０００８】
第３の観点では、本発明は、１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号を出力する加算信号発生回路と、入力アナログ画像信号と前記加算信号とを加算して新アナログ画像信号を出力するアナログ加算回路とを具備したことを特徴とする多階調化アダプタを提供する。
上記第３の観点による多階調化アダプタを従来のデジタル画像表示装置の入力側に追加するだけで、前記第１の観点によるデジタル画像表示装置を構成できる。
【０００９】
第４の観点では、本発明は、前記第３の観点による多階調化アダプタであって、前記加算信号は、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波であることを特徴とする多階調化アダプタを提供する。
上記第４の観点によるデジタル画像表示装置では、入力アナログ画像信号の値に応じてＮフレームのうちで階調値がアップするフレーム数が決まるようになる。このため、Ｎフレーム平均階調値は、入力アナログ画像信号の値に応じた中間的な階調値になる。
【発明の効果】
【００１０】
本発明のデジタル画像表示装置および多階調化アダプタによれば、簡単で且つ既存のデジタル画像表示装置に適用することが容易な構成によって表示可能な階調数を擬似的に増やすことが出来る。
【図面の簡単な説明】
【００１１】
【図１】実施例１に係る液晶表示装置を示す構成ブロック図である。
【図２】垂直同期信号と加算信号とを示す波形図である。
【図３】アナログ画像信号が０Ｖのときの動作を示す説明図である。
【図４】アナログ画像信号が０．００１Ｖのときの動作を示す説明図である。
【図５】アナログ画像信号が０．００２Ｖのときの動作を示す説明図である。
【図６】アナログ画像信号が０．００３Ｖのときの動作を示す説明図である。
【図７】実施例２に係る液晶表示装置を示す構成ブロック図である。
【図８】実施例３に係る液晶表示装置を示す構成ブロック図である。
【図９】実施例４に係る液晶表示装置を示す構成ブロック図である。
【発明を実施するための形態】
【００１２】
以下、図に示す実施の形態により本発明をさらに詳細に説明する。なお、これにより本発明が限定されるものではない。
【実施例】
【００１３】
−実施例１−
図１は、実施例１に係るモノクロデジタル画像表示装置１０１を示すブロック図である。
このモノクロデジタル画像表示装置１０１には、Ｉ行Ｊ列の画素配列の各画素の画素値に対応するアナログ電圧がフレーム周期Ｔごとに繰り返される入力アナログ画像信号Ａｉｊと、１フレームごとの区切りパルスである垂直同期信号Ｖｓとが入力される。
Ｉ行Ｊ列の画素配列は、例えば６４０行４８０列である。
フレーム周期Ｔは、例えば１／６０秒である。
入力アナログ画像信号Ａｉｊの最小値は例えば０［Ｖ］であり、最大値は説明の都合上１．０２４［Ｖ］とする（実際には０．７［Ｖ］である）。
【００１４】
モノクロデジタル画像表示装置１０１は、フレーム周期ＴのＮ（＝２以上の整数）倍の周期「Ｎ×Ｔ」をもつ階段波である加算信号Ｂを出力する加算信号発生回路１と、入力アナログ画像信号Ａｉｊと加算信号Ｂとを加算して新アナログ画像信号Ｃｉｊを出力するアナログ加算回路２と、Ｒ用回路，Ｇ用回路，Ｂ用回路の３回路を持ち新アナログ画像信号Ｃｉｊをデジタル画像信号Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊに変換するＡＤ変換回路２２と、デジタル画像信号Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊに基づいてモノクロ画像を表示するモノクロＬＣＤ（Liquid Crystal Display）回路３１とを具備してなる。
モノクロＬＣＤ回路３１は、カラーＬＣＤ回路からカラーフィルタを省いたものであるため、モノクロではあるがＲ入力，Ｇ入力，Ｂ入力を有している。
なお、Ｄｒｉｊ＝Ｄｇｉｊ＝Ｄｂｉｊであるため、以下では単にＤｉｊと表記する。
【００１５】
加算信号発生回路１とアナログ加算回路２とは多階調化アダプタ１１を構成し、ＡＤ変換回路２２とモノクロＬＣＤ回路３１とは従来のモノクロデジタル画像表示装置と同じ構成である。すなわち、このモノクロデジタル画像表示装置１０１は、従来のモノクロデジタル画像表示装置の入力側に多階調化アダプタ１１を設けたものである。
【００１６】
ＡＤ変換回路２２は、例えば８ビットである。従って、階調数は２５６階調になる。
入力アナログ画像信号Ａｉｊの最小値が０［Ｖ］であり、最大値が１．０２４［Ｖ］であるなら、「１階調分に対応する電圧」は０．００４［Ｖ］となる。
【００１７】
加算信号Ｂは、「１階調分に対応する電圧」／Ｎをステップとし、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波である。
図２に、加算信号Ｂを例示する。「１階調分に対応する電圧」が０．００４［Ｖ］であり、Ｎ＝４とすれば、１ステップの電圧は０．００１［Ｖ］となる。
【００１８】
図２に示す如き垂直同期信号Ｖｓと加算信号Ｂとの位相関係の場合、時刻ｔにおけるｉ行ｊ列の画素に対応する入力アナログ画像信号Ａｉｊ（ｔ）には０［Ｖ］が加算され、時刻「ｔ＋Ｔ」における入力アナログ画像信号Ａｉｊ（ｔ＋Ｔ）には０．００１［Ｖ］が加算され、時刻「ｔ＋２Ｔ」における入力アナログ画像信号Ａｉｊ（ｔ＋２Ｔ）には０．００２［Ｖ］が加算され、時刻「ｔ＋３Ｔ」における入力アナログ画像信号Ａｉｊ（ｔ＋３Ｔ）には０．００３［Ｖ］が加算される。
【００１９】
図３の（ａ）は、ｉ行ｊ列の画素に対応する入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）が０［Ｖ］に維持されている場合を表している。
図３の（ｂ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）に加算される加算信号Ｂを表している。
図３の（ｃ）は、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）を表している。
図３の（ｄ）は、新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）をＡＤ変換したデジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）を表している。新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）が「１階調分に対応する電圧」０．００４［Ｖ］より小さいため、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）はすべて「００００００００（２進表現）」となる。
図３の（ｅ）は、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）の平均階調値すなわち４フレーム平均階調値を表している。４フレーム平均階調値は「０（１０進表現）」になる。人がＬＣＤ画面を見ると、ｉ行ｊ列の画素は、この平均階調値「０（１０進表現）」に応じた明るさに見える。
【００２０】
図４の（ａ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）が０．００１［Ｖ］に維持されている場合を表している。
図４の（ｂ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）に加算される加算信号Ｂを表している。
図４の（ｃ）は、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）を表している。
図４の（ｄ）は、新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）をＡＤ変換したデジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）を表している。新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ）が「１階調分に対応する電圧」０．００４［Ｖ］より小さいため、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ）は「００００００００（２進表現）」となる。新アナログ画像信号Ｃｉｊ（ｔ＋３Ｔ）は「１階調分に対応する電圧」０．００４［Ｖ］以上になるため、デジタル画素信号Ｄｉｊ（ｔ＋３Ｔ）は「０００００００１（２進表現）」となる。
図４の（ｅ）は、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）の平均階調値を表している。４フレーム平均階調値は「０．２５（１０進表現）」になる。人がＬＣＤ画面を見ると、ｉ行ｊ列の画素は、この平均階調値「０．２５（１０進表現）」に応じた明るさに見える。
【００２１】
図５の（ａ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）が０．００２［Ｖ］に維持されている場合を表している。
図５の（ｂ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）に加算される加算信号Ｂを表している。
図５の（ｃ）は、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）を表している。
図５の（ｄ）は、新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）をＡＤ変換したデジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）を表している。新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ）が「１階調分に対応する電圧」０．００４［Ｖ］より小さいため、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ）は「００００００００（２進表現）」となる。新アナログ画像信号Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）は「１階調分に対応する電圧」０．００４［Ｖ］以上になるため、デジタル画素信号Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）は「０００００００１（２進表現）」となる。
図５の（ｅ）は、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）の平均階調値を表している。４フレーム平均階調値は「０．５（１０進表現）」になる。人がＬＣＤ画面を見ると、ｉ行ｊ列の画素は、この平均階調値「０．５（１０進表現）」に応じた明るさに見える。
【００２２】
図６の（ａ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）が０．００３［Ｖ］に維持されている場合を表している。
図６の（ｂ）は、入力アナログ画像信号Ａｉｊ（ｔ），Ａｉｊ（ｔ＋Ｔ），Ａｉｊ（ｔ＋２Ｔ），Ａｉｊ（ｔ＋３Ｔ）に加算される加算信号Ｂを表している。
図６の（ｃ）は、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）を表している。
図６の（ｄ）は、新アナログ画像信号Ｃｉｊ（ｔ），Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）をＡＤ変換したデジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）を表している。新アナログ画像信号Ｃｉｊ（ｔ）が「１階調分に対応する電圧」０．００４［Ｖ］より小さいため、デジタル画素信号Ｄｉｊ（ｔ）は「００００００００（２進表現）」となる。新アナログ画像信号Ｃｉｊ（ｔ＋Ｔ），Ｃｉｊ（ｔ＋２Ｔ），Ｃｉｊ（ｔ＋３Ｔ）は「１階調分に対応する電圧」０．００４［Ｖ］以上になるため、デジタル画素信号Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）は「０００００００１（２進表現）」となる。
図６の（ｅ）は、デジタル画素信号Ｄｉｊ（ｔ），Ｄｉｊ（ｔ＋Ｔ），Ｄｉｊ（ｔ＋２Ｔ），Ｄｉｊ（ｔ＋３Ｔ）の平均階調値を表している。４フレーム平均階調値は「０．７５（１０進表現）」になる。人がＬＣＤ画面を見ると、ｉ行ｊ列の画素は、この平均階調値「０．７５（１０進表現）」に応じた明るさに見える。
【００２３】
以上のように、実施例１に係るデジタル画像表示装置１０１によれば、表示可能な階調数を擬似的に増やすことが出来る。また、既存のモノクロデジタル画像表示装置に、多階調化アダプタ１１を追加するだけなので、簡単な構成で済み、既存のモノクロデジタル画像表示装置に適用することが容易である。
【００２４】
なお、実施例１の変形として、Ｒ用回路，Ｇ用回路，Ｂ用回路の３回路を持つＡＤ変換回路２２の代わりに１回路だけのＡＤ変換回路を用いて、その出力をモノクロＬＣＤ回路３１に分配入力するように構成してもよい。
【００２５】
−実施例２−
図７は、実施例２に係るモノクロデジタル画像表示装置１０２を示すブロック図である。
このモノクロデジタル画像表示装置１０２では、アナログ加算回路２の出力である新アナログ画像信号ＣｉｊをＡＤ変換回路２２のＢ用回路にのみ入力しＲ用回路およびＧ用回路には入力アナログ画像信号Ａｉｊを入力している点が、実施例１に係るモノクロデジタル画像表示装置１０１と異なっている。
【００２６】
実施例２に係るデジタル画像表示装置１０２によれば、Ｂ用のサブピクセルにおける表示可能な階調数を擬似的に増やすことが出来るので、全体としても表示可能な階調数を擬似的に増やすことが出来る。
【００２７】
なお、実施例２の変形として、ＡＤ変換回路２２のＲ用回路，Ｇ用回路，Ｂ用回路のいずれか１つ又は２つに新アナログ画像信号Ｃｉｊを入力し、残りに入力アナログ画像信号Ａｉｊを入力するように構成してもよい。
【００２８】
−実施例３−
図８は、実施例３に係るモノクロデジタル画像表示装置１０３を示すブロック図である。
このモノクロデジタル画像表示装置１０３では、アナログ加算回路２の出力である新アナログ画像信号Ｃｉｊに乗算器３ｒ，３ｇ，３ｂにて係数Ｋｒ，Ｋｇ，Ｋｂをそれぞれ乗算した新アナログ画像信号Ｃｒｉｊ，Ｃｇｉｊ，ＣｂｉｊをＡＤ変換回路２２のＲ用回路，Ｇ用回路，Ｂ用回路にそれぞれ入力している点が、実施例１に係るモノクロデジタル画像表示装置１０１と異なっている。
【００２９】
例えばＫｒ＝０．８、Ｋｒ＝１．０、Ｋｒ＝１．２である。
【００３０】
実施例３に係るデジタル画像表示装置１０３によれば、表示可能な階調数を擬似的に増やすことが出来る（実施例１とは微妙に異なる感じになる）。
【００３１】
−実施例４−
図９は、実施例４に係るカラーデジタル画像表示装置１０４を示すブロック図である。
このカラーデジタル画像表示装置１０４には、Ｉ行Ｊ列の画素配列の各画素のＲ画素値，Ｇ画素値，Ｂ画素値にそれぞれ対応するアナログ電圧がフレーム周期Ｔごとに繰り返される入力アナログ画像信号Ａｒｉｊ，Ａｇｉｊ，Ａｂｉｊと、１フレームごとの区切りパルスである垂直同期信号Ｖｓとが入力される。
【００３２】
カラーデジタル画像表示装置１０４は、フレーム周期ＴのＮ（＝２以上の整数）倍の周期「Ｎ×Ｔ」をもつ階段波である加算信号Ｂを出力する加算信号発生回路１と、入力アナログ画像信号Ａｒｉｊ，Ａｇｉｊ，Ａｂｉｊと加算信号Ｂとをそれぞれ加算して新アナログ画像信号Ｃｒｉｊ，Ｃｇｉｊ，Ｃｂｉｊを出力するアナログ加算回路２ｒ，２ｇ，２ｂと、新アナログ画像信号Ｃｒｉｊ，Ｃｇｉｊ，Ｃｂｉｊをそれぞれデジタル画像信号Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊに変換するＡＤ変換回路２２と、デジタル画像信号Ｄｒｉｊ，Ｄｇｉｊ，Ｄｂｉｊに基づいてカラー画像を表示するカラーＬＣＤ回路３２とを具備してなる。
【００３３】
加算信号発生回路１とアナログ加算回路２ｒ，２ｇ，２ｂとは多階調化アダプタ１４を構成し、ＡＤ変換回路２２とカラーＬＣＤ回路３２とは従来のカラーデジタル画像表示装置と同じ構成である。すなわち、このデジタル画像表示装置１０４は、従来のカラーデジタル画像表示装置の入力側に多階調化アダプタ１４を設けたものである。
【００３４】
実施例４に係るカラーデジタル画像表示装置１０４によれば、表示可能な階調数および色数を擬似的に増やすことが出来る。また、既存のカラーデジタル画像表示装置に、多階調化アダプタ１４を追加するだけなので、簡単な構成で済み、既存のカラーデジタル画像表示装置に適用することが容易である。
【産業上の利用可能性】
【００３５】
本発明のデジタル画像表示装置は、静止画での階調数を増やしたい医用画像診断装置などで特に有用である。
【符号の説明】
【００３６】
１ 加算信号発生回路
２，２ｒ，２ｇ，２ｂ アナログ加算回路
１１，１２，１３，１４ 多階調化アダプタ
２２ ＡＤ変換回路
３１ モノクロＬＣＤ回路
３２ カラーＬＣＤ回路
１０１，１０２，１０３ モノクロデジタル画像表示装置
１０４ カラーデジタル画像表示装置
【特許請求の範囲】
【請求項１】
１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号を出力する加算信号発生回路と、入力アナログ画像信号と前記加算信号とを加算して新アナログ画像信号を出力するアナログ加算回路と、前記新アナログ画像信号をデジタル画像信号に変換するＡＤ変換回路と、前記デジタル画像信号に基づいて画像を表示するデジタル画像表示回路とを具備したことを特徴とするデジタル画像表示装置。
【請求項２】
請求項１に記載のデジタル画像表示装置であって、前記加算信号は、「１階調分に対応する電圧」／Ｎをステップとし、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波であることを特徴とするデジタル画像表示装置。
【請求項３】
１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号を出力する加算信号発生回路と、入力アナログ画像信号と前記加算信号とを加算して新アナログ画像信号を出力するアナログ加算回路とを具備したことを特徴とする多階調化アダプタ。
【請求項４】
請求項３に記載の多階調化アダプタであって、前記加算信号は、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波であることを特徴とする多階調化アダプタ。
【請求項１】
１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号を出力する加算信号発生回路と、入力アナログ画像信号と前記加算信号とを加算して新アナログ画像信号を出力するアナログ加算回路と、前記新アナログ画像信号をデジタル画像信号に変換するＡＤ変換回路と、前記デジタル画像信号に基づいて画像を表示するデジタル画像表示回路とを具備したことを特徴とするデジタル画像表示装置。
【請求項２】
請求項１に記載のデジタル画像表示装置であって、前記加算信号は、「１階調分に対応する電圧」／Ｎをステップとし、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波であることを特徴とするデジタル画像表示装置。
【請求項３】
１フレーム時間Ｔごとに階段状に変化し且つＮ（Ｎは２より大きい整数）フレームを周期とする加算信号を出力する加算信号発生回路と、入力アナログ画像信号と前記加算信号とを加算して新アナログ画像信号を出力するアナログ加算回路とを具備したことを特徴とする多階調化アダプタ。
【請求項４】
請求項３に記載の多階調化アダプタであって、前記加算信号は、１フレーム時間Ｔごとに０［Ｖ］から階段状に電圧値を増加することを、周期「Ｎ×Ｔ」で繰り返す階段波であることを特徴とする多階調化アダプタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−２５６６４９（Ｐ２０１０−２５６６４９Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０７３１５（Ｐ２００９−１０７３１５）
【出願日】平成２１年４月２７日（２００９．４．２７）
【出願人】（０００００３４１４）東京特殊電線株式会社 (173)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２７日（２００９．４．２７）
【出願人】（０００００３４１４）東京特殊電線株式会社 (173)
【Ｆターム（参考）】
[ Back to top ]