バッテリーの保護回路装置
【課題】複数の二次電池を直列につないだバッテリーの保護回路装置の面積を縮小して低コスト化する。
【解決手段】二次電池を複数個直列につないだバッテリーの保護回路装置において、基準電圧回路、電圧検出回路の電源端子を被検出二次電池の正極、接地端子を被検出二次電池の負極にそれぞれ接続し、前記回路を構成する素子の耐圧をバッテリー全体の電圧より低くする。
【解決手段】二次電池を複数個直列につないだバッテリーの保護回路装置において、基準電圧回路、電圧検出回路の電源端子を被検出二次電池の正極、接地端子を被検出二次電池の負極にそれぞれ接続し、前記回路を構成する素子の耐圧をバッテリー全体の電圧より低くする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバッテリーの過充電及び過放電を防止するためのバッテリーの保護回路装置に関する。
【背景技術】
【０００２】
リチウムイオン二次電池のような二次電池は過放電状態、過充電状態になることを防ぐためのバッテリーの保護回路装置を必要としている。複数の二次電池を直列につないだバッテリーにおいては、全体の電圧の検出のみでは、二次電池１つ１つの特性のバラツキのために、ある二次電池が過充電状態、過放電状態になる危険があるために、二次電池１つ１つの電圧を検出し、バッテリーを構成する二次電池のただ１つでも過放電状態、過充電状態にならないようにはかられている。（例えば、特許文献１を参照。）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許３２９１５３０号公報（図３）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
リチウムイオン二次電池のような二次電池を複数個直列につないだバッテリーは、二次電池の個数だけ電圧が高くなる。そのためにバッテリーの保護回路装置を構成する素子は、その電圧が印加されても壊れないように耐圧を高くする必要がある。半導体素子は、耐圧を高くすると一般に素子、素子分離領域のサイズが大きくなる。
【０００５】
よって、二次電池を複数個直列につないだバッテリーの保護回路装置は二次電池の個数が増えることによる回路の増大だけではなく、その回路を構成する半導体素子１つ１つのサイズが大きくなるために、保護回路装置全体のサイズが大きくなる。
【０００６】
複数の二次電池を直列につないだバッテリーの保護回路についての特許はこれまでにも多数出願されているが、その回路を構成する半導体素子の耐圧について明確に述べたものはほとんどない。例えば、特許文献１の図３に示されるような回路においては、ウエルの電位をどこにとり、その素子の耐圧はどの程度であるかを示す記述はない。図面から推定されることは、Ｇ２、Ｇ３のノアゲートが同じであることから、ＣＯＭＰ１〜４の比較回路は保護回路全体のグランドと電源との間に設けられている。つまり、直列につながれた全体の電圧が印加される可能性があり、素子の耐圧は直列につながれた全体の電圧分だけ必要になる。この例の場合、前記のように二次電池１個の場合に較べて、耐圧が２倍必要になるので、その耐圧を満たすために素子サイズは大きくなる。
【０００７】
この例では二次電池２個なので２倍で済むが、１０個直列につないだ場合は１０倍の耐圧が必要になる。つまり、直列につなぐ二次電池の個数が増大すればするほど、必要な耐圧は増大し、素子サイズはより大きくなる。よって、バッテリーの保護回路装置はより大きくなる。
【０００８】
また、半導体素子は一般に製造時のプロセスバラツキのために、その特性がばらつく。このために、通常トリミング回路が組み込まれている。このバラツキは一般に耐圧が高くなるほど大きくなるので、耐圧が高いほどトリミングしなければいけない範囲が広がり、トリミング回路が増大し、バッテリーの保護回路装置の面積が大きくなる。
【０００９】
また、素子特性のバラツキが大きいと温度が変化した時の検出電圧がより大きくずれる。これは検出電圧の精度の低下につながる。このように素子特性のバラツキが大きいといろいろな特性の精度が低下する。これらを補正するための回路を組み込むと保護回路装置の面積が大きくなる。
【００１０】
以上のように、複数の二次電池を直列につないだバッテリーの保護回路装置の面積は大きくなる。半導体装置において、面積の増大はコスト増大に直結する。よって、バッテリーの保護回路装置を安価に提供できないという課題があった。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明のバッテリーの保護回路装置では次の手段を採用する。
【００１２】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、各二次電池の電圧を検出するための基準電圧を発生する各基準電圧回路の電源端子が各被検出二次電池の正極に、接地端子が各被検出二次電池の負極に接続され、前記基準電圧回路を構成する素子の耐圧が、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低いことを特徴とする。
【００１３】
バッテリーの保護回路装置において、各二次電池の電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する各電圧検出回路の電源端子が各被検出二次電池の正極に、接地端子が各被検出二次電池の負極に接続され、前記電圧検出回路を構成する素子の耐圧が、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低いことを特徴とする。
【００１４】
バッテリーの保護回路装置において、各二次電池の電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する電圧検出回路からの出力をレベルシフト回路に入力し、レベルシフト回路からの出力を、電源電圧を降圧、あるいはグランドレベルを昇圧することで動作電圧帯を狭くした制御回路に入力する回路構成において、前記基準電圧回路、電圧検出回路の電源端子が各被検出二次電池の正極に、接地端子が各被検出二次電池の負極に接続され、前記基準電圧回路、電圧検出回路を構成する素子の耐圧が、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低いことを特徴とする。
【００１５】
バッテリーの保護回路装置において、少なくとも各二次電池が接続される電圧検出用端子それぞれの間、及び直列接続された二次電池の最も高い電位の端子と最も低い電位の端子との間とにＥＳＤ保護素子を有し、前者の各電圧検出用端子間のＥＳＤ保護素子の耐圧は、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低く、後者のＥＳＤ保護素子の耐圧はバッテリー全体の電圧より高いことを特徴とする。
【００１６】
バッテリーの保護回路装置において、基準電圧回路、電圧検出回路の電源端子、接地端子が被検出二次電池を含む複数の直列に接続された二次電池の両端に接続され、前記回路を構成する素子の耐圧が、バッテリー全体の電圧より低いことを特徴とする。
【発明の効果】
【００１７】
本発明に従うと、二次電池を直列にいくつ接続したバッテリーの保護回路においても、基準電圧回路、電圧検出回路、制御回路を構成する素子の必要耐圧を二次電池１個分の電圧にすることができる。また、二次電池を直列にいくつ接続したバッテリーの保護回路においても、二次電池の電圧を検出するための端子につながるＥＳＤ保護素子の必要耐圧を二次電池１個分の電圧にすることができる。このように二次電池の個数が増大しても必要な耐圧が増大しないため、上記の素子のサイズを従来技術に較べて小さくすることができる。
【００１８】
また、素子の耐圧が低くなると、耐圧が高い場合に較べて、素子のバラツキを小さくすることができる。これはトリミング回路の縮小につながる。
【００１９】
また、素子のバラツキが小さくなると、温度変化による検出電圧のずれも小さくなる等の精度向上効果も得られるので、これらの補正用の回路が不要になる。
【００２０】
以上のように、本発明に従えば、二次電池を直列にいくつ接続したバッテリーの保護回路においても、上記回路を構成する素子の耐圧を二次電池１個の時と同じにすることが出来るため、従来技術に較べて、バッテリーの保護回路装置を小さくすることができる。つまり、前記課題を解決できる。
【図面の簡単な説明】
【００２１】
【図１】二次電池を４つ直列に接続したバッテリーにおいて、本発明を実施するための最良の形態を表すバッテリーの保護回路装置を示す図である。
【図２】基準電圧回路を示す図である。
【図３】二次電池Ａ２の電圧検出回路を示す図である。
【図４】二次電池Ａ２の電圧検出回路の従来例を示す図である。
【図５】トリミング回路を示す図である。
【発明を実施するための形態】
【００２２】
図１に従って二次電池を４個直列接続したバッテリーの保護回路装置の場合について説明する。二次電池Ａ１〜Ａ４の個々に接続するバッテリーの保護回路装置の電圧検出用端子をＶ０〜Ｖ４とする。Ｖ０は最下段でＶｓｓ、Ｖ４は最上段でＶｄｄと呼ぶ。また、Ｖｄｄはバッテリーの正極端子１０８と、Ｖｓｓは負極端子１０９と同電位である。
【００２３】
Ｖ０〜Ｖ１、Ｖ１〜Ｖ２、Ｖ２〜Ｖ３、Ｖ３〜Ｖ４の端子間に、電圧検出用端子間ＥＳＤ保護素子１０２、基準電圧回路１０３及び電圧検出回路１０４をそれぞれ配置する。また、Ｖｄｄ〜Ｖｓｓ間にＶｄｄ〜Ｖｓｓ間ＥＳＤ保護素子１０１を配置する。降圧回路１０７はＶｄｄを基準にして新たな接地ラインＶｓｓ２をつくる。基準電圧をもとに各二次電池の電圧を電圧検出回路１０４で検出し、その結果をレベルシフト回路１０５に送り、レベルシフト回路は信号をＶｄｄ〜Ｖｓｓ２の電圧振幅に変換して、制御回路１０６に送る。制御回路１０６はＶｄｄ〜Ｖｓｓ２の電圧範囲で動作する。
【００２４】
基準電圧回路１０３の一例を図２に示す。このように定電流用デプレッション型Ｎチャネルトランジスタ１１１とＮチャネルトランジスタ１１２を縦列接続することで、接地端子を基準にした基準電圧を得ることができる。
【００２５】
この回路の電源端子は被検出二次電池の正極に、接地端子は被検出二次電池の負極につながる。図１に示すように基準電圧回路１０３は二次電池に合わせて直列接続されるので、二次電池Ａ１を検出するための基準電圧回路の電源端子は、１つ上段の二次電池Ａ２を検出するための基準電圧回路の接地端子と共通になる。このように下段の電源端子は１つ上段の接地端子と共通になる。
【００２６】
次に二次電池Ａ２の電圧検出回路の一例を図３に示す。ここでＡ２を選んだことには意味はなく、単に説明を分かり易くするためである。これはＶ１〜Ｖ２間に配置された抵抗Ｒ１、Ｒ２、Ｒ３によって分割された電圧と、前記の基準電圧とを比較して、Ｖ１〜Ｖ２間の電位差、つまり電池Ａ２の電圧がある値より大きいか小さいかによって出力が反転する回路で、一般に比較回路と呼ばれるものである。ここでは、これをその役割から電圧検出回路と呼ぶ。
【００２７】
この回路は電流を折り返すためのＰチャネルトランジスタ１１３、比較回路に流れる電流を制御するためにＩｂｉａｓをＧａｔｅ電位とするＮチャネルトランジスタ１１４、比較する２つの入力信号を受けるＮチャネルトランジスタ１１５とから成る。
【００２８】
この回路の電源端子は被検出二次電池Ａ２の正極つまりＶ２に、接地端子は被検出二次電池Ａ２の負極つまりＶ１につながる。図１に示すように電圧検出回路１０４は二次電池に合わせて直列接続されるので、二次電池Ａ２を検出するための電圧検出回路の電源端子は、１つ上段の二次電池Ａ３を検出するための電圧検出回路の接地端子と共通になる。このように下段の電源端子は１つ上段の接地端子と共通になる。
【００２９】
以上、ここではＶ１〜Ｖ２間の基準電圧回路及び電圧検出回路について述べたが、図２の回路は基準電圧を発生する回路の一例であり、図３の回路は基準電圧と比較して二次電池の電圧を検出する回路の一例であり、この回路に限定するものではない。
【００３０】
次に降圧回路について述べる。図１はＮ型Ｗａｆｅｒを用いて、Ｎウエルを共通電位とし、ＮウエルはＶｄｄ電位としている場合を描いている。この場合、降圧回路はＶｄｄを基準にして例えばＶｓｓ２＝Ｖｄｄ−３ＶのようなＶｓｓ２レベルを出力する。制御回路はこの降圧回路で狭くしたＶｓｓ２〜Ｖｄｄの電圧範囲で動作する。ここではＶｄｄを基準にしたが、Ｖｓｓを基準にとってもよい。
【００３１】
各電圧検出回路からの出力信号は、上記の回路構成のために、Ｖ０〜Ｖ１間からはＬｏ＝Ｖ０、Ｈｉ＝Ｖ１、Ｖ１〜Ｖ２間からはＬｏ＝Ｖ１、Ｈｉ＝Ｖ２のようにそれぞれ異なった振幅電圧になる。そこでレベルシフト回路でＶｓｓ２〜Ｖｄｄ間の振幅電圧を有する信号に整形した後に制御回路１０６に入力する。
【００３２】
上記の構成の場合、各電圧検出用端子間のＥＳＤ保護素子１０２、基準電圧回路１０３、電圧検出回路１０４、制御回路１０６は二次電池１個分の耐圧を有する素子で形成することが出来る。従来は二次電池４個直列の場合、二次電池４個分、つまり、４倍の耐圧を有する素子を必要としていた。従来技術の場合、直列に接続される二次電池の数が増えればそれだけ素子の必要耐圧が上昇する。それに較べて、本発明の場合、上記回路を構成する素子の必要耐圧は、二次電池をいくつ直列に接続しても二次電池１個分の電圧である。
【００３３】
よって、本発明に従えば、上記回路を構成する素子の耐圧を低く抑えることができるために、素子サイズを小さくすることができる。素子サイズが小さいということは、バッテリーの保護回路装置全体のサイズが小さいことと等価であるから、コスト低減につながる。つまり、前記課題を解決することができる。
【００３４】
ここで、バッテリーの電圧が変わらないのに、素子の必要耐圧を下げることが出来る理由について説明する。従来の回路構成の場合、半導体基板に設けられたウエルと各素子のドレイン間にかかる電圧が最大でバッテリーの電圧となっていた。本発明の場合、各端子間の回路を構成する素子のウエル電位を各端子間の電位にしているために、ウエルと各素子のドレイン間にかかる電圧は最大でも二次電池１個分となり、その代わりに、ウエルと基板間に電圧がかかることになる。この場合、１つのウエルの中に複数の素子を入れて、ウエル毎に電源電圧分の耐圧を確保すればよいことになるので、従来のように素子毎に電源電圧分の耐圧を確保する場合に較べて面積を縮小することができる。
【００３５】
リチウムイオン二次電池の場合、Ｎ型基板を用いる場合が多いので、この場合について図４に従って説明する。図４は二次電池Ａ２の電圧検出回路の従来例である。従来技術の場合、Ｐチャネルトランジスタを形成するＮウエルが基板と同極性であるためにＰチャネルトランジスタのＮウエルの電位をＶｄｄとすることが一般的である。そのために例えば、Ａ１の電池の電圧検出回路にかかる電圧は最大で電源電圧と等しくなり、素子の耐圧が電源電圧分だけ必要になる。
【００３６】
図４ではＮチャネルを形成するＰウエルの電位をＶｓｓにとった場合について描いているが、ＰウエルはＮ型基板から電気的に分離することが可能なので、図３のようにＶ１にしてもよい。Ｖ１にとる場合は、この電圧検出回路の２つの電源端子はＶｄｄに、接地端子はＶ１になり、電圧検出回路からの出力電圧がＶｄｄ〜Ｖ１の範囲になるのでレベルシフト回路が必要になる。一方、図４の場合、電圧検出回路の電源端子はＶｄｄに、接地端子はＶｓｓになり、電圧検出回路からの出力電圧がＶｄｄ〜Ｖｓｓの範囲になるのでレベルシフト回路は必要なくなる。
【００３７】
また、Ｐチャネルトランジスタを形成するＮウエルをＰ型埋め込み層、もしくは絶縁層等を用いて基板と分離することで、前記の回路構成を実現することも可能である。この場合、従来技術に較べてＮウエル〜Ｎ型基板を電気的に分離するための領域をとる必要が新たに生じるので、この点では面積増大につながるが、これ以上の面積縮小効果を得ることが出来る。
【００３８】
図３の抵抗Ｒ１〜３は、機能的には図３の通りでよいが、実際にはプロセス変動によって素子特性がばらつくために、図５のようなトリミング回路を含む構成となる。これは抵抗１１７とこれに並列に配置されたヒューズ１１６とで構成されたものである。素子特性がばらつくと基準電圧がばらついたり、比較回路の２入力の間にオフセット電圧が生じたりする。トリミング回路は、このようなバラツキがあっても、ヒューズ１１６を切ったり、切らなかったりすることで抵抗Ｒ１〜３による電圧の分割比を調整することで、バッテリーの保護回路装置の過充電電圧、過放電電圧を一定に保つ機能を有する。
【００３９】
一般に低耐圧の素子は高耐圧の素子に較べて、プロセス変動に伴う素子特性のバラツキが小さい傾向にある。素子特性のバラツキが小さければ小さいほど、対応しなければならない抵抗の分割比の範囲は狭くなるので、必要な抵抗とヒューズは少なくて済むようになる。よって本発明によって、トリミング回路も小さくすることが可能である。
【００４０】
ここで述べたトリミング回路は抵抗とヒューズによるものであるが、これに限定するものではない。トリミング回路にはヒューズの代わりに記憶素子を用いるものなどいろいろな方式があるが、どれも対応しなければならない抵抗の分割比が狭くなればトリミング回路を小さくすることができるので同様の効果が得られる。
【００４１】
また、素子特性のバラツキが小さくなることで、上記のトリミング回路のみならず、様々の補正回路が不要になったり、電圧検出精度が上昇したりする等の効果も得られる。
【００４２】
次にＥＳＤ保護素子について述べる。図１に示すように、Ｖｄｄ〜Ｖｓｓ間にＶｄｄ〜Ｖｓｓ間ＥＳＤ保護素子１０１が入る。また、Ｖ０〜Ｖ４それぞれの間に電圧検出用端子間ＥＳＤ保護素子１０２が入る。これらのＥＳＤ保護素子には一般にダイオードやノーマリーオフのＮ型トランジスタが用いられる。
【００４３】
Ｖｄｄ〜Ｖｓｓ間ＥＳＤ保護素子１０１の耐圧はバッテリー全体の電圧以上でなければならないが、電圧検出用端子間ＥＳＤ保護素子１０２の耐圧は二次電池１個分以上であればよい。また、内部回路を守らなければならないので、内部回路より早くブレークダウンする必要がある。ここで述べている保護素子の耐圧とはダイオードで保護素子を形成している場合、その逆方向ブレークダウン耐圧のことである。
【００４４】
例えば、二次電池１個の電圧を４Ｖとすると、基準電圧回路、電圧検出回路を構成する素子の耐圧は４Ｖ以上なければいけないので、素子の耐圧を６Ｖとした場合、電圧検出用端子間ＥＳＤ保護素子の耐圧は４Ｖと６Ｖの間になければならない。
【００４５】
従来技術の場合、前記のように定電圧回路、電圧検出回路の２つの電源ラインが被検出二次電池の両端に接続されておらず、一方もしくは両方がＶｄｄもしくはＶｓｓに接続されていたために、内部回路を守るためには、ＥＳＤ保護素子を電圧検出用の各端子〜Ｖｄｄと各端子〜Ｖｓｓの間に配置する必要があった。あるいは、各端子とＶｄｄもしくはＶｓｓの一方との間、およびＶｄｄ〜Ｖｓｓの間に配置する必要があった。この場合、ＥＳＤ保護素子の耐圧は、その間にある二次電池の電圧以上必要である。よって、本発明によってＥＳＤ保護素子の耐圧を低く抑えることが出来るので、ＥＳＤ保護素子のサイズを小さくすることが出来る。
【００４６】
バッテリーの保護回路装置は、一般に前記の回路の他に充電や放電をＯＮ／ＯＦＦしたり、過電流を検出したりするための回路や入出力端子を有する。また、これら以外にも様々な機能を実現するための回路を有するものが存在するが、本発明はこれらについて何らの特徴を持たないので説明を省略する。また、図１では二次電池を４つ直列につないでいるが、この個数には意味がない。いくつ直列につないだ場合でも本発明を適用することが可能である。
【実施例１】
【００４７】
二次電池を複数個直列につないだバッテリーの保護回路装置において、各二次電池それぞれの電圧を検出するための基準電圧を発生する基準電圧回路を図１に示すように、直列につながれた各二次電池間にそれぞれ配置する。
【００４８】
これら基準電圧回路の一例を図２に従って説明する。図２は電池Ａ２の電圧を検出するための基準電圧回路である。他の電池を検出するための基準電圧回路も同様であるので、ここでＡ２には特に意味はなく、単なる一例である。図２のように定電流用デプレッション型Ｎチャネルトランジスタ１１１とＮチャネルトランジスタ１１２を縦列接続することで、Ｖ１を基準にした基準電圧を得ることができる。
【００４９】
この回路の２つの電源ラインの高電圧側を被検出二次電池Ａ２の正極であるＶ２に、低電圧側を被検出二次電池Ａ２の負極であるＶ１に接続する。ここで回路の電源ラインと呼んでいるものは、以上の構成を採用することで、基準電圧回路を二次電池１個分の耐圧を有する素子で形成することが可能になる。このように基準電圧回路を構成する素子の必要耐圧を従来技術に較べて低く抑えることが出来るので、面積を小さくすることが出来る。
【００５０】
本発明は基準電圧回路の２つの電源ラインを被検出二次電池の両端に接続することが重要で、基準電圧回路の方式は図２以外にも色々あるが、その方式には意味がない。よって、本発明は図２の基準電圧回路に限定するものではない。また、図１では電池４個直列について描いているが、この個数にも意味がない。二次電池をいくつ直列につないだ場合でも、前記基準電圧回路を構成する素子に必要な耐圧は二次電池１個分である。
【実施例２】
【００５１】
二次電池を複数個直列につないだバッテリーの保護回路装置において、各二次電池それぞれの電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する電圧検出回路を図１に示すように、直列につながれた各二次電池間にそれぞれ配置する。
【００５２】
これら電圧検出回路の一例を図３に従って説明する。図３は電池Ａ２の電圧を検出するための電圧検出回路である。他の電池を検出するための電圧検出回路も同様であるので、ここでＡ２には特に意味はなく、単なる一例である。
【００５３】
図３の電圧検出回路は、Ｖ１〜Ｖ２間に配置された抵抗Ｒ１、Ｒ２、Ｒ３によって分割された電圧と、前記の基準電圧とを比較して、Ｖ１〜Ｖ２間の電位差、つまり電池Ａ２の電圧がある値より大きいか小さいかによって出力が反転する回路である。これは、一般に比較回路と呼ばれるものと同じであるが、ここでは、これをその役割から電圧検出回路と呼ぶ。この回路は電流を折り返すためのＰチャネルトランジスタ１１３、比較回路に流れる電流を制御するためにＩｂｉａｓをＧａｔｅ電位とするＮチャネルトランジスタ１１４、比較する２つの入力信号を受けるＮチャネルトランジスタ１１５とから成る。この回路の２つの電源ラインの高電圧側を被検出二次電池Ａ２の正極であるＶ２に、低電圧側を被検出二次電池Ａ２の負極であるＶ１に接続する。
【００５４】
比較回路は図３のように２つ搭載され、比較する電圧もＲ１〜３で分割された異なる電圧である。これは過充電検知用の検出電圧と、過放電検出用の検出電圧が異なるためである。
【００５５】
以上の構成を採用することで、電圧検出回路を二次電池１個分の耐圧を有する素子で形成することが可能になる。このように電圧検出回路を構成する素子の必要耐圧を従来技術に較べて低く抑えることが出来るので、面積を小さくすることが出来る。
【００５６】
本発明は電圧検出回路の２つの電源ラインを被検出二次電池の両端に接続することが重要で、電圧検出回路の方式は図３以外にも色々あるが、その方式には意味がない。よって、本発明は図３の電圧検出回路に限定するものではない。また、図１では電池４個直列について描いているが、この個数にも意味がない。二次電池をいくつ直列につないだ場合でも、前記電圧検出回路を構成する素子に必要な耐圧は二次電池１個分である。
【実施例３】
【００５７】
二次電池を複数個直列につないだバッテリーの保護回路装置において、図１のように各二次電池が接続される電圧検出用の端子それぞれの間、及び直列接続された二次電池の最も高い電位Ｖｄｄと最も低い電位Ｖｓｓとの間とにＥＳＤ保護素子を配置する。
【００５８】
前者の各端子間ＥＳＤ保護素子１０２の耐圧は、二次電池一つ分の電圧以上であればよく、後者のＶｄｄ〜Ｖｓｓ間ＥＳＤ保護素子１０１の耐圧はバッテリー全体の電圧より高くする必要がある。また、内部回路を守らなければならないので、内部回路より早くブレークダウンする必要がある。これらのＥＳＤ保護素子には一般にダイオードやノーマリーオフのＮ型トランジスタが用いられる。ここで述べている保護素子の耐圧とはダイオードで保護素子を形成している場合、その逆方向ブレークダウン耐圧のことである。
【００５９】
従来技術の場合、前記のように定電圧回路、電圧検出回路の２つの電源ラインが被検出二次電池の両端に接続されておらず、一方もしくは両方がＶｄｄもしくはＶｓｓに接続されていたために、この回路をＥＳＤから守るためには、ＥＳＤ保護素子を電圧検出用の各端子〜Ｖｄｄと各端子〜Ｖｓｓの間に配置する必要があった。あるいは、各端子とＶｄｄもしくはＶｓｓの一方との間、およびＶｄｄ〜Ｖｓｓの間に配置する必要があった。この場合、ＥＳＤ保護素子の耐圧は、その間にある二次電池の電圧以上必要である。よって、本発明によってＥＳＤ保護素子の耐圧を従来技術より低く抑えることが出来るので、素子サイズを小さくすることが出来る。
【００６０】
ここでは、本発明に関わる端子のＥＳＤ保護素子について述べた。実際のバッテリーの保護回路装置には、他にも端子を有するので、上記以外のＥＳＤ保護素子も有するが、本発明には関係がないので説明を省略した。
【実施例４】
【００６１】
これまでの例では被検出二次電池１つの両端に各回路の電源端子と接地端子を接続していたが、この方式の場合、少なくとも直列につないだ二次電池の個数だけ分離されたウエルが必要になる。二次電池の電圧と個数によっては被検出二次電池を含むいくつかの電池をまとめて、その両端に各回路の電源端子と接地端子を接続した方が、面積の面で有利な場合があり得る。この場合、回路を構成する素子の必要耐圧はまとめた被検出二次電池の個数分の電圧となるので、１個の場合より高くなるが、前記のように電位の異なるウエルの個数が減少するので、全体として面積を縮小できる場合がある。
【符号の説明】
【００６２】
１０１ Ｖｄｄ〜Ｖｓｓ間ＥＳＤ保護素子
１０２ 電圧検出用端子間ＥＳＤ保護素子
１０３ 基準電圧回路
１０４ 電圧検出回路
１０５ レベルシフト回路
１０６ 制御回路
１０７ 降圧回路
１０８ バッテリーの正極端子
１０９ バッテリーの負極端子
１１１ デプレッション型Ｎチャネルトランジスタ
１１２ Ｎチャネルトランジスタ
１１３ Ｐチャネルトランジスタ
１１４ Ｎチャネルトランジスタ
１１５ Ｎチャネルトランジスタ
１１６ ヒューズ
１１７ 抵抗
Ａ１、Ａ２、Ａ３、Ａ４ 二次電池
Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４ 電圧検出用端子
Ｒ１、Ｒ２、Ｒ３ 抵抗
【技術分野】
【０００１】
本発明はバッテリーの過充電及び過放電を防止するためのバッテリーの保護回路装置に関する。
【背景技術】
【０００２】
リチウムイオン二次電池のような二次電池は過放電状態、過充電状態になることを防ぐためのバッテリーの保護回路装置を必要としている。複数の二次電池を直列につないだバッテリーにおいては、全体の電圧の検出のみでは、二次電池１つ１つの特性のバラツキのために、ある二次電池が過充電状態、過放電状態になる危険があるために、二次電池１つ１つの電圧を検出し、バッテリーを構成する二次電池のただ１つでも過放電状態、過充電状態にならないようにはかられている。（例えば、特許文献１を参照。）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許３２９１５３０号公報（図３）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
リチウムイオン二次電池のような二次電池を複数個直列につないだバッテリーは、二次電池の個数だけ電圧が高くなる。そのためにバッテリーの保護回路装置を構成する素子は、その電圧が印加されても壊れないように耐圧を高くする必要がある。半導体素子は、耐圧を高くすると一般に素子、素子分離領域のサイズが大きくなる。
【０００５】
よって、二次電池を複数個直列につないだバッテリーの保護回路装置は二次電池の個数が増えることによる回路の増大だけではなく、その回路を構成する半導体素子１つ１つのサイズが大きくなるために、保護回路装置全体のサイズが大きくなる。
【０００６】
複数の二次電池を直列につないだバッテリーの保護回路についての特許はこれまでにも多数出願されているが、その回路を構成する半導体素子の耐圧について明確に述べたものはほとんどない。例えば、特許文献１の図３に示されるような回路においては、ウエルの電位をどこにとり、その素子の耐圧はどの程度であるかを示す記述はない。図面から推定されることは、Ｇ２、Ｇ３のノアゲートが同じであることから、ＣＯＭＰ１〜４の比較回路は保護回路全体のグランドと電源との間に設けられている。つまり、直列につながれた全体の電圧が印加される可能性があり、素子の耐圧は直列につながれた全体の電圧分だけ必要になる。この例の場合、前記のように二次電池１個の場合に較べて、耐圧が２倍必要になるので、その耐圧を満たすために素子サイズは大きくなる。
【０００７】
この例では二次電池２個なので２倍で済むが、１０個直列につないだ場合は１０倍の耐圧が必要になる。つまり、直列につなぐ二次電池の個数が増大すればするほど、必要な耐圧は増大し、素子サイズはより大きくなる。よって、バッテリーの保護回路装置はより大きくなる。
【０００８】
また、半導体素子は一般に製造時のプロセスバラツキのために、その特性がばらつく。このために、通常トリミング回路が組み込まれている。このバラツキは一般に耐圧が高くなるほど大きくなるので、耐圧が高いほどトリミングしなければいけない範囲が広がり、トリミング回路が増大し、バッテリーの保護回路装置の面積が大きくなる。
【０００９】
また、素子特性のバラツキが大きいと温度が変化した時の検出電圧がより大きくずれる。これは検出電圧の精度の低下につながる。このように素子特性のバラツキが大きいといろいろな特性の精度が低下する。これらを補正するための回路を組み込むと保護回路装置の面積が大きくなる。
【００１０】
以上のように、複数の二次電池を直列につないだバッテリーの保護回路装置の面積は大きくなる。半導体装置において、面積の増大はコスト増大に直結する。よって、バッテリーの保護回路装置を安価に提供できないという課題があった。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明のバッテリーの保護回路装置では次の手段を採用する。
【００１２】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、各二次電池の電圧を検出するための基準電圧を発生する各基準電圧回路の電源端子が各被検出二次電池の正極に、接地端子が各被検出二次電池の負極に接続され、前記基準電圧回路を構成する素子の耐圧が、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低いことを特徴とする。
【００１３】
バッテリーの保護回路装置において、各二次電池の電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する各電圧検出回路の電源端子が各被検出二次電池の正極に、接地端子が各被検出二次電池の負極に接続され、前記電圧検出回路を構成する素子の耐圧が、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低いことを特徴とする。
【００１４】
バッテリーの保護回路装置において、各二次電池の電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する電圧検出回路からの出力をレベルシフト回路に入力し、レベルシフト回路からの出力を、電源電圧を降圧、あるいはグランドレベルを昇圧することで動作電圧帯を狭くした制御回路に入力する回路構成において、前記基準電圧回路、電圧検出回路の電源端子が各被検出二次電池の正極に、接地端子が各被検出二次電池の負極に接続され、前記基準電圧回路、電圧検出回路を構成する素子の耐圧が、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低いことを特徴とする。
【００１５】
バッテリーの保護回路装置において、少なくとも各二次電池が接続される電圧検出用端子それぞれの間、及び直列接続された二次電池の最も高い電位の端子と最も低い電位の端子との間とにＥＳＤ保護素子を有し、前者の各電圧検出用端子間のＥＳＤ保護素子の耐圧は、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低く、後者のＥＳＤ保護素子の耐圧はバッテリー全体の電圧より高いことを特徴とする。
【００１６】
バッテリーの保護回路装置において、基準電圧回路、電圧検出回路の電源端子、接地端子が被検出二次電池を含む複数の直列に接続された二次電池の両端に接続され、前記回路を構成する素子の耐圧が、バッテリー全体の電圧より低いことを特徴とする。
【発明の効果】
【００１７】
本発明に従うと、二次電池を直列にいくつ接続したバッテリーの保護回路においても、基準電圧回路、電圧検出回路、制御回路を構成する素子の必要耐圧を二次電池１個分の電圧にすることができる。また、二次電池を直列にいくつ接続したバッテリーの保護回路においても、二次電池の電圧を検出するための端子につながるＥＳＤ保護素子の必要耐圧を二次電池１個分の電圧にすることができる。このように二次電池の個数が増大しても必要な耐圧が増大しないため、上記の素子のサイズを従来技術に較べて小さくすることができる。
【００１８】
また、素子の耐圧が低くなると、耐圧が高い場合に較べて、素子のバラツキを小さくすることができる。これはトリミング回路の縮小につながる。
【００１９】
また、素子のバラツキが小さくなると、温度変化による検出電圧のずれも小さくなる等の精度向上効果も得られるので、これらの補正用の回路が不要になる。
【００２０】
以上のように、本発明に従えば、二次電池を直列にいくつ接続したバッテリーの保護回路においても、上記回路を構成する素子の耐圧を二次電池１個の時と同じにすることが出来るため、従来技術に較べて、バッテリーの保護回路装置を小さくすることができる。つまり、前記課題を解決できる。
【図面の簡単な説明】
【００２１】
【図１】二次電池を４つ直列に接続したバッテリーにおいて、本発明を実施するための最良の形態を表すバッテリーの保護回路装置を示す図である。
【図２】基準電圧回路を示す図である。
【図３】二次電池Ａ２の電圧検出回路を示す図である。
【図４】二次電池Ａ２の電圧検出回路の従来例を示す図である。
【図５】トリミング回路を示す図である。
【発明を実施するための形態】
【００２２】
図１に従って二次電池を４個直列接続したバッテリーの保護回路装置の場合について説明する。二次電池Ａ１〜Ａ４の個々に接続するバッテリーの保護回路装置の電圧検出用端子をＶ０〜Ｖ４とする。Ｖ０は最下段でＶｓｓ、Ｖ４は最上段でＶｄｄと呼ぶ。また、Ｖｄｄはバッテリーの正極端子１０８と、Ｖｓｓは負極端子１０９と同電位である。
【００２３】
Ｖ０〜Ｖ１、Ｖ１〜Ｖ２、Ｖ２〜Ｖ３、Ｖ３〜Ｖ４の端子間に、電圧検出用端子間ＥＳＤ保護素子１０２、基準電圧回路１０３及び電圧検出回路１０４をそれぞれ配置する。また、Ｖｄｄ〜Ｖｓｓ間にＶｄｄ〜Ｖｓｓ間ＥＳＤ保護素子１０１を配置する。降圧回路１０７はＶｄｄを基準にして新たな接地ラインＶｓｓ２をつくる。基準電圧をもとに各二次電池の電圧を電圧検出回路１０４で検出し、その結果をレベルシフト回路１０５に送り、レベルシフト回路は信号をＶｄｄ〜Ｖｓｓ２の電圧振幅に変換して、制御回路１０６に送る。制御回路１０６はＶｄｄ〜Ｖｓｓ２の電圧範囲で動作する。
【００２４】
基準電圧回路１０３の一例を図２に示す。このように定電流用デプレッション型Ｎチャネルトランジスタ１１１とＮチャネルトランジスタ１１２を縦列接続することで、接地端子を基準にした基準電圧を得ることができる。
【００２５】
この回路の電源端子は被検出二次電池の正極に、接地端子は被検出二次電池の負極につながる。図１に示すように基準電圧回路１０３は二次電池に合わせて直列接続されるので、二次電池Ａ１を検出するための基準電圧回路の電源端子は、１つ上段の二次電池Ａ２を検出するための基準電圧回路の接地端子と共通になる。このように下段の電源端子は１つ上段の接地端子と共通になる。
【００２６】
次に二次電池Ａ２の電圧検出回路の一例を図３に示す。ここでＡ２を選んだことには意味はなく、単に説明を分かり易くするためである。これはＶ１〜Ｖ２間に配置された抵抗Ｒ１、Ｒ２、Ｒ３によって分割された電圧と、前記の基準電圧とを比較して、Ｖ１〜Ｖ２間の電位差、つまり電池Ａ２の電圧がある値より大きいか小さいかによって出力が反転する回路で、一般に比較回路と呼ばれるものである。ここでは、これをその役割から電圧検出回路と呼ぶ。
【００２７】
この回路は電流を折り返すためのＰチャネルトランジスタ１１３、比較回路に流れる電流を制御するためにＩｂｉａｓをＧａｔｅ電位とするＮチャネルトランジスタ１１４、比較する２つの入力信号を受けるＮチャネルトランジスタ１１５とから成る。
【００２８】
この回路の電源端子は被検出二次電池Ａ２の正極つまりＶ２に、接地端子は被検出二次電池Ａ２の負極つまりＶ１につながる。図１に示すように電圧検出回路１０４は二次電池に合わせて直列接続されるので、二次電池Ａ２を検出するための電圧検出回路の電源端子は、１つ上段の二次電池Ａ３を検出するための電圧検出回路の接地端子と共通になる。このように下段の電源端子は１つ上段の接地端子と共通になる。
【００２９】
以上、ここではＶ１〜Ｖ２間の基準電圧回路及び電圧検出回路について述べたが、図２の回路は基準電圧を発生する回路の一例であり、図３の回路は基準電圧と比較して二次電池の電圧を検出する回路の一例であり、この回路に限定するものではない。
【００３０】
次に降圧回路について述べる。図１はＮ型Ｗａｆｅｒを用いて、Ｎウエルを共通電位とし、ＮウエルはＶｄｄ電位としている場合を描いている。この場合、降圧回路はＶｄｄを基準にして例えばＶｓｓ２＝Ｖｄｄ−３ＶのようなＶｓｓ２レベルを出力する。制御回路はこの降圧回路で狭くしたＶｓｓ２〜Ｖｄｄの電圧範囲で動作する。ここではＶｄｄを基準にしたが、Ｖｓｓを基準にとってもよい。
【００３１】
各電圧検出回路からの出力信号は、上記の回路構成のために、Ｖ０〜Ｖ１間からはＬｏ＝Ｖ０、Ｈｉ＝Ｖ１、Ｖ１〜Ｖ２間からはＬｏ＝Ｖ１、Ｈｉ＝Ｖ２のようにそれぞれ異なった振幅電圧になる。そこでレベルシフト回路でＶｓｓ２〜Ｖｄｄ間の振幅電圧を有する信号に整形した後に制御回路１０６に入力する。
【００３２】
上記の構成の場合、各電圧検出用端子間のＥＳＤ保護素子１０２、基準電圧回路１０３、電圧検出回路１０４、制御回路１０６は二次電池１個分の耐圧を有する素子で形成することが出来る。従来は二次電池４個直列の場合、二次電池４個分、つまり、４倍の耐圧を有する素子を必要としていた。従来技術の場合、直列に接続される二次電池の数が増えればそれだけ素子の必要耐圧が上昇する。それに較べて、本発明の場合、上記回路を構成する素子の必要耐圧は、二次電池をいくつ直列に接続しても二次電池１個分の電圧である。
【００３３】
よって、本発明に従えば、上記回路を構成する素子の耐圧を低く抑えることができるために、素子サイズを小さくすることができる。素子サイズが小さいということは、バッテリーの保護回路装置全体のサイズが小さいことと等価であるから、コスト低減につながる。つまり、前記課題を解決することができる。
【００３４】
ここで、バッテリーの電圧が変わらないのに、素子の必要耐圧を下げることが出来る理由について説明する。従来の回路構成の場合、半導体基板に設けられたウエルと各素子のドレイン間にかかる電圧が最大でバッテリーの電圧となっていた。本発明の場合、各端子間の回路を構成する素子のウエル電位を各端子間の電位にしているために、ウエルと各素子のドレイン間にかかる電圧は最大でも二次電池１個分となり、その代わりに、ウエルと基板間に電圧がかかることになる。この場合、１つのウエルの中に複数の素子を入れて、ウエル毎に電源電圧分の耐圧を確保すればよいことになるので、従来のように素子毎に電源電圧分の耐圧を確保する場合に較べて面積を縮小することができる。
【００３５】
リチウムイオン二次電池の場合、Ｎ型基板を用いる場合が多いので、この場合について図４に従って説明する。図４は二次電池Ａ２の電圧検出回路の従来例である。従来技術の場合、Ｐチャネルトランジスタを形成するＮウエルが基板と同極性であるためにＰチャネルトランジスタのＮウエルの電位をＶｄｄとすることが一般的である。そのために例えば、Ａ１の電池の電圧検出回路にかかる電圧は最大で電源電圧と等しくなり、素子の耐圧が電源電圧分だけ必要になる。
【００３６】
図４ではＮチャネルを形成するＰウエルの電位をＶｓｓにとった場合について描いているが、ＰウエルはＮ型基板から電気的に分離することが可能なので、図３のようにＶ１にしてもよい。Ｖ１にとる場合は、この電圧検出回路の２つの電源端子はＶｄｄに、接地端子はＶ１になり、電圧検出回路からの出力電圧がＶｄｄ〜Ｖ１の範囲になるのでレベルシフト回路が必要になる。一方、図４の場合、電圧検出回路の電源端子はＶｄｄに、接地端子はＶｓｓになり、電圧検出回路からの出力電圧がＶｄｄ〜Ｖｓｓの範囲になるのでレベルシフト回路は必要なくなる。
【００３７】
また、Ｐチャネルトランジスタを形成するＮウエルをＰ型埋め込み層、もしくは絶縁層等を用いて基板と分離することで、前記の回路構成を実現することも可能である。この場合、従来技術に較べてＮウエル〜Ｎ型基板を電気的に分離するための領域をとる必要が新たに生じるので、この点では面積増大につながるが、これ以上の面積縮小効果を得ることが出来る。
【００３８】
図３の抵抗Ｒ１〜３は、機能的には図３の通りでよいが、実際にはプロセス変動によって素子特性がばらつくために、図５のようなトリミング回路を含む構成となる。これは抵抗１１７とこれに並列に配置されたヒューズ１１６とで構成されたものである。素子特性がばらつくと基準電圧がばらついたり、比較回路の２入力の間にオフセット電圧が生じたりする。トリミング回路は、このようなバラツキがあっても、ヒューズ１１６を切ったり、切らなかったりすることで抵抗Ｒ１〜３による電圧の分割比を調整することで、バッテリーの保護回路装置の過充電電圧、過放電電圧を一定に保つ機能を有する。
【００３９】
一般に低耐圧の素子は高耐圧の素子に較べて、プロセス変動に伴う素子特性のバラツキが小さい傾向にある。素子特性のバラツキが小さければ小さいほど、対応しなければならない抵抗の分割比の範囲は狭くなるので、必要な抵抗とヒューズは少なくて済むようになる。よって本発明によって、トリミング回路も小さくすることが可能である。
【００４０】
ここで述べたトリミング回路は抵抗とヒューズによるものであるが、これに限定するものではない。トリミング回路にはヒューズの代わりに記憶素子を用いるものなどいろいろな方式があるが、どれも対応しなければならない抵抗の分割比が狭くなればトリミング回路を小さくすることができるので同様の効果が得られる。
【００４１】
また、素子特性のバラツキが小さくなることで、上記のトリミング回路のみならず、様々の補正回路が不要になったり、電圧検出精度が上昇したりする等の効果も得られる。
【００４２】
次にＥＳＤ保護素子について述べる。図１に示すように、Ｖｄｄ〜Ｖｓｓ間にＶｄｄ〜Ｖｓｓ間ＥＳＤ保護素子１０１が入る。また、Ｖ０〜Ｖ４それぞれの間に電圧検出用端子間ＥＳＤ保護素子１０２が入る。これらのＥＳＤ保護素子には一般にダイオードやノーマリーオフのＮ型トランジスタが用いられる。
【００４３】
Ｖｄｄ〜Ｖｓｓ間ＥＳＤ保護素子１０１の耐圧はバッテリー全体の電圧以上でなければならないが、電圧検出用端子間ＥＳＤ保護素子１０２の耐圧は二次電池１個分以上であればよい。また、内部回路を守らなければならないので、内部回路より早くブレークダウンする必要がある。ここで述べている保護素子の耐圧とはダイオードで保護素子を形成している場合、その逆方向ブレークダウン耐圧のことである。
【００４４】
例えば、二次電池１個の電圧を４Ｖとすると、基準電圧回路、電圧検出回路を構成する素子の耐圧は４Ｖ以上なければいけないので、素子の耐圧を６Ｖとした場合、電圧検出用端子間ＥＳＤ保護素子の耐圧は４Ｖと６Ｖの間になければならない。
【００４５】
従来技術の場合、前記のように定電圧回路、電圧検出回路の２つの電源ラインが被検出二次電池の両端に接続されておらず、一方もしくは両方がＶｄｄもしくはＶｓｓに接続されていたために、内部回路を守るためには、ＥＳＤ保護素子を電圧検出用の各端子〜Ｖｄｄと各端子〜Ｖｓｓの間に配置する必要があった。あるいは、各端子とＶｄｄもしくはＶｓｓの一方との間、およびＶｄｄ〜Ｖｓｓの間に配置する必要があった。この場合、ＥＳＤ保護素子の耐圧は、その間にある二次電池の電圧以上必要である。よって、本発明によってＥＳＤ保護素子の耐圧を低く抑えることが出来るので、ＥＳＤ保護素子のサイズを小さくすることが出来る。
【００４６】
バッテリーの保護回路装置は、一般に前記の回路の他に充電や放電をＯＮ／ＯＦＦしたり、過電流を検出したりするための回路や入出力端子を有する。また、これら以外にも様々な機能を実現するための回路を有するものが存在するが、本発明はこれらについて何らの特徴を持たないので説明を省略する。また、図１では二次電池を４つ直列につないでいるが、この個数には意味がない。いくつ直列につないだ場合でも本発明を適用することが可能である。
【実施例１】
【００４７】
二次電池を複数個直列につないだバッテリーの保護回路装置において、各二次電池それぞれの電圧を検出するための基準電圧を発生する基準電圧回路を図１に示すように、直列につながれた各二次電池間にそれぞれ配置する。
【００４８】
これら基準電圧回路の一例を図２に従って説明する。図２は電池Ａ２の電圧を検出するための基準電圧回路である。他の電池を検出するための基準電圧回路も同様であるので、ここでＡ２には特に意味はなく、単なる一例である。図２のように定電流用デプレッション型Ｎチャネルトランジスタ１１１とＮチャネルトランジスタ１１２を縦列接続することで、Ｖ１を基準にした基準電圧を得ることができる。
【００４９】
この回路の２つの電源ラインの高電圧側を被検出二次電池Ａ２の正極であるＶ２に、低電圧側を被検出二次電池Ａ２の負極であるＶ１に接続する。ここで回路の電源ラインと呼んでいるものは、以上の構成を採用することで、基準電圧回路を二次電池１個分の耐圧を有する素子で形成することが可能になる。このように基準電圧回路を構成する素子の必要耐圧を従来技術に較べて低く抑えることが出来るので、面積を小さくすることが出来る。
【００５０】
本発明は基準電圧回路の２つの電源ラインを被検出二次電池の両端に接続することが重要で、基準電圧回路の方式は図２以外にも色々あるが、その方式には意味がない。よって、本発明は図２の基準電圧回路に限定するものではない。また、図１では電池４個直列について描いているが、この個数にも意味がない。二次電池をいくつ直列につないだ場合でも、前記基準電圧回路を構成する素子に必要な耐圧は二次電池１個分である。
【実施例２】
【００５１】
二次電池を複数個直列につないだバッテリーの保護回路装置において、各二次電池それぞれの電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する電圧検出回路を図１に示すように、直列につながれた各二次電池間にそれぞれ配置する。
【００５２】
これら電圧検出回路の一例を図３に従って説明する。図３は電池Ａ２の電圧を検出するための電圧検出回路である。他の電池を検出するための電圧検出回路も同様であるので、ここでＡ２には特に意味はなく、単なる一例である。
【００５３】
図３の電圧検出回路は、Ｖ１〜Ｖ２間に配置された抵抗Ｒ１、Ｒ２、Ｒ３によって分割された電圧と、前記の基準電圧とを比較して、Ｖ１〜Ｖ２間の電位差、つまり電池Ａ２の電圧がある値より大きいか小さいかによって出力が反転する回路である。これは、一般に比較回路と呼ばれるものと同じであるが、ここでは、これをその役割から電圧検出回路と呼ぶ。この回路は電流を折り返すためのＰチャネルトランジスタ１１３、比較回路に流れる電流を制御するためにＩｂｉａｓをＧａｔｅ電位とするＮチャネルトランジスタ１１４、比較する２つの入力信号を受けるＮチャネルトランジスタ１１５とから成る。この回路の２つの電源ラインの高電圧側を被検出二次電池Ａ２の正極であるＶ２に、低電圧側を被検出二次電池Ａ２の負極であるＶ１に接続する。
【００５４】
比較回路は図３のように２つ搭載され、比較する電圧もＲ１〜３で分割された異なる電圧である。これは過充電検知用の検出電圧と、過放電検出用の検出電圧が異なるためである。
【００５５】
以上の構成を採用することで、電圧検出回路を二次電池１個分の耐圧を有する素子で形成することが可能になる。このように電圧検出回路を構成する素子の必要耐圧を従来技術に較べて低く抑えることが出来るので、面積を小さくすることが出来る。
【００５６】
本発明は電圧検出回路の２つの電源ラインを被検出二次電池の両端に接続することが重要で、電圧検出回路の方式は図３以外にも色々あるが、その方式には意味がない。よって、本発明は図３の電圧検出回路に限定するものではない。また、図１では電池４個直列について描いているが、この個数にも意味がない。二次電池をいくつ直列につないだ場合でも、前記電圧検出回路を構成する素子に必要な耐圧は二次電池１個分である。
【実施例３】
【００５７】
二次電池を複数個直列につないだバッテリーの保護回路装置において、図１のように各二次電池が接続される電圧検出用の端子それぞれの間、及び直列接続された二次電池の最も高い電位Ｖｄｄと最も低い電位Ｖｓｓとの間とにＥＳＤ保護素子を配置する。
【００５８】
前者の各端子間ＥＳＤ保護素子１０２の耐圧は、二次電池一つ分の電圧以上であればよく、後者のＶｄｄ〜Ｖｓｓ間ＥＳＤ保護素子１０１の耐圧はバッテリー全体の電圧より高くする必要がある。また、内部回路を守らなければならないので、内部回路より早くブレークダウンする必要がある。これらのＥＳＤ保護素子には一般にダイオードやノーマリーオフのＮ型トランジスタが用いられる。ここで述べている保護素子の耐圧とはダイオードで保護素子を形成している場合、その逆方向ブレークダウン耐圧のことである。
【００５９】
従来技術の場合、前記のように定電圧回路、電圧検出回路の２つの電源ラインが被検出二次電池の両端に接続されておらず、一方もしくは両方がＶｄｄもしくはＶｓｓに接続されていたために、この回路をＥＳＤから守るためには、ＥＳＤ保護素子を電圧検出用の各端子〜Ｖｄｄと各端子〜Ｖｓｓの間に配置する必要があった。あるいは、各端子とＶｄｄもしくはＶｓｓの一方との間、およびＶｄｄ〜Ｖｓｓの間に配置する必要があった。この場合、ＥＳＤ保護素子の耐圧は、その間にある二次電池の電圧以上必要である。よって、本発明によってＥＳＤ保護素子の耐圧を従来技術より低く抑えることが出来るので、素子サイズを小さくすることが出来る。
【００６０】
ここでは、本発明に関わる端子のＥＳＤ保護素子について述べた。実際のバッテリーの保護回路装置には、他にも端子を有するので、上記以外のＥＳＤ保護素子も有するが、本発明には関係がないので説明を省略した。
【実施例４】
【００６１】
これまでの例では被検出二次電池１つの両端に各回路の電源端子と接地端子を接続していたが、この方式の場合、少なくとも直列につないだ二次電池の個数だけ分離されたウエルが必要になる。二次電池の電圧と個数によっては被検出二次電池を含むいくつかの電池をまとめて、その両端に各回路の電源端子と接地端子を接続した方が、面積の面で有利な場合があり得る。この場合、回路を構成する素子の必要耐圧はまとめた被検出二次電池の個数分の電圧となるので、１個の場合より高くなるが、前記のように電位の異なるウエルの個数が減少するので、全体として面積を縮小できる場合がある。
【符号の説明】
【００６２】
１０１ Ｖｄｄ〜Ｖｓｓ間ＥＳＤ保護素子
１０２ 電圧検出用端子間ＥＳＤ保護素子
１０３ 基準電圧回路
１０４ 電圧検出回路
１０５ レベルシフト回路
１０６ 制御回路
１０７ 降圧回路
１０８ バッテリーの正極端子
１０９ バッテリーの負極端子
１１１ デプレッション型Ｎチャネルトランジスタ
１１２ Ｎチャネルトランジスタ
１１３ Ｐチャネルトランジスタ
１１４ Ｎチャネルトランジスタ
１１５ Ｎチャネルトランジスタ
１１６ ヒューズ
１１７ 抵抗
Ａ１、Ａ２、Ａ３、Ａ４ 二次電池
Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４ 電圧検出用端子
Ｒ１、Ｒ２、Ｒ３ 抵抗
【特許請求の範囲】
【請求項１】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、前記二次電池の各々の電圧を検出するための基準電圧を発生する基準電圧回路の各々の電源端子が前記二次電池の各々の正極に、接地端子が前記二次電池の各々の負極に接続され、前記基準電圧回路を構成する素子の耐圧が、前記二次電池１つの電圧より高く、且つ前記バッテリー全体の電圧より低いことを特徴とするバッテリーの保護回路装置。
【請求項２】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、前記二次電池の各々の電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する電圧検出回路の各々の電源端子が前記二次電池の各々の正極に、接地端子が前記二次電池の各々の負極に接続され、前記電圧検出回路を構成する素子の耐圧が、前記二次電池１つの電圧より高く、且つ前記バッテリー全体の電圧より低いことを特徴とするバッテリーの保護回路装置。
【請求項３】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、前記二次電池の各々の電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する電圧検出回路から各々の出力をレベルシフト回路に入力し、前記レベルシフト回路からの出力を、電源電圧を降圧、あるいはグランドレベルを昇圧することで動作電圧帯を狭くした制御回路に入力する回路構成を有し、前記基準電圧回路と前記電圧検出回路の各々の電源端子が前記二次電池の各々の正極に、各々の接地端子が前記二次電池の各々の負極に接続され、前記基準電圧回路と前記電圧検出回路を構成する素子の耐圧が、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低いことを特徴とするバッテリーの保護回路装置。
【請求項４】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、少なくとも前記二次電池が接続される電圧検出用端子それぞれの間に第１のＥＳＤ保護素子を有し、直列接続された前記二次電池の最も高い電位の端子と最も低い電位の端子との間に第２のＥＳＤ保護素子を有し、前記第１のＥＳＤ保護素子の耐圧は、前記二次電池１つの電圧より高く、且つバッテリー全体の電圧より低く、前記第２のＥＳＤ保護素子の耐圧はバッテリー全体の電圧より高いことを特徴とするバッテリーの保護回路装置。
【請求項１】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、前記二次電池の各々の電圧を検出するための基準電圧を発生する基準電圧回路の各々の電源端子が前記二次電池の各々の正極に、接地端子が前記二次電池の各々の負極に接続され、前記基準電圧回路を構成する素子の耐圧が、前記二次電池１つの電圧より高く、且つ前記バッテリー全体の電圧より低いことを特徴とするバッテリーの保護回路装置。
【請求項２】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、前記二次電池の各々の電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する電圧検出回路の各々の電源端子が前記二次電池の各々の正極に、接地端子が前記二次電池の各々の負極に接続され、前記電圧検出回路を構成する素子の耐圧が、前記二次電池１つの電圧より高く、且つ前記バッテリー全体の電圧より低いことを特徴とするバッテリーの保護回路装置。
【請求項３】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、前記二次電池の各々の電圧を検出し、基準電圧と比較して前記二次電池の過充電状態、過放電状態を検知する電圧検出回路から各々の出力をレベルシフト回路に入力し、前記レベルシフト回路からの出力を、電源電圧を降圧、あるいはグランドレベルを昇圧することで動作電圧帯を狭くした制御回路に入力する回路構成を有し、前記基準電圧回路と前記電圧検出回路の各々の電源端子が前記二次電池の各々の正極に、各々の接地端子が前記二次電池の各々の負極に接続され、前記基準電圧回路と前記電圧検出回路を構成する素子の耐圧が、二次電池１つの電圧より高く、且つバッテリー全体の電圧より低いことを特徴とするバッテリーの保護回路装置。
【請求項４】
充電と放電とが可能である二次電池を複数個直列につないだバッテリーの保護回路装置において、少なくとも前記二次電池が接続される電圧検出用端子それぞれの間に第１のＥＳＤ保護素子を有し、直列接続された前記二次電池の最も高い電位の端子と最も低い電位の端子との間に第２のＥＳＤ保護素子を有し、前記第１のＥＳＤ保護素子の耐圧は、前記二次電池１つの電圧より高く、且つバッテリー全体の電圧より低く、前記第２のＥＳＤ保護素子の耐圧はバッテリー全体の電圧より高いことを特徴とするバッテリーの保護回路装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−１８７５１０（Ｐ２０１０−１８７５１０Ａ）
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願番号】特願２００９−３１３７９（Ｐ２００９−３１３７９）
【出願日】平成２１年２月１３日（２００９．２．１３）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願日】平成２１年２月１３日（２００９．２．１３）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]