プラズマディスプレイパネルの駆動方法
【課題】装置温度、環境温度や経時変化等の悪条件下においても、微弱放電の影響を抑制することができ、従って、表示品質に優れ、輝度階調の表現能力(いわゆる暗コントラスト)の高いプラズマディスプレイパネルの駆動方法を提供する。
【解決手段】プラズマディスプレイパネルの温度が所定の温度範囲外である場合又は使用時間が所定時間を超えた場合には、リセット行程後半部において、一方の行電極及び他方の行電極間の電位差の最大値を減少させる。
【解決手段】プラズマディスプレイパネルの温度が所定の温度範囲外である場合又は使用時間が所定時間を超えた場合には、リセット行程後半部において、一方の行電極及び他方の行電極間の電位差の最大値を減少させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、入力映像信号に応じてプラズマディスプレイパネルを駆動する駆動方法に関する。
【背景技術】
【0002】
現在、薄型表示装置として、AC型(交流放電型)のプラズマディスプレイパネル(以下、PDPと称する)が製品化されている。PDP内には、2枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面(背面基板と対向する面)には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した画素セルが形成されている。
【0003】
このようなPDPに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【0004】
サブフィールド法に基づく階調駆動では、発光を実施すべき回数(又は期間)が夫々に割り当てられている複数のサブフィールド各々にて、1フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各画素セル内の行電極及び列電極間で選択放電を生起させて所定量の壁電荷を形成(又は消去)させる。サスティン行程では、所定量の壁電荷が形成されている画素セルのみを繰り返し放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。かかるリセット行程では、全ての画素セル内において、対を為す行電極間にリセット放電を生起させることにより全画素セル内に残留する壁電荷の量を初期化する。
【0005】
ここで、上記リセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。
【0006】
そこで、前面基板に設けられた保護層にカソードルミネセンス発光を行う酸化マグネシウム結晶体を含ませ、放電遅れ時間を短縮させるようにしたPDP及びその駆動方法が提案された(例えば特許文献1参照)。そして、当該文献には、PDPにおける温度に応じてパルス幅を変更することが開示されている。
【特許文献1】特開2006−106555号公報
【0007】
しかしながら、カソードルミネセンス発光酸化マグネシウム結晶体を用いたPDPのように、放電特性が良好なPDPにおいては、アドレス行程時にY電極−アドレス電極間で不要な微弱放電が発生するおそれがある。すると、本来放電させなければならないY電極−アドレス電極間におけるアドレス放電が正しく生起しない場合がある。
【0008】
また、異常温度環境下や経時変化した場合では、放電特性が不安定となり、この微弱放電が発生しやすいという問題が生じる。
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明は、装置温度・環境温度や経時変化等の種々の条件下においても、上記した微弱放電の影響を抑制することができ、従って、表示品質に優れ、輝度階調の表現能力(いわゆる暗コントラスト)の高いプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【0010】
本発明によるディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており上記第1基板に形成されている第1の行電極及び第2の行電極からなる複数の行電極対と上記第2基板に形成されている複数の列電極との各交叉部に放電セルが形成され、上記放電セル各々の上記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、上記映像信号における単位表示期間毎に複数のサブフィールド各々において上記画素データに応じて選択的に上記放電セル各々をアドレス放電せしめて上記放電セルを点灯モード及び消灯モードの内の一方に設定するアドレス行程と、上記点灯モードの状態にある上記放電セルのみを上記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備えている。上記複数のサブフィールド中の1のサブフィールドでは、上記アドレス行程に先立って上記放電セルを上記点灯モード及び消灯モードの内の他方に初期化するリセット行程を備え、上記リセット行程は上記第1の行電極に第1リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して上記第1の行電極に上記第1リセットパルスとは逆極性の第2リセットパルスを印加するリセット行程後半部を含み、上記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、上記リセット行程後半部において、上記第1の行電極と上記第2の行電極との間の電位差の最大値を減少させることを特徴としている。
【0011】
また、本発明によるディスプレイパネルの駆動方法は、上記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、上記リセット行程後半部において、上記第1の行電極と上記第2の行電極との間の電位差の最大値を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【発明を実施するための最良の形態】
【0012】
PDPの温度が所定の温度範囲外(高温又は低温)になった場合や、PDPの使用時間が所定時間を超えた場合などの微弱放電が発生しやすい状況下において、行電極(X電極−Y電極)間の電位差の最大値を減少させる。
【0013】
かかる構成により、リセット行程終了時(書込アドレス行程時)に残留するY電極及びX電極の壁電荷量を大きくし、書込アドレス放電が生起しやすくなる。従って。書込ミスの発生を効果的に防止し得る。
【0014】
以下、本発明の実施例を図を参照しつつ説明する。
【実施例1】
【0015】
図1は、本発明の実施例1であるプラズマディスプレイ装置の概略構成を示す図である。
【0016】
図1に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、駆動制御回路56及び温度センサ100から構成される。
【0017】
PDP50には、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D1〜Dm、横方向(水平方向)に夫々伸張して配列された行電極X1〜Xn及び行電極Y1〜Ynが形成されている。この際、互いに隣接するもの同士で対を為す行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)が夫々、PDP50における第1表示ライン〜第n表示ラインを担う。各表示ラインと列電極D1〜Dm各々との交叉部(図1中の一点鎖線にて囲まれた領域)には、画素を担う放電セル(表示セル)PCが形成されている。すなわち、PDP50には、第1表示ラインに属する放電セルPC1,1〜PC1,m、第2表示ラインに属する放電セルPC2,1〜PC2,m、・・・・、第n表示ラインに属する放電セルPCn,1〜PCn,mの各々がマトリクス状に配列されているのである。
【0018】
図2は、表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。尚、図2においては、夫々隣接する3つの列電極Dと、互いに隣接する2つの表示ラインとの各交叉部を抜粋して示すものである。又、図3は、図2のV−V線におけるPDP50の断面を示す図であり、図4は、図2のW−W線におけるPDP50の断面を示す図である。
【0019】
図2に示すように、各行電極Xは、2次元表示画面の水平方向に伸張するバス電極Xbと、かかるバス電極Xb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Xaと、から構成される。各行電極Yは、2次元表示画面の水平方向に伸張するバス電極Ybと、かかるバス電極Yb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Yaと、から構成される。透明電極Xa及びYaは例えばITO等の透明導電膜からなり、バス電極Xb及びYbは例えば金属膜からなる。透明電極Xa及バス電極Xbからなる行電極X、並びに透明電極Ya及バス電極Ybからなる行電極Yは、図3に示す如く、その前面側がPDP50の表示面となる前面透明基板10の背面側に形成されている。この際、各行電極対(X、Y)における透明電極Xa及びYaは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップg1を介して互いに対向している。又、前面透明基板10の背面側には、行電極対(X、Y)とこの行電極対に隣接する行電極対(X、Y)との間に、2次元表示画面の水平方向に伸張する黒色または暗色の光吸収層(遮光層)11が形成されている。さらに、前面透明基板10の背面側には、行電極対(X,Y)を被覆するように誘電体層12が形成されている。この誘電体層12の背面側(行電極対が接触する面とは反対側の面)には、図3に示す如く、光吸収層11とこの光吸収層11に隣接するバス電極Xb及びYbとが形成されている領域に対応した部分に、嵩上げ誘電体層12Aが形成されている。
【0020】
誘電体層12及び嵩上げ誘電体層12Aの表面上には、酸化マグネシウム層13が形成されている。尚、酸化マグネシウム層13は、電子線の照射によって励起されて波長200〜300nm内、特に、230〜250nm内にピークを有するCL(カソードルミネッセンス)発光を行う二次電子放出材としての酸化マグネシウム結晶体(以下、CL発光MgO結晶体と称する)を含むものである。このCL発光MgO結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。CL発光MgO結晶体の平均粒径は、2000オングストローム以上(BET法による測定結果)である。平均粒径が2000オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きCL発光のピーク波長(例えば、235nm付近、230〜250nm内)に対応したエネルギー準位を有するものが多く形成されることになる。また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したCL発光のピーク波長に対応したエネルギー準位を有するものとなる。
【0021】
このようなCL発光MgO結晶体を、スプレー法や静電塗布法等によって、誘電体層12の表面に付着させることにより酸化マグネシウム層13が形成されている。尚、誘電体層12の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にCL発光MgO結晶体を付着させて酸化マグネシウム層13を形成するようにしても良い。
【0022】
一方、前面透明基板10と平行に配置された背面基板14上には、各行電極対(X,Y)における透明電極Xa及びYaに対向する位置において、列電極Dの各々が行電極対(X,Y)と直交する方向に伸張して形成されている。背面基板14上には、更に列電極Dを被覆する白色の列電極保護層15が形成されている。この列電極保護層15上には隔壁16が形成されている。隔壁16は、各行電極対(X,Y)のバス電極Xb及びYbに対応した位置において夫々2次元表示画面の横方向に伸張している横壁16Aと、互いに隣接する列電極D間の各中間位置において2次元表示画面の縦方向に伸張している縦壁16Bとによって梯子形状に形成されている。更に、図2に示す如き梯子形状の隔壁16がPDP50の各表示ライン毎に形成されている。互いに隣接する隔壁16の間には、図2に示す如き隙間SLが存在する。又、梯子状の隔壁16により、夫々独立した放電空間S、透明電極Xa及びYaを含む放電セルPCが区画されている。放電空間S内には、キセノンガスを含む放電ガスが封入されている。各放電セルPCの放電空間Sと隙間SLとの間は、図3に示す如く酸化マグネシウム層13が横壁16Aに当接されることによって互いに閉じられている。又、図4に示す如く、縦壁16Bは酸化マグネシウム層13に当接されていないので、その間に隙間rが存在する。すなわち、2次元表示画面の横方向において互いに隣接する放電セルPC各々の放電空間Sは、この隙間rを介して互いに連通している。
【0023】
各放電セルPC内における横壁16Aの側面、縦壁16Bの側面、及び列電極保護層15の表面には、これらの面を全て覆うように蛍光体層17が形成されている。この蛍光体層17は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の3種類からなる。例えば、第(3K−2)番目の列電極(D1,D4,D7,D10,・・・)に属する放電セルPC各々の蛍光体層17には赤色発光を為す蛍光体、第(3K−1)番目の列電極(D2,D5,D8,D11,・・・)に属する放電セルPC各々の蛍光体層17には緑色発光を為す蛍光体、第(3K)番目の列電極(D3,D6,D9,D12,・・・)に属する放電セルPC各々の蛍光体層17には青色発光を為す蛍光体が夫々形成されている。つまり、1つの列電極D上には、赤、緑及び青の内の1の色の発光を担う放電セルが配列されているのである。尚、蛍光体層17内には、例えば図5に示す如き形態にて、二次電子放出材としてのMgO結晶体(CL発光MgO結晶体を含む)が含まれている。すなわち、図5に示すように、蛍光体層17の表面上における放電空間Sを覆う面上、つまり放電空間Sと接する面上において、放電ガスと接触するようにMgO結晶体が蛍光体層17から露出しているのである。
【0024】
以下に、CL発光MgO結晶体を酸化マグネシウム層13及び蛍光体層17の双方に含ませた構成を採用したことによる作用効果について、図6及び図7を参照しつつ説明する。
図6及び図7共に、各電極に印加する波形としては以下の様態のパルスを印加した。
行電極Yへは立ち上がりの緩やかな正極性のパルスを印加すると共に、列電極D(アドレス電極)を接地電位とした。また行電極Xについては、Y電極との間で放電が生起しないレベルの正極性のパルスを印加した。すなわち、後述する図10の第2リセット行程R2の前半部と同様の様態にて各電極に対して各パルスを印加した。この場合、行電極Yと列電極Dとの間で放電が生起する。この様に、行電極Yが陽極側、列電極Dが陰極側となるように電圧が印加された結果、生起する放電を「列側陰極放電」と定義する。
【0025】
尚、図6は、酸化マグネシウム層13及び蛍光体層17各々の内の酸化マグネシウム層13のみにCL発光MgO結晶体を含ませた従来のPDPの放電セルにおいて生起された放電における放電強度の時間推移を表す図である。一方、図7は、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませた、本発明によるPDP50の放電セルにおいて生起された放電における放電強度の時間推移を表す図である。
【0026】
このように、従来のPDPでは、図6に示す如く放電開始時点から比較的強い放電が1[ms]以上に亘って継続してしまうが、本発明によるPDP50によると、図7に示す如く、微弱な放電が放電開始時点から約0.04[ms]以内に終息する。よって、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませる構造を採用することにより、従来のPDPに比して放電遅れ時間の大幅な短縮化、及び放電の微弱化が図られるのである。
【0027】
尚、蛍光体層17に、CL発光MgO結晶体が含まれない酸化マグネシウムを含ませたPDPの放電セルにおいても、図6と同様の結果が得られた。
【0028】
X電極ドライバ51は、リセットパルス発生回路及びサスティンパルス発生回路からなる。X電極ドライバ51のリセットパルス発生回路は、駆動制御回路56から供給されたリセットパルス生成信号に応じたパルス波形を有するリセットパルス(後述する)を発生し、PDP50の行電極X1〜Xn各々に印加する。X電極ドライバ51のサスティンパルス発生回路は、駆動制御回路56から供給されたサスティンパルス生成信号に応じたパルス波形を有するサスティンパルス(後述する)を発生し、PDP50の行電極X1〜Xn各々に印加する。
【0029】
Y電極ドライバ53は、リセットパルス発生回路、スキャンパルス発生回路及びサスティンパルス発生回路からなる。Y電極ドライバ53のリセットパルス発生回路は、駆動制御回路56から供給されたリセットパルス生成信号に応じたパルス波形を有するリセットパルス(後述する)を発生し、PDP50の行電極Y1〜Yn各々に印加する。又、Y電極ドライバ53のリセットパルス発生回路は、駆動制御回路56から供給された壁電荷調整パルス生成信号に応じたパルス波形を有する壁電荷調整パルス(後述する)を発生し、PDP50の行電極Y1〜Yn各々に印加する。又、Y電極ドライバ53のスキャンパルス発生回路は、駆動制御回路56から供給された走査パルス生成信号に応じたパルス波形を有する走査パルス(後述する)を発生し、これをPDP50の行電極Y1〜Yn各々に順次択一的に印加する。Y電極ドライバ53のサスティンパルス発生回路は、駆動制御回路56から供給されたサスティンパルス生成信号によって示されるパルス波形を有するサスティンパルス(後述する)を発生し、PDP50の行電極Y1〜Yn各々に印加する。又、Y電極ドライバ53のサスティンパルス発生回路は、駆動制御回路56から供給された微小発光パルス生成信号によって示されるパルス波形を有する微小発光パルス(後述する)を発生し、PDP50の行電極Y1〜Yn各々に印加する。
【0030】
アドレスドライバ55は、駆動制御回路56から供給された画素駆動データビットに応じたピーク電位を有する画素データパルス(後述する)を発生し、PDP50の列電極D1〜Dm各々に印加する。更に、アドレスドライバ55は、駆動制御回路56から供給された補助パルス生成信号に応じて補助パルス(後述する)を発生し、列電極D1〜Dm各々に印加する。
【0031】
駆動制御回路56は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位6ビット分を表示データ、残りの下位2ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより6ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位2ビット分の輝度が周辺画素によって擬似的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路56は、この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を1画素単位とし、この1画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位4ビット分だけでも8ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路56は、上記ディザ加算画素データの上位4ビット分を、図8に示す如き、全輝度範囲を16段階の第1〜16階調にて表す4ビットの多階調化画素データPDSに変換する。そして、駆動制御回路56は、多階調化画素データPDSを図8に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御回路56は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14(後述する)の各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットDBとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
【0032】
更に、駆動制御回路56は、PDP50を図9に示す如き発光駆動シーケンスに従って駆動させるべき各種駆動制御信号をパネルドライバ(X電極ドライバ51、Y電極ドライバ53、及びアドレスドライバ55)に供給する。すなわち、駆動制御回路56は、1フィールド又は1フレーム表示期間(以下、単位表示期間と称する)毎に、その先頭のサブフィールドSF1では、第1リセット行程R1、第1選択書込アドレス行程W1W及び微小発光行程LL各々に従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。かかるサブフィールドSF1に後続するSF2では、第2リセット行程R2、第2選択書込アドレス行程W2W及びサスティン行程I各々に従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。又、サブフィールドSF3〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。尚、単位表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御回路56は、消去行程Eに従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。
【0033】
パネルドライバ(X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55)は、駆動制御回路56から供給された各種駆動制御信号に応じて、図10に示す如き駆動パルスをPDP50の列電極D、行電極X及びYに供給する。尚、図10は、図9に示されるサブフィールドSF1〜SF14の内から、先頭のサブフィールドSF1及びそれに後続するサブフィールドSF2、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。
【0034】
先ず、サブフィールドSF1の第1リセット行程R1では、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。Y電極ドライバ53は、時間経過に伴う前縁部での電位推移が緩やかな波形(ランプ波形)を有する負極性のリセットパルスRPを発生し、これを全ての行電極Y1〜Ynに印加する。尚、リセットパルスRPにおける負のピーク電位は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRPのピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第1選択書込アドレス行程W1Wでのアドレス放電が不安定となるからである。この間、X電極ドライバ51は、全ての行電極X1〜Xnを接地電位(0ボルト)に設定する。かかるリセットパルスRPの印加に応じて、全ての放電セルPC内の行電極X及びY間においてリセット放電が生起される。かかるリセット放電により、各放電セルPC内の行電極X及びY各々の近傍に残存していた壁電荷が消去され、全ての放電セルPCが消灯モードに初期化される。更に、上記リセットパルスRPの印加に応じて、全ての放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起される。この微弱な放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第1選択書込アドレス行程W1Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。尚、上記リセットパルスRPのパルス電圧はサスティンパルスIPのパルス電圧よりも低く設定されている。又、リセットパルスRPによって各放電セル内の行電極X及びY間に印加される電圧は、サスティンパルスIPの印加によって行電極X及びY間に印加される電圧よりも低い電圧である。よって、リセットパルスRPの印加に応じて生起されるリセット放電は、サスティンパルスIPの印加によって生起されるサスティン放電よりも弱い放電となる。
【0035】
次に、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、Y電極ドライバ53が、図10に示す如き負極性の所定ベース電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、アドレスドライバ55は、先ず、サブフィールドSF1に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択書込アドレス放電が生起される。尚、この間、行電極X及びY間にも書込走査パルスSPWに応じた電圧が印加されることになるが、この段階では全ての放電セルPCは消灯モード、つまり壁電荷が消去された状態にあるので、かかる書込走査パルスSPWの印加だけでは行電極X及びY間には放電が生じない。従って、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、書込走査パルスSPW及び高電圧の画素データパルスDPの印加に応じて、放電セルPC内の列電極D及び行電極Y間のみに選択書込アドレス放電が生起される。これにより、放電セルPC内の行電極X近傍には壁電荷が存在していないものの、行電極Y近傍には正極性の壁電荷、列電極D近傍には負極性の壁電荷が夫々形成された点灯モードの状態に設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルPCは、第1リセット行程R1において初期化された消灯モードの状態、つまり、行電極Y及び列電極D間、並びに行電極X及びY間のいずれにおいても放電が生じない状態を維持する。
【0036】
次に、サブフィールドSF1の微小発光行程LLでは、Y電極ドライバ53が、図10に示す如き正極性の所定のピーク電位を有する微小発光パルスLPを行電極Y1〜Ynに同時に印加する。かかる微小発光パルスLPの印加に応じて、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間において放電(以下、微小発光放電と称する)が生起される。つまり、微小発光行程LLでは、放電セルPC内の行電極Y及び列電極D間では放電が生起されるものの、行電極X及びY間には放電が生起させることのない電位を行電極Yに印加することにより、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間のみで微小発光放電を生起させるのである。この際、微小発光パルスLPのピーク電位は、後述するサブフィールドSF2以降のサスティン行程Iにて印加するサスティンパルスIPのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程WDにおいて行電極Yに印加されるベース電位と同一である。又、図10に示す如く、微小発光パルスLPにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルスRPにおける立ち下がり区間での変化率よりも高くしている。つまり、微小発光パルスLPの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第1リセット行程R1及び第2リセット行程R2で生起されるリセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスIPよりもそのパルス電圧が低い微小発光パルスLPによって生起された放電である為、行電極X及びY間で生起されるサスティン放電(後述する)よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程LLでは、上記リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程LLの直前において実施される第1選択書込アドレス行程W1Wでは、放電セルPC内の列電極D及び行電極Y間で選択書込アドレス放電が生起される。よって、サブフィールドSF1では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル0よりも1段階だけ高輝度な階調に対応した輝度が表現されるのである。尚、上記微小発光放電後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成される。
【0037】
次に、サブフィールドSF2の第2リセット行程R2の前半部では、Y電極ドライバ53が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルス(第1リセットパルス)RP2Y1を全ての行電極Y1〜Ynに印加する。なお、当該リセットパルス(第1リセットパルス)RP2Y1はパルス波高値(一定電圧値)V3を有する。
【0038】
又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定し、X電極ドライバ51は、上記リセットパルスRP2Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有する正極性のリセットパルスRP2Xを全ての行電極X1〜Xn各々に印加する。尚、行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、上記リセットパルスRP2Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。
【0039】
上記リセットパルスRP2Y1の印加に応じて、画素セルPC各々の内で上記微小発光行程LLにて列側陰極放電が生起されなかった画素セルPC内の行電極Y及び列電極D間において、かかる微小発光行程LLでの列側陰極放電よりも弱い第1リセット放電が生起される。
【0040】
すなわち、第2リセット行程R2の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を上記第1リセット放電として生起させるのである。一方、上記微小発光行程LLにおいて既に微小発光放電が生起された画素セルPC内では、上記リセットパルスRP2Y1の印加が為されても放電は生起されない。従って、第2リセット行程R2の前半部の終了直後、全ての画素セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となる。
【0041】
次に、サブフィールドSF2の第2リセット行程R2の後半部では、Y電極ドライバ53が、時間経過に伴い緩やかに電位が下降して負極性のピーク電位(到達電位V2)に到る波形(ランプ波形)を有するリセットパルス(第2リセットパルス)RP2Y2を行電極Y1〜Ynに印加する。すなわち当該第2リセットパルスは上記した第2リセット行程R2の前半部における第1リセットパルスとは逆極性である。
【0042】
更に、第2リセット行程R2の後半部では、X電極ドライバ51が、正極性の所定の一定電位(V1)を有するベースパルスBP2を行電極X1〜Xn各々に印加する。この際、これら負極性のリセットパルスRP2Y2及び正極性のベースパルスBP2の印加に応じて、全ての画素セルPC内の行電極X及びY間において第2リセット放電が生起される。尚、リセットパルスRP2Y2及びベースパルスBP2各々のピーク電位は、上記第1リセット放電によって行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に上記第2リセット放電を生起させることができる最低の電位である。又、リセットパルスRP2Y2における負のピーク電位(V2)は、負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位(絶対値の小さい負極性の電位)に設定されている。すなわち、リセットパルスRP2Y2のピーク電位(V2)を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第2選択書込アドレス行程W2Wでのアドレス放電が不安定となるからである。ここで、第2リセット行程R2の後半部において生起された第2リセット放電により、各画素セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての画素セルPCが消灯モードに初期化される。更に、上記リセットパルスRP2Y2の印加に応じて、全ての画素セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、第2選択書込アドレス行程W2Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【0043】
次に、サブフィールドSF2の第2選択書込アドレス行程W2Wでは、Y電極ドライバ53が、図10に示す如き負極性の所定ベース電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。X電極ドライバ51は、正極性の所定ベース電位を有するベースパルスBP+をこの第2選択書込アドレス行程W2Wにおいて行電極X1〜Xn各々に印加する。尚、上記ベースパルスBP−及びベースパルスBP+各々の電位は、書込走査パルスSPWの非印加期間中における行電極X及びY間の電圧が放電セルPCの放電開始電圧よりも低くなるような電位に設定されている。更に、第2選択書込アドレス行程W2Wでは、アドレスドライバ55が、先ず、サブフィールドSF2に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP−及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP−及びベースパルスBP+に基づく電圧印加だけで行電極X及びY間に放電が生起されるのである。このような放電は、ベースパルスBP+が行電極Xに印加されない第1選択書込アドレス行程W1Wでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間でも放電が生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、第2リセット行程R2において初期化された消灯モードの状態を維持する。
【0044】
次に、サブフィールドSF2のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、上述した如き点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF2の輝度重みに対応した1回分の表示発光が為される。又、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている放電セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図10に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【0045】
次に、サブフィールドSF3〜SF14各々の選択消去アドレス行程WOでは、Y電極ドライバ53が、正極性の所定ベース電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図10に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+のピーク電位は、この選択消去アドレス行程WOの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程WOの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。又、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
【0046】
次に、サブフィールドSF3〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図10に示す如く、行電極X及びY交互に、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを行電極X1〜Xn及びY1〜Yn各々に印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて最終に印加されるサスティンパルスIPに応じてサスティン放電が生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図10に示す如く時間経過に伴う前縁部で
の電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【0047】
そして、最終のサブフィールドSF14のサスティン行程Iの終了後、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
【0048】
以上の如き駆動を、図8に示す如き16通りの画素駆動データGDに基づいて実行する。
【0049】
先ず、黒表示(輝度レベル0)を表現する第1階調よりも1段階だけ高輝度を表す第2階調では、図8に示す如く、サブフィールドSF1〜SF14の内のSF1のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、1回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「1」とした場合、第2階調では、輝度レベル「1」よりも低い輝度レベル「α」に対応した輝度が表現される。
【0050】
この第2階調よりも1段階だけ高輝度を表す第3階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第3階調では、サブフィールドSF1〜SF14の内のSF2のサスティン行程Iのみで1回分のサスティン放電に伴う発光が為され、輝度レベル「1」に対応した輝度が表現される。
【0051】
この第3階調よりも1段階だけ高輝度を表す第4階調では、先ず、サブフィールドSF1において、放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。更に、かかる第4階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第4階調では、サブフィールドSF1にて輝度レベル「α」の発光が為され、SF2にて輝度レベル「1」の発光を伴うサスティン放電が1回分だけ実施されるので、輝度レベル「α」+「1」に対応した輝度が表現される。
【0052】
又、第5階調〜第16階調各々では、サブフィールドSF1において放電セルPCを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。そして、その階調に対応した1のサブフィールドのみで放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第5階調〜第16階調各々では、サブフィールドSF1にて上記微小発光放電が生起され、SF2にて1回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々(白丸にて示す)でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第5階調〜第16階調各々では、輝度レベル「α」+「1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
【0053】
従って、図8〜図10に示される駆動によれば、輝度レベル「0」〜「255+α」なる輝度範囲を図8に示す如き16段階にて表すことが可能となるのである。
【0054】
この際、かかる駆動では、最も輝度重みが小なるサブフィールドSF1において、表示画像に寄与する放電としてサスティン放電ではなく微小発光放電を生起させるようにしている。かかる微小発光放電は、列電極D及び行電極Y間で生起される放電である為、行電極X及びY間で生起されるサスティン放電に比べてその放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示(輝度レベル0)よりも1段階だけ高輝度を表す(第2階調)場合には、サスティン放電によってこれを表す場合に比して輝度レベル0との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第2階調においては、サブフィールドSF1に後続するSF2の第2リセット行程R2ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。尚、図8に示される駆動では、第4階調以降の各階調においてもサブフィールドSF1において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第3階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度(輝度レベルα)である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第4階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
【0055】
ここで、図1に示すプラズマディスプレイ装置には、図3に示す如き酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませることにより、従来のPDPに比して大幅に放電確率を高めると共に、放電遅れ時間の短縮及び放電の微弱化を実現したPDP50が搭載されている。かかるPDP50によれば、微弱化したリセット放電を確実に生起させることが可能となるので、表示画像には関与しないリセット放電に伴う発光を抑えて、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
【0056】
再び、図1を参照すると、本実施例のプラズマディスプレイ装置には、温度センサ100が設けられている。温度センサ100は、PDP50の温度(例えば前面透明基板10又は背面基板14の温度等の装置温度)、或いはPDP50周辺の温度(環境温度)TMを測定し、当該測定温度を表す信号を駆動制御回路56に供給する。なお、PDP50自体の温度(装置温度)及びPDP50周辺の環境温度の両者を含めて、以下において、単に、PDP50の温度という。
【0057】
駆動制御回路56は、温度センサ59からの測定温度(TM)が所定の温度範囲(TL≦TM≦TH)内であるか否かを判別する。ここで、TL及びTHはそれぞれ当該温度範囲の下限値及び上限値である。
【0058】
当該測定温度(TM)が所定の温度範囲外となった場合、すなわち、測定温度(TM)が下限値TL未満となった場合又は上限値THを超えた場合には、以下の電圧調整(i)及び(ii)のいずれか一方又は両者が行われる。
【0059】
すなわち、駆動制御回路56は、
(i)第2リセット行程R2の後半部において行電極X1〜Xn(第2の行電極)に印加されるベースパルスBP2の電圧の絶対値(正極性の所定の一定電位:V1)を低減する、及び/又は、
(ii)第2リセット行程R2の後半部において行電極Y1〜Yn(第1の行電極)に印加される負極性のリセットパルスRP2Y2のピーク電圧(V2)の絶対値(振幅)を低減する。
【0060】
つまり、所定の温度範囲外の温度(高温又は低温)においては、放電特性が安定せずに、上記した微弱放電が発生しやすくなる。このような微弱放電が発生しやすい悪環境下では、第2リセット放電時での行電極X1〜Xn及び行電極Y1〜Yn間の電位差の最大値を小さくするのである。なお、本実施例においては、ベースパルスBP2を正極性とし、リセットパルスRP2Y2を負極性としているので、(i)ベースパルスBP2の電圧を低減し、(ii)リセットパルスRP2Y2の電圧を増加(絶対値を低減)しているが、ベースパルスBP2及びリセットパルスRP2Y2の極性に応じて、ベースパルスBP2の電圧及び/又はリセットパルスRP2Y2の電圧の絶対値を低減する(行電極X1〜Xn及び行電極Y1〜Yn間の電位差を小さくする)ように構成すればよい。
【0061】
このようにすると、第2リセット放電時における行電極X1〜Xn及び行電極Y1〜Yn間の放電が弱くなり、リセット行程終了時(書込アドレス行程時)に残留するY側の負極性の壁電荷量、及びX側の正極性の壁電荷量が、電位差が大きい場合に比べて多くなる。よって、その後の書込アドレス行程において、悪環境下で、上記の微弱放電によって壁電荷が削減される場合であっても、元々の残留壁電荷が多くなるので、行電極X1〜Xn及び列電極(アドレス電極)D間、及び行電極X1〜Xn(X電極)及び行電極Y1〜Yn(Y電極)間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなるのである。
【0062】
より詳細には、書込アドレス行程において、Y電極への負極性のベースパルスと、列電極(アドレス電極)Dへの正極性のアドレスパルスの印加により、スキャンパルス印加前の非印加時において、Y電極及びアドレス電極間でごく微弱な微弱放電が発生するおそれがある。この微弱放電により、Y電極側へ残留する微量の負極性の壁電荷、及びアドレス電極側に存在する正極性の壁電荷が削減されてしまう。その場合、その後のスキャンパルス印加時のY電極及びアドレス電極間の書込放電が生起しなくなってしまう。ここで書込放電が生起しない場合、そのセルは暗点となってしまう。
【0063】
特に、CL発光MgO結晶体を保護層や蛍光体層に設けた本実施例のPDPの場合、放電特性がよいので、却ってこの微弱放電が発生しやすくなっている。また、この微弱放電は、アドレス行程期間中に亘って継続的に発生する。よって、アドレス期間が長ければ長い程、徐々に壁電荷が削減される。よって、走査順が遅い走査ラインほど、アドレス放電が生起しづらくなる。特に、書込アドレス行程では、Y電極への負極性のベース電位の印加の関係から、アドレス電極−Y電極間の微弱放電は発生しやすい。更に書込アドレス行程で書込ミスが発生すると後のサブフィールドでは消去アドレス行程であるので、そのセルは暗点となってしまい、表示品質を著しく悪化させる。更に、経時変化や異常温度環境下では、Y電極−アドレス電極間の放電特性が不安定であって、この微弱放電が発生しやすい。本発明では、このような条件下において、上記の微弱放電の影響を抑制することができる。
【0064】
次に、本実施例の種々の改変例について説明する。なお、上記した説明と同様な点については説明を省略する。
【0065】
まず、実施例1の改変例1においては、測定温度(TM)が所定の温度範囲(TL≦TM≦TH)外となった場合、上記した電圧調整(i)及び/又は(ii)に加えて、以下の調整(iii)が行われる。なお、(i)及び(ii)の調整に加えて、調整(iii)を行うことが好ましい。
【0066】
すなわち、駆動制御回路56は、(iii)サブフィールドSF2の第2リセット行程R2の前半部において行電極Y1〜Ynに印加されるリセットパルスRP2Y1のパルス波高値(V3)の絶対値(振幅)を増加させる。なお、本実施例においては、リセットパルスRP2Y1を正極性としているので、当該リセットパルスRP2Y1の電圧(V3)を増加させる。
【0067】
つまり、本改変例においては、測定温度(TM)が当該所定の温度範囲(TL≦TM≦TH)外となった場合(すなわち、微弱放電が発生しやすい条件下)において正極性の第1リセットパルスの電位(振幅)を大きくするのである。
【0068】
このようにすると、第1リセット放電時のY電極−アドレス電極間の放電が強くなり、リセット行程終了時(書込アドレス行程時)に残留するY電極側の負極性の壁電荷量が多くなる。従って、その後の書込アドレス行程にて、当該悪環境下において微弱放電によって壁電荷が削減される場合であっても、上記実施例1よりも更に元々の残留壁電荷が多くなるので、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【0069】
次に、さらに実施例1の改変例2について説明する。本実施例の改変例2においては、測定温度(TM)が所定の温度範囲(TL≦TM≦TH)外となった場合、上記した電圧調整(i),(ii),(iii)のうちの少なくともいずれか1に加えて、以下の調整(iv)が行われる。なお、(i)及び/又は(ii)の調整に加えて、調整(iv)を行うことが好ましい。
【0070】
すなわち、駆動制御回路56は、(iv)サブフィールドSF2の第2選択書込アドレス行程W2Wにおいて行電極Y1〜Yn各々に順次択一的に印加される書込走査パルスSPWの波高値(V4)を大きくする。なお、本実施例においては、書込走査パルスSPWを負極性のピーク電位を有するパルスとしているので、書込走査パルスSPWの当該電圧(V4)を低減する。
【0071】
つまり、本改変例においては、微弱放電が発生しやすい条件下において書込走査パルスSPWの波高値を大きくしている。このようにすると、書込アドレス行程時のY電極−アドレス電極間及びX電極−Y電極間の電位差が大となり、アドレス放電が生起しやすくなる。よって、この書込アドレス行程にて、悪環境下にて、上記の微弱放電によって壁電荷が削られた場合であっても、実施例1よりも更に、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【0072】
次に、さらに実施例1の改変例3について説明する。本実施例の改変例3においては、測定温度(TM)が所定の温度範囲(TL≦TM≦TH)外となった場合、上記した電圧調整(i)〜(iv)のうちの少なくともいずれか1に加えて、以下の調整(v)が行われる。なお、(i)及び/又は(ii)の調整に加えて、調整(v)を行うことが好ましい。
【0073】
すなわち、駆動制御回路56は、
(v)サブフィールドSF2の第2選択書込アドレス行程W2Wの期間長L(図10参照)を短くする。この場合、例えば、書込走査パルスSPWのスキャンレートを速くすることによって、当該期間長Lを短縮する。なお、期間長Lの短縮に応じた時間は消去行程Eの後(最終サブフィールドの後)に割り当てればよい。
【0074】
期間長Lは、例えば、書込走査パルスSPW及びこれに同期するアドレスパルスの幅を短くすることによって短縮するようにしてもよい。この場合、スキャン順が早いパルスほどパルス幅を短くするようにしてもよい。
【0075】
つまり、本改変例においては、微弱放電が発生しやすい悪環境下において書込アドレス行程の時間(スキャンレート)を短くしている。前述のように、微弱放電はアドレス期間中において継続して発生するので、走査順が遅い走査ラインほど、アドレス放電が生起し難くなる。よって、この微弱放電によって必要な壁電荷が削減されてしまう前に全ラインのスキャンを終了するように、スキャンレートを短くしている。このようにすると、悪環境下であっても、実施例1よりも更に、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【実施例2】
【0076】
図11は、本発明の実施例2であるプラズマディスプレイ装置の概略構成を示す図である。
【0077】
図11に示されるプラズマディスプレイ装置では、図1に示される温度センサ100に代わり、点灯サスティンパルスカウンタ120を設けたものであり、その他の構成及び各種駆動動作については、図1に示されるプラズマディスプレイ装置と同一である。
【0078】
点灯サスティンパルスカウンタ120は、先ず、サブフィールド(SF)毎に、アドレスドライバ55によって放電セルPC1,1〜PCn,m各々に印加された画素データパルスの内で、点灯モード(後述する)に対応した画素データパルスの数を計数する。次に、点灯サスティンパルスカウンタ120は、各SF毎に、この点灯モードに対応した画素データパルスの数と、X電極ドライバ51及びY電極ドライバ53によって一対の行電極X及びYに繰り返し印加されたサスティンパルスの数と、を乗算し、その乗算結果を累算して行く。尚、かかる乗算結果は、プラズマディスプレイ装置の電源遮断後も保持され、次回の電源投入時において点灯サスティンパルスカウンタ120の初期値となる。すなわち、点灯サスティンパルスカウンタ120は、工場出荷時から現時点までに各放電セルPCに繰り返し印加されたサスティンパルスの内で、点灯モードの状態にある放電セルPCに印加されたサスティンパルス、つまり実際のサスティン放電に寄与することになるサスティンパルスのみを対象としてその累積印加回数(以下、点灯サスティンパルス累積数と称する)を計数するのである。点灯サスティンパルスカウンタ120は、かかる点灯サスティンパルス累積数を示す点灯サスティンパルス累積数信号SSを駆動制御回路56に供給する。
【0079】
ここで、1フィールド毎の点灯サスティンパルス数を算出方法としては、1フィールド毎の平均輝度レベルAPL(Average Picture Level)値(%)を求め、この平均輝度レベル値に1フィールド中に印加される全サスティンパルス数を乗算することにより算出することができる。更に、この1フィールド毎の点灯サスティンパルス数を累積加算することにより、点灯サスティンパルス累積数(SS)を求めることもできる。
【0080】
駆動制御回路56は、先ず、点灯サスティンパルス累積数信号SSにて示される点灯サスティンパルス累積数SSが所定回数(SM)よりも大であるか否かを判定する。
【0081】
上記点灯サスティンパルス累積数が所定回数よりも大である(SM<SS)と判定された場合、駆動制御回路56は、上記実施例1の場合と同様な電圧調整(i)及び(ii)のいずれか一方又は両者を行う。
【0082】
すなわち、駆動制御回路56は、
(i)第2リセット行程R2の後半部において行電極X1〜Xnに印加されるベースパルスBP2の電圧の絶対値(正極性の所定の一定電位:V1)を低減する、及び/又は、
(ii)第2リセット行程R2の後半部において行電極Y1〜Ynに印加される負極性のリセットパルスRP2Y2のピーク電圧(V2)の絶対値(振幅)を低減する。 なお、上記実施例と同様に、本実施例においては、ベースパルスBP2を正極性とし、リセットパルスRP2Y2を負極性としているので、(i)ベースパルスBP2の電圧を低減し、(ii)リセットパルスRP2Y2の電圧を増加(絶対値を低減)しているが、ベースパルスBP2及びリセットパルスRP2Y2の極性に応じて、ベースパルスBP2の電圧及び/又はリセットパルスRP2Y2の電圧の絶対値を低減するように構成すればよい。
【0083】
つまり、本実施例におけるプラズマディスプレイ装置では、PDP50におけるサスティン放電の累積回数が所定回数を超えた後は、上記した駆動(i),(ii)を実施するようにしている。PDPは長期間の使用による経時変化により放電特性が安定せずに、上記した微弱放電が発生しやすくなる。すなわち、微弱放電が発生しやすい所定の累積サスティンパルス印加後では、第2リセットでのX電極−Y電極間の電位差を小さくするように駆動調整を行う。
【0084】
すると、第2リセット放電時のX電極−Y電極間の放電が弱くなり、リセット行程終了時(書込アドレス行程時)に残留するY電極側の負極性の壁電荷量、及びX電極側の正極性の壁電荷量が、電位差が大きい場合に比べて多くなる。よって、その後の書込アドレス行程にて、上記の微弱放電によって壁電荷が削減される場合であっても、元々の残留壁電荷が多くなるように調整(補償)されるので、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【0085】
なお、点灯サスティンパルス累積数SSが所定回数SMを超えた場合、上記駆動(i)及び/又は(ii)における電圧調整は、各電圧を徐々に、又は段階的に変化させるようにしてもよい。上記及び以下の実施例においても、このような制御を同様に実施するようにしてもよい。
【0086】
次に、本実施例の種々の改変例について説明する。なお、上記した説明と同様な点については説明を省略する。
【0087】
まず、実施例2の改変例1においては、点灯サスティンパルス累積数が所定回数を超えた場合(SM<SS)、駆動制御回路56は、上記した調整(i)及び/又は(ii)に加えて、上記実施例1の場合と同様な調整(iii)を行う。
【0088】
すなわち、駆動制御回路56は、
(iii)サブフィールドSF2の第2リセット行程R2の前半部において行電極Y1〜Ynに印加されるリセットパルスRP2Y1のパルス波高値(V3)の絶対値(振幅)を増加させる。
【0089】
なお、調整(i)〜(iii)は上記実施例1の場合と同様であり、(i)〜(iii)の調整を全て行うことが好ましい点も同様である。
【0090】
本改変例においては、微弱放電が発生しやすい所定の累積サスティンパルス印加後では、第1リセットパルスの電圧(V3)の絶対値を大きくしている。なお、上記においては、第1リセットパルスRP2Y1を正極性としているので、当該電圧(V3)を増大させている。
【0091】
すると、第1リセット放電時のY電極−アドレス電極間の放電が強くなり、リセット行程終了時(書込アドレス行程時)に残留するY電極側の負極性の壁電荷量が多くなる。よって、長期間の使用により微弱放電によって壁電荷が低減する場合であっても、更に元々の残留壁電荷が多くなるように調整(補償)されるので、その後の書込アドレス行程にて、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。 次に、さらに実施例2の改変例2について説明する。当該改変例2においては、点灯サスティンパルス累積数が所定回数を超えた場合(SM<SS)、上記した調整(i),(ii),(iii)のうちの少なくともいずれか1に加えて、以下の調整(iv)が行われる。なお、(i)及び/又は(ii)の調整に加えて、調整(iv)を行うことが好ましい。なお、これらの調整(i)〜(iv)は上記実施例1の場合と同様である。
【0092】
すなわち、駆動制御回路56は、
(iv)サブフィールドSF2の第2選択書込アドレス行程W2Wにおいて行電極Y1〜Yn各々に順次択一的に印加される書込走査パルスSPWの波高値(V4)を大きくする。なお、本実施例においては、書込走査パルスSPWを負極性のピーク電位を有するパルスとしているので、書込走査パルスSPWの当該電圧(V4)を低減する。
【0093】
つまり、本改変例においては、微弱放電が発生しやすい長期間の使用後において書込走査パルスSPWの波高値を大きくしている。このようにすると、書込アドレス行程時のY電極−アドレス電極間及びX電極−Y電極間の電位差が大となり、アドレス放電が生起しやすくなる。よって、この書込アドレス行程にて、長期間の使用により微弱放電によって壁電荷が低減する場合であっても、更に元々の残留壁電荷が多くなるように調整(補償)されるので、その後の書込アドレス行程にて、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【0094】
次に、さらに実施例2の改変例3について説明する。当該改変例2においては、点灯サスティンパルス累積数が所定回数を超えた場合(SM<SS)、上記した電圧調整(i)〜(iv)のうちの少なくともいずれか1に加えて、以下の調整(v)が行われる。なお、(i)及び/又は(ii)の調整に加えて、調整(v)を行うことが好ましい。なお、これらの調整(i)〜(v)は上記実施例1の場合と同様である。
【0095】
すなわち、駆動制御回路56は、
(v)サブフィールドSF2の第2選択書込アドレス行程W2Wの期間長L(図10参照)を短くする。この場合、例えば、書込走査パルスSPWのスキャンレートを速くすることによって、当該期間長Lを短縮する。なお、期間長Lの短縮に応じた時間は消去行程Eの後(最終サブフィールドの後)に割り当てればよい。 あるいは、期間長Lは、例えば、書込走査パルスSPW及びこれに同期するアドレスパルスの幅を短くすることによって短縮するようにしてもよい。この場合、スキャン順が早いパルスほどパルス幅を短くするようにしてもよい。
【0096】
つまり、本改変例においては、微弱放電が発生しやすい長期間の使用後において、書込アドレス行程の時間(スキャンレート)を短くしている。前述のように、微弱放電はアドレス期間中において継続して発生するので、走査順が遅い走査ラインほど、アドレス放電が生起し難くなる。よって、この微弱放電によって必要な壁電荷が削減されてしまう前に全ラインのスキャンを終了するように、スキャンレートを短くしている。このようにすると、悪環境下であっても、実施例1よりも更に、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【実施例3】
【0097】
図12は、本発明の実施例3であるプラズマディスプレイ装置の概略構成を示す図である。
【0098】
図12に示されるプラズマディスプレイ装置では、図11に示される点灯サスティンパルスカウンタ120に代わり、累積使用時間タイマ140を設けたものであり、その他の構成及び各種駆動動作については、図11に示されるプラズマディスプレイ装置と同一である。
【0099】
累積使用時間タイマ140は、プラズマディスプレイ装置における工場出荷後の最初の電源投入に応じて時間計測を開始し、電源遮断に応じて時間計測動作を停止する。この際、累積使用時間タイマ140は、電源遮断時点での経過時間を、次の電源投入時における初期値として内蔵レジスタ(図示せぬ)に記憶させる。つまり、累積使用時間タイマ140は、次回の電源投入に応じて、この内蔵レジスタに記憶されている初期値から経過時間の計数を開始することにより、工場出荷後からの累積使用時間を計数するのである。この際、累積使用時間タイマ140は、現時点での累積使用時間を、上記点灯サスティンパルス累積数と見なして、この点灯サスティンパルス累積数を表す点灯サスティンパルス累積数信号SSを駆動制御回路56に供給する。
【0100】
従って、図12に示されるプラズマディスプレイ装置によれば、工場出荷後からの累積使用時間に応じて、上記実施例1及び2、及びこれらの改変例と同様な駆動制御が行われる。
【0101】
より具体的には、駆動制御回路56は、先ず、上記累積使用時間(UT)が所定時間(UM)よりも大であるか否かを判定する。当該累積使用時間が所定時間を超えた場合(UM<UT)には、駆動制御回路56は、上記実施例1及び2の場合と同様な調整(i)及び/又は(ii)を行う。さらに、上記実施例1及び2の場合と同様に、調整(iii)〜(v)を行うようにしてもよい。
【0102】
このように、調整(i)〜(v)を行った場合の効果は、上記実施例1及び2の場合と同様である。
【0103】
以上、詳細に説明したように、本発明においては、PDPの温度が所定の温度範囲外(高温又は低温)になった場合や、PDPの使用時間が所定時間を超えた場合などの微弱放電が発生しやすい状況下において、行電極(X電極−Y電極)間の電位差の最大値を減少させる。これにより、リセット行程終了時(書込アドレス行程時)に残留するY電極側の壁電荷及びこれと反対極性のX電極側の壁電荷の量がそれぞれ大きくなり、書込アドレス放電が生起しやすくなるので、書込ミスの発生を効果的に防止し得るのである。
【図面の簡単な説明】
【0104】
【図1】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図2】表示面側から眺めたPDPの内部構造を模式的に示す正面図である。
【図3】図2に示されるV−V線上での断面を示す図である。
【図4】図2に示されるW−W線上での断面を示す図である。
【図5】蛍光体層17内に含まれるMgO結晶体を模式的に表す図である。
【図6】酸化マグネシウム層のみにCL発光MgO結晶体を含ませた従来のPDPにおいて生起される列側陰極放電の強度の推移を表す図である。
【図7】酸化マグネシウム層及び蛍光体層の双方にCL発光MgO結晶体を含ませたPDPにおいて生起される列側陰極放電の強度の推移を表す図である。
【図8】図1に示されるプラズマディスプレイ装置における各階調毎の発光パターンの一例を示す図である。
【図9】図1に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図10】図9に示される発光駆動シーケンスに従ってPDP50に印加される各種駆動パルスを示す図である。
【図11】本発明の実施例2に係るプラズマディスプレイ装置の概略構成を示す図である。
【図12】本発明の実施例3に係るプラズマディスプレイ装置の概略構成を示す図である。
【符号の説明】
【0105】
13 酸化マグネシウム層
17 蛍光体層
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
120 点灯サスティンパルスカウンタ
140 累積使用時間タイマ
【技術分野】
【0001】
本発明は、入力映像信号に応じてプラズマディスプレイパネルを駆動する駆動方法に関する。
【背景技術】
【0002】
現在、薄型表示装置として、AC型(交流放電型)のプラズマディスプレイパネル(以下、PDPと称する)が製品化されている。PDP内には、2枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面(背面基板と対向する面)には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した画素セルが形成されている。
【0003】
このようなPDPに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【0004】
サブフィールド法に基づく階調駆動では、発光を実施すべき回数(又は期間)が夫々に割り当てられている複数のサブフィールド各々にて、1フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各画素セル内の行電極及び列電極間で選択放電を生起させて所定量の壁電荷を形成(又は消去)させる。サスティン行程では、所定量の壁電荷が形成されている画素セルのみを繰り返し放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。かかるリセット行程では、全ての画素セル内において、対を為す行電極間にリセット放電を生起させることにより全画素セル内に残留する壁電荷の量を初期化する。
【0005】
ここで、上記リセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。
【0006】
そこで、前面基板に設けられた保護層にカソードルミネセンス発光を行う酸化マグネシウム結晶体を含ませ、放電遅れ時間を短縮させるようにしたPDP及びその駆動方法が提案された(例えば特許文献1参照)。そして、当該文献には、PDPにおける温度に応じてパルス幅を変更することが開示されている。
【特許文献1】特開2006−106555号公報
【0007】
しかしながら、カソードルミネセンス発光酸化マグネシウム結晶体を用いたPDPのように、放電特性が良好なPDPにおいては、アドレス行程時にY電極−アドレス電極間で不要な微弱放電が発生するおそれがある。すると、本来放電させなければならないY電極−アドレス電極間におけるアドレス放電が正しく生起しない場合がある。
【0008】
また、異常温度環境下や経時変化した場合では、放電特性が不安定となり、この微弱放電が発生しやすいという問題が生じる。
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明は、装置温度・環境温度や経時変化等の種々の条件下においても、上記した微弱放電の影響を抑制することができ、従って、表示品質に優れ、輝度階調の表現能力(いわゆる暗コントラスト)の高いプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【0010】
本発明によるディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており上記第1基板に形成されている第1の行電極及び第2の行電極からなる複数の行電極対と上記第2基板に形成されている複数の列電極との各交叉部に放電セルが形成され、上記放電セル各々の上記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、上記映像信号における単位表示期間毎に複数のサブフィールド各々において上記画素データに応じて選択的に上記放電セル各々をアドレス放電せしめて上記放電セルを点灯モード及び消灯モードの内の一方に設定するアドレス行程と、上記点灯モードの状態にある上記放電セルのみを上記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備えている。上記複数のサブフィールド中の1のサブフィールドでは、上記アドレス行程に先立って上記放電セルを上記点灯モード及び消灯モードの内の他方に初期化するリセット行程を備え、上記リセット行程は上記第1の行電極に第1リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して上記第1の行電極に上記第1リセットパルスとは逆極性の第2リセットパルスを印加するリセット行程後半部を含み、上記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、上記リセット行程後半部において、上記第1の行電極と上記第2の行電極との間の電位差の最大値を減少させることを特徴としている。
【0011】
また、本発明によるディスプレイパネルの駆動方法は、上記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、上記リセット行程後半部において、上記第1の行電極と上記第2の行電極との間の電位差の最大値を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【発明を実施するための最良の形態】
【0012】
PDPの温度が所定の温度範囲外(高温又は低温)になった場合や、PDPの使用時間が所定時間を超えた場合などの微弱放電が発生しやすい状況下において、行電極(X電極−Y電極)間の電位差の最大値を減少させる。
【0013】
かかる構成により、リセット行程終了時(書込アドレス行程時)に残留するY電極及びX電極の壁電荷量を大きくし、書込アドレス放電が生起しやすくなる。従って。書込ミスの発生を効果的に防止し得る。
【0014】
以下、本発明の実施例を図を参照しつつ説明する。
【実施例1】
【0015】
図1は、本発明の実施例1であるプラズマディスプレイ装置の概略構成を示す図である。
【0016】
図1に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、駆動制御回路56及び温度センサ100から構成される。
【0017】
PDP50には、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D1〜Dm、横方向(水平方向)に夫々伸張して配列された行電極X1〜Xn及び行電極Y1〜Ynが形成されている。この際、互いに隣接するもの同士で対を為す行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)が夫々、PDP50における第1表示ライン〜第n表示ラインを担う。各表示ラインと列電極D1〜Dm各々との交叉部(図1中の一点鎖線にて囲まれた領域)には、画素を担う放電セル(表示セル)PCが形成されている。すなわち、PDP50には、第1表示ラインに属する放電セルPC1,1〜PC1,m、第2表示ラインに属する放電セルPC2,1〜PC2,m、・・・・、第n表示ラインに属する放電セルPCn,1〜PCn,mの各々がマトリクス状に配列されているのである。
【0018】
図2は、表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。尚、図2においては、夫々隣接する3つの列電極Dと、互いに隣接する2つの表示ラインとの各交叉部を抜粋して示すものである。又、図3は、図2のV−V線におけるPDP50の断面を示す図であり、図4は、図2のW−W線におけるPDP50の断面を示す図である。
【0019】
図2に示すように、各行電極Xは、2次元表示画面の水平方向に伸張するバス電極Xbと、かかるバス電極Xb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Xaと、から構成される。各行電極Yは、2次元表示画面の水平方向に伸張するバス電極Ybと、かかるバス電極Yb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Yaと、から構成される。透明電極Xa及びYaは例えばITO等の透明導電膜からなり、バス電極Xb及びYbは例えば金属膜からなる。透明電極Xa及バス電極Xbからなる行電極X、並びに透明電極Ya及バス電極Ybからなる行電極Yは、図3に示す如く、その前面側がPDP50の表示面となる前面透明基板10の背面側に形成されている。この際、各行電極対(X、Y)における透明電極Xa及びYaは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップg1を介して互いに対向している。又、前面透明基板10の背面側には、行電極対(X、Y)とこの行電極対に隣接する行電極対(X、Y)との間に、2次元表示画面の水平方向に伸張する黒色または暗色の光吸収層(遮光層)11が形成されている。さらに、前面透明基板10の背面側には、行電極対(X,Y)を被覆するように誘電体層12が形成されている。この誘電体層12の背面側(行電極対が接触する面とは反対側の面)には、図3に示す如く、光吸収層11とこの光吸収層11に隣接するバス電極Xb及びYbとが形成されている領域に対応した部分に、嵩上げ誘電体層12Aが形成されている。
【0020】
誘電体層12及び嵩上げ誘電体層12Aの表面上には、酸化マグネシウム層13が形成されている。尚、酸化マグネシウム層13は、電子線の照射によって励起されて波長200〜300nm内、特に、230〜250nm内にピークを有するCL(カソードルミネッセンス)発光を行う二次電子放出材としての酸化マグネシウム結晶体(以下、CL発光MgO結晶体と称する)を含むものである。このCL発光MgO結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。CL発光MgO結晶体の平均粒径は、2000オングストローム以上(BET法による測定結果)である。平均粒径が2000オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きCL発光のピーク波長(例えば、235nm付近、230〜250nm内)に対応したエネルギー準位を有するものが多く形成されることになる。また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したCL発光のピーク波長に対応したエネルギー準位を有するものとなる。
【0021】
このようなCL発光MgO結晶体を、スプレー法や静電塗布法等によって、誘電体層12の表面に付着させることにより酸化マグネシウム層13が形成されている。尚、誘電体層12の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にCL発光MgO結晶体を付着させて酸化マグネシウム層13を形成するようにしても良い。
【0022】
一方、前面透明基板10と平行に配置された背面基板14上には、各行電極対(X,Y)における透明電極Xa及びYaに対向する位置において、列電極Dの各々が行電極対(X,Y)と直交する方向に伸張して形成されている。背面基板14上には、更に列電極Dを被覆する白色の列電極保護層15が形成されている。この列電極保護層15上には隔壁16が形成されている。隔壁16は、各行電極対(X,Y)のバス電極Xb及びYbに対応した位置において夫々2次元表示画面の横方向に伸張している横壁16Aと、互いに隣接する列電極D間の各中間位置において2次元表示画面の縦方向に伸張している縦壁16Bとによって梯子形状に形成されている。更に、図2に示す如き梯子形状の隔壁16がPDP50の各表示ライン毎に形成されている。互いに隣接する隔壁16の間には、図2に示す如き隙間SLが存在する。又、梯子状の隔壁16により、夫々独立した放電空間S、透明電極Xa及びYaを含む放電セルPCが区画されている。放電空間S内には、キセノンガスを含む放電ガスが封入されている。各放電セルPCの放電空間Sと隙間SLとの間は、図3に示す如く酸化マグネシウム層13が横壁16Aに当接されることによって互いに閉じられている。又、図4に示す如く、縦壁16Bは酸化マグネシウム層13に当接されていないので、その間に隙間rが存在する。すなわち、2次元表示画面の横方向において互いに隣接する放電セルPC各々の放電空間Sは、この隙間rを介して互いに連通している。
【0023】
各放電セルPC内における横壁16Aの側面、縦壁16Bの側面、及び列電極保護層15の表面には、これらの面を全て覆うように蛍光体層17が形成されている。この蛍光体層17は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の3種類からなる。例えば、第(3K−2)番目の列電極(D1,D4,D7,D10,・・・)に属する放電セルPC各々の蛍光体層17には赤色発光を為す蛍光体、第(3K−1)番目の列電極(D2,D5,D8,D11,・・・)に属する放電セルPC各々の蛍光体層17には緑色発光を為す蛍光体、第(3K)番目の列電極(D3,D6,D9,D12,・・・)に属する放電セルPC各々の蛍光体層17には青色発光を為す蛍光体が夫々形成されている。つまり、1つの列電極D上には、赤、緑及び青の内の1の色の発光を担う放電セルが配列されているのである。尚、蛍光体層17内には、例えば図5に示す如き形態にて、二次電子放出材としてのMgO結晶体(CL発光MgO結晶体を含む)が含まれている。すなわち、図5に示すように、蛍光体層17の表面上における放電空間Sを覆う面上、つまり放電空間Sと接する面上において、放電ガスと接触するようにMgO結晶体が蛍光体層17から露出しているのである。
【0024】
以下に、CL発光MgO結晶体を酸化マグネシウム層13及び蛍光体層17の双方に含ませた構成を採用したことによる作用効果について、図6及び図7を参照しつつ説明する。
図6及び図7共に、各電極に印加する波形としては以下の様態のパルスを印加した。
行電極Yへは立ち上がりの緩やかな正極性のパルスを印加すると共に、列電極D(アドレス電極)を接地電位とした。また行電極Xについては、Y電極との間で放電が生起しないレベルの正極性のパルスを印加した。すなわち、後述する図10の第2リセット行程R2の前半部と同様の様態にて各電極に対して各パルスを印加した。この場合、行電極Yと列電極Dとの間で放電が生起する。この様に、行電極Yが陽極側、列電極Dが陰極側となるように電圧が印加された結果、生起する放電を「列側陰極放電」と定義する。
【0025】
尚、図6は、酸化マグネシウム層13及び蛍光体層17各々の内の酸化マグネシウム層13のみにCL発光MgO結晶体を含ませた従来のPDPの放電セルにおいて生起された放電における放電強度の時間推移を表す図である。一方、図7は、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませた、本発明によるPDP50の放電セルにおいて生起された放電における放電強度の時間推移を表す図である。
【0026】
このように、従来のPDPでは、図6に示す如く放電開始時点から比較的強い放電が1[ms]以上に亘って継続してしまうが、本発明によるPDP50によると、図7に示す如く、微弱な放電が放電開始時点から約0.04[ms]以内に終息する。よって、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませる構造を採用することにより、従来のPDPに比して放電遅れ時間の大幅な短縮化、及び放電の微弱化が図られるのである。
【0027】
尚、蛍光体層17に、CL発光MgO結晶体が含まれない酸化マグネシウムを含ませたPDPの放電セルにおいても、図6と同様の結果が得られた。
【0028】
X電極ドライバ51は、リセットパルス発生回路及びサスティンパルス発生回路からなる。X電極ドライバ51のリセットパルス発生回路は、駆動制御回路56から供給されたリセットパルス生成信号に応じたパルス波形を有するリセットパルス(後述する)を発生し、PDP50の行電極X1〜Xn各々に印加する。X電極ドライバ51のサスティンパルス発生回路は、駆動制御回路56から供給されたサスティンパルス生成信号に応じたパルス波形を有するサスティンパルス(後述する)を発生し、PDP50の行電極X1〜Xn各々に印加する。
【0029】
Y電極ドライバ53は、リセットパルス発生回路、スキャンパルス発生回路及びサスティンパルス発生回路からなる。Y電極ドライバ53のリセットパルス発生回路は、駆動制御回路56から供給されたリセットパルス生成信号に応じたパルス波形を有するリセットパルス(後述する)を発生し、PDP50の行電極Y1〜Yn各々に印加する。又、Y電極ドライバ53のリセットパルス発生回路は、駆動制御回路56から供給された壁電荷調整パルス生成信号に応じたパルス波形を有する壁電荷調整パルス(後述する)を発生し、PDP50の行電極Y1〜Yn各々に印加する。又、Y電極ドライバ53のスキャンパルス発生回路は、駆動制御回路56から供給された走査パルス生成信号に応じたパルス波形を有する走査パルス(後述する)を発生し、これをPDP50の行電極Y1〜Yn各々に順次択一的に印加する。Y電極ドライバ53のサスティンパルス発生回路は、駆動制御回路56から供給されたサスティンパルス生成信号によって示されるパルス波形を有するサスティンパルス(後述する)を発生し、PDP50の行電極Y1〜Yn各々に印加する。又、Y電極ドライバ53のサスティンパルス発生回路は、駆動制御回路56から供給された微小発光パルス生成信号によって示されるパルス波形を有する微小発光パルス(後述する)を発生し、PDP50の行電極Y1〜Yn各々に印加する。
【0030】
アドレスドライバ55は、駆動制御回路56から供給された画素駆動データビットに応じたピーク電位を有する画素データパルス(後述する)を発生し、PDP50の列電極D1〜Dm各々に印加する。更に、アドレスドライバ55は、駆動制御回路56から供給された補助パルス生成信号に応じて補助パルス(後述する)を発生し、列電極D1〜Dm各々に印加する。
【0031】
駆動制御回路56は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位6ビット分を表示データ、残りの下位2ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより6ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位2ビット分の輝度が周辺画素によって擬似的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路56は、この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を1画素単位とし、この1画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位4ビット分だけでも8ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路56は、上記ディザ加算画素データの上位4ビット分を、図8に示す如き、全輝度範囲を16段階の第1〜16階調にて表す4ビットの多階調化画素データPDSに変換する。そして、駆動制御回路56は、多階調化画素データPDSを図8に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御回路56は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14(後述する)の各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットDBとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
【0032】
更に、駆動制御回路56は、PDP50を図9に示す如き発光駆動シーケンスに従って駆動させるべき各種駆動制御信号をパネルドライバ(X電極ドライバ51、Y電極ドライバ53、及びアドレスドライバ55)に供給する。すなわち、駆動制御回路56は、1フィールド又は1フレーム表示期間(以下、単位表示期間と称する)毎に、その先頭のサブフィールドSF1では、第1リセット行程R1、第1選択書込アドレス行程W1W及び微小発光行程LL各々に従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。かかるサブフィールドSF1に後続するSF2では、第2リセット行程R2、第2選択書込アドレス行程W2W及びサスティン行程I各々に従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。又、サブフィールドSF3〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。尚、単位表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御回路56は、消去行程Eに従った駆動を順次実施させるべき駆動制御信号をパネルドライバに供給する。
【0033】
パネルドライバ(X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55)は、駆動制御回路56から供給された各種駆動制御信号に応じて、図10に示す如き駆動パルスをPDP50の列電極D、行電極X及びYに供給する。尚、図10は、図9に示されるサブフィールドSF1〜SF14の内から、先頭のサブフィールドSF1及びそれに後続するサブフィールドSF2、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。
【0034】
先ず、サブフィールドSF1の第1リセット行程R1では、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。Y電極ドライバ53は、時間経過に伴う前縁部での電位推移が緩やかな波形(ランプ波形)を有する負極性のリセットパルスRPを発生し、これを全ての行電極Y1〜Ynに印加する。尚、リセットパルスRPにおける負のピーク電位は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRPのピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第1選択書込アドレス行程W1Wでのアドレス放電が不安定となるからである。この間、X電極ドライバ51は、全ての行電極X1〜Xnを接地電位(0ボルト)に設定する。かかるリセットパルスRPの印加に応じて、全ての放電セルPC内の行電極X及びY間においてリセット放電が生起される。かかるリセット放電により、各放電セルPC内の行電極X及びY各々の近傍に残存していた壁電荷が消去され、全ての放電セルPCが消灯モードに初期化される。更に、上記リセットパルスRPの印加に応じて、全ての放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起される。この微弱な放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第1選択書込アドレス行程W1Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。尚、上記リセットパルスRPのパルス電圧はサスティンパルスIPのパルス電圧よりも低く設定されている。又、リセットパルスRPによって各放電セル内の行電極X及びY間に印加される電圧は、サスティンパルスIPの印加によって行電極X及びY間に印加される電圧よりも低い電圧である。よって、リセットパルスRPの印加に応じて生起されるリセット放電は、サスティンパルスIPの印加によって生起されるサスティン放電よりも弱い放電となる。
【0035】
次に、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、Y電極ドライバ53が、図10に示す如き負極性の所定ベース電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、アドレスドライバ55は、先ず、サブフィールドSF1に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択書込アドレス放電が生起される。尚、この間、行電極X及びY間にも書込走査パルスSPWに応じた電圧が印加されることになるが、この段階では全ての放電セルPCは消灯モード、つまり壁電荷が消去された状態にあるので、かかる書込走査パルスSPWの印加だけでは行電極X及びY間には放電が生じない。従って、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、書込走査パルスSPW及び高電圧の画素データパルスDPの印加に応じて、放電セルPC内の列電極D及び行電極Y間のみに選択書込アドレス放電が生起される。これにより、放電セルPC内の行電極X近傍には壁電荷が存在していないものの、行電極Y近傍には正極性の壁電荷、列電極D近傍には負極性の壁電荷が夫々形成された点灯モードの状態に設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルPCは、第1リセット行程R1において初期化された消灯モードの状態、つまり、行電極Y及び列電極D間、並びに行電極X及びY間のいずれにおいても放電が生じない状態を維持する。
【0036】
次に、サブフィールドSF1の微小発光行程LLでは、Y電極ドライバ53が、図10に示す如き正極性の所定のピーク電位を有する微小発光パルスLPを行電極Y1〜Ynに同時に印加する。かかる微小発光パルスLPの印加に応じて、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間において放電(以下、微小発光放電と称する)が生起される。つまり、微小発光行程LLでは、放電セルPC内の行電極Y及び列電極D間では放電が生起されるものの、行電極X及びY間には放電が生起させることのない電位を行電極Yに印加することにより、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間のみで微小発光放電を生起させるのである。この際、微小発光パルスLPのピーク電位は、後述するサブフィールドSF2以降のサスティン行程Iにて印加するサスティンパルスIPのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程WDにおいて行電極Yに印加されるベース電位と同一である。又、図10に示す如く、微小発光パルスLPにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルスRPにおける立ち下がり区間での変化率よりも高くしている。つまり、微小発光パルスLPの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第1リセット行程R1及び第2リセット行程R2で生起されるリセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスIPよりもそのパルス電圧が低い微小発光パルスLPによって生起された放電である為、行電極X及びY間で生起されるサスティン放電(後述する)よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程LLでは、上記リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程LLの直前において実施される第1選択書込アドレス行程W1Wでは、放電セルPC内の列電極D及び行電極Y間で選択書込アドレス放電が生起される。よって、サブフィールドSF1では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル0よりも1段階だけ高輝度な階調に対応した輝度が表現されるのである。尚、上記微小発光放電後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成される。
【0037】
次に、サブフィールドSF2の第2リセット行程R2の前半部では、Y電極ドライバ53が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルス(第1リセットパルス)RP2Y1を全ての行電極Y1〜Ynに印加する。なお、当該リセットパルス(第1リセットパルス)RP2Y1はパルス波高値(一定電圧値)V3を有する。
【0038】
又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定し、X電極ドライバ51は、上記リセットパルスRP2Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有する正極性のリセットパルスRP2Xを全ての行電極X1〜Xn各々に印加する。尚、行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、上記リセットパルスRP2Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。
【0039】
上記リセットパルスRP2Y1の印加に応じて、画素セルPC各々の内で上記微小発光行程LLにて列側陰極放電が生起されなかった画素セルPC内の行電極Y及び列電極D間において、かかる微小発光行程LLでの列側陰極放電よりも弱い第1リセット放電が生起される。
【0040】
すなわち、第2リセット行程R2の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を上記第1リセット放電として生起させるのである。一方、上記微小発光行程LLにおいて既に微小発光放電が生起された画素セルPC内では、上記リセットパルスRP2Y1の印加が為されても放電は生起されない。従って、第2リセット行程R2の前半部の終了直後、全ての画素セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となる。
【0041】
次に、サブフィールドSF2の第2リセット行程R2の後半部では、Y電極ドライバ53が、時間経過に伴い緩やかに電位が下降して負極性のピーク電位(到達電位V2)に到る波形(ランプ波形)を有するリセットパルス(第2リセットパルス)RP2Y2を行電極Y1〜Ynに印加する。すなわち当該第2リセットパルスは上記した第2リセット行程R2の前半部における第1リセットパルスとは逆極性である。
【0042】
更に、第2リセット行程R2の後半部では、X電極ドライバ51が、正極性の所定の一定電位(V1)を有するベースパルスBP2を行電極X1〜Xn各々に印加する。この際、これら負極性のリセットパルスRP2Y2及び正極性のベースパルスBP2の印加に応じて、全ての画素セルPC内の行電極X及びY間において第2リセット放電が生起される。尚、リセットパルスRP2Y2及びベースパルスBP2各々のピーク電位は、上記第1リセット放電によって行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に上記第2リセット放電を生起させることができる最低の電位である。又、リセットパルスRP2Y2における負のピーク電位(V2)は、負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位(絶対値の小さい負極性の電位)に設定されている。すなわち、リセットパルスRP2Y2のピーク電位(V2)を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第2選択書込アドレス行程W2Wでのアドレス放電が不安定となるからである。ここで、第2リセット行程R2の後半部において生起された第2リセット放電により、各画素セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての画素セルPCが消灯モードに初期化される。更に、上記リセットパルスRP2Y2の印加に応じて、全ての画素セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、第2選択書込アドレス行程W2Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【0043】
次に、サブフィールドSF2の第2選択書込アドレス行程W2Wでは、Y電極ドライバ53が、図10に示す如き負極性の所定ベース電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。X電極ドライバ51は、正極性の所定ベース電位を有するベースパルスBP+をこの第2選択書込アドレス行程W2Wにおいて行電極X1〜Xn各々に印加する。尚、上記ベースパルスBP−及びベースパルスBP+各々の電位は、書込走査パルスSPWの非印加期間中における行電極X及びY間の電圧が放電セルPCの放電開始電圧よりも低くなるような電位に設定されている。更に、第2選択書込アドレス行程W2Wでは、アドレスドライバ55が、先ず、サブフィールドSF2に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP−及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP−及びベースパルスBP+に基づく電圧印加だけで行電極X及びY間に放電が生起されるのである。このような放電は、ベースパルスBP+が行電極Xに印加されない第1選択書込アドレス行程W1Wでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間でも放電が生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、第2リセット行程R2において初期化された消灯モードの状態を維持する。
【0044】
次に、サブフィールドSF2のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、上述した如き点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF2の輝度重みに対応した1回分の表示発光が為される。又、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている放電セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図10に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【0045】
次に、サブフィールドSF3〜SF14各々の選択消去アドレス行程WOでは、Y電極ドライバ53が、正極性の所定ベース電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図10に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+のピーク電位は、この選択消去アドレス行程WOの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程WOの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。又、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
【0046】
次に、サブフィールドSF3〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図10に示す如く、行電極X及びY交互に、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを行電極X1〜Xn及びY1〜Yn各々に印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて最終に印加されるサスティンパルスIPに応じてサスティン放電が生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図10に示す如く時間経過に伴う前縁部で
の電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【0047】
そして、最終のサブフィールドSF14のサスティン行程Iの終了後、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
【0048】
以上の如き駆動を、図8に示す如き16通りの画素駆動データGDに基づいて実行する。
【0049】
先ず、黒表示(輝度レベル0)を表現する第1階調よりも1段階だけ高輝度を表す第2階調では、図8に示す如く、サブフィールドSF1〜SF14の内のSF1のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、1回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「1」とした場合、第2階調では、輝度レベル「1」よりも低い輝度レベル「α」に対応した輝度が表現される。
【0050】
この第2階調よりも1段階だけ高輝度を表す第3階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第3階調では、サブフィールドSF1〜SF14の内のSF2のサスティン行程Iのみで1回分のサスティン放電に伴う発光が為され、輝度レベル「1」に対応した輝度が表現される。
【0051】
この第3階調よりも1段階だけ高輝度を表す第4階調では、先ず、サブフィールドSF1において、放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。更に、かかる第4階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第4階調では、サブフィールドSF1にて輝度レベル「α」の発光が為され、SF2にて輝度レベル「1」の発光を伴うサスティン放電が1回分だけ実施されるので、輝度レベル「α」+「1」に対応した輝度が表現される。
【0052】
又、第5階調〜第16階調各々では、サブフィールドSF1において放電セルPCを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。そして、その階調に対応した1のサブフィールドのみで放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第5階調〜第16階調各々では、サブフィールドSF1にて上記微小発光放電が生起され、SF2にて1回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々(白丸にて示す)でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第5階調〜第16階調各々では、輝度レベル「α」+「1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
【0053】
従って、図8〜図10に示される駆動によれば、輝度レベル「0」〜「255+α」なる輝度範囲を図8に示す如き16段階にて表すことが可能となるのである。
【0054】
この際、かかる駆動では、最も輝度重みが小なるサブフィールドSF1において、表示画像に寄与する放電としてサスティン放電ではなく微小発光放電を生起させるようにしている。かかる微小発光放電は、列電極D及び行電極Y間で生起される放電である為、行電極X及びY間で生起されるサスティン放電に比べてその放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示(輝度レベル0)よりも1段階だけ高輝度を表す(第2階調)場合には、サスティン放電によってこれを表す場合に比して輝度レベル0との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第2階調においては、サブフィールドSF1に後続するSF2の第2リセット行程R2ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。尚、図8に示される駆動では、第4階調以降の各階調においてもサブフィールドSF1において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第3階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度(輝度レベルα)である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第4階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
【0055】
ここで、図1に示すプラズマディスプレイ装置には、図3に示す如き酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませることにより、従来のPDPに比して大幅に放電確率を高めると共に、放電遅れ時間の短縮及び放電の微弱化を実現したPDP50が搭載されている。かかるPDP50によれば、微弱化したリセット放電を確実に生起させることが可能となるので、表示画像には関与しないリセット放電に伴う発光を抑えて、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
【0056】
再び、図1を参照すると、本実施例のプラズマディスプレイ装置には、温度センサ100が設けられている。温度センサ100は、PDP50の温度(例えば前面透明基板10又は背面基板14の温度等の装置温度)、或いはPDP50周辺の温度(環境温度)TMを測定し、当該測定温度を表す信号を駆動制御回路56に供給する。なお、PDP50自体の温度(装置温度)及びPDP50周辺の環境温度の両者を含めて、以下において、単に、PDP50の温度という。
【0057】
駆動制御回路56は、温度センサ59からの測定温度(TM)が所定の温度範囲(TL≦TM≦TH)内であるか否かを判別する。ここで、TL及びTHはそれぞれ当該温度範囲の下限値及び上限値である。
【0058】
当該測定温度(TM)が所定の温度範囲外となった場合、すなわち、測定温度(TM)が下限値TL未満となった場合又は上限値THを超えた場合には、以下の電圧調整(i)及び(ii)のいずれか一方又は両者が行われる。
【0059】
すなわち、駆動制御回路56は、
(i)第2リセット行程R2の後半部において行電極X1〜Xn(第2の行電極)に印加されるベースパルスBP2の電圧の絶対値(正極性の所定の一定電位:V1)を低減する、及び/又は、
(ii)第2リセット行程R2の後半部において行電極Y1〜Yn(第1の行電極)に印加される負極性のリセットパルスRP2Y2のピーク電圧(V2)の絶対値(振幅)を低減する。
【0060】
つまり、所定の温度範囲外の温度(高温又は低温)においては、放電特性が安定せずに、上記した微弱放電が発生しやすくなる。このような微弱放電が発生しやすい悪環境下では、第2リセット放電時での行電極X1〜Xn及び行電極Y1〜Yn間の電位差の最大値を小さくするのである。なお、本実施例においては、ベースパルスBP2を正極性とし、リセットパルスRP2Y2を負極性としているので、(i)ベースパルスBP2の電圧を低減し、(ii)リセットパルスRP2Y2の電圧を増加(絶対値を低減)しているが、ベースパルスBP2及びリセットパルスRP2Y2の極性に応じて、ベースパルスBP2の電圧及び/又はリセットパルスRP2Y2の電圧の絶対値を低減する(行電極X1〜Xn及び行電極Y1〜Yn間の電位差を小さくする)ように構成すればよい。
【0061】
このようにすると、第2リセット放電時における行電極X1〜Xn及び行電極Y1〜Yn間の放電が弱くなり、リセット行程終了時(書込アドレス行程時)に残留するY側の負極性の壁電荷量、及びX側の正極性の壁電荷量が、電位差が大きい場合に比べて多くなる。よって、その後の書込アドレス行程において、悪環境下で、上記の微弱放電によって壁電荷が削減される場合であっても、元々の残留壁電荷が多くなるので、行電極X1〜Xn及び列電極(アドレス電極)D間、及び行電極X1〜Xn(X電極)及び行電極Y1〜Yn(Y電極)間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなるのである。
【0062】
より詳細には、書込アドレス行程において、Y電極への負極性のベースパルスと、列電極(アドレス電極)Dへの正極性のアドレスパルスの印加により、スキャンパルス印加前の非印加時において、Y電極及びアドレス電極間でごく微弱な微弱放電が発生するおそれがある。この微弱放電により、Y電極側へ残留する微量の負極性の壁電荷、及びアドレス電極側に存在する正極性の壁電荷が削減されてしまう。その場合、その後のスキャンパルス印加時のY電極及びアドレス電極間の書込放電が生起しなくなってしまう。ここで書込放電が生起しない場合、そのセルは暗点となってしまう。
【0063】
特に、CL発光MgO結晶体を保護層や蛍光体層に設けた本実施例のPDPの場合、放電特性がよいので、却ってこの微弱放電が発生しやすくなっている。また、この微弱放電は、アドレス行程期間中に亘って継続的に発生する。よって、アドレス期間が長ければ長い程、徐々に壁電荷が削減される。よって、走査順が遅い走査ラインほど、アドレス放電が生起しづらくなる。特に、書込アドレス行程では、Y電極への負極性のベース電位の印加の関係から、アドレス電極−Y電極間の微弱放電は発生しやすい。更に書込アドレス行程で書込ミスが発生すると後のサブフィールドでは消去アドレス行程であるので、そのセルは暗点となってしまい、表示品質を著しく悪化させる。更に、経時変化や異常温度環境下では、Y電極−アドレス電極間の放電特性が不安定であって、この微弱放電が発生しやすい。本発明では、このような条件下において、上記の微弱放電の影響を抑制することができる。
【0064】
次に、本実施例の種々の改変例について説明する。なお、上記した説明と同様な点については説明を省略する。
【0065】
まず、実施例1の改変例1においては、測定温度(TM)が所定の温度範囲(TL≦TM≦TH)外となった場合、上記した電圧調整(i)及び/又は(ii)に加えて、以下の調整(iii)が行われる。なお、(i)及び(ii)の調整に加えて、調整(iii)を行うことが好ましい。
【0066】
すなわち、駆動制御回路56は、(iii)サブフィールドSF2の第2リセット行程R2の前半部において行電極Y1〜Ynに印加されるリセットパルスRP2Y1のパルス波高値(V3)の絶対値(振幅)を増加させる。なお、本実施例においては、リセットパルスRP2Y1を正極性としているので、当該リセットパルスRP2Y1の電圧(V3)を増加させる。
【0067】
つまり、本改変例においては、測定温度(TM)が当該所定の温度範囲(TL≦TM≦TH)外となった場合(すなわち、微弱放電が発生しやすい条件下)において正極性の第1リセットパルスの電位(振幅)を大きくするのである。
【0068】
このようにすると、第1リセット放電時のY電極−アドレス電極間の放電が強くなり、リセット行程終了時(書込アドレス行程時)に残留するY電極側の負極性の壁電荷量が多くなる。従って、その後の書込アドレス行程にて、当該悪環境下において微弱放電によって壁電荷が削減される場合であっても、上記実施例1よりも更に元々の残留壁電荷が多くなるので、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【0069】
次に、さらに実施例1の改変例2について説明する。本実施例の改変例2においては、測定温度(TM)が所定の温度範囲(TL≦TM≦TH)外となった場合、上記した電圧調整(i),(ii),(iii)のうちの少なくともいずれか1に加えて、以下の調整(iv)が行われる。なお、(i)及び/又は(ii)の調整に加えて、調整(iv)を行うことが好ましい。
【0070】
すなわち、駆動制御回路56は、(iv)サブフィールドSF2の第2選択書込アドレス行程W2Wにおいて行電極Y1〜Yn各々に順次択一的に印加される書込走査パルスSPWの波高値(V4)を大きくする。なお、本実施例においては、書込走査パルスSPWを負極性のピーク電位を有するパルスとしているので、書込走査パルスSPWの当該電圧(V4)を低減する。
【0071】
つまり、本改変例においては、微弱放電が発生しやすい条件下において書込走査パルスSPWの波高値を大きくしている。このようにすると、書込アドレス行程時のY電極−アドレス電極間及びX電極−Y電極間の電位差が大となり、アドレス放電が生起しやすくなる。よって、この書込アドレス行程にて、悪環境下にて、上記の微弱放電によって壁電荷が削られた場合であっても、実施例1よりも更に、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【0072】
次に、さらに実施例1の改変例3について説明する。本実施例の改変例3においては、測定温度(TM)が所定の温度範囲(TL≦TM≦TH)外となった場合、上記した電圧調整(i)〜(iv)のうちの少なくともいずれか1に加えて、以下の調整(v)が行われる。なお、(i)及び/又は(ii)の調整に加えて、調整(v)を行うことが好ましい。
【0073】
すなわち、駆動制御回路56は、
(v)サブフィールドSF2の第2選択書込アドレス行程W2Wの期間長L(図10参照)を短くする。この場合、例えば、書込走査パルスSPWのスキャンレートを速くすることによって、当該期間長Lを短縮する。なお、期間長Lの短縮に応じた時間は消去行程Eの後(最終サブフィールドの後)に割り当てればよい。
【0074】
期間長Lは、例えば、書込走査パルスSPW及びこれに同期するアドレスパルスの幅を短くすることによって短縮するようにしてもよい。この場合、スキャン順が早いパルスほどパルス幅を短くするようにしてもよい。
【0075】
つまり、本改変例においては、微弱放電が発生しやすい悪環境下において書込アドレス行程の時間(スキャンレート)を短くしている。前述のように、微弱放電はアドレス期間中において継続して発生するので、走査順が遅い走査ラインほど、アドレス放電が生起し難くなる。よって、この微弱放電によって必要な壁電荷が削減されてしまう前に全ラインのスキャンを終了するように、スキャンレートを短くしている。このようにすると、悪環境下であっても、実施例1よりも更に、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【実施例2】
【0076】
図11は、本発明の実施例2であるプラズマディスプレイ装置の概略構成を示す図である。
【0077】
図11に示されるプラズマディスプレイ装置では、図1に示される温度センサ100に代わり、点灯サスティンパルスカウンタ120を設けたものであり、その他の構成及び各種駆動動作については、図1に示されるプラズマディスプレイ装置と同一である。
【0078】
点灯サスティンパルスカウンタ120は、先ず、サブフィールド(SF)毎に、アドレスドライバ55によって放電セルPC1,1〜PCn,m各々に印加された画素データパルスの内で、点灯モード(後述する)に対応した画素データパルスの数を計数する。次に、点灯サスティンパルスカウンタ120は、各SF毎に、この点灯モードに対応した画素データパルスの数と、X電極ドライバ51及びY電極ドライバ53によって一対の行電極X及びYに繰り返し印加されたサスティンパルスの数と、を乗算し、その乗算結果を累算して行く。尚、かかる乗算結果は、プラズマディスプレイ装置の電源遮断後も保持され、次回の電源投入時において点灯サスティンパルスカウンタ120の初期値となる。すなわち、点灯サスティンパルスカウンタ120は、工場出荷時から現時点までに各放電セルPCに繰り返し印加されたサスティンパルスの内で、点灯モードの状態にある放電セルPCに印加されたサスティンパルス、つまり実際のサスティン放電に寄与することになるサスティンパルスのみを対象としてその累積印加回数(以下、点灯サスティンパルス累積数と称する)を計数するのである。点灯サスティンパルスカウンタ120は、かかる点灯サスティンパルス累積数を示す点灯サスティンパルス累積数信号SSを駆動制御回路56に供給する。
【0079】
ここで、1フィールド毎の点灯サスティンパルス数を算出方法としては、1フィールド毎の平均輝度レベルAPL(Average Picture Level)値(%)を求め、この平均輝度レベル値に1フィールド中に印加される全サスティンパルス数を乗算することにより算出することができる。更に、この1フィールド毎の点灯サスティンパルス数を累積加算することにより、点灯サスティンパルス累積数(SS)を求めることもできる。
【0080】
駆動制御回路56は、先ず、点灯サスティンパルス累積数信号SSにて示される点灯サスティンパルス累積数SSが所定回数(SM)よりも大であるか否かを判定する。
【0081】
上記点灯サスティンパルス累積数が所定回数よりも大である(SM<SS)と判定された場合、駆動制御回路56は、上記実施例1の場合と同様な電圧調整(i)及び(ii)のいずれか一方又は両者を行う。
【0082】
すなわち、駆動制御回路56は、
(i)第2リセット行程R2の後半部において行電極X1〜Xnに印加されるベースパルスBP2の電圧の絶対値(正極性の所定の一定電位:V1)を低減する、及び/又は、
(ii)第2リセット行程R2の後半部において行電極Y1〜Ynに印加される負極性のリセットパルスRP2Y2のピーク電圧(V2)の絶対値(振幅)を低減する。 なお、上記実施例と同様に、本実施例においては、ベースパルスBP2を正極性とし、リセットパルスRP2Y2を負極性としているので、(i)ベースパルスBP2の電圧を低減し、(ii)リセットパルスRP2Y2の電圧を増加(絶対値を低減)しているが、ベースパルスBP2及びリセットパルスRP2Y2の極性に応じて、ベースパルスBP2の電圧及び/又はリセットパルスRP2Y2の電圧の絶対値を低減するように構成すればよい。
【0083】
つまり、本実施例におけるプラズマディスプレイ装置では、PDP50におけるサスティン放電の累積回数が所定回数を超えた後は、上記した駆動(i),(ii)を実施するようにしている。PDPは長期間の使用による経時変化により放電特性が安定せずに、上記した微弱放電が発生しやすくなる。すなわち、微弱放電が発生しやすい所定の累積サスティンパルス印加後では、第2リセットでのX電極−Y電極間の電位差を小さくするように駆動調整を行う。
【0084】
すると、第2リセット放電時のX電極−Y電極間の放電が弱くなり、リセット行程終了時(書込アドレス行程時)に残留するY電極側の負極性の壁電荷量、及びX電極側の正極性の壁電荷量が、電位差が大きい場合に比べて多くなる。よって、その後の書込アドレス行程にて、上記の微弱放電によって壁電荷が削減される場合であっても、元々の残留壁電荷が多くなるように調整(補償)されるので、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【0085】
なお、点灯サスティンパルス累積数SSが所定回数SMを超えた場合、上記駆動(i)及び/又は(ii)における電圧調整は、各電圧を徐々に、又は段階的に変化させるようにしてもよい。上記及び以下の実施例においても、このような制御を同様に実施するようにしてもよい。
【0086】
次に、本実施例の種々の改変例について説明する。なお、上記した説明と同様な点については説明を省略する。
【0087】
まず、実施例2の改変例1においては、点灯サスティンパルス累積数が所定回数を超えた場合(SM<SS)、駆動制御回路56は、上記した調整(i)及び/又は(ii)に加えて、上記実施例1の場合と同様な調整(iii)を行う。
【0088】
すなわち、駆動制御回路56は、
(iii)サブフィールドSF2の第2リセット行程R2の前半部において行電極Y1〜Ynに印加されるリセットパルスRP2Y1のパルス波高値(V3)の絶対値(振幅)を増加させる。
【0089】
なお、調整(i)〜(iii)は上記実施例1の場合と同様であり、(i)〜(iii)の調整を全て行うことが好ましい点も同様である。
【0090】
本改変例においては、微弱放電が発生しやすい所定の累積サスティンパルス印加後では、第1リセットパルスの電圧(V3)の絶対値を大きくしている。なお、上記においては、第1リセットパルスRP2Y1を正極性としているので、当該電圧(V3)を増大させている。
【0091】
すると、第1リセット放電時のY電極−アドレス電極間の放電が強くなり、リセット行程終了時(書込アドレス行程時)に残留するY電極側の負極性の壁電荷量が多くなる。よって、長期間の使用により微弱放電によって壁電荷が低減する場合であっても、更に元々の残留壁電荷が多くなるように調整(補償)されるので、その後の書込アドレス行程にて、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。 次に、さらに実施例2の改変例2について説明する。当該改変例2においては、点灯サスティンパルス累積数が所定回数を超えた場合(SM<SS)、上記した調整(i),(ii),(iii)のうちの少なくともいずれか1に加えて、以下の調整(iv)が行われる。なお、(i)及び/又は(ii)の調整に加えて、調整(iv)を行うことが好ましい。なお、これらの調整(i)〜(iv)は上記実施例1の場合と同様である。
【0092】
すなわち、駆動制御回路56は、
(iv)サブフィールドSF2の第2選択書込アドレス行程W2Wにおいて行電極Y1〜Yn各々に順次択一的に印加される書込走査パルスSPWの波高値(V4)を大きくする。なお、本実施例においては、書込走査パルスSPWを負極性のピーク電位を有するパルスとしているので、書込走査パルスSPWの当該電圧(V4)を低減する。
【0093】
つまり、本改変例においては、微弱放電が発生しやすい長期間の使用後において書込走査パルスSPWの波高値を大きくしている。このようにすると、書込アドレス行程時のY電極−アドレス電極間及びX電極−Y電極間の電位差が大となり、アドレス放電が生起しやすくなる。よって、この書込アドレス行程にて、長期間の使用により微弱放電によって壁電荷が低減する場合であっても、更に元々の残留壁電荷が多くなるように調整(補償)されるので、その後の書込アドレス行程にて、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【0094】
次に、さらに実施例2の改変例3について説明する。当該改変例2においては、点灯サスティンパルス累積数が所定回数を超えた場合(SM<SS)、上記した電圧調整(i)〜(iv)のうちの少なくともいずれか1に加えて、以下の調整(v)が行われる。なお、(i)及び/又は(ii)の調整に加えて、調整(v)を行うことが好ましい。なお、これらの調整(i)〜(v)は上記実施例1の場合と同様である。
【0095】
すなわち、駆動制御回路56は、
(v)サブフィールドSF2の第2選択書込アドレス行程W2Wの期間長L(図10参照)を短くする。この場合、例えば、書込走査パルスSPWのスキャンレートを速くすることによって、当該期間長Lを短縮する。なお、期間長Lの短縮に応じた時間は消去行程Eの後(最終サブフィールドの後)に割り当てればよい。 あるいは、期間長Lは、例えば、書込走査パルスSPW及びこれに同期するアドレスパルスの幅を短くすることによって短縮するようにしてもよい。この場合、スキャン順が早いパルスほどパルス幅を短くするようにしてもよい。
【0096】
つまり、本改変例においては、微弱放電が発生しやすい長期間の使用後において、書込アドレス行程の時間(スキャンレート)を短くしている。前述のように、微弱放電はアドレス期間中において継続して発生するので、走査順が遅い走査ラインほど、アドレス放電が生起し難くなる。よって、この微弱放電によって必要な壁電荷が削減されてしまう前に全ラインのスキャンを終了するように、スキャンレートを短くしている。このようにすると、悪環境下であっても、実施例1よりも更に、Y電極−アドレス電極間及びX電極−Y電極間で書込アドレス放電が生起しやすくなり、書込ミスが発生しなくなる。
【実施例3】
【0097】
図12は、本発明の実施例3であるプラズマディスプレイ装置の概略構成を示す図である。
【0098】
図12に示されるプラズマディスプレイ装置では、図11に示される点灯サスティンパルスカウンタ120に代わり、累積使用時間タイマ140を設けたものであり、その他の構成及び各種駆動動作については、図11に示されるプラズマディスプレイ装置と同一である。
【0099】
累積使用時間タイマ140は、プラズマディスプレイ装置における工場出荷後の最初の電源投入に応じて時間計測を開始し、電源遮断に応じて時間計測動作を停止する。この際、累積使用時間タイマ140は、電源遮断時点での経過時間を、次の電源投入時における初期値として内蔵レジスタ(図示せぬ)に記憶させる。つまり、累積使用時間タイマ140は、次回の電源投入に応じて、この内蔵レジスタに記憶されている初期値から経過時間の計数を開始することにより、工場出荷後からの累積使用時間を計数するのである。この際、累積使用時間タイマ140は、現時点での累積使用時間を、上記点灯サスティンパルス累積数と見なして、この点灯サスティンパルス累積数を表す点灯サスティンパルス累積数信号SSを駆動制御回路56に供給する。
【0100】
従って、図12に示されるプラズマディスプレイ装置によれば、工場出荷後からの累積使用時間に応じて、上記実施例1及び2、及びこれらの改変例と同様な駆動制御が行われる。
【0101】
より具体的には、駆動制御回路56は、先ず、上記累積使用時間(UT)が所定時間(UM)よりも大であるか否かを判定する。当該累積使用時間が所定時間を超えた場合(UM<UT)には、駆動制御回路56は、上記実施例1及び2の場合と同様な調整(i)及び/又は(ii)を行う。さらに、上記実施例1及び2の場合と同様に、調整(iii)〜(v)を行うようにしてもよい。
【0102】
このように、調整(i)〜(v)を行った場合の効果は、上記実施例1及び2の場合と同様である。
【0103】
以上、詳細に説明したように、本発明においては、PDPの温度が所定の温度範囲外(高温又は低温)になった場合や、PDPの使用時間が所定時間を超えた場合などの微弱放電が発生しやすい状況下において、行電極(X電極−Y電極)間の電位差の最大値を減少させる。これにより、リセット行程終了時(書込アドレス行程時)に残留するY電極側の壁電荷及びこれと反対極性のX電極側の壁電荷の量がそれぞれ大きくなり、書込アドレス放電が生起しやすくなるので、書込ミスの発生を効果的に防止し得るのである。
【図面の簡単な説明】
【0104】
【図1】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図2】表示面側から眺めたPDPの内部構造を模式的に示す正面図である。
【図3】図2に示されるV−V線上での断面を示す図である。
【図4】図2に示されるW−W線上での断面を示す図である。
【図5】蛍光体層17内に含まれるMgO結晶体を模式的に表す図である。
【図6】酸化マグネシウム層のみにCL発光MgO結晶体を含ませた従来のPDPにおいて生起される列側陰極放電の強度の推移を表す図である。
【図7】酸化マグネシウム層及び蛍光体層の双方にCL発光MgO結晶体を含ませたPDPにおいて生起される列側陰極放電の強度の推移を表す図である。
【図8】図1に示されるプラズマディスプレイ装置における各階調毎の発光パターンの一例を示す図である。
【図9】図1に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図10】図9に示される発光駆動シーケンスに従ってPDP50に印加される各種駆動パルスを示す図である。
【図11】本発明の実施例2に係るプラズマディスプレイ装置の概略構成を示す図である。
【図12】本発明の実施例3に係るプラズマディスプレイ装置の概略構成を示す図である。
【符号の説明】
【0105】
13 酸化マグネシウム層
17 蛍光体層
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
120 点灯サスティンパルスカウンタ
140 累積使用時間タイマ
【特許請求の範囲】
【請求項1】
放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており前記第1基板に形成されている第1の行電極及び第2の行電極からなる複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において前記画素データに応じて選択的に前記放電セル各々をアドレス放電せしめて前記放電セルを点灯モード及び消灯モードの内の一方に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え
前記複数のサブフィールド中の1のサブフィールドでは、前記アドレス行程に先立って前記放電セルを前記点灯モード及び消灯モードの内の他方に初期化するリセット行程を備え、前記リセット行程は前記第1の行電極に第1リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して前記第1の行電極に前記第1リセットパルスとは逆極性の第2リセットパルスを印加するリセット行程後半部を含み、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記リセット行程後半部において、前記第1の行電極と前記第2の行電極との間の電位差の最大値を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項2】
前記第2リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第2の行電極に印加される電位は正極性であり、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第2の行電極に印加される当該正極性の電位を減少させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項3】
前記第2リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第2の行電極に印加される電位は正極性であり、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第2リセットパルスのピーク電位を増加させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項4】
前記第1リセットパルスは正極性のパルスであり、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第1リセットパルスの電位の波高値を増加させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項5】
前記1のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第2の行電極に印加される正極性のベースパルスの電位を増加させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項6】
前記1のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第1の行電極に順次印加される負極性の走査パルスの電位の絶対値を増加させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項7】
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記1のサブフィールドのアドレス行程の期間長を短くすることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項8】
前記1のサブフィールドのアドレス行程は、前記アドレス放電をせしめて前記放電セルを点灯モードに設定する選択書込アドレス行程であり、前記1のサブフィールドに後続するサブフィールドのアドレス行程では、前記アドレス放電をせしめて前記放電セルを消灯モードに設定する選択消去アドレス行程であることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項9】
前記リセット行程前半部では、前記第1の行電極を陽極側、前記列電極を陰極側とした電圧を前記第1の行電極及び前記列電極間に印加することにより前記第1の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項10】
前記行電極対を被覆する誘電体層上の保護層には、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体が含まれることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項11】
前記蛍光体層には酸化マグネシウムが含まれ、この酸化マグネシウムには、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項12】
前記酸化マグネシウム結晶体は粒径が2000Å以上であることを特徴とする請求項10又は11に記載のプラズマディスプレイパネルの駆動方法。
【請求項13】
前記放電空間内において前記酸化マグネシウム結晶体が前記放電ガスに接触していることを特徴とする請求項10又は11に記載のプラズマディスプレイパネルの駆動方法。
【請求項14】
放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており前記第1基板に形成されている第1の行電極及び第2の行電極からなる複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において前記画素データに応じて選択的に前記放電セル各々をアドレス放電せしめて前記放電セルを点灯モード及び消灯モードの内の一方に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え
前記複数のサブフィールド中の1のサブフィールドでは、前記アドレス行程に先立って前記放電セルを前記点灯モード及び消灯モードの内の他方に初期化するリセット行程を備え、前記リセット行程は前記第1の行電極に第1リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して前記第1の行電極に前記第1リセットパルスとは逆極性の第2リセットパルスを印加するリセット行程後半部を含み、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記リセット行程後半部において、前記第1の行電極と前記第2の行電極との間の電位差の最大値を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項15】
前記第2リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第2の行電極に印加される電位は正極性であり、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第2の行電極に印加される当該正極性の電位を減少させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項16】
前記第2リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第2の行電極に印加される電位は正極性の電位であり、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第2リセットパルスのピーク電位を増加させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項17】
前記第1リセットパルスは正極性のパルスであり、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第1リセットパルスの電位の波高値を増加させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項18】
前記1のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第2の行電極に印加される正極性のベースパルスの電位を増加させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項19】
前記1のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第1の行電極に順次印加される負極性の走査パルスの電位の絶対値を増加させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項20】
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記1のサブフィールドのアドレス行程の期間長を短くすることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項21】
前記1のサブフィールドのアドレス行程は、前記アドレス放電をせしめて前記放電セルを点灯モードに設定する選択書込アドレス行程であり、前記1のサブフィールドに後続するサブフィールドのアドレス行程では、前記アドレス放電をせしめて前記放電セルを消灯モードに設定する選択消去アドレス行程であることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項22】
前記リセット前半部では、前記第1の行電極を陽極側、前記列電極を陰極側とした電圧を前記第1の行電極及び前記列電極間に印加することにより前記第1の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項23】
前記行電極対を被覆する誘電体層上の保護層には、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体が含まれることを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
【請求項24】
前記蛍光体層には酸化マグネシウムが含まれ、この酸化マグネシウムには、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
【請求項25】
前記酸化マグネシウム結晶体は粒径が2000Å以上であることを特徴とする請求項23又は24に記載のプラズマディスプレイパネルの駆動方法。
【請求項26】
前記放電空間内において前記酸化マグネシウム結晶体が前記放電ガスに接触していることを特徴とする請求項23又は24に記載のプラズマディスプレイパネルの駆動方法。
【請求項1】
放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており前記第1基板に形成されている第1の行電極及び第2の行電極からなる複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において前記画素データに応じて選択的に前記放電セル各々をアドレス放電せしめて前記放電セルを点灯モード及び消灯モードの内の一方に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え
前記複数のサブフィールド中の1のサブフィールドでは、前記アドレス行程に先立って前記放電セルを前記点灯モード及び消灯モードの内の他方に初期化するリセット行程を備え、前記リセット行程は前記第1の行電極に第1リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して前記第1の行電極に前記第1リセットパルスとは逆極性の第2リセットパルスを印加するリセット行程後半部を含み、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記リセット行程後半部において、前記第1の行電極と前記第2の行電極との間の電位差の最大値を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項2】
前記第2リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第2の行電極に印加される電位は正極性であり、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第2の行電極に印加される当該正極性の電位を減少させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項3】
前記第2リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第2の行電極に印加される電位は正極性であり、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第2リセットパルスのピーク電位を増加させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項4】
前記第1リセットパルスは正極性のパルスであり、
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第1リセットパルスの電位の波高値を増加させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項5】
前記1のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第2の行電極に印加される正極性のベースパルスの電位を増加させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項6】
前記1のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記第1の行電極に順次印加される負極性の走査パルスの電位の絶対値を増加させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項7】
前記プラズマディスプレイパネルの温度が所定の温度範囲外である場合には、前記1のサブフィールドのアドレス行程の期間長を短くすることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項8】
前記1のサブフィールドのアドレス行程は、前記アドレス放電をせしめて前記放電セルを点灯モードに設定する選択書込アドレス行程であり、前記1のサブフィールドに後続するサブフィールドのアドレス行程では、前記アドレス放電をせしめて前記放電セルを消灯モードに設定する選択消去アドレス行程であることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項9】
前記リセット行程前半部では、前記第1の行電極を陽極側、前記列電極を陰極側とした電圧を前記第1の行電極及び前記列電極間に印加することにより前記第1の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
【請求項10】
前記行電極対を被覆する誘電体層上の保護層には、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体が含まれることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項11】
前記蛍光体層には酸化マグネシウムが含まれ、この酸化マグネシウムには、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
【請求項12】
前記酸化マグネシウム結晶体は粒径が2000Å以上であることを特徴とする請求項10又は11に記載のプラズマディスプレイパネルの駆動方法。
【請求項13】
前記放電空間内において前記酸化マグネシウム結晶体が前記放電ガスに接触していることを特徴とする請求項10又は11に記載のプラズマディスプレイパネルの駆動方法。
【請求項14】
放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており前記第1基板に形成されている第1の行電極及び第2の行電極からなる複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体材料を含む蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間毎に複数のサブフィールド各々において前記画素データに応じて選択的に前記放電セル各々をアドレス放電せしめて前記放電セルを点灯モード及び消灯モードの内の一方に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを前記サブフィールドの輝度重みに対応した回数だけ繰り返しサスティン放電せしめるサスティン行程と、を備え
前記複数のサブフィールド中の1のサブフィールドでは、前記アドレス行程に先立って前記放電セルを前記点灯モード及び消灯モードの内の他方に初期化するリセット行程を備え、前記リセット行程は前記第1の行電極に第1リセットパルスを印加するリセット行程前半部と、このリセット行程前半部に後続して前記第1の行電極に前記第1リセットパルスとは逆極性の第2リセットパルスを印加するリセット行程後半部を含み、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記リセット行程後半部において、前記第1の行電極と前記第2の行電極との間の電位差の最大値を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項15】
前記第2リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第2の行電極に印加される電位は正極性であり、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第2の行電極に印加される当該正極性の電位を減少させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項16】
前記第2リセットパルスは負極性のパルスであり、前記リセット行程後半部にて前記第2の行電極に印加される電位は正極性の電位であり、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第2リセットパルスのピーク電位を増加させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項17】
前記第1リセットパルスは正極性のパルスであり、
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第1リセットパルスの電位の波高値を増加させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項18】
前記1のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第2の行電極に印加される正極性のベースパルスの電位を増加させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項19】
前記1のサブフィールドのアドレス行程にて、前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記第1の行電極に順次印加される負極性の走査パルスの電位の絶対値を増加させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項20】
前記プラズマディスプレイパネルの累積使用時間が所定時間より大となった場合及び階調表示に寄与する駆動パルスの累積印加数が所定値より大となった場合のいずれかの場合には、前記1のサブフィールドのアドレス行程の期間長を短くすることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項21】
前記1のサブフィールドのアドレス行程は、前記アドレス放電をせしめて前記放電セルを点灯モードに設定する選択書込アドレス行程であり、前記1のサブフィールドに後続するサブフィールドのアドレス行程では、前記アドレス放電をせしめて前記放電セルを消灯モードに設定する選択消去アドレス行程であることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項22】
前記リセット前半部では、前記第1の行電極を陽極側、前記列電極を陰極側とした電圧を前記第1の行電極及び前記列電極間に印加することにより前記第1の行電極及び前記列電極間においてリセット放電を生起させることを特徴とする請求項14に記載のプラズマディスプレイパネルの駆動方法。
【請求項23】
前記行電極対を被覆する誘電体層上の保護層には、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体が含まれることを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
【請求項24】
前記蛍光体層には酸化マグネシウムが含まれ、この酸化マグネシウムには、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。
【請求項25】
前記酸化マグネシウム結晶体は粒径が2000Å以上であることを特徴とする請求項23又は24に記載のプラズマディスプレイパネルの駆動方法。
【請求項26】
前記放電空間内において前記酸化マグネシウム結晶体が前記放電ガスに接触していることを特徴とする請求項23又は24に記載のプラズマディスプレイパネルの駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2009−205081(P2009−205081A)
【公開日】平成21年9月10日(2009.9.10)
【国際特許分類】
【出願番号】特願2008−49611(P2008−49611)
【出願日】平成20年2月29日(2008.2.29)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
【公開日】平成21年9月10日(2009.9.10)
【国際特許分類】
【出願日】平成20年2月29日(2008.2.29)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]