プラズマディスプレイパネル，およびプラズマディスプレイパネルの駆動方法
【課題】放電開始電圧を低くしてリセット期間およびアドレシング期間を短縮して，階調表現力を向上させるプラズマディスプレイ，およびプラズマディスプレイの駆動方法を提供する。
【解決手段】所定の間隔をおいて対向配置され，所定の間隔の空間で複数に区画される放電セル１７を備える第１基板１０および第２基板２０と，第１基板１０と第２基板２０の間で第１方向に沿って延長形成され，第１方向と交差する第２方向に隣接して配置される放電セル１７の境界に交互に配置される第１電極３１および第２電極３２と，第１基板１０と第２基板２０の間で第１方向に隣接する放電セル１７の境界で第２方向に沿って延長形成され，第２方向に隣接して配置される各々放電セル１７の中心に向かって交互に突出される突出部を各々備える第１アドレス電極１１および第２アドレス電極１２とを含む。
【解決手段】所定の間隔をおいて対向配置され，所定の間隔の空間で複数に区画される放電セル１７を備える第１基板１０および第２基板２０と，第１基板１０と第２基板２０の間で第１方向に沿って延長形成され，第１方向と交差する第２方向に隣接して配置される放電セル１７の境界に交互に配置される第１電極３１および第２電極３２と，第１基板１０と第２基板２０の間で第１方向に隣接する放電セル１７の境界で第２方向に沿って延長形成され，第２方向に隣接して配置される各々放電セル１７の中心に向かって交互に突出される突出部を各々備える第１アドレス電極１１および第２アドレス電極１２とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマディスプレイパネル，およびプラズマディスプレイパネルの駆動方法に関し，より詳しくは，放電開始電圧を低くして，リセット期間およびアドレシング期間を短縮し，階調表現力を向上させるプラズマディスプレイパネル，およびプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
一般的なプラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ，以下，‘ＰＤＰ’という）には，３電極面放電型ＰＤＰがある。３電極面放電型ＰＤＰは，同一面上に位置した維持電極と走査電極を備えた基板と，この基板から一定の距離をおいて配置され，維持電極および走査電極に対して垂直方向に配置されるアドレス電極を備えた他の基板とで構成されて，基板間に放電ガスが封入される。ＰＤＰで，放電の有無は，各駆動信号線に連結されて独立的に制御される走査電極とアドレス電極の放電によって決定されて，画像を表示する維持放電は，同一面上に位置した維持電極と走査電極の放電によって行われる。
【０００３】
ＰＤＰは，グロー放電を利用して可視光を発生させて，グロー放電が発生した後，人の目に可視光が到達するまで，いくつの段階を経る必要がある。つまり，グロー放電が発生すると，電子と気体等の衝突によって励起された気体が生成されて，このように励起された気体から紫外線が発生する。紫外線が放電セル内の蛍光体に衝突して可視光が生成されて，可視光が前面の透明基板を通して人の目に到達する。このような段階を経ながら維持電極と走査電極に印加された入力エネルギーは，相当に失われる。
【０００４】
グロー放電は，放電開始電圧以上の高い電圧を二個の電極の間に印加することによって起こる。つまり，放電が開始されるためには，非常に高い電圧が必要となる。一旦，放電が起こると，負極と正極周辺の誘電層に生成される空間電荷効果によって，負極と正極の間の電圧分布は，歪曲された形態に現れる。つまり，二個の電極の間には，放電のために二個の電極に印加された電圧の大部分を消費する負極周辺のカソードシース（陰極鞘）領域と，電圧の一部を消費する正極周辺のアノードシース（陽極鞘）領域，およびこの二個の領域の間に形成されて電圧をほとんど消費しないポジティブコラム（陽光柱）領域が形成される。カソードシース領域で電子加熱効率は，誘電層表面に形成された酸化マグネシウム（ＭｇＯ）保護膜の二次電子係数に依存して，陽光柱領域で入力エネルギーの大部分は，電子加熱に消費されると知られている。
【０００５】
蛍光体に衝突して可視光を放出させる真空紫外線は，励起状態のキセノン（Ｘｅ）気体が基底状態に遷移される時に発生し，キセノン（Ｘｅ）の励起状態は，キセノン（Ｘｅ）気体と電子の間の衝突によって生成される。
【０００６】
従って，入力エネルギーのうち，可視光を生成する比率（発光効率）を高めるためには，キセノン（Ｘｅ）気体と電子の衝突回数を増加させる必要があるため，電子加熱効率が高まるほど，発光効率の増加を期待することができる。
【０００７】
カソードシース領域では，入力エネルギーの大部分が消費されるが電子加熱効率が低く，陽光柱領域では，入力エネルギーの消費が少なくても電子加熱効率が非常に高い。従って，陽光柱領域を増加させることによって，高い発光効率を得ることができ，これは，放電ギャップの距離を大きくすることによって達成できる。
【０００８】
一方，キセノン（Ｘｅ）分圧が高まるほど発光効率も増加する。Ｒｅｄｕｃｅｄ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ，つまり，気体密度（ｎ）に対する放電ギャップ間電場（Ｅ）の比（Ｅ／ｎ）が変わることによって，全体における電子の中で励起キセノン（Ｘｅ*，Ｘｅ ｅｘｃｉｔａｔｉｏｎ），キセノンイオン（Ｘｅ+，Ｘｅ ｉｏｎｉｚａｔｉｏｎ），励起ネオン（Ｎｅ*，Ｎｅ ｅｘｃｉｔａｔｉｏｎ），ネオンイオン（Ｎｅ+，Ｎｅ ｉｏｎｉｚａｔｉｏｎ）に消費される電子の比率が変わる。同一なＲｅｄｕｃｅｄ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ（Ｅ／ｎ）で，キセノン（Ｘｅ）分圧が増加するほど電子エネルギーが減少し，この電子エネルギーが減少すると，キセノン（Ｘｅ）の励起に消費される電子比率が大きくなる。
【０００９】
可視光を作る真空紫外線は，励起状態にあるＸｅ気体が基底状態に遷移する時に発生するため，Ｘｅの励起に消費される電子比率が大きくなると発光効率が向上する。
【００１０】
上記のように，陽光柱領域の増加は，電子加熱効率を増加させる。そしてキセノン（Ｘｅ）分圧の増加は，電子のうち，励起キセノン（Ｘｅ*）のために消費される電子加熱比率を増加させる。従って，陽光柱領域およびキセノン（Ｘｅ）分圧の増加は，電子加熱効率を増加させて発光効率を向上させることになる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし，従来のプラズマディスプレイパネルにおいて，陽光柱領域の長さ増加に伴う放電ギャップの増加，または，キセノン（Ｘｅ）分圧の増加は，いずれも，放電開始電圧を増加させて，ＰＤＰの動作特性を低下させ，製造原価を増加させる問題点を有する。従って，発光効率を増加させるために陽光柱領域の増加とキセノン（Ｘｅ）分圧の増加が低い放電開始電圧下で実現される必要がある。このため，放電ギャップの距離および圧力が同一の場合，面放電構造に必要な放電開始電圧より対向放電構造に必要な放電開始電圧が低いという公知事実を利用する。
【００１２】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，放電開始電圧を低くして，リセット期間およびアドレシング期間を短縮させ，空き時間を利用して階調表現力を向上できるプラズマディスプレイパネル，およびプラズマディスプレイパネルの駆動方法を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために，本発明の第１の観点によれば，所定の間隔をおいて対向配置され，上記所定の間隔の空間で二つ以上，または複数に区画される放電セルが備えられる第１基板および第２基板と，上記放電セルの内部に形成される蛍光体層と，上記第１基板と上記第２基板の間で，第１方向に沿って延長して形成され，上記第１方向と交差する第２方向に隣接して配置される上記放電セルの境界に交互に平行して配置される第１電極および第２電極と，上記第１基板と上記第２基板の間で，上記第１方向に隣接する上記放電セルの境界において上記第２方向に沿って延長して形成され，上記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極とを備え，上記第１電極および上記第２電極は，上記第１基板側から上記第２基板側に向かって，所定の厚さを有するように各々形成され，上記第１アドレス電極および上記第２アドレス電極は，上記第２方向に隣接して配置される各々の上記放電セルの中心に向かって交互に突出する突出部を各々含むプラズマディスプレイが提供される。
【００１４】
本発明によれば，第１基板（背面基板）と第２基板（前面基板）との間で，第１方向に沿って延長して形成される第１電極（維持電極）および第２電極（走査電極）が，第１方向に交差する第２方向で隣接する放電セルに共有されるように放電形態を対向放電へ誘導して，維持放電時においてショートギャップで放電を開始することによって，放電開始電圧を低くさせながら，主放電の長さは，増加させて陽光柱を長くし，発光効率を向上させることができる。また，第１基板と第２基板との間で，第２方向に沿って延長して形成される第１アドレス電極および第２アドレス電極は，第１電極および第２電極の間で，各々放電セルの中心に突出して形成される各々突出部を有する。よって，第１アドレス電極および第２アドレス電極にアドレスパルスが印加され，第２方向で互いに隣接する放電セルに共有される第２電極にスキャンパルスが印加されると，１スキャンで２つの放電セルをアドレシングすることができる。従って，本発明によれば，ＰＤＰの動作特性を低下することなく，製造原価を増加させないで，階調表現力を向上することができる。
【００１５】
また，上記ＰＤＰは，上記第１基板の上記第２基板に対向する面上に，複数の第１放電空間を区画する第１隔壁層と，上記第２基板の上記第１基板に対向する面上に，上記第１放電空間に対向する複数の第２放電空間を区画する第２隔壁層とを含むことができ，各々の上記放電セルは，対向する一対の上記第１放電空間および上記第２放電空間によって構成されることができる。
【００１６】
上記第１隔壁層によって区画される上記第１放電空間より，上記第２隔壁層によって区画される上記第２放電空間の方が大きい容積に区画されることができる。
【００１７】
上記第１隔壁層は，上記第１方向に隣接する上記放電セルの境界で上記第２方向に沿って形成される第１隔壁部材と，上記第２方向に隣接する上記放電セルの境界で上記第１方向に沿って上記第１隔壁部材と交差して形成される第２隔壁部材とを含むことができる。また，上記第２隔壁層は，上記第１方向に隣接する上記放電セルの境界で上記第２方向に沿って形成される第３隔壁部材と，上記第２方向に隣接する上記放電セルの境界で上記第１方向に沿って上記第３隔壁部材と交差して形成される第４隔壁部材とを含むことができる。
【００１８】
上記第１電極，上記第２電極，上記第１アドレス電極，および上記第２アドレス電極は，上記第１隔壁層と上記第２隔壁層との間に位置することができる。
【００１９】
また，上記第１アドレス電極，および上記第２アドレス電極の外面に誘電層を備えることができる。
【００２０】
上記第１アドレス電極および上記第２アドレス電極は，上記第１基板と上記第１電極および上記第２電極との間，または上記第２基板と上記第１電極および上記第２電極との間のいずれかに配置されることもできる。この場合，上記第１アドレス電極は，上記第１方向および上記第２方向に直交する第３方向において，上記第２アドレス電極に対して上記第１基板側に備えられ，第２アドレス電極は，上記第１アドレス電極に対して上記第１電極および上記第２電極側に備えられることができる。
【００２１】
一方，上記第１アドレス電極の上記突出部に形成される上記誘電層において，上記第１アドレス電極の上記突出部の上面からの厚さ（ｔ６）は，上記第２アドレス電極の上記突出部に形成される上記誘電層において，上記第２アドレス電極の上記突出部の上面からの厚さ（ｔ７）より厚く形成されることができる。また，上記誘電層の外面には，保護膜がさらに備えられることができる。上記保護膜として可視光非透過性の酸化マグネシウムを用いる場合には，二次電子放出係数が増大し，可視光透過性の酸化マグネシウムで形成することにより二次電子放出係数をさらに増大させることができる。
【００２２】
上記第１アドレス電極と上記第２アドレス電極は，通電性に優れた金属で形成されることができる。
【００２３】
上記第１電極および上記第２電極は，通電性に優れた金属で形成されることができる。上記第１電極および上記第２電極の外面には，誘電層を備えることができ，上記誘電層の外面に保護膜がさらに備えられることができる。
【００２４】
上記第１アドレス電極および上記第２アドレス電極の各々上記突出部に形成される上記保護膜と上記第２電極の上記保護膜との間の平均距離（Ｌ２）は，上記第１アドレス電極および上記第２アドレス電極の各々上記突出部に形成される上記保護膜と上記第１電極の上記保護膜との間の平均距離（Ｌ１）より短く形成することができる。これによって，低電圧によるアドレス放電をより容易に行うことができる。
【００２５】
上記第１アドレス電極および上記第２アドレス電極の各々上記突出部の外面に形成される上記誘電層は，上記第２電極の外面に備えられる上記誘電層と直接連結されることができる。
【００２６】
上記第１アドレス電極および上記第２アドレス電極の各々上記突出部は，上記第１電極と上記第２電極との間に複数に備えられることができる。このような構造により，トリガーリング放電が起こって，アドレス放電および維持放電がより容易に行われる。
【００２７】
また，上記第１アドレス電極の上記突出部は，前記第１基板側に備えられ，上記第２アドレス電極の上記突出部は，上記第１電極および上記第２電極側に備えられ，上記第１基板側に備えられる上記第１アドレス電極の上記突出部の個数と，上記第１電極および上記第２電極側に備えられる上記第２アドレス電極の上記突出部の個数が互いに異なって形成されることができる。
【００２８】
また，上記第１アドレス電極の上記突出部および上記第２アドレス電極の上記突出部は，各々対応する上記放電セルにおいて，各々２個に形成されることができる。
【００２９】
また，上記第２方向に隣接する第１放電セルおよび第２放電セルにおいて，上記第１アドレス電極の上記突出部は，上記第１放電セルの上記第１電極側と上記第２電極側に各々一個ずつ備えられ，上記第２放電セルの上記第１電極側に一個備えられ，上記第２アドレス電極の上記突出部は，上記第２放電セルの上記第２電極側に一個だけ備えられることができる。
【００３０】
一方，上記第１電極および上記第２電極の各々において，上記第２方向に対して垂直方向の長さ（ｈｖ）が，上記第２方向の長さ（ｈｈ）より長く形成されることができる。上記第１電極または上記第２電極の各々は，上記第２方向に対して垂直方向を基準に対称形成されることができる。
【００３１】
一方，上記蛍光体層は，上記放電セルの上記第１基板側に形成される第１蛍光体層と，上記放電セルの上記第２基板側に形成される第２蛍光体層とを含むことができる。上記第１蛍光体層は，反射型蛍光体で形成されて，上記第２蛍光体層は，透過型蛍光体で形成されることができる。また，上記第１蛍光体層の厚さ（ｔ１）は，上記第２蛍光体層の厚さ（ｔ２）より厚く形成されることができる。
【００３２】
また，上記第１電極および上記第２電極は，上記第１方向に対して垂直方向に伸びる拡張部を各々備えることができる。
【００３３】
また，上記第１アドレス電極の上記突出部および上記第２アドレス電極の上記突出部は，上記第１方向で隣接する上記放電セルの境界の両側において，各々上記放電セルの中心に向かって交互に突出して形成されることができる。
【００３４】
上記第１電極の上記拡張部および上記第２電極の上記拡張部において，上記第２方向に対して垂直方向の長さが上記第２方向の長さより長く形成されることができる。
【００３５】
一方，上記第１隔壁層は，上記第２方向に形成される第１隔壁部材で構成され，上記第２隔壁層は，上記第１隔壁部材に対応して上記第２方向に形成される第３隔壁部材で構成されることができる。
【００３６】
上記課題を解決するために，本発明の第２の観点によれば，所定の間隔をおいて対向するように配置され，上記所定の間隔の空間で複数に区画される放電セルが備えられる第１基板および第２基板と，上記放電セルの内部に形成される蛍光体層と，上記第１基板と上記第２基板の間で，第１方向に沿って延長して形成され，上記第１方向と交差する第２方向に隣接して配置される上記放電セルの境界に交互に平行して配置される第１電極および第２電極と，上記第１基板と上記第２基板の間で，上記第１方向に隣接する上記放電セルの境界において上記第２方向に沿って延長して形成され，上記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極とを含み，上記第１電極および上記第２電極は，上記第１基板側から上記第２基板側に向かって，所定の厚さを有するように各々形成され，上記第２方向に隣接して配列される複数の上記放電セルにおいて，上記第１アドレス電極は，一側に配置される一対の上記放電セルに具備される各々上記第１電極と上記第２電極との間に突出して形成される一対の突出部を含み，上記第２アドレス電極は，他側に配置される一対の上記放電セルに具備される各々上記第１電極と上記第２電極との間に突出して形成される一対の突出部を含むプラズマディスプレイパネルが提供される。
【００３７】
本発明によれば，第１アドレス電極および第２アドレス電極の各々が，第２方向で隣接する各々一対の放電セルにおいて，各々放電セルの中心に向かって突出する一対の突出部を有するので，各々の第２電極（走査電極）にスキャンパルスが印加されると，第１アドレス電極，第２アドレス電極が配置される４個の放電セルをアドレシングできるので，１スキャンで４アドレシングが実現できる。従って，アドレシング期間をより短縮できるので，維持放電期間を長くすることができ，階調表現力を向上することができる。
【００３８】
また，上記第１電極および上記第２電極を間に置いて，上記第１アドレス電極は，上記第１基板側に配置され，上記第２アドレス電極は，前記第２基板側に配置されることができる。
【００３９】
また，上記第１電極および上記第２電極は，上記第２方向で隣接する各々上記放電セルに対応して，上記第１方向に対して垂直方向に延長される拡張部と，上記第１方向に隣接して配置される上記放電セルの境界に対応して，上記拡張部より狭い幅を有し，各々上記拡張部を連結する狭小部とを含むことができる。
【００４０】
上記第１アドレス電極の一対の上記突出部と上記第２アドレス電極の一対の上記突出部は，上記第１方向で隣接する上記放電セルの境界の同一側から各々の上記放電セルの中心に向かって突出して形成されることができる。また，上記第１アドレス電極の一対の上記突出部は，上記第１方向で隣接する上記放電セルの境界の一側から各々上記放電セルの中心に向かって突出して形成され，上記第２アドレス電極の一対の上記突出部は，上記第１方向で隣接する上記放電セルの上記一側の反対側から各々上記放電セルの中心に向かって突出して形成されることもできる。
【００４１】
一方，複数の上記放電セルによって一個のサブピクセルが形成されることができる。より具体的には，上記第１電極，上記第２電極，上記第１電極，上記第２電極，上記第１電極の順の配置を通じて，隣接する４個の上記放電セルが一個のサブピクセルを形成することができる。
【００４２】
この場合，上記第２方向に隣接する４個の上記放電セルで，一側の上記第２電極は，隣接する二つの上記放電セルにおける上記第１アドレス電極の一対の上記突出部の間に対応配置され，他側の上記第２電極は，隣接する他の二つの上記放電セルにおける上記第２アドレス電極の一対の上記突出部の間に対応配置されることができる。そして，上記第１電極は，上記第１アドレス電極の上記突出部と，上記第１アドレス電極の上記突出部に隣接する上記第２アドレス電極の上記突出部との間に対応配置されることができる。
【００４３】
上記課題を解決するために，本発明の第３の観点によれば，所定の間隔をおいて，対向して配置される第１基板および第２基板と，上記第１基板と上記第２基板との間の空間で，複数の放電セルを区画する隔壁と，各々の上記放電セル内部の上記第２基板側に形成される蛍光体層と，上記第１基板と上記第２基板との間で第１方向に沿って延長して形成され，各々が上記第１方向と交差する第２方向に隣接する一対の上記放電セルに共有される第１電極および第２電極と，上記第１基板上で上記第２方向に沿って延長して形成され，上記第１方向に隣接する各々の前記放電セルに共有されて互いに並んで配置される第１アドレス電極および第２アドレス電極とを含み，上記第１電極および上記第２電極は，上記第１基板側から上記第２基板側に向かって所定の厚さを有するように各々形成され，上記第２方向に隣接する各々の上記放電セルを間において対向して配置されるプラズマディスプレイパネルが提供される。
【００４４】
本発明によれば，第２電極（走査電極），第１電極（維持電極）およびアドレス電極が第１基板（背面基板）に形成されることによって，アドレス放電の経路を短縮し，アドレス放電の放電開始電圧をさらに低くすることができて，結果的にアドレス放電を安定化することができる。また，アドレス放電を起こす電極と蛍光体層とを互いに異なる基板に形成することによって，アドレス放電の放電開始電圧を均一にすることができる。
【００４５】
上記第１アドレス電極および上記第２アドレス電極の各々は，上記第２方向に隣接して各々に対応する上記放電セルの内部に向かって突出される第１部分と，上記第１部分を上記第２方向に連結する第２部分とを含むことができる。
【００４６】
また，上記第１アドレス電極の上記第１部分および上記第２アドレス電極の上記第１部分は，上記第２方向に隣接する上記放電セルに対応して，互いに交互に配置されることができる。上記第１アドレス電極の上記第１部分は，上記第１アドレス電極の一側から突出するように形成され，上記第２アドレス電極の上記第１部分は，上記一側に対向する上記第２アドレス電極の他側から突出するように形成されることができる。
【００４７】
上記第１アドレス電極の上記第１部分と上記第２アドレス電極の上記第１部分とは，上記第１電極または上記第２電極を基準に対称配置されることができる。
【００４８】
上記第２電極は，アドレシング期間の間に順次にスキャンパルスが印加されてアドレス放電に関与し，上記第１電極は，上記第２電極と共に維持期間の間に維持電圧が印加されて維持放電に関与することができる。上記第２電極を共有しながら上記第２方向に隣接する一対の放電セルのうち，一側の上記放電セルでは，上記一側の放電セルに対応する上記第１アドレス電極の面積が，上記第２アドレス電極の面積より大きく形成されて，他側の上記放電セルでは，上記他側の放電セルに対応する上記第２アドレス電極の面積が，上記第１アドレス電極の面積より大きく形成されることができる。
【００４９】
上記第１アドレス電極および上記第２アドレス電極それぞれの上記第２方向の周縁は，上記放電セルの上記第２方向の周縁と平行配置されることができる。
【００５０】
また，上記第１アドレス電極および上記第２アドレス電極それぞれの上記第２方向の周縁は，各々上記第１部分を各々対応する上記放電セルの中心に位置させるために，傾いて形成されることができる。
【００５１】
一方，上記第１電極および上記第２電極のうち，少なくとも一つは，各々対応する上記放電セルにおいて，上記第２基板から上記第１基板に向かって，上記第１基板側の部分が，各々上記放電セルの内部に向かって大きく突出されることができる。
【００５２】
本発明によれば，第１電極（維持電極）および第２電極（走査電極）の少なくとも一つは，第２基板（前面基板）から第１基板（背面基板）に向かって，第１基板側の部分を対応する放電セル内部に向かって大きく突出するように形成される。よって，維持放電の時にショートギャップ放電とロングギャップ放電を利用することができるので，維持放電の放電開始電圧を低減させながら放電効率を向上させる効果がある。
【００５３】
また，上記第１電極および上記第２電極のうち，少なくとも一つは，各々対応する上記放電セルにおいて，上記第２基板から上記第１基板に向かって，上記第１基板側の部分の上記第２方向の長さが大きくなるように，階段形状で形成されることができ，また，上記第１基板側の部分の上記第２方向の長さが漸進的に大きくなるように形成されることができる。
【００５４】
また，上記第１電極および上記第２電極の外面に誘電層が形成され，上記誘電層は，上記第１電極および上記第２電極の各々を覆いながら，上記第１電極および上記第２電極と並んだ方向に形成される第１誘電層部と，上記第１電極および上記第２電極と交差する方向に，各々上記放電セルの周縁に沿って形成される第２誘電層部とを含むことができる。
【００５５】
上記課題を解決するために，本発明の第４の観点によれば，所定の間隔をおいて対向する第１基板と第２基板との間で，第１方向に延長して形成されて，上記第１方向と交差する第２方向に隣接する放電セルに共有されながら交互に配列される第１電極および第２電極と，上記第２方向に延長して形成されて，上記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極とを含むプラズマディスプレイパネルの駆動方法において：アドレシング期間で，上記第２方向に隣接する第１放電セルと第２放電セルに共有される上記第２電極にスキャンパルスを印加する段階と，上記スキャンパルスが印加される上記第１放電セルと上記第２放電セルをアドレシングするアドレシング段階とを含むプラズマディスプレイパネルの駆動方法が提供される。
【００５６】
本発明によれば，第２電極（走査電極）が，第２方向で互いに隣接する放電セルに共有されるので，第２電極にスキャンパルスが印加されると，第２電極を共有する第１アドレス電極，第２アドレス電極にアドレスパルスが印加される。よって，第２電極にスキャンパルスが印加される１スキャンによって，第２方向で互いに隣接する放電セルがアドレシングされる２アドレシングが実現できるので，アドレス期間を短縮でき，これにより，階調表現力を向上することができる。
【００５７】
上記アドレシング段階は，上記第１放電セルを上記第１アドレス電極でアドレシングすることができ，上記第２放電セルを上記第２アドレス電極でアドレシングすることができる。
【００５８】
また，上記第１アドレス電極と上記第２アドレス電極による各々上記アドレシングは，ともに実現できる。
【００５９】
一方，上記第１アドレス電極には，第１アドレス電極ドライバーからアドレスパルスが印加され，上記第２アドレス電極には，第２アドレス電極ドライバーからアドレスパルスが印加されることができる。
【００６０】
上記第１アドレス電極および上記第２アドレス電極のうち，上記第２電極との距離が短い一側のアドレス電極に印加されるアドレスパルス値（Ｐ２）は，上記第２電極との距離が上記一側のアドレス電極と上記第２電極との距離より長い他側のアドレス電極に印加されるアドレスパルス値（Ｐ１）以下であってよい。ここで，上記第２電極と上記一側のアドレス電極との距離は，上記第１方向および上記第２方向に直交する第３方向に対する上記第２電極と上記一側のアドレス電極との距離である。上記第２電極と上記他側のアドレス電極との距離も，同様である。
【００６１】
上記第２アドレス電極に印加される上記アドレスパルス値（Ｐ２）は，上記第１アドレス電極に印加される上記アドレスパルス値（Ｐ１）の以下であってよい。つまり，上記第１アドレス電極は，上記第２アドレス電極に比べて，上記第１基板側または上記第２基板側に形成され，上記第２アドレス電極は，上記第１アドレス電極に比べて，上記第１電極および上記第２電極側に形成されることができる。よって，上記第１アドレス電極に比べて，上記第２アドレス電極は，上記第２電極との距離が短い。
【００６２】
上記アドレシング段階は，上記第１放電セルを上記第１アドレス電極でアドレシングし，上記第２放電セルを上記第２アドレス電極でアドレシングして，上記第１アドレス電極と上記第２アドレス電極による各々の上記放電セルのアドレシングが順次に実現できる。上記アドレシング段階は，上記第１放電セルおよび上記第２放電セルのうち，上記第２電極とアドレス電極との距離が長い一側の上記放電セルのアドレシングを先に，他側の上記放電セルのアドレシングを後に実現することができる。
【００６３】
つまり，上記アドレシング段階は，上記第１アドレス電極が備えられる上記第１放電セルのアドレシングを先に，上記第２アドレス電極が備えられる上記第２放電セルのアドレシングを後に実現することができる。
【００６４】
この場合，上記第１アドレス電極にアドレス電極ドライバーからアドレスパルスが印加され，その後，上記第２アドレス電極には，上記アドレス電極ドライバーからアドレスパルスが印加されることができる。
【００６５】
本発明によれば，第２アドレス電極によって奇数群の放電セルがアドレシングされた後，第１アドレス電極によって偶数群の放電セルがアドレシングできる。この場合，アドレス電極ドライバーが一個だけで構成されるため，製造費用を低減させる効果がある。
【発明の効果】
【００６６】
以上説明したように本発明によれば，背面基板と前面基板の間に電極群が備えられ，この電極群の中で，維持電極と走査電極が対向放電構造に配備される。また，互いに隣接する放電セル各々共有される維持電極および走査電極は，アドレス電極方向に沿って交互に配置される。そして，第１アドレス電極，第２アドレス電極によって偶数群放電セルと奇数群放電セルが各々ともにアドレシングされるために，アドレス期間が短縮する効果がある。また，隣接する一対の放電セルに走査電極が共有されて，偶数群放電セルと奇数群放電セルがともにリセットされることもでき，これによってリセット期間が短縮することができる。このように，リセット期間およびアドレス期間の短縮は，維持期間を延長させて階調表現力を向上させることができる。
【発明を実施するための最良の形態】
【００６７】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００６８】
（第１実施形態）
図１は，本発明の第１実施形態に係るＰＤＰを示した部分分解斜視図である。図２は，本発明の第１実施形態に係るＰＤＰの電極と放電セルの構造を概略的に示した部分平面図である。図３は，図１に示すＰＤＰを組み立て，ＩＩＩ−ＩＩＩ線に沿って切断した部分断面図であって，４個の放電セルが直線状に隣接し，維持電極線・走査電極線がセル境界部に，走査電極−維持電極−走査電極−維持電極−走査電極のように配置された状態を示し（両端の走査電極は，図示せず），図４は，本発明の第１実施形態に係るＰＤＰの電極の構造を概略的に示した部分斜視図である。
【００６９】
図１を参照すると，本発明の第１実施形態に係るＰＤＰは，基本的に所定の間隔をおいて対向配置される第１基板１０（以下，‘背面基板’という）と第２基板２０（以下，‘前面基板’という），および背面基板１０と前面基板２０の間に備えられる第１隔壁層１６（以下，‘背面板隔壁’という）と第２隔壁層２６（以下，‘前面板隔壁’という）を含む。
【００７０】
背面板隔壁１６と前面板隔壁２６とは，複数の放電空間を区画して相互対向する第１放電空間１８および第２放電空間２８を形成する。第１放電空間１８および第２放電空間２８内には，真空紫外線を吸収して可視光を放出する蛍光体層１９，蛍光体層２９が形成され，また，第１放電空間１８および第２放電空間２８内には，プラズマ放電で真空紫外線を発生させることができるように放電ガス（一例としてキセノン（Ｘｅ）とネオン（Ｎｅ）などを含む混合ガス）が充填されている。
【００７１】
背面板隔壁１６は，背面基板１０の前面基板２０に対向する面上において，前面基板２０に向かって突出形成され，前面板隔壁２６は，前面基板２０の背面基板１０に対向する面上において，背面基板１０に向かって突出形成される。背面板隔壁１６は，背面基板１０の前面基板２０に対向する面上において，複数の放電空間を区画して第１放電空間１８を形成し，前面板隔壁２６は，前面基板２０の背面基板１０に対向する面上において，複数の放電空間を区画して第２放電空間２８を形成する。
【００７２】
このように，背面基板１０側および前面基板２０側において，互いに対向する放電空間によって一個の放電セル１７が形成される。本発明の実施形態で，放電セル１７に対して特別な指摘がない限り，放電セル１７は，第１放電空間１８および第２放電空間２８という２個の放電空間と電極層の空間を一個に結合した放電空間を意味する。
【００７３】
前面板隔壁２６によって形成される放電空間，つまり，第２放電空間２８の容積は，背面板隔壁１６によって形成される放電空間，つまり，第１放電空間１８の容積より大きく形成されるのが好ましい。第１放電空間１８と第２放電空間２８との容積の差によって，放電セル１７内で発生した可視光は，前面基板２０を通して効果的に透過することができる。
【００７４】
背面板隔壁１６および前面板隔壁２６は，放電セル１７を例えば，略四角形または略六角形のように多様な形状に形成可能であって，本実施形態は，略四角形で形成される放電セル１７を例示している。
【００７５】
背面板隔壁１６は，第１隔壁部材１６ａおよび第２隔壁部材１６ｂを含む。第１隔壁部材１６ａは，背面基板１０の前面基板２０に対向する面上において，一方向（図１のｙ軸方向）に長く形成されて配置される。ここで，ｙ軸方向は，第２方向とする。
【００７６】
第２隔壁部材１６ｂは，第２方向に沿って形成される第１隔壁部材１６ａと交差するように長く形成される。第１隔壁部材１６ａおよび第２隔壁部材１６ｂによって，第１放電空間１８が独立的な放電空間に区画される。ここで，第２隔壁部材１６ｂは，第２方向に交差する第１方向に沿って形成され，第１方向は，図１のｘ軸方向である。
【００７７】
前面板隔壁２６は，第３隔壁部材２６ａおよび第４隔壁部材２６ｂを含む。第３隔壁部材２６ａは，前面基板２０の背面基板１０に対向する面上において，背面基板１０に向かって突出形成され，第１隔壁部材１６ａに対応する形状で形成される。第４隔壁部材２６ｂは，第３隔壁部材２６ａと交差するように長く形成され，第２隔壁部材１６ｂに対応する形状で形成される。つまり，前面板隔壁２６において，第３隔壁部材２６ａは，第２方向（図１のｙ軸方向）に沿って形成され，第４隔壁部材２６ｂは，第２方向に交差する第１方向（図１のｘ軸方向）に沿って形成される。
【００７８】
従って，第３隔壁部材２６ａおよび第４隔壁部材２６ｂによって，前面基板２０側に形成された第２放電空間２８は，第１隔壁部材１６ａおよび第２隔壁部材１６ｂによって，背面基板１０側に形成された第１放電空間１８に対応する。
【００７９】
蛍光体層１９，蛍光体層２９は，第１放電空間１８および第２放電空間２８内で形成される。蛍光体層１９は，背面基板１０側の第１放電空間１８に形成される第１蛍光体層１９であり，蛍光体層２９は，前面基板２０側の第２放電空間２８に形成される第２蛍光体層２９である。背面板隔壁１６によって形成される第１放電空間１８と，第１放電空間１８に対向して前面板隔壁２６によって形成される第２放電空間２８は，一個の放電セル１７に含まれる。
【００８０】
従って，第１放電空間１８および第２放電空間２８の内部に各々形成される第１蛍光体層１９および第２蛍光体層２９は，気体放電で発生する真空紫外線によって同じ色の可視光を発生させることができる。また，第１蛍光体層１９および第２蛍光体層２９は，一個の放電セル１７の背面基板１０側および前面基板２０側で可視光を発生させて発光効率が向上することができる。
【００８１】
第１蛍光体層１９は，第１隔壁部材１６ａと第２隔壁部材１６ｂの各々内側面と，第１放電空間１８内に位置する背面基板１０の表面に形成される。第２蛍光体層２９は，第３隔壁部材２６ａと第４隔壁部材２６ｂの各々内側面と，第２放電空間２８内に位置する前面基板２０の表面に形成される。
【００８２】
第１蛍光体層１９は，図１に示しているように，背面基板１０の前面基板２０に対向する面上に背面板隔壁１６を形成した後，蛍光体を塗布して形成することができる。また，第１蛍光体層１９は，背面基板１０を第１放電空間１８の形状に相応するようにエッチングした後，エッチングされた面に蛍光体を塗布して形成することもできる。第２蛍光体層２９は，図１に示しているように，前面基板２０の背面基板１０に対向する面上に前面板隔壁２６を形成した後，蛍光体を塗布して形成することができる。また，前面基板２０を第２放電空間２８の形状に相応するようにエッチングした後，エッチングされた面に蛍光体を塗布して形成することもできる。
【００８３】
背面基板１０をエッチングして背面板隔壁１６を形成する場合，背面基板１０と背面板隔壁１６は，同一材料で構成される（図示せず）。そして，前面基板２０をエッチングして前面板隔壁２６を形成する場合，前面基板２０と前面板隔壁２６は，同一材料で構成される（図示せず）。エッチング方法は，背面板隔壁１６および前面板隔壁２６を各々背面基板１０および前面基板２０と各々別途に形成する方法に比べて，製造原価を低減させることができる。
【００８４】
第１蛍光体層１９は，背面基板１０側の第１放電空間１８内部で，第２蛍光体層２９は，前面基板２０側の第２放電空間２８内部で，各々真空紫外線を吸収して前面基板２０側に向かう可視光を発生させる。また，第１蛍光体層１９は，可視光を反射させる反射型蛍光体で構成され，第２蛍光体層２９は，可視光を透過させる透過型蛍光体で構成される。従って，図３に示しているように，前面基板２０を透過する可視光による発光効率を向上させるために，背面基板１０側の第１蛍光体層１９の厚さ（ｔ１）は，前面基板２０側の第２蛍光体層２９の厚さ（ｔ２）より厚く形成されるのが好ましい（ｔ１>ｔ２）。また，第１蛍光体層１９を形成する蛍光体粉末の粒子の大きさは，第２蛍光体層２９を形成する蛍光体粉末の粒子より大きい。
【００８５】
このように，第２蛍光体層２９の厚さが第１蛍光体層１９の厚さより薄く形成されることによって，前面基板２０側に透過する可視光の損失が少なくなって，発光効率を向上することができる。
【００８６】
また，プラズマ放電によって画像を実現するために，本発明の実施形態のＰＤＰは，各々の放電セル１７に対応して第１アドレス電極１１および第２アドレス電極１２と，第１電極３１（以下，‘維持電極’という）および第２電極３２（以下，‘走査電極’という）を背面基板１０と前面基板２０の間に備える。
【００８７】
図２に示すように，維持電極３１および走査電極３２は，背面板隔壁１６と前面板隔壁２６の間で第１方向（以下，‘ｘ軸方向’という）に沿って延長して形成される。また，維持電極３１および走査電極３２は，ｘ軸方向と交差する第２方向（以下，‘ｙ軸方向’という）に隣接して配置される放電セル１７の境界に交互に配置され，相互対向放電構造を形成する。維持電極３１および走査電極３２は，背面基板１０側から前面基板２０側に向かって，所定の厚さを有するように形成される。つまり，維持電極３１は，第２方向で互いに隣接する放電セル１７の一側に配置され，走査電極３２は，放電セル１７の一側に対向する他側に配置される。これによって，維持電極３１と走査電極３２とは，第２方向で互いに隣接する２個の放電セル１７の維持放電に関与することができる。
【００８８】
第１アドレス電極１１および第２アドレス電極１２は，背面板隔壁１６と前面板隔壁２６の間で，背面板隔壁１６側に形成され，維持電極３１および走査電極３２と背面板隔壁１６との距離よりさらに近く形成される。また，第１アドレス電極１１および第２アドレス電極１２は，背面板隔壁１６と前面板隔壁２６の間で，前面板隔壁２６側に形成され，維持電極３１および走査電極３２と前面板隔壁２６との距離よりさらに近く形成されることもできる。
【００８９】
また，図１を参照すると，第１アドレス電極１１および第２アドレス電極１２は，背面基板１０と維持電極３１および走査電極３２との間で，第２方向に対して垂直方向に沿って互いに所定の間隔をおいて配置される。また，第１アドレス電極１１および第２アドレス電極１２は，前面基板２０から見ると，互いに重なっているように形成される。
【００９０】
具体的には，第１アドレス電極１１は，背面板隔壁１６と前面板隔壁２６のうち，いずれか一側に隣接するように備えられる。そして，第２アドレス電極１２は，維持電極３１および走査電極３２側に隣接して備えられる。第１アドレス電極１１および第２アドレス電極１２は，前面基板２０から見て，互いに重なるように形成して，ｙ軸方向に隣接する放電セル１７を交互にアドレシングする必要がある。そして，ｙ軸方向に隣接する放電セル１７を交互にアドレシングするために，第１アドレス電極１１および第２アドレス電極１２には，突出部１１ａ，突出部１２ａが各々備えられる。第１アドレス電極１１の突出部１１ａは，背面板隔壁１６と前面板隔壁２６のうち，いずれか一側に隣接して備えられ，第２アドレス電極１２の突出部１２ａは，維持電極３１および走査電極３２側に隣接して備えられる。
【００９１】
図３は，背面板隔壁１６側に第１アドレス電極１１と第２アドレス電極１２が重なって配置された構成を例示する。第１アドレス電極１１および第２アドレス電極１２は，維持電極３１および走査電極３２と交差した方向，つまりｙ軸方向（第２方向）に沿って配置される。また，第１アドレス電極１１および第２アドレス電極１２は，ｙ軸方向に配置される放電セル１７に交互に対応する突出部１１ａ，突出部１２ａを各々備えて，ｙ軸方向に隣接する放電セル１７のアドレシングに交互に関与することができる。
【００９２】
つまり，図３において，一個の放電セル１７を基準にすると，第１アドレス電極１１および第２アドレス電極１２は，同一側（維持電極３１および走査電極３２側と背面板隔壁１６との間）に重なって一対に配置される。しかし，第１アドレス電極１１およびその突出部１１ａは，ｙ軸方向に隣接する一対の放電セル１７のうち，一側の放電セル１７のアドレシングに作用し，第２アドレス電極１２およびその突出部１２ａは，ｙ軸方向に隣接する一対の放電セルのうち，他側の放電セル１７のアドレシングに作用することができる。つまり，第１アドレス電極１１と第２アドレス電極１２とは，ｙ軸方向で隣接して配置される放電セル１７に対して交互にアドレシング作用することができる。
【００９３】
第１アドレス電極１１および第２アドレス電極１２は，第１隔壁部材１６ａと第３隔壁部材２６ａに対応する。つまり，第１アドレス電極１１および第２アドレス電極１２は，第１隔壁部材１６ａと第３隔壁部材２６ａとの間で，第１隔壁部材１６ａおよび第３隔壁部材２６ａと並んだ方向（ｙ軸方向）に沿って長く形成され，前面基板２０から見て，互いに並んで重なっているように形成される。
【００９４】
また，第１アドレス電極１１および第２アドレス電極１２は，ｙ軸方向に隣接する放電セル１７に対応する間隔を維持しながら，ｚ軸方向（ｙ軸方向に対して垂直方向）に対して所定の間隔をおいて互いに並んで配置される。そして第１アドレス電極１１およびその突出部１１ａは，背面基板１０側，つまり，背面板隔壁１６に隣接して備えられ，第２アドレス電極１２およびその突出部１２ａは，維持電極３１および走査電極３２側に隣接して備えられる。つまり，第１アドレス電極１１および第２アドレス電極１２は，維持電極３１および走査電極３２より背面板隔壁１６側にさらに近く備えられる。これで相互交差する方向に配置される維持電極３１および走査電極３２と第１アドレス電極１１および第２アドレス電極１２とは，互いに関与しない。
【００９５】
一方，第１アドレス電極１１の突出部１１ａは，ｙ軸方向で隣接して配置される放電セル１７の偶数群に対応形成され，第２アドレス電極１２の突出部１２ａは，ｙ軸方向で隣接して配置される放電セル１７の奇数群に対応形成され，または，互いに反対の場合でも配置されることができる。
【００９６】
アドレシング作用は，走査電極３２と第１アドレス電極１１および第２アドレス電極１２との相互作用によって起こる。従って，第１アドレス電極１１の突出部１１ａは，走査電極３２を共有するｙ軸方向で隣接する一対の放電セル１７のうち，一側の放電セル１７の中心に向かって突出されて，第２アドレス電極１２の突出部１２ａは，同じ走査電極３２を共有する一対の放電セル１７のうち，他側の放電セル１７の中心に向かって突出される。つまり，第１アドレス電極１１の突出部１１ａと第２アドレス電極１２の突出部１２ｂとは，ｙ軸方向で隣接して配置される放電セル１７に対応して各々交互に配置される。
【００９７】
第１アドレス電極１１および第２アドレス電極１２は，非放電領域である第１隔壁部材１６ａと第３隔壁部材２６ａの間に備えられる。つまり，放電セル１７で発生する可視光が遮断されないため，第１アドレス電極１１および第２アドレス電極１２は，不透明材質で形成されることができて，通電性に優れた金属で形成されることもできる。突出部１１ａ，突出部１２ａの各々は，放電セル１７の中心に向けて突出されるので透明電極で形成されることもでき，第１アドレス電極１１および第２アドレス電極１２と各々同一材質で形成されることもできる。
【００９８】
第１アドレス電極１１および第２アドレス電極１２には，アドレスパルスが各々印加される。第１アドレス電極１１の突出部１１ａおよび第２アドレス電極１２の突出部１２ａは，アドレスパルスを放電セル１７内に各々印加させる役割を有する。つまり，走査電極３２にスキャンパルスが印加されて，第１アドレス電極１１と第２アドレス電極１２にアドレスパルスが印加されると，１スキャンで２アドレシングが実現できる。
【００９９】
また，突出部１１ａ，突出部１２ａは，各々の放電セル１７内で走査電極３２との放電ギャップをショートギャップで形成することができる。そして，トリガーリング作用によって低電圧によるアドレス放電が可能になる。なお，トリガーリング作用とは，ショートギャップ放電の結果，例えば，イオン化高温ガスの拡散によりロングギャップ放電経路が実効的に短くなることによって，ロングギャップ放電が誘発される現象をいう。
【０１００】
一方，維持電極３１および走査電極３２は，背面基板１０と前面基板２０との間，つまり，背面板隔壁１６と前面板隔壁２６の間に形成される。また，維持電極３１と走査電極３２は，第１アドレス電極１１および第２アドレス電極１２と電気的に絶縁されながら，第１アドレス電極１１および第２アドレス電極１２と交差する方向（ｘ軸方向）に沿って長く形成される。維持電極３１は，ｙ軸方向に互いに隣接する放電セル１７の一側に配置され，走査電極３２は，放電セル１７の他側に維持電極３１に対向して配置される。
【０１０１】
また，維持電極３１および走査電極３２は，ｙ軸方向に沿って交互に配置され，ｙ軸方向で隣接して配置される放電セル１７において，隣接する放電セル１７に共有される。つまり，走査電極３２は，隣接する二個の放電セル１７を区画する第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に備えられ，維持電極３１もまた，隣接する二個の放電セル１７を区画する第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に備えられる。
【０１０２】
従って，第１アドレス電極１１と第２アドレス電極１２にアドレスパルスが印加されて走査電極３２にスキャンパルスが印加されると，１スキャンでｙ軸方向に隣接する２個の放電セル１７が選択されることができる。つまり，１スキャンで２アドレシングが実現されて，アドレシング期間を短縮することができる。また，走査電極３２にリセットパルスが印加されると，走査電極３２を共有するｙ軸方向に隣接する２個の放電セル１７がリセットされてリセット期間を短縮することができる。
【０１０３】
このようにリセット期間およびアドレシング期間を短縮することができるため，維持期間を長くすることができる。また，この維持期間の延長は，維持パルスの個数を増やすことができ，階調表現力を向上することができる。
【０１０４】
図４に示されているように，維持電極３１および走査電極３２は，ｙ軸方向に隣接する放電セル１７に対して１スキャン作用で２アドレシングが実現するように形成および配置される。
【０１０５】
走査電極３２を共有するｙ軸方向に隣接する一対の放電セル１７のうち，一側の放電セル１７には，第１アドレス電極１１の突出部１１ａが備えられ，走査電極３２を共有する一対の放電セル１７のうち，他側の放電セル１７には，第２アドレス電極１２の突出部１２ａが備えられる。突出部１１ａ，突出部１２ａは，維持電極３１と走査電極３２との間でトリガーリング作用を起こすことができる。これによって，低電圧による維持放電が可能になる。
【０１０６】
維持電極３１および走査電極３２は，第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に配置されるので，維持電極３１および走査電極３２は，ｙ軸方向に隣接する放電セル１７を区分する基準になることができる。
【０１０７】
走査電極３２は，第１アドレス電極１１および第２アドレス電極１２と共にアドレス期間のアドレシングに関与して，点灯される放電セル１７を選択する役割を担うことができる。維持電極３１と走査電極３２は，維持期間の維持放電に関与して，画像を表示する役割を担うことができる。
【０１０８】
つまり，維持電極３１には，維持期間に維持パルスが印加され，走査電極３２には，維持期間に維持パルスが印加されて，アドレス期間にスキャンパルスが印加される。しかし，各々維持電極３１および走査電極３２は，維持電極３１および走査電極３２に印加される信号電圧によって，その役割を異なって行うことができるため，本発明の実施形態が上記に限定される必要はない。
【０１０９】
図３を参照すると，維持電極３１と走査電極３２は，第１アドレス電極１１および第２アドレス電極１２と共に一個の放電セル１７を両側（第１放電空間１８，第２放電空間２８）に区画する。つまり，維持電極３１と走査電極３２は，背面基板１０と前面基板２０の間に備えられて，対向放電構造を形成する。これによって，維持放電のための放電開始電圧を低くすることができる。
【０１１０】
より広い面積の対向面に対向放電を誘導するために，維持電極３１および走査電極３２において，第２方向（ｙ軸方向）に対して垂直方向（ｚ軸方向）の長さ（ｈｖ）が，第２方向（ｙ軸方向）の長さ（ｈｈ）より長く形成される。このように広く形成される維持電極３１および走査電極３２による対向放電は，強い真空紫外線を生成して，この強い真空紫外線は，より広い面積にわたって第１蛍光体層１９および第２蛍光体層２９に衝突する。これによって，放電セル１７内で発生する可視光の光量を増大することができる。
【０１１１】
また，維持電極３１および走査電極３２は，非放電領域の第２隔壁部材１６ｂと第４隔壁部材２６ａの間に備えられるので，放電セル１７で発生する可視光を遮断しない。従って，維持電極３１および走査電極３２は，不透明材質で形成されることができて，通電性に優れた金属で形成することもできる。
【０１１２】
維持電極３１および走査電極３２それぞれは，第２方向に対して垂直方向（ｚ軸方向）の中心線Ｌを基準に対称構造を形成する。これによって，維持電極３１および走査電極３２は，放電セル１７を間に置いて対向放電構造を形成する。
【０１１３】
一方，維持電極３１と走査電極３２および第１アドレス電極１１と第２アドレス電極１２の外面には，誘電層３４，誘電層３５が備えられる。誘電層３４，誘電層３５は，壁電荷を蓄積もするが，各電極の絶縁支持構造を形成する。維持電極３１と走査電極３２および第１アドレス電極１１と第２アドレス電極１２は，ＴＦＣＳ（厚膜セラミック・シート）法で製作可能である。つまり，維持電極３１と走査電極３２および第１アドレス電極１１と第２アドレス電極１２を含む電極部を別々製作した後に，背面板隔壁１６が形成されている背面基板１０に結合される方法によってＰＤＰの製作が可能である。ここで，誘電層３４は，維持電極３１および走査電極３２の各々外面に形成されるものであり，誘電層３５は，第１アドレス電極１１および第２アドレス電極１２の各々外面に形成されるものである。
【０１１４】
誘電層３４，誘電層３５に関してより具体的に説明する。第１アドレス電極１１および第２アドレス電極１２を覆っている誘電層３５で，第１アドレス電極１１の突出部１１ａに形成される誘電層３５の突出部１１ａの上面からの厚さ（ｔ６）は，第２アドレス電極１２の突出部１２ａに形成される誘電層３５の突出部１２ａの上面からの厚さ（ｔ７）より厚く形成される。誘電層３５の厚さの差は，放電開始電圧の差を発生させる。つまり，誘電層３５の厚さが厚いほど，放電を阻害して放電開始電圧が上昇する。同一のアドレス放電を起こすためには，第２アドレス電極１２に比べて誘電層３５の厚さがさらに厚い第１アドレス電極１１に，より高いアドレス電圧が印加されるのが好ましい。
【０１１５】
また，誘電層３４，誘電層３５の外面には，保護膜３６が備えられるのが好ましい。特に保護膜３６は，放電セル１７内部の放電空間で起こるプラズマ放電に露出される部分に形成されることができる。保護膜３６は，誘電層３４，誘電層３５を保護する役割を担うことができる。一方，保護膜３６は，高い二次電子放出係数値を有することが要求されるが，可視光の透過性を有する必要はない。つまり，維持電極３１，走査電極３２，第１アドレス電極１１，および第２アドレス電極１２は，前面基板２０および背面基板１０に形成されるのではなく，背面基板１０と前面基板２０の間に備えられるので，維持電極３１，走査電極３２，第１アドレス電極１１，および第２アドレス電極１２を覆っている誘電層３４，誘電層３５に塗布される保護膜３６は，可視光非透過性の特性を有する物質で構成することができる。保護膜３６の一例として，可視光非透過性の酸化マグネシウム（ＭｇＯ）は，可視光透過性の酸化マグネシウム（ＭｇＯ）に比べて高い二次電子放出係数値を有し，従って，放電開始電圧をさらに低くすることができる。
【０１１６】
また，第１アドレス電極１１および第２アドレス電極１２は，同一誘電率を有する誘電層３５で覆われるため，赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を示す放電セル１７等の間で同一放電開始電圧が形成されることができる。これによって，高い電圧マージンが形成されることができる。
【０１１７】
一方，上記のように維持電極３１は，放電セル１７の一側（ｙ軸方向の一側）を形成する第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に共有構造として備えられ，走査電極３２は，放電セル１７の他側（ｙ軸方向の他側）を形成する第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に共有構造として備えられることによって，維持電極３１−走査電極３２−維持電極３１のような順の電極配置が形成される。
【０１１８】
また，第１アドレス電極１１および第２アドレス電極１２は，放電セル１７の一側（ｘ軸方向の両側）を形成する第１隔壁部材１６ａと第３隔壁部材２６ａの間に備えられ，第１アドレス電極１１および第２アドレス電極１２の各々突出部１１ａ，突出部１２ａは，放電セル１７の各々中心に向かって突出するように配置される。これによって，維持電極３１−走査電極３２−維持電極３１の配置は，ｙ軸方向に沿って，維持電極３１−第１アドレス電極１１の突出部１１ａ−走査電極３２−第２アドレス電極１２の突出部１２ａ−維持電極３１のような電極順に配置される。
【０１１９】
図５は，本発明の第１実施形態に係るＰＤＰの第１アドレス電極および第２アドレス電極と各ドライバーとの第１接続関係を示した概略図である。図５に示されているように，第１アドレス電極１１は，前面基板２０および背面基板１０の一側に引出されて，第１アドレス電極ドライバー１１ｂに接続される。第２アドレス電極１２は，前面基板２０および背面基板１０の他側に引出されて，第２アドレス電極ドライバー１２ｂに接続される。このような構造によって，走査電極３２を共有する一対の放電セル１７が１スキャンによってアドレシングできる。
【０１２０】
上記のように構成されるＰＤＰの駆動方法が図６に示されている。図６は，本発明の第１実施形態に係るＰＤＰの第１駆動方法の駆動波形図である。つまり，上記駆動方法は，アドレス期間で，ｙ軸方向で隣接する一対の放電セル１７によって共有される走査電極３２にスキャンパルス（Ｖｓｃ）を印加する段階と，このスキャンパルスが印加された一対の放電セル１７をアドレシングする段階とを含む。
【０１２１】
このアドレシング段階で，ｙ軸方向で隣接する一対の放電セル１７のうち，一側の放電セル１７は，第１アドレス電極１１に印加されるアドレスパルス（Ｖａ１）によってアドレシングされて，他側の放電セル１７は，第２アドレス電極１２に印加されるアドレスパルス（Ｖａ２）によってアドレシングされる。この時，第１アドレス電極１１には，第１アドレス電極ドライバー１１ｂからアドレスパルス（Ｖａ１）が印加され，第２アドレス電極１２には，第２アドレス電極ドライバー１２ｂからアドレスパルス（Ｖａ２）が印加される（図６参照）。第１アドレス電極１１および第２アドレス電極１２による各々のアドレシングは，ともに実現されることができる。つまり，ｙ軸方向で隣接する一対の放電セル１７において，アドレス期間で，共有される走査電極３２にスキャンパルスが印加された後，アドレスパルスが第１アドレス電極１１および第２アドレス電極１２に印加されると，ｙ軸方向で隣接する一対の放電セル１７がアドレシングされることができる。よって，１スキャンで２アドレシングを実現することができ，アドレス期間を短縮することができる。
【０１２２】
このようなスキャンおよびアドレシング段階以前に進められるリセット段階では，ｙ軸方向で隣接する一対の放電セル１７をともにリセットすることができる。つまり，一個の走査電極３２にリセットパルス（Ｖｒ）を印加することによって，走査電極３２とこの走査電極３２の両側に備えられる維持電極３１が相互作用して，これによって二個の放電セル１７がともにリセットされる。よって，リセット期間を短縮することができる。
【０１２３】
このリセット期間に印加されるリセットパルス（Ｖｒ）は，公知の波形を利用することができ，維持期間に印加される維持パルス（Ｖｓ）は公知の波形を利用できる。
【０１２４】
第１アドレス電極１１および第２アドレス電極１２のうち，走査電極３２から近い位置に配置された一側のアドレス電極に印加されるアドレスパルス値（Ｐ２）は，他側のアドレス電極に印加されるアドレスパルス値（Ｐ１）以下であるのが好ましい。つまり，本実施形態では，第１アドレス電極１１に比べて第２アドレス電極１２がｚ軸方向に対して走査電極３２にさらに近く備えられるので，第２アドレス電極１２に印加されるアドレスパルス値（Ｐ２）が第１アドレス電極１１に印加されるアドレスパルス値（Ｐ１）以下であってよい。これによって，異なった厚さの誘電層３５を有する第１アドレス電極１１，第２アドレス電極１２に同一のアドレス放電を起こすことができる。
【０１２５】
図６は，同一パルス値（Ｐ２=Ｐ１）を示している。図７は，本発明の第１実施形態に係るＰＤＰの第１アドレス電極および第２アドレス電極とドライバーとの第２接続関係を示した概略図である。図８は，本発明の第１実施形態に係るＰＤＰの第２駆動方法の駆動波形図である。
【０１２６】
図７および図８を参照すると，上記アドレス期間では，ｙ軸方向で隣接する一対の放電セル１７のうち，一側の放電セル１７が第１アドレス電極１１に印加されるアドレスパルス（Ｖａ１）によってアドレシングされて，他側の放電セル１７が第２アドレス電極１２に印加されるアドレスパルス（Ｖａ２）によってアドレシングされる。この時，第１アドレス電極１１には，アドレス電極ドライバー１３からアドレスパルス（Ｖａ１）が印加され，第２アドレス電極１２には，アドレス電極ドライバー１３からアドレスパルス（Ｖａ２）が印加される。
【０１２７】
このように，本実施形態では，一個のアドレス電極ドライバー１３が提供される。従って，第１アドレス電極１１および第２アドレス電極１２に選択的にアドレスパルス（Ｖａ１，Ｖａ２）を印加するために，アドレス電極ドライバー１３と第１アドレス電極１１および第２アドレス電極１２との間にスイッチ１４が備えられる。スイッチ１４によってアドレス電極ドライバー１３は，第１アドレス電極１１または第２アドレス電極１２に選択的に接続，あるいは遮断できる。
【０１２８】
第１アドレス電極１１および第２アドレス電極１２による各々アドレシングは，順次に実現される。つまり，第１アドレス電極１１によるアドレシングが優先的に実行されてから第２アドレス電極１２によるアドレシングが後に実行されたり，または第２アドレス電極１２によるアドレシングが優先的に実行されてから第１アドレス電極１１によるアドレシングが後に実行されることもできる。本実施形態によるアドレシング段階では，ｙ軸方向で隣接する一対の放電セルのうち，ｚ軸方向に対する走査電極３２とアドレス電極との距離がより長い一側の放電セル１７のアドレシングが先に実行されて，他側の放電セル１７のアドレシングが後で実行される。つまり，本実施形態では，第１アドレス電極１１が，第２アドレス電極１２よりｚ軸方向に対する走査電極３２との距離が長いので，ｙ軸方向で隣接する一対の放電セルのうち，第１アドレス電極１１が備えられる一側の放電セル１７のアドレシングが先に実行されて，第２アドレス電極１２が備えられる他側の放電セル１７のアドレシングが後に実行される。
【０１２９】
より具体的に説明すると，スキャニング時間が経過するに伴って，プライミングパーティクルは，消滅される。また，アドレシングは，誘電層の厚さが厚くなるほど難しくなる。従って，誘電層３５の厚さが厚く形成されたアドレス電極によるアドレシングが先に実行されて，誘電層３５の厚さが薄く形成されたアドレス電極によるアドレシングが後で実現される。
【０１３０】
以下，本発明の多様な実施形態を説明する。以下の実施形態は，上記第１実施形態と比較して，その構成が概して類似または同一なので，ここではこのような部分については，詳細な説明を省略して他の部分について説明する。
【０１３１】
（第２実施形態）
図９は，本発明の第２実施形態を示す。第２実施形態で，第１アドレス電極２１１および第２アドレス電極２１２の各々突出部２１１ａおよび突出部２１２ａに形成される保護膜３６の外面から走査電極３２の誘電層３４の外面に形成される保護膜３６の表面までの各々距離の平均値（Ｌ２）は，第１アドレス電極２１１および第２アドレス電極２１２の各々突出部２１１ａ，突出部２１２ａの保護膜３６の外面と維持電極３１の誘電層３４の外面に形成される保護膜３６の表面との各々距離の平均値（Ｌ１）より短く形成される。従って，第１アドレス電極２１１と走査電極３２との間，および第２アドレス電極２１２と走査電極３２との間で，突出部２１１ａ，突出部２１２ａによりトリガーリング作用が起こるようになって，アドレス放電がさらに起こりやすくすることができる。なお，本明細書では，符号Ｌ１，符号Ｌ２を保護膜間平均距離と呼び，保護膜がない場合には，誘電層を保護膜とみなす。また，誘電層または保護膜の内部電位降下は，誘電率が大きいので，無視して考える。
【０１３２】
（第３実施形態）
図１０は，本発明の第３実施形態を示す。第１アドレス電極３１１および第２アドレス電極３１２の各々突出部３１１ａ，突出部３１２ａの外面に形成される誘電層３５は，走査電極３２の外面に備えられる誘電層３４と直接連結される。従って，第１アドレス電極３１１と走査電極３２との間，および第２アドレス電極３１２と走査電極３２との間で，突出部３１１ａ，突出部３１２ａによりトリガーリング作用が起こるようになって，第２実施形態よりアドレス放電がさらに容易になる。
【０１３３】
（第４実施形態）
図１１は，本発明の第４実施形態を示す。第１アドレス電極４１１および第２アドレス電極４１２の各々突出部４１１ａ，突出部４１２ａは，維持電極３１と走査電極３２の間に複数に備えられることもできる。複数の突出部４１１ａ，突出部４１２ａは，維持放電時にトリガーリング電極として作用して，維持電極３１と走査電極３２の間での維持放電がさらに容易になる。本実施形態で，背面板隔壁１６および前面板隔壁２６のうち，いずれか一側に備えられる突出部４１１ａの個数と，維持電極３１および走査電極３２側に備えられる突出部４１２ａの個数が，一つの放電セル１７につき２個であって，互いに同一である。
【０１３４】
（第５実施形態）
図１２は，本発明の第５実施形態を示す。本実施形態では，背面板隔壁１６および前面板隔壁２６のうち，いずれか一側に備えられる突出部５１１ａの個数と，維持電極３１および走査電極３２側に備えられる突出部５１２ａの個数が互いに異なって形成される。つまり，ｙ軸方向に隣接する一対の放電セル１７のうち，一側の放電セル１７（第２放電セル）に，走査電極３２側に第２アドレス電極５１２の突出部５１２ａが一個備えられ，維持電極３１側に第１アドレス電極５１１の突出部５１１ａが一個備えられる。また，ｙ軸方向に隣接する一対の放電セル１７のうち，他側の放電セル１７（第１放電セル）に，維持電極３１側および走査電極３２側に第１アドレス電極５１１の突出部５１１ａが各々一個ずつ備えられる。
【０１３５】
（第６実施形態）
図１３は，本発明の第６実施形態に係るＰＤＰでの電極の構造を概略的に示した部分斜視図である。本実施形態では，第１実施形態と比較すると，維持電極６３１および走査電極６３２に拡張部３１ａ，拡張部３２ａが備えられる。拡張部３１ａ，拡張部３２ａは，各々放電セル１７に対応しながら維持電極６３１および走査電極６３２から背面基板１０側に（−のｚ軸方向に）拡張される。
【０１３６】
拡張部３１ａ，拡張部３２ａそれぞれは，第２方向（ｙ軸方向）に対して垂直方向（ｚ軸方向）の長さが，第２方向（ｙ軸方向）の長さよりさらに長く形成される。拡張部３１ａ，拡張部３２ａによって，より容易に対向放電が起こることができる。また，このように広く形成される拡張部３１ａ，拡張部３２ａを有する維持電極６３１および走査電極６３２によって起こる対向放電は，強い真空紫外線を生成して，この強い真空紫外線は，放電セル１７内部の蛍光体層と衝突されて可視光の光量を増加することができる。
【０１３７】
図１４〜図１６は，本発明の第７実施形態〜第９実施形態を示す図である。第７実施形態〜第９実施形態は，第６実施形態と比較してその構成が概して類似もしくは同一なので，第６実施形態と互いに異なる部分について説明する。
【０１３８】
（第７実施形態）
図１４は，本発明の第７実施形態に係るＰＤＰの部分平面図である。本実施形態で，第１アドレス電極７１１の突出部７１１ａと第２アドレス電極７１２の突出部７１２ａは，第１方向（ｘ軸方向）で隣接する放電セル１７の境界の両側で，各々の放電セル１７の中心に向かって交互に突出して形成される。
【０１３９】
（第８実施形態）
図１５は，本発明の第８実施形態に係るＰＤＰの部分平面図である。第１アドレス電極８１１および第２アドレス電極８１２は，第７実施形態のように配置され，各々突出部８１１ａ，突出部８１２ａは，第７実施形態より，大幅に形成される。従って，第１アドレス電極８１１および第２アドレス電極８１２の各々突出部８１１ａ，突出部８１２ａの外面に形成される誘電層３５は，走査電極６３２の外面に備えられる誘電層３４と直接連結される。従って，第１アドレス電極８１１と走査電極６３２の間および第２アドレス電極８１２と走査電極６３２の間で，各々突出部８１１ａ，突出部８１２ａによりトリガーリング作用が起こるようになって，第７実施形態よりアドレス放電がさらに容易になる。
【０１４０】
（第９実施形態）
図１６は，本発明の第９実施形態に係るＰＤＰの部分断面図である。ここで背面板隔壁は，第１アドレス電極１１，第２アドレス電極１２と平行の方向（ｙ軸方向）に形成される第１隔壁部材１６ａで構成され，前面板隔壁は，第１隔壁部材１６ａに対応して第１アドレス電極１１，第２アドレス電極１２と平行の方向に形成される第３隔壁部材２６ａで構成されることもできる。つまり，本実施形態では，背面板隔壁と前面板隔壁が各々帯状隔壁構造で形成される。
【０１４１】
（第１０実施形態）
図１７は，本発明の第１０実施形態に係るＰＤＰを示した部分分解斜視図である。図１８は，本発明の第１０実施形態に係るＰＤＰの電極と放電セルの構造を概略的に示した部分平面図である。図１９は，図１７に示されたＰＤＰを結合した状態のＸＩＸ-ＸＩＸ線による部分断面図である。図２０は，本発明の第１０実施形態に係るＰＤＰで電極の構造を概略的に示した部分斜視図である。
【０１４２】
図１７を参照すると，維持電極１０３１（第１電極）と走査電極１０３２１（第２電極），走査電極１０３２２（第２電極）は，背面板隔壁１６と前面板隔壁２６との間にｘ軸方向（第１方向）に沿って延長して形成され，互いに対向放電構造に配置される。また，維持電極１０３１と走査電極１０３２１，走査電極１０３２２は，ｙ軸方向（第２方向）に隣接する放電セル１７の境界に交互に配置され，隣接する各々放電セル１７に各々共有される。維持電極１０３１と走査電極１０３２１，走査電極１０３２２は，背面基板１０側から前面基板２０側に向かって，所定の厚さを有するように形成される。
【０１４３】
第１アドレス電極１０１１および第２アドレス電極１０１２は，背面板隔壁１６と前面板隔壁２６との間にｙ軸方向（第２方向）に沿って延長して形成される。また，第１アドレス電極１０１１および第２アドレス電極１０１２は，前面基板２０から垂直方向に互いに所定の間隔をおいて配置される。そして，ｙ軸方向に隣接する複数の放電セル１７で，第１アドレス電極１０１１は，一側に配置される一対の放電セル１７に備えられる維持電極１０３１と走査電極１０３２１との間（走査電極１０３２１の両側）に突出される突出部１０１１ａ，突出部１０１１ａを備える。また，第２アドレス電極１２は，ｙ軸方向に隣接する複数の放電セル１７で，他側に配置される一対の放電セル１７に備えられる維持電極１０３１と走査電極１０３２２との間（走査電極１０３２２の両側）に突出される突出部１０１２ａ，突出部１０１２ａを備える。以下でも，走査電極１０３２は，区分しないで使用するが，理解のために区分する必要がある場合に添字を使用する。
【０１４４】
また，所定の個数で形成される１セットの放電セル１７で，第１アドレス電極１０１１は，ｙ軸方向で隣接する４個の放電セル１７において，一側に隣接する二個の放電セル１７のアドレシングに作用して，第２アドレス電極１０１２は，ｙ軸方向で隣接する４個の放電セル１７において，この二個の放電セル１７に隣接する他側の二個の放電セル１７のアドレシングに作用する。つまり，第１アドレス電極１０１１および第２アドレス電極１０１２は，ｙ軸方向に隣接して配置される放電セル１７に対して，一対ずつ交互にアドレシング作用することができる。
【０１４５】
図１９を参照すると，第１アドレス電極１０１１が背面基板１０側に備えられるので，突出部１０１１ａ，突出部１０１１ａは，背面基板１０側の第１放電空間１８でアドレシング作用することができる。また，第２アドレス電極１０１２は，前面基板２０側に備えられるので，突出部１０１２ａ，突出部１０１２ａは，前面基板１０側の第２放電空間２８でアドレシング作用することができる。
【０１４６】
隣接して配置される複数の放電セル１７で構成される１セットの放電セル１７において，一側の放電セル１７をアドレシングして他側の放電セル１７をアドレシングする方法には，多様な方法がある。本実施形態では，一側の放電セル１７に備えられる走査電極１０３２１の両側に第１アドレス電極１０１１の一対の突出部１０１１ａが配置され，他側の放電セル１７に備えられる走査電極１０３２２の両側に第２アドレス電極１０１２の一対の突出部１０１２ａが配置される構造が例示されている。
【０１４７】
つまり，第１アドレス電極１０１１の突出部１０１１ａ，突出部１０１１ａは，一側の放電セル１７の奇数群と偶数群に対応して放電セル１７の中心に突出するように形成され，第２アドレス電極１０１２の突出部１０１２ａ，突出部１０１２ａは，他側の放電セル１７の奇数群と偶数群に対応して放電セル１７の中心に突出するように形成される。つまり，第１アドレス電極１０１１の突出部１０１１ａ，突出部１０１１ａと第２アドレス電極１０１２の突出部１０１２ａ，突出部１０１２ａは，ｙ軸方向に隣接して配置される１セットの放電セル１７で一対ずつ交互に配置される。ここで，１セットの放電セル１７は，４個の放電セル１７で構成される。
【０１４８】
第１アドレス電極１０１１の一対の突出部１０１１ａ，第２アドレス電極１０１２の一対の突出部１０１２ａの各々は，放電セル１７の中心に突出されるので，第１アドレス電極１０１１の一対の突出部１０１１ａ，第２アドレス電極１０１２の一対の突出部１０１２ａは，透明電極で形成されることもでき，第１アドレス電極１０１１，第２アドレス電極１０１２と各々同一材質で形成されることもできる。
【０１４９】
一方，ｙ軸方向に隣接して配置される１セットの放電セル１７において，一側の走査電極１０３２１にスキャンパルスが印加されて第１アドレス電極１０１１にアドレスパルスが印加されると，１スキャンで２アドレシングを実現することができる。そして，他側の走査電極１０３２２にスキャンパルスが印加されて第２アドレス電極１０１２にアドレスパルスが印加されると，１スキャンで２アドレシングを実現することができる。また，この１セットの放電セル１７で２個の走査電極１０３２１，走査電極１０３２２に同じ電圧パルスが印加されて第１アドレス電極１０１１，第２アドレス電極１０１２にアドレスパルスが印加されると，１スキャンで４アドレシングを実現することができる。
【０１５０】
互いに隣接する４個の放電セル１７を選択する４アドレシングが１スキャンによって実現されるので，アドレシング期間を短縮することができる。また，走査電極１０３２１，走査電極１０３２２にリセットパルスが印加されると，一側の走査電極１０３２１を共有する２個の放電セル１７と，他側の走査電極１０３２２を共有する２個の放電セル１７がリセットされてリセット期間を短縮することができる。
【０１５１】
このように，リセット期間およびアドレシング期間を短縮することができるので，維持放電期間を長くすることができる。また，維持期間が長くなることによって維持パルスの個数が増大され，これによって階調表現力が向上することができる。また，第１アドレス電極１０１１および第２アドレス電極１０１２の各々一対の突出部１０１１ａ，突出部１０１２ａは，放電セル１７内で走査電極１０３２１と第１アドレス電極１０１１との間，走査電極１０３２２と第２アドレス電極１０１２との間の放電ギャップをショートギャップで形成することができる。これによって，アドレス放電電圧を低くすることができる。従って，本実施形態によれば，ＰＤＰの動作特性を低下することなく，製造原価を増加させないで，階調表現力を向上することができる。
【０１５２】
図２０を参照すると，維持電極１０３１および走査電極１０３２１，走査電極１０３２２は，より広い面積の対向面に対向放電を誘導するために，拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂおよび狭小部１０３１ｃ，狭小部１０３２１ｃ，狭小部１０３２２ｃを各々含む。拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂは，ｙ軸方向（第２方向）で隣接する各々放電セル１７に対応して，ｘ軸方向に対して垂直方向（ｚ軸方向）に拡張される。そして，狭小部１０３１ｃ，狭小部１０３２１ｃ，狭小部１０３２２ｃは，拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂより小さい幅で形成され，ｘ軸方向（第１方向）に隣接して配置される放電セル１７の境界に対応する。従って，拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂ各々は，放電セル１７を間に置いて対向するように配置される。換言すれば，維持電極と走査電極は，同様な構造を有し，それぞれ放電電極になる拡張部と電圧を伝える連結線になる狭小部で構成されている。狭小部は，全て同寸でもよいが，２種以上の幅を用いても差し支えない。
【０１５３】
また，維持電極１０３１と走査電極１０３２１，走査電極１０３２２は，第１アドレス電極１０１１，第２アドレス電極１０１２と交差する方向，つまりｘ軸方向（第１方向）に沿って長く形成され，ｙ軸方向（第２方向）で隣接する放電セル１７に対応する拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂを備えることによって，維持電極１０３１と走査電極１０３２１，走査電極１０３２２は，第１アドレス電極１０１１，第２アドレス電極１０１２との関与なく円滑に交差して配置される。従って，維持電極１０３１および走査電極１０３２１，走査電極１０３２２の各々拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂおよび狭小部１０３１ｃ，狭小部１０３２１ｃ，狭小部１０３２２ｃによって，維持電極１０３１および走査電極１０３２１，走査電極１０３２２は，より広い対向面で対向放電することができるので，発光効率を向上することができる。
【０１５４】
また，図１９を参照すると，拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂは，ｙ軸方向（第２方向）に対して垂直方向の長さ（ｈｖ）がｙ軸方向（第２方向）の長さ（ｈｈ）より長く形成される。拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂによって広く形成される維持電極１０３１と走査電極１０３２１，走査電極１０３２２による対向放電は，強い真空紫外線を生成して，この強い真空紫外線は，広い面積にわたり蛍光体層１９，蛍光体層２９に衝突する。これによって，放電セル１７内で発生する可視光の光量を増大することができる。
【０１５５】
また，背面基板１０および前面基板２０の垂直方向（ｚ軸方向）で測定される第１アドレス電極１０１１，第２アドレス電極１０１２の各々一対の突出部１０１１ａ，突出部１０１２ａの厚さ（ｔ３）は，維持電極１０３１の厚さ（ｔ４）および走査電極１０３２１，走査電極１０３２２の厚さ（ｔ５）より薄く形成される。
【０１５６】
これによって，維持電極１０３１と走査電極１０３２１，走査電極１０３２２との間の維持放電が第１アドレス電極１０１１，第２アドレス電極１０１２の一対の突出部１０１１ａ，一対の突出部１０１２ａによって妨害を受けないので，発光効率を向上することができる。
【０１５７】
図１８を参照すると，第１アドレス電極１０１１，第２アドレス電極１０１２の各々一対の突出部１０１１ａ，突出部１０１２ａは，第１アドレス電極１０１１，第２アドレス電極１０１２の各々に対応する放電セル１７内部に突出される距離（ｄ１）が０（零）より大きく形成されるのが好ましい（ｄ１>０）。これによって，第１アドレス電極１０１１，第２アドレス電極１０１２に各々印加されるアドレスパルスと走査電極１０３２１および走査電極１０３２２に印加されるスキャンパルスによって，隣接する４個の放電セル１７のうち，２個ずつの放電セル１７を選択することができる。
【０１５８】
また，第１アドレス電極１０１１と走査電極１０３２１との間，第２アドレス電極１０１２と走査電極１０３２２との間の対向放電のために，第１アドレス電極１０１１の各々突出部１０１１ａと走査電極１０３２１との間，第２アドレス電極１０１２の各々突出部１０１２ａと走査電極１０３２２との間の距離（ｄ２）が０（零）より大きく形成されるのが好ましい。
【０１５９】
また，第１アドレス電極１０１１と第２アドレス電極１０１２の各々突出部１０１１ａ，突出部１０１２ａがｙ軸（第２方向）で隣接する放電セル１７の各々中心に配置されることによって，維持電極１０３１−走査電極１０３２１−維持電極１０３１−走査電極１０３２２−維持電極１０３１の配置は，ｙ軸方向に沿って維持電極１０３１−第１アドレス電極１０１１の突出部１０１１ａ−走査電極１０３２１−第１アドレス電極１０１１の突出部１０１１ａ−維持電極１０３１−第２アドレス電極１０１２の突出部１０１２ａ−走査電極１０３２２−第２アドレス電極１０１２の突出部１０１２ａ−維持電極１０３１のような順の電極配置を形成する。つまり，本実施形態によれば，複数の放電セル１７によって一個のサブピクセルが形成される。より詳細に説明すると，維持電極１０３１−走査電極１０３２１−維持電極１０３１−走査電極１０３２２−維持電極１０３１の電極配置により動作するｙ軸方向（第２方向）で隣接する４個の放電セル１７が一個のサブピクセルを形成する。
【０１６０】
上記のように構成されるＰＤＰの駆動方法は，次の通りである。つまり，アドレス期間で，所定の個数の放電セル１７のうち，一側の放電セル１７に共有される走査電極１０３２１と他側の放電セル１７に共有される走査電極１０３２２にスキャンパルス（Ｖｓｃ）が印加される段階と，このスキャンパルスが印加された一側の放電セル１７および他側の放電セル１７をアドレシングする段階とが含まれる。
【０１６１】
このアドレシング段階で，隣接する所定の個数の放電セル１７のうち，一側の放電セル１７は，第１アドレス電極１０１１に印加されるアドレスパルスによってアドレシングされて，他側の放電セル１７は，第２アドレス電極１０１２に印加されるアドレスパルスによってアドレシングされることができる。本実施形態では，ｙ軸方向（第２方向）で隣接する４個の放電セル１７において，一側に位置する一対の放電セル１７に対応する第１アドレス電極１０１１と，他側に位置する一対の放電セル１７に対応する第２アドレス電極１０１２によって，アドレシングが行われるので，走査電極１０３２１，走査電極１０３２２にともにスキャンパルスが印加されると，１スキャンで４個の放電セル１７をアドレシングすることもできる。従って，アドレシング期間を短縮できるので，維持放電期間を長くでき，階調表現力を向上することができる。
【０１６２】
このようなスキャンおよびアドレシング段階以前に進められるリセット段階では，２個の走査電極１０３２１，走査電極１０３２２にリセットパルスが印加される。そして，２個の走査電極１０３２１，走査電極１０３２２は，各々走査電極１０３２１，走査電極１０３２２の両側に備えられる維持電極１０３１と相互作用して，ｙ軸方向（第２方向）で隣接する４個の放電セル１７をともにリセットすることができる。このリセット期間に印加されるリセットパルスは，公知の波形を利用できて，維持期間に印加される維持パルス（Ｖｓ）も公知の波形を利用できる。本実施形態では，走査電極１０３２１，走査電極１０３２２にリセットパルスが印加されると，走査電極１０３２１，走査電極１０３２２を共有する４個の放電セル１７をともにリセットできるので，リセット期間を短縮できるので，維持放電期間を長くでき，階調表現力を向上することができる。
【０１６３】
以下，第１１実施形態および第１２実施形態を説明する。第１１実施形態および第１２実施形態は，第１０実施形態と比較して，その構成が概して類似もしくは同一であるため，ここでは，このような部分については，詳細な説明を省略して他の部分について説明する。
【０１６４】
（第１１実施形態）
図２１は，本発明の第１１実施形態を示す。本実施形態で，第１アドレス電極１１１１の一対の突出部１１１１ａおよび第２アドレス電極１１１２の一対の突出部１１１２ａは，ｙ軸方向（第２方向）で隣接する放電セル１７の両側に各々交互に形成される。つまり，第１アドレス電極１１１１の一対の突出部１１１１ａおよび第２アドレス電極１１１２の一対の突出部１１１２ａは，ｙ軸方向に沿って一対ずつ交互に突出するように配置される。また，この一対の突出部１１１１ａは，放電セル１７のｘ軸方向の一側から放電セル１７の中心に向かって突出され，一対の突出部１１１２ａは，放電セル１７のｘ軸方向の一側の反対側から放電セル１７の中心に向かって突出される。
【０１６５】
（第１２実施形態）
図２２は，本発明の第１２実施形態を示す。本実施形態で背面板隔壁は，第１アドレス電極１２１１，第２アドレス電極１２１２と平行方向に形成される第１隔壁部材１６ａで形成されて，前面板隔壁は，第１アドレス電極１２１１，第２アドレス電極１２１２と平行方向に形成される第３隔壁部材２６ａで形成される。従って，第１放電空間１８および第２放電空間２８は，第１アドレス電極１２１１，第２アドレス電極１２１２の延長方向（ｙ軸方向）に連続的に連結される帯状タイプで形成される。
【０１６６】
（第１３実施形態）
図２３は，本発明の第１３実施形態に係るＰＤＰを示した部分分解斜視図である。図２４は，図２３のＰＤＰを結合した状態でＩＩＸＩＶ−ＩＩＸＩＶ線に沿って切断した部分断面図である。
【０１６７】
図２３を参照すると，背面基板１０の前面基板２０に対向する面上において，図２３のｙ軸方向（第２方向）に沿って第１アドレス電極１３１１および第２アドレス電極１３１２が形成される。第１アドレス電極１３１１および第２アドレス電極１３１２は，ｘ軸方向に隣接する各々放電セル１７内に共有され，互いに並んで配置される。また，第１アドレス電極１３１１および第２アドレス電極１３１２は，ｙ軸方向に隣接する一対の放電セル１７のうち，各々対応する放電セル１７のアドレシングに関与することができる。このような第１アドレス電極１３１１および第２アドレス電極１３１２は，背面基板１０側に備えられるため，放電による可視光の透過率は，低下しない。従って，第１アドレス電極１３１１および第２アドレス電極１３１２は，優れた電気伝導性を有する金属で構成されるのが好ましい。
【０１６８】
第１アドレス電極１３１１および第２アドレス電極１３１２を覆いながら，背面基板１０の前面に第１誘電層１３３４が形成される。このような第１誘電層１３３４上に表示電極１３３１，表示電極１３３２が形成される。表示電極１３３１，表示電極１３３２は，第１アドレス電極１３１１および第２アドレス電極１３１２と交差する方向（図２３のｘ軸方向，つまり，第１方向）に延長して形成される。本実施形態で，表示電極１３３１は，第１電極であり，表示電極１３３２は，第２電極である。
【０１６９】
また，表示電極１３３１，表示電極１３３２は，第１アドレス電極１３１１および第２アドレス電極１３１２と電気的に絶縁して形成される。表示電極１３３１は，維持電極１３３１を含み，表示電極１３３２は，走査電極１３３２を含み，維持電極１３３１および走査電極１３３２は，ｙ軸方向で隣接する各々放電セルの両側で帯状形状に形成される。
【０１７０】
本実施形態で，維持電極１３３１および走査電極１３３２の各々は，図２３のｙ軸方向に隣接する放電セル１７に共有されて，このｙ軸方向に隣接する放電セル１７の維持放電に関与することができる。維持電極１３３１および走査電極１３３２は，背面基板１０側から前面基板２０側に向かって，所定の厚さを有するように形成される。
【０１７１】
一方，本実施形態では，放電に関与する第１アドレス電極１３１１，第２アドレス電極１３１２，表示電極１３３１（維持電極１３３１），表示電極１３３２（走査電極１３３２）が全て背面基板１０側に形成される。つまり，アドレス放電に関与する電極が互いに異なる基板に形成される従来のＰＤＰより，本実施形態は，アドレス放電の経路を減らすことができて，アドレス放電に必要な電圧を低減させることができる。また，可視光透過が電極によって妨害されないので，可視光透過率が向上して，放電に関与する電極が電気伝導性に優れた金属で形成されることができる。
【０１７２】
維持電極１３３１および走査電極１３３２の少なくとも一つは，各々の対応する放電セル１７において，前面基板２０から背面基板１０に向かって，背面基板１０側の部分のｙ軸方向（第２方向）の長さが放電セル１７の内部を向かってさらに大きく突出される。従って，維持電極１３３１および走査電極１３３２の少なくとも一つにおけるｙ軸方向の長さは，前面基板２０から背面基板１０に向かって，前面基板２０側より背面基板１０側で，さらに大きく形成される。
【０１７３】
この時，維持電極１３３１および走査電極１３３２の少なくとも一つにおけるｙ軸方向の長さは，前面基板２０から背面基板１０に向かって，背面基板１０側で，段階的に大きくなることができる。従って，維持電極１３３１および走査電極１３３２は，前面基板２０側の部分から背面基板１０側の部分に向かって長さが段階的に大きくなる階段形状に形成されることができる。
【０１７４】
維持電極１３３１および走査電極１３３２の間の放電ギャップは，背面基板１０側の部分で，ショートギャップＧ１で形成されて，前面基板２０側の部分で，ロングギャップＧ２で形成される（図２４参照）。従って，背面基板１０側の部分のショートギャップＧ１で放電が開始されて，前面基板２０側の部分のロングギャップＧ２で放電が拡散する。
【０１７５】
つまり，背面基板１０側の部分でのショートギャップＧ１で放電が開始されるため，放電開始電圧を低くすることができる。そして，主放電は，前面基板２０側の部分で起こるため，放電の効率を向上することができる。また，電極に流れる電流の量は，電極の面積が大きくなるほど多くなる。従って，前面基板２０側の部分に形成される電極は，放電の開始に関与しないため，前面基板２０側の部分に形成される電極の面積を減らすことによって放電電流の量を制限することができる。
【０１７６】
図２４では，維持電極１３３１および走査電極１３３２が，三層の階段形状を有するものとして示されているが，本発明の実施形態は，これに限定されず，上記階段形状をなす層数が少なくとも２層以上であれば十分である。また，維持電極１３３１および走査電極１３３２の階段形状をなす層数が互いに異なることも可能であって，これも本発明の範囲に属する。
【０１７７】
このような形状を有する維持電極１３３１および走査電極１３３２は，印刷法などの方法によって容易に形成されることができる。
【０１７８】
維持電極１３３１および走査電極１３３２各々を覆いながら，第２誘電層１３３５が形成される。再び図２３を参照すれば，本実施形態で第２誘電層１３３５は，第１誘電層部１３３５ａおよび第２誘電層部１３３５ｂを含む。第１誘電層部１３３５ａは，維持電極１３３１および走査電極１３３２の各々を覆いながら，図２３のｘ軸方向（第１方向）に沿って形成される。第２誘電層部１３３５ｂは，第１誘電層部１３３５ａと交差する方向（図２３のｙ軸方向，つまり，第２方向）に各放電セル１７の周縁に沿って形成される。
【０１７９】
第２誘電層１３３５は，維持電極１３３１および走査電極１３３２を絶縁構造に形成する。第２誘電層１３３５上には，放電による壁電荷が積まれることができる。また，第２誘電層１３３５の第２誘電層部１３３５ｂは，第１放電空間１８を独立的な空間に分離させる役割を果たすことができる。
【０１８０】
第１誘電層１３３４および第２誘電層１３３５の上面を覆いながら，背面基板１０の前面基板２０に対向する面上に，保護膜３６（ＭｇＯ）が形成される。
【０１８１】
本実施形態では，アドレス放電に関与する電極が背面基板１０に形成されて，蛍光体層２９が前面基板２０側に形成される。これによって，赤色，緑色および青色を実現する放電セル１７でアドレス放電の放電開始電圧が均一になる。つまり，従来は，アドレス放電を起こす電極の間に蛍光体層が位置して，赤色，緑色および青色蛍光体層の誘電率が互いに異なるため，アドレス放電の放電開始電圧が色相によって互いに異なる問題があった。本実施形態のＰＤＰでは，このような問題を防止することができる。
【０１８２】
図２５を参照して，本実施形態の第１アドレス電極１３１１および第２アドレス電極１３１２をより詳細に説明する。図２５は，本発明の第１３実施形態のＰＤＰを示した部分平面図である。
【０１８３】
上述したように，第１アドレス電極１３１１と第２アドレス電極１３１２は，図２５のｙ軸方向（第２方向）に隣接する一対の放電セル１７に対して，交互にアドレシングすることができる。
【０１８４】
このために，上記一対の放電セル１７のうち，一側の放電セル１７では，この一側の放電セル１７に対応する第１アドレス電極１３１１の面積が，第２アドレス電極１３１２の面積よりさらに大きく形成される。そして，他側の放電セル１７では，この他側の放電セル１７に対応する第２アドレス電極１３１２の面積が，第１アドレス電極１３１１の面積よりさらに大きく形成される。アドレシングに関与する電極の面積が大きくなるほど，アドレシングに必要な電圧が小さくなるため，各々放電セル１７でさらに大きい面積を有する第１アドレス電極１３１１，第２アドレス電極１３１２が当該放電セル１７のアドレス放電に関与することができる。
【０１８５】
第１アドレス電極１３１１および第２アドレス電極１３１２各々は，第１部分１３１１ａ，第１部分１３１２ａおよび第２部分１３１１ｂ，第２部分１３１２ｂを含む。従って，第１アドレス電極１３１１および第２アドレス電極１３１２各々の面積の差が，第１部分１３１１ａと第２部分１３１２ｂとの面積の差，第１部分１３１２ａと第２部分１３１１ｂとの面積の差に相当する。
【０１８６】
第１アドレス電極１３１１および第２アドレス電極１３１２の第１部分１３１１ａ，第１部分１３１２ａは，各々対応する放電セル１７において，維持電極１３３１と走査電極１３３２との間の空間に対応しながら放電セル１７の内部に向かって突出される。第１アドレス電極１３１１および第２アドレス電極１３１２の第２部分１３１１ｂ，第２部分１３１２ｂは，第１部分１３１１ａ，第１部分１３１２ａを図２５のｙ軸方向（第２方向）に沿って連結する部分である。
【０１８７】
そして，第１アドレス電極１３１１および第２アドレス電極１３１２の第１部分１３１１ａ，第１部分１３１２ａは，図２５のｙ軸方向（第２方向）に隣接する一対の放電セル１７において，走査電極１３３２または維持電極１３３１を基準に対称されながら互いに交互で配置される。第１アドレス電極１３１１および第２アドレス電極１３１２の第１部分１３１１ａ，第１部分１３１２ａのｙ軸方向の周縁は，対応する各々の放電セル１７のｙ軸方向の周縁と均一な距離（ｔ８，ｔ９）をおいて平行に形成される。そして，第１アドレス電極１３１１および第２アドレス電極１３１２の第１部分１３１１ａ，第１部分１３１２ａの各々は，互いに反対側から突出されることができる。つまり，第１アドレス電極１３１１の第１部分１３１１ａが，対応する放電セル１７における第１アドレス電極１３１１のｙ軸方向の一側から突出され，第２アドレス電極１３１２の第１部分１３１２ａが，対応する他の放電セル１７におけるｙ軸方向の一側に対向する第２アドレス電極１３１２の他側から突出される。そして，第１アドレス電極１３１１の第１部分１３１１ａおよび第２アドレス電極１３１２の第１部分１３１２ａは，ｙ軸方向で隣接する各々放電セル１７に対応して，互いに交互に形成される。
【０１８８】
そのために，走査電極１３３２にスキャンパルスが印加され，第１アドレス電極１３１１および第２アドレス電極１３１２にアドレスパルスが印加されると，走査電極１３３２を共有するｙ軸方向（第２方向）で隣接する一対の放電セル１７をアドレシングすることができる。つまり，走査電極１３３２を共有する一対の放電セル１７が一回のスキャンでアドレシングできるので，アドレシング期間を短縮することができる。同様に，走査電極１３３２にリセットパルスが印加されると，走査電極１３３２を共有する一対の放電セル１７が一個のリセットパルスによってリセットされるため，リセット期間を短縮することができる。
【０１８９】
このように，リセット期間およびアドレス期間が短縮して維持期間を長くすることができる。そして，維持期間が長くなることによって，階調表現力が向上して全体輝度を増加することができる。
【０１９０】
また，第１アドレス電極１３１１および第２アドレス電極１３１２の各々第１部分１３１１ａ，第１部分１３１２ａを各々対応する放電セル１７の内部に向かって，当該放電セル１７のｙ軸方向（第２方向）の周縁から交互に突出して形成する。よって，第１アドレス電極１３１１および第２アドレス電極１３１２に流れる電流を互いに反対方向に進行することができるようになるので，電磁波障害（ＥＭＩ）を低減させることができる。
【０１９１】
（第１４実施形態）
図２６は，本発明の第１４実施形態に係るＰＤＰを示した部分断面図である。図２６を参照すれば，維持電極１４３１および走査電極１４３２は，その間に空間をおいて互いに対向して形成される。また，維持電極１４３１および走査電極１４３２各々の第２方向（図２６のｙ軸方向）の長さは，前面基板２０から背面基板１０に向かって，背面基板１０側で，漸進的に大きくなることができる。
【０１９２】
つまり，本実施形態では，維持電極１４３１と走査電極１４３２との間の放電ギャップが背面基板１０側の部分から前面基板２０側の部分に向かって漸進的に増加することができる。従って，背面基板１０側の部分のショートギャップで開始された放電が前面基板２０側の部分のロングギャップに容易に拡散することができる。従って，ショートギャップ放電によって放電開始電圧が低くなり，ロングギャップ放電によって放電効率が向上して，放電安定性を確保することができる。
【０１９３】
第２誘電層１４３５は，維持電極１４３１および走査電極１４３２を覆いながら形成される第１誘電層部１４３５ａと，第１誘電層部１４３５ａと交差する方向に形成される第２誘電層部１４３５ｂを含む。この時，各々放電セル１７内で互いに対向する第１誘電層部１４３５ａの対向面は，維持電極１４３１および走査電極１４３２の形状に対応して形成される。つまり，前面基板２０側の部分から背面基板１０側の部分に向かって，第１誘電層部１４３５ａは，放電セル１７内部に向かって漸進的に突出されることができる。
【０１９４】
（第１５実施形態）
図２７は，本発明の第１５実施形態に係るＰＤＰを示した部分断面図である。本実施形態で，維持電極１３３１および走査電極１３３２は，前面基板２０から背面基板１０に向かいながら段階的に放電セル１７内部に向かって大きく突出される。そして，維持電極１３３１および走査電極１３３２を絶縁構造で形成する第２誘電層１５３５が形成される。第２誘電層１５３５は，階段形状で形成される維持電極１３３１および走査電極１３３２を覆いながら形成される第１誘電層部１５３５ａと，第１誘電層部１５３５ａと交差する方向に沿って形成される第２誘電層部１５３５ｂを含む。
【０１９５】
図２７を参照すると，本実施形態で，第２誘電層１５３５の第１誘電層部１５３５ａは，前面基板２０から背面基板１０に向かいながら，放電セル１７の内部に向かって漸進的に突出される。
【０１９６】
（第１６実施形態）
図２８は，本発明の第１６実施形態に係るＰＤＰを示した部分平面図である。図２８を参照すると，本実施形態で，第１アドレス電極１６１１および第２アドレス電極１６１２の各々は，第１部分１６１１ａ，第１部分１６１２ａが各々対応する放電セル１７の中心に位置するように，第２部分１６１１ｂ，第２部分１６１２ｂを対応する放電セル１７に向かって傾けて形成する。このような構造を有することによって，走査電極１３３２と第１アドレス電極１６１１，走査電極１３３２と第２アドレス電極１６１２との間の放電に関与する部分の対向面積が最大化されて，アドレス放電の放電開始電圧を低くすることができる。
【０１９７】
本発明の第１４実施形態〜第１６実施形態に係るＰＤＰの駆動方法は，第１３実施形態に係るＰＤＰの駆動方法と類似している。従って，本発明の第１３実施形態に係るＰＤＰの駆動方法を中心に，第１３実施形態〜第１６実施形態のＰＤＰの駆動方法について説明する。
【０１９８】
つまり，アドレス期間には，ｙ軸方向（第２方向）で隣接する一側の放電セル１７および他側の放電セル１７に共有される走査電極１３３２にスキャンパルスを印加する段階と，このスキャンパルスが印加された放電セル１７をアドレシングする段階とが含まれる。
【０１９９】
このアドレシング段階で，ｙ軸方向（第２方向）で隣接する二個の放電セル１７のうち，一側の放電セル１７は，第１アドレス電極１３１１に印加されるアドレスパルスによってアドレシングされて，他側の放電セル１７は，第２アドレス電極１３１２に印加されるアドレスパルスによってアドレシングされる。従って，本実施形態では，ｙ軸方向（第２方向）で隣接する二個の放電セル１７に共有される走査電極１３３２にスキャンパルスが印加され，第１アドレス電極１３１１および第２アドレス電極１３１２にアドレスパルスが印加されると，１スキャンでｙ軸方向（第２方向）で隣接する二個の放電セル１７をアドレシングすることができる。よって，アドレシング期間を短縮することができ，維持放電期間を長くすることができるので，階調表現力を向上することができる。
【０２００】
このようなスキャンおよびアドレシング段階以前のリセット段階では，ｙ軸方向（第２方向）で隣接する一対の放電セル１７をともにリセットすることができる。つまり，一個の走査電極１３３２にリセットパルスを印加することによって，走査電極１３３２とこの走査電極１３３２の両側に備えられる維持電極１３３１が相互作用し，これによって二個の放電セル１７をともにリセットすることができる。従って，本実施形態では，ｙ軸方向（第２方向）で隣接する二個の放電セル１７に共有される走査電極１３３２にリセットパルスが印加されると，ｙ軸方向（第２方向）で隣接する二個の放電セル１７をともにリセットすることができる。よって，リセット期間を短縮することができ，維持放電期間を長くすることができるので，階調表現力を向上することができる。
【０２０１】
このリセット期間に印加されるリセットパルスは，公知の波形を利用することができ，維持放電期間に印加される維持パルスも公知の波形が利用できる。
【０２０２】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【０２０３】
【図１】本発明の第１実施形態に係るＰＤＰを示した部分分解斜視図である。
【図２】本発明の第１実施形態に係るＰＤＰで，電極と放電セルの構造を概略的に示した部分平面図である。
【図３】図１に示されたＰＤＰを結合して，ＩＩＩ−ＩＩＩ線に沿って切断した状態の部分断面図である。
【図４】本発明の第１実施形態に係るＰＤＰで，電極の構造を概略的に示した部分斜視図である。
【図５】本発明の第１実施形態に係るＰＤＰの第１アドレス電極および第２アドレス電極と各ドライバーとの第１接続関係を示した概略図である。
【図６】本発明の第１実施形態に係るＰＤＰの第１駆動方法の駆動波形図である。
【図７】本発明の第１実施形態に係るＰＤＰの第１アドレス電極および第２アドレス電極とドライバーとの第２接続関係を示した概略図である。
【図８】本発明の第１実施形態に係るＰＤＰの第２駆動方法の駆動波形図である。
【図９】本発明の第２実施形態に係るＰＤＰの部分断面図である。
【図１０】本発明の第３実施形態に係るＰＤＰの部分断面図である。
【図１１】本発明の第４実施形態に係るＰＤＰの部分断面図である。
【図１２】本発明の第５実施形態に係るＰＤＰの部分断面図である。
【図１３】本発明の第６実施形態に係るＰＤＰで電極の構造を概略的に示した部分斜視図である。
【図１４】本発明の第７実施形態に係るＰＤＰの部分平面図である。
【図１５】本発明の第８実施形態に係るＰＤＰの部分平面図である。
【図１６】本発明の第９実施形態に係るＰＤＰの部分断面図である。
【図１７】本発明の第１０実施形態に係るＰＤＰを示した部分分解斜視図である。
【図１８】本発明の第１０実施形態に係るＰＤＰで，電極と放電セルの構造を概略的に示した部分平面図である。
【図１９】図１７に示されたＰＤＰを結合した状態のＸＩＸ−ＸＩＸ線による部分断面図である。
【図２０】本発明の第１０実施形態に係るＰＤＰで，電極の構造を概略的に示した部分斜視図である。
【図２１】本発明の第１１実施形態に係るＰＤＰで，電極と放電セルの構造を概略的に示した部分平面図である。
【図２２】本発明の第１２実施形態に係るＰＤＰの部分断面図である。
【図２３】本発明の第１３実施形態に係るＰＤＰを示した部分分解斜視図である。
【図２４】図２３のＰＤＰを結合した状態でＩＩＸＩＶ−ＩＩＸＩＶ線に沿って切断した部分断面図である。
【図２５】本発明の第１３実施形態に係るＰＤＰを概略的に示した部分平面図である。
【図２６】本発明の第１４実施形態に係るＰＤＰを示した部分断面図である。
【図２７】本発明の第１５実施形態に係るＰＤＰを示した部分断面図である。
【図２８】本発明の第１６実施形態に係るＰＤＰを示した部分平面図である。
【符号の説明】
【０２０４】
１０ 背面基板
１１ 第１アドレス電極
１１ａ，１２ａ 突出部
１１ｂ 第１アドレス電極ドライバー
１２ｂ 第２アドレス電極ドライバー
１２ 第２アドレス電極
１３ アドレス電極ドライバー
１４ スイッチ
１６ 背面板隔壁
１６ａ 第１隔壁部材
１６ｂ 第２隔壁部材
２６ａ 第３隔壁部材
２６ｂ 第４隔壁部材
１７ 放電セル
１８ 第１放電空間
１９，２９ 蛍光体層
２０ 前面基板
２６ 前面板隔壁
２８ 第２放電空間
３１ 維持電極
３１ａ，３２ａ 拡張部
３２ 走査電極
３４，３５ 誘電層
３６ 保護膜
２１１，３１１，４１１，５１１，７１１，８１１ 第１アドレス電極
２１２，３１２，４１２，５１２，７１２，８１２ 第２アドレス電極
２１１ａ，２１２ａ 突出部
３１１ａ，３１２ａ，４１１ａ，４１２ａ，５１１ａ，５１２ａ 突出部
７１１ａ，７１２ａ，８１１ａ，８１２ａ 突出部
６３１ 維持電極
６３２ 走査電極
【技術分野】
【０００１】
本発明は，プラズマディスプレイパネル，およびプラズマディスプレイパネルの駆動方法に関し，より詳しくは，放電開始電圧を低くして，リセット期間およびアドレシング期間を短縮し，階調表現力を向上させるプラズマディスプレイパネル，およびプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
一般的なプラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ，以下，‘ＰＤＰ’という）には，３電極面放電型ＰＤＰがある。３電極面放電型ＰＤＰは，同一面上に位置した維持電極と走査電極を備えた基板と，この基板から一定の距離をおいて配置され，維持電極および走査電極に対して垂直方向に配置されるアドレス電極を備えた他の基板とで構成されて，基板間に放電ガスが封入される。ＰＤＰで，放電の有無は，各駆動信号線に連結されて独立的に制御される走査電極とアドレス電極の放電によって決定されて，画像を表示する維持放電は，同一面上に位置した維持電極と走査電極の放電によって行われる。
【０００３】
ＰＤＰは，グロー放電を利用して可視光を発生させて，グロー放電が発生した後，人の目に可視光が到達するまで，いくつの段階を経る必要がある。つまり，グロー放電が発生すると，電子と気体等の衝突によって励起された気体が生成されて，このように励起された気体から紫外線が発生する。紫外線が放電セル内の蛍光体に衝突して可視光が生成されて，可視光が前面の透明基板を通して人の目に到達する。このような段階を経ながら維持電極と走査電極に印加された入力エネルギーは，相当に失われる。
【０００４】
グロー放電は，放電開始電圧以上の高い電圧を二個の電極の間に印加することによって起こる。つまり，放電が開始されるためには，非常に高い電圧が必要となる。一旦，放電が起こると，負極と正極周辺の誘電層に生成される空間電荷効果によって，負極と正極の間の電圧分布は，歪曲された形態に現れる。つまり，二個の電極の間には，放電のために二個の電極に印加された電圧の大部分を消費する負極周辺のカソードシース（陰極鞘）領域と，電圧の一部を消費する正極周辺のアノードシース（陽極鞘）領域，およびこの二個の領域の間に形成されて電圧をほとんど消費しないポジティブコラム（陽光柱）領域が形成される。カソードシース領域で電子加熱効率は，誘電層表面に形成された酸化マグネシウム（ＭｇＯ）保護膜の二次電子係数に依存して，陽光柱領域で入力エネルギーの大部分は，電子加熱に消費されると知られている。
【０００５】
蛍光体に衝突して可視光を放出させる真空紫外線は，励起状態のキセノン（Ｘｅ）気体が基底状態に遷移される時に発生し，キセノン（Ｘｅ）の励起状態は，キセノン（Ｘｅ）気体と電子の間の衝突によって生成される。
【０００６】
従って，入力エネルギーのうち，可視光を生成する比率（発光効率）を高めるためには，キセノン（Ｘｅ）気体と電子の衝突回数を増加させる必要があるため，電子加熱効率が高まるほど，発光効率の増加を期待することができる。
【０００７】
カソードシース領域では，入力エネルギーの大部分が消費されるが電子加熱効率が低く，陽光柱領域では，入力エネルギーの消費が少なくても電子加熱効率が非常に高い。従って，陽光柱領域を増加させることによって，高い発光効率を得ることができ，これは，放電ギャップの距離を大きくすることによって達成できる。
【０００８】
一方，キセノン（Ｘｅ）分圧が高まるほど発光効率も増加する。Ｒｅｄｕｃｅｄ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ，つまり，気体密度（ｎ）に対する放電ギャップ間電場（Ｅ）の比（Ｅ／ｎ）が変わることによって，全体における電子の中で励起キセノン（Ｘｅ*，Ｘｅ ｅｘｃｉｔａｔｉｏｎ），キセノンイオン（Ｘｅ+，Ｘｅ ｉｏｎｉｚａｔｉｏｎ），励起ネオン（Ｎｅ*，Ｎｅ ｅｘｃｉｔａｔｉｏｎ），ネオンイオン（Ｎｅ+，Ｎｅ ｉｏｎｉｚａｔｉｏｎ）に消費される電子の比率が変わる。同一なＲｅｄｕｃｅｄ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ（Ｅ／ｎ）で，キセノン（Ｘｅ）分圧が増加するほど電子エネルギーが減少し，この電子エネルギーが減少すると，キセノン（Ｘｅ）の励起に消費される電子比率が大きくなる。
【０００９】
可視光を作る真空紫外線は，励起状態にあるＸｅ気体が基底状態に遷移する時に発生するため，Ｘｅの励起に消費される電子比率が大きくなると発光効率が向上する。
【００１０】
上記のように，陽光柱領域の増加は，電子加熱効率を増加させる。そしてキセノン（Ｘｅ）分圧の増加は，電子のうち，励起キセノン（Ｘｅ*）のために消費される電子加熱比率を増加させる。従って，陽光柱領域およびキセノン（Ｘｅ）分圧の増加は，電子加熱効率を増加させて発光効率を向上させることになる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし，従来のプラズマディスプレイパネルにおいて，陽光柱領域の長さ増加に伴う放電ギャップの増加，または，キセノン（Ｘｅ）分圧の増加は，いずれも，放電開始電圧を増加させて，ＰＤＰの動作特性を低下させ，製造原価を増加させる問題点を有する。従って，発光効率を増加させるために陽光柱領域の増加とキセノン（Ｘｅ）分圧の増加が低い放電開始電圧下で実現される必要がある。このため，放電ギャップの距離および圧力が同一の場合，面放電構造に必要な放電開始電圧より対向放電構造に必要な放電開始電圧が低いという公知事実を利用する。
【００１２】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，放電開始電圧を低くして，リセット期間およびアドレシング期間を短縮させ，空き時間を利用して階調表現力を向上できるプラズマディスプレイパネル，およびプラズマディスプレイパネルの駆動方法を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために，本発明の第１の観点によれば，所定の間隔をおいて対向配置され，上記所定の間隔の空間で二つ以上，または複数に区画される放電セルが備えられる第１基板および第２基板と，上記放電セルの内部に形成される蛍光体層と，上記第１基板と上記第２基板の間で，第１方向に沿って延長して形成され，上記第１方向と交差する第２方向に隣接して配置される上記放電セルの境界に交互に平行して配置される第１電極および第２電極と，上記第１基板と上記第２基板の間で，上記第１方向に隣接する上記放電セルの境界において上記第２方向に沿って延長して形成され，上記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極とを備え，上記第１電極および上記第２電極は，上記第１基板側から上記第２基板側に向かって，所定の厚さを有するように各々形成され，上記第１アドレス電極および上記第２アドレス電極は，上記第２方向に隣接して配置される各々の上記放電セルの中心に向かって交互に突出する突出部を各々含むプラズマディスプレイが提供される。
【００１４】
本発明によれば，第１基板（背面基板）と第２基板（前面基板）との間で，第１方向に沿って延長して形成される第１電極（維持電極）および第２電極（走査電極）が，第１方向に交差する第２方向で隣接する放電セルに共有されるように放電形態を対向放電へ誘導して，維持放電時においてショートギャップで放電を開始することによって，放電開始電圧を低くさせながら，主放電の長さは，増加させて陽光柱を長くし，発光効率を向上させることができる。また，第１基板と第２基板との間で，第２方向に沿って延長して形成される第１アドレス電極および第２アドレス電極は，第１電極および第２電極の間で，各々放電セルの中心に突出して形成される各々突出部を有する。よって，第１アドレス電極および第２アドレス電極にアドレスパルスが印加され，第２方向で互いに隣接する放電セルに共有される第２電極にスキャンパルスが印加されると，１スキャンで２つの放電セルをアドレシングすることができる。従って，本発明によれば，ＰＤＰの動作特性を低下することなく，製造原価を増加させないで，階調表現力を向上することができる。
【００１５】
また，上記ＰＤＰは，上記第１基板の上記第２基板に対向する面上に，複数の第１放電空間を区画する第１隔壁層と，上記第２基板の上記第１基板に対向する面上に，上記第１放電空間に対向する複数の第２放電空間を区画する第２隔壁層とを含むことができ，各々の上記放電セルは，対向する一対の上記第１放電空間および上記第２放電空間によって構成されることができる。
【００１６】
上記第１隔壁層によって区画される上記第１放電空間より，上記第２隔壁層によって区画される上記第２放電空間の方が大きい容積に区画されることができる。
【００１７】
上記第１隔壁層は，上記第１方向に隣接する上記放電セルの境界で上記第２方向に沿って形成される第１隔壁部材と，上記第２方向に隣接する上記放電セルの境界で上記第１方向に沿って上記第１隔壁部材と交差して形成される第２隔壁部材とを含むことができる。また，上記第２隔壁層は，上記第１方向に隣接する上記放電セルの境界で上記第２方向に沿って形成される第３隔壁部材と，上記第２方向に隣接する上記放電セルの境界で上記第１方向に沿って上記第３隔壁部材と交差して形成される第４隔壁部材とを含むことができる。
【００１８】
上記第１電極，上記第２電極，上記第１アドレス電極，および上記第２アドレス電極は，上記第１隔壁層と上記第２隔壁層との間に位置することができる。
【００１９】
また，上記第１アドレス電極，および上記第２アドレス電極の外面に誘電層を備えることができる。
【００２０】
上記第１アドレス電極および上記第２アドレス電極は，上記第１基板と上記第１電極および上記第２電極との間，または上記第２基板と上記第１電極および上記第２電極との間のいずれかに配置されることもできる。この場合，上記第１アドレス電極は，上記第１方向および上記第２方向に直交する第３方向において，上記第２アドレス電極に対して上記第１基板側に備えられ，第２アドレス電極は，上記第１アドレス電極に対して上記第１電極および上記第２電極側に備えられることができる。
【００２１】
一方，上記第１アドレス電極の上記突出部に形成される上記誘電層において，上記第１アドレス電極の上記突出部の上面からの厚さ（ｔ６）は，上記第２アドレス電極の上記突出部に形成される上記誘電層において，上記第２アドレス電極の上記突出部の上面からの厚さ（ｔ７）より厚く形成されることができる。また，上記誘電層の外面には，保護膜がさらに備えられることができる。上記保護膜として可視光非透過性の酸化マグネシウムを用いる場合には，二次電子放出係数が増大し，可視光透過性の酸化マグネシウムで形成することにより二次電子放出係数をさらに増大させることができる。
【００２２】
上記第１アドレス電極と上記第２アドレス電極は，通電性に優れた金属で形成されることができる。
【００２３】
上記第１電極および上記第２電極は，通電性に優れた金属で形成されることができる。上記第１電極および上記第２電極の外面には，誘電層を備えることができ，上記誘電層の外面に保護膜がさらに備えられることができる。
【００２４】
上記第１アドレス電極および上記第２アドレス電極の各々上記突出部に形成される上記保護膜と上記第２電極の上記保護膜との間の平均距離（Ｌ２）は，上記第１アドレス電極および上記第２アドレス電極の各々上記突出部に形成される上記保護膜と上記第１電極の上記保護膜との間の平均距離（Ｌ１）より短く形成することができる。これによって，低電圧によるアドレス放電をより容易に行うことができる。
【００２５】
上記第１アドレス電極および上記第２アドレス電極の各々上記突出部の外面に形成される上記誘電層は，上記第２電極の外面に備えられる上記誘電層と直接連結されることができる。
【００２６】
上記第１アドレス電極および上記第２アドレス電極の各々上記突出部は，上記第１電極と上記第２電極との間に複数に備えられることができる。このような構造により，トリガーリング放電が起こって，アドレス放電および維持放電がより容易に行われる。
【００２７】
また，上記第１アドレス電極の上記突出部は，前記第１基板側に備えられ，上記第２アドレス電極の上記突出部は，上記第１電極および上記第２電極側に備えられ，上記第１基板側に備えられる上記第１アドレス電極の上記突出部の個数と，上記第１電極および上記第２電極側に備えられる上記第２アドレス電極の上記突出部の個数が互いに異なって形成されることができる。
【００２８】
また，上記第１アドレス電極の上記突出部および上記第２アドレス電極の上記突出部は，各々対応する上記放電セルにおいて，各々２個に形成されることができる。
【００２９】
また，上記第２方向に隣接する第１放電セルおよび第２放電セルにおいて，上記第１アドレス電極の上記突出部は，上記第１放電セルの上記第１電極側と上記第２電極側に各々一個ずつ備えられ，上記第２放電セルの上記第１電極側に一個備えられ，上記第２アドレス電極の上記突出部は，上記第２放電セルの上記第２電極側に一個だけ備えられることができる。
【００３０】
一方，上記第１電極および上記第２電極の各々において，上記第２方向に対して垂直方向の長さ（ｈｖ）が，上記第２方向の長さ（ｈｈ）より長く形成されることができる。上記第１電極または上記第２電極の各々は，上記第２方向に対して垂直方向を基準に対称形成されることができる。
【００３１】
一方，上記蛍光体層は，上記放電セルの上記第１基板側に形成される第１蛍光体層と，上記放電セルの上記第２基板側に形成される第２蛍光体層とを含むことができる。上記第１蛍光体層は，反射型蛍光体で形成されて，上記第２蛍光体層は，透過型蛍光体で形成されることができる。また，上記第１蛍光体層の厚さ（ｔ１）は，上記第２蛍光体層の厚さ（ｔ２）より厚く形成されることができる。
【００３２】
また，上記第１電極および上記第２電極は，上記第１方向に対して垂直方向に伸びる拡張部を各々備えることができる。
【００３３】
また，上記第１アドレス電極の上記突出部および上記第２アドレス電極の上記突出部は，上記第１方向で隣接する上記放電セルの境界の両側において，各々上記放電セルの中心に向かって交互に突出して形成されることができる。
【００３４】
上記第１電極の上記拡張部および上記第２電極の上記拡張部において，上記第２方向に対して垂直方向の長さが上記第２方向の長さより長く形成されることができる。
【００３５】
一方，上記第１隔壁層は，上記第２方向に形成される第１隔壁部材で構成され，上記第２隔壁層は，上記第１隔壁部材に対応して上記第２方向に形成される第３隔壁部材で構成されることができる。
【００３６】
上記課題を解決するために，本発明の第２の観点によれば，所定の間隔をおいて対向するように配置され，上記所定の間隔の空間で複数に区画される放電セルが備えられる第１基板および第２基板と，上記放電セルの内部に形成される蛍光体層と，上記第１基板と上記第２基板の間で，第１方向に沿って延長して形成され，上記第１方向と交差する第２方向に隣接して配置される上記放電セルの境界に交互に平行して配置される第１電極および第２電極と，上記第１基板と上記第２基板の間で，上記第１方向に隣接する上記放電セルの境界において上記第２方向に沿って延長して形成され，上記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極とを含み，上記第１電極および上記第２電極は，上記第１基板側から上記第２基板側に向かって，所定の厚さを有するように各々形成され，上記第２方向に隣接して配列される複数の上記放電セルにおいて，上記第１アドレス電極は，一側に配置される一対の上記放電セルに具備される各々上記第１電極と上記第２電極との間に突出して形成される一対の突出部を含み，上記第２アドレス電極は，他側に配置される一対の上記放電セルに具備される各々上記第１電極と上記第２電極との間に突出して形成される一対の突出部を含むプラズマディスプレイパネルが提供される。
【００３７】
本発明によれば，第１アドレス電極および第２アドレス電極の各々が，第２方向で隣接する各々一対の放電セルにおいて，各々放電セルの中心に向かって突出する一対の突出部を有するので，各々の第２電極（走査電極）にスキャンパルスが印加されると，第１アドレス電極，第２アドレス電極が配置される４個の放電セルをアドレシングできるので，１スキャンで４アドレシングが実現できる。従って，アドレシング期間をより短縮できるので，維持放電期間を長くすることができ，階調表現力を向上することができる。
【００３８】
また，上記第１電極および上記第２電極を間に置いて，上記第１アドレス電極は，上記第１基板側に配置され，上記第２アドレス電極は，前記第２基板側に配置されることができる。
【００３９】
また，上記第１電極および上記第２電極は，上記第２方向で隣接する各々上記放電セルに対応して，上記第１方向に対して垂直方向に延長される拡張部と，上記第１方向に隣接して配置される上記放電セルの境界に対応して，上記拡張部より狭い幅を有し，各々上記拡張部を連結する狭小部とを含むことができる。
【００４０】
上記第１アドレス電極の一対の上記突出部と上記第２アドレス電極の一対の上記突出部は，上記第１方向で隣接する上記放電セルの境界の同一側から各々の上記放電セルの中心に向かって突出して形成されることができる。また，上記第１アドレス電極の一対の上記突出部は，上記第１方向で隣接する上記放電セルの境界の一側から各々上記放電セルの中心に向かって突出して形成され，上記第２アドレス電極の一対の上記突出部は，上記第１方向で隣接する上記放電セルの上記一側の反対側から各々上記放電セルの中心に向かって突出して形成されることもできる。
【００４１】
一方，複数の上記放電セルによって一個のサブピクセルが形成されることができる。より具体的には，上記第１電極，上記第２電極，上記第１電極，上記第２電極，上記第１電極の順の配置を通じて，隣接する４個の上記放電セルが一個のサブピクセルを形成することができる。
【００４２】
この場合，上記第２方向に隣接する４個の上記放電セルで，一側の上記第２電極は，隣接する二つの上記放電セルにおける上記第１アドレス電極の一対の上記突出部の間に対応配置され，他側の上記第２電極は，隣接する他の二つの上記放電セルにおける上記第２アドレス電極の一対の上記突出部の間に対応配置されることができる。そして，上記第１電極は，上記第１アドレス電極の上記突出部と，上記第１アドレス電極の上記突出部に隣接する上記第２アドレス電極の上記突出部との間に対応配置されることができる。
【００４３】
上記課題を解決するために，本発明の第３の観点によれば，所定の間隔をおいて，対向して配置される第１基板および第２基板と，上記第１基板と上記第２基板との間の空間で，複数の放電セルを区画する隔壁と，各々の上記放電セル内部の上記第２基板側に形成される蛍光体層と，上記第１基板と上記第２基板との間で第１方向に沿って延長して形成され，各々が上記第１方向と交差する第２方向に隣接する一対の上記放電セルに共有される第１電極および第２電極と，上記第１基板上で上記第２方向に沿って延長して形成され，上記第１方向に隣接する各々の前記放電セルに共有されて互いに並んで配置される第１アドレス電極および第２アドレス電極とを含み，上記第１電極および上記第２電極は，上記第１基板側から上記第２基板側に向かって所定の厚さを有するように各々形成され，上記第２方向に隣接する各々の上記放電セルを間において対向して配置されるプラズマディスプレイパネルが提供される。
【００４４】
本発明によれば，第２電極（走査電極），第１電極（維持電極）およびアドレス電極が第１基板（背面基板）に形成されることによって，アドレス放電の経路を短縮し，アドレス放電の放電開始電圧をさらに低くすることができて，結果的にアドレス放電を安定化することができる。また，アドレス放電を起こす電極と蛍光体層とを互いに異なる基板に形成することによって，アドレス放電の放電開始電圧を均一にすることができる。
【００４５】
上記第１アドレス電極および上記第２アドレス電極の各々は，上記第２方向に隣接して各々に対応する上記放電セルの内部に向かって突出される第１部分と，上記第１部分を上記第２方向に連結する第２部分とを含むことができる。
【００４６】
また，上記第１アドレス電極の上記第１部分および上記第２アドレス電極の上記第１部分は，上記第２方向に隣接する上記放電セルに対応して，互いに交互に配置されることができる。上記第１アドレス電極の上記第１部分は，上記第１アドレス電極の一側から突出するように形成され，上記第２アドレス電極の上記第１部分は，上記一側に対向する上記第２アドレス電極の他側から突出するように形成されることができる。
【００４７】
上記第１アドレス電極の上記第１部分と上記第２アドレス電極の上記第１部分とは，上記第１電極または上記第２電極を基準に対称配置されることができる。
【００４８】
上記第２電極は，アドレシング期間の間に順次にスキャンパルスが印加されてアドレス放電に関与し，上記第１電極は，上記第２電極と共に維持期間の間に維持電圧が印加されて維持放電に関与することができる。上記第２電極を共有しながら上記第２方向に隣接する一対の放電セルのうち，一側の上記放電セルでは，上記一側の放電セルに対応する上記第１アドレス電極の面積が，上記第２アドレス電極の面積より大きく形成されて，他側の上記放電セルでは，上記他側の放電セルに対応する上記第２アドレス電極の面積が，上記第１アドレス電極の面積より大きく形成されることができる。
【００４９】
上記第１アドレス電極および上記第２アドレス電極それぞれの上記第２方向の周縁は，上記放電セルの上記第２方向の周縁と平行配置されることができる。
【００５０】
また，上記第１アドレス電極および上記第２アドレス電極それぞれの上記第２方向の周縁は，各々上記第１部分を各々対応する上記放電セルの中心に位置させるために，傾いて形成されることができる。
【００５１】
一方，上記第１電極および上記第２電極のうち，少なくとも一つは，各々対応する上記放電セルにおいて，上記第２基板から上記第１基板に向かって，上記第１基板側の部分が，各々上記放電セルの内部に向かって大きく突出されることができる。
【００５２】
本発明によれば，第１電極（維持電極）および第２電極（走査電極）の少なくとも一つは，第２基板（前面基板）から第１基板（背面基板）に向かって，第１基板側の部分を対応する放電セル内部に向かって大きく突出するように形成される。よって，維持放電の時にショートギャップ放電とロングギャップ放電を利用することができるので，維持放電の放電開始電圧を低減させながら放電効率を向上させる効果がある。
【００５３】
また，上記第１電極および上記第２電極のうち，少なくとも一つは，各々対応する上記放電セルにおいて，上記第２基板から上記第１基板に向かって，上記第１基板側の部分の上記第２方向の長さが大きくなるように，階段形状で形成されることができ，また，上記第１基板側の部分の上記第２方向の長さが漸進的に大きくなるように形成されることができる。
【００５４】
また，上記第１電極および上記第２電極の外面に誘電層が形成され，上記誘電層は，上記第１電極および上記第２電極の各々を覆いながら，上記第１電極および上記第２電極と並んだ方向に形成される第１誘電層部と，上記第１電極および上記第２電極と交差する方向に，各々上記放電セルの周縁に沿って形成される第２誘電層部とを含むことができる。
【００５５】
上記課題を解決するために，本発明の第４の観点によれば，所定の間隔をおいて対向する第１基板と第２基板との間で，第１方向に延長して形成されて，上記第１方向と交差する第２方向に隣接する放電セルに共有されながら交互に配列される第１電極および第２電極と，上記第２方向に延長して形成されて，上記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極とを含むプラズマディスプレイパネルの駆動方法において：アドレシング期間で，上記第２方向に隣接する第１放電セルと第２放電セルに共有される上記第２電極にスキャンパルスを印加する段階と，上記スキャンパルスが印加される上記第１放電セルと上記第２放電セルをアドレシングするアドレシング段階とを含むプラズマディスプレイパネルの駆動方法が提供される。
【００５６】
本発明によれば，第２電極（走査電極）が，第２方向で互いに隣接する放電セルに共有されるので，第２電極にスキャンパルスが印加されると，第２電極を共有する第１アドレス電極，第２アドレス電極にアドレスパルスが印加される。よって，第２電極にスキャンパルスが印加される１スキャンによって，第２方向で互いに隣接する放電セルがアドレシングされる２アドレシングが実現できるので，アドレス期間を短縮でき，これにより，階調表現力を向上することができる。
【００５７】
上記アドレシング段階は，上記第１放電セルを上記第１アドレス電極でアドレシングすることができ，上記第２放電セルを上記第２アドレス電極でアドレシングすることができる。
【００５８】
また，上記第１アドレス電極と上記第２アドレス電極による各々上記アドレシングは，ともに実現できる。
【００５９】
一方，上記第１アドレス電極には，第１アドレス電極ドライバーからアドレスパルスが印加され，上記第２アドレス電極には，第２アドレス電極ドライバーからアドレスパルスが印加されることができる。
【００６０】
上記第１アドレス電極および上記第２アドレス電極のうち，上記第２電極との距離が短い一側のアドレス電極に印加されるアドレスパルス値（Ｐ２）は，上記第２電極との距離が上記一側のアドレス電極と上記第２電極との距離より長い他側のアドレス電極に印加されるアドレスパルス値（Ｐ１）以下であってよい。ここで，上記第２電極と上記一側のアドレス電極との距離は，上記第１方向および上記第２方向に直交する第３方向に対する上記第２電極と上記一側のアドレス電極との距離である。上記第２電極と上記他側のアドレス電極との距離も，同様である。
【００６１】
上記第２アドレス電極に印加される上記アドレスパルス値（Ｐ２）は，上記第１アドレス電極に印加される上記アドレスパルス値（Ｐ１）の以下であってよい。つまり，上記第１アドレス電極は，上記第２アドレス電極に比べて，上記第１基板側または上記第２基板側に形成され，上記第２アドレス電極は，上記第１アドレス電極に比べて，上記第１電極および上記第２電極側に形成されることができる。よって，上記第１アドレス電極に比べて，上記第２アドレス電極は，上記第２電極との距離が短い。
【００６２】
上記アドレシング段階は，上記第１放電セルを上記第１アドレス電極でアドレシングし，上記第２放電セルを上記第２アドレス電極でアドレシングして，上記第１アドレス電極と上記第２アドレス電極による各々の上記放電セルのアドレシングが順次に実現できる。上記アドレシング段階は，上記第１放電セルおよび上記第２放電セルのうち，上記第２電極とアドレス電極との距離が長い一側の上記放電セルのアドレシングを先に，他側の上記放電セルのアドレシングを後に実現することができる。
【００６３】
つまり，上記アドレシング段階は，上記第１アドレス電極が備えられる上記第１放電セルのアドレシングを先に，上記第２アドレス電極が備えられる上記第２放電セルのアドレシングを後に実現することができる。
【００６４】
この場合，上記第１アドレス電極にアドレス電極ドライバーからアドレスパルスが印加され，その後，上記第２アドレス電極には，上記アドレス電極ドライバーからアドレスパルスが印加されることができる。
【００６５】
本発明によれば，第２アドレス電極によって奇数群の放電セルがアドレシングされた後，第１アドレス電極によって偶数群の放電セルがアドレシングできる。この場合，アドレス電極ドライバーが一個だけで構成されるため，製造費用を低減させる効果がある。
【発明の効果】
【００６６】
以上説明したように本発明によれば，背面基板と前面基板の間に電極群が備えられ，この電極群の中で，維持電極と走査電極が対向放電構造に配備される。また，互いに隣接する放電セル各々共有される維持電極および走査電極は，アドレス電極方向に沿って交互に配置される。そして，第１アドレス電極，第２アドレス電極によって偶数群放電セルと奇数群放電セルが各々ともにアドレシングされるために，アドレス期間が短縮する効果がある。また，隣接する一対の放電セルに走査電極が共有されて，偶数群放電セルと奇数群放電セルがともにリセットされることもでき，これによってリセット期間が短縮することができる。このように，リセット期間およびアドレス期間の短縮は，維持期間を延長させて階調表現力を向上させることができる。
【発明を実施するための最良の形態】
【００６７】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００６８】
（第１実施形態）
図１は，本発明の第１実施形態に係るＰＤＰを示した部分分解斜視図である。図２は，本発明の第１実施形態に係るＰＤＰの電極と放電セルの構造を概略的に示した部分平面図である。図３は，図１に示すＰＤＰを組み立て，ＩＩＩ−ＩＩＩ線に沿って切断した部分断面図であって，４個の放電セルが直線状に隣接し，維持電極線・走査電極線がセル境界部に，走査電極−維持電極−走査電極−維持電極−走査電極のように配置された状態を示し（両端の走査電極は，図示せず），図４は，本発明の第１実施形態に係るＰＤＰの電極の構造を概略的に示した部分斜視図である。
【００６９】
図１を参照すると，本発明の第１実施形態に係るＰＤＰは，基本的に所定の間隔をおいて対向配置される第１基板１０（以下，‘背面基板’という）と第２基板２０（以下，‘前面基板’という），および背面基板１０と前面基板２０の間に備えられる第１隔壁層１６（以下，‘背面板隔壁’という）と第２隔壁層２６（以下，‘前面板隔壁’という）を含む。
【００７０】
背面板隔壁１６と前面板隔壁２６とは，複数の放電空間を区画して相互対向する第１放電空間１８および第２放電空間２８を形成する。第１放電空間１８および第２放電空間２８内には，真空紫外線を吸収して可視光を放出する蛍光体層１９，蛍光体層２９が形成され，また，第１放電空間１８および第２放電空間２８内には，プラズマ放電で真空紫外線を発生させることができるように放電ガス（一例としてキセノン（Ｘｅ）とネオン（Ｎｅ）などを含む混合ガス）が充填されている。
【００７１】
背面板隔壁１６は，背面基板１０の前面基板２０に対向する面上において，前面基板２０に向かって突出形成され，前面板隔壁２６は，前面基板２０の背面基板１０に対向する面上において，背面基板１０に向かって突出形成される。背面板隔壁１６は，背面基板１０の前面基板２０に対向する面上において，複数の放電空間を区画して第１放電空間１８を形成し，前面板隔壁２６は，前面基板２０の背面基板１０に対向する面上において，複数の放電空間を区画して第２放電空間２８を形成する。
【００７２】
このように，背面基板１０側および前面基板２０側において，互いに対向する放電空間によって一個の放電セル１７が形成される。本発明の実施形態で，放電セル１７に対して特別な指摘がない限り，放電セル１７は，第１放電空間１８および第２放電空間２８という２個の放電空間と電極層の空間を一個に結合した放電空間を意味する。
【００７３】
前面板隔壁２６によって形成される放電空間，つまり，第２放電空間２８の容積は，背面板隔壁１６によって形成される放電空間，つまり，第１放電空間１８の容積より大きく形成されるのが好ましい。第１放電空間１８と第２放電空間２８との容積の差によって，放電セル１７内で発生した可視光は，前面基板２０を通して効果的に透過することができる。
【００７４】
背面板隔壁１６および前面板隔壁２６は，放電セル１７を例えば，略四角形または略六角形のように多様な形状に形成可能であって，本実施形態は，略四角形で形成される放電セル１７を例示している。
【００７５】
背面板隔壁１６は，第１隔壁部材１６ａおよび第２隔壁部材１６ｂを含む。第１隔壁部材１６ａは，背面基板１０の前面基板２０に対向する面上において，一方向（図１のｙ軸方向）に長く形成されて配置される。ここで，ｙ軸方向は，第２方向とする。
【００７６】
第２隔壁部材１６ｂは，第２方向に沿って形成される第１隔壁部材１６ａと交差するように長く形成される。第１隔壁部材１６ａおよび第２隔壁部材１６ｂによって，第１放電空間１８が独立的な放電空間に区画される。ここで，第２隔壁部材１６ｂは，第２方向に交差する第１方向に沿って形成され，第１方向は，図１のｘ軸方向である。
【００７７】
前面板隔壁２６は，第３隔壁部材２６ａおよび第４隔壁部材２６ｂを含む。第３隔壁部材２６ａは，前面基板２０の背面基板１０に対向する面上において，背面基板１０に向かって突出形成され，第１隔壁部材１６ａに対応する形状で形成される。第４隔壁部材２６ｂは，第３隔壁部材２６ａと交差するように長く形成され，第２隔壁部材１６ｂに対応する形状で形成される。つまり，前面板隔壁２６において，第３隔壁部材２６ａは，第２方向（図１のｙ軸方向）に沿って形成され，第４隔壁部材２６ｂは，第２方向に交差する第１方向（図１のｘ軸方向）に沿って形成される。
【００７８】
従って，第３隔壁部材２６ａおよび第４隔壁部材２６ｂによって，前面基板２０側に形成された第２放電空間２８は，第１隔壁部材１６ａおよび第２隔壁部材１６ｂによって，背面基板１０側に形成された第１放電空間１８に対応する。
【００７９】
蛍光体層１９，蛍光体層２９は，第１放電空間１８および第２放電空間２８内で形成される。蛍光体層１９は，背面基板１０側の第１放電空間１８に形成される第１蛍光体層１９であり，蛍光体層２９は，前面基板２０側の第２放電空間２８に形成される第２蛍光体層２９である。背面板隔壁１６によって形成される第１放電空間１８と，第１放電空間１８に対向して前面板隔壁２６によって形成される第２放電空間２８は，一個の放電セル１７に含まれる。
【００８０】
従って，第１放電空間１８および第２放電空間２８の内部に各々形成される第１蛍光体層１９および第２蛍光体層２９は，気体放電で発生する真空紫外線によって同じ色の可視光を発生させることができる。また，第１蛍光体層１９および第２蛍光体層２９は，一個の放電セル１７の背面基板１０側および前面基板２０側で可視光を発生させて発光効率が向上することができる。
【００８１】
第１蛍光体層１９は，第１隔壁部材１６ａと第２隔壁部材１６ｂの各々内側面と，第１放電空間１８内に位置する背面基板１０の表面に形成される。第２蛍光体層２９は，第３隔壁部材２６ａと第４隔壁部材２６ｂの各々内側面と，第２放電空間２８内に位置する前面基板２０の表面に形成される。
【００８２】
第１蛍光体層１９は，図１に示しているように，背面基板１０の前面基板２０に対向する面上に背面板隔壁１６を形成した後，蛍光体を塗布して形成することができる。また，第１蛍光体層１９は，背面基板１０を第１放電空間１８の形状に相応するようにエッチングした後，エッチングされた面に蛍光体を塗布して形成することもできる。第２蛍光体層２９は，図１に示しているように，前面基板２０の背面基板１０に対向する面上に前面板隔壁２６を形成した後，蛍光体を塗布して形成することができる。また，前面基板２０を第２放電空間２８の形状に相応するようにエッチングした後，エッチングされた面に蛍光体を塗布して形成することもできる。
【００８３】
背面基板１０をエッチングして背面板隔壁１６を形成する場合，背面基板１０と背面板隔壁１６は，同一材料で構成される（図示せず）。そして，前面基板２０をエッチングして前面板隔壁２６を形成する場合，前面基板２０と前面板隔壁２６は，同一材料で構成される（図示せず）。エッチング方法は，背面板隔壁１６および前面板隔壁２６を各々背面基板１０および前面基板２０と各々別途に形成する方法に比べて，製造原価を低減させることができる。
【００８４】
第１蛍光体層１９は，背面基板１０側の第１放電空間１８内部で，第２蛍光体層２９は，前面基板２０側の第２放電空間２８内部で，各々真空紫外線を吸収して前面基板２０側に向かう可視光を発生させる。また，第１蛍光体層１９は，可視光を反射させる反射型蛍光体で構成され，第２蛍光体層２９は，可視光を透過させる透過型蛍光体で構成される。従って，図３に示しているように，前面基板２０を透過する可視光による発光効率を向上させるために，背面基板１０側の第１蛍光体層１９の厚さ（ｔ１）は，前面基板２０側の第２蛍光体層２９の厚さ（ｔ２）より厚く形成されるのが好ましい（ｔ１>ｔ２）。また，第１蛍光体層１９を形成する蛍光体粉末の粒子の大きさは，第２蛍光体層２９を形成する蛍光体粉末の粒子より大きい。
【００８５】
このように，第２蛍光体層２９の厚さが第１蛍光体層１９の厚さより薄く形成されることによって，前面基板２０側に透過する可視光の損失が少なくなって，発光効率を向上することができる。
【００８６】
また，プラズマ放電によって画像を実現するために，本発明の実施形態のＰＤＰは，各々の放電セル１７に対応して第１アドレス電極１１および第２アドレス電極１２と，第１電極３１（以下，‘維持電極’という）および第２電極３２（以下，‘走査電極’という）を背面基板１０と前面基板２０の間に備える。
【００８７】
図２に示すように，維持電極３１および走査電極３２は，背面板隔壁１６と前面板隔壁２６の間で第１方向（以下，‘ｘ軸方向’という）に沿って延長して形成される。また，維持電極３１および走査電極３２は，ｘ軸方向と交差する第２方向（以下，‘ｙ軸方向’という）に隣接して配置される放電セル１７の境界に交互に配置され，相互対向放電構造を形成する。維持電極３１および走査電極３２は，背面基板１０側から前面基板２０側に向かって，所定の厚さを有するように形成される。つまり，維持電極３１は，第２方向で互いに隣接する放電セル１７の一側に配置され，走査電極３２は，放電セル１７の一側に対向する他側に配置される。これによって，維持電極３１と走査電極３２とは，第２方向で互いに隣接する２個の放電セル１７の維持放電に関与することができる。
【００８８】
第１アドレス電極１１および第２アドレス電極１２は，背面板隔壁１６と前面板隔壁２６の間で，背面板隔壁１６側に形成され，維持電極３１および走査電極３２と背面板隔壁１６との距離よりさらに近く形成される。また，第１アドレス電極１１および第２アドレス電極１２は，背面板隔壁１６と前面板隔壁２６の間で，前面板隔壁２６側に形成され，維持電極３１および走査電極３２と前面板隔壁２６との距離よりさらに近く形成されることもできる。
【００８９】
また，図１を参照すると，第１アドレス電極１１および第２アドレス電極１２は，背面基板１０と維持電極３１および走査電極３２との間で，第２方向に対して垂直方向に沿って互いに所定の間隔をおいて配置される。また，第１アドレス電極１１および第２アドレス電極１２は，前面基板２０から見ると，互いに重なっているように形成される。
【００９０】
具体的には，第１アドレス電極１１は，背面板隔壁１６と前面板隔壁２６のうち，いずれか一側に隣接するように備えられる。そして，第２アドレス電極１２は，維持電極３１および走査電極３２側に隣接して備えられる。第１アドレス電極１１および第２アドレス電極１２は，前面基板２０から見て，互いに重なるように形成して，ｙ軸方向に隣接する放電セル１７を交互にアドレシングする必要がある。そして，ｙ軸方向に隣接する放電セル１７を交互にアドレシングするために，第１アドレス電極１１および第２アドレス電極１２には，突出部１１ａ，突出部１２ａが各々備えられる。第１アドレス電極１１の突出部１１ａは，背面板隔壁１６と前面板隔壁２６のうち，いずれか一側に隣接して備えられ，第２アドレス電極１２の突出部１２ａは，維持電極３１および走査電極３２側に隣接して備えられる。
【００９１】
図３は，背面板隔壁１６側に第１アドレス電極１１と第２アドレス電極１２が重なって配置された構成を例示する。第１アドレス電極１１および第２アドレス電極１２は，維持電極３１および走査電極３２と交差した方向，つまりｙ軸方向（第２方向）に沿って配置される。また，第１アドレス電極１１および第２アドレス電極１２は，ｙ軸方向に配置される放電セル１７に交互に対応する突出部１１ａ，突出部１２ａを各々備えて，ｙ軸方向に隣接する放電セル１７のアドレシングに交互に関与することができる。
【００９２】
つまり，図３において，一個の放電セル１７を基準にすると，第１アドレス電極１１および第２アドレス電極１２は，同一側（維持電極３１および走査電極３２側と背面板隔壁１６との間）に重なって一対に配置される。しかし，第１アドレス電極１１およびその突出部１１ａは，ｙ軸方向に隣接する一対の放電セル１７のうち，一側の放電セル１７のアドレシングに作用し，第２アドレス電極１２およびその突出部１２ａは，ｙ軸方向に隣接する一対の放電セルのうち，他側の放電セル１７のアドレシングに作用することができる。つまり，第１アドレス電極１１と第２アドレス電極１２とは，ｙ軸方向で隣接して配置される放電セル１７に対して交互にアドレシング作用することができる。
【００９３】
第１アドレス電極１１および第２アドレス電極１２は，第１隔壁部材１６ａと第３隔壁部材２６ａに対応する。つまり，第１アドレス電極１１および第２アドレス電極１２は，第１隔壁部材１６ａと第３隔壁部材２６ａとの間で，第１隔壁部材１６ａおよび第３隔壁部材２６ａと並んだ方向（ｙ軸方向）に沿って長く形成され，前面基板２０から見て，互いに並んで重なっているように形成される。
【００９４】
また，第１アドレス電極１１および第２アドレス電極１２は，ｙ軸方向に隣接する放電セル１７に対応する間隔を維持しながら，ｚ軸方向（ｙ軸方向に対して垂直方向）に対して所定の間隔をおいて互いに並んで配置される。そして第１アドレス電極１１およびその突出部１１ａは，背面基板１０側，つまり，背面板隔壁１６に隣接して備えられ，第２アドレス電極１２およびその突出部１２ａは，維持電極３１および走査電極３２側に隣接して備えられる。つまり，第１アドレス電極１１および第２アドレス電極１２は，維持電極３１および走査電極３２より背面板隔壁１６側にさらに近く備えられる。これで相互交差する方向に配置される維持電極３１および走査電極３２と第１アドレス電極１１および第２アドレス電極１２とは，互いに関与しない。
【００９５】
一方，第１アドレス電極１１の突出部１１ａは，ｙ軸方向で隣接して配置される放電セル１７の偶数群に対応形成され，第２アドレス電極１２の突出部１２ａは，ｙ軸方向で隣接して配置される放電セル１７の奇数群に対応形成され，または，互いに反対の場合でも配置されることができる。
【００９６】
アドレシング作用は，走査電極３２と第１アドレス電極１１および第２アドレス電極１２との相互作用によって起こる。従って，第１アドレス電極１１の突出部１１ａは，走査電極３２を共有するｙ軸方向で隣接する一対の放電セル１７のうち，一側の放電セル１７の中心に向かって突出されて，第２アドレス電極１２の突出部１２ａは，同じ走査電極３２を共有する一対の放電セル１７のうち，他側の放電セル１７の中心に向かって突出される。つまり，第１アドレス電極１１の突出部１１ａと第２アドレス電極１２の突出部１２ｂとは，ｙ軸方向で隣接して配置される放電セル１７に対応して各々交互に配置される。
【００９７】
第１アドレス電極１１および第２アドレス電極１２は，非放電領域である第１隔壁部材１６ａと第３隔壁部材２６ａの間に備えられる。つまり，放電セル１７で発生する可視光が遮断されないため，第１アドレス電極１１および第２アドレス電極１２は，不透明材質で形成されることができて，通電性に優れた金属で形成されることもできる。突出部１１ａ，突出部１２ａの各々は，放電セル１７の中心に向けて突出されるので透明電極で形成されることもでき，第１アドレス電極１１および第２アドレス電極１２と各々同一材質で形成されることもできる。
【００９８】
第１アドレス電極１１および第２アドレス電極１２には，アドレスパルスが各々印加される。第１アドレス電極１１の突出部１１ａおよび第２アドレス電極１２の突出部１２ａは，アドレスパルスを放電セル１７内に各々印加させる役割を有する。つまり，走査電極３２にスキャンパルスが印加されて，第１アドレス電極１１と第２アドレス電極１２にアドレスパルスが印加されると，１スキャンで２アドレシングが実現できる。
【００９９】
また，突出部１１ａ，突出部１２ａは，各々の放電セル１７内で走査電極３２との放電ギャップをショートギャップで形成することができる。そして，トリガーリング作用によって低電圧によるアドレス放電が可能になる。なお，トリガーリング作用とは，ショートギャップ放電の結果，例えば，イオン化高温ガスの拡散によりロングギャップ放電経路が実効的に短くなることによって，ロングギャップ放電が誘発される現象をいう。
【０１００】
一方，維持電極３１および走査電極３２は，背面基板１０と前面基板２０との間，つまり，背面板隔壁１６と前面板隔壁２６の間に形成される。また，維持電極３１と走査電極３２は，第１アドレス電極１１および第２アドレス電極１２と電気的に絶縁されながら，第１アドレス電極１１および第２アドレス電極１２と交差する方向（ｘ軸方向）に沿って長く形成される。維持電極３１は，ｙ軸方向に互いに隣接する放電セル１７の一側に配置され，走査電極３２は，放電セル１７の他側に維持電極３１に対向して配置される。
【０１０１】
また，維持電極３１および走査電極３２は，ｙ軸方向に沿って交互に配置され，ｙ軸方向で隣接して配置される放電セル１７において，隣接する放電セル１７に共有される。つまり，走査電極３２は，隣接する二個の放電セル１７を区画する第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に備えられ，維持電極３１もまた，隣接する二個の放電セル１７を区画する第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に備えられる。
【０１０２】
従って，第１アドレス電極１１と第２アドレス電極１２にアドレスパルスが印加されて走査電極３２にスキャンパルスが印加されると，１スキャンでｙ軸方向に隣接する２個の放電セル１７が選択されることができる。つまり，１スキャンで２アドレシングが実現されて，アドレシング期間を短縮することができる。また，走査電極３２にリセットパルスが印加されると，走査電極３２を共有するｙ軸方向に隣接する２個の放電セル１７がリセットされてリセット期間を短縮することができる。
【０１０３】
このようにリセット期間およびアドレシング期間を短縮することができるため，維持期間を長くすることができる。また，この維持期間の延長は，維持パルスの個数を増やすことができ，階調表現力を向上することができる。
【０１０４】
図４に示されているように，維持電極３１および走査電極３２は，ｙ軸方向に隣接する放電セル１７に対して１スキャン作用で２アドレシングが実現するように形成および配置される。
【０１０５】
走査電極３２を共有するｙ軸方向に隣接する一対の放電セル１７のうち，一側の放電セル１７には，第１アドレス電極１１の突出部１１ａが備えられ，走査電極３２を共有する一対の放電セル１７のうち，他側の放電セル１７には，第２アドレス電極１２の突出部１２ａが備えられる。突出部１１ａ，突出部１２ａは，維持電極３１と走査電極３２との間でトリガーリング作用を起こすことができる。これによって，低電圧による維持放電が可能になる。
【０１０６】
維持電極３１および走査電極３２は，第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に配置されるので，維持電極３１および走査電極３２は，ｙ軸方向に隣接する放電セル１７を区分する基準になることができる。
【０１０７】
走査電極３２は，第１アドレス電極１１および第２アドレス電極１２と共にアドレス期間のアドレシングに関与して，点灯される放電セル１７を選択する役割を担うことができる。維持電極３１と走査電極３２は，維持期間の維持放電に関与して，画像を表示する役割を担うことができる。
【０１０８】
つまり，維持電極３１には，維持期間に維持パルスが印加され，走査電極３２には，維持期間に維持パルスが印加されて，アドレス期間にスキャンパルスが印加される。しかし，各々維持電極３１および走査電極３２は，維持電極３１および走査電極３２に印加される信号電圧によって，その役割を異なって行うことができるため，本発明の実施形態が上記に限定される必要はない。
【０１０９】
図３を参照すると，維持電極３１と走査電極３２は，第１アドレス電極１１および第２アドレス電極１２と共に一個の放電セル１７を両側（第１放電空間１８，第２放電空間２８）に区画する。つまり，維持電極３１と走査電極３２は，背面基板１０と前面基板２０の間に備えられて，対向放電構造を形成する。これによって，維持放電のための放電開始電圧を低くすることができる。
【０１１０】
より広い面積の対向面に対向放電を誘導するために，維持電極３１および走査電極３２において，第２方向（ｙ軸方向）に対して垂直方向（ｚ軸方向）の長さ（ｈｖ）が，第２方向（ｙ軸方向）の長さ（ｈｈ）より長く形成される。このように広く形成される維持電極３１および走査電極３２による対向放電は，強い真空紫外線を生成して，この強い真空紫外線は，より広い面積にわたって第１蛍光体層１９および第２蛍光体層２９に衝突する。これによって，放電セル１７内で発生する可視光の光量を増大することができる。
【０１１１】
また，維持電極３１および走査電極３２は，非放電領域の第２隔壁部材１６ｂと第４隔壁部材２６ａの間に備えられるので，放電セル１７で発生する可視光を遮断しない。従って，維持電極３１および走査電極３２は，不透明材質で形成されることができて，通電性に優れた金属で形成することもできる。
【０１１２】
維持電極３１および走査電極３２それぞれは，第２方向に対して垂直方向（ｚ軸方向）の中心線Ｌを基準に対称構造を形成する。これによって，維持電極３１および走査電極３２は，放電セル１７を間に置いて対向放電構造を形成する。
【０１１３】
一方，維持電極３１と走査電極３２および第１アドレス電極１１と第２アドレス電極１２の外面には，誘電層３４，誘電層３５が備えられる。誘電層３４，誘電層３５は，壁電荷を蓄積もするが，各電極の絶縁支持構造を形成する。維持電極３１と走査電極３２および第１アドレス電極１１と第２アドレス電極１２は，ＴＦＣＳ（厚膜セラミック・シート）法で製作可能である。つまり，維持電極３１と走査電極３２および第１アドレス電極１１と第２アドレス電極１２を含む電極部を別々製作した後に，背面板隔壁１６が形成されている背面基板１０に結合される方法によってＰＤＰの製作が可能である。ここで，誘電層３４は，維持電極３１および走査電極３２の各々外面に形成されるものであり，誘電層３５は，第１アドレス電極１１および第２アドレス電極１２の各々外面に形成されるものである。
【０１１４】
誘電層３４，誘電層３５に関してより具体的に説明する。第１アドレス電極１１および第２アドレス電極１２を覆っている誘電層３５で，第１アドレス電極１１の突出部１１ａに形成される誘電層３５の突出部１１ａの上面からの厚さ（ｔ６）は，第２アドレス電極１２の突出部１２ａに形成される誘電層３５の突出部１２ａの上面からの厚さ（ｔ７）より厚く形成される。誘電層３５の厚さの差は，放電開始電圧の差を発生させる。つまり，誘電層３５の厚さが厚いほど，放電を阻害して放電開始電圧が上昇する。同一のアドレス放電を起こすためには，第２アドレス電極１２に比べて誘電層３５の厚さがさらに厚い第１アドレス電極１１に，より高いアドレス電圧が印加されるのが好ましい。
【０１１５】
また，誘電層３４，誘電層３５の外面には，保護膜３６が備えられるのが好ましい。特に保護膜３６は，放電セル１７内部の放電空間で起こるプラズマ放電に露出される部分に形成されることができる。保護膜３６は，誘電層３４，誘電層３５を保護する役割を担うことができる。一方，保護膜３６は，高い二次電子放出係数値を有することが要求されるが，可視光の透過性を有する必要はない。つまり，維持電極３１，走査電極３２，第１アドレス電極１１，および第２アドレス電極１２は，前面基板２０および背面基板１０に形成されるのではなく，背面基板１０と前面基板２０の間に備えられるので，維持電極３１，走査電極３２，第１アドレス電極１１，および第２アドレス電極１２を覆っている誘電層３４，誘電層３５に塗布される保護膜３６は，可視光非透過性の特性を有する物質で構成することができる。保護膜３６の一例として，可視光非透過性の酸化マグネシウム（ＭｇＯ）は，可視光透過性の酸化マグネシウム（ＭｇＯ）に比べて高い二次電子放出係数値を有し，従って，放電開始電圧をさらに低くすることができる。
【０１１６】
また，第１アドレス電極１１および第２アドレス電極１２は，同一誘電率を有する誘電層３５で覆われるため，赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を示す放電セル１７等の間で同一放電開始電圧が形成されることができる。これによって，高い電圧マージンが形成されることができる。
【０１１７】
一方，上記のように維持電極３１は，放電セル１７の一側（ｙ軸方向の一側）を形成する第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に共有構造として備えられ，走査電極３２は，放電セル１７の他側（ｙ軸方向の他側）を形成する第２隔壁部材１６ｂと第４隔壁部材２６ｂの間に共有構造として備えられることによって，維持電極３１−走査電極３２−維持電極３１のような順の電極配置が形成される。
【０１１８】
また，第１アドレス電極１１および第２アドレス電極１２は，放電セル１７の一側（ｘ軸方向の両側）を形成する第１隔壁部材１６ａと第３隔壁部材２６ａの間に備えられ，第１アドレス電極１１および第２アドレス電極１２の各々突出部１１ａ，突出部１２ａは，放電セル１７の各々中心に向かって突出するように配置される。これによって，維持電極３１−走査電極３２−維持電極３１の配置は，ｙ軸方向に沿って，維持電極３１−第１アドレス電極１１の突出部１１ａ−走査電極３２−第２アドレス電極１２の突出部１２ａ−維持電極３１のような電極順に配置される。
【０１１９】
図５は，本発明の第１実施形態に係るＰＤＰの第１アドレス電極および第２アドレス電極と各ドライバーとの第１接続関係を示した概略図である。図５に示されているように，第１アドレス電極１１は，前面基板２０および背面基板１０の一側に引出されて，第１アドレス電極ドライバー１１ｂに接続される。第２アドレス電極１２は，前面基板２０および背面基板１０の他側に引出されて，第２アドレス電極ドライバー１２ｂに接続される。このような構造によって，走査電極３２を共有する一対の放電セル１７が１スキャンによってアドレシングできる。
【０１２０】
上記のように構成されるＰＤＰの駆動方法が図６に示されている。図６は，本発明の第１実施形態に係るＰＤＰの第１駆動方法の駆動波形図である。つまり，上記駆動方法は，アドレス期間で，ｙ軸方向で隣接する一対の放電セル１７によって共有される走査電極３２にスキャンパルス（Ｖｓｃ）を印加する段階と，このスキャンパルスが印加された一対の放電セル１７をアドレシングする段階とを含む。
【０１２１】
このアドレシング段階で，ｙ軸方向で隣接する一対の放電セル１７のうち，一側の放電セル１７は，第１アドレス電極１１に印加されるアドレスパルス（Ｖａ１）によってアドレシングされて，他側の放電セル１７は，第２アドレス電極１２に印加されるアドレスパルス（Ｖａ２）によってアドレシングされる。この時，第１アドレス電極１１には，第１アドレス電極ドライバー１１ｂからアドレスパルス（Ｖａ１）が印加され，第２アドレス電極１２には，第２アドレス電極ドライバー１２ｂからアドレスパルス（Ｖａ２）が印加される（図６参照）。第１アドレス電極１１および第２アドレス電極１２による各々のアドレシングは，ともに実現されることができる。つまり，ｙ軸方向で隣接する一対の放電セル１７において，アドレス期間で，共有される走査電極３２にスキャンパルスが印加された後，アドレスパルスが第１アドレス電極１１および第２アドレス電極１２に印加されると，ｙ軸方向で隣接する一対の放電セル１７がアドレシングされることができる。よって，１スキャンで２アドレシングを実現することができ，アドレス期間を短縮することができる。
【０１２２】
このようなスキャンおよびアドレシング段階以前に進められるリセット段階では，ｙ軸方向で隣接する一対の放電セル１７をともにリセットすることができる。つまり，一個の走査電極３２にリセットパルス（Ｖｒ）を印加することによって，走査電極３２とこの走査電極３２の両側に備えられる維持電極３１が相互作用して，これによって二個の放電セル１７がともにリセットされる。よって，リセット期間を短縮することができる。
【０１２３】
このリセット期間に印加されるリセットパルス（Ｖｒ）は，公知の波形を利用することができ，維持期間に印加される維持パルス（Ｖｓ）は公知の波形を利用できる。
【０１２４】
第１アドレス電極１１および第２アドレス電極１２のうち，走査電極３２から近い位置に配置された一側のアドレス電極に印加されるアドレスパルス値（Ｐ２）は，他側のアドレス電極に印加されるアドレスパルス値（Ｐ１）以下であるのが好ましい。つまり，本実施形態では，第１アドレス電極１１に比べて第２アドレス電極１２がｚ軸方向に対して走査電極３２にさらに近く備えられるので，第２アドレス電極１２に印加されるアドレスパルス値（Ｐ２）が第１アドレス電極１１に印加されるアドレスパルス値（Ｐ１）以下であってよい。これによって，異なった厚さの誘電層３５を有する第１アドレス電極１１，第２アドレス電極１２に同一のアドレス放電を起こすことができる。
【０１２５】
図６は，同一パルス値（Ｐ２=Ｐ１）を示している。図７は，本発明の第１実施形態に係るＰＤＰの第１アドレス電極および第２アドレス電極とドライバーとの第２接続関係を示した概略図である。図８は，本発明の第１実施形態に係るＰＤＰの第２駆動方法の駆動波形図である。
【０１２６】
図７および図８を参照すると，上記アドレス期間では，ｙ軸方向で隣接する一対の放電セル１７のうち，一側の放電セル１７が第１アドレス電極１１に印加されるアドレスパルス（Ｖａ１）によってアドレシングされて，他側の放電セル１７が第２アドレス電極１２に印加されるアドレスパルス（Ｖａ２）によってアドレシングされる。この時，第１アドレス電極１１には，アドレス電極ドライバー１３からアドレスパルス（Ｖａ１）が印加され，第２アドレス電極１２には，アドレス電極ドライバー１３からアドレスパルス（Ｖａ２）が印加される。
【０１２７】
このように，本実施形態では，一個のアドレス電極ドライバー１３が提供される。従って，第１アドレス電極１１および第２アドレス電極１２に選択的にアドレスパルス（Ｖａ１，Ｖａ２）を印加するために，アドレス電極ドライバー１３と第１アドレス電極１１および第２アドレス電極１２との間にスイッチ１４が備えられる。スイッチ１４によってアドレス電極ドライバー１３は，第１アドレス電極１１または第２アドレス電極１２に選択的に接続，あるいは遮断できる。
【０１２８】
第１アドレス電極１１および第２アドレス電極１２による各々アドレシングは，順次に実現される。つまり，第１アドレス電極１１によるアドレシングが優先的に実行されてから第２アドレス電極１２によるアドレシングが後に実行されたり，または第２アドレス電極１２によるアドレシングが優先的に実行されてから第１アドレス電極１１によるアドレシングが後に実行されることもできる。本実施形態によるアドレシング段階では，ｙ軸方向で隣接する一対の放電セルのうち，ｚ軸方向に対する走査電極３２とアドレス電極との距離がより長い一側の放電セル１７のアドレシングが先に実行されて，他側の放電セル１７のアドレシングが後で実行される。つまり，本実施形態では，第１アドレス電極１１が，第２アドレス電極１２よりｚ軸方向に対する走査電極３２との距離が長いので，ｙ軸方向で隣接する一対の放電セルのうち，第１アドレス電極１１が備えられる一側の放電セル１７のアドレシングが先に実行されて，第２アドレス電極１２が備えられる他側の放電セル１７のアドレシングが後に実行される。
【０１２９】
より具体的に説明すると，スキャニング時間が経過するに伴って，プライミングパーティクルは，消滅される。また，アドレシングは，誘電層の厚さが厚くなるほど難しくなる。従って，誘電層３５の厚さが厚く形成されたアドレス電極によるアドレシングが先に実行されて，誘電層３５の厚さが薄く形成されたアドレス電極によるアドレシングが後で実現される。
【０１３０】
以下，本発明の多様な実施形態を説明する。以下の実施形態は，上記第１実施形態と比較して，その構成が概して類似または同一なので，ここではこのような部分については，詳細な説明を省略して他の部分について説明する。
【０１３１】
（第２実施形態）
図９は，本発明の第２実施形態を示す。第２実施形態で，第１アドレス電極２１１および第２アドレス電極２１２の各々突出部２１１ａおよび突出部２１２ａに形成される保護膜３６の外面から走査電極３２の誘電層３４の外面に形成される保護膜３６の表面までの各々距離の平均値（Ｌ２）は，第１アドレス電極２１１および第２アドレス電極２１２の各々突出部２１１ａ，突出部２１２ａの保護膜３６の外面と維持電極３１の誘電層３４の外面に形成される保護膜３６の表面との各々距離の平均値（Ｌ１）より短く形成される。従って，第１アドレス電極２１１と走査電極３２との間，および第２アドレス電極２１２と走査電極３２との間で，突出部２１１ａ，突出部２１２ａによりトリガーリング作用が起こるようになって，アドレス放電がさらに起こりやすくすることができる。なお，本明細書では，符号Ｌ１，符号Ｌ２を保護膜間平均距離と呼び，保護膜がない場合には，誘電層を保護膜とみなす。また，誘電層または保護膜の内部電位降下は，誘電率が大きいので，無視して考える。
【０１３２】
（第３実施形態）
図１０は，本発明の第３実施形態を示す。第１アドレス電極３１１および第２アドレス電極３１２の各々突出部３１１ａ，突出部３１２ａの外面に形成される誘電層３５は，走査電極３２の外面に備えられる誘電層３４と直接連結される。従って，第１アドレス電極３１１と走査電極３２との間，および第２アドレス電極３１２と走査電極３２との間で，突出部３１１ａ，突出部３１２ａによりトリガーリング作用が起こるようになって，第２実施形態よりアドレス放電がさらに容易になる。
【０１３３】
（第４実施形態）
図１１は，本発明の第４実施形態を示す。第１アドレス電極４１１および第２アドレス電極４１２の各々突出部４１１ａ，突出部４１２ａは，維持電極３１と走査電極３２の間に複数に備えられることもできる。複数の突出部４１１ａ，突出部４１２ａは，維持放電時にトリガーリング電極として作用して，維持電極３１と走査電極３２の間での維持放電がさらに容易になる。本実施形態で，背面板隔壁１６および前面板隔壁２６のうち，いずれか一側に備えられる突出部４１１ａの個数と，維持電極３１および走査電極３２側に備えられる突出部４１２ａの個数が，一つの放電セル１７につき２個であって，互いに同一である。
【０１３４】
（第５実施形態）
図１２は，本発明の第５実施形態を示す。本実施形態では，背面板隔壁１６および前面板隔壁２６のうち，いずれか一側に備えられる突出部５１１ａの個数と，維持電極３１および走査電極３２側に備えられる突出部５１２ａの個数が互いに異なって形成される。つまり，ｙ軸方向に隣接する一対の放電セル１７のうち，一側の放電セル１７（第２放電セル）に，走査電極３２側に第２アドレス電極５１２の突出部５１２ａが一個備えられ，維持電極３１側に第１アドレス電極５１１の突出部５１１ａが一個備えられる。また，ｙ軸方向に隣接する一対の放電セル１７のうち，他側の放電セル１７（第１放電セル）に，維持電極３１側および走査電極３２側に第１アドレス電極５１１の突出部５１１ａが各々一個ずつ備えられる。
【０１３５】
（第６実施形態）
図１３は，本発明の第６実施形態に係るＰＤＰでの電極の構造を概略的に示した部分斜視図である。本実施形態では，第１実施形態と比較すると，維持電極６３１および走査電極６３２に拡張部３１ａ，拡張部３２ａが備えられる。拡張部３１ａ，拡張部３２ａは，各々放電セル１７に対応しながら維持電極６３１および走査電極６３２から背面基板１０側に（−のｚ軸方向に）拡張される。
【０１３６】
拡張部３１ａ，拡張部３２ａそれぞれは，第２方向（ｙ軸方向）に対して垂直方向（ｚ軸方向）の長さが，第２方向（ｙ軸方向）の長さよりさらに長く形成される。拡張部３１ａ，拡張部３２ａによって，より容易に対向放電が起こることができる。また，このように広く形成される拡張部３１ａ，拡張部３２ａを有する維持電極６３１および走査電極６３２によって起こる対向放電は，強い真空紫外線を生成して，この強い真空紫外線は，放電セル１７内部の蛍光体層と衝突されて可視光の光量を増加することができる。
【０１３７】
図１４〜図１６は，本発明の第７実施形態〜第９実施形態を示す図である。第７実施形態〜第９実施形態は，第６実施形態と比較してその構成が概して類似もしくは同一なので，第６実施形態と互いに異なる部分について説明する。
【０１３８】
（第７実施形態）
図１４は，本発明の第７実施形態に係るＰＤＰの部分平面図である。本実施形態で，第１アドレス電極７１１の突出部７１１ａと第２アドレス電極７１２の突出部７１２ａは，第１方向（ｘ軸方向）で隣接する放電セル１７の境界の両側で，各々の放電セル１７の中心に向かって交互に突出して形成される。
【０１３９】
（第８実施形態）
図１５は，本発明の第８実施形態に係るＰＤＰの部分平面図である。第１アドレス電極８１１および第２アドレス電極８１２は，第７実施形態のように配置され，各々突出部８１１ａ，突出部８１２ａは，第７実施形態より，大幅に形成される。従って，第１アドレス電極８１１および第２アドレス電極８１２の各々突出部８１１ａ，突出部８１２ａの外面に形成される誘電層３５は，走査電極６３２の外面に備えられる誘電層３４と直接連結される。従って，第１アドレス電極８１１と走査電極６３２の間および第２アドレス電極８１２と走査電極６３２の間で，各々突出部８１１ａ，突出部８１２ａによりトリガーリング作用が起こるようになって，第７実施形態よりアドレス放電がさらに容易になる。
【０１４０】
（第９実施形態）
図１６は，本発明の第９実施形態に係るＰＤＰの部分断面図である。ここで背面板隔壁は，第１アドレス電極１１，第２アドレス電極１２と平行の方向（ｙ軸方向）に形成される第１隔壁部材１６ａで構成され，前面板隔壁は，第１隔壁部材１６ａに対応して第１アドレス電極１１，第２アドレス電極１２と平行の方向に形成される第３隔壁部材２６ａで構成されることもできる。つまり，本実施形態では，背面板隔壁と前面板隔壁が各々帯状隔壁構造で形成される。
【０１４１】
（第１０実施形態）
図１７は，本発明の第１０実施形態に係るＰＤＰを示した部分分解斜視図である。図１８は，本発明の第１０実施形態に係るＰＤＰの電極と放電セルの構造を概略的に示した部分平面図である。図１９は，図１７に示されたＰＤＰを結合した状態のＸＩＸ-ＸＩＸ線による部分断面図である。図２０は，本発明の第１０実施形態に係るＰＤＰで電極の構造を概略的に示した部分斜視図である。
【０１４２】
図１７を参照すると，維持電極１０３１（第１電極）と走査電極１０３２１（第２電極），走査電極１０３２２（第２電極）は，背面板隔壁１６と前面板隔壁２６との間にｘ軸方向（第１方向）に沿って延長して形成され，互いに対向放電構造に配置される。また，維持電極１０３１と走査電極１０３２１，走査電極１０３２２は，ｙ軸方向（第２方向）に隣接する放電セル１７の境界に交互に配置され，隣接する各々放電セル１７に各々共有される。維持電極１０３１と走査電極１０３２１，走査電極１０３２２は，背面基板１０側から前面基板２０側に向かって，所定の厚さを有するように形成される。
【０１４３】
第１アドレス電極１０１１および第２アドレス電極１０１２は，背面板隔壁１６と前面板隔壁２６との間にｙ軸方向（第２方向）に沿って延長して形成される。また，第１アドレス電極１０１１および第２アドレス電極１０１２は，前面基板２０から垂直方向に互いに所定の間隔をおいて配置される。そして，ｙ軸方向に隣接する複数の放電セル１７で，第１アドレス電極１０１１は，一側に配置される一対の放電セル１７に備えられる維持電極１０３１と走査電極１０３２１との間（走査電極１０３２１の両側）に突出される突出部１０１１ａ，突出部１０１１ａを備える。また，第２アドレス電極１２は，ｙ軸方向に隣接する複数の放電セル１７で，他側に配置される一対の放電セル１７に備えられる維持電極１０３１と走査電極１０３２２との間（走査電極１０３２２の両側）に突出される突出部１０１２ａ，突出部１０１２ａを備える。以下でも，走査電極１０３２は，区分しないで使用するが，理解のために区分する必要がある場合に添字を使用する。
【０１４４】
また，所定の個数で形成される１セットの放電セル１７で，第１アドレス電極１０１１は，ｙ軸方向で隣接する４個の放電セル１７において，一側に隣接する二個の放電セル１７のアドレシングに作用して，第２アドレス電極１０１２は，ｙ軸方向で隣接する４個の放電セル１７において，この二個の放電セル１７に隣接する他側の二個の放電セル１７のアドレシングに作用する。つまり，第１アドレス電極１０１１および第２アドレス電極１０１２は，ｙ軸方向に隣接して配置される放電セル１７に対して，一対ずつ交互にアドレシング作用することができる。
【０１４５】
図１９を参照すると，第１アドレス電極１０１１が背面基板１０側に備えられるので，突出部１０１１ａ，突出部１０１１ａは，背面基板１０側の第１放電空間１８でアドレシング作用することができる。また，第２アドレス電極１０１２は，前面基板２０側に備えられるので，突出部１０１２ａ，突出部１０１２ａは，前面基板１０側の第２放電空間２８でアドレシング作用することができる。
【０１４６】
隣接して配置される複数の放電セル１７で構成される１セットの放電セル１７において，一側の放電セル１７をアドレシングして他側の放電セル１７をアドレシングする方法には，多様な方法がある。本実施形態では，一側の放電セル１７に備えられる走査電極１０３２１の両側に第１アドレス電極１０１１の一対の突出部１０１１ａが配置され，他側の放電セル１７に備えられる走査電極１０３２２の両側に第２アドレス電極１０１２の一対の突出部１０１２ａが配置される構造が例示されている。
【０１４７】
つまり，第１アドレス電極１０１１の突出部１０１１ａ，突出部１０１１ａは，一側の放電セル１７の奇数群と偶数群に対応して放電セル１７の中心に突出するように形成され，第２アドレス電極１０１２の突出部１０１２ａ，突出部１０１２ａは，他側の放電セル１７の奇数群と偶数群に対応して放電セル１７の中心に突出するように形成される。つまり，第１アドレス電極１０１１の突出部１０１１ａ，突出部１０１１ａと第２アドレス電極１０１２の突出部１０１２ａ，突出部１０１２ａは，ｙ軸方向に隣接して配置される１セットの放電セル１７で一対ずつ交互に配置される。ここで，１セットの放電セル１７は，４個の放電セル１７で構成される。
【０１４８】
第１アドレス電極１０１１の一対の突出部１０１１ａ，第２アドレス電極１０１２の一対の突出部１０１２ａの各々は，放電セル１７の中心に突出されるので，第１アドレス電極１０１１の一対の突出部１０１１ａ，第２アドレス電極１０１２の一対の突出部１０１２ａは，透明電極で形成されることもでき，第１アドレス電極１０１１，第２アドレス電極１０１２と各々同一材質で形成されることもできる。
【０１４９】
一方，ｙ軸方向に隣接して配置される１セットの放電セル１７において，一側の走査電極１０３２１にスキャンパルスが印加されて第１アドレス電極１０１１にアドレスパルスが印加されると，１スキャンで２アドレシングを実現することができる。そして，他側の走査電極１０３２２にスキャンパルスが印加されて第２アドレス電極１０１２にアドレスパルスが印加されると，１スキャンで２アドレシングを実現することができる。また，この１セットの放電セル１７で２個の走査電極１０３２１，走査電極１０３２２に同じ電圧パルスが印加されて第１アドレス電極１０１１，第２アドレス電極１０１２にアドレスパルスが印加されると，１スキャンで４アドレシングを実現することができる。
【０１５０】
互いに隣接する４個の放電セル１７を選択する４アドレシングが１スキャンによって実現されるので，アドレシング期間を短縮することができる。また，走査電極１０３２１，走査電極１０３２２にリセットパルスが印加されると，一側の走査電極１０３２１を共有する２個の放電セル１７と，他側の走査電極１０３２２を共有する２個の放電セル１７がリセットされてリセット期間を短縮することができる。
【０１５１】
このように，リセット期間およびアドレシング期間を短縮することができるので，維持放電期間を長くすることができる。また，維持期間が長くなることによって維持パルスの個数が増大され，これによって階調表現力が向上することができる。また，第１アドレス電極１０１１および第２アドレス電極１０１２の各々一対の突出部１０１１ａ，突出部１０１２ａは，放電セル１７内で走査電極１０３２１と第１アドレス電極１０１１との間，走査電極１０３２２と第２アドレス電極１０１２との間の放電ギャップをショートギャップで形成することができる。これによって，アドレス放電電圧を低くすることができる。従って，本実施形態によれば，ＰＤＰの動作特性を低下することなく，製造原価を増加させないで，階調表現力を向上することができる。
【０１５２】
図２０を参照すると，維持電極１０３１および走査電極１０３２１，走査電極１０３２２は，より広い面積の対向面に対向放電を誘導するために，拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂおよび狭小部１０３１ｃ，狭小部１０３２１ｃ，狭小部１０３２２ｃを各々含む。拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂは，ｙ軸方向（第２方向）で隣接する各々放電セル１７に対応して，ｘ軸方向に対して垂直方向（ｚ軸方向）に拡張される。そして，狭小部１０３１ｃ，狭小部１０３２１ｃ，狭小部１０３２２ｃは，拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂより小さい幅で形成され，ｘ軸方向（第１方向）に隣接して配置される放電セル１７の境界に対応する。従って，拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂ各々は，放電セル１７を間に置いて対向するように配置される。換言すれば，維持電極と走査電極は，同様な構造を有し，それぞれ放電電極になる拡張部と電圧を伝える連結線になる狭小部で構成されている。狭小部は，全て同寸でもよいが，２種以上の幅を用いても差し支えない。
【０１５３】
また，維持電極１０３１と走査電極１０３２１，走査電極１０３２２は，第１アドレス電極１０１１，第２アドレス電極１０１２と交差する方向，つまりｘ軸方向（第１方向）に沿って長く形成され，ｙ軸方向（第２方向）で隣接する放電セル１７に対応する拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂを備えることによって，維持電極１０３１と走査電極１０３２１，走査電極１０３２２は，第１アドレス電極１０１１，第２アドレス電極１０１２との関与なく円滑に交差して配置される。従って，維持電極１０３１および走査電極１０３２１，走査電極１０３２２の各々拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂおよび狭小部１０３１ｃ，狭小部１０３２１ｃ，狭小部１０３２２ｃによって，維持電極１０３１および走査電極１０３２１，走査電極１０３２２は，より広い対向面で対向放電することができるので，発光効率を向上することができる。
【０１５４】
また，図１９を参照すると，拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂは，ｙ軸方向（第２方向）に対して垂直方向の長さ（ｈｖ）がｙ軸方向（第２方向）の長さ（ｈｈ）より長く形成される。拡張部１０３１ｂ，拡張部１０３２１ｂ，拡張部１０３２２ｂによって広く形成される維持電極１０３１と走査電極１０３２１，走査電極１０３２２による対向放電は，強い真空紫外線を生成して，この強い真空紫外線は，広い面積にわたり蛍光体層１９，蛍光体層２９に衝突する。これによって，放電セル１７内で発生する可視光の光量を増大することができる。
【０１５５】
また，背面基板１０および前面基板２０の垂直方向（ｚ軸方向）で測定される第１アドレス電極１０１１，第２アドレス電極１０１２の各々一対の突出部１０１１ａ，突出部１０１２ａの厚さ（ｔ３）は，維持電極１０３１の厚さ（ｔ４）および走査電極１０３２１，走査電極１０３２２の厚さ（ｔ５）より薄く形成される。
【０１５６】
これによって，維持電極１０３１と走査電極１０３２１，走査電極１０３２２との間の維持放電が第１アドレス電極１０１１，第２アドレス電極１０１２の一対の突出部１０１１ａ，一対の突出部１０１２ａによって妨害を受けないので，発光効率を向上することができる。
【０１５７】
図１８を参照すると，第１アドレス電極１０１１，第２アドレス電極１０１２の各々一対の突出部１０１１ａ，突出部１０１２ａは，第１アドレス電極１０１１，第２アドレス電極１０１２の各々に対応する放電セル１７内部に突出される距離（ｄ１）が０（零）より大きく形成されるのが好ましい（ｄ１>０）。これによって，第１アドレス電極１０１１，第２アドレス電極１０１２に各々印加されるアドレスパルスと走査電極１０３２１および走査電極１０３２２に印加されるスキャンパルスによって，隣接する４個の放電セル１７のうち，２個ずつの放電セル１７を選択することができる。
【０１５８】
また，第１アドレス電極１０１１と走査電極１０３２１との間，第２アドレス電極１０１２と走査電極１０３２２との間の対向放電のために，第１アドレス電極１０１１の各々突出部１０１１ａと走査電極１０３２１との間，第２アドレス電極１０１２の各々突出部１０１２ａと走査電極１０３２２との間の距離（ｄ２）が０（零）より大きく形成されるのが好ましい。
【０１５９】
また，第１アドレス電極１０１１と第２アドレス電極１０１２の各々突出部１０１１ａ，突出部１０１２ａがｙ軸（第２方向）で隣接する放電セル１７の各々中心に配置されることによって，維持電極１０３１−走査電極１０３２１−維持電極１０３１−走査電極１０３２２−維持電極１０３１の配置は，ｙ軸方向に沿って維持電極１０３１−第１アドレス電極１０１１の突出部１０１１ａ−走査電極１０３２１−第１アドレス電極１０１１の突出部１０１１ａ−維持電極１０３１−第２アドレス電極１０１２の突出部１０１２ａ−走査電極１０３２２−第２アドレス電極１０１２の突出部１０１２ａ−維持電極１０３１のような順の電極配置を形成する。つまり，本実施形態によれば，複数の放電セル１７によって一個のサブピクセルが形成される。より詳細に説明すると，維持電極１０３１−走査電極１０３２１−維持電極１０３１−走査電極１０３２２−維持電極１０３１の電極配置により動作するｙ軸方向（第２方向）で隣接する４個の放電セル１７が一個のサブピクセルを形成する。
【０１６０】
上記のように構成されるＰＤＰの駆動方法は，次の通りである。つまり，アドレス期間で，所定の個数の放電セル１７のうち，一側の放電セル１７に共有される走査電極１０３２１と他側の放電セル１７に共有される走査電極１０３２２にスキャンパルス（Ｖｓｃ）が印加される段階と，このスキャンパルスが印加された一側の放電セル１７および他側の放電セル１７をアドレシングする段階とが含まれる。
【０１６１】
このアドレシング段階で，隣接する所定の個数の放電セル１７のうち，一側の放電セル１７は，第１アドレス電極１０１１に印加されるアドレスパルスによってアドレシングされて，他側の放電セル１７は，第２アドレス電極１０１２に印加されるアドレスパルスによってアドレシングされることができる。本実施形態では，ｙ軸方向（第２方向）で隣接する４個の放電セル１７において，一側に位置する一対の放電セル１７に対応する第１アドレス電極１０１１と，他側に位置する一対の放電セル１７に対応する第２アドレス電極１０１２によって，アドレシングが行われるので，走査電極１０３２１，走査電極１０３２２にともにスキャンパルスが印加されると，１スキャンで４個の放電セル１７をアドレシングすることもできる。従って，アドレシング期間を短縮できるので，維持放電期間を長くでき，階調表現力を向上することができる。
【０１６２】
このようなスキャンおよびアドレシング段階以前に進められるリセット段階では，２個の走査電極１０３２１，走査電極１０３２２にリセットパルスが印加される。そして，２個の走査電極１０３２１，走査電極１０３２２は，各々走査電極１０３２１，走査電極１０３２２の両側に備えられる維持電極１０３１と相互作用して，ｙ軸方向（第２方向）で隣接する４個の放電セル１７をともにリセットすることができる。このリセット期間に印加されるリセットパルスは，公知の波形を利用できて，維持期間に印加される維持パルス（Ｖｓ）も公知の波形を利用できる。本実施形態では，走査電極１０３２１，走査電極１０３２２にリセットパルスが印加されると，走査電極１０３２１，走査電極１０３２２を共有する４個の放電セル１７をともにリセットできるので，リセット期間を短縮できるので，維持放電期間を長くでき，階調表現力を向上することができる。
【０１６３】
以下，第１１実施形態および第１２実施形態を説明する。第１１実施形態および第１２実施形態は，第１０実施形態と比較して，その構成が概して類似もしくは同一であるため，ここでは，このような部分については，詳細な説明を省略して他の部分について説明する。
【０１６４】
（第１１実施形態）
図２１は，本発明の第１１実施形態を示す。本実施形態で，第１アドレス電極１１１１の一対の突出部１１１１ａおよび第２アドレス電極１１１２の一対の突出部１１１２ａは，ｙ軸方向（第２方向）で隣接する放電セル１７の両側に各々交互に形成される。つまり，第１アドレス電極１１１１の一対の突出部１１１１ａおよび第２アドレス電極１１１２の一対の突出部１１１２ａは，ｙ軸方向に沿って一対ずつ交互に突出するように配置される。また，この一対の突出部１１１１ａは，放電セル１７のｘ軸方向の一側から放電セル１７の中心に向かって突出され，一対の突出部１１１２ａは，放電セル１７のｘ軸方向の一側の反対側から放電セル１７の中心に向かって突出される。
【０１６５】
（第１２実施形態）
図２２は，本発明の第１２実施形態を示す。本実施形態で背面板隔壁は，第１アドレス電極１２１１，第２アドレス電極１２１２と平行方向に形成される第１隔壁部材１６ａで形成されて，前面板隔壁は，第１アドレス電極１２１１，第２アドレス電極１２１２と平行方向に形成される第３隔壁部材２６ａで形成される。従って，第１放電空間１８および第２放電空間２８は，第１アドレス電極１２１１，第２アドレス電極１２１２の延長方向（ｙ軸方向）に連続的に連結される帯状タイプで形成される。
【０１６６】
（第１３実施形態）
図２３は，本発明の第１３実施形態に係るＰＤＰを示した部分分解斜視図である。図２４は，図２３のＰＤＰを結合した状態でＩＩＸＩＶ−ＩＩＸＩＶ線に沿って切断した部分断面図である。
【０１６７】
図２３を参照すると，背面基板１０の前面基板２０に対向する面上において，図２３のｙ軸方向（第２方向）に沿って第１アドレス電極１３１１および第２アドレス電極１３１２が形成される。第１アドレス電極１３１１および第２アドレス電極１３１２は，ｘ軸方向に隣接する各々放電セル１７内に共有され，互いに並んで配置される。また，第１アドレス電極１３１１および第２アドレス電極１３１２は，ｙ軸方向に隣接する一対の放電セル１７のうち，各々対応する放電セル１７のアドレシングに関与することができる。このような第１アドレス電極１３１１および第２アドレス電極１３１２は，背面基板１０側に備えられるため，放電による可視光の透過率は，低下しない。従って，第１アドレス電極１３１１および第２アドレス電極１３１２は，優れた電気伝導性を有する金属で構成されるのが好ましい。
【０１６８】
第１アドレス電極１３１１および第２アドレス電極１３１２を覆いながら，背面基板１０の前面に第１誘電層１３３４が形成される。このような第１誘電層１３３４上に表示電極１３３１，表示電極１３３２が形成される。表示電極１３３１，表示電極１３３２は，第１アドレス電極１３１１および第２アドレス電極１３１２と交差する方向（図２３のｘ軸方向，つまり，第１方向）に延長して形成される。本実施形態で，表示電極１３３１は，第１電極であり，表示電極１３３２は，第２電極である。
【０１６９】
また，表示電極１３３１，表示電極１３３２は，第１アドレス電極１３１１および第２アドレス電極１３１２と電気的に絶縁して形成される。表示電極１３３１は，維持電極１３３１を含み，表示電極１３３２は，走査電極１３３２を含み，維持電極１３３１および走査電極１３３２は，ｙ軸方向で隣接する各々放電セルの両側で帯状形状に形成される。
【０１７０】
本実施形態で，維持電極１３３１および走査電極１３３２の各々は，図２３のｙ軸方向に隣接する放電セル１７に共有されて，このｙ軸方向に隣接する放電セル１７の維持放電に関与することができる。維持電極１３３１および走査電極１３３２は，背面基板１０側から前面基板２０側に向かって，所定の厚さを有するように形成される。
【０１７１】
一方，本実施形態では，放電に関与する第１アドレス電極１３１１，第２アドレス電極１３１２，表示電極１３３１（維持電極１３３１），表示電極１３３２（走査電極１３３２）が全て背面基板１０側に形成される。つまり，アドレス放電に関与する電極が互いに異なる基板に形成される従来のＰＤＰより，本実施形態は，アドレス放電の経路を減らすことができて，アドレス放電に必要な電圧を低減させることができる。また，可視光透過が電極によって妨害されないので，可視光透過率が向上して，放電に関与する電極が電気伝導性に優れた金属で形成されることができる。
【０１７２】
維持電極１３３１および走査電極１３３２の少なくとも一つは，各々の対応する放電セル１７において，前面基板２０から背面基板１０に向かって，背面基板１０側の部分のｙ軸方向（第２方向）の長さが放電セル１７の内部を向かってさらに大きく突出される。従って，維持電極１３３１および走査電極１３３２の少なくとも一つにおけるｙ軸方向の長さは，前面基板２０から背面基板１０に向かって，前面基板２０側より背面基板１０側で，さらに大きく形成される。
【０１７３】
この時，維持電極１３３１および走査電極１３３２の少なくとも一つにおけるｙ軸方向の長さは，前面基板２０から背面基板１０に向かって，背面基板１０側で，段階的に大きくなることができる。従って，維持電極１３３１および走査電極１３３２は，前面基板２０側の部分から背面基板１０側の部分に向かって長さが段階的に大きくなる階段形状に形成されることができる。
【０１７４】
維持電極１３３１および走査電極１３３２の間の放電ギャップは，背面基板１０側の部分で，ショートギャップＧ１で形成されて，前面基板２０側の部分で，ロングギャップＧ２で形成される（図２４参照）。従って，背面基板１０側の部分のショートギャップＧ１で放電が開始されて，前面基板２０側の部分のロングギャップＧ２で放電が拡散する。
【０１７５】
つまり，背面基板１０側の部分でのショートギャップＧ１で放電が開始されるため，放電開始電圧を低くすることができる。そして，主放電は，前面基板２０側の部分で起こるため，放電の効率を向上することができる。また，電極に流れる電流の量は，電極の面積が大きくなるほど多くなる。従って，前面基板２０側の部分に形成される電極は，放電の開始に関与しないため，前面基板２０側の部分に形成される電極の面積を減らすことによって放電電流の量を制限することができる。
【０１７６】
図２４では，維持電極１３３１および走査電極１３３２が，三層の階段形状を有するものとして示されているが，本発明の実施形態は，これに限定されず，上記階段形状をなす層数が少なくとも２層以上であれば十分である。また，維持電極１３３１および走査電極１３３２の階段形状をなす層数が互いに異なることも可能であって，これも本発明の範囲に属する。
【０１７７】
このような形状を有する維持電極１３３１および走査電極１３３２は，印刷法などの方法によって容易に形成されることができる。
【０１７８】
維持電極１３３１および走査電極１３３２各々を覆いながら，第２誘電層１３３５が形成される。再び図２３を参照すれば，本実施形態で第２誘電層１３３５は，第１誘電層部１３３５ａおよび第２誘電層部１３３５ｂを含む。第１誘電層部１３３５ａは，維持電極１３３１および走査電極１３３２の各々を覆いながら，図２３のｘ軸方向（第１方向）に沿って形成される。第２誘電層部１３３５ｂは，第１誘電層部１３３５ａと交差する方向（図２３のｙ軸方向，つまり，第２方向）に各放電セル１７の周縁に沿って形成される。
【０１７９】
第２誘電層１３３５は，維持電極１３３１および走査電極１３３２を絶縁構造に形成する。第２誘電層１３３５上には，放電による壁電荷が積まれることができる。また，第２誘電層１３３５の第２誘電層部１３３５ｂは，第１放電空間１８を独立的な空間に分離させる役割を果たすことができる。
【０１８０】
第１誘電層１３３４および第２誘電層１３３５の上面を覆いながら，背面基板１０の前面基板２０に対向する面上に，保護膜３６（ＭｇＯ）が形成される。
【０１８１】
本実施形態では，アドレス放電に関与する電極が背面基板１０に形成されて，蛍光体層２９が前面基板２０側に形成される。これによって，赤色，緑色および青色を実現する放電セル１７でアドレス放電の放電開始電圧が均一になる。つまり，従来は，アドレス放電を起こす電極の間に蛍光体層が位置して，赤色，緑色および青色蛍光体層の誘電率が互いに異なるため，アドレス放電の放電開始電圧が色相によって互いに異なる問題があった。本実施形態のＰＤＰでは，このような問題を防止することができる。
【０１８２】
図２５を参照して，本実施形態の第１アドレス電極１３１１および第２アドレス電極１３１２をより詳細に説明する。図２５は，本発明の第１３実施形態のＰＤＰを示した部分平面図である。
【０１８３】
上述したように，第１アドレス電極１３１１と第２アドレス電極１３１２は，図２５のｙ軸方向（第２方向）に隣接する一対の放電セル１７に対して，交互にアドレシングすることができる。
【０１８４】
このために，上記一対の放電セル１７のうち，一側の放電セル１７では，この一側の放電セル１７に対応する第１アドレス電極１３１１の面積が，第２アドレス電極１３１２の面積よりさらに大きく形成される。そして，他側の放電セル１７では，この他側の放電セル１７に対応する第２アドレス電極１３１２の面積が，第１アドレス電極１３１１の面積よりさらに大きく形成される。アドレシングに関与する電極の面積が大きくなるほど，アドレシングに必要な電圧が小さくなるため，各々放電セル１７でさらに大きい面積を有する第１アドレス電極１３１１，第２アドレス電極１３１２が当該放電セル１７のアドレス放電に関与することができる。
【０１８５】
第１アドレス電極１３１１および第２アドレス電極１３１２各々は，第１部分１３１１ａ，第１部分１３１２ａおよび第２部分１３１１ｂ，第２部分１３１２ｂを含む。従って，第１アドレス電極１３１１および第２アドレス電極１３１２各々の面積の差が，第１部分１３１１ａと第２部分１３１２ｂとの面積の差，第１部分１３１２ａと第２部分１３１１ｂとの面積の差に相当する。
【０１８６】
第１アドレス電極１３１１および第２アドレス電極１３１２の第１部分１３１１ａ，第１部分１３１２ａは，各々対応する放電セル１７において，維持電極１３３１と走査電極１３３２との間の空間に対応しながら放電セル１７の内部に向かって突出される。第１アドレス電極１３１１および第２アドレス電極１３１２の第２部分１３１１ｂ，第２部分１３１２ｂは，第１部分１３１１ａ，第１部分１３１２ａを図２５のｙ軸方向（第２方向）に沿って連結する部分である。
【０１８７】
そして，第１アドレス電極１３１１および第２アドレス電極１３１２の第１部分１３１１ａ，第１部分１３１２ａは，図２５のｙ軸方向（第２方向）に隣接する一対の放電セル１７において，走査電極１３３２または維持電極１３３１を基準に対称されながら互いに交互で配置される。第１アドレス電極１３１１および第２アドレス電極１３１２の第１部分１３１１ａ，第１部分１３１２ａのｙ軸方向の周縁は，対応する各々の放電セル１７のｙ軸方向の周縁と均一な距離（ｔ８，ｔ９）をおいて平行に形成される。そして，第１アドレス電極１３１１および第２アドレス電極１３１２の第１部分１３１１ａ，第１部分１３１２ａの各々は，互いに反対側から突出されることができる。つまり，第１アドレス電極１３１１の第１部分１３１１ａが，対応する放電セル１７における第１アドレス電極１３１１のｙ軸方向の一側から突出され，第２アドレス電極１３１２の第１部分１３１２ａが，対応する他の放電セル１７におけるｙ軸方向の一側に対向する第２アドレス電極１３１２の他側から突出される。そして，第１アドレス電極１３１１の第１部分１３１１ａおよび第２アドレス電極１３１２の第１部分１３１２ａは，ｙ軸方向で隣接する各々放電セル１７に対応して，互いに交互に形成される。
【０１８８】
そのために，走査電極１３３２にスキャンパルスが印加され，第１アドレス電極１３１１および第２アドレス電極１３１２にアドレスパルスが印加されると，走査電極１３３２を共有するｙ軸方向（第２方向）で隣接する一対の放電セル１７をアドレシングすることができる。つまり，走査電極１３３２を共有する一対の放電セル１７が一回のスキャンでアドレシングできるので，アドレシング期間を短縮することができる。同様に，走査電極１３３２にリセットパルスが印加されると，走査電極１３３２を共有する一対の放電セル１７が一個のリセットパルスによってリセットされるため，リセット期間を短縮することができる。
【０１８９】
このように，リセット期間およびアドレス期間が短縮して維持期間を長くすることができる。そして，維持期間が長くなることによって，階調表現力が向上して全体輝度を増加することができる。
【０１９０】
また，第１アドレス電極１３１１および第２アドレス電極１３１２の各々第１部分１３１１ａ，第１部分１３１２ａを各々対応する放電セル１７の内部に向かって，当該放電セル１７のｙ軸方向（第２方向）の周縁から交互に突出して形成する。よって，第１アドレス電極１３１１および第２アドレス電極１３１２に流れる電流を互いに反対方向に進行することができるようになるので，電磁波障害（ＥＭＩ）を低減させることができる。
【０１９１】
（第１４実施形態）
図２６は，本発明の第１４実施形態に係るＰＤＰを示した部分断面図である。図２６を参照すれば，維持電極１４３１および走査電極１４３２は，その間に空間をおいて互いに対向して形成される。また，維持電極１４３１および走査電極１４３２各々の第２方向（図２６のｙ軸方向）の長さは，前面基板２０から背面基板１０に向かって，背面基板１０側で，漸進的に大きくなることができる。
【０１９２】
つまり，本実施形態では，維持電極１４３１と走査電極１４３２との間の放電ギャップが背面基板１０側の部分から前面基板２０側の部分に向かって漸進的に増加することができる。従って，背面基板１０側の部分のショートギャップで開始された放電が前面基板２０側の部分のロングギャップに容易に拡散することができる。従って，ショートギャップ放電によって放電開始電圧が低くなり，ロングギャップ放電によって放電効率が向上して，放電安定性を確保することができる。
【０１９３】
第２誘電層１４３５は，維持電極１４３１および走査電極１４３２を覆いながら形成される第１誘電層部１４３５ａと，第１誘電層部１４３５ａと交差する方向に形成される第２誘電層部１４３５ｂを含む。この時，各々放電セル１７内で互いに対向する第１誘電層部１４３５ａの対向面は，維持電極１４３１および走査電極１４３２の形状に対応して形成される。つまり，前面基板２０側の部分から背面基板１０側の部分に向かって，第１誘電層部１４３５ａは，放電セル１７内部に向かって漸進的に突出されることができる。
【０１９４】
（第１５実施形態）
図２７は，本発明の第１５実施形態に係るＰＤＰを示した部分断面図である。本実施形態で，維持電極１３３１および走査電極１３３２は，前面基板２０から背面基板１０に向かいながら段階的に放電セル１７内部に向かって大きく突出される。そして，維持電極１３３１および走査電極１３３２を絶縁構造で形成する第２誘電層１５３５が形成される。第２誘電層１５３５は，階段形状で形成される維持電極１３３１および走査電極１３３２を覆いながら形成される第１誘電層部１５３５ａと，第１誘電層部１５３５ａと交差する方向に沿って形成される第２誘電層部１５３５ｂを含む。
【０１９５】
図２７を参照すると，本実施形態で，第２誘電層１５３５の第１誘電層部１５３５ａは，前面基板２０から背面基板１０に向かいながら，放電セル１７の内部に向かって漸進的に突出される。
【０１９６】
（第１６実施形態）
図２８は，本発明の第１６実施形態に係るＰＤＰを示した部分平面図である。図２８を参照すると，本実施形態で，第１アドレス電極１６１１および第２アドレス電極１６１２の各々は，第１部分１６１１ａ，第１部分１６１２ａが各々対応する放電セル１７の中心に位置するように，第２部分１６１１ｂ，第２部分１６１２ｂを対応する放電セル１７に向かって傾けて形成する。このような構造を有することによって，走査電極１３３２と第１アドレス電極１６１１，走査電極１３３２と第２アドレス電極１６１２との間の放電に関与する部分の対向面積が最大化されて，アドレス放電の放電開始電圧を低くすることができる。
【０１９７】
本発明の第１４実施形態〜第１６実施形態に係るＰＤＰの駆動方法は，第１３実施形態に係るＰＤＰの駆動方法と類似している。従って，本発明の第１３実施形態に係るＰＤＰの駆動方法を中心に，第１３実施形態〜第１６実施形態のＰＤＰの駆動方法について説明する。
【０１９８】
つまり，アドレス期間には，ｙ軸方向（第２方向）で隣接する一側の放電セル１７および他側の放電セル１７に共有される走査電極１３３２にスキャンパルスを印加する段階と，このスキャンパルスが印加された放電セル１７をアドレシングする段階とが含まれる。
【０１９９】
このアドレシング段階で，ｙ軸方向（第２方向）で隣接する二個の放電セル１７のうち，一側の放電セル１７は，第１アドレス電極１３１１に印加されるアドレスパルスによってアドレシングされて，他側の放電セル１７は，第２アドレス電極１３１２に印加されるアドレスパルスによってアドレシングされる。従って，本実施形態では，ｙ軸方向（第２方向）で隣接する二個の放電セル１７に共有される走査電極１３３２にスキャンパルスが印加され，第１アドレス電極１３１１および第２アドレス電極１３１２にアドレスパルスが印加されると，１スキャンでｙ軸方向（第２方向）で隣接する二個の放電セル１７をアドレシングすることができる。よって，アドレシング期間を短縮することができ，維持放電期間を長くすることができるので，階調表現力を向上することができる。
【０２００】
このようなスキャンおよびアドレシング段階以前のリセット段階では，ｙ軸方向（第２方向）で隣接する一対の放電セル１７をともにリセットすることができる。つまり，一個の走査電極１３３２にリセットパルスを印加することによって，走査電極１３３２とこの走査電極１３３２の両側に備えられる維持電極１３３１が相互作用し，これによって二個の放電セル１７をともにリセットすることができる。従って，本実施形態では，ｙ軸方向（第２方向）で隣接する二個の放電セル１７に共有される走査電極１３３２にリセットパルスが印加されると，ｙ軸方向（第２方向）で隣接する二個の放電セル１７をともにリセットすることができる。よって，リセット期間を短縮することができ，維持放電期間を長くすることができるので，階調表現力を向上することができる。
【０２０１】
このリセット期間に印加されるリセットパルスは，公知の波形を利用することができ，維持放電期間に印加される維持パルスも公知の波形が利用できる。
【０２０２】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【０２０３】
【図１】本発明の第１実施形態に係るＰＤＰを示した部分分解斜視図である。
【図２】本発明の第１実施形態に係るＰＤＰで，電極と放電セルの構造を概略的に示した部分平面図である。
【図３】図１に示されたＰＤＰを結合して，ＩＩＩ−ＩＩＩ線に沿って切断した状態の部分断面図である。
【図４】本発明の第１実施形態に係るＰＤＰで，電極の構造を概略的に示した部分斜視図である。
【図５】本発明の第１実施形態に係るＰＤＰの第１アドレス電極および第２アドレス電極と各ドライバーとの第１接続関係を示した概略図である。
【図６】本発明の第１実施形態に係るＰＤＰの第１駆動方法の駆動波形図である。
【図７】本発明の第１実施形態に係るＰＤＰの第１アドレス電極および第２アドレス電極とドライバーとの第２接続関係を示した概略図である。
【図８】本発明の第１実施形態に係るＰＤＰの第２駆動方法の駆動波形図である。
【図９】本発明の第２実施形態に係るＰＤＰの部分断面図である。
【図１０】本発明の第３実施形態に係るＰＤＰの部分断面図である。
【図１１】本発明の第４実施形態に係るＰＤＰの部分断面図である。
【図１２】本発明の第５実施形態に係るＰＤＰの部分断面図である。
【図１３】本発明の第６実施形態に係るＰＤＰで電極の構造を概略的に示した部分斜視図である。
【図１４】本発明の第７実施形態に係るＰＤＰの部分平面図である。
【図１５】本発明の第８実施形態に係るＰＤＰの部分平面図である。
【図１６】本発明の第９実施形態に係るＰＤＰの部分断面図である。
【図１７】本発明の第１０実施形態に係るＰＤＰを示した部分分解斜視図である。
【図１８】本発明の第１０実施形態に係るＰＤＰで，電極と放電セルの構造を概略的に示した部分平面図である。
【図１９】図１７に示されたＰＤＰを結合した状態のＸＩＸ−ＸＩＸ線による部分断面図である。
【図２０】本発明の第１０実施形態に係るＰＤＰで，電極の構造を概略的に示した部分斜視図である。
【図２１】本発明の第１１実施形態に係るＰＤＰで，電極と放電セルの構造を概略的に示した部分平面図である。
【図２２】本発明の第１２実施形態に係るＰＤＰの部分断面図である。
【図２３】本発明の第１３実施形態に係るＰＤＰを示した部分分解斜視図である。
【図２４】図２３のＰＤＰを結合した状態でＩＩＸＩＶ−ＩＩＸＩＶ線に沿って切断した部分断面図である。
【図２５】本発明の第１３実施形態に係るＰＤＰを概略的に示した部分平面図である。
【図２６】本発明の第１４実施形態に係るＰＤＰを示した部分断面図である。
【図２７】本発明の第１５実施形態に係るＰＤＰを示した部分断面図である。
【図２８】本発明の第１６実施形態に係るＰＤＰを示した部分平面図である。
【符号の説明】
【０２０４】
１０ 背面基板
１１ 第１アドレス電極
１１ａ，１２ａ 突出部
１１ｂ 第１アドレス電極ドライバー
１２ｂ 第２アドレス電極ドライバー
１２ 第２アドレス電極
１３ アドレス電極ドライバー
１４ スイッチ
１６ 背面板隔壁
１６ａ 第１隔壁部材
１６ｂ 第２隔壁部材
２６ａ 第３隔壁部材
２６ｂ 第４隔壁部材
１７ 放電セル
１８ 第１放電空間
１９，２９ 蛍光体層
２０ 前面基板
２６ 前面板隔壁
２８ 第２放電空間
３１ 維持電極
３１ａ，３２ａ 拡張部
３２ 走査電極
３４，３５ 誘電層
３６ 保護膜
２１１，３１１，４１１，５１１，７１１，８１１ 第１アドレス電極
２１２，３１２，４１２，５１２，７１２，８１２ 第２アドレス電極
２１１ａ，２１２ａ 突出部
３１１ａ，３１２ａ，４１１ａ，４１２ａ，５１１ａ，５１２ａ 突出部
７１１ａ，７１２ａ，８１１ａ，８１２ａ 突出部
６３１ 維持電極
６３２ 走査電極
【特許請求の範囲】
【請求項１】
所定の間隔をおいて対向配置され，前記所定の間隔の空間に複数に区画される放電セルが備えられる第１基板および第２基板と；
前記放電セルの内部に形成される蛍光体層と；
前記第１基板と前記第２基板の間で，第１方向に沿って延長して形成され，前記第１方向と交差する第２方向に隣接して配置される前記放電セルの境界に交互に平行して配置される第１電極および第２電極と；
前記第１基板と前記第２基板の間で，前記第１方向に隣接する前記放電セルの境界において前記第２方向に沿って延長して形成され，前記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極と；
を備え，
前記第１電極および前記第２電極は，前記第１基板側から前記第２基板側に向かって，所定の厚さを有するように各々形成され，
各々の前記第１アドレス電極および前記第２アドレス電極は，前記第２方向に隣接して配置される各々の前記放電セルの中心に向かって交互に突出する突出部を各々含むことを特徴とする，プラズマディスプレイパネル。
【請求項２】
前記第１基板の前記第２基板に対向する面上に，複数の第１放電空間を区画する第１隔壁層と；
前記第２基板の前記第１基板に対向する面上に，前記第１放電空間に対向する複数の第２放電空間を区画する第２隔壁層と；
を含み，
各々の前記放電セルは，対向する一対の前記第１放電空間および前記第２放電空間によって構成されることを特徴とする，請求項１に記載のプラズマディスプレイパネル。
【請求項３】
前記第１隔壁層によって区画される前記第１放電空間より，前記第２隔壁層によって区画される前記第２放電空間の方が，大きい容積に区画されることを特徴とする，請求項２に記載のプラズマディスプレイパネル。
【請求項４】
前記第１隔壁層は，前記第１方向に隣接する前記放電セルの境界で前記第２方向に沿って形成される第１隔壁部材と，前記第２方向に隣接する前記放電セルの境界で前記第１方向に沿って前記第１隔壁部材と交差して形成される第２隔壁部材とを含み，
前記第２隔壁層は，前記第１方向に隣接する前記放電セルの境界で前記第２方向に沿って形成される第３隔壁部材と，前記第２方向に隣接する前記放電セルの境界で前記第１方向に沿って前記第３隔壁部材と交差して形成される第４隔壁部材とを含むことを特徴とする，請求項２または３に記載のプラズマディスプレイパネル。
【請求項５】
前記第１電極，前記第２電極，前記第１アドレス電極，および前記第２アドレス電極は，前記第１隔壁層と前記第２隔壁層との間に位置することを特徴とする，請求項２〜４のいずれかに記載のプラズマディスプレイパネル。
【請求項６】
前記第１アドレス電極および前記第２アドレス電極の外面に誘電層が備えられることを特徴とする，請求項１〜５のいずれかに記載のプラズマディスプレイパネル。
【請求項７】
前記第１アドレス電極および前記第２アドレス電極は，前記第１基板と前記第１電極および前記第２電極との間，または前記第２基板と前記第１電極および前記第２電極との間のいずれかに配置されることを特徴とする，請求項１〜６のいずれかに記載のプラズマディスプレイパネル。
【請求項８】
前記第１アドレス電極は，前記第１方向および前記第２方向に直交する第３方向において，前記第２アドレス電極に対して前記第１基板側に備えられ，前記第２アドレス電極は，前記第１アドレス電極に対して前記第１電極および前記第２電極側に備えられることを特徴とする，請求項１〜７のいずれかに記載のプラズマディスプレイパネル。
【請求項９】
前記第１アドレス電極の前記突出部に形成される前記誘電層において，前記第１アドレス電極の前記突出部の上面からの厚さは，前記第２アドレス電極の前記突出部に形成される前記誘電層において，前記第２アドレス電極の前記突出部の上面からの厚さより，厚く形成されることを特徴とする，請求項６〜８のいずれかに記載のプラズマディスプレイパネル。
【請求項１０】
前記誘電層の外面には，保護膜をさらに備えることを特徴とする，請求項６〜９のいずれかに記載のプラズマディスプレイパネル。
【請求項１１】
前記第１アドレス電極および前記第２アドレス電極は，金属で形成されることを特徴とする，請求項１〜１０のいずれかに記載のプラズマディスプレイパネル。
【請求項１２】
前記第１電極および前記第２電極は，金属で形成されることを特徴とする，請求項１〜１１のいずれかに記載のプラズマディスプレイパネル。
【請求項１３】
前記第１電極および前記第２電極の外面に誘電層が備えられることを特徴とする，請求項１〜１２のいずれかに記載のプラズマディスプレイパネル。
【請求項１４】
前記誘電層の外面に保護膜が備えられることを特徴とする，請求項１３に記載のプラズマディスプレイパネル。
【請求項１５】
前記第１アドレス電極および前記第２アドレス電極の各々前記突出部に形成される前記保護膜と前記第２電極の前記保護膜との間の平均距離は，前記第１アドレス電極および前記第２アドレス電極の各々前記突出部に形成される前記保護膜と前記第１電極の前記保護膜との間の平均距離より短く形成されることを特徴とする，請求項１４に記載のプラズマディスプレイパネル。
【請求項１６】
前記第１アドレス電極および前記第２アドレス電極の各々前記突出部の外面に形成される前記誘電層は，前記第２電極の外面に形成される前記誘電層と直接連結されることを特徴とする，請求項１３〜１５のいずれかに記載のプラズマディスプレイパネル。
【請求項１７】
前記第１アドレス電極および前記第２アドレス電極の各々前記突出部は，前記第１電極と前記第２電極との間に複数に備えられることを特徴とする，請求項１〜１６のいずれかに記載のプラズマディスプレイパネル。
【請求項１８】
前記第１アドレス電極の前記突出部は，前記第１基板側に備えられ，
前記第２アドレス電極の前記突出部は，前記第１電極および前記第２電極側に備えられ，
前記第１基板側に備えられる前記第１アドレス電極の前記突出部の個数と，前記第１電極および前記第２電極側に備えられる前記第２アドレス電極の前記突出部の個数が互いに異なることを特徴とする，請求項１〜１７のいずれかに記載のプラズマディスプレイパネル。
【請求項１９】
前記第１アドレス電極の前記突出部および前記第２アドレス電極の前記突出部の各々は，各々対応する前記放電セルにおいて，２個ずつ形成されることを特徴とする，請求項１〜１７のいずれかに記載のプラズマディスプレイパネル。
【請求項２０】
前記第２方向に互いに隣接する第１放電セルおよび第２放電セルにおいて，
前記第１アドレス電極の前記突出部は，前記第１放電セルの前記第１電極側と第２電極側に各々一個ずつ備えられ，前記第２放電セルの前記第１電極側に一個備えられ，
前記第２アドレス電極の前記突出部は，前記第２放電セルの前記第２電極側に一個だけ備えられることを特徴とする，請求項１〜１８のいずれかに記載のプラズマディスプレイパネル。
【請求項２１】
前記第１電極および前記第２電極の各々において，前記第２方向に対して垂直方向の長さが，前記第２方向の長さより長く形成されることを特徴とする，請求項１〜２０のいずれかに記載のプラズマディスプレイパネル。
【請求項２２】
各々の前記第１電極は，前記第２方向に対して垂直方向を基準に対称に形成されることを特徴とする，請求項１〜２１のいずれかに記載のプラズマディスプレイパネル。
【請求項２３】
各々の前記第２電極は，前記第２方向に対して垂直方向を基準に対称に形成されることを特徴とする，請求項１〜２２のいずれかに記載のプラズマディスプレイパネル。
【請求項２４】
前記蛍光体層は，前記放電セルの前記第１基板側に形成される第１蛍光体層と，前記放電セルの前記第２基板側に形成される第２蛍光体層とを含むことを特徴とする，請求項１〜２３のいずれかに記載のプラズマディスプレイパネル。
【請求項２５】
前記第１蛍光体層は，反射型蛍光体で形成されて，前記第２蛍光体層は，透過型蛍光体で形成されることを特徴とする，請求項２４に記載のプラズマディスプレイパネル。
【請求項２６】
前記第１蛍光体層の厚さは，前記第２蛍光体層の厚さより厚く形成されることを特徴とする，請求項２４または２５に記載のプラズマディスプレイパネル。
【請求項２７】
前記第１電極および前記第２電極は，前記第１方向に対して垂直方向に延長される拡張部を各々備えることを特徴とする，請求項１〜２６のいずれかに記載のプラズマディスプレイパネル。
【請求項２８】
前記第１アドレス電極の前記突出部および前記第２アドレス電極の前記突出部は，前記第１方向で隣接する前記放電セルの境界の両側で，各々前記放電セルの中心に向かって交互に突出して形成されることを特徴とする，請求項１〜２７のいずれかに記載のプラズマディスプレイパネル。
【請求項２９】
前記第１電極の前記拡張部および前記第２電極の前記拡張部において，前記第２方向に対して垂直方向の長さが，前記第２方向の長さより長く形成されることを特徴とする，請求項２７または２８に記載のプラズマディスプレイパネル。
【請求項３０】
前記第１基板の前記第２基板に対向する面上に，複数の放電空間を区画する第１隔壁層と；
前記第２基板の前記第１基板に対向する面上に，前記放電空間に対向する複数の放電空間を区画する第２隔壁層と；
を含み，
前記第１隔壁層は，前記第２方向に延長して形成される第１隔壁部材を含み，前記第２隔壁層は，前記第２方向に延長して形成される第３隔壁部材を含むことを特徴とする，請求項１〜２９のいずれかに記載のプラズマディスプレイパネル。
【請求項３１】
所定の間隔をおいて対向するように配置され，前記所定の間隔の空間で複数に区画される放電セルが備えられる第１基板および第２基板と；
前記放電セルの内部に形成される蛍光体層と；
前記第１基板と前記第２基板の間で，第１方向に沿って延長して形成され，前記第１方向と交差する第２方向に隣接して配置される前記放電セルの境界に交互に平行して配置される第１電極および第２電極と；
前記第１基板と前記第２基板の間で，前記第１方向に隣接する前記放電セルの境界において前記第２方向に沿って延長して形成され，前記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極と；
を含み，
前記第１電極および前記第２電極は，前記第１基板側から前記第２基板側に向かって，所定の厚さを有するように各々形成され，
前記第２方向に隣接して配列される複数の前記放電セルにおいて，前記第１アドレス電極は，一側に配置される一対の前記放電セルに具備される各々前記第１電極と前記第２電極との間に突出して形成される一対の突出部を含み，前記第２アドレス電極は，他側に配置される一対の前記放電セルに具備される各々前記第１電極と前記第２電極との間に突出して形成される一対の突出部を含むことを特徴とする，プラズマディスプレイパネル。
【請求項３２】
前記第１電極および前記第２電極を間に置いて，前記第１アドレス電極は，前記第１基板側に配置され，前記第２アドレス電極は，前記第２基板側に配置されることを特徴とする，請求項３１に記載のプラズマディスプレイパネル。
【請求項３３】
前記第１電極および前記第２電極は，前記第２方向で隣接する各々前記放電セルに対応して，前記第１方向に対して垂直方向に延長される拡張部と，前記第１方向に隣接して配置される前記放電セルの境界に対応して，前記拡張部より狭い幅を有し，各々前記拡張部を連結する狭小部とを含むことを特徴とする，請求項３１または３２に記載のプラズマディスプレイパネル。
【請求項３４】
前記第１アドレス電極の一対の前記突出部および前記第２アドレス電極の一対の前記突出部は，前記第１方向で隣接する前記放電セルの境界の同一側から，各々対応する前記放電セルの中心に向かって突出されることを特徴とする，請求項３１〜３３のいずれかに記載のプラズマディスプレイパネル。
【請求項３５】
前記第１アドレス電極の一対の前記突出部は，前記第１方向で隣接する前記放電セルの境界の一側から，各々対応する前記放電セルの中心に向かって突出され，前記第２アドレス電極の一対の前記突出部は，前記第１方向で隣接する前記放電セルの前記一側の反対側から，各々対応する前記放電セルの中心に向かって突出されることを特徴とする，請求項３１〜３３のいずれかに記載のプラズマディスプレイパネル。
【請求項３６】
複数の前記放電セルによって一個のサブピクセルが形成されることを特徴とする，請求項３１〜３５のいずれかに記載のプラズマディスプレイパネル。
【請求項３７】
前記第１電極，前記第２電極，前記第１電極，前記第２電極，前記第１電極の順の電極配置により動作する，隣接する４個の前記放電セルが一個のサブピクセルを形成することを特徴とする，請求項３６に記載のプラズマディスプレイパネル。
【請求項３８】
前記第２方向に隣接する４個の前記放電セルにおいて，一側の前記第２電極は，隣接する二つの前記放電セルにおける前記第１アドレス電極の一対の前記突出部の間に対応配置され，他側の前記第２電極は，隣接する他の二つの前記放電セルにおける前記第２アドレス電極の一対の前記突出部の間に対応配置され，
前記第１電極は，前記第１アドレス電極の前記突出部と，前記第１アドレス電極の前記突出部に隣接する前記第２アドレス電極の前記突出部との間に対応して配置されることを特徴とする，請求項３７に記載のプラズマディスプレイパネル。
【請求項３９】
所定の間隔をおいて，対向して配置される第１基板および第２基板と；
前記第１基板と前記第２基板との間の空間で，複数の放電セルを区画する隔壁と；
各々の前記放電セル内部の前記第２基板側に形成される蛍光体層と；
前記第１基板と前記第２基板との間で第１方向に沿って延長して形成され，各々が前記第１方向と交差する第２方向に隣接する一対の前記放電セルに共有される第１電極および第２電極と；
前記第１基板上で前記第２方向に沿って延長して形成され，前記第１方向に隣接する各々の前記放電セルに共有されて互いに並んで配置される第１アドレス電極および第２アドレス電極と；
を含み，
前記第１電極および前記第２電極は，前記第１基板側から前記第２基板側に向かって，所定の厚さを有するように各々形成され，前記第２方向に隣接する各々の前記放電セルを間において対向して配置されることを特徴とする，プラズマディスプレイパネル。
【請求項４０】
前記第１アドレス電極および前記第２アドレス電極の各々は，前記第２方向に隣接して各々に対応する前記放電セルの内部に向かって突出する第１部分と，前記第１部分を前記第２方向に連結する第２部分とを含むことを特徴とする，請求項３９に記載のプラズマディスプレイパネル。
【請求項４１】
前記第１アドレス電極の前記第１部分および前記第２アドレス電極の前記第１部分は，前記第２方向に隣接する前記放電セルに対応して，互いに交互に配置され，
前記第１アドレス電極の前記第１部分は，前記第１アドレス電極の一側から突出するように形成され，前記第２アドレス電極の前記第１部分は，前記一側に対向する前記第２アドレス電極の他側から突出するように形成されることを特徴とする，請求項４０に記載のプラズマディスプレイパネル。
【請求項４２】
前記第１アドレス電極の前記第１部分と前記第２アドレス電極の前記第１部分とは，前記第１電極または前記第２電極を基準に対称配置されることを特徴とする，請求項４０または４１に記載のプラズマディスプレイパネル。
【請求項４３】
前記第２電極は，アドレス期間の間に順次にスキャンパルスが印加されてアドレス放電に関与し，前記第１電極は，前記第２電極と共に維持期間の間に維持電圧が印加されて維持放電に関与し，
前記第２電極を共有しながら前記第２方向に隣接する一対の前記放電セルのうち，一側の前記放電セルでは，前記一側の放電セルに対応する前記第１アドレス電極の面積が，前記第２アドレス電極の面積より大きく形成され，他側の前記放電セルでは，前記他側の放電セルに対応する第２アドレス電極の面積が，前記第１アドレス電極の面積より大きく形成されることを特徴とする，請求項３９〜４２のいずれかに記載のプラズマディスプレイパネル。
【請求項４４】
前記第１アドレス電極および前記第２アドレス電極それぞれの前記第２方向の周縁が，前記放電セルの前記第２方向の周縁と平行であることを特徴とする，請求項３９〜４３のいずれかに記載のプラズマディスプレイパネル。
【請求項４５】
前記第１アドレス電極および前記第２アドレス電極それぞれの前記第２方向の周縁は，各々前記第１部分を各々対応する前記放電セルの中心に位置させるために，傾いて形成されることを特徴とする，請求項４０〜４３のいずれかに記載のプラズマディスプレイパネル。
【請求項４６】
前記第１電極および前記第２電極のうち，少なくとも一つは，各々対応する前記放電セルにおいて，前記第２基板から前記第１基板に向かって，前記第１基板側の部分が各々前記放電セルの内部に向かって大きく突出されることを特徴とする，請求項３９〜４５のいずれかに記載のプラズマディスプレイパネル。
【請求項４７】
前記第１電極および前記第２電極のうち，少なくとも一つは，各々対応する前記放電セルにおいて，前記第２基板から前記第１基板に向かって，前記第１基板側の部分の前記第２方向の長さが大きくなるように，階段形状で形成されることを特徴とする，請求項３９〜４６のいずれかに記載のプラズマディスプレイパネル。
【請求項４８】
前記第１電極および前記第２電極のうち，少なくとも一つは，各々対応する前記放電セルにおいて，前記第２基板から前記第１基板に向かって，前記第１基板側の部分の前記第２方向の長さが漸進的に大きくなるように形成されることを特徴とする，請求項３９〜４６のいずれかに記載のプラズマディスプレイパネル。
【請求項４９】
前記第１電極および前記第２電極の外面に誘電層が形成され，
前記誘電層は，前記第１電極および前記第２電極の各々を覆いながら，前記第１電極および前記第２電極と並んだ方向に形成される第１誘電層部と，前記第１電極および前記第２電極と交差する方向に，各々前記放電セルの周縁に沿って形成される第２誘電層部とを含むことを特徴とする，請求項３９〜４８のいずれかに記載のプラズマディスプレイパネル。
【請求項５０】
所定の間隔をおいて対向する第１基板と第２基板との間で，第１方向に延長して形成されて，前記第１方向と交差する第２方向に隣接する放電セルに共有されながら交互に配列される第１電極および第２電極と，
前記第２方向に延長して形成されて，前記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極と，
を含むプラズマディスプレイパネルの駆動方法において：
アドレシング期間で，前記第２方向に隣接する第１放電セルと第２放電セルに共有される前記第２電極にスキャンパルスを印加する段階と；
前記スキャンパルスが印加される前記第１放電セルと前記第２放電セルをアドレシングするアドレシング段階と；
を含むことを特徴とする，プラズマディスプレイパネルの駆動方法。
【請求項５１】
前記アドレシング段階は，前記第１放電セルを前記第１アドレス電極でアドレシングすることを特徴とする，請求項５０に記載のプラズマディスプレイパネルの駆動方法。
【請求項５２】
前記アドレシング段階は，前記第２放電セルを前記第２アドレス電極でアドレシングすることを特徴とする，請求項５０または５１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５３】
前記アドレシング段階は，前記第１放電セルを前記第１アドレス電極でアドレシングし，
前記第２放電セルを前記第２アドレス電極でアドレシングして，
前記第１アドレス電極と前記第２アドレス電極による各々のアドレシングをともに実現することを特徴とする，請求項５０〜５２のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５４】
前記第１アドレス電極には，第１アドレス電極ドライバーからアドレスパルスが印加され，前記第２アドレス電極には，第２アドレス電極ドライバーからアドレスパルスが印加されることを特徴とする，請求項５０〜５３のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５５】
前記第１アドレス電極および前記第２アドレス電極のうち，前記第２電極との距離が短い一側のアドレス電極に印加されるアドレスパルス値は，前記第２電極との距離が前記一側のアドレス電極と前記第２電極との距離より長い他側のアドレス電極に印加されるアドレスパルス値以下であることを特徴とする，請求項５０〜５４のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５６】
前記第２アドレス電極に印加される前記アドレスパルス値は，前記第１アドレス電極に印加される前記アドレスパルス値以下であることを特徴とする，請求項５５に記載のプラズマディスプレイパネルの駆動方法。
【請求項５７】
前記アドレシング段階は，前記第１放電セルを前記第１アドレス電極でアドレシングし，
前記第２放電セルを前記第２アドレス電極でアドレシングして，
前記第１アドレス電極および前記第２アドレス電極による各々の前記放電セルのアドレシングが順次に実現されることを特徴とする，請求項５０〜５２のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５８】
前記アドレシング段階は，前記第１放電セルおよび前記第２放電セルのうち，前記第２電極とアドレス電極との距離が長い一側の前記放電セルのアドレシングを先に，他側の前記放電セルのアドレシングを後で実現することを特徴とする，請求項５７に記載のプラズマディスプレイパネルの駆動方法。
【請求項５９】
前記アドレシング段階は，前記第１アドレス電極が備えられる前記第１放電セルのアドレシングを先に，
前記第２アドレス電極が備えられる前記第２放電セルのアドレシングを後で実現することを特徴とする，請求項５７または５８に記載のプラズマディスプレイパネルの駆動方法。
【請求項６０】
前記第１アドレス電極には，アドレス電極ドライバーからアドレスパルスが印加され，その後，前記第２アドレス電極に前記アドレス電極ドライバーからアドレスパルスが印加されることを特徴とする，請求項５７〜５９のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項１】
所定の間隔をおいて対向配置され，前記所定の間隔の空間に複数に区画される放電セルが備えられる第１基板および第２基板と；
前記放電セルの内部に形成される蛍光体層と；
前記第１基板と前記第２基板の間で，第１方向に沿って延長して形成され，前記第１方向と交差する第２方向に隣接して配置される前記放電セルの境界に交互に平行して配置される第１電極および第２電極と；
前記第１基板と前記第２基板の間で，前記第１方向に隣接する前記放電セルの境界において前記第２方向に沿って延長して形成され，前記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極と；
を備え，
前記第１電極および前記第２電極は，前記第１基板側から前記第２基板側に向かって，所定の厚さを有するように各々形成され，
各々の前記第１アドレス電極および前記第２アドレス電極は，前記第２方向に隣接して配置される各々の前記放電セルの中心に向かって交互に突出する突出部を各々含むことを特徴とする，プラズマディスプレイパネル。
【請求項２】
前記第１基板の前記第２基板に対向する面上に，複数の第１放電空間を区画する第１隔壁層と；
前記第２基板の前記第１基板に対向する面上に，前記第１放電空間に対向する複数の第２放電空間を区画する第２隔壁層と；
を含み，
各々の前記放電セルは，対向する一対の前記第１放電空間および前記第２放電空間によって構成されることを特徴とする，請求項１に記載のプラズマディスプレイパネル。
【請求項３】
前記第１隔壁層によって区画される前記第１放電空間より，前記第２隔壁層によって区画される前記第２放電空間の方が，大きい容積に区画されることを特徴とする，請求項２に記載のプラズマディスプレイパネル。
【請求項４】
前記第１隔壁層は，前記第１方向に隣接する前記放電セルの境界で前記第２方向に沿って形成される第１隔壁部材と，前記第２方向に隣接する前記放電セルの境界で前記第１方向に沿って前記第１隔壁部材と交差して形成される第２隔壁部材とを含み，
前記第２隔壁層は，前記第１方向に隣接する前記放電セルの境界で前記第２方向に沿って形成される第３隔壁部材と，前記第２方向に隣接する前記放電セルの境界で前記第１方向に沿って前記第３隔壁部材と交差して形成される第４隔壁部材とを含むことを特徴とする，請求項２または３に記載のプラズマディスプレイパネル。
【請求項５】
前記第１電極，前記第２電極，前記第１アドレス電極，および前記第２アドレス電極は，前記第１隔壁層と前記第２隔壁層との間に位置することを特徴とする，請求項２〜４のいずれかに記載のプラズマディスプレイパネル。
【請求項６】
前記第１アドレス電極および前記第２アドレス電極の外面に誘電層が備えられることを特徴とする，請求項１〜５のいずれかに記載のプラズマディスプレイパネル。
【請求項７】
前記第１アドレス電極および前記第２アドレス電極は，前記第１基板と前記第１電極および前記第２電極との間，または前記第２基板と前記第１電極および前記第２電極との間のいずれかに配置されることを特徴とする，請求項１〜６のいずれかに記載のプラズマディスプレイパネル。
【請求項８】
前記第１アドレス電極は，前記第１方向および前記第２方向に直交する第３方向において，前記第２アドレス電極に対して前記第１基板側に備えられ，前記第２アドレス電極は，前記第１アドレス電極に対して前記第１電極および前記第２電極側に備えられることを特徴とする，請求項１〜７のいずれかに記載のプラズマディスプレイパネル。
【請求項９】
前記第１アドレス電極の前記突出部に形成される前記誘電層において，前記第１アドレス電極の前記突出部の上面からの厚さは，前記第２アドレス電極の前記突出部に形成される前記誘電層において，前記第２アドレス電極の前記突出部の上面からの厚さより，厚く形成されることを特徴とする，請求項６〜８のいずれかに記載のプラズマディスプレイパネル。
【請求項１０】
前記誘電層の外面には，保護膜をさらに備えることを特徴とする，請求項６〜９のいずれかに記載のプラズマディスプレイパネル。
【請求項１１】
前記第１アドレス電極および前記第２アドレス電極は，金属で形成されることを特徴とする，請求項１〜１０のいずれかに記載のプラズマディスプレイパネル。
【請求項１２】
前記第１電極および前記第２電極は，金属で形成されることを特徴とする，請求項１〜１１のいずれかに記載のプラズマディスプレイパネル。
【請求項１３】
前記第１電極および前記第２電極の外面に誘電層が備えられることを特徴とする，請求項１〜１２のいずれかに記載のプラズマディスプレイパネル。
【請求項１４】
前記誘電層の外面に保護膜が備えられることを特徴とする，請求項１３に記載のプラズマディスプレイパネル。
【請求項１５】
前記第１アドレス電極および前記第２アドレス電極の各々前記突出部に形成される前記保護膜と前記第２電極の前記保護膜との間の平均距離は，前記第１アドレス電極および前記第２アドレス電極の各々前記突出部に形成される前記保護膜と前記第１電極の前記保護膜との間の平均距離より短く形成されることを特徴とする，請求項１４に記載のプラズマディスプレイパネル。
【請求項１６】
前記第１アドレス電極および前記第２アドレス電極の各々前記突出部の外面に形成される前記誘電層は，前記第２電極の外面に形成される前記誘電層と直接連結されることを特徴とする，請求項１３〜１５のいずれかに記載のプラズマディスプレイパネル。
【請求項１７】
前記第１アドレス電極および前記第２アドレス電極の各々前記突出部は，前記第１電極と前記第２電極との間に複数に備えられることを特徴とする，請求項１〜１６のいずれかに記載のプラズマディスプレイパネル。
【請求項１８】
前記第１アドレス電極の前記突出部は，前記第１基板側に備えられ，
前記第２アドレス電極の前記突出部は，前記第１電極および前記第２電極側に備えられ，
前記第１基板側に備えられる前記第１アドレス電極の前記突出部の個数と，前記第１電極および前記第２電極側に備えられる前記第２アドレス電極の前記突出部の個数が互いに異なることを特徴とする，請求項１〜１７のいずれかに記載のプラズマディスプレイパネル。
【請求項１９】
前記第１アドレス電極の前記突出部および前記第２アドレス電極の前記突出部の各々は，各々対応する前記放電セルにおいて，２個ずつ形成されることを特徴とする，請求項１〜１７のいずれかに記載のプラズマディスプレイパネル。
【請求項２０】
前記第２方向に互いに隣接する第１放電セルおよび第２放電セルにおいて，
前記第１アドレス電極の前記突出部は，前記第１放電セルの前記第１電極側と第２電極側に各々一個ずつ備えられ，前記第２放電セルの前記第１電極側に一個備えられ，
前記第２アドレス電極の前記突出部は，前記第２放電セルの前記第２電極側に一個だけ備えられることを特徴とする，請求項１〜１８のいずれかに記載のプラズマディスプレイパネル。
【請求項２１】
前記第１電極および前記第２電極の各々において，前記第２方向に対して垂直方向の長さが，前記第２方向の長さより長く形成されることを特徴とする，請求項１〜２０のいずれかに記載のプラズマディスプレイパネル。
【請求項２２】
各々の前記第１電極は，前記第２方向に対して垂直方向を基準に対称に形成されることを特徴とする，請求項１〜２１のいずれかに記載のプラズマディスプレイパネル。
【請求項２３】
各々の前記第２電極は，前記第２方向に対して垂直方向を基準に対称に形成されることを特徴とする，請求項１〜２２のいずれかに記載のプラズマディスプレイパネル。
【請求項２４】
前記蛍光体層は，前記放電セルの前記第１基板側に形成される第１蛍光体層と，前記放電セルの前記第２基板側に形成される第２蛍光体層とを含むことを特徴とする，請求項１〜２３のいずれかに記載のプラズマディスプレイパネル。
【請求項２５】
前記第１蛍光体層は，反射型蛍光体で形成されて，前記第２蛍光体層は，透過型蛍光体で形成されることを特徴とする，請求項２４に記載のプラズマディスプレイパネル。
【請求項２６】
前記第１蛍光体層の厚さは，前記第２蛍光体層の厚さより厚く形成されることを特徴とする，請求項２４または２５に記載のプラズマディスプレイパネル。
【請求項２７】
前記第１電極および前記第２電極は，前記第１方向に対して垂直方向に延長される拡張部を各々備えることを特徴とする，請求項１〜２６のいずれかに記載のプラズマディスプレイパネル。
【請求項２８】
前記第１アドレス電極の前記突出部および前記第２アドレス電極の前記突出部は，前記第１方向で隣接する前記放電セルの境界の両側で，各々前記放電セルの中心に向かって交互に突出して形成されることを特徴とする，請求項１〜２７のいずれかに記載のプラズマディスプレイパネル。
【請求項２９】
前記第１電極の前記拡張部および前記第２電極の前記拡張部において，前記第２方向に対して垂直方向の長さが，前記第２方向の長さより長く形成されることを特徴とする，請求項２７または２８に記載のプラズマディスプレイパネル。
【請求項３０】
前記第１基板の前記第２基板に対向する面上に，複数の放電空間を区画する第１隔壁層と；
前記第２基板の前記第１基板に対向する面上に，前記放電空間に対向する複数の放電空間を区画する第２隔壁層と；
を含み，
前記第１隔壁層は，前記第２方向に延長して形成される第１隔壁部材を含み，前記第２隔壁層は，前記第２方向に延長して形成される第３隔壁部材を含むことを特徴とする，請求項１〜２９のいずれかに記載のプラズマディスプレイパネル。
【請求項３１】
所定の間隔をおいて対向するように配置され，前記所定の間隔の空間で複数に区画される放電セルが備えられる第１基板および第２基板と；
前記放電セルの内部に形成される蛍光体層と；
前記第１基板と前記第２基板の間で，第１方向に沿って延長して形成され，前記第１方向と交差する第２方向に隣接して配置される前記放電セルの境界に交互に平行して配置される第１電極および第２電極と；
前記第１基板と前記第２基板の間で，前記第１方向に隣接する前記放電セルの境界において前記第２方向に沿って延長して形成され，前記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極と；
を含み，
前記第１電極および前記第２電極は，前記第１基板側から前記第２基板側に向かって，所定の厚さを有するように各々形成され，
前記第２方向に隣接して配列される複数の前記放電セルにおいて，前記第１アドレス電極は，一側に配置される一対の前記放電セルに具備される各々前記第１電極と前記第２電極との間に突出して形成される一対の突出部を含み，前記第２アドレス電極は，他側に配置される一対の前記放電セルに具備される各々前記第１電極と前記第２電極との間に突出して形成される一対の突出部を含むことを特徴とする，プラズマディスプレイパネル。
【請求項３２】
前記第１電極および前記第２電極を間に置いて，前記第１アドレス電極は，前記第１基板側に配置され，前記第２アドレス電極は，前記第２基板側に配置されることを特徴とする，請求項３１に記載のプラズマディスプレイパネル。
【請求項３３】
前記第１電極および前記第２電極は，前記第２方向で隣接する各々前記放電セルに対応して，前記第１方向に対して垂直方向に延長される拡張部と，前記第１方向に隣接して配置される前記放電セルの境界に対応して，前記拡張部より狭い幅を有し，各々前記拡張部を連結する狭小部とを含むことを特徴とする，請求項３１または３２に記載のプラズマディスプレイパネル。
【請求項３４】
前記第１アドレス電極の一対の前記突出部および前記第２アドレス電極の一対の前記突出部は，前記第１方向で隣接する前記放電セルの境界の同一側から，各々対応する前記放電セルの中心に向かって突出されることを特徴とする，請求項３１〜３３のいずれかに記載のプラズマディスプレイパネル。
【請求項３５】
前記第１アドレス電極の一対の前記突出部は，前記第１方向で隣接する前記放電セルの境界の一側から，各々対応する前記放電セルの中心に向かって突出され，前記第２アドレス電極の一対の前記突出部は，前記第１方向で隣接する前記放電セルの前記一側の反対側から，各々対応する前記放電セルの中心に向かって突出されることを特徴とする，請求項３１〜３３のいずれかに記載のプラズマディスプレイパネル。
【請求項３６】
複数の前記放電セルによって一個のサブピクセルが形成されることを特徴とする，請求項３１〜３５のいずれかに記載のプラズマディスプレイパネル。
【請求項３７】
前記第１電極，前記第２電極，前記第１電極，前記第２電極，前記第１電極の順の電極配置により動作する，隣接する４個の前記放電セルが一個のサブピクセルを形成することを特徴とする，請求項３６に記載のプラズマディスプレイパネル。
【請求項３８】
前記第２方向に隣接する４個の前記放電セルにおいて，一側の前記第２電極は，隣接する二つの前記放電セルにおける前記第１アドレス電極の一対の前記突出部の間に対応配置され，他側の前記第２電極は，隣接する他の二つの前記放電セルにおける前記第２アドレス電極の一対の前記突出部の間に対応配置され，
前記第１電極は，前記第１アドレス電極の前記突出部と，前記第１アドレス電極の前記突出部に隣接する前記第２アドレス電極の前記突出部との間に対応して配置されることを特徴とする，請求項３７に記載のプラズマディスプレイパネル。
【請求項３９】
所定の間隔をおいて，対向して配置される第１基板および第２基板と；
前記第１基板と前記第２基板との間の空間で，複数の放電セルを区画する隔壁と；
各々の前記放電セル内部の前記第２基板側に形成される蛍光体層と；
前記第１基板と前記第２基板との間で第１方向に沿って延長して形成され，各々が前記第１方向と交差する第２方向に隣接する一対の前記放電セルに共有される第１電極および第２電極と；
前記第１基板上で前記第２方向に沿って延長して形成され，前記第１方向に隣接する各々の前記放電セルに共有されて互いに並んで配置される第１アドレス電極および第２アドレス電極と；
を含み，
前記第１電極および前記第２電極は，前記第１基板側から前記第２基板側に向かって，所定の厚さを有するように各々形成され，前記第２方向に隣接する各々の前記放電セルを間において対向して配置されることを特徴とする，プラズマディスプレイパネル。
【請求項４０】
前記第１アドレス電極および前記第２アドレス電極の各々は，前記第２方向に隣接して各々に対応する前記放電セルの内部に向かって突出する第１部分と，前記第１部分を前記第２方向に連結する第２部分とを含むことを特徴とする，請求項３９に記載のプラズマディスプレイパネル。
【請求項４１】
前記第１アドレス電極の前記第１部分および前記第２アドレス電極の前記第１部分は，前記第２方向に隣接する前記放電セルに対応して，互いに交互に配置され，
前記第１アドレス電極の前記第１部分は，前記第１アドレス電極の一側から突出するように形成され，前記第２アドレス電極の前記第１部分は，前記一側に対向する前記第２アドレス電極の他側から突出するように形成されることを特徴とする，請求項４０に記載のプラズマディスプレイパネル。
【請求項４２】
前記第１アドレス電極の前記第１部分と前記第２アドレス電極の前記第１部分とは，前記第１電極または前記第２電極を基準に対称配置されることを特徴とする，請求項４０または４１に記載のプラズマディスプレイパネル。
【請求項４３】
前記第２電極は，アドレス期間の間に順次にスキャンパルスが印加されてアドレス放電に関与し，前記第１電極は，前記第２電極と共に維持期間の間に維持電圧が印加されて維持放電に関与し，
前記第２電極を共有しながら前記第２方向に隣接する一対の前記放電セルのうち，一側の前記放電セルでは，前記一側の放電セルに対応する前記第１アドレス電極の面積が，前記第２アドレス電極の面積より大きく形成され，他側の前記放電セルでは，前記他側の放電セルに対応する第２アドレス電極の面積が，前記第１アドレス電極の面積より大きく形成されることを特徴とする，請求項３９〜４２のいずれかに記載のプラズマディスプレイパネル。
【請求項４４】
前記第１アドレス電極および前記第２アドレス電極それぞれの前記第２方向の周縁が，前記放電セルの前記第２方向の周縁と平行であることを特徴とする，請求項３９〜４３のいずれかに記載のプラズマディスプレイパネル。
【請求項４５】
前記第１アドレス電極および前記第２アドレス電極それぞれの前記第２方向の周縁は，各々前記第１部分を各々対応する前記放電セルの中心に位置させるために，傾いて形成されることを特徴とする，請求項４０〜４３のいずれかに記載のプラズマディスプレイパネル。
【請求項４６】
前記第１電極および前記第２電極のうち，少なくとも一つは，各々対応する前記放電セルにおいて，前記第２基板から前記第１基板に向かって，前記第１基板側の部分が各々前記放電セルの内部に向かって大きく突出されることを特徴とする，請求項３９〜４５のいずれかに記載のプラズマディスプレイパネル。
【請求項４７】
前記第１電極および前記第２電極のうち，少なくとも一つは，各々対応する前記放電セルにおいて，前記第２基板から前記第１基板に向かって，前記第１基板側の部分の前記第２方向の長さが大きくなるように，階段形状で形成されることを特徴とする，請求項３９〜４６のいずれかに記載のプラズマディスプレイパネル。
【請求項４８】
前記第１電極および前記第２電極のうち，少なくとも一つは，各々対応する前記放電セルにおいて，前記第２基板から前記第１基板に向かって，前記第１基板側の部分の前記第２方向の長さが漸進的に大きくなるように形成されることを特徴とする，請求項３９〜４６のいずれかに記載のプラズマディスプレイパネル。
【請求項４９】
前記第１電極および前記第２電極の外面に誘電層が形成され，
前記誘電層は，前記第１電極および前記第２電極の各々を覆いながら，前記第１電極および前記第２電極と並んだ方向に形成される第１誘電層部と，前記第１電極および前記第２電極と交差する方向に，各々前記放電セルの周縁に沿って形成される第２誘電層部とを含むことを特徴とする，請求項３９〜４８のいずれかに記載のプラズマディスプレイパネル。
【請求項５０】
所定の間隔をおいて対向する第１基板と第２基板との間で，第１方向に延長して形成されて，前記第１方向と交差する第２方向に隣接する放電セルに共有されながら交互に配列される第１電極および第２電極と，
前記第２方向に延長して形成されて，前記第２方向に対して垂直方向に所定の間隔をおいて配置される第１アドレス電極および第２アドレス電極と，
を含むプラズマディスプレイパネルの駆動方法において：
アドレシング期間で，前記第２方向に隣接する第１放電セルと第２放電セルに共有される前記第２電極にスキャンパルスを印加する段階と；
前記スキャンパルスが印加される前記第１放電セルと前記第２放電セルをアドレシングするアドレシング段階と；
を含むことを特徴とする，プラズマディスプレイパネルの駆動方法。
【請求項５１】
前記アドレシング段階は，前記第１放電セルを前記第１アドレス電極でアドレシングすることを特徴とする，請求項５０に記載のプラズマディスプレイパネルの駆動方法。
【請求項５２】
前記アドレシング段階は，前記第２放電セルを前記第２アドレス電極でアドレシングすることを特徴とする，請求項５０または５１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５３】
前記アドレシング段階は，前記第１放電セルを前記第１アドレス電極でアドレシングし，
前記第２放電セルを前記第２アドレス電極でアドレシングして，
前記第１アドレス電極と前記第２アドレス電極による各々のアドレシングをともに実現することを特徴とする，請求項５０〜５２のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５４】
前記第１アドレス電極には，第１アドレス電極ドライバーからアドレスパルスが印加され，前記第２アドレス電極には，第２アドレス電極ドライバーからアドレスパルスが印加されることを特徴とする，請求項５０〜５３のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５５】
前記第１アドレス電極および前記第２アドレス電極のうち，前記第２電極との距離が短い一側のアドレス電極に印加されるアドレスパルス値は，前記第２電極との距離が前記一側のアドレス電極と前記第２電極との距離より長い他側のアドレス電極に印加されるアドレスパルス値以下であることを特徴とする，請求項５０〜５４のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５６】
前記第２アドレス電極に印加される前記アドレスパルス値は，前記第１アドレス電極に印加される前記アドレスパルス値以下であることを特徴とする，請求項５５に記載のプラズマディスプレイパネルの駆動方法。
【請求項５７】
前記アドレシング段階は，前記第１放電セルを前記第１アドレス電極でアドレシングし，
前記第２放電セルを前記第２アドレス電極でアドレシングして，
前記第１アドレス電極および前記第２アドレス電極による各々の前記放電セルのアドレシングが順次に実現されることを特徴とする，請求項５０〜５２のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５８】
前記アドレシング段階は，前記第１放電セルおよび前記第２放電セルのうち，前記第２電極とアドレス電極との距離が長い一側の前記放電セルのアドレシングを先に，他側の前記放電セルのアドレシングを後で実現することを特徴とする，請求項５７に記載のプラズマディスプレイパネルの駆動方法。
【請求項５９】
前記アドレシング段階は，前記第１アドレス電極が備えられる前記第１放電セルのアドレシングを先に，
前記第２アドレス電極が備えられる前記第２放電セルのアドレシングを後で実現することを特徴とする，請求項５７または５８に記載のプラズマディスプレイパネルの駆動方法。
【請求項６０】
前記第１アドレス電極には，アドレス電極ドライバーからアドレスパルスが印加され，その後，前記第２アドレス電極に前記アドレス電極ドライバーからアドレスパルスが印加されることを特徴とする，請求項５７〜５９のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【公開番号】特開２００６−２０２７６３（Ｐ２００６−２０２７６３Ａ）
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願番号】特願２００６−１３０２３（Ｐ２００６−１３０２３）
【出願日】平成１８年１月２０日（２００６．１．２０）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
【公開日】平成１８年８月３日（２００６．８．３）
【国際特許分類】
【出願日】平成１８年１月２０日（２００６．１．２０）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
[ Back to top ]