プリント基板の配線構造チェックシステム
【課題】 プリント基板上の高速信号配線の電気エネルギーを簡単に算出し、所定の閾値よりも該信号配線が持つエネルギーが大きい場合には、警告する。
【解決手段】 チェック対象となる高速信号配線１３から放射される電気エネルギーを簡単な数式を用いて算出し、或る所定の閾値よりも該信号配線の持つ電気エネルギーが大きい場合には、該信号配線を特定する表示を出力すると共に、該信号配線に対し、基板の内層に再配置し直すように指示メッセージを出力する。
【解決手段】 チェック対象となる高速信号配線１３から放射される電気エネルギーを簡単な数式を用いて算出し、或る所定の閾値よりも該信号配線の持つ電気エネルギーが大きい場合には、該信号配線を特定する表示を出力すると共に、該信号配線に対し、基板の内層に再配置し直すように指示メッセージを出力する。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プリント基板の配線構造チェックシステムに関し、特に、基板上の高速動作ＩＣ間を結ぶ信号配線が持つ電気エネルギーのエネルギー量に応じて、該信号配線をどの配線層に配置すべきかを決定するプリント基板の配線構造チェックシステムに関する。
【０００２】
【従来の技術】従来、近年の電子機器に使用されているプリント基板においては、一般的なデジタル機器の信号はパルス波であり、その電気エネルギーは、該パルス波の立ち上がり時間、及び、電圧値を基に計算（見積もり）できることが周知である。
【０００３】また、この場合、表層配線の伝送形態は、主にマイクロストリップ構造となるが、該マイクロストリップ構造の場合には、誘電体材料の伝播遅延が少ないことに加えて、配線と最も近いグランドプレーン（イメージプレーン）間の分布容量が少ないために、ストリップ配線（以下、シングルストリップ配線とダブルストリップ配線とを総称する配線構造とする）よりも高速に伝播するというメリットを有するが、マイクロストリップラインの上部に、例えばシールド板のような導体を接近させた場合には、配線の特性インピーダンスは極端に小さくなり、波形が大きく歪む（鈍る）といった事実が判明している。
【０００４】さらに、ストリップ構造の場合には、上下のグランド（または電源）プレーンにより、配線から放射される電気エネルギー（ＲＦエネルギー）が外部に漏れることがシャットアウトされるが、マイクロストリップ構造の場合には、片側にしかプレーンが存在しないため、電気エネルギーを基板外部に放射し易いことも知られている。
【０００５】しかし、電気エネルギーの小さい信号（低速なデジタル信号、若しくは、電圧値の小さなデジタル信号）が主流の回路においては、外部への放射はそれ程顕著に現れていなかった。また、多層基板を使用した場合で、かつ、配線密度がそれ程高くない場合には、電気エネルギーが大きい信号を基板内層に配置する（ストリップ構造にする）ことにより、放射ノイズを抑えることが容易に可能であった。
【０００６】
【発明が解決しようとする課題】ところで、近年のプリント基板に搭載される回路の高速化に伴い、高速信号線の数が増加したことと、軽薄短小化、及び、多機能化により、配線密度が高くなってきたことにより、電気エネルギーの大きい信号線の全てを基板内層（ストリップ構造）に配置することが困難になってきた。そのため、優先順位を付けて、優先順位の高い配線から順に内層に配置するような工夫を施す必要も生じてきた。
【０００７】しかし、数千ネットもあるような大規模な回路においては、どの信号線が電気エネルギーが大きいのかを簡単に知ることができないといった問題点があった。本発明は、以上のような従来の、プリント基板の設計時点における問題点に鑑みてなされたものであり、チェック対象とする電源プレーン上に配線される高速信号配線の電気エネルギーを簡単に算出し、所定の閾値よりも該信号配線が持つエネルギーが大きい場合には、警告することができるプリント基板の配線構造チェックシステムを提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するために本発明では、プリント基板上に仮設計された配線の配線構造をチェックするためのプリント基板の配線構造チェックシステムであって、前記配線上に存在する部品群からドライバとレシーバの組み合わせを順次に抽出すると共に、前記組み合わせの１つに対応するドライバの回路情報を抽出した後、該回路情報の少なくとも一部を変数に含む複数の判定式の評価結果に応じて、電圧レベルが所定の閾値を超える高速信号配線が存在するか否かを判定する対象判定手段と、前記高速信号配線がドライバ近辺に配置されたマイクロストリップ配線である場合に、第１の対策指示メッセージを出力する第１の対策指示メッセージ出力手段と、前記高速信号配線がレシーバ近辺に配置されたマイクロストリップ配線である場合に、第２の対策指示メッセージを出力する第２の対策指示メッセージ出力手段と、前記高速信号配線がドライバとレシーバとの中間地点に配置されたマイクロストリップ配線である場合に、第３の対策指示メッセージを出力する第３の対策指示メッセージ出力手段とを有することを特徴とするプリント基板の配線構造チェックシステムが提供される。
【０００９】即ち、本発明では、チェック対象となるプリント基板上の高速信号配線の電気エネルギーを簡単な数式を用いて算出し、或る所定の閾値よりも該信号配線の持つ電気エネルギーが大きい場合には、該信号配線を特定する表示を出力すると共に、該信号配線に対し、基板の内層に再配置し直すように指示メッセージを出力する構成としたので、従来の設計工程を変えることなく、また、設計コストを上げることなく、エネルギーの大きな信号配線から放出される放射ノイズを大幅に抑えることを可能にしている。
【００１０】さらに、上記電気エネルギーの大きな信号配線は、基板内層（ストリップ構造）に再配置されることによって、シールド板状の導体が接近した場合にも、その特性インピーダンスが変化することがなく、結果として、該信号配線を流れる信号波形が大きく歪む（鈍る）ような現象も防いでいる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のグランド（電源）プレーン層と高速信号線との関係を示す配線図である。
【００１２】図１に示す配線図は、グランド（電源）プレーン１と、上記プレーン１上に設置されたドライバ１１と、レシーバ１２と、ドライバ１１とレシーバ１２とを結ぶ高速信号配線１３とを備える。
【００１３】図２〜４は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線構造を示す配線構造図である。図２は、マイクロストリップラインと呼ばれる配線構造を示し、図３は、シングルストリップラインと呼ばれる配線構造を示し、図４は、ダブルストリップラインと呼ばれる配線構造を示す。
【００１４】図２に示す配線構造は、グランド（電源）プレーン層２１と、グランド（電源）プレーン層２１上の信号線２２を備え、図３に示す配線構造は、グランド（電源）プレーン層３１と、グランド（電源）プレーン層３１間の信号線３２を備え、図４に示す配線構造は、グランド（電源）プレーン層４１と、グランド（電源）プレーン層４１間の２系統の信号線４２を備える。
【００１５】なお、図２〜４は、一般的な配線基板上の配線構造を示しているが、図１に示す高速信号配線も、図２〜４に示す配線の範疇に含まれるものとする。また、図２〜４に示す配線構造において、符号ｗで示す長さは、配線の配線幅（μｍ）を示し、符号ｔで示す長さは、配線の配線厚を示し、符号ｈで示す長さは、マイクロストリップライン構造における配線とプレーン層間の距離（μｍ）を示し、符号ｂで示す長さは、シングルストリップライン構造におけるプレーン層間の距離（μｍ）を示し、符号ａで示す長さは、ダブルストリップライン構造における配線と該配線に距離が最も近いプレーン層間の距離（μｍ）を示し、符号ｄで示す長さは、ダブルストリップライン構造における２系統の配線の配線間距離（μｍ）を示し、符号εrは、シングルストリップライン構造におけるグランド（電源）プレーン層３１間及びダブルストリップライン構造におけるグランド（電源）プレーン層４１間の比誘電率を示し、符号εreffは、マイクロストリップライン構造におけるグランド（電源）プレーン層２１と信号線２２間の実効比誘電率を示す。
【００１６】以下、本発明に係るプリント基板の配線構造チェックシステムの機能を説明する。但し、本発明に係るプリント基板の配線構造チェックシステムの構成については、周知のコンピュータシステムで実現可能であるので、図示は省略する。
【００１７】本発明に係るプリント基板の配線構造チェックシステムでは、チェック対象とするグラウンド（電源）プレーン上に存在する仮設計の高速信号配線に対して、該高速信号配線が有する電気エネルギーを簡単な数式で算出し、該算出した電気エネルギーが、該高速信号配線に予め設定されている所定の電気エネルギーの閾値よりも大きくないかを確認すると共に、算出した電気エネルギーが、上記閾値よりも大きい場合には、エラーメッセージを出力指示することでエネルギーの大きな高速信号配線から放出される放射ノイズを大幅に抑える設計を可能にしている。
【００１８】図５，６は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャートである。以下、図１乃至４を参照しつつ、図５，６に示すフローチャートを使用して、本実施の形態に係るプリント基板の配線構造チェックシステムの動作を説明する。
【００１９】以下、上記ドライバとレシーバ間の上記高速信号配線を流れるパルス電流の振幅を符号Ａと、電流のパルス幅（Sec）を符号τと、パルスの立ち上がり時間（Sec）を符号τｒと、上記信号配線を流れる電流の最大適用周波数（MHz）を符号ｆｘと、上記信号配線を流れる電流の最大適用周波数ｆｘにおける電圧レベルをＬｅｖｅｌfxとする。また、符号Ｋ１，Ｋ２を所与の係数とする。但し、図５，６に示すフローチャート及び下記の説明中で使用する（１）〜（５）式については、纏めて後述する。
【００２０】まず、ステップＳ１では、（１）式の代入を実行することで、チェックに必要な初期条件を設定する。ステップＳ２では、基板情報を格納する基板データベース（図示は省略）から全ての配線名を抽出する。
【００２１】ステップＳ３では、１つの配線名上に存在する全ての部品を抽出し、それらをドライバのリストとレシーバのリストに分類する。ステップＳ４では、上記ドライバのリスト、及びレシーバのリストから、ドライバとレシーバの組み合わせリストを作成する。
【００２２】ステップＳ５では、上記作成したドライバとレシーバの組み合わせリストから、一組を取り出し、該組に関するドライバの回路情報を抽出する。ステップＳ６では、条件式として１／（π×τｒ）＜ｆｘを判定し、該条件式が満たされていれば、ステップＳ８にて、後述する（２）式によりＬｅｖｅｌfxを算出し、該条件式が満たされていなければ、ステップＳ７に移る。
【００２３】ステップＳ７では、条件式として１／（π×τｒ）≧ｆｘかつ１／（π×τ）＜ｆｘを判定し、該条件式が満たされていれば、ステップＳ９にて、後述する（３）式によりＬｅｖｅｌfxを算出し、該条件式が満たされていなければ、ステップＳ１０にて、後述する（４）式によりＬｅｖｅｌfxを算出し、ステップＳ１１に移る。
【００２４】ステップＳ１１では、上記ドライバとレシーバ間の上記高速信号配線を流れる電流における電圧の基準レベルをＫ２とする時、定数Ｋ２を含む条件式としてＬｅｖｅｌfx≧Ｋ２（即ち、（５）式）を判定し、該条件式が満たされていなければ、上記のステップＳ５に戻り、該条件式が満たされていれば、ステップＳ１２に移る。
【００２５】ステップＳ１２では、上記ドライバとレシーバ間の配線構成を調査し、表層配線、即ちマイクロストリップ配線が存在する位置を確認する。ステップＳ１３では、配線構造がマイクロストリップラインであるか否かを検証し、マイクロストリップラインでなれば、後述するステップＳ１９に移り、マイクロストリップラインであれば、ステップＳ１４に移る。
【００２６】ステップＳ１４では、上記表層配線がドライバ側に存在するか否かを検証し、ドライバ側に存在すれば、後述するステップＳ１６に移り、ドライバ側に存在しなければ、ステップＳ１５に移る。
【００２７】ステップＳ１５では、上記表層配線がレシーバ側に存在するか否かを検証し、レシーバ側に存在すれば、後述するステップＳ１７に移り、ドライバ側に存在しなければ、後述するステップＳ１８に移る。
【００２８】ステップＳ１６では、上記チェック結果を対策指示（１）に表示出力した後、後述するステップＳ１９に移る。該対策指示（１）としては、例えば、「ドライバ近くに有る表層配線を内層配線に変えなさい」といったメッセージを含めることが可能である。
【００２９】ステップＳ１７では、上記チェック結果を対策指示（２）に表示出力した後、後述するステップＳ１９に移る。該対策指示（２）としては、例えば、「レシーバ近くに有る表層配線を内層配線に変えなさい」といったメッセージを含めることが可能である。
【００３０】ステップＳ１８では、上記チェック結果を対策指示（３）に表示出力した後、ステップＳ１９に移る。該対策指示（３）としては、例えば、「配層の中間近くに有る表層配線を内層配線に変えなさい」といったメッセージを含めることが可能である。
【００３１】ステップＳ１９では、次のドライバとレシーバの組み合わせリストをチェックする。ステップＳ２０では、全てのドライバとレシーバの組み合わせリストをチェックしたら、次の配線名をチェックする。
【００３２】ステップＳ２１では、全ての配線名をチェックしたら、上記表示出力された全ての対策指示を表示してチェックを終了する。図７は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の１例を示す配線図である。
【００３３】図７に示す配線基板上の配線（基板配線）は、グランド（電源）プレーン７と、上記グランド（電源）プレーン７上のドライバ７１及びレシーバ７２と、ドライバ７１とレシーバ７２とを結ぶ高速信号配線７３を備える。
【００３４】上記基板配線の仕様は、下記のとおりとする。即ち、信号配線名をＥ１とし、配線全長を１００．０（ｍｍ）とし、ドライバ（Ｄ）をＩＣ１００，１pinとし、レシーバ（Ｒ）をＩＣ２００，１pinとし、動作周波数を５０．０（MHz）とし、パルス幅（τ）を１０．０（ｎｓ）とし、立ち上がり時間（τｒ）を１．０（ｎｓ）とし、振幅（Ａ）を３．３（Ｖ）とする。
【００３５】図８は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の１例を示す配線構造図である。図８に示す配線基板上の配線構造の仕様は、下記のとおりとする。
【００３６】即ち、配線構造の型はマイクロストリップラインとし、配線幅（Ｗ）を０．１６（ｍｍ）＝１６０（μｍ）とし、配線厚（ｔ）を０．０４（ｍｍ）＝４０（μｍ）とし、配線高（ｈ）を０．１０（ｍｍ）＝１００（μｍ）とし、実効比誘電率（εreff）を４．３とする。
【００３７】図９，１０は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図７に示す基板配線を備え、かつ図８に示す配線構造を備えたプリント基板を対象として実行した時の処理過程を示したフローチャートである。
【００３８】図９，１０に示すフローチャートにおいて、太い実線で示す経路は、上記実行時において実際に実行された処理の経路を示し、破線で示す経路は、上記実行時において実行されなかった処理の経路を示す。
【００３９】ここでは、ステップＳ１〜Ｓ６，Ｓ８，Ｓ１１〜１５，Ｓ１８，Ｓ１９〜Ｓ２１の経路で示す間の処理が実行され、他の処理は実行されなかったことを示している。
【００４０】以下、上記処理過程を、実際に実行された処理をトレースして説明する。但し、ここでは、定数Ｋ１＝１２００、即ち、所与の最大適用周波数ｆｘ＝１２００（MHz）とし、また、定数Ｋ２＝７２．０、即ち、所与の基準レベルを７２．０（ｄＢμＶ）と設定する。
【００４１】まずステップＳ１では、（１）式に初期条件として、最大適用周波数ｆｘ（MHz）＝１２００（MHz）、基準レベル＝７２．０（ｄＢμＶ）を設定する。ステップＳ２では、図７，８に示す基板配線の配線名Ｅｌを抽出する。
【００４２】ステップＳ３，Ｓ４では、ドライバのリスト（ＩＣ１００）と、レシーバのリスト（ＩＣ２００）から、組み合わせリスト（ＩＣ１００，１Ｃ２００）を作成する。
【００４３】ステップＳ５〜Ｓ８では、上記ドライバとレシーバとの組み合わせリストから、τ，τｒ，Ａを抽出し、（２）式を用いて、Ｌｅｖｅｌfx＝８７．３（ｄＢμＶ）を算出する。
【００４４】ステップＳ１１では、上記のＬｅｖｅｌfx＝８７．３（ｄＢμＶ）と、上記の基準レベル、即ち、７２．０（ｄＢμＶ）とを比較する。ステップＳ１２では、上記の配線名Ｅｌなる基板配線の配線構成を調査して、表層配線が存在する位置を確認する。
【００４５】ステップＳ１３では、上記確認結果として、表層配線、即ちマイクロストリップラインが存在することを確認する。ステップＳ１４，Ｓ１５では、上記ステップＳ１２の実行結果により、上記表層配線が配線の中間層に存在することを確認する。
【００４６】ステップＳ１８では、上記の配線名Ｅｌに対して、対策指示（３）を表示出力する。ステップＳ１９〜Ｓ２１では、他の配線名が存在しないことを確認して、上記の対策指示（３）を表示してチェックを終了する。
【００４７】なお、上記の配線名Ｅｌがマイクロストリップライン（表層配線）の場合と、ストリップ配線（内層配線）の場合の配線近傍の磁界とを比較実測すると、ストリップ配線では、１００（MHz）〜１（GHz）の範囲において磁界の漏洩が殆ど見られないことが判明した。つまり、電気エネルギーが大きい信号配線をストリップ構造に設計変更することにより、該信号配線の放射磁界（放射ノイズ）を大幅に抑えることが可能である。
【００４８】これにより、本発明に係るプリント基板の配線構造チェックシステムは、プリント基板配線に生じる不要な電磁波放射ノイズを大幅に抑えるような設計を可能にすることが明らかとなった。
【００４９】（数式に係る説明）以下、上記説明及び上記フローチャート中で参照した数式を説明する。まず、ステップＳ１に係る数式として、下記の（１）式がある。
【００５０】
【数１】
ｆｘ＝Ｋ１ （MHz） ……………………………………………………（１）
次に、図５，９に示すフローチャートのステップＳ６，Ｓ８に係る条件式として、下記の（２）式がある。
【００５１】
【数２】
ＩＦ １／（π×τｒ）＜ｆｘ ＴＨＥＮ Ｌｅｖｅｌfx＝１２０＋２０ｌｏｇ10（Ａ×τｒ／τ）−４０ｌｏｇ10（ｆｘ×π×τｒ） ……………………………………………………………………（２）
また、図５，９に示すフローチャートのステップＳ７，Ｓ９に係る条件式として、下記の（３）式がある。
【００５２】
【数３】
ＩＦ １／（π×τｒ）≧ｆｘ ＡＮＤ １／（π×τ）＜ｆｘ ＴＨＥＮ Ｌｅｖｅｌfx＝１２０＋２０ｌｏｇ10（Ａ／（ｆｘ×π×τ）） ……（３）
さらに、図５，９に示すフローチャートのステップＳ７，Ｓ１０に係る条件式として、下記の（４）式がある。
【００５３】
【数４】
ＩＦ １／（π×τ）≧ｆｘ ＴＨＥＮ Ｌｅｖｅｌfx＝１２０＋２０ｌｏｇ10Ａ …………………………………（４）
最後に、図５，９に示すフローチャートのステップＳ１１に係る判定式として、下記の（５）式がある。
【００５４】
【数５】
Ｌｅｖｅｌfx≧Ｋ２ …………………………………………………………（５）
なお、図５，６のフローチャートで示した処理を実行するプログラムなど、本発明の実施の形態に係るプリント基板の配線構造チェックシステムに上記の処理を行わせるためのプログラムは、ＣＤ−ＲＯＭや磁気テープなどのコンピュータ読み取り可能な記録媒体に格納して配付してもよい。そして、少なくともマイクロコンピュータ，パーソナルコンピュータ，汎用コンピュータを範疇に含むコンピュータが、上記の記録媒体から上記プログラムを読み出して、実行するものとしてもよい。
【００５５】
【発明の効果】以上に説明したとおり、本発明では、チェック対象となるプリント基板上の高速信号配線の電気エネルギーを簡単な数式を用いて算出し、或る所定の閾値よりも該信号配線の持つ電気エネルギーが大きい場合には、該信号配線を特定する表示を出力すると共に、該信号配線に対し、基板の内層に再配置し直すように指示メッセージを出力するので、従来の設計工程を変えることなく、また、設計コストを上げることなく、エネルギーの大きな信号配線から放出される放射ノイズを大幅に抑えることが可能になった。
【００５６】さらに、上記電気エネルギーの大きな信号配線は、基板内層（ストリップ構造）に再配置されることによって、シールド板状の導体が接近した場合にも、その特性インピーダンスが変化することがなく、結果として、該信号配線を流れる信号波形が大きく歪む（鈍る）ような現象も生じない。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のグランド（電源）プレーン層と高速信号線との関係を示す配線図である。
【図２】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線構造を示す配線構造図である。
【図３】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる他の配線構造を示す配線構造図である。
【図４】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる他の配線構造を示す配線構造図である。
【図５】本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャート（前半）である。
【図６】本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャート（後半）である。
【図７】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の１例を示す配線図である。
【図８】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の１例を示す配線構造図である。
【図９】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図７に示す基板配線を備え、かつ図８に示す配線構造を備えたプリント基板を対象として実行した時の処理過程を示したフローチャート（前半）である。
【図１０】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図７に示す基板配線を備え、かつ図８に示す配線構造を備えたプリント基板を対象として実行した時の処理過程を示したフローチャート（後半）である。
【符号の説明】
１……グランド（電源）プレーン、１１……ドライバ、１２……レシーバ、１３……高速信号配線、２１，３１，４１……グランド（電源）プレーン層、２２，３２，４２……信号線
【０００１】
【発明の属する技術分野】本発明は、プリント基板の配線構造チェックシステムに関し、特に、基板上の高速動作ＩＣ間を結ぶ信号配線が持つ電気エネルギーのエネルギー量に応じて、該信号配線をどの配線層に配置すべきかを決定するプリント基板の配線構造チェックシステムに関する。
【０００２】
【従来の技術】従来、近年の電子機器に使用されているプリント基板においては、一般的なデジタル機器の信号はパルス波であり、その電気エネルギーは、該パルス波の立ち上がり時間、及び、電圧値を基に計算（見積もり）できることが周知である。
【０００３】また、この場合、表層配線の伝送形態は、主にマイクロストリップ構造となるが、該マイクロストリップ構造の場合には、誘電体材料の伝播遅延が少ないことに加えて、配線と最も近いグランドプレーン（イメージプレーン）間の分布容量が少ないために、ストリップ配線（以下、シングルストリップ配線とダブルストリップ配線とを総称する配線構造とする）よりも高速に伝播するというメリットを有するが、マイクロストリップラインの上部に、例えばシールド板のような導体を接近させた場合には、配線の特性インピーダンスは極端に小さくなり、波形が大きく歪む（鈍る）といった事実が判明している。
【０００４】さらに、ストリップ構造の場合には、上下のグランド（または電源）プレーンにより、配線から放射される電気エネルギー（ＲＦエネルギー）が外部に漏れることがシャットアウトされるが、マイクロストリップ構造の場合には、片側にしかプレーンが存在しないため、電気エネルギーを基板外部に放射し易いことも知られている。
【０００５】しかし、電気エネルギーの小さい信号（低速なデジタル信号、若しくは、電圧値の小さなデジタル信号）が主流の回路においては、外部への放射はそれ程顕著に現れていなかった。また、多層基板を使用した場合で、かつ、配線密度がそれ程高くない場合には、電気エネルギーが大きい信号を基板内層に配置する（ストリップ構造にする）ことにより、放射ノイズを抑えることが容易に可能であった。
【０００６】
【発明が解決しようとする課題】ところで、近年のプリント基板に搭載される回路の高速化に伴い、高速信号線の数が増加したことと、軽薄短小化、及び、多機能化により、配線密度が高くなってきたことにより、電気エネルギーの大きい信号線の全てを基板内層（ストリップ構造）に配置することが困難になってきた。そのため、優先順位を付けて、優先順位の高い配線から順に内層に配置するような工夫を施す必要も生じてきた。
【０００７】しかし、数千ネットもあるような大規模な回路においては、どの信号線が電気エネルギーが大きいのかを簡単に知ることができないといった問題点があった。本発明は、以上のような従来の、プリント基板の設計時点における問題点に鑑みてなされたものであり、チェック対象とする電源プレーン上に配線される高速信号配線の電気エネルギーを簡単に算出し、所定の閾値よりも該信号配線が持つエネルギーが大きい場合には、警告することができるプリント基板の配線構造チェックシステムを提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するために本発明では、プリント基板上に仮設計された配線の配線構造をチェックするためのプリント基板の配線構造チェックシステムであって、前記配線上に存在する部品群からドライバとレシーバの組み合わせを順次に抽出すると共に、前記組み合わせの１つに対応するドライバの回路情報を抽出した後、該回路情報の少なくとも一部を変数に含む複数の判定式の評価結果に応じて、電圧レベルが所定の閾値を超える高速信号配線が存在するか否かを判定する対象判定手段と、前記高速信号配線がドライバ近辺に配置されたマイクロストリップ配線である場合に、第１の対策指示メッセージを出力する第１の対策指示メッセージ出力手段と、前記高速信号配線がレシーバ近辺に配置されたマイクロストリップ配線である場合に、第２の対策指示メッセージを出力する第２の対策指示メッセージ出力手段と、前記高速信号配線がドライバとレシーバとの中間地点に配置されたマイクロストリップ配線である場合に、第３の対策指示メッセージを出力する第３の対策指示メッセージ出力手段とを有することを特徴とするプリント基板の配線構造チェックシステムが提供される。
【０００９】即ち、本発明では、チェック対象となるプリント基板上の高速信号配線の電気エネルギーを簡単な数式を用いて算出し、或る所定の閾値よりも該信号配線の持つ電気エネルギーが大きい場合には、該信号配線を特定する表示を出力すると共に、該信号配線に対し、基板の内層に再配置し直すように指示メッセージを出力する構成としたので、従来の設計工程を変えることなく、また、設計コストを上げることなく、エネルギーの大きな信号配線から放出される放射ノイズを大幅に抑えることを可能にしている。
【００１０】さらに、上記電気エネルギーの大きな信号配線は、基板内層（ストリップ構造）に再配置されることによって、シールド板状の導体が接近した場合にも、その特性インピーダンスが変化することがなく、結果として、該信号配線を流れる信号波形が大きく歪む（鈍る）ような現象も防いでいる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のグランド（電源）プレーン層と高速信号線との関係を示す配線図である。
【００１２】図１に示す配線図は、グランド（電源）プレーン１と、上記プレーン１上に設置されたドライバ１１と、レシーバ１２と、ドライバ１１とレシーバ１２とを結ぶ高速信号配線１３とを備える。
【００１３】図２〜４は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線構造を示す配線構造図である。図２は、マイクロストリップラインと呼ばれる配線構造を示し、図３は、シングルストリップラインと呼ばれる配線構造を示し、図４は、ダブルストリップラインと呼ばれる配線構造を示す。
【００１４】図２に示す配線構造は、グランド（電源）プレーン層２１と、グランド（電源）プレーン層２１上の信号線２２を備え、図３に示す配線構造は、グランド（電源）プレーン層３１と、グランド（電源）プレーン層３１間の信号線３２を備え、図４に示す配線構造は、グランド（電源）プレーン層４１と、グランド（電源）プレーン層４１間の２系統の信号線４２を備える。
【００１５】なお、図２〜４は、一般的な配線基板上の配線構造を示しているが、図１に示す高速信号配線も、図２〜４に示す配線の範疇に含まれるものとする。また、図２〜４に示す配線構造において、符号ｗで示す長さは、配線の配線幅（μｍ）を示し、符号ｔで示す長さは、配線の配線厚を示し、符号ｈで示す長さは、マイクロストリップライン構造における配線とプレーン層間の距離（μｍ）を示し、符号ｂで示す長さは、シングルストリップライン構造におけるプレーン層間の距離（μｍ）を示し、符号ａで示す長さは、ダブルストリップライン構造における配線と該配線に距離が最も近いプレーン層間の距離（μｍ）を示し、符号ｄで示す長さは、ダブルストリップライン構造における２系統の配線の配線間距離（μｍ）を示し、符号εrは、シングルストリップライン構造におけるグランド（電源）プレーン層３１間及びダブルストリップライン構造におけるグランド（電源）プレーン層４１間の比誘電率を示し、符号εreffは、マイクロストリップライン構造におけるグランド（電源）プレーン層２１と信号線２２間の実効比誘電率を示す。
【００１６】以下、本発明に係るプリント基板の配線構造チェックシステムの機能を説明する。但し、本発明に係るプリント基板の配線構造チェックシステムの構成については、周知のコンピュータシステムで実現可能であるので、図示は省略する。
【００１７】本発明に係るプリント基板の配線構造チェックシステムでは、チェック対象とするグラウンド（電源）プレーン上に存在する仮設計の高速信号配線に対して、該高速信号配線が有する電気エネルギーを簡単な数式で算出し、該算出した電気エネルギーが、該高速信号配線に予め設定されている所定の電気エネルギーの閾値よりも大きくないかを確認すると共に、算出した電気エネルギーが、上記閾値よりも大きい場合には、エラーメッセージを出力指示することでエネルギーの大きな高速信号配線から放出される放射ノイズを大幅に抑える設計を可能にしている。
【００１８】図５，６は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャートである。以下、図１乃至４を参照しつつ、図５，６に示すフローチャートを使用して、本実施の形態に係るプリント基板の配線構造チェックシステムの動作を説明する。
【００１９】以下、上記ドライバとレシーバ間の上記高速信号配線を流れるパルス電流の振幅を符号Ａと、電流のパルス幅（Sec）を符号τと、パルスの立ち上がり時間（Sec）を符号τｒと、上記信号配線を流れる電流の最大適用周波数（MHz）を符号ｆｘと、上記信号配線を流れる電流の最大適用周波数ｆｘにおける電圧レベルをＬｅｖｅｌfxとする。また、符号Ｋ１，Ｋ２を所与の係数とする。但し、図５，６に示すフローチャート及び下記の説明中で使用する（１）〜（５）式については、纏めて後述する。
【００２０】まず、ステップＳ１では、（１）式の代入を実行することで、チェックに必要な初期条件を設定する。ステップＳ２では、基板情報を格納する基板データベース（図示は省略）から全ての配線名を抽出する。
【００２１】ステップＳ３では、１つの配線名上に存在する全ての部品を抽出し、それらをドライバのリストとレシーバのリストに分類する。ステップＳ４では、上記ドライバのリスト、及びレシーバのリストから、ドライバとレシーバの組み合わせリストを作成する。
【００２２】ステップＳ５では、上記作成したドライバとレシーバの組み合わせリストから、一組を取り出し、該組に関するドライバの回路情報を抽出する。ステップＳ６では、条件式として１／（π×τｒ）＜ｆｘを判定し、該条件式が満たされていれば、ステップＳ８にて、後述する（２）式によりＬｅｖｅｌfxを算出し、該条件式が満たされていなければ、ステップＳ７に移る。
【００２３】ステップＳ７では、条件式として１／（π×τｒ）≧ｆｘかつ１／（π×τ）＜ｆｘを判定し、該条件式が満たされていれば、ステップＳ９にて、後述する（３）式によりＬｅｖｅｌfxを算出し、該条件式が満たされていなければ、ステップＳ１０にて、後述する（４）式によりＬｅｖｅｌfxを算出し、ステップＳ１１に移る。
【００２４】ステップＳ１１では、上記ドライバとレシーバ間の上記高速信号配線を流れる電流における電圧の基準レベルをＫ２とする時、定数Ｋ２を含む条件式としてＬｅｖｅｌfx≧Ｋ２（即ち、（５）式）を判定し、該条件式が満たされていなければ、上記のステップＳ５に戻り、該条件式が満たされていれば、ステップＳ１２に移る。
【００２５】ステップＳ１２では、上記ドライバとレシーバ間の配線構成を調査し、表層配線、即ちマイクロストリップ配線が存在する位置を確認する。ステップＳ１３では、配線構造がマイクロストリップラインであるか否かを検証し、マイクロストリップラインでなれば、後述するステップＳ１９に移り、マイクロストリップラインであれば、ステップＳ１４に移る。
【００２６】ステップＳ１４では、上記表層配線がドライバ側に存在するか否かを検証し、ドライバ側に存在すれば、後述するステップＳ１６に移り、ドライバ側に存在しなければ、ステップＳ１５に移る。
【００２７】ステップＳ１５では、上記表層配線がレシーバ側に存在するか否かを検証し、レシーバ側に存在すれば、後述するステップＳ１７に移り、ドライバ側に存在しなければ、後述するステップＳ１８に移る。
【００２８】ステップＳ１６では、上記チェック結果を対策指示（１）に表示出力した後、後述するステップＳ１９に移る。該対策指示（１）としては、例えば、「ドライバ近くに有る表層配線を内層配線に変えなさい」といったメッセージを含めることが可能である。
【００２９】ステップＳ１７では、上記チェック結果を対策指示（２）に表示出力した後、後述するステップＳ１９に移る。該対策指示（２）としては、例えば、「レシーバ近くに有る表層配線を内層配線に変えなさい」といったメッセージを含めることが可能である。
【００３０】ステップＳ１８では、上記チェック結果を対策指示（３）に表示出力した後、ステップＳ１９に移る。該対策指示（３）としては、例えば、「配層の中間近くに有る表層配線を内層配線に変えなさい」といったメッセージを含めることが可能である。
【００３１】ステップＳ１９では、次のドライバとレシーバの組み合わせリストをチェックする。ステップＳ２０では、全てのドライバとレシーバの組み合わせリストをチェックしたら、次の配線名をチェックする。
【００３２】ステップＳ２１では、全ての配線名をチェックしたら、上記表示出力された全ての対策指示を表示してチェックを終了する。図７は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の１例を示す配線図である。
【００３３】図７に示す配線基板上の配線（基板配線）は、グランド（電源）プレーン７と、上記グランド（電源）プレーン７上のドライバ７１及びレシーバ７２と、ドライバ７１とレシーバ７２とを結ぶ高速信号配線７３を備える。
【００３４】上記基板配線の仕様は、下記のとおりとする。即ち、信号配線名をＥ１とし、配線全長を１００．０（ｍｍ）とし、ドライバ（Ｄ）をＩＣ１００，１pinとし、レシーバ（Ｒ）をＩＣ２００，１pinとし、動作周波数を５０．０（MHz）とし、パルス幅（τ）を１０．０（ｎｓ）とし、立ち上がり時間（τｒ）を１．０（ｎｓ）とし、振幅（Ａ）を３．３（Ｖ）とする。
【００３５】図８は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の１例を示す配線構造図である。図８に示す配線基板上の配線構造の仕様は、下記のとおりとする。
【００３６】即ち、配線構造の型はマイクロストリップラインとし、配線幅（Ｗ）を０．１６（ｍｍ）＝１６０（μｍ）とし、配線厚（ｔ）を０．０４（ｍｍ）＝４０（μｍ）とし、配線高（ｈ）を０．１０（ｍｍ）＝１００（μｍ）とし、実効比誘電率（εreff）を４．３とする。
【００３７】図９，１０は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図７に示す基板配線を備え、かつ図８に示す配線構造を備えたプリント基板を対象として実行した時の処理過程を示したフローチャートである。
【００３８】図９，１０に示すフローチャートにおいて、太い実線で示す経路は、上記実行時において実際に実行された処理の経路を示し、破線で示す経路は、上記実行時において実行されなかった処理の経路を示す。
【００３９】ここでは、ステップＳ１〜Ｓ６，Ｓ８，Ｓ１１〜１５，Ｓ１８，Ｓ１９〜Ｓ２１の経路で示す間の処理が実行され、他の処理は実行されなかったことを示している。
【００４０】以下、上記処理過程を、実際に実行された処理をトレースして説明する。但し、ここでは、定数Ｋ１＝１２００、即ち、所与の最大適用周波数ｆｘ＝１２００（MHz）とし、また、定数Ｋ２＝７２．０、即ち、所与の基準レベルを７２．０（ｄＢμＶ）と設定する。
【００４１】まずステップＳ１では、（１）式に初期条件として、最大適用周波数ｆｘ（MHz）＝１２００（MHz）、基準レベル＝７２．０（ｄＢμＶ）を設定する。ステップＳ２では、図７，８に示す基板配線の配線名Ｅｌを抽出する。
【００４２】ステップＳ３，Ｓ４では、ドライバのリスト（ＩＣ１００）と、レシーバのリスト（ＩＣ２００）から、組み合わせリスト（ＩＣ１００，１Ｃ２００）を作成する。
【００４３】ステップＳ５〜Ｓ８では、上記ドライバとレシーバとの組み合わせリストから、τ，τｒ，Ａを抽出し、（２）式を用いて、Ｌｅｖｅｌfx＝８７．３（ｄＢμＶ）を算出する。
【００４４】ステップＳ１１では、上記のＬｅｖｅｌfx＝８７．３（ｄＢμＶ）と、上記の基準レベル、即ち、７２．０（ｄＢμＶ）とを比較する。ステップＳ１２では、上記の配線名Ｅｌなる基板配線の配線構成を調査して、表層配線が存在する位置を確認する。
【００４５】ステップＳ１３では、上記確認結果として、表層配線、即ちマイクロストリップラインが存在することを確認する。ステップＳ１４，Ｓ１５では、上記ステップＳ１２の実行結果により、上記表層配線が配線の中間層に存在することを確認する。
【００４６】ステップＳ１８では、上記の配線名Ｅｌに対して、対策指示（３）を表示出力する。ステップＳ１９〜Ｓ２１では、他の配線名が存在しないことを確認して、上記の対策指示（３）を表示してチェックを終了する。
【００４７】なお、上記の配線名Ｅｌがマイクロストリップライン（表層配線）の場合と、ストリップ配線（内層配線）の場合の配線近傍の磁界とを比較実測すると、ストリップ配線では、１００（MHz）〜１（GHz）の範囲において磁界の漏洩が殆ど見られないことが判明した。つまり、電気エネルギーが大きい信号配線をストリップ構造に設計変更することにより、該信号配線の放射磁界（放射ノイズ）を大幅に抑えることが可能である。
【００４８】これにより、本発明に係るプリント基板の配線構造チェックシステムは、プリント基板配線に生じる不要な電磁波放射ノイズを大幅に抑えるような設計を可能にすることが明らかとなった。
【００４９】（数式に係る説明）以下、上記説明及び上記フローチャート中で参照した数式を説明する。まず、ステップＳ１に係る数式として、下記の（１）式がある。
【００５０】
【数１】
ｆｘ＝Ｋ１ （MHz） ……………………………………………………（１）
次に、図５，９に示すフローチャートのステップＳ６，Ｓ８に係る条件式として、下記の（２）式がある。
【００５１】
【数２】
ＩＦ １／（π×τｒ）＜ｆｘ ＴＨＥＮ Ｌｅｖｅｌfx＝１２０＋２０ｌｏｇ10（Ａ×τｒ／τ）−４０ｌｏｇ10（ｆｘ×π×τｒ） ……………………………………………………………………（２）
また、図５，９に示すフローチャートのステップＳ７，Ｓ９に係る条件式として、下記の（３）式がある。
【００５２】
【数３】
ＩＦ １／（π×τｒ）≧ｆｘ ＡＮＤ １／（π×τ）＜ｆｘ ＴＨＥＮ Ｌｅｖｅｌfx＝１２０＋２０ｌｏｇ10（Ａ／（ｆｘ×π×τ）） ……（３）
さらに、図５，９に示すフローチャートのステップＳ７，Ｓ１０に係る条件式として、下記の（４）式がある。
【００５３】
【数４】
ＩＦ １／（π×τ）≧ｆｘ ＴＨＥＮ Ｌｅｖｅｌfx＝１２０＋２０ｌｏｇ10Ａ …………………………………（４）
最後に、図５，９に示すフローチャートのステップＳ１１に係る判定式として、下記の（５）式がある。
【００５４】
【数５】
Ｌｅｖｅｌfx≧Ｋ２ …………………………………………………………（５）
なお、図５，６のフローチャートで示した処理を実行するプログラムなど、本発明の実施の形態に係るプリント基板の配線構造チェックシステムに上記の処理を行わせるためのプログラムは、ＣＤ−ＲＯＭや磁気テープなどのコンピュータ読み取り可能な記録媒体に格納して配付してもよい。そして、少なくともマイクロコンピュータ，パーソナルコンピュータ，汎用コンピュータを範疇に含むコンピュータが、上記の記録媒体から上記プログラムを読み出して、実行するものとしてもよい。
【００５５】
【発明の効果】以上に説明したとおり、本発明では、チェック対象となるプリント基板上の高速信号配線の電気エネルギーを簡単な数式を用いて算出し、或る所定の閾値よりも該信号配線の持つ電気エネルギーが大きい場合には、該信号配線を特定する表示を出力すると共に、該信号配線に対し、基板の内層に再配置し直すように指示メッセージを出力するので、従来の設計工程を変えることなく、また、設計コストを上げることなく、エネルギーの大きな信号配線から放出される放射ノイズを大幅に抑えることが可能になった。
【００５６】さらに、上記電気エネルギーの大きな信号配線は、基板内層（ストリップ構造）に再配置されることによって、シールド板状の導体が接近した場合にも、その特性インピーダンスが変化することがなく、結果として、該信号配線を流れる信号波形が大きく歪む（鈍る）ような現象も生じない。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のグランド（電源）プレーン層と高速信号線との関係を示す配線図である。
【図２】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線構造を示す配線構造図である。
【図３】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる他の配線構造を示す配線構造図である。
【図４】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる他の配線構造を示す配線構造図である。
【図５】本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャート（前半）である。
【図６】本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャート（後半）である。
【図７】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の１例を示す配線図である。
【図８】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の１例を示す配線構造図である。
【図９】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図７に示す基板配線を備え、かつ図８に示す配線構造を備えたプリント基板を対象として実行した時の処理過程を示したフローチャート（前半）である。
【図１０】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図７に示す基板配線を備え、かつ図８に示す配線構造を備えたプリント基板を対象として実行した時の処理過程を示したフローチャート（後半）である。
【符号の説明】
１……グランド（電源）プレーン、１１……ドライバ、１２……レシーバ、１３……高速信号配線、２１，３１，４１……グランド（電源）プレーン層、２２，３２，４２……信号線
【特許請求の範囲】
【請求項１】 プリント基板上に仮設計された配線の配線構造をチェックするためのプリント基板の配線構造チェックシステムであって、前記配線上に存在する部品群からドライバとレシーバの組み合わせを順次に抽出すると共に、前記組み合わせの１つに対応するドライバの回路情報を抽出した後、該回路情報の少なくとも一部を変数に含む複数の判定式の評価結果に応じて、電圧レベルが所定の閾値を超える高速信号配線が存在するか否かを判定する対象判定手段と、前記高速信号配線がドライバ近辺に配置されたマイクロストリップ配線である場合に、第１の対策指示メッセージを出力する第１の対策指示メッセージ出力手段と、前記高速信号配線がレシーバ近辺に配置されたマイクロストリップ配線である場合に、第２の対策指示メッセージを出力する第２の対策指示メッセージ出力手段と、前記高速信号配線がドライバとレシーバとの中間地点に配置されたマイクロストリップ配線である場合に、第３の対策指示メッセージを出力する第３の対策指示メッセージ出力手段と、を有することを特徴とするプリント基板の配線構造チェックシステム。
【請求項２】 前記複数の判定式に含まれる変数には、前記高速信号配線を流れるパルス電圧信号のパルス幅と、立ち上がり時間と、振幅と、最大適用周波数と、該最大適用周波数における前記パルス電圧信号の電圧レベルとが含まれることを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【請求項３】 前記第１の対策指示メッセージの内容は、ドライバ近辺に仮配置されている前記マイクロストリップ配線を内層配線に変えるように指示するものであることを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【請求項４】 前記第２の対策指示メッセージの内容は、レシーバ近辺に仮配置されている前記マイクロストリップ配線を内層配線に変えるように指示するものであることを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【請求項５】 前記第３の対策指示メッセージの内容は、ドライバとレシーバとの中間地点に仮配置されている前記マイクロストリップ配線を内層配線に変えるように指示するものであることを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【請求項６】 前記内層配線の構造は、シングルストリップ配線とダブルストリップ配線のいずれか１つであること特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【請求項１】 プリント基板上に仮設計された配線の配線構造をチェックするためのプリント基板の配線構造チェックシステムであって、前記配線上に存在する部品群からドライバとレシーバの組み合わせを順次に抽出すると共に、前記組み合わせの１つに対応するドライバの回路情報を抽出した後、該回路情報の少なくとも一部を変数に含む複数の判定式の評価結果に応じて、電圧レベルが所定の閾値を超える高速信号配線が存在するか否かを判定する対象判定手段と、前記高速信号配線がドライバ近辺に配置されたマイクロストリップ配線である場合に、第１の対策指示メッセージを出力する第１の対策指示メッセージ出力手段と、前記高速信号配線がレシーバ近辺に配置されたマイクロストリップ配線である場合に、第２の対策指示メッセージを出力する第２の対策指示メッセージ出力手段と、前記高速信号配線がドライバとレシーバとの中間地点に配置されたマイクロストリップ配線である場合に、第３の対策指示メッセージを出力する第３の対策指示メッセージ出力手段と、を有することを特徴とするプリント基板の配線構造チェックシステム。
【請求項２】 前記複数の判定式に含まれる変数には、前記高速信号配線を流れるパルス電圧信号のパルス幅と、立ち上がり時間と、振幅と、最大適用周波数と、該最大適用周波数における前記パルス電圧信号の電圧レベルとが含まれることを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【請求項３】 前記第１の対策指示メッセージの内容は、ドライバ近辺に仮配置されている前記マイクロストリップ配線を内層配線に変えるように指示するものであることを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【請求項４】 前記第２の対策指示メッセージの内容は、レシーバ近辺に仮配置されている前記マイクロストリップ配線を内層配線に変えるように指示するものであることを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【請求項５】 前記第３の対策指示メッセージの内容は、ドライバとレシーバとの中間地点に仮配置されている前記マイクロストリップ配線を内層配線に変えるように指示するものであることを特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【請求項６】 前記内層配線の構造は、シングルストリップ配線とダブルストリップ配線のいずれか１つであること特徴とする請求項１記載のプリント基板の配線構造チェックシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００２−３２４２８（Ｐ２００２−３２４２８Ａ）
【公開日】平成１４年１月３１日（２００２．１．３１）
【国際特許分類】
【出願番号】特願２０００−２１３１５３（Ｐ２０００−２１３１５３）
【出願日】平成１２年７月１３日（２０００．７．１３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１４年１月３１日（２００２．１．３１）
【国際特許分類】
【出願日】平成１２年７月１３日（２０００．７．１３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]