ポリイミドバンプ、半導体素子実装用バンプ並びにそれらの製造方法及びポリイミドバンプのテスト方法
【目的】 半導体素子をバンプにて基板又はテープにはんだ付けした際、バンプの上端部のみで基板又はテープに溶融接合し、バンプの周囲にはんだが流れず、バンプ全体がはんだで被われないようにして、半導体素子と基板又はテープとの膨張差、収縮差によって歪が発生してもその歪を吸収緩和できて、疲労破断しにくく、バンプ寿命を増長できるポリイミドバンプ、半導体素子実装用バンプ並びにそれらの製造方法、テスト方法を提供する。
【構成】 半導体素子、基板又はテープの電極上に設けられた特殊なポリイミドバンプ及びその周面及び上面に、はんだに濡れにくい導電膜が被われ、さらにポリイミドバンプの上端部の導電膜上にはんだに濡れにくい金属膜が少なくとも最外層に設けられている半導体素子用バンプ並びにそれらの製造方法とテスト方法。
【構成】 半導体素子、基板又はテープの電極上に設けられた特殊なポリイミドバンプ及びその周面及び上面に、はんだに濡れにくい導電膜が被われ、さらにポリイミドバンプの上端部の導電膜上にはんだに濡れにくい金属膜が少なくとも最外層に設けられている半導体素子用バンプ並びにそれらの製造方法とテスト方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばＬＳＩチップの実装用フリップチップなどの半導体素子や実装用基板又は実装用テープを接続するための導電用バンプの芯となるポリイミドバンプ及びその製造方法に関する。また、本発明はポリイミドバンプ、特に上記のポリイミドバンプを使用した半導体素子実装用バンプ及びその製造方法に関する。また、本発明は、ポリイミドバンプ作成時に、ポリイミドバンプの出来映え評価する為のポリイミドバンプテスト方法に関する。
【０００２】
【従来の技術】ポリイミドバンプ及び半導体素子実装用バンプはたとえば特開昭６２−２０５６４８号公報などに記載されている。ポリイミドバンプは、その製造に於いて、電極パッドを有する半導体素子上への感光性ポリイミドの塗布、乾燥、露光、現像後のポリイミドのキュア時に収縮に起因して、図28に示すようにポリイミドバンプ５の頭部上面にくぼみ10ができる。このポリイミドバンプ５の外表面に図29に示すように導電膜７を被覆した後、図30に示すように実装用基板８とはんだ９を使ってはんだ付けを行うと、半導体素子用バンプの頭部上面の導電膜くぼみ10′にはんだ溶融時のエアー11が逃げずに残留し、その為接合強度が低く不安定になるという問題があった。
【０００３】また、上記ポリイミドバンプ５は、Ａｌパッド３と接合されている面の周縁にメニスカスがあっても非常に小さく、全体の形としては縦断面矩形で縦長ではない。従って、導電膜７を被覆したポリイミドバンプ５を図31に示すように相手実装用基板８にはんだ９による接続を行って半導体素子２を相手実装用基板８に接続すると、半導体素子２と実装用基板８の材質の違いにより線膨脹係数に差があるので、熱歪がポリイミドバンプ５の付根にかかり、膨脹、収縮が繰り返されると、ポリイミドバンプ５が付根で疲労破断する。
【０００４】なお、ポリイミドバンプ５の太さに対する高さの比（アスペクト比）が１倍以上の場合は、半導体素子と実装用基板との膨脹差或いは収縮差によってポリイミドバンプ５に歪が生じてもこれを吸収緩和できることから、近時これまでよりも遙かに高いポリイミドバンプの出現が強く要望されていた。
【０００５】一方、従来の半導体素子実装用バンプは、図32に示すようにウェハー上の半導体素子２のＡｌパッド３（周縁が保護膜２ａで覆われている）上にＡｕ又ははんだバンプ４を設けたものが一般的である。ところで、このＡｕ又ははんだバンプ26は、その作成がめっきによる為、めっき用のレジストを作ることなどの準備に手間隙がかかり、めっきにも時間がかかる為、あまり高くできない。一方、半導体素子実装用バンプとしては、ある程度不揃いの高さのギャップを吸収したり、半導体素子と実装用基板等との膨脹差、収縮差による変形に伴う歪を吸収緩和したりすることのできる背の高いものが要望されている。
【０００６】また、従来の半導体素子実装用バンプは、図29に示すようにウェハー上の半導体素子２のＡｌパッド３上に設けられたポリイミドバンプ５の外表面、即ち周面及び上面とＡｌパッド３の露出している上面周囲がはんだに濡れ易い金属からなる導電膜７に覆われてなるものである。このようにはんだに濡れ易い金属からなる導電膜７にて覆われたポリイミドバンプ５にて半導体素子２を図33に示すように実装用基板（以下単に基板という）８にはんだ９にて接合すると、はんだ９が濡れ過ぎて、図示の如くポリイミドバンプ５がはんだ９にて球状に覆われる。この場合、半導体素子２と実装用基板８の材質の違いにより線膨張係数に差があるので、温度変化の際、ポリイミドバンプ５に膨張差、収縮差がかかり、変形しなければならないのであるが、膨張、収縮による変形を球状に覆われたはんだ９によりポリイミドバンプ５が吸収緩和しなくなり、しまいにははんだ９あるいはポリイミドバンプ５の付根が疲労破断する。
【０００７】他方、従来、上記のポリイミドバンプを製造するには、例えば図１に示すようにシリコンウェハー１上の半導体素子２のＡｌパッド３（周縁が保護膜２ａに覆われている）上に、図２に示すように感光性ポリイミド４を塗布し、乾燥し、次にＡｌパッド３に対し図３に示すように露光し、次いで現像して図４に示すようにＡｌパッド３上にポリイミド４′を残し、然る後キュアして図８に示すようにポリイミドバンプ５を作成していた。このポリイミドバンプ５の外表面には、その後、図９R>９に示すように導電膜７が被覆され、やがて、半導体素子用バンプが形成される。ところでかかるポリイミドバンプ５の製造方法では、感光性ポリイミド４の１回の塗布量（厚さ）が、スピン速さ、粘性等に限定され、せいぜい数十μｍ、たとえば40μｍ程度の厚さにしか塗布できず、これをキュアすると30μｍ程度に厚さに低くなっていた。
【０００８】一方、従来、ポリイミドバンプの出来映えを評価する為に、ポリイミドバンプ５をテストするには、図34に示すようにシリコンウェハー１にポリイミドバンプ５とそれをつなぐ評価用の回路26を設け、これを対向するガラス基板又はガラスエポキシ基板27にテスト用回路28とはんだ付け用電極29を設け、このはんだ付け用電極29に図35に示すように前記ポリイミドバンプ５をはんだ９にて接続し、ポリイミドバンプ５のターミナル30間の電気の導通の有無を検査していた。ところで、ポリイミドバンプ５のみのテストでは評価用の回路26は必要無く、これを作るには、特殊加工が必要で、手間隙がかかり、ポリイミドバンプ５のテストを厄介なものにしていた。
【０００９】
【発明が解決しようとする課題】本発明は、まず、はんだ付け時にバンプ頭部上面のくぼみに残留するエアーを吸収し、また半田付けの接合表面積を多くして、接合強度を高く安定させることのできるポリイミドバンプを提供しようとするものである。さらに、本発明は、熱歪が付根にかかり、膨脹、収縮が繰り返されても付根で疲労破断しないようにしたポリイミドバンプを作成することのできる方法を提供しようとするものである。また、本発明は、アスペクト比の高いポリイミドバンプを精度良く、簡単、確実に作成できる製造方法を提供しようとるするものである。
【００１０】一方、本発明は、第二に上記要望を満たすことができると共に作成に手間隙がかからず、製作が容易で、安定した品質の半導体素子実装用バンプを提供しようとするものである。また、ポリイミドバンプが半導体素子と実装用基板との膨張差、収縮差による変形を吸収緩和できるように、周囲がはんだで覆われないようにした半導体素子実装用バンプ及びその製造方法を提供しようとするものである。
【００１１】他方、本発明は、第三にＳｉチップに評価用の回路を設けることなく、ポリイミドバンプのテストを行うことのできる方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】上記第一の課題を解決するための本発明のポリイミドバンプは、電極パッド上のポリイミドバンプの頭部上面に、溝が設けられていることを特徴とするものである。上記の溝の形状は平面等角放射形が好ましい。特に、製作が容易なことからＹ形、Ｘ形、☆形等が好ましい。深さは最大限バンプ高さの１／２程度が良い。また、本発明のポリイミドバンプは、電極パッド上のポリイミドバンプの電極パッドに隣接した付根部分が他の縦長の部分よりも大きなことを特徴とするものである。この場合、付根部分と他の部分とが一様に連なっていることが好ましく、特に、付根部分に大きな逆円弧状部分が形成され、全体の形としては縦断面台形であれば特に好ましい。また、本発明のポリイミドバンプは、電極パッド上のポリイミドバンプが積層一体化されていることを特徴とするものである。この場合、各層が同一の感光性ポリイミド材料からなることが好ましく、特にアスペクト比が１以上であると、前述した理由から、なお好ましい。
【００１３】上記第二の課題を解決するための本発明の半導体素子実装用バンプは、半導体素子と実装用基板又は実装用テープとを接合するバンプが半導体素子、実装用基板又は実装用テープ上に設けられた導電膜の被覆のポリイミドバンプであって、さらにその上面にＡｕ又ははんだバンプが設けられていることを特徴とするものである。この半導体素子実装用バンプに於ける導電膜は、はんだに濡れにくいＡｌ、Ｔｉ、Ｃｒ等の金属よりなることが好ましい。また、導電膜に被覆されたポリイミドバンプとＡｕ又ははんだ、たとえばＰｂ−Ｓｎバンプとの間に、Ｔｉ／Ｐｄ又はＴｉ／Ｃｕがバリアとして介在していることが好ましい。 上記実装用基板にはガラス繊維入りエポキシ基板、ガラス基板、セラミックス基板、シリコンウェハーがあり、実装用テープにはポリイミドテープがある。
【００１４】上記第二の課題を解決するための本発明の半導体素子実装用バンプは、半導体素子、基板又は実装用テープ（以下単にテープという）電極上に設けられたポリイミドバンプの周面及び上面に、はんだに濡れにくい導電膜が覆われ、さらにポリイミドバンプの上端部の導電膜上に、はんだに濡れ易い金属膜が少なくとも最外層設けられていることを特徴とするものである。上記本発明の半導体素子実装用バンプに於いて、はんだに濡れにくい導電膜は、Ａｌ、Ｔｉ、Ｃｒ等が好ましい。また、はんだに濡れ易い金属膜は、Ａｕ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｂ−Ｓｎ等が好ましい。上記基板にはガラス繊維入りエポキシ基板、ガラス基板、セラミックス基板、シリコン基板があり、テープにはポリイミドテープがある。
【００１５】また、上記第一の課題を解決するための本発明のポリイミドバンプの製造方法は、電極を設けた導電要素板上に感光性ポリイミドを塗布し、乾燥し、次に電極上に対し適正露光時間よりも長い時間をかけて露光し、次いで現像して電極上にポリイミドを残し、然る後キュアしてポリイミドバンプを作成することを特徴とするものである。上記の適正露光時間とは、ポリイミドバンプの付根がシャープにできる露光時間のことで、適正露光時間よりも長い時間は、適正露光時間の 1.5〜５倍であることが好ましい。
【００１６】また、上記第一の課題を解決するための本発明のポリイミドバンプの製造方法は、電極を設けた半導体ウェハー、実装用基板又は実装用テープ上に感光性ポリイミドを塗布し乾燥することを複数回行い、次に電極上に対し露光し、次いで現像して電極上に感光性ポリイミドを残し、然る後キュアしてポリイミドバンプを作成することを特徴とするものである。上記感光性ポリイミドの１回の塗布厚さは作業性から10〜90μｍ程度が好ましい。上記実装用基板にはガラス繊維入りエポキシ基板、ガラス基板、セラミックス基板、シリコン基板があり、実装用テープにはポリイミドテープがある。
【００１７】また、上記第二の課題を解決するための半導体素子実装用バンプを製造する本発明の製造方法は、半導体ウェハー基板又はテープの電極上に形成したポリイミドバンプの全面及び露出しているパッドの上面周囲を被うように、乾式めっき、たとえばスパッタリングによりはんだに濡れにくい導電膜を形成し、次に全面に感光性レジストを塗布して導電膜被覆のポリイミドバンプを埋没し、次いで導電膜被覆のポリイミドバンプの上端部のみが露出するように露光し、現像して感光性レジストを溶解除去し、次に全面に乾式めっき及び／又は湿式めっきによりはんだに濡れ易い金属膜を少なくとも最外層に設け、然る後ポリイミドバンプの上端部以外の部分をリフトオフし、感光性レジストを溶解除去し且つその上の金属膜を除去することを特徴とするものである。
【００１８】また、上記第三の課題を解決するための本発明のポリイミドバンプテスト方法は、２枚の板のいずれか一方の一面全体に導電膜を設け、他方の板の一面に電気回路を設け、この２枚の板の何れか一面に芯にポリイミドを有するバンプを設けた上、該バンプを他方の板の導電膜又は電気回路と電気的導通がとれるように取付け、然る後諸条件下におけるバンプの電気的導通の変化を電気的に測定することを特徴とするものである。この場合の板は、シリコンウェハー、セラミックス板、ガラス板やガラスエポキシ板のいずれかが好ましい。
【００１９】
【作用】上記構成のポリイミドバンプは、溝の内面を含めて外表面に導電膜を被覆した後、基板とはんだ付けを行うと、はんだ溶融時のエアーが頭部上面のくぼみに残留せず、溝に吸収される。また、溝内に溶融はんだが入り込む為、はんだ付けの接合表面積が多くなる。従って、接合強度が高く安定し、信頼性の高いものとなる。例示のＹ型等の形状にすれば、接合強度がさらに安定するので、溝の深さがバンプ高さの１／２程度を超えるとかえって不安定になり、信頼性が低下する。
【００２０】また、上記構成の付根が太いポリイミドバンプは、ポリイミドバンプの付根が強くなり、熱歪が付根にかかり、膨脹、収縮が繰り返されても付根で疲労破断することがない。この場合、付根部分と他の縦長の部分とが一様に連なっていれば、膨張、収縮に伴うひずみが速やかに付根に吸収され、さらに付根部分に大きな逆円弧状部分が形成され全体の形としては縦断面台形であれば、なお一層付根で疲労破断することがない。
【００２１】また、上記構成の積層されたポリイミドバンプは、積層一体化されているためアスペクト比が高くても接合強度の強いポリイミドバンプが得られ、膨張、収縮が繰り返されても、接合部で疲労破断することがない。この場合、同一の感光性ポリイミド材料で積層されていれば、膨張、収縮が各々の層で同じ量だけ生じるため、接合部がひずむことはなく、アスペクト比が１以上のポリイミドバンプを安定してつくることができる。
【００２２】一方、上記のように本発明の半導体素子実装用バンプは、導電膜被覆のポリイミドバンプの上面に、さらにＡｕ又ははんだ、たとえばＰｂ−Ｓｎバンプが設けられているので、背が高く、半導体素子をこのバンプを用いて実装用基板等にはんだ付けする際、多数のバンプの中で多少高さに不揃いがあっても、そのギャップをポリイミドバンプで吸収することができ、また半導体素子と実装用基板等との膨張差、収縮差による変形に伴う歪が生じてもポリイミドバンプの部分でその歪を吸収緩和することができる。しかも本発明の半導体素子実装用バンプは、導電膜被覆のポリイミドバンプの上面にＡｕバンプが設けてあるので、低いＡｕバンプを超音波（圧力）により接合する際、Ａｌパッドに偏った圧力がかかるが、高いポリイミドバンプがその偏った圧力を吸収緩和し、Ａｌパッドにクラックが入るのが防止されて安定した品質の半導体素子実装用バンプとなる。
【００２３】また、本発明の半導体素子実装用バンプはポリイミドバンプの上端部にはんだに濡れ易い金属膜を有し、上端部以外の周面にはんだに濡れにくい導電膜を有するので、この半導体素子実装用バンプにて半導体素子を基板等にはんだ付けした際、はんだはバンプの上端部のみで実装用基板又は半導体素子と接合することになり、ポリイミドバンプの周面にははんだが流れず、従って、従来のように半導体素子実装用バンプ全体が球状にはんだに覆われることがないので、半導体素子と基板等との膨張差や収縮差によってポリイミドバンプに歪が発生してもその歪を吸収緩和できて、疲労破断しにくく、ポリイミドバンプ寿命が増長する。
【００２４】他方、上記のように本発明のポリイミドバンプの製造方法は、電極を設けた導電要素板上に塗布し、乾燥をした感光性ポリイミドの電極位置に於ける露光時間を、適正露光時間よりも 1.5〜５倍長くしているので、導電要素板からの洩れ反射により電極上のポリイミドの付根部分の周縁も露光される。従って現像によりポリイミドの電極との接合面周縁に大きなメニスカスが生じ、付根に大きな逆円弧状部分が形成され、全体の形としては縦断面台形となる。尚、前記露光時間が適正露光時間の 1.5倍未満では電極上ポリイミドの付根部分の周縁の露光が少なくて、現像した際必要な大きさのメニスカスが得られず、５倍を超えると、露光が拡大し、現像した際バンプの形状が得られなくなる。また、上記のように本発明のポリイミドバンプの製造方法は、電極を設けた半導体ウェハー、実装用基板又は実装用テープ上に感光性ポリイミドの塗布、乾燥を複数回行うので、積層一体の厚いポリイミドが得られ、これを露光し、現像し、キュアすることにより、アスベクト比の高いポリイミドバンプを精度良く簡単、確実に作成できる。
【００２５】他方、上記の本発明の半導体素子実装用バンプの製造方法によれば、上記の優れたバンプ特性を有する半導体素子実装用バンプを容易に且つ精度良く安定して作ることができる。
【００２６】一方、上記のように本発明のポリイミドバンプテスト方法では、一方の板に従来のようにポリイミドバンプをつなぐ特殊加工による評価用回路を作らないので、手間隙が省け、バンプテストを簡便に且つ的確におこなることができる。
【００２７】なお、上記の個々の作用は、相互に影響しない範囲で自由に組み合わせて複数の作用を利用できることがいうまでもない。たとえば、溝のポリイミドバンプと積層のポリイミドバンプの組合わせ、太い付根のポリイミドバンプと半導体素子実装用バンプとの組合わせ、あるいはポリイミドバンプの製造方法同士の組合わせなどである。
【００２８】
【実施例１】本発明のポリイミドバンプの一実施例を図によって説明すると、図１に示すようにシリコンウェハー１上の半導体素子２にＡｌパッド３を形成し、さらに保護膜２ａで形成したＡｌパッド３の周縁を被った後、図２に示すように感光性ポリイミド４を塗布し、乾燥し、次に図３に示すように露光し、次いで現像してＡｌパッド３上に図４に示すようにポリイミド４′を残し、次にポリイミド４′をキュアして図５に示すように直径30μｍ、高さ30μｍのポリイミドバンプ５を作り、然る後ポリイミドバンプ５の頭部上面Ｘ形の溝６を加工した。この溝６の深さは10μｍ、幅は３μｍである。かかる構成のポリイミドバンプ５は、図６に示すように溝６の内面を含めて外表面にＡｌ及びＴｉ／Ｃｕの導電膜７を被覆した後、図７に示すように基板８とはんだ９により接続を行ったところ、はんだ溶融時のエアーがバンプの頭部上面のくぼみ10に残留せず、溝６に吸収された。また、溝６内に溶融はんだ９が入り込む為、はんだ付けの接合表面積が多くなった。従って、接合強度が高く安定し、信頼性の高いものとなった。
【００２９】
【実施例２】本発明のポリイミドバンプの製造方法の一実施例を説明すると、図１に示すようにシリコンウェハー１上の半導体素子２のＡｌパッド３（周縁が保護膜２ａに覆われている）上に、図２に示すように感光性ポリイミド４を40μｍの厚さに塗布し、 100℃、10分間乾燥した。次にＡｌパッド３上に対し、図３に示すように直径40μｍの円形の大きさで、夫々 150秒、 300秒、 450秒かけて露光し、現像して図４に示すようにＡｌパッド３上にポリイミド４′を残した。然る後 350℃で 120分間キュアして、図５に示すポリイミドバンプ５を得た。
【００３０】一方、従来例としてＡｌパッド３上の感光性ポリイミド４に対して適正露光時間90秒かけて露光し、現像してＡｌパッド３上にポリイミド４′を残し、然る後350℃で 120分間キュアして、ポリイミドバンプ５を得た。
【００３１】こうして得た実施例の３種のポリイミドバンプ５と従来例のポリイミドバンプ５とを検査した処、従来例のポリイミドバンプ５は、Ａｌパッド３と接合されている面の周縁のメニスカスが非常に小さく、付根がシャープで、全体の形としては縦断面矩形であったのに対し、実施例の３種のポリイミドバンプ５は、図８に示すようにＡｌパッド３と接合されている面の周縁のメニスカスが露光時間を長くかけたもの程大きく、付根に大きな逆円弧状部分が形成され、全体の形としては縦断面台形であった。これらのポリイミドバンプ５の外表面には、その後図５に示すように導電膜７としてＴｉの後にＣｕ（以下、「Ｔｉ／Ｃｕ」と略す）が被覆された。然して、これら実施例及び従来例の導電膜７を被覆したポリイミドバンプ５を、図６に示すように相手実装用基板８にはんだ９による接続を行って半導体素子２を相手基板８に接続し、−30℃〜＋80℃の熱サイクルをかけ、半導体素子２を実装用基板８との膨脹差、収縮差によりポリイミドバンプ５に歪を発生させ、それによるポリイミドバンプ５の付根での疲労破断を電気の導通の抵抗をみて調べた。従来例のポリイミドバンプ５は20回の熱サイクルで疲労破断が生じたが、実施例のポリイミドバンプ５は露光時間を長くかけたもの程疲労破断が生じにくく、これらはすべて 200回の熱サイクルまで疲労破断が生じなかった。
【００３２】
【実施例３】本発明のポリイミドバンプの製造方法の１実施例を説明すると、図１に示すようにシリコンウェハー１上の半導体素子２のＡｌパッド３（周縁が保護膜２ａに覆われている）上に感光性ポリイミド４を40μｍの厚さに塗布し、 100℃、10分間乾燥し、次にその上に再び図12に示すように上層感光性ポリイミド41を40μｍの厚さに塗布し 100℃、10分間乾燥して、積層一体の厚い感光性ポリイミド４′を得た。次いでＡｌパッド３上に対し直径40μｍの円形の大きさで露光し、現像して図３に示すようにＡｌパッド３上に高さ75μｍのポリイミド４″を残した。然る後 300〜 350℃で 120分間キュアして、図11に示すポリイミドバンプ５′を得た。こうして得たポリイミドバンプ５′を検査した処、直径30μｍ、高さ60μｍでアスペクト比が高く、且つ精度の高いものであった。
【００３３】このポリイミドバンプ５′は、その後外表面に２μｍのＡｌの導電膜を形成し更にバンプ上部のみにＴｉ及びＣｕ膜を形成して半導体素子用バンプとなした。そしてこの半導体素子用バンプを基板とのはんだ付けに用いた処、半導体素子と基板との膨脹差、収縮差によってバンプに歪みが生じたが、これを吸収緩和できた。尚、上記実施例では、ポリイミドバンプを半導体ウェハー上に設けたが、本発明はこれに限るものではなく、半導体素子の実装用基板又は実装用テープ上に設けるようにしてもよいものである。
【００３４】
【実施例４】本発明の半導体素子実装用バンプの一実施例を図12によって説明すると、シリコンウェハー１上の半導体素子２に於ける厚さ１μｍ、一辺 100μｍの方形のＡｌパッド３（周縁が保護膜２ａで覆われている）上に直径30μｍ、高さ40μｍのポリイミドバンプ５が形成され、その外表面にＡｌよりなる厚さ１μｍの導電膜11が覆われ、さらにその上面にＴｉ2000Å、Ｐｄ１μｍのバリア12を介在して厚さ20μｍのＡｕバンプ13が形成されている。
【００３５】上記実施例は、導電膜11に覆われたポリイミドバンプ５の上面にＴｉ／Ｐｄのバリア12を介在して半導体素子実装用Ａｕバンプ13を形成したものであるが、他の実施例としてはＴｉ2000Å、Ｃｕ２μｍのバリア12′を介在して厚さ20μｍの半導体素子実装用Ｐｂ−Ｓｎバンプ13′を形成したものもある。半導体素子実装用バンプの材質に応じて最適のバリア層の材質が定まるのである。上記実施例の半導体素子実装用バンプ14（14′）を用いて半導体素子２を図13に示すように実装用基板８にはんだ９で接続すると、多数のバンプ14（14′）の中で多少高さに不揃いがあっても、そのギャップをポリイミドバンプ５で吸収することができる。また半導体素子２と実装用基板８との膨張差、収縮差による変形に伴う歪が生じても、ポリイミドバンプ５の部分でその歪を吸収緩和することができる。しかも、上記実施例の半導体素子実装用バンプ14（14′）は、導電膜11に覆われたポリイミドバンプ５の上面に、低い半導体素子実装用Ａｕバンプ13を超音波（圧力）により接合する際、Ａｌパッド３に偏った圧力がかかるが、高いポリイミドバンプ５がその偏った圧力を吸収緩和するので、Ａｌパッド３にクラックが入ることがなく、安定した品質の半導体素子実装用バンプ14（14′）となる。
【００３６】尚、上記実施例では、半導体素子上に半導体素子実装用バンプを形成した例について述べたが、本発明はこれに限るものではなく、実装用基板や実装用テープに半導体素子実装用バンプを形成するようにしてもよいものである。
【００３７】
【実施例５】本発明の半導体素子実装用バンプ及びその製造方法の一実施例を説明する。先ず、製造方法について説明すると、図１に示すようにシリコンウェハー１上の半導体素子２のＡｌパッド３（周縁が保護膜２ａで覆われている）上に、図２で示すようにネガ型の感光性レジスト４を塗布し、乾燥し、膜厚40μｍとした。次に一辺 100μｍの方形のＡｌパッド３に対し、図３に示すように直径40μｍの円形の大きさで露光し、現像した後、キュアし、図に示すような高さ30μｍのポリイミドバンプ５を形成した。
【００３８】次いでシリコンウェハー１を３×10-1Ｔｏｒｒ、Ｏ2 プラズマ 500Ｗ、５分でアッシングした後スパッタリング（Ａｒガス、５×10-3Ｔｏｒｒ、１kw）により図14に示すようにはんだに濡れにくい厚さ１μｍのＡｌの導電膜15と厚さ 0.2mmＴｉの導電膜16からなる二層の導電膜（Ａｌ／Ｔｉ）17をウェハー１全面に形成した。次に図15に示すように感光性レジスト18を塗布し、乾燥し、図16に示すようにＡｌパッド３上のレジストが残るように露光、現像し、次いで図17のようにポリイミドバンプ５の表面及びＡｌパッド３上以外のＡｌ／Ｔｉ導電膜17をエッチング除去した。次に半導体素子２上に図18に示すようにポジ型の第二感光性レジスト19を塗布して導電膜17を被覆したポリイミドバンプ５を埋没した。次いで導電膜17を被覆したポリイミドバンプ５の上端部及びその周囲を露光し、現像して、該部分の第二感光性レジスト19を溶解除去して図19に示すように凹部20を形成した。次にウェハー１全面にスパッタリング（Ａｒガス、５×10-3Ｔｏｒｒ、１kw）により図20に示すようにはんだに濡れ易い厚さ２μｍのＣｕ膜からなる金属膜21を形成した。然る後、リフトオフにより、第二感光性レジスト19を溶解除去し、且つその上の金属膜21を自重によりポリイミドバンプ５の上端部の金属膜21から破断して除去した結果、図21に示すようにＡｌパッド３上に設けられたポリイミドバンプ５の周面及び上面に、はんだに濡れにくいＡｌ／Ｔｉの導電膜17が覆われ、さらにポリイミドバンプ５の上端部のＡｌ／Ｔｉの導電膜17上にはんだに濡れ易いＣｕの金属膜21が設けられた半導体素子実装用バンプ22が得られた。
【００３９】こうして得た実施例の半導体素子実装用バンプ22を有する半導体素子２を、図22に示すように銅張りガラス繊維入りエポキシ実装用基板８に接続する為に、半導体素子実装用バンプ22を実装用基板８にはんだ９にて接続したところ、はんだ９は半導体素子実装用バンプ22の周面に流れず、従来のように半導体素子実装用バンプ22全体が球状にはんだに覆われることがなかった。そして、これに−30℃〜＋80℃の熱サイクルをかけ、半導体素子２と実装用基板８との膨張差、収縮差によって半導体素子実装用バンプ22に歪を発生させ、それによる半導体素子実装用バンプ22の疲労破断を電気の導通の抵抗をみて調べたところ、半導体素子実装用バンプ22は50回の熱サイクルまで全く疲労破断が生じなかった。
【００４０】尚、上記実施例では、第二感光性レジスト19の溶解除去がポリイミドバンプ５の上端部及びその周囲に限られているが、本発明はこれに限るものではなく、ポリイミドバンプ５の上端部のみが露出するようであればよく、ポリイミドバンプ５の上端部周辺に限らず図23に示すように全面において除去するようにしてもよいものである。また上記実施例では、ポリイミドバンプ５の上端部にＣｕ膜を乾式めっきのスパッタリングによって形成したが、本発明はこれに限るものではなく、湿式めっきで形成してもよいものである。さらに上記実施例では、ポリイミドバンプを半導体素子上に設けたが、本発明はこれに限るものではなく、ポリイミドバンプを基板又はテープ上に設けてもよいものである。
【００４１】
【実施例６】本発明のポリイミドバンプテスト方法の一実施例を図によって説明すると、図24に示すようにシリコンウェハー１の一面全体に第一導電膜23を設け、これに相対するガラス板24にテスト用回路25を設け、このテスト用回路25上にポリイミドバンプ５を作成し、その外表面に導電膜７を形成した上、図25に示すように導電膜７が被覆されたポリイミドバンプ５をシリコンウェハー１の第一導電膜23を電気的導通がとれるようにはんだ９による接続を行い、然る後諸条件下におけるポリイミドバンプ５の電気的導通の変化を電気的に測定した。
【００４２】次に本発明のポリイミドバンプテスト方法の他の実施例を図によって説明すると、図26に示すようにシリコンウェハー１の一面全体に第一導電膜23を設け、この導電膜23上にポリイミドバンプ５を作成し、その外表面に導電膜７を形成し、これに相対するガラス板24にテスト用回路25を設けた上、図27に示すように導電膜７が被覆されたポリイミドバンプ５をガラス板24のテスト用回路25と電気的導通がとれるようにはんだ９による接続を行い、然る後諸条件下におけるポリイミドバンプ５の電気的導通の変化を電気的に測定した。
【００４３】これらの実施例で判るようにシリコンウェハー１やガラス板24にはポリイミドバンプ５をつなぐ評価用回路を作らず、第一導電膜23やテスト用回路25を作るので、評価用回路を作るための特殊加工の手間隙が省け、ポリイミドバンプテストを簡便に且つ的確に行うことができた。尚、上記実施例におけるシリコンウェハー１は、セラミックス板、ガラス板、ガラスエポキシ板でも良く、ガラス板25は、セラミックス板、ガラスエポキシ板、シリコン板でも良い。またシリコンウェハー１に第１導電膜23を設け、ガラス板24にテスト用回路25を設けているが、その逆でも良い。
【００４４】
【発明の効果】以上の通り本発明のポリイミドバンプは、頭部上面に溝が設けられているので、溝の内面を含めて外表面に導電膜を被覆した後、基板とはんだ付けを行うと、はんだ溶融時のエアーが頭部上面のくぼみに残留せず、溝に吸収され、また溝内に溶融はんだが入り込む為、はんだ付けの接合表面積が多くなり、従って、接合強度が高く、安定し、信頼性が高いものとなる。
【００４５】また、以上の説明で判るように本発明のポリイミドバンプの製造方法によれば、熱歪が太い付根にかかり、膨脹、収縮が繰り返されても太い付根で疲労破断しにくいポリイミドバンプを容易に精度よく作成することができる。
【００４６】さらに、以上の説明で判るように本発明のポリイミドバンプの製造方法によれば、アスペクト比の高いポリイミドバンプを精度良く簡単、確実に作成でき、このアスペクト比の高いポリイミドバンプを芯とする半導体素子用バンプは、半導体素子の実装用基板あるいは実装用テープとの接合に用いた際、半導体素子と基板との膨脹差、収縮差によって半導体素子用バンプに変形が生じてもこれを確実に吸収緩和できることとなる。
【００４７】一方、以上の説明で判るように本発明の半導体素子実装用バンプは、ポリイミドバンプにより高さをかせいでいるので、実装用基板とのはんだ付けの際、多数のバンプのなかで多少高さに不揃いがあっても、そのギャップをポリイミドバンプで吸収することができ、また半導体素子と実装用基板との膨張差、収縮による変形を伴う歪を生じてもポリイミドバンプの部分でその歪を吸収緩和することができる。しかも導電膜被覆のポリイミドバンプの上面にＡｕバンプが設けられているので、低いＡｕバンプを超音波（圧力）により接合した際、パッドに偏った圧力がかかるが、高いポリイミドバンプがその偏った圧力を吸収緩和し、パッドにクラックが入ることがなく安定した品質の半導体素子実装用バンプとなる。さらに本発明の半導体素子実装用バンプは、製作に手間隙がかからず、容易に且つ安価に製造できる。
【００４８】また、以上の通り本発明の半導体素子実装用バンプは、ポリイミドバンプの上端部にはんだに濡れ易い金属膜を有し、上端部以外の周面にはんだに濡れにくい導電膜を有するので、この半導体素子実装用バンプにて半導体素子を基板又はテープにはんだ付けした際、はんだはバンプの上端部のみで基板又はテープと接合し、半導体素子実装用バンプの周面に流れず、半導体素子実装用バンプ全体がはんだで覆われることがない。従って、半導体素子と基板等との膨張差、収縮差によって半導体素子実装用バンプに歪が発生してもその歪を吸収緩和できて、疲労破断しにくく、バンプ寿命が増長する。また、本発明の半導体素子実装用ポリイミドバンプの製造方法によれば、上記の優れたバンプ特性を有する半導体素子実装用バンプを容易に且つ精度良く安定してつくることができる。
【００４９】他方、以上の説明で判るように本発明のポリイミドバンプテスト方法は、一方の板にポリイミドバンプをつなぐ特殊加工による評価用回路を作らないので、手間隙が省け、テストを簡便に且つ的確に行うことができた。
【００５０】なお、各々の発明の効果は相互に干渉しない範囲において自由に組み合わせて複数の効果を同時にもたらすことができる。たとえば溝のポリイミドバンプと太い付根のポリイミドバンプの効果を組み合わせることもできる。また、積層のポリイミドバンプの効果に半導体素子実装用バンプの製造方法の効果を組み合わせることもできる。なお、ポリイミドバンプテスト方法の効果は他の発明の効果と組み合わせることができない。相互に効果が干渉するからである。
【図面の簡単な説明】
【図１】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図２】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図３】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図４】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図５】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図６】図５のポリイミドバンプの外表面に導電膜を被覆した状態を示す図である。
【図７】図６の導電膜を被覆したポリイミドバンプにて半導体素子を基板にはんだ付けした状態を示す図である。
【図８】露光時間を長くした本発明の製造方法によって得たポリイミドバンプの形状を示す図である。
【図９】本発明の積層ポリイミドバンプの製造方法の工程を示す図である。
【図10】本発明の積層ポリイミドバンプの製造方法の工程を示す図である。
【図11】本発明の積層ポリイミドバンプの製造方法の工程を示す図である。
【図12】本発明の半導体素子実装用バンプを示す図である。
【図13】本発明の半導体素子実装用バンプを用いて半導体素子を実装用基板にはんだ付けした状態を示す図である。
【図14】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図15】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図16】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図17】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図18】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図19】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図20】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図21】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図22】本発明の半導体素子実装用バンプにて半導体素子を基板にはんだ付けした状態を示す要部縦断面図である。
【図23】本発明の半導体素子実装用バンプの製造方法の他の例を示す図である。
【図24】本発明のポリイミドバンプテスト方法の一実施例の説明図である。
【図25】本発明のポリイミドバンプテスト方法の一実施例の説明図である。
【図26】本発明のポリイミドバンプテスト方法の他の実施例の説明図である。
【図27】本発明のポリイミドバンプテスト方法の他の実施例の説明図である。
【図28】従来のポリイミドバンプの製造方法の工程を示す図である。
【図29】従来の半導体素子実装用バンプを示す図である。
【図30】図29の半導体素子実装用バンプにて半導体素子を基板にはんだ付けした状態を示す要部縦断面図である。
【図31】従来の他の半導体素子実装用バンプにて半導体素子実装用基板にはんだ付けした状態を示す要部縦断面図である。
【図32】従来のポリイミドバンプを示す図である。
【図33】外表面に導電膜が被覆された従来のポリイミドバンプを介して半導体素子を基板にはんだ付けした状態を示す図である。
【図34】従来のポリイミドバンプテスト方法の説明図である。
【図35】従来のポリイミドバンプテスト方法の説明図である。
【符号の説明】
１ シリコンウェハー
２ 半導体素子
３ Ａ１パッド
５（５′） ポリイミドバンプ
６ 溝
７ 導電膜
９ はんだ
12（12′）バリア
13 Ａｕバンプ
13′ Ｐｂ−Ｓｎバンプ
14 半導体素子実装用バンプ
14′ 半導体素子実装用バンプ
17 導電膜
21 金属膜
23 第一導電膜
25 テスト用回路
41 上層感光性ポリイミド
【０００１】
【産業上の利用分野】本発明は、例えばＬＳＩチップの実装用フリップチップなどの半導体素子や実装用基板又は実装用テープを接続するための導電用バンプの芯となるポリイミドバンプ及びその製造方法に関する。また、本発明はポリイミドバンプ、特に上記のポリイミドバンプを使用した半導体素子実装用バンプ及びその製造方法に関する。また、本発明は、ポリイミドバンプ作成時に、ポリイミドバンプの出来映え評価する為のポリイミドバンプテスト方法に関する。
【０００２】
【従来の技術】ポリイミドバンプ及び半導体素子実装用バンプはたとえば特開昭６２−２０５６４８号公報などに記載されている。ポリイミドバンプは、その製造に於いて、電極パッドを有する半導体素子上への感光性ポリイミドの塗布、乾燥、露光、現像後のポリイミドのキュア時に収縮に起因して、図28に示すようにポリイミドバンプ５の頭部上面にくぼみ10ができる。このポリイミドバンプ５の外表面に図29に示すように導電膜７を被覆した後、図30に示すように実装用基板８とはんだ９を使ってはんだ付けを行うと、半導体素子用バンプの頭部上面の導電膜くぼみ10′にはんだ溶融時のエアー11が逃げずに残留し、その為接合強度が低く不安定になるという問題があった。
【０００３】また、上記ポリイミドバンプ５は、Ａｌパッド３と接合されている面の周縁にメニスカスがあっても非常に小さく、全体の形としては縦断面矩形で縦長ではない。従って、導電膜７を被覆したポリイミドバンプ５を図31に示すように相手実装用基板８にはんだ９による接続を行って半導体素子２を相手実装用基板８に接続すると、半導体素子２と実装用基板８の材質の違いにより線膨脹係数に差があるので、熱歪がポリイミドバンプ５の付根にかかり、膨脹、収縮が繰り返されると、ポリイミドバンプ５が付根で疲労破断する。
【０００４】なお、ポリイミドバンプ５の太さに対する高さの比（アスペクト比）が１倍以上の場合は、半導体素子と実装用基板との膨脹差或いは収縮差によってポリイミドバンプ５に歪が生じてもこれを吸収緩和できることから、近時これまでよりも遙かに高いポリイミドバンプの出現が強く要望されていた。
【０００５】一方、従来の半導体素子実装用バンプは、図32に示すようにウェハー上の半導体素子２のＡｌパッド３（周縁が保護膜２ａで覆われている）上にＡｕ又ははんだバンプ４を設けたものが一般的である。ところで、このＡｕ又ははんだバンプ26は、その作成がめっきによる為、めっき用のレジストを作ることなどの準備に手間隙がかかり、めっきにも時間がかかる為、あまり高くできない。一方、半導体素子実装用バンプとしては、ある程度不揃いの高さのギャップを吸収したり、半導体素子と実装用基板等との膨脹差、収縮差による変形に伴う歪を吸収緩和したりすることのできる背の高いものが要望されている。
【０００６】また、従来の半導体素子実装用バンプは、図29に示すようにウェハー上の半導体素子２のＡｌパッド３上に設けられたポリイミドバンプ５の外表面、即ち周面及び上面とＡｌパッド３の露出している上面周囲がはんだに濡れ易い金属からなる導電膜７に覆われてなるものである。このようにはんだに濡れ易い金属からなる導電膜７にて覆われたポリイミドバンプ５にて半導体素子２を図33に示すように実装用基板（以下単に基板という）８にはんだ９にて接合すると、はんだ９が濡れ過ぎて、図示の如くポリイミドバンプ５がはんだ９にて球状に覆われる。この場合、半導体素子２と実装用基板８の材質の違いにより線膨張係数に差があるので、温度変化の際、ポリイミドバンプ５に膨張差、収縮差がかかり、変形しなければならないのであるが、膨張、収縮による変形を球状に覆われたはんだ９によりポリイミドバンプ５が吸収緩和しなくなり、しまいにははんだ９あるいはポリイミドバンプ５の付根が疲労破断する。
【０００７】他方、従来、上記のポリイミドバンプを製造するには、例えば図１に示すようにシリコンウェハー１上の半導体素子２のＡｌパッド３（周縁が保護膜２ａに覆われている）上に、図２に示すように感光性ポリイミド４を塗布し、乾燥し、次にＡｌパッド３に対し図３に示すように露光し、次いで現像して図４に示すようにＡｌパッド３上にポリイミド４′を残し、然る後キュアして図８に示すようにポリイミドバンプ５を作成していた。このポリイミドバンプ５の外表面には、その後、図９R>９に示すように導電膜７が被覆され、やがて、半導体素子用バンプが形成される。ところでかかるポリイミドバンプ５の製造方法では、感光性ポリイミド４の１回の塗布量（厚さ）が、スピン速さ、粘性等に限定され、せいぜい数十μｍ、たとえば40μｍ程度の厚さにしか塗布できず、これをキュアすると30μｍ程度に厚さに低くなっていた。
【０００８】一方、従来、ポリイミドバンプの出来映えを評価する為に、ポリイミドバンプ５をテストするには、図34に示すようにシリコンウェハー１にポリイミドバンプ５とそれをつなぐ評価用の回路26を設け、これを対向するガラス基板又はガラスエポキシ基板27にテスト用回路28とはんだ付け用電極29を設け、このはんだ付け用電極29に図35に示すように前記ポリイミドバンプ５をはんだ９にて接続し、ポリイミドバンプ５のターミナル30間の電気の導通の有無を検査していた。ところで、ポリイミドバンプ５のみのテストでは評価用の回路26は必要無く、これを作るには、特殊加工が必要で、手間隙がかかり、ポリイミドバンプ５のテストを厄介なものにしていた。
【０００９】
【発明が解決しようとする課題】本発明は、まず、はんだ付け時にバンプ頭部上面のくぼみに残留するエアーを吸収し、また半田付けの接合表面積を多くして、接合強度を高く安定させることのできるポリイミドバンプを提供しようとするものである。さらに、本発明は、熱歪が付根にかかり、膨脹、収縮が繰り返されても付根で疲労破断しないようにしたポリイミドバンプを作成することのできる方法を提供しようとするものである。また、本発明は、アスペクト比の高いポリイミドバンプを精度良く、簡単、確実に作成できる製造方法を提供しようとるするものである。
【００１０】一方、本発明は、第二に上記要望を満たすことができると共に作成に手間隙がかからず、製作が容易で、安定した品質の半導体素子実装用バンプを提供しようとするものである。また、ポリイミドバンプが半導体素子と実装用基板との膨張差、収縮差による変形を吸収緩和できるように、周囲がはんだで覆われないようにした半導体素子実装用バンプ及びその製造方法を提供しようとするものである。
【００１１】他方、本発明は、第三にＳｉチップに評価用の回路を設けることなく、ポリイミドバンプのテストを行うことのできる方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】上記第一の課題を解決するための本発明のポリイミドバンプは、電極パッド上のポリイミドバンプの頭部上面に、溝が設けられていることを特徴とするものである。上記の溝の形状は平面等角放射形が好ましい。特に、製作が容易なことからＹ形、Ｘ形、☆形等が好ましい。深さは最大限バンプ高さの１／２程度が良い。また、本発明のポリイミドバンプは、電極パッド上のポリイミドバンプの電極パッドに隣接した付根部分が他の縦長の部分よりも大きなことを特徴とするものである。この場合、付根部分と他の部分とが一様に連なっていることが好ましく、特に、付根部分に大きな逆円弧状部分が形成され、全体の形としては縦断面台形であれば特に好ましい。また、本発明のポリイミドバンプは、電極パッド上のポリイミドバンプが積層一体化されていることを特徴とするものである。この場合、各層が同一の感光性ポリイミド材料からなることが好ましく、特にアスペクト比が１以上であると、前述した理由から、なお好ましい。
【００１３】上記第二の課題を解決するための本発明の半導体素子実装用バンプは、半導体素子と実装用基板又は実装用テープとを接合するバンプが半導体素子、実装用基板又は実装用テープ上に設けられた導電膜の被覆のポリイミドバンプであって、さらにその上面にＡｕ又ははんだバンプが設けられていることを特徴とするものである。この半導体素子実装用バンプに於ける導電膜は、はんだに濡れにくいＡｌ、Ｔｉ、Ｃｒ等の金属よりなることが好ましい。また、導電膜に被覆されたポリイミドバンプとＡｕ又ははんだ、たとえばＰｂ−Ｓｎバンプとの間に、Ｔｉ／Ｐｄ又はＴｉ／Ｃｕがバリアとして介在していることが好ましい。 上記実装用基板にはガラス繊維入りエポキシ基板、ガラス基板、セラミックス基板、シリコンウェハーがあり、実装用テープにはポリイミドテープがある。
【００１４】上記第二の課題を解決するための本発明の半導体素子実装用バンプは、半導体素子、基板又は実装用テープ（以下単にテープという）電極上に設けられたポリイミドバンプの周面及び上面に、はんだに濡れにくい導電膜が覆われ、さらにポリイミドバンプの上端部の導電膜上に、はんだに濡れ易い金属膜が少なくとも最外層設けられていることを特徴とするものである。上記本発明の半導体素子実装用バンプに於いて、はんだに濡れにくい導電膜は、Ａｌ、Ｔｉ、Ｃｒ等が好ましい。また、はんだに濡れ易い金属膜は、Ａｕ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｂ−Ｓｎ等が好ましい。上記基板にはガラス繊維入りエポキシ基板、ガラス基板、セラミックス基板、シリコン基板があり、テープにはポリイミドテープがある。
【００１５】また、上記第一の課題を解決するための本発明のポリイミドバンプの製造方法は、電極を設けた導電要素板上に感光性ポリイミドを塗布し、乾燥し、次に電極上に対し適正露光時間よりも長い時間をかけて露光し、次いで現像して電極上にポリイミドを残し、然る後キュアしてポリイミドバンプを作成することを特徴とするものである。上記の適正露光時間とは、ポリイミドバンプの付根がシャープにできる露光時間のことで、適正露光時間よりも長い時間は、適正露光時間の 1.5〜５倍であることが好ましい。
【００１６】また、上記第一の課題を解決するための本発明のポリイミドバンプの製造方法は、電極を設けた半導体ウェハー、実装用基板又は実装用テープ上に感光性ポリイミドを塗布し乾燥することを複数回行い、次に電極上に対し露光し、次いで現像して電極上に感光性ポリイミドを残し、然る後キュアしてポリイミドバンプを作成することを特徴とするものである。上記感光性ポリイミドの１回の塗布厚さは作業性から10〜90μｍ程度が好ましい。上記実装用基板にはガラス繊維入りエポキシ基板、ガラス基板、セラミックス基板、シリコン基板があり、実装用テープにはポリイミドテープがある。
【００１７】また、上記第二の課題を解決するための半導体素子実装用バンプを製造する本発明の製造方法は、半導体ウェハー基板又はテープの電極上に形成したポリイミドバンプの全面及び露出しているパッドの上面周囲を被うように、乾式めっき、たとえばスパッタリングによりはんだに濡れにくい導電膜を形成し、次に全面に感光性レジストを塗布して導電膜被覆のポリイミドバンプを埋没し、次いで導電膜被覆のポリイミドバンプの上端部のみが露出するように露光し、現像して感光性レジストを溶解除去し、次に全面に乾式めっき及び／又は湿式めっきによりはんだに濡れ易い金属膜を少なくとも最外層に設け、然る後ポリイミドバンプの上端部以外の部分をリフトオフし、感光性レジストを溶解除去し且つその上の金属膜を除去することを特徴とするものである。
【００１８】また、上記第三の課題を解決するための本発明のポリイミドバンプテスト方法は、２枚の板のいずれか一方の一面全体に導電膜を設け、他方の板の一面に電気回路を設け、この２枚の板の何れか一面に芯にポリイミドを有するバンプを設けた上、該バンプを他方の板の導電膜又は電気回路と電気的導通がとれるように取付け、然る後諸条件下におけるバンプの電気的導通の変化を電気的に測定することを特徴とするものである。この場合の板は、シリコンウェハー、セラミックス板、ガラス板やガラスエポキシ板のいずれかが好ましい。
【００１９】
【作用】上記構成のポリイミドバンプは、溝の内面を含めて外表面に導電膜を被覆した後、基板とはんだ付けを行うと、はんだ溶融時のエアーが頭部上面のくぼみに残留せず、溝に吸収される。また、溝内に溶融はんだが入り込む為、はんだ付けの接合表面積が多くなる。従って、接合強度が高く安定し、信頼性の高いものとなる。例示のＹ型等の形状にすれば、接合強度がさらに安定するので、溝の深さがバンプ高さの１／２程度を超えるとかえって不安定になり、信頼性が低下する。
【００２０】また、上記構成の付根が太いポリイミドバンプは、ポリイミドバンプの付根が強くなり、熱歪が付根にかかり、膨脹、収縮が繰り返されても付根で疲労破断することがない。この場合、付根部分と他の縦長の部分とが一様に連なっていれば、膨張、収縮に伴うひずみが速やかに付根に吸収され、さらに付根部分に大きな逆円弧状部分が形成され全体の形としては縦断面台形であれば、なお一層付根で疲労破断することがない。
【００２１】また、上記構成の積層されたポリイミドバンプは、積層一体化されているためアスペクト比が高くても接合強度の強いポリイミドバンプが得られ、膨張、収縮が繰り返されても、接合部で疲労破断することがない。この場合、同一の感光性ポリイミド材料で積層されていれば、膨張、収縮が各々の層で同じ量だけ生じるため、接合部がひずむことはなく、アスペクト比が１以上のポリイミドバンプを安定してつくることができる。
【００２２】一方、上記のように本発明の半導体素子実装用バンプは、導電膜被覆のポリイミドバンプの上面に、さらにＡｕ又ははんだ、たとえばＰｂ−Ｓｎバンプが設けられているので、背が高く、半導体素子をこのバンプを用いて実装用基板等にはんだ付けする際、多数のバンプの中で多少高さに不揃いがあっても、そのギャップをポリイミドバンプで吸収することができ、また半導体素子と実装用基板等との膨張差、収縮差による変形に伴う歪が生じてもポリイミドバンプの部分でその歪を吸収緩和することができる。しかも本発明の半導体素子実装用バンプは、導電膜被覆のポリイミドバンプの上面にＡｕバンプが設けてあるので、低いＡｕバンプを超音波（圧力）により接合する際、Ａｌパッドに偏った圧力がかかるが、高いポリイミドバンプがその偏った圧力を吸収緩和し、Ａｌパッドにクラックが入るのが防止されて安定した品質の半導体素子実装用バンプとなる。
【００２３】また、本発明の半導体素子実装用バンプはポリイミドバンプの上端部にはんだに濡れ易い金属膜を有し、上端部以外の周面にはんだに濡れにくい導電膜を有するので、この半導体素子実装用バンプにて半導体素子を基板等にはんだ付けした際、はんだはバンプの上端部のみで実装用基板又は半導体素子と接合することになり、ポリイミドバンプの周面にははんだが流れず、従って、従来のように半導体素子実装用バンプ全体が球状にはんだに覆われることがないので、半導体素子と基板等との膨張差や収縮差によってポリイミドバンプに歪が発生してもその歪を吸収緩和できて、疲労破断しにくく、ポリイミドバンプ寿命が増長する。
【００２４】他方、上記のように本発明のポリイミドバンプの製造方法は、電極を設けた導電要素板上に塗布し、乾燥をした感光性ポリイミドの電極位置に於ける露光時間を、適正露光時間よりも 1.5〜５倍長くしているので、導電要素板からの洩れ反射により電極上のポリイミドの付根部分の周縁も露光される。従って現像によりポリイミドの電極との接合面周縁に大きなメニスカスが生じ、付根に大きな逆円弧状部分が形成され、全体の形としては縦断面台形となる。尚、前記露光時間が適正露光時間の 1.5倍未満では電極上ポリイミドの付根部分の周縁の露光が少なくて、現像した際必要な大きさのメニスカスが得られず、５倍を超えると、露光が拡大し、現像した際バンプの形状が得られなくなる。また、上記のように本発明のポリイミドバンプの製造方法は、電極を設けた半導体ウェハー、実装用基板又は実装用テープ上に感光性ポリイミドの塗布、乾燥を複数回行うので、積層一体の厚いポリイミドが得られ、これを露光し、現像し、キュアすることにより、アスベクト比の高いポリイミドバンプを精度良く簡単、確実に作成できる。
【００２５】他方、上記の本発明の半導体素子実装用バンプの製造方法によれば、上記の優れたバンプ特性を有する半導体素子実装用バンプを容易に且つ精度良く安定して作ることができる。
【００２６】一方、上記のように本発明のポリイミドバンプテスト方法では、一方の板に従来のようにポリイミドバンプをつなぐ特殊加工による評価用回路を作らないので、手間隙が省け、バンプテストを簡便に且つ的確におこなることができる。
【００２７】なお、上記の個々の作用は、相互に影響しない範囲で自由に組み合わせて複数の作用を利用できることがいうまでもない。たとえば、溝のポリイミドバンプと積層のポリイミドバンプの組合わせ、太い付根のポリイミドバンプと半導体素子実装用バンプとの組合わせ、あるいはポリイミドバンプの製造方法同士の組合わせなどである。
【００２８】
【実施例１】本発明のポリイミドバンプの一実施例を図によって説明すると、図１に示すようにシリコンウェハー１上の半導体素子２にＡｌパッド３を形成し、さらに保護膜２ａで形成したＡｌパッド３の周縁を被った後、図２に示すように感光性ポリイミド４を塗布し、乾燥し、次に図３に示すように露光し、次いで現像してＡｌパッド３上に図４に示すようにポリイミド４′を残し、次にポリイミド４′をキュアして図５に示すように直径30μｍ、高さ30μｍのポリイミドバンプ５を作り、然る後ポリイミドバンプ５の頭部上面Ｘ形の溝６を加工した。この溝６の深さは10μｍ、幅は３μｍである。かかる構成のポリイミドバンプ５は、図６に示すように溝６の内面を含めて外表面にＡｌ及びＴｉ／Ｃｕの導電膜７を被覆した後、図７に示すように基板８とはんだ９により接続を行ったところ、はんだ溶融時のエアーがバンプの頭部上面のくぼみ10に残留せず、溝６に吸収された。また、溝６内に溶融はんだ９が入り込む為、はんだ付けの接合表面積が多くなった。従って、接合強度が高く安定し、信頼性の高いものとなった。
【００２９】
【実施例２】本発明のポリイミドバンプの製造方法の一実施例を説明すると、図１に示すようにシリコンウェハー１上の半導体素子２のＡｌパッド３（周縁が保護膜２ａに覆われている）上に、図２に示すように感光性ポリイミド４を40μｍの厚さに塗布し、 100℃、10分間乾燥した。次にＡｌパッド３上に対し、図３に示すように直径40μｍの円形の大きさで、夫々 150秒、 300秒、 450秒かけて露光し、現像して図４に示すようにＡｌパッド３上にポリイミド４′を残した。然る後 350℃で 120分間キュアして、図５に示すポリイミドバンプ５を得た。
【００３０】一方、従来例としてＡｌパッド３上の感光性ポリイミド４に対して適正露光時間90秒かけて露光し、現像してＡｌパッド３上にポリイミド４′を残し、然る後350℃で 120分間キュアして、ポリイミドバンプ５を得た。
【００３１】こうして得た実施例の３種のポリイミドバンプ５と従来例のポリイミドバンプ５とを検査した処、従来例のポリイミドバンプ５は、Ａｌパッド３と接合されている面の周縁のメニスカスが非常に小さく、付根がシャープで、全体の形としては縦断面矩形であったのに対し、実施例の３種のポリイミドバンプ５は、図８に示すようにＡｌパッド３と接合されている面の周縁のメニスカスが露光時間を長くかけたもの程大きく、付根に大きな逆円弧状部分が形成され、全体の形としては縦断面台形であった。これらのポリイミドバンプ５の外表面には、その後図５に示すように導電膜７としてＴｉの後にＣｕ（以下、「Ｔｉ／Ｃｕ」と略す）が被覆された。然して、これら実施例及び従来例の導電膜７を被覆したポリイミドバンプ５を、図６に示すように相手実装用基板８にはんだ９による接続を行って半導体素子２を相手基板８に接続し、−30℃〜＋80℃の熱サイクルをかけ、半導体素子２を実装用基板８との膨脹差、収縮差によりポリイミドバンプ５に歪を発生させ、それによるポリイミドバンプ５の付根での疲労破断を電気の導通の抵抗をみて調べた。従来例のポリイミドバンプ５は20回の熱サイクルで疲労破断が生じたが、実施例のポリイミドバンプ５は露光時間を長くかけたもの程疲労破断が生じにくく、これらはすべて 200回の熱サイクルまで疲労破断が生じなかった。
【００３２】
【実施例３】本発明のポリイミドバンプの製造方法の１実施例を説明すると、図１に示すようにシリコンウェハー１上の半導体素子２のＡｌパッド３（周縁が保護膜２ａに覆われている）上に感光性ポリイミド４を40μｍの厚さに塗布し、 100℃、10分間乾燥し、次にその上に再び図12に示すように上層感光性ポリイミド41を40μｍの厚さに塗布し 100℃、10分間乾燥して、積層一体の厚い感光性ポリイミド４′を得た。次いでＡｌパッド３上に対し直径40μｍの円形の大きさで露光し、現像して図３に示すようにＡｌパッド３上に高さ75μｍのポリイミド４″を残した。然る後 300〜 350℃で 120分間キュアして、図11に示すポリイミドバンプ５′を得た。こうして得たポリイミドバンプ５′を検査した処、直径30μｍ、高さ60μｍでアスペクト比が高く、且つ精度の高いものであった。
【００３３】このポリイミドバンプ５′は、その後外表面に２μｍのＡｌの導電膜を形成し更にバンプ上部のみにＴｉ及びＣｕ膜を形成して半導体素子用バンプとなした。そしてこの半導体素子用バンプを基板とのはんだ付けに用いた処、半導体素子と基板との膨脹差、収縮差によってバンプに歪みが生じたが、これを吸収緩和できた。尚、上記実施例では、ポリイミドバンプを半導体ウェハー上に設けたが、本発明はこれに限るものではなく、半導体素子の実装用基板又は実装用テープ上に設けるようにしてもよいものである。
【００３４】
【実施例４】本発明の半導体素子実装用バンプの一実施例を図12によって説明すると、シリコンウェハー１上の半導体素子２に於ける厚さ１μｍ、一辺 100μｍの方形のＡｌパッド３（周縁が保護膜２ａで覆われている）上に直径30μｍ、高さ40μｍのポリイミドバンプ５が形成され、その外表面にＡｌよりなる厚さ１μｍの導電膜11が覆われ、さらにその上面にＴｉ2000Å、Ｐｄ１μｍのバリア12を介在して厚さ20μｍのＡｕバンプ13が形成されている。
【００３５】上記実施例は、導電膜11に覆われたポリイミドバンプ５の上面にＴｉ／Ｐｄのバリア12を介在して半導体素子実装用Ａｕバンプ13を形成したものであるが、他の実施例としてはＴｉ2000Å、Ｃｕ２μｍのバリア12′を介在して厚さ20μｍの半導体素子実装用Ｐｂ−Ｓｎバンプ13′を形成したものもある。半導体素子実装用バンプの材質に応じて最適のバリア層の材質が定まるのである。上記実施例の半導体素子実装用バンプ14（14′）を用いて半導体素子２を図13に示すように実装用基板８にはんだ９で接続すると、多数のバンプ14（14′）の中で多少高さに不揃いがあっても、そのギャップをポリイミドバンプ５で吸収することができる。また半導体素子２と実装用基板８との膨張差、収縮差による変形に伴う歪が生じても、ポリイミドバンプ５の部分でその歪を吸収緩和することができる。しかも、上記実施例の半導体素子実装用バンプ14（14′）は、導電膜11に覆われたポリイミドバンプ５の上面に、低い半導体素子実装用Ａｕバンプ13を超音波（圧力）により接合する際、Ａｌパッド３に偏った圧力がかかるが、高いポリイミドバンプ５がその偏った圧力を吸収緩和するので、Ａｌパッド３にクラックが入ることがなく、安定した品質の半導体素子実装用バンプ14（14′）となる。
【００３６】尚、上記実施例では、半導体素子上に半導体素子実装用バンプを形成した例について述べたが、本発明はこれに限るものではなく、実装用基板や実装用テープに半導体素子実装用バンプを形成するようにしてもよいものである。
【００３７】
【実施例５】本発明の半導体素子実装用バンプ及びその製造方法の一実施例を説明する。先ず、製造方法について説明すると、図１に示すようにシリコンウェハー１上の半導体素子２のＡｌパッド３（周縁が保護膜２ａで覆われている）上に、図２で示すようにネガ型の感光性レジスト４を塗布し、乾燥し、膜厚40μｍとした。次に一辺 100μｍの方形のＡｌパッド３に対し、図３に示すように直径40μｍの円形の大きさで露光し、現像した後、キュアし、図に示すような高さ30μｍのポリイミドバンプ５を形成した。
【００３８】次いでシリコンウェハー１を３×10-1Ｔｏｒｒ、Ｏ2 プラズマ 500Ｗ、５分でアッシングした後スパッタリング（Ａｒガス、５×10-3Ｔｏｒｒ、１kw）により図14に示すようにはんだに濡れにくい厚さ１μｍのＡｌの導電膜15と厚さ 0.2mmＴｉの導電膜16からなる二層の導電膜（Ａｌ／Ｔｉ）17をウェハー１全面に形成した。次に図15に示すように感光性レジスト18を塗布し、乾燥し、図16に示すようにＡｌパッド３上のレジストが残るように露光、現像し、次いで図17のようにポリイミドバンプ５の表面及びＡｌパッド３上以外のＡｌ／Ｔｉ導電膜17をエッチング除去した。次に半導体素子２上に図18に示すようにポジ型の第二感光性レジスト19を塗布して導電膜17を被覆したポリイミドバンプ５を埋没した。次いで導電膜17を被覆したポリイミドバンプ５の上端部及びその周囲を露光し、現像して、該部分の第二感光性レジスト19を溶解除去して図19に示すように凹部20を形成した。次にウェハー１全面にスパッタリング（Ａｒガス、５×10-3Ｔｏｒｒ、１kw）により図20に示すようにはんだに濡れ易い厚さ２μｍのＣｕ膜からなる金属膜21を形成した。然る後、リフトオフにより、第二感光性レジスト19を溶解除去し、且つその上の金属膜21を自重によりポリイミドバンプ５の上端部の金属膜21から破断して除去した結果、図21に示すようにＡｌパッド３上に設けられたポリイミドバンプ５の周面及び上面に、はんだに濡れにくいＡｌ／Ｔｉの導電膜17が覆われ、さらにポリイミドバンプ５の上端部のＡｌ／Ｔｉの導電膜17上にはんだに濡れ易いＣｕの金属膜21が設けられた半導体素子実装用バンプ22が得られた。
【００３９】こうして得た実施例の半導体素子実装用バンプ22を有する半導体素子２を、図22に示すように銅張りガラス繊維入りエポキシ実装用基板８に接続する為に、半導体素子実装用バンプ22を実装用基板８にはんだ９にて接続したところ、はんだ９は半導体素子実装用バンプ22の周面に流れず、従来のように半導体素子実装用バンプ22全体が球状にはんだに覆われることがなかった。そして、これに−30℃〜＋80℃の熱サイクルをかけ、半導体素子２と実装用基板８との膨張差、収縮差によって半導体素子実装用バンプ22に歪を発生させ、それによる半導体素子実装用バンプ22の疲労破断を電気の導通の抵抗をみて調べたところ、半導体素子実装用バンプ22は50回の熱サイクルまで全く疲労破断が生じなかった。
【００４０】尚、上記実施例では、第二感光性レジスト19の溶解除去がポリイミドバンプ５の上端部及びその周囲に限られているが、本発明はこれに限るものではなく、ポリイミドバンプ５の上端部のみが露出するようであればよく、ポリイミドバンプ５の上端部周辺に限らず図23に示すように全面において除去するようにしてもよいものである。また上記実施例では、ポリイミドバンプ５の上端部にＣｕ膜を乾式めっきのスパッタリングによって形成したが、本発明はこれに限るものではなく、湿式めっきで形成してもよいものである。さらに上記実施例では、ポリイミドバンプを半導体素子上に設けたが、本発明はこれに限るものではなく、ポリイミドバンプを基板又はテープ上に設けてもよいものである。
【００４１】
【実施例６】本発明のポリイミドバンプテスト方法の一実施例を図によって説明すると、図24に示すようにシリコンウェハー１の一面全体に第一導電膜23を設け、これに相対するガラス板24にテスト用回路25を設け、このテスト用回路25上にポリイミドバンプ５を作成し、その外表面に導電膜７を形成した上、図25に示すように導電膜７が被覆されたポリイミドバンプ５をシリコンウェハー１の第一導電膜23を電気的導通がとれるようにはんだ９による接続を行い、然る後諸条件下におけるポリイミドバンプ５の電気的導通の変化を電気的に測定した。
【００４２】次に本発明のポリイミドバンプテスト方法の他の実施例を図によって説明すると、図26に示すようにシリコンウェハー１の一面全体に第一導電膜23を設け、この導電膜23上にポリイミドバンプ５を作成し、その外表面に導電膜７を形成し、これに相対するガラス板24にテスト用回路25を設けた上、図27に示すように導電膜７が被覆されたポリイミドバンプ５をガラス板24のテスト用回路25と電気的導通がとれるようにはんだ９による接続を行い、然る後諸条件下におけるポリイミドバンプ５の電気的導通の変化を電気的に測定した。
【００４３】これらの実施例で判るようにシリコンウェハー１やガラス板24にはポリイミドバンプ５をつなぐ評価用回路を作らず、第一導電膜23やテスト用回路25を作るので、評価用回路を作るための特殊加工の手間隙が省け、ポリイミドバンプテストを簡便に且つ的確に行うことができた。尚、上記実施例におけるシリコンウェハー１は、セラミックス板、ガラス板、ガラスエポキシ板でも良く、ガラス板25は、セラミックス板、ガラスエポキシ板、シリコン板でも良い。またシリコンウェハー１に第１導電膜23を設け、ガラス板24にテスト用回路25を設けているが、その逆でも良い。
【００４４】
【発明の効果】以上の通り本発明のポリイミドバンプは、頭部上面に溝が設けられているので、溝の内面を含めて外表面に導電膜を被覆した後、基板とはんだ付けを行うと、はんだ溶融時のエアーが頭部上面のくぼみに残留せず、溝に吸収され、また溝内に溶融はんだが入り込む為、はんだ付けの接合表面積が多くなり、従って、接合強度が高く、安定し、信頼性が高いものとなる。
【００４５】また、以上の説明で判るように本発明のポリイミドバンプの製造方法によれば、熱歪が太い付根にかかり、膨脹、収縮が繰り返されても太い付根で疲労破断しにくいポリイミドバンプを容易に精度よく作成することができる。
【００４６】さらに、以上の説明で判るように本発明のポリイミドバンプの製造方法によれば、アスペクト比の高いポリイミドバンプを精度良く簡単、確実に作成でき、このアスペクト比の高いポリイミドバンプを芯とする半導体素子用バンプは、半導体素子の実装用基板あるいは実装用テープとの接合に用いた際、半導体素子と基板との膨脹差、収縮差によって半導体素子用バンプに変形が生じてもこれを確実に吸収緩和できることとなる。
【００４７】一方、以上の説明で判るように本発明の半導体素子実装用バンプは、ポリイミドバンプにより高さをかせいでいるので、実装用基板とのはんだ付けの際、多数のバンプのなかで多少高さに不揃いがあっても、そのギャップをポリイミドバンプで吸収することができ、また半導体素子と実装用基板との膨張差、収縮による変形を伴う歪を生じてもポリイミドバンプの部分でその歪を吸収緩和することができる。しかも導電膜被覆のポリイミドバンプの上面にＡｕバンプが設けられているので、低いＡｕバンプを超音波（圧力）により接合した際、パッドに偏った圧力がかかるが、高いポリイミドバンプがその偏った圧力を吸収緩和し、パッドにクラックが入ることがなく安定した品質の半導体素子実装用バンプとなる。さらに本発明の半導体素子実装用バンプは、製作に手間隙がかからず、容易に且つ安価に製造できる。
【００４８】また、以上の通り本発明の半導体素子実装用バンプは、ポリイミドバンプの上端部にはんだに濡れ易い金属膜を有し、上端部以外の周面にはんだに濡れにくい導電膜を有するので、この半導体素子実装用バンプにて半導体素子を基板又はテープにはんだ付けした際、はんだはバンプの上端部のみで基板又はテープと接合し、半導体素子実装用バンプの周面に流れず、半導体素子実装用バンプ全体がはんだで覆われることがない。従って、半導体素子と基板等との膨張差、収縮差によって半導体素子実装用バンプに歪が発生してもその歪を吸収緩和できて、疲労破断しにくく、バンプ寿命が増長する。また、本発明の半導体素子実装用ポリイミドバンプの製造方法によれば、上記の優れたバンプ特性を有する半導体素子実装用バンプを容易に且つ精度良く安定してつくることができる。
【００４９】他方、以上の説明で判るように本発明のポリイミドバンプテスト方法は、一方の板にポリイミドバンプをつなぐ特殊加工による評価用回路を作らないので、手間隙が省け、テストを簡便に且つ的確に行うことができた。
【００５０】なお、各々の発明の効果は相互に干渉しない範囲において自由に組み合わせて複数の効果を同時にもたらすことができる。たとえば溝のポリイミドバンプと太い付根のポリイミドバンプの効果を組み合わせることもできる。また、積層のポリイミドバンプの効果に半導体素子実装用バンプの製造方法の効果を組み合わせることもできる。なお、ポリイミドバンプテスト方法の効果は他の発明の効果と組み合わせることができない。相互に効果が干渉するからである。
【図面の簡単な説明】
【図１】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図２】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図３】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図４】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図５】本発明のポリイミドバンプの製造方法の工程を示す図である。
【図６】図５のポリイミドバンプの外表面に導電膜を被覆した状態を示す図である。
【図７】図６の導電膜を被覆したポリイミドバンプにて半導体素子を基板にはんだ付けした状態を示す図である。
【図８】露光時間を長くした本発明の製造方法によって得たポリイミドバンプの形状を示す図である。
【図９】本発明の積層ポリイミドバンプの製造方法の工程を示す図である。
【図10】本発明の積層ポリイミドバンプの製造方法の工程を示す図である。
【図11】本発明の積層ポリイミドバンプの製造方法の工程を示す図である。
【図12】本発明の半導体素子実装用バンプを示す図である。
【図13】本発明の半導体素子実装用バンプを用いて半導体素子を実装用基板にはんだ付けした状態を示す図である。
【図14】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図15】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図16】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図17】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図18】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図19】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図20】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図21】本発明の半導体素子実装用バンプの製造工程を示す図である。
【図22】本発明の半導体素子実装用バンプにて半導体素子を基板にはんだ付けした状態を示す要部縦断面図である。
【図23】本発明の半導体素子実装用バンプの製造方法の他の例を示す図である。
【図24】本発明のポリイミドバンプテスト方法の一実施例の説明図である。
【図25】本発明のポリイミドバンプテスト方法の一実施例の説明図である。
【図26】本発明のポリイミドバンプテスト方法の他の実施例の説明図である。
【図27】本発明のポリイミドバンプテスト方法の他の実施例の説明図である。
【図28】従来のポリイミドバンプの製造方法の工程を示す図である。
【図29】従来の半導体素子実装用バンプを示す図である。
【図30】図29の半導体素子実装用バンプにて半導体素子を基板にはんだ付けした状態を示す要部縦断面図である。
【図31】従来の他の半導体素子実装用バンプにて半導体素子実装用基板にはんだ付けした状態を示す要部縦断面図である。
【図32】従来のポリイミドバンプを示す図である。
【図33】外表面に導電膜が被覆された従来のポリイミドバンプを介して半導体素子を基板にはんだ付けした状態を示す図である。
【図34】従来のポリイミドバンプテスト方法の説明図である。
【図35】従来のポリイミドバンプテスト方法の説明図である。
【符号の説明】
１ シリコンウェハー
２ 半導体素子
３ Ａ１パッド
５（５′） ポリイミドバンプ
６ 溝
７ 導電膜
９ はんだ
12（12′）バリア
13 Ａｕバンプ
13′ Ｐｂ−Ｓｎバンプ
14 半導体素子実装用バンプ
14′ 半導体素子実装用バンプ
17 導電膜
21 金属膜
23 第一導電膜
25 テスト用回路
41 上層感光性ポリイミド
【特許請求の範囲】
【請求項１】 電極パッド上のポリイミドバンプの頭部上面に、溝が設けられていることを特徴とするポリイミドバンプ。
【請求項２】 溝の形状が平面等角放射形であることを特徴とする請求項１記載のポリイミドバンプ。
【請求項３】 電極パッド上のポリイミドバンプの電極パッドに隣接した付根部分が他の縦長の部分よりも大きなことを特徴とするポリイミドバンプ。
【請求項４】 付根部分と他の縦長の部分とが一様に連なっていることを特徴とする請求項３に記載のポリイミドバンプ。
【請求項５】 付根部分に大きな逆円弧状部分が形成され、全体の形としては縦断面台形であることを特徴とする請求項３又は４に記載のポリイミドバンプ。
【請求項６】 電極パッド上のポリイミドバンプが積層一体化されていることを特徴とするポリイミドバンプ。
【請求項７】 積層された各々の層が同一の感光性ポリイミド材料からなることを特徴とする請求項６に記載のポリイミドバンプ。
【請求項８】 アスペクト比が１以上であることを特徴とする請求項６又は７に記載のポリイミドバンプ。
【請求項９】 半導体素子と実装用基板又は実装用テープとを接合するバンプが半導体素子、実装用基板又は実装用テープの電極上に設けられた導電膜被覆のポリイミドバンプであって、さらにその上面にＡｕ又ははんだバンプが設けられていることを特徴とする半導体素子実装用バンプ。
【請求項10】 ポリイミドバンプが請求項１乃至８のいずれかからなることを特徴とする請求項９に記載の半導体素子実装用バンプ。
【請求項11】 導電膜がはんだに濡れにくい金属よりなることを特徴とする請求項９又は10に記載の半導体素子実装用バンプ。
【請求項12】 導電膜に被覆されたポリイミドバンプとＡｕ又ははんだバンプとの間に、Ｔｉ／Ｐｄ又はＴｉ／Ｃｕがバリアとして介在していることを特徴とする請求項９乃至11のいずれかに記載の半導体素子実装用バンプ。
【請求項13】 Ａｕバンプに対し、Ｔｉ／Ｐｄバリアが介在することを特徴とする請求項９乃至12のいずれかに記載の半導体素子実装用バンプ。
【請求項14】 Ｐｂ−Ｓｎバンプに対し、Ｔｉ／Ｃｕバリアが介在することを特徴とする請求項９乃至12のいずれかに記載の半導体素子実装用バンプ。
【請求項15】 半導体素子、実装用基板又は実装用テープの電極上に設けられたポリイミドバンプの周面及び上面に、はんだに濡れにくい導電膜が覆われ、さらにポリイミドバンプの上端部の導電膜上にはんだに濡れ易い金属膜が少なくとも最外層に設けられていることを特徴とする半導体素子実装用バンプ。
【請求項16】 ポリイミドバンプが請求項１乃至８のいずれかからなることを特徴とする請求項15に記載の半導体素子実装用バンプ。
【請求項17】 はんだに濡れにくい導電膜が、Ａｌ、Ｔｉ、Ｃｒのいずれかであることを特徴とする請求項15又は16に記載の半導体素子実装用バンプ。
【請求項18】 はんだに濡れ易い金属膜が、Ａｕ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｂ−Ｓｎのいずれかであることを特徴とする請求項15乃至17のいずれかに記載の半導体素子実装用バンプ。
【請求項19】 電極を設けた半導体素子、実装用基板又は実装用テープ上に感光性ポリイミドを塗布し、乾燥し、次に電極上に対し適正露光時間よりも長い時間をかけて露光し、次いで現像して電極上にポリイミドを残し、然る後キュアしてポリイミドバンプを作成することを特徴とするポリイミドバンプの製造方法。
【請求項20】 適正露光時間よりも長い時間が適正露光時間の 1.5倍〜５倍であることを特徴とする請求項19記載のポリイミドバンプの製造方法。
【請求項21】 電極を設けた半導体ウェハー、実装用基板又は実装用テープ上に感光性ポリイミドを塗布し、乾燥することを複数回行い、次に電極に対し露光し、次いで現像して電極上にポリイミドを残し、然る後キュアしてポリイミドバンプを作成することを特徴とするポリイミドバンプの製造方法。
【請求項22】 感光性ポリイミドの１回の塗布厚さが10〜90μｍ程度であることを特徴とする請求項21記載のポリイミドバンプの製造方法。
【請求項23】 半導体素子、実装用基板又は実装用テープの電極上に形成したポリイミドバンプの全面及び露出しているパッドの上面周囲を覆うように乾式めっきによりはんだに濡れにくい導電膜を形成し、次に全面に感光性レジストを塗布して導電膜被覆のポリイミドバンプを埋没し、次いで露光し、現像して導電膜被覆のポリイミドバンプの上端部のみが露出するように感光性レジストを溶解除去し、次に全面に乾式めっき及び／又は湿式めっきによりはんだに濡れ易い金属膜を少なくとも最外層に設け、然る後ポリイミドバンプの上端部以外の部分をリフトオフし、感光性レジストを溶解除去し、且つその上の金属膜をも除去することを特徴とする半導体素子実装用バンプの製造方法。
【請求項24】 ポリイミドバンプが請求項19乃至22のいずれかに記載の方法で製造されることを特徴とする請求項23に記載の半導体素子実装用バンプの製造方法。
【請求項25】 はんだに濡れにくい導電膜が、Ａｌ、Ｔｉ、Ｃｒのいずれかであることを特徴とする請求項23又は24に記載の半導体素子実装用バンプの製造方法。
【請求項26】 はんだに濡れ易い金属膜が、Ａｕ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｂ−Ｓｎのいずれかであることを特徴とする請求項23乃至25のいずれかに記載の半導体素子実装用バンプの製造方法。
【請求項27】 ２枚の板のいずれか一方の一面全体に導電膜を設け、他方の板の一面に電気回路を設け、この２枚の板のいずれかの一面に芯にポリイミドを有するバンプを設けた上、該バンプを他方の板の導電膜又は電気回路と電気的導通がとれるように取付け、然る後諸条件下におけるバンプの電気的導通の変化を電気的に測定することを特徴とするポリイミドバンプテスト方法。
【請求項28】 シリコンウェハー、セラミックス板、ガラス板及びガラスエポキシ板のいずれかの板としたことを特徴とする請求項27に記載のポリイミドバンプテスト方法。
【請求項１】 電極パッド上のポリイミドバンプの頭部上面に、溝が設けられていることを特徴とするポリイミドバンプ。
【請求項２】 溝の形状が平面等角放射形であることを特徴とする請求項１記載のポリイミドバンプ。
【請求項３】 電極パッド上のポリイミドバンプの電極パッドに隣接した付根部分が他の縦長の部分よりも大きなことを特徴とするポリイミドバンプ。
【請求項４】 付根部分と他の縦長の部分とが一様に連なっていることを特徴とする請求項３に記載のポリイミドバンプ。
【請求項５】 付根部分に大きな逆円弧状部分が形成され、全体の形としては縦断面台形であることを特徴とする請求項３又は４に記載のポリイミドバンプ。
【請求項６】 電極パッド上のポリイミドバンプが積層一体化されていることを特徴とするポリイミドバンプ。
【請求項７】 積層された各々の層が同一の感光性ポリイミド材料からなることを特徴とする請求項６に記載のポリイミドバンプ。
【請求項８】 アスペクト比が１以上であることを特徴とする請求項６又は７に記載のポリイミドバンプ。
【請求項９】 半導体素子と実装用基板又は実装用テープとを接合するバンプが半導体素子、実装用基板又は実装用テープの電極上に設けられた導電膜被覆のポリイミドバンプであって、さらにその上面にＡｕ又ははんだバンプが設けられていることを特徴とする半導体素子実装用バンプ。
【請求項10】 ポリイミドバンプが請求項１乃至８のいずれかからなることを特徴とする請求項９に記載の半導体素子実装用バンプ。
【請求項11】 導電膜がはんだに濡れにくい金属よりなることを特徴とする請求項９又は10に記載の半導体素子実装用バンプ。
【請求項12】 導電膜に被覆されたポリイミドバンプとＡｕ又ははんだバンプとの間に、Ｔｉ／Ｐｄ又はＴｉ／Ｃｕがバリアとして介在していることを特徴とする請求項９乃至11のいずれかに記載の半導体素子実装用バンプ。
【請求項13】 Ａｕバンプに対し、Ｔｉ／Ｐｄバリアが介在することを特徴とする請求項９乃至12のいずれかに記載の半導体素子実装用バンプ。
【請求項14】 Ｐｂ−Ｓｎバンプに対し、Ｔｉ／Ｃｕバリアが介在することを特徴とする請求項９乃至12のいずれかに記載の半導体素子実装用バンプ。
【請求項15】 半導体素子、実装用基板又は実装用テープの電極上に設けられたポリイミドバンプの周面及び上面に、はんだに濡れにくい導電膜が覆われ、さらにポリイミドバンプの上端部の導電膜上にはんだに濡れ易い金属膜が少なくとも最外層に設けられていることを特徴とする半導体素子実装用バンプ。
【請求項16】 ポリイミドバンプが請求項１乃至８のいずれかからなることを特徴とする請求項15に記載の半導体素子実装用バンプ。
【請求項17】 はんだに濡れにくい導電膜が、Ａｌ、Ｔｉ、Ｃｒのいずれかであることを特徴とする請求項15又は16に記載の半導体素子実装用バンプ。
【請求項18】 はんだに濡れ易い金属膜が、Ａｕ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｂ−Ｓｎのいずれかであることを特徴とする請求項15乃至17のいずれかに記載の半導体素子実装用バンプ。
【請求項19】 電極を設けた半導体素子、実装用基板又は実装用テープ上に感光性ポリイミドを塗布し、乾燥し、次に電極上に対し適正露光時間よりも長い時間をかけて露光し、次いで現像して電極上にポリイミドを残し、然る後キュアしてポリイミドバンプを作成することを特徴とするポリイミドバンプの製造方法。
【請求項20】 適正露光時間よりも長い時間が適正露光時間の 1.5倍〜５倍であることを特徴とする請求項19記載のポリイミドバンプの製造方法。
【請求項21】 電極を設けた半導体ウェハー、実装用基板又は実装用テープ上に感光性ポリイミドを塗布し、乾燥することを複数回行い、次に電極に対し露光し、次いで現像して電極上にポリイミドを残し、然る後キュアしてポリイミドバンプを作成することを特徴とするポリイミドバンプの製造方法。
【請求項22】 感光性ポリイミドの１回の塗布厚さが10〜90μｍ程度であることを特徴とする請求項21記載のポリイミドバンプの製造方法。
【請求項23】 半導体素子、実装用基板又は実装用テープの電極上に形成したポリイミドバンプの全面及び露出しているパッドの上面周囲を覆うように乾式めっきによりはんだに濡れにくい導電膜を形成し、次に全面に感光性レジストを塗布して導電膜被覆のポリイミドバンプを埋没し、次いで露光し、現像して導電膜被覆のポリイミドバンプの上端部のみが露出するように感光性レジストを溶解除去し、次に全面に乾式めっき及び／又は湿式めっきによりはんだに濡れ易い金属膜を少なくとも最外層に設け、然る後ポリイミドバンプの上端部以外の部分をリフトオフし、感光性レジストを溶解除去し、且つその上の金属膜をも除去することを特徴とする半導体素子実装用バンプの製造方法。
【請求項24】 ポリイミドバンプが請求項19乃至22のいずれかに記載の方法で製造されることを特徴とする請求項23に記載の半導体素子実装用バンプの製造方法。
【請求項25】 はんだに濡れにくい導電膜が、Ａｌ、Ｔｉ、Ｃｒのいずれかであることを特徴とする請求項23又は24に記載の半導体素子実装用バンプの製造方法。
【請求項26】 はんだに濡れ易い金属膜が、Ａｕ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｂ−Ｓｎのいずれかであることを特徴とする請求項23乃至25のいずれかに記載の半導体素子実装用バンプの製造方法。
【請求項27】 ２枚の板のいずれか一方の一面全体に導電膜を設け、他方の板の一面に電気回路を設け、この２枚の板のいずれかの一面に芯にポリイミドを有するバンプを設けた上、該バンプを他方の板の導電膜又は電気回路と電気的導通がとれるように取付け、然る後諸条件下におけるバンプの電気的導通の変化を電気的に測定することを特徴とするポリイミドバンプテスト方法。
【請求項28】 シリコンウェハー、セラミックス板、ガラス板及びガラスエポキシ板のいずれかの板としたことを特徴とする請求項27に記載のポリイミドバンプテスト方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開平８−１７８３９
【公開日】平成８年（１９９６）１月１９日
【国際特許分類】
【出願番号】特願平６−１６６３０９
【出願日】平成６年（１９９４）６月２４日
【出願人】（０００２１７２２８）田中貴金属工業株式会社 (146)
【公開日】平成８年（１９９６）１月１９日
【国際特許分類】
【出願日】平成６年（１９９４）６月２４日
【出願人】（０００２１７２２８）田中貴金属工業株式会社 (146)
[ Back to top ]