マイクロエレクトロニクスデバイスの製造方法およびその方法によるデバイス
【課題】マイクロエレクトロニクスデバイス本体と封止層との静電容量結合が少なく、かつ短絡によるデバイスの故障がないマイクロエレクトロニクスデバイスの製造方法を提供する。
【解決手段】マイクロエレクトロニクスデバイスに含まれる封止されたキャビティ１５を作製する方法であって、少なくともキャビティが形成される位置に犠牲層を形成する工程と、犠牲層の上に膜層１２を堆積させる工程と、膜層１２を少なくとも２つの分離された膜層ブロック１２１，１２２にパターニングする工程と、膜層１２に設けた孔１４を通して犠牲層を除去する工程と、膜層を酸化シリコン１６，アルミニウム層１７，ボンドパッド層１９で封止することによりキャビティ１５を封止する工程とを含み、膜層をパターニングする工程は、犠牲層の除去後に行われる。
【解決手段】マイクロエレクトロニクスデバイスに含まれる封止されたキャビティ１５を作製する方法であって、少なくともキャビティが形成される位置に犠牲層を形成する工程と、犠牲層の上に膜層１２を堆積させる工程と、膜層１２を少なくとも２つの分離された膜層ブロック１２１，１２２にパターニングする工程と、膜層１２に設けた孔１４を通して犠牲層を除去する工程と、膜層を酸化シリコン１６，アルミニウム層１７，ボンドパッド層１９で封止することによりキャビティ１５を封止する工程とを含み、膜層をパターニングする工程は、犠牲層の除去後に行われる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロニクスプロセスに関する。特に、ＭＥＭＳデバイスのためのゼロレベルまたは薄膜パッケージ技術に関する。
【背景技術】
【０００２】
ＭＥＭＳデバイスは、例えば、圧力センサを製造する場合やＭＥＭＳデバイス薄膜キャップでパッケージする場合、封止されたキャビティを必要とする。封止されたキャビティへの電気的接続は、封止されたキャビティと隣り合うボンドパッドを介して行われる。キャビティは表面マイクロマシニングにより形成される。例えば、犠牲層を覆うキャップ層や膜層中への孔のエッチングを通して犠牲層を除去することで形成される。次に、封止されたキャビティを形成するために、膜層中の開口部を閉じる必要がある。例えば、堆積層やリフロー層のようなシール層で膜層を覆い開口部が閉じられる。封止後、ボンドパッドの位置から封止層を除去する必要がある。
【０００３】
封止層の除去工程はリソグラフィとエッチングのプロセスを必要とし、もしこれらが適用される表面が大きな形状のばらつきを有する場合、これらのプロセスは非常に困難になる。
【０００４】
薄膜パッケージのための膜は、しばしば１０〜２０μｍの膜厚で、そのような形状のばらつきは確実に問題となる。
【０００５】
そのような問題を制限するために、最後のリソグラフィ工程まで、殆ど平坦な面を保持する、即ち、典型的に最大１μｍの形状のばらつきを有するプロセスフローを有することが薦められる。
【０００６】
A. Hoechst et al. の論文 "Stable Thin Film Encapsulation of Acceleration Sensors Using Polycrystalline Silicon as Sacrificial and Encapsulation Layer", Sensors and Actuators, Vol 114/2-3 pp355-361 (2004) において、膜層中にエッチング孔を形成する場合に、略膜層のエッチング孔と同じ幅の、狭いトレンチを形成することが提案されている。狭いトレンチは、膜層を分離された膜ブロックに分割し、それぞれのキャビティのための１つは共通の基板上に存在し、そして膜ブロックからボンドパッドを分離する。狭いトレンチは、エッチング孔の封止プロセス中に封止され、一方、結果の膜層は、続くリソグラフィにとって十分に平坦である。この解決は、しかしながら、可能な膜層の形状を制限し、許容される空間が狭いため、ボンドパッドと膜層との間の容量接続に繋がるかもしれない。更に、封止層が導電性の場合に、膜層ブロックが短絡し、典型的にはデバイスの故障になるかも知れない。
【０００７】
最後のリソグラフィ工程まで実質的に平坦な面を維持し、上述の問題の少なくとも幾つかを解決する、代わりの簡易な方法が必要とされる。
【発明の概要】
【０００８】
本発明の第１の形態では、マイクロエレクトロニクスデバイス中に含まれる封止されたキャビティを製造するための方法が記載され、この方法は、基板上の、少なくともキャビティが提供される位置に、犠牲層を形成する工程と、基板を覆う犠牲層の上に膜層を堆積させる工程と、膜層を少なくとも２つの分離された膜層ブロックにパターニングして、少なくとも１つの膜層ブロックをキャビティの位置に対応させる工程と、膜層ブロックを通って犠牲層を除去してキャビティを形成する工程と、この後に、膜層ブロックを封止することでキャビティを封止する工程とを含み、膜層を少なくとも２つの膜層ブロックにパターニングする工程は、犠牲層の除去後のみに行われる。
【０００９】
本発明の目的のために、犠牲層は、少なくとも部分的に、それぞれの半導体デバイスの仕上げの前に除去することを意図する。典型的には、犠牲層は、半導体デバイスの構造的な要素や層を一時的に支持するために使用される層である。
【００１０】
膜層は、結果の膜層が繋がらないように、即ち、物理的および／または電気的に互いに接続しないようにパターニングされる。
【００１１】
膜層を少なくとも２つの分離した膜層ブロックにパターニングすることによる、膜層の限定を遅らせることにより、中間または最終のデバイスの機械的強度を大きくすることができる。
【００１２】
なお、従来技術の典型的なプロセス手順では、キャビティの位置の膜層中にエッチング孔を形成するのと同時に膜層が限定され、キャビティが形成される位置とは異なる位置の膜層の下方にある犠牲層の部分も除去される。換言すれば、膜層ブロックを分離するトレンチを通して犠牲層が除去されるリスクがある。これは。デバイスまたはその一部の物理的強度を弱くする。
【００１３】
本発明の第１の形態の好適な具体例では、少なくとも２つの分離された膜層ブロックを限定するための膜層のパターニング工程は、膜層の封止後に行われる。
【００１４】
更に、膜層の封止後まで膜層の限定を延ばすことで、膜層の限定が膜層中のエッチング孔の形成と同時に行われる典型的なプロセス手順と比較して、処理表面の中間のトポグラフィ（topography）が大きく低減される。これは、封止層除去のためのリソグラフィおよびエッチングプロセスが更に正確に行えることを意味する。
【００１５】
本発明の第１形態の好適に具体例では、この方法は、少なくとも１つの埋め込まれた金属層を含む基板の上で行われる。基板は、例えばＣＭＯＳウエハでも良い。
【００１６】
第１の形態に好適な具体例では、複数の封止されたキャビティが同時に形成される。
封止されたキャビティは、ウエハレベル処理のプロセス中に、互いに隣り合うように形成され、これによりプロセス工程が、ウエハのような基板の全面に実質的に適用される。キャビティは実質的に同じ形状でも、類似形状でも、または実質的に異なる形状でも良い。ウエハに対する異なるデバイスの平行処理は、主に同一のデバイスの処理を都合良く含む。
【００１７】
第１の形態の好適な具体例では、この方法は、膜層の上にボンドパッドを形成し、キャビティと隣り合う位置でボンドパッドと膜層との間に電気的接続を形成する工程を含む。
【００１８】
第１の形態の好適な具体例では、膜層をパターニングする工程は、実質的にキャビティの上方に配置されたキャップ膜層を形成する工程を含む。
【００１９】
第１の形態の好適な具体例では、膜層をパターニングする工程は、キャビティに隣り合うように配置されたボンドパッド膜層ブロックを形成する工程を含む。ボンドパッドが存在する具体例では、ボンドパッド膜層ブロックは、ボンドパッドを含む。ボンドパッド膜層ブロックは、パターニングされた膜層を上方から見た場合に、一般にはキャップ膜層ブロックの距離だけ離れてキャビティに隣り合って配置される。
【００２０】
本発明の第１の形態の有利な具体例では、少なくとも２つの膜層ブロックに膜層をパターニングする工程は、ボンドパッドの形成後に行われる。これにより、ボンドパッドが実質的に平坦な面の上に形成されるため、ボンドパッドのより成功した形成が可能となる。少なくとも２つの分離した膜層ブロックを限定するための、膜層のパターニング工程は、好適には、キャビティの側壁からボンドパッドを分離する。
【００２１】
本発明の第１の形態の好適な具体例では、この方法は、キャビティ中に少なくとも１つのＭＥＭＳデバイスを形成する工程と、ＭＥＭＳデバイスのために電気的接続を形成する工程とを含み、この電気的接続は埋め込み金属層を含む。電気的接続は、好適にはボンドパッドとＭＥＭＳデバイスとの間を接続する。これにより、ＭＥＭＳデバイスは埋め込み金属層と電気的に接続され、好適には更にボンドパッドと接続される。
【００２２】
本発明の第１の形態の好適な具体例では、少なくとも１つのＭＥＭＳデバイスが形成され、この方法は、構造的なＭＥＭＳ層を形成する工程を含み、構造的なＭＥＭＳ層の少なくとも第１の部分はＭＥＭＳデバイス中に含まれ、構造的なＭＥＭＳ層の少なくとも第２の部分はＭＥＭＳデバイスとボンドパッドとの間の電気的接続中に含まれる。
【００２３】
本発明の目的のために、構造層は、少なくとも部分的には、機能的なマイクロエレクトロニクスデバイスの一部となることを意図する層である。
【００２４】
本発明の典型的な具体例では、膜層を通って犠牲層を除去する工程は、更に、膜層の下方の犠牲層の少なくとも一部を除去するための少なくとも１つのエッチング孔を形成するために、少なくとも２つの分離された膜層ブロックが限定される膜層のパターニングプロセスとは独立して、キャビティの実質的に上方の位置の膜層をパターニングする工程を含む。このプロセスは、任意的に、堆積させた膜層の平坦化プロセスの後に行っても良い。
【００２５】
他の具体例では、少なくとも２つの分離された膜層ブロックに、膜層をパターニングする工程は、好適にはボンドパッドとボンドパッド膜層ブロックを、キャップ膜層ブロックと対応するキャビティの側壁から分離する工程を含む。
【００２６】
本発明の第２の形態では、キャビティと、キャビティの上でキャビティを封止する膜層とを含むマイクロエレクトロニクスデバイスが開示され、膜層は、膜層を通ってキャビティ中の犠牲層を除去できるように取り付けられ、膜層は単一層である。
【００２７】
他の見方では、（例えばキャップ膜層ブロックやボンドパッド膜層ブロックとして）少なくとも２つの膜層ブロックを限定するために、膜層はパターニングされない。更に他の見方では、膜層は相互接続された層である。別な方法で見れば、膜層では、膜層の表面のランダムに選択された点のいかなるペアの間においても、単一の連続線がそれらを接続するように引かれる。
【００２８】
本発明のこの形態は、本発明の第１の形態にかかる方法を行う間に作製された特徴的な中間デバイスに関する。
【００２９】
本発明の第２の形態の好適な具体例では、犠牲材料は層中に提供され、このように挿入される。
【００３０】
本発明の第２の形態の好適な具体例では、マイクロエレクトロニクスデバイスは、更に、キャビティの上方の膜層中に少なくとも１つのエッチング孔を含み、エッチング孔はキャビティと繋がっている。
【００３１】
本発明の第２の形態の好適な具体例では、マイクロエレクトロニクスデバイスは、キャビティの上方の膜層を覆い、封止する少なくとも１つの封止層を含む。少なくとも１つの封止層は、実質的に平坦な面の上に形成され、このように実質的に平坦な下面を含む。
【００３２】
本発明の第２の形態の好適な具体例では、マイクロエレクトロニクスデバイスは、キャビティの側壁を限定するパッケージングアンカーを含み、キャビティの外側の位置に少なくとも犠牲材料の支持構造を含み、支持構造は犠牲材料の一部から形成され、犠牲材料でキャビティを一時的に埋めるために用いられる。支持構造は、キャビティの側壁のための、またはキャビティの外側の構造のための、支持を提供する。
【００３３】
本発明の第２の形態の好適な具体例では、支持構造は、膜層の下面にレベルに対応するレベルにおいて、実質的に平坦な上面を含む。好適な具体例では、この部分は、パッケージングアンカーまたがキャビティの外側の構造を囲み、結合する。
【００３４】
キャビティの外側の構造は、例えば電気的な接続構造でも良い。電気的な接続構造は、半導体デバイスの表面近傍の位置から、埋め込み導電層に向かって、更にはキャビティ中に存在するＭＥＭＳデバイスに向かって、埋め込み導電層の手段により、電気的な接続を形成する。電気的接続は、一端がデバイスの表面近傍に配置され、他端が埋め込む金属層と隣接する柱状構造を含んでも良い。犠牲層の残った部分は、キャビティの外側に位置する柱状構造を機械的に支持するように配置される。
【００３５】
好適な具体例では、膜層は基板の全面上に延びる。
【００３６】
本発明の第３の形態では、基板により境界が定められた封止されたキャビティ、キャビティの側壁、およびキャビティの上方に配置されたキャップ膜層ブロックを含み、少なくとも支持構造がキャビティの外側の位置に存在し、サポート構造は犠牲材料の一部から形成されてキャビティを一時的に埋めるために用いられる、マイクロエレクトロニクスデバイスが記載される。本発明のこの形態は、本発明の第１の形態にかかる方法を行って作製されるデバイスに関する。
【００３７】
支持構造は、キャビティの外側の構造のキャビティの側壁を支持するために提供される。
【００３８】
本発明の第３の形態の好適な具体例では、犠牲材料は層中に適用され、このように挿入される。
【００３９】
キャビティの外側の構造は、本発明の第２の形態に記載されたものと同じである。
【００４０】
本発明の第３の形態の好適な具体例では、基板は少なくとも１つの埋め込み金属層を含み、キャビティはＭＥＭＳデバイスを含み、マイクロエレクトロニクスデバイスは、更に、キャビティに隣り合って配置されたボンドパッド膜層ブロックを含み、キャップ膜層ブロックとボンドパッド膜層ブロックは、互いに電気的に分離される。キャップ膜層ブロックとボンドパッド膜層ブロックは、好適には同じ膜層から形成される。
【００４１】
本発明の第３の形態の好適な具体例では、キャビティに隣り合って配置された膜層ブロックは、ボンドパッドを支持し、デバイスは、ボンドパッドとＭＥＭＳデバイスとの間の電気的接続を含み、この電気的接続はボンドパッド膜層ブロックと埋め込み金属層を含む。
【００４２】
本発明の第３の形態の好適な具体例では、支持構造は、機械的に電気的接続を支持する。電気的接続の支持を提供するために、犠牲材料の一部が好適には電気的接続と隣り合って、または接続して配置される。
【００４３】
本発明の第３の形態の好適な具体例では、第３の形態の他のいずれの具体例でも、ＭＥＭＳデバイスを形成しまたはこれに含まれる構造層のレベルにおいて、犠牲材料の一部がボンドパッドの電気的接続と隣り合って配置され、この電気的接続は、構造層の少なくとも一部を含む。また、犠牲材料の一部は、このレベルの下方に配置され、即ちこのレベルと基板との間に配置されても良い。
【００４４】
本発明の第３の形態の好適な具体例では、犠牲材料の一部は、キャップ膜層ブロックの下面のレベルに対応するレベルに、実質的に平坦な上面を含む。好適な具体例では、この部分はキャビティの側壁を囲む。
【００４５】
本発明の第３の形態の好適な具体例では、ＭＥＭＳデバイスとボンドパッドとの間の電気的接続は、ＭＥＭＳデバイスを含むキャビティの側壁から電気的に分離されている。
【００４６】
本発明の第３の形態の好適な具体例では、ＭＥＭＳデバイスとボンドパッドとの間、またはＭＥＭＳデバイスとボンドパッド膜層ブロックとの間の電気的接続は、キャビティの側壁の一部を形成しない。
【００４７】
本発明の第３の形態の好適な具体例では、第３の形態の他のいずれの具体例でも、キャビティ中のＭＥＭＳデバイスとボンドパッドとの間の電気的接続は、キャビティの外側に配置される。好適には、電気的接続は、キャビティ内に配置された金属線を含まない。好適には、ＭＥＭＳデバイスは、キャビティの下の埋め込み金属層を介して電気的に接続される。
【００４８】
１またはそれ以上の本発明の他の形態の特徴や具体例に対応する、本発明の第１、第２、および第３の形態の特徴や具体例は、当業者によって認識されるように、同様に本発明の範囲内にあると考えられる。
【図面の簡単な説明】
【００４９】
添付された図面は、本発明の具体例を表すために使用される。
【００５０】
【図１】本発明の好適な具体例にかかるプロセスフローを表す。
【図２】本発明の好適な具体例にかかるプロセスフローを表す。
【図３】本発明の好適な具体例にかかるプロセスフローを表す。
【図４】本発明の好適な具体例にかかるプロセスフローを表す。
【図５】本発明の好適な具体例にかかるプロセスフローを表す。
【図６】本発明の好適な具体例にかかるプロセスフローを表す。
【図７】本発明の好適な具体例にかかるプロセスフローを表す。
【図８】本発明の好適な具体例にかかるプロセスフローを表す。
【図９】本発明の好適な具体例にかかるプロセスフローを表す。
【図１０】本発明の好適な具体例にかかるプロセスフローを表す。
【図１１】本発明の好適な具体例にかかるプロセスフローを表す。
【図１２】本発明の好適な具体例にかかるプロセスフローを表す。
【図１３】本発明の好適な具体例にかかるプロセスフローを表す。
【図１４】本発明の好適な具体例にかかるプロセスフローを表す。
【図１５】本発明の好適な具体例にかかるプロセスフローを表す。
【図１６】本発明の好適な具体例にかかるプロセスフローを表す。
【図１７】本発明の好適な具体例にかかるプロセスフローを表す。
【図１８】本発明の好適な具体例にかかるプロセスフローを表す。
【図１９】本発明の好適な具体例にかかるプロセスフローを表す。
【図２０】本発明の好適な具体例にかかるプロセスフローを表す。
【図２１】本発明の好適な具体例にかかるプロセスフローを表す。
【図２２】本発明の好適な具体例にかかるプロセスフローを表す。
【図２３】本発明の好適な具体例にかかるプロセスフローを表す。
【図２４】本発明の好適な具体例にかかるプロセスフローを表す。
【図２５】本発明の好適な具体例にかかるプロセスフローを表す。
【図２６】本発明の好適な具体例にかかるプロセスフローを表す。
【図２７】本発明の好適な具体例にかかるプロセスフローを表す。
【図２８】本発明の好適な具体例にかかるプロセスフローを表す。
【図２９】本発明の好適な具体例にかかるプロセスフローを表す。
【図３０】本発明の好適な具体例にかかるプロセスフローを表す。
【００５１】
参照符号は、異なる図や図面において、類似または同一の要素または特徴に対して同一となるように選択される。
【発明を実施するための形態】
【００５２】
本発明はそれぞれの図面と関係して読んだ場合に、以下の詳細な説明から、本発明の上記および他の有利な特徴や目的はより明らかになり、そして本発明はより理解されるであろう。
【００５３】
本発明の形態の説明は、特定の具体例の手段により、そして所定の図面を参照して行われるが、本発明はこれらに限定されるものでは無い。描かれた図面は単に概略的であり、限定するものと考えるべきではない。例えば、所定の要素または特徴は、他の具体例と比較して調和がとれず、縮尺が合わないように示される。
【００５４】
本発明にかかる所定の具体例に説明において、１またはそれ以上の様々な発明の形態の理解を助ける目的で、多くの特徴は、時に、１つの具体例、図面、またはその説明にまとめられる。これは、特定の問題を解決するために、グループの全ての特徴の存在が必要と解釈すべきでない。発明の形態は、特定の具体例の説明中に存在するそのような特徴のグループの全ての特徴より少なくても良い。
【００５５】
図１において、例えばシリコンウエハのような基板１が準備される。シリコンウエハの主面の上に、膜厚が例えば３００ｎｍの酸化シリコン（ＳｉＯ２）層が堆積される（図２）。異なるサブ層３を含む導電層が、層２の上に堆積される。導電層は埋め込み金属層を有する。サブ層は、例えば、膜厚が２０ｎｍ／５９０ｎｍ／２０ｎｍ／４５ｎｍのＴｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮ積層を含んでも良い（図３）。次に、マスクを使用して、金属層３が図４に示されるようにパターニングされる。金属層３は、回路のような活性部分を含む半導体基板の相互接続配置の上部金属層でも良い。ＭＥＭＳデバイスが、次に、基板の上に形成された電気回路の上に処理される。約１５００ｎｍ膜厚の酸化シリコン（ＳｉＯ２）層が堆積され（図５参照）、その後に、表面を平坦化するために化学機械研磨（ＣＭＰ）工程が行われる（図６）。層４は、一般的には基板表面を平坦化するのに十分な厚さである。次に、３００〜４００ｎｍのＳｉＣ保護層５が堆積される（図７）。リソグラフィックパターニングを用いて層５および層４を開口し、埋め込み金属層３へのコンタクトホールを形成する。コンタクトホールを介して、一方のキャビティ中のＭＥＭＳデバイスと、他方のキャビティと隣り合うボンドパッドとの間に電気的接続が形成されても良い。コンタクトエッチングは、ＴｉＮ３の上をエッチングストップとして行われる（図８）。
【００５６】
次に、シリコンゲルマニウム電極層６が、例えば４００ｎｍの膜厚で、化学気相堆積（ＣＶＤ）の手段により堆積され（図９）、ＣＭＯＳ電極層３の上部に接続される。シリコンゲルマニウム層６は、シリコンゲルマニウム電極にパターニングされ（図１０）、その上に他の犠牲酸化シリコン（ＳｉＯ２）層７（膜厚は一般に約１〜３μｍ）が堆積される（図１１）。犠牲層は、化学機械研磨工程を行うことで平坦化され、更なるリソグラフィ工程のために表面トポグラフィを減らす（図１２）。更なるコンタクトエッチングが、犠牲酸化物７を開口して行われ、パッケージングアンカー８２とＭＥＭＳフィードスルー８３が限定される（図１３）。
【００５７】
一般的には１〜８μｍの膜厚を有する構造的シリコンゲルマニウム層８が、選択的に１００ｎｍのＳｉＣ層９（図示せず）とともに堆積される（図１４）。構造層は、ＭＥＭＳデバイスの形成のために使用される。次に、構造的シリコンゲルマニウム層（および選択的にＳｉＣ層）がパターニングされ、ＭＥＭＳデバイス８４、パッケージングアンカー８２の一部、および埋め込み金属層３とボンドパッドとの間の電気的接続８３を形成する（図１５）。
【００５８】
次に、酸化シリコン層１０を堆積して構造が覆われ、構造層の間のギャップが埋められる（図１６）。表面のトポグラフィを減らすために充填層１０の主表面から化学機械研磨（ＣＭＰ）プロセスが行われ（図１７）、これにより構造的シリコンゲルマニウム層８と後に堆積されるシリコンゲルマニウム膜層１２との間にギャップが限定される。選択的に、ＣＭＰプロセスは、もし存在する場合にはＳｉＣ９（ＣＭＰストッパ層）のレベルまで行われる。後者の場合、他の酸化シリコン（ＳｉＯ２）層１１が堆積され、これにより構造的シリコンゲルマニウム層と後に堆積されるシリコンゲルマニウム膜層１２との間にギャップが限定される。ここで、酸化層１０の中で膜コンタクトエッチングが行われ（図１８）、キャップ層のアンカー８２とボンドパッドへの電気的接続８１の一部を形成する。なお、犠牲層の残留部分１０１が存在し、これは電気的接続８１とパッケージ側壁またはキャビティ側壁を支持する。残留部分は、先のプロセスのために、実質的に平坦な上面を有する。
【００５９】
次に、（典型的には４〜１０μｍの膜厚を有する）多結晶シリコンゲルマニウム膜１２の堆積が行われ（図１９）、その表面が選択的にＣＭＰ工程を行うことで平坦化され（図２０）、実質的に平坦なシリコンゲルマニウム膜となる。なお、犠牲材料１０１の残留部分の実質的に平坦な上面は、膜層１２の下面のレベルに対応する。ここで、エッチング孔の形成が行われ、膜層１２の下の犠牲材料１０を除去するために使用される取り出し孔（release hole）１４が限定される（図２１）。ここで、形成されたキャビティ中での膜層および機能的シリコンゲルマニウム層の取り出しは、例えば気相のＨＦのような、開口部および膜層１２中の取り出し孔１４を通過するエッチング剤を用いて、犠牲層１０（選択的には１１）、７の材料を除去するために行われ、これにより膜層１２の下方にキャビティまたはギャップ１５を形成し（図２２）、このキャビティはＭＥＭＳデバイスを含む。なお、このプロセス手順の時点で、キャビティ１５に並ぶまたは隣り合う犠牲材料１０（選択的には１１）、７の層の一部１０１は除去されない。これは、中間および／または最終のデバイスの強度を改良する。
【００６０】
次に、膜層中の開口部または取り出し孔１４が、最新技術を用いて封止される。可能な技術の１つを以下に示す。少なくとも部分的に開口部の幅を減らし、または完全に開口部を閉じるために、酸化シリコン１６の封止層が、膜層１２の上の中間デバイスの表面上に堆積される（図２３）。この後に、例えばアルミニウム層１７のような第２の封止層を堆積させて（選択的にリフローしても）もよい（図２４）。例えば酸化シリコン１６とリフローされたアルミニウム層１７のような第１および第２の封止層は、ここでは膜層１２の開口部１４およびこれによりキャビティ１５を密閉状態に封止する封止層を提供する。封止層１６、１７は、更にパターニングされて、キャビティの位置にのみ残り（図２５）、その上に、更に、リフローされたアルミニウム層１７を囲み電気的分離層として働く酸化シリコン層１８が堆積される（図２６）。酸化シリコン層または分離層１８は、ボンドパッドに位置に開口され（図２７）、その上にボンドパッド層１９の堆積が行われる（図２８）。ボンドパッド層１９はまたキャビティを覆い、これによりキャビティの密封を改良する。図２７に示すように、パターニングされた封止層１６に隣り合って、層１８中に追加の開口部が形成されても良い。ボンド層１９が堆積される場合、開口部もボンド層材料により充填され、これにより封止層スタック１６、１７の側壁も封止される。
【００６１】
ボンドパッド層１９は、アルミニウムまたは当業者に適切として知られたいずれかの材料を含んでも良い。それは、例えば９００ｎｍの膜厚のＡｌ層である。（追加の封止層として選択的に使用できる）ボンドパッド層１９が、次に、ボンドパッド１９１および選択的に追加の封止層１９２にパターニングされる（図２９）。
【００６２】
上述のプロセス工程では、膜層１２の表面は、キャビティ１５を形成する場合に犠牲層１０を除去するための、小さなエッチング孔１４のみを含んでいた。その方法では、一連の処理は、膜層１２のトポグラフィによっては邪魔されない。予め決められたパターンによってトレンチ２０を形成することにより、膜層１２を少なくとも２つの独立した膜層ブロック１２２、１２１にするために、最後のシリコンゲルマニウムのパターニング工程のみが適用される（図３０）。このパターニング工程では、層１２により形成されるキャビティ１５のゼロレベルのパッケージが、その上にボンドパッドが形成され、ボンドパッドと埋め込み金属層３との間の電気的接続の一部である柱から分離される。独立した膜層ブロックは、好適には、キャビティと、電気的接続と関連するボンドパッド領域とを覆うキャップに対応し、これは、このように膜層の一部を含む。
【００６３】
ここに記載した幾つかの具体例は、他の具体例に含まれる他の特徴ではない、いくつかの特徴を含むが、当業者によって理解されるように、異なる具体例の特徴の組み合わせは、本発明の範囲内にあることを意味し、異なる具体例を形成する。
【００６４】
本発明の原理は、特定の具体例と関連させて上で述べたが、この説明は単に例示の方法により行われ、添付した請求の範囲によって規定される保護範囲を限定するものではないことは、容易に理解されるであろう。
【技術分野】
【０００１】
本発明は、マイクロエレクトロニクスプロセスに関する。特に、ＭＥＭＳデバイスのためのゼロレベルまたは薄膜パッケージ技術に関する。
【背景技術】
【０００２】
ＭＥＭＳデバイスは、例えば、圧力センサを製造する場合やＭＥＭＳデバイス薄膜キャップでパッケージする場合、封止されたキャビティを必要とする。封止されたキャビティへの電気的接続は、封止されたキャビティと隣り合うボンドパッドを介して行われる。キャビティは表面マイクロマシニングにより形成される。例えば、犠牲層を覆うキャップ層や膜層中への孔のエッチングを通して犠牲層を除去することで形成される。次に、封止されたキャビティを形成するために、膜層中の開口部を閉じる必要がある。例えば、堆積層やリフロー層のようなシール層で膜層を覆い開口部が閉じられる。封止後、ボンドパッドの位置から封止層を除去する必要がある。
【０００３】
封止層の除去工程はリソグラフィとエッチングのプロセスを必要とし、もしこれらが適用される表面が大きな形状のばらつきを有する場合、これらのプロセスは非常に困難になる。
【０００４】
薄膜パッケージのための膜は、しばしば１０〜２０μｍの膜厚で、そのような形状のばらつきは確実に問題となる。
【０００５】
そのような問題を制限するために、最後のリソグラフィ工程まで、殆ど平坦な面を保持する、即ち、典型的に最大１μｍの形状のばらつきを有するプロセスフローを有することが薦められる。
【０００６】
A. Hoechst et al. の論文 "Stable Thin Film Encapsulation of Acceleration Sensors Using Polycrystalline Silicon as Sacrificial and Encapsulation Layer", Sensors and Actuators, Vol 114/2-3 pp355-361 (2004) において、膜層中にエッチング孔を形成する場合に、略膜層のエッチング孔と同じ幅の、狭いトレンチを形成することが提案されている。狭いトレンチは、膜層を分離された膜ブロックに分割し、それぞれのキャビティのための１つは共通の基板上に存在し、そして膜ブロックからボンドパッドを分離する。狭いトレンチは、エッチング孔の封止プロセス中に封止され、一方、結果の膜層は、続くリソグラフィにとって十分に平坦である。この解決は、しかしながら、可能な膜層の形状を制限し、許容される空間が狭いため、ボンドパッドと膜層との間の容量接続に繋がるかもしれない。更に、封止層が導電性の場合に、膜層ブロックが短絡し、典型的にはデバイスの故障になるかも知れない。
【０００７】
最後のリソグラフィ工程まで実質的に平坦な面を維持し、上述の問題の少なくとも幾つかを解決する、代わりの簡易な方法が必要とされる。
【発明の概要】
【０００８】
本発明の第１の形態では、マイクロエレクトロニクスデバイス中に含まれる封止されたキャビティを製造するための方法が記載され、この方法は、基板上の、少なくともキャビティが提供される位置に、犠牲層を形成する工程と、基板を覆う犠牲層の上に膜層を堆積させる工程と、膜層を少なくとも２つの分離された膜層ブロックにパターニングして、少なくとも１つの膜層ブロックをキャビティの位置に対応させる工程と、膜層ブロックを通って犠牲層を除去してキャビティを形成する工程と、この後に、膜層ブロックを封止することでキャビティを封止する工程とを含み、膜層を少なくとも２つの膜層ブロックにパターニングする工程は、犠牲層の除去後のみに行われる。
【０００９】
本発明の目的のために、犠牲層は、少なくとも部分的に、それぞれの半導体デバイスの仕上げの前に除去することを意図する。典型的には、犠牲層は、半導体デバイスの構造的な要素や層を一時的に支持するために使用される層である。
【００１０】
膜層は、結果の膜層が繋がらないように、即ち、物理的および／または電気的に互いに接続しないようにパターニングされる。
【００１１】
膜層を少なくとも２つの分離した膜層ブロックにパターニングすることによる、膜層の限定を遅らせることにより、中間または最終のデバイスの機械的強度を大きくすることができる。
【００１２】
なお、従来技術の典型的なプロセス手順では、キャビティの位置の膜層中にエッチング孔を形成するのと同時に膜層が限定され、キャビティが形成される位置とは異なる位置の膜層の下方にある犠牲層の部分も除去される。換言すれば、膜層ブロックを分離するトレンチを通して犠牲層が除去されるリスクがある。これは。デバイスまたはその一部の物理的強度を弱くする。
【００１３】
本発明の第１の形態の好適な具体例では、少なくとも２つの分離された膜層ブロックを限定するための膜層のパターニング工程は、膜層の封止後に行われる。
【００１４】
更に、膜層の封止後まで膜層の限定を延ばすことで、膜層の限定が膜層中のエッチング孔の形成と同時に行われる典型的なプロセス手順と比較して、処理表面の中間のトポグラフィ（topography）が大きく低減される。これは、封止層除去のためのリソグラフィおよびエッチングプロセスが更に正確に行えることを意味する。
【００１５】
本発明の第１形態の好適に具体例では、この方法は、少なくとも１つの埋め込まれた金属層を含む基板の上で行われる。基板は、例えばＣＭＯＳウエハでも良い。
【００１６】
第１の形態に好適な具体例では、複数の封止されたキャビティが同時に形成される。
封止されたキャビティは、ウエハレベル処理のプロセス中に、互いに隣り合うように形成され、これによりプロセス工程が、ウエハのような基板の全面に実質的に適用される。キャビティは実質的に同じ形状でも、類似形状でも、または実質的に異なる形状でも良い。ウエハに対する異なるデバイスの平行処理は、主に同一のデバイスの処理を都合良く含む。
【００１７】
第１の形態の好適な具体例では、この方法は、膜層の上にボンドパッドを形成し、キャビティと隣り合う位置でボンドパッドと膜層との間に電気的接続を形成する工程を含む。
【００１８】
第１の形態の好適な具体例では、膜層をパターニングする工程は、実質的にキャビティの上方に配置されたキャップ膜層を形成する工程を含む。
【００１９】
第１の形態の好適な具体例では、膜層をパターニングする工程は、キャビティに隣り合うように配置されたボンドパッド膜層ブロックを形成する工程を含む。ボンドパッドが存在する具体例では、ボンドパッド膜層ブロックは、ボンドパッドを含む。ボンドパッド膜層ブロックは、パターニングされた膜層を上方から見た場合に、一般にはキャップ膜層ブロックの距離だけ離れてキャビティに隣り合って配置される。
【００２０】
本発明の第１の形態の有利な具体例では、少なくとも２つの膜層ブロックに膜層をパターニングする工程は、ボンドパッドの形成後に行われる。これにより、ボンドパッドが実質的に平坦な面の上に形成されるため、ボンドパッドのより成功した形成が可能となる。少なくとも２つの分離した膜層ブロックを限定するための、膜層のパターニング工程は、好適には、キャビティの側壁からボンドパッドを分離する。
【００２１】
本発明の第１の形態の好適な具体例では、この方法は、キャビティ中に少なくとも１つのＭＥＭＳデバイスを形成する工程と、ＭＥＭＳデバイスのために電気的接続を形成する工程とを含み、この電気的接続は埋め込み金属層を含む。電気的接続は、好適にはボンドパッドとＭＥＭＳデバイスとの間を接続する。これにより、ＭＥＭＳデバイスは埋め込み金属層と電気的に接続され、好適には更にボンドパッドと接続される。
【００２２】
本発明の第１の形態の好適な具体例では、少なくとも１つのＭＥＭＳデバイスが形成され、この方法は、構造的なＭＥＭＳ層を形成する工程を含み、構造的なＭＥＭＳ層の少なくとも第１の部分はＭＥＭＳデバイス中に含まれ、構造的なＭＥＭＳ層の少なくとも第２の部分はＭＥＭＳデバイスとボンドパッドとの間の電気的接続中に含まれる。
【００２３】
本発明の目的のために、構造層は、少なくとも部分的には、機能的なマイクロエレクトロニクスデバイスの一部となることを意図する層である。
【００２４】
本発明の典型的な具体例では、膜層を通って犠牲層を除去する工程は、更に、膜層の下方の犠牲層の少なくとも一部を除去するための少なくとも１つのエッチング孔を形成するために、少なくとも２つの分離された膜層ブロックが限定される膜層のパターニングプロセスとは独立して、キャビティの実質的に上方の位置の膜層をパターニングする工程を含む。このプロセスは、任意的に、堆積させた膜層の平坦化プロセスの後に行っても良い。
【００２５】
他の具体例では、少なくとも２つの分離された膜層ブロックに、膜層をパターニングする工程は、好適にはボンドパッドとボンドパッド膜層ブロックを、キャップ膜層ブロックと対応するキャビティの側壁から分離する工程を含む。
【００２６】
本発明の第２の形態では、キャビティと、キャビティの上でキャビティを封止する膜層とを含むマイクロエレクトロニクスデバイスが開示され、膜層は、膜層を通ってキャビティ中の犠牲層を除去できるように取り付けられ、膜層は単一層である。
【００２７】
他の見方では、（例えばキャップ膜層ブロックやボンドパッド膜層ブロックとして）少なくとも２つの膜層ブロックを限定するために、膜層はパターニングされない。更に他の見方では、膜層は相互接続された層である。別な方法で見れば、膜層では、膜層の表面のランダムに選択された点のいかなるペアの間においても、単一の連続線がそれらを接続するように引かれる。
【００２８】
本発明のこの形態は、本発明の第１の形態にかかる方法を行う間に作製された特徴的な中間デバイスに関する。
【００２９】
本発明の第２の形態の好適な具体例では、犠牲材料は層中に提供され、このように挿入される。
【００３０】
本発明の第２の形態の好適な具体例では、マイクロエレクトロニクスデバイスは、更に、キャビティの上方の膜層中に少なくとも１つのエッチング孔を含み、エッチング孔はキャビティと繋がっている。
【００３１】
本発明の第２の形態の好適な具体例では、マイクロエレクトロニクスデバイスは、キャビティの上方の膜層を覆い、封止する少なくとも１つの封止層を含む。少なくとも１つの封止層は、実質的に平坦な面の上に形成され、このように実質的に平坦な下面を含む。
【００３２】
本発明の第２の形態の好適な具体例では、マイクロエレクトロニクスデバイスは、キャビティの側壁を限定するパッケージングアンカーを含み、キャビティの外側の位置に少なくとも犠牲材料の支持構造を含み、支持構造は犠牲材料の一部から形成され、犠牲材料でキャビティを一時的に埋めるために用いられる。支持構造は、キャビティの側壁のための、またはキャビティの外側の構造のための、支持を提供する。
【００３３】
本発明の第２の形態の好適な具体例では、支持構造は、膜層の下面にレベルに対応するレベルにおいて、実質的に平坦な上面を含む。好適な具体例では、この部分は、パッケージングアンカーまたがキャビティの外側の構造を囲み、結合する。
【００３４】
キャビティの外側の構造は、例えば電気的な接続構造でも良い。電気的な接続構造は、半導体デバイスの表面近傍の位置から、埋め込み導電層に向かって、更にはキャビティ中に存在するＭＥＭＳデバイスに向かって、埋め込み導電層の手段により、電気的な接続を形成する。電気的接続は、一端がデバイスの表面近傍に配置され、他端が埋め込む金属層と隣接する柱状構造を含んでも良い。犠牲層の残った部分は、キャビティの外側に位置する柱状構造を機械的に支持するように配置される。
【００３５】
好適な具体例では、膜層は基板の全面上に延びる。
【００３６】
本発明の第３の形態では、基板により境界が定められた封止されたキャビティ、キャビティの側壁、およびキャビティの上方に配置されたキャップ膜層ブロックを含み、少なくとも支持構造がキャビティの外側の位置に存在し、サポート構造は犠牲材料の一部から形成されてキャビティを一時的に埋めるために用いられる、マイクロエレクトロニクスデバイスが記載される。本発明のこの形態は、本発明の第１の形態にかかる方法を行って作製されるデバイスに関する。
【００３７】
支持構造は、キャビティの外側の構造のキャビティの側壁を支持するために提供される。
【００３８】
本発明の第３の形態の好適な具体例では、犠牲材料は層中に適用され、このように挿入される。
【００３９】
キャビティの外側の構造は、本発明の第２の形態に記載されたものと同じである。
【００４０】
本発明の第３の形態の好適な具体例では、基板は少なくとも１つの埋め込み金属層を含み、キャビティはＭＥＭＳデバイスを含み、マイクロエレクトロニクスデバイスは、更に、キャビティに隣り合って配置されたボンドパッド膜層ブロックを含み、キャップ膜層ブロックとボンドパッド膜層ブロックは、互いに電気的に分離される。キャップ膜層ブロックとボンドパッド膜層ブロックは、好適には同じ膜層から形成される。
【００４１】
本発明の第３の形態の好適な具体例では、キャビティに隣り合って配置された膜層ブロックは、ボンドパッドを支持し、デバイスは、ボンドパッドとＭＥＭＳデバイスとの間の電気的接続を含み、この電気的接続はボンドパッド膜層ブロックと埋め込み金属層を含む。
【００４２】
本発明の第３の形態の好適な具体例では、支持構造は、機械的に電気的接続を支持する。電気的接続の支持を提供するために、犠牲材料の一部が好適には電気的接続と隣り合って、または接続して配置される。
【００４３】
本発明の第３の形態の好適な具体例では、第３の形態の他のいずれの具体例でも、ＭＥＭＳデバイスを形成しまたはこれに含まれる構造層のレベルにおいて、犠牲材料の一部がボンドパッドの電気的接続と隣り合って配置され、この電気的接続は、構造層の少なくとも一部を含む。また、犠牲材料の一部は、このレベルの下方に配置され、即ちこのレベルと基板との間に配置されても良い。
【００４４】
本発明の第３の形態の好適な具体例では、犠牲材料の一部は、キャップ膜層ブロックの下面のレベルに対応するレベルに、実質的に平坦な上面を含む。好適な具体例では、この部分はキャビティの側壁を囲む。
【００４５】
本発明の第３の形態の好適な具体例では、ＭＥＭＳデバイスとボンドパッドとの間の電気的接続は、ＭＥＭＳデバイスを含むキャビティの側壁から電気的に分離されている。
【００４６】
本発明の第３の形態の好適な具体例では、ＭＥＭＳデバイスとボンドパッドとの間、またはＭＥＭＳデバイスとボンドパッド膜層ブロックとの間の電気的接続は、キャビティの側壁の一部を形成しない。
【００４７】
本発明の第３の形態の好適な具体例では、第３の形態の他のいずれの具体例でも、キャビティ中のＭＥＭＳデバイスとボンドパッドとの間の電気的接続は、キャビティの外側に配置される。好適には、電気的接続は、キャビティ内に配置された金属線を含まない。好適には、ＭＥＭＳデバイスは、キャビティの下の埋め込み金属層を介して電気的に接続される。
【００４８】
１またはそれ以上の本発明の他の形態の特徴や具体例に対応する、本発明の第１、第２、および第３の形態の特徴や具体例は、当業者によって認識されるように、同様に本発明の範囲内にあると考えられる。
【図面の簡単な説明】
【００４９】
添付された図面は、本発明の具体例を表すために使用される。
【００５０】
【図１】本発明の好適な具体例にかかるプロセスフローを表す。
【図２】本発明の好適な具体例にかかるプロセスフローを表す。
【図３】本発明の好適な具体例にかかるプロセスフローを表す。
【図４】本発明の好適な具体例にかかるプロセスフローを表す。
【図５】本発明の好適な具体例にかかるプロセスフローを表す。
【図６】本発明の好適な具体例にかかるプロセスフローを表す。
【図７】本発明の好適な具体例にかかるプロセスフローを表す。
【図８】本発明の好適な具体例にかかるプロセスフローを表す。
【図９】本発明の好適な具体例にかかるプロセスフローを表す。
【図１０】本発明の好適な具体例にかかるプロセスフローを表す。
【図１１】本発明の好適な具体例にかかるプロセスフローを表す。
【図１２】本発明の好適な具体例にかかるプロセスフローを表す。
【図１３】本発明の好適な具体例にかかるプロセスフローを表す。
【図１４】本発明の好適な具体例にかかるプロセスフローを表す。
【図１５】本発明の好適な具体例にかかるプロセスフローを表す。
【図１６】本発明の好適な具体例にかかるプロセスフローを表す。
【図１７】本発明の好適な具体例にかかるプロセスフローを表す。
【図１８】本発明の好適な具体例にかかるプロセスフローを表す。
【図１９】本発明の好適な具体例にかかるプロセスフローを表す。
【図２０】本発明の好適な具体例にかかるプロセスフローを表す。
【図２１】本発明の好適な具体例にかかるプロセスフローを表す。
【図２２】本発明の好適な具体例にかかるプロセスフローを表す。
【図２３】本発明の好適な具体例にかかるプロセスフローを表す。
【図２４】本発明の好適な具体例にかかるプロセスフローを表す。
【図２５】本発明の好適な具体例にかかるプロセスフローを表す。
【図２６】本発明の好適な具体例にかかるプロセスフローを表す。
【図２７】本発明の好適な具体例にかかるプロセスフローを表す。
【図２８】本発明の好適な具体例にかかるプロセスフローを表す。
【図２９】本発明の好適な具体例にかかるプロセスフローを表す。
【図３０】本発明の好適な具体例にかかるプロセスフローを表す。
【００５１】
参照符号は、異なる図や図面において、類似または同一の要素または特徴に対して同一となるように選択される。
【発明を実施するための形態】
【００５２】
本発明はそれぞれの図面と関係して読んだ場合に、以下の詳細な説明から、本発明の上記および他の有利な特徴や目的はより明らかになり、そして本発明はより理解されるであろう。
【００５３】
本発明の形態の説明は、特定の具体例の手段により、そして所定の図面を参照して行われるが、本発明はこれらに限定されるものでは無い。描かれた図面は単に概略的であり、限定するものと考えるべきではない。例えば、所定の要素または特徴は、他の具体例と比較して調和がとれず、縮尺が合わないように示される。
【００５４】
本発明にかかる所定の具体例に説明において、１またはそれ以上の様々な発明の形態の理解を助ける目的で、多くの特徴は、時に、１つの具体例、図面、またはその説明にまとめられる。これは、特定の問題を解決するために、グループの全ての特徴の存在が必要と解釈すべきでない。発明の形態は、特定の具体例の説明中に存在するそのような特徴のグループの全ての特徴より少なくても良い。
【００５５】
図１において、例えばシリコンウエハのような基板１が準備される。シリコンウエハの主面の上に、膜厚が例えば３００ｎｍの酸化シリコン（ＳｉＯ２）層が堆積される（図２）。異なるサブ層３を含む導電層が、層２の上に堆積される。導電層は埋め込み金属層を有する。サブ層は、例えば、膜厚が２０ｎｍ／５９０ｎｍ／２０ｎｍ／４５ｎｍのＴｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮ積層を含んでも良い（図３）。次に、マスクを使用して、金属層３が図４に示されるようにパターニングされる。金属層３は、回路のような活性部分を含む半導体基板の相互接続配置の上部金属層でも良い。ＭＥＭＳデバイスが、次に、基板の上に形成された電気回路の上に処理される。約１５００ｎｍ膜厚の酸化シリコン（ＳｉＯ２）層が堆積され（図５参照）、その後に、表面を平坦化するために化学機械研磨（ＣＭＰ）工程が行われる（図６）。層４は、一般的には基板表面を平坦化するのに十分な厚さである。次に、３００〜４００ｎｍのＳｉＣ保護層５が堆積される（図７）。リソグラフィックパターニングを用いて層５および層４を開口し、埋め込み金属層３へのコンタクトホールを形成する。コンタクトホールを介して、一方のキャビティ中のＭＥＭＳデバイスと、他方のキャビティと隣り合うボンドパッドとの間に電気的接続が形成されても良い。コンタクトエッチングは、ＴｉＮ３の上をエッチングストップとして行われる（図８）。
【００５６】
次に、シリコンゲルマニウム電極層６が、例えば４００ｎｍの膜厚で、化学気相堆積（ＣＶＤ）の手段により堆積され（図９）、ＣＭＯＳ電極層３の上部に接続される。シリコンゲルマニウム層６は、シリコンゲルマニウム電極にパターニングされ（図１０）、その上に他の犠牲酸化シリコン（ＳｉＯ２）層７（膜厚は一般に約１〜３μｍ）が堆積される（図１１）。犠牲層は、化学機械研磨工程を行うことで平坦化され、更なるリソグラフィ工程のために表面トポグラフィを減らす（図１２）。更なるコンタクトエッチングが、犠牲酸化物７を開口して行われ、パッケージングアンカー８２とＭＥＭＳフィードスルー８３が限定される（図１３）。
【００５７】
一般的には１〜８μｍの膜厚を有する構造的シリコンゲルマニウム層８が、選択的に１００ｎｍのＳｉＣ層９（図示せず）とともに堆積される（図１４）。構造層は、ＭＥＭＳデバイスの形成のために使用される。次に、構造的シリコンゲルマニウム層（および選択的にＳｉＣ層）がパターニングされ、ＭＥＭＳデバイス８４、パッケージングアンカー８２の一部、および埋め込み金属層３とボンドパッドとの間の電気的接続８３を形成する（図１５）。
【００５８】
次に、酸化シリコン層１０を堆積して構造が覆われ、構造層の間のギャップが埋められる（図１６）。表面のトポグラフィを減らすために充填層１０の主表面から化学機械研磨（ＣＭＰ）プロセスが行われ（図１７）、これにより構造的シリコンゲルマニウム層８と後に堆積されるシリコンゲルマニウム膜層１２との間にギャップが限定される。選択的に、ＣＭＰプロセスは、もし存在する場合にはＳｉＣ９（ＣＭＰストッパ層）のレベルまで行われる。後者の場合、他の酸化シリコン（ＳｉＯ２）層１１が堆積され、これにより構造的シリコンゲルマニウム層と後に堆積されるシリコンゲルマニウム膜層１２との間にギャップが限定される。ここで、酸化層１０の中で膜コンタクトエッチングが行われ（図１８）、キャップ層のアンカー８２とボンドパッドへの電気的接続８１の一部を形成する。なお、犠牲層の残留部分１０１が存在し、これは電気的接続８１とパッケージ側壁またはキャビティ側壁を支持する。残留部分は、先のプロセスのために、実質的に平坦な上面を有する。
【００５９】
次に、（典型的には４〜１０μｍの膜厚を有する）多結晶シリコンゲルマニウム膜１２の堆積が行われ（図１９）、その表面が選択的にＣＭＰ工程を行うことで平坦化され（図２０）、実質的に平坦なシリコンゲルマニウム膜となる。なお、犠牲材料１０１の残留部分の実質的に平坦な上面は、膜層１２の下面のレベルに対応する。ここで、エッチング孔の形成が行われ、膜層１２の下の犠牲材料１０を除去するために使用される取り出し孔（release hole）１４が限定される（図２１）。ここで、形成されたキャビティ中での膜層および機能的シリコンゲルマニウム層の取り出しは、例えば気相のＨＦのような、開口部および膜層１２中の取り出し孔１４を通過するエッチング剤を用いて、犠牲層１０（選択的には１１）、７の材料を除去するために行われ、これにより膜層１２の下方にキャビティまたはギャップ１５を形成し（図２２）、このキャビティはＭＥＭＳデバイスを含む。なお、このプロセス手順の時点で、キャビティ１５に並ぶまたは隣り合う犠牲材料１０（選択的には１１）、７の層の一部１０１は除去されない。これは、中間および／または最終のデバイスの強度を改良する。
【００６０】
次に、膜層中の開口部または取り出し孔１４が、最新技術を用いて封止される。可能な技術の１つを以下に示す。少なくとも部分的に開口部の幅を減らし、または完全に開口部を閉じるために、酸化シリコン１６の封止層が、膜層１２の上の中間デバイスの表面上に堆積される（図２３）。この後に、例えばアルミニウム層１７のような第２の封止層を堆積させて（選択的にリフローしても）もよい（図２４）。例えば酸化シリコン１６とリフローされたアルミニウム層１７のような第１および第２の封止層は、ここでは膜層１２の開口部１４およびこれによりキャビティ１５を密閉状態に封止する封止層を提供する。封止層１６、１７は、更にパターニングされて、キャビティの位置にのみ残り（図２５）、その上に、更に、リフローされたアルミニウム層１７を囲み電気的分離層として働く酸化シリコン層１８が堆積される（図２６）。酸化シリコン層または分離層１８は、ボンドパッドに位置に開口され（図２７）、その上にボンドパッド層１９の堆積が行われる（図２８）。ボンドパッド層１９はまたキャビティを覆い、これによりキャビティの密封を改良する。図２７に示すように、パターニングされた封止層１６に隣り合って、層１８中に追加の開口部が形成されても良い。ボンド層１９が堆積される場合、開口部もボンド層材料により充填され、これにより封止層スタック１６、１７の側壁も封止される。
【００６１】
ボンドパッド層１９は、アルミニウムまたは当業者に適切として知られたいずれかの材料を含んでも良い。それは、例えば９００ｎｍの膜厚のＡｌ層である。（追加の封止層として選択的に使用できる）ボンドパッド層１９が、次に、ボンドパッド１９１および選択的に追加の封止層１９２にパターニングされる（図２９）。
【００６２】
上述のプロセス工程では、膜層１２の表面は、キャビティ１５を形成する場合に犠牲層１０を除去するための、小さなエッチング孔１４のみを含んでいた。その方法では、一連の処理は、膜層１２のトポグラフィによっては邪魔されない。予め決められたパターンによってトレンチ２０を形成することにより、膜層１２を少なくとも２つの独立した膜層ブロック１２２、１２１にするために、最後のシリコンゲルマニウムのパターニング工程のみが適用される（図３０）。このパターニング工程では、層１２により形成されるキャビティ１５のゼロレベルのパッケージが、その上にボンドパッドが形成され、ボンドパッドと埋め込み金属層３との間の電気的接続の一部である柱から分離される。独立した膜層ブロックは、好適には、キャビティと、電気的接続と関連するボンドパッド領域とを覆うキャップに対応し、これは、このように膜層の一部を含む。
【００６３】
ここに記載した幾つかの具体例は、他の具体例に含まれる他の特徴ではない、いくつかの特徴を含むが、当業者によって理解されるように、異なる具体例の特徴の組み合わせは、本発明の範囲内にあることを意味し、異なる具体例を形成する。
【００６４】
本発明の原理は、特定の具体例と関連させて上で述べたが、この説明は単に例示の方法により行われ、添付した請求の範囲によって規定される保護範囲を限定するものではないことは、容易に理解されるであろう。
【特許請求の範囲】
【請求項１】
マイクロエレクトロニクスデバイスに含まれる封止されたキャビティの製造方法であって、この方法は、
少なくともキャビティが形成される位置に犠牲層を形成する工程と、
犠牲層の上に膜層を堆積させる工程と、
犠牲層のレベルまで、少なくとも２つの分離された膜層ブロックに膜層をパターニングする工程と、
膜層を通って犠牲層を除去する工程と、
膜層を封止することによりキャビティを封止する工程と、を含み、
膜層をパターニングする工程は、犠牲層を除去する工程後に行われる方法。
【請求項２】
膜層をパターニングする工程は、膜層を封止する工程後に行われる請求項１に記載の方法。
【請求項３】
更に、膜層の上にボンドパッドを形成し、ボンドパッドと、キャビティと隣り合った位置の膜層との間に電気的接続を形成する請求項１または２に記載の方法。
【請求項４】
膜層をパターニングする工程は、キャビティの実質的に上方に配置されるキャップ膜層ブロックを形成する工程を含む請求項１〜３のいずれかに記載の方法。
【請求項５】
膜層をパターニングする工程は、キャビティに隣り合ってパターニングされたボンドパッド膜層ブロックを形成する工程を含む請求項１〜４のいずれかに記載の方法。
【請求項６】
少なくとも１つの埋め込み金属層を含む基板上で行われ、更に、キャビティ中に少なくとも１つのＭＥＭＳデバイスを形成する工程と、ＭＥＭＳデバイスのための電気的接続を形成する工程とを含み、電気的接続は埋め込み金属層を含む請求項１〜５のいずれかに記載の方法。
【請求項７】
少なくとも１つのＭＥＭＳデバイスを形成する工程は、構造的ＭＥＭＳ層の形成工程を含み、その少なくとも第１部分はＭＥＭＳデバイスに含まれ、その少なくとも第２部分は電気的接合に含まれる請求項６に記載の方法。
【請求項８】
少なくとも２つの分離された膜層ブロックに膜層をパターニングする工程は、キャビティの側壁から電気的接続を分離する工程を含む請求項６または７に記載の方法。
【請求項９】
更に、犠牲層の少なくとも一部を除去するために、キャビティの実質的に上方の位置の膜層中に少なくとも１つの孔を形成する工程を含む請求項１〜８のいずれかに記載の方法。
【請求項１０】
キャビティと、キャビティの上方でキャビティを封止する膜層とを含み、膜層は、膜層を通ってキャビティ中の犠牲材料の除去が可能になるように設けられ、膜層が単層からなるマイクロエレクトロニクスデバイス。
【請求項１１】
更に、膜層中に、キャビティと接続する少なくとも１つのエッチング孔を含む請求項１０に記載のマイクロエレクトロニクスデバイス。
【請求項１２】
キャビティの側壁を限定するパッケージングアンカーを含み、キャビティの外側の位置に犠牲材料の少なくとも支持構造を含み、支持構造は犠牲材料の一部から形成されて、キャビティを犠牲材料で一時的に充填する請求項１０または１１に記載のマイクロエレクトロニクスデバイス。
【請求項１３】
支持構造は、膜層の下面のレベルに対応するレベルに、実質的に平坦な上面を含む請求項１２に記載のマイクロエレクトロニクスデバイス。
【請求項１４】
支持構造は、パッケージングアンカーまたはキャビティの外側の構造を囲み、接続する請求項１２または１３に記載のマイクロエレクトロニクスデバイス。
【請求項１５】
基板により明確にされた封止されたキャビティ、キャビティの側壁、およびキャビティの上方に配置されたキャップ膜層ブロックを含み、少なくとも支持構造がキャビティの外側に位置に存在し、支持構造は、キャビティを一時的に充填するのに使用するために犠牲材料の一部から形成されたマイクロエレクトロニクスデバイス。
【請求項１】
マイクロエレクトロニクスデバイスに含まれる封止されたキャビティの製造方法であって、この方法は、
少なくともキャビティが形成される位置に犠牲層を形成する工程と、
犠牲層の上に膜層を堆積させる工程と、
犠牲層のレベルまで、少なくとも２つの分離された膜層ブロックに膜層をパターニングする工程と、
膜層を通って犠牲層を除去する工程と、
膜層を封止することによりキャビティを封止する工程と、を含み、
膜層をパターニングする工程は、犠牲層を除去する工程後に行われる方法。
【請求項２】
膜層をパターニングする工程は、膜層を封止する工程後に行われる請求項１に記載の方法。
【請求項３】
更に、膜層の上にボンドパッドを形成し、ボンドパッドと、キャビティと隣り合った位置の膜層との間に電気的接続を形成する請求項１または２に記載の方法。
【請求項４】
膜層をパターニングする工程は、キャビティの実質的に上方に配置されるキャップ膜層ブロックを形成する工程を含む請求項１〜３のいずれかに記載の方法。
【請求項５】
膜層をパターニングする工程は、キャビティに隣り合ってパターニングされたボンドパッド膜層ブロックを形成する工程を含む請求項１〜４のいずれかに記載の方法。
【請求項６】
少なくとも１つの埋め込み金属層を含む基板上で行われ、更に、キャビティ中に少なくとも１つのＭＥＭＳデバイスを形成する工程と、ＭＥＭＳデバイスのための電気的接続を形成する工程とを含み、電気的接続は埋め込み金属層を含む請求項１〜５のいずれかに記載の方法。
【請求項７】
少なくとも１つのＭＥＭＳデバイスを形成する工程は、構造的ＭＥＭＳ層の形成工程を含み、その少なくとも第１部分はＭＥＭＳデバイスに含まれ、その少なくとも第２部分は電気的接合に含まれる請求項６に記載の方法。
【請求項８】
少なくとも２つの分離された膜層ブロックに膜層をパターニングする工程は、キャビティの側壁から電気的接続を分離する工程を含む請求項６または７に記載の方法。
【請求項９】
更に、犠牲層の少なくとも一部を除去するために、キャビティの実質的に上方の位置の膜層中に少なくとも１つの孔を形成する工程を含む請求項１〜８のいずれかに記載の方法。
【請求項１０】
キャビティと、キャビティの上方でキャビティを封止する膜層とを含み、膜層は、膜層を通ってキャビティ中の犠牲材料の除去が可能になるように設けられ、膜層が単層からなるマイクロエレクトロニクスデバイス。
【請求項１１】
更に、膜層中に、キャビティと接続する少なくとも１つのエッチング孔を含む請求項１０に記載のマイクロエレクトロニクスデバイス。
【請求項１２】
キャビティの側壁を限定するパッケージングアンカーを含み、キャビティの外側の位置に犠牲材料の少なくとも支持構造を含み、支持構造は犠牲材料の一部から形成されて、キャビティを犠牲材料で一時的に充填する請求項１０または１１に記載のマイクロエレクトロニクスデバイス。
【請求項１３】
支持構造は、膜層の下面のレベルに対応するレベルに、実質的に平坦な上面を含む請求項１２に記載のマイクロエレクトロニクスデバイス。
【請求項１４】
支持構造は、パッケージングアンカーまたはキャビティの外側の構造を囲み、接続する請求項１２または１３に記載のマイクロエレクトロニクスデバイス。
【請求項１５】
基板により明確にされた封止されたキャビティ、キャビティの側壁、およびキャビティの上方に配置されたキャップ膜層ブロックを含み、少なくとも支持構造がキャビティの外側に位置に存在し、支持構造は、キャビティを一時的に充填するのに使用するために犠牲材料の一部から形成されたマイクロエレクトロニクスデバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【公開番号】特開２０１１−１１５９３９（Ｐ２０１１−１１５９３９Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１０−２６７００４（Ｐ２０１０−２６７００４）
【出願日】平成２２年１１月３０日（２０１０．１１．３０）
【出願人】（５９１０６０８９８）アイメック (302)
【氏名又は名称原語表記】ＩＭＥＣ
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２０１０−２６７００４（Ｐ２０１０−２６７００４）
【出願日】平成２２年１１月３０日（２０１０．１１．３０）
【出願人】（５９１０６０８９８）アイメック (302)
【氏名又は名称原語表記】ＩＭＥＣ
【Ｆターム（参考）】
[ Back to top ]