マスクデータ補正方法とマスクデータ補正装置及び記録媒体
【課題】短時間で補正の必要な全てのパターンについて一連のプロセスを通したプロセス変換差を求め、光近接効果を補正したマスクデータを作成できるマスクデータ生成方法を提供する。
【解決手段】マスクデータ補正方法において、設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う。そして、各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する。
【解決手段】マスクデータ補正方法において、設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う。そして、各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路や液晶パネル製造などにおける光及びＸ線リソグラフィ技術に係わり、特に光近接効果補正のために設計データを補正するマスクデータ方法と補正装置、更にはマスクデータ方法を実施するためのプログラムを格納した記録媒体に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化が進み、ＬＳＩに作り込む素子サイズが微小化するに伴い、リソグラフィ工程におけるパターン転写の忠実度が問題になり始めている。具体的には、設計上で９０度のはずのコーナーが丸くなる、ライン端が短くなる、ラインの幅が太る／細る等の現象を生じる（光近接効果）。パターンの微細化に伴い許容寸法誤差の絶対値が小さくなると、光近接効果の影響で許容寸法誤差を越えてしまう場合も出てくる。この光近接効果（Optical Proximity Effect: OPE）は、本来は転写時の光による効果を意味していたが、最近では光学的効果に加え、レジスト現像やエッチングなどウェハプロセス全体を通じて生ずる様々な効果を含めて用いられている。
【０００３】
光近接効果の原因としては、露光における光学的要因（隣合ったパターン間の透過光の干渉）、レジストプロセス（ベーク温度・時間、現像時間他）、基板の反射や凹凸、エッチングの影響等があげられる。具体的には、転写においては光の回折、干渉等の光学的要因に由来する効果、そしてレジスト現象におけるレジスト溶解速度のパターン依存性、またレジストをエッチングする際のマイクロローディング効果、エッチング速度のパターン依存性の効果などがあげられる。
【０００４】
デバイスとして所望の性能を達成するためには、ウェハ上で設計パターンの所望の寸法及び形状を実現する必要がある。そのためには、これらのプロセス変換差を予めマスク上で補正する、光近接効果補正（Optical Proximity Correction：ＯＰＣ）が必要であるとして、近年検討されている。
【０００５】
光近接効果補正の考え方としては、
（１）露光プロセスにおける変換差のみを補正する−光学像シミュレーションに基づく、
（２）露光及び現像における変換差を補正する−現像まで含めたシミュレーションを行ったり、光学像にガウス関数をコンボリューションすることで現像を模擬する、
（３）露光からエッチングまでを通しての変換差を補正する、
という３種類に大別される。
【０００６】
（１）に関する光学的効果については、一般的な光学シミュレータを用いて予測をすることができる。このような光学シミュレータを使ったパターン形状予測及び補正処理については、（非特許文献１）に一例が記載されている。また、（２）に関するレジスト現像の効果の予測に関しても、レジスト溶解シミュレータ、簡易現像シミュレータ等が開発されている。また、光学像に対してガウシアン・コンボリューションを行うことによりレジスト現像を模擬する方法の一例としては、（非特許文献２）に掲載された（プラクティカル オプティカルプロキシミティ エフェクト コレクション アドプティング プロセス ラティチュード コンシダレーション）と題する論文があげられる。
【０００７】
このようなシミュレータを用いたパターン形状予測は、パターンのプロセス挙動予測や広いプロセスマージンを得るための露光条件出し、また最適バイアス値算出などに利用されている。シミュレータを用いることの利点は、実際にパターンを製造する方法と比べて遥かに速く、また人手をかけずに最適条件や最適バイアス値を求められることである。また、設計パターンを入力してパターンレイアウト毎にエッジのバイアス値をシミュレーションで求めることにより、自動的なＯＰＣが可能となり、予めＯＰＣ処理を行ったマスクを用いて出来上がりのウェハ上の形成パターンの線幅のばらつきを低減することができる。このように、計算機上で光学的な効果、またレジスト現像における効果を算出し、最適プロセス条件や最適バイアス値を求める方法は工期短縮に非常に有効である。
【０００８】
しかしながら、シミュレータを用いても、製造現場で用いるプロセスを通してウェハ上に形成するパターン形状を精度良く予測し、補正することは、実際には難しい。これは、実際には光学的要因、レジスト現像以外にも種々の要因が重なり合ってパターンが形成されるからであり、これらの種々の要因による変換差をそれぞれシミュレータ等で予測し、補正することが困難なのである。
【０００９】
上記のように変換差に関する予測を困難にしているプロセスの一つとして、エッチングがある。エッチング中の現象は非常に複雑であり、簡易モデルを作成することが困難である。例えばプラズマエッチングの場合、エッチングに強く関与するパラメータは気体の種類、分圧、流量、温度、プラズマ発生における電圧、パターン密度、パターンレイアウト、レジスト形状など実に多彩である。これらをモデル化し、精度良く予測することは現状では非常に困難である。このため、エッチング等の効果を精度良く取り入れるためには、シミュレータを用いるのは現実的ではなく、実験により効果を取り入れる必要がある。
【００１０】
エッチングまでを通じて変換差を補正する前記（３）に関する第１の従来技術が、（非特許文献３）において述べられている。
【００１１】
この方法では、テストパターンを実際の集積回路製品で使用するリソグラフィ条件及びエッチング条件の下で実際にパターンを形成し、仕上がりパターンを測長する。測長して得られた幾つかの離散的なデータをシミュレーションで得られた傾向で補間する（“anchoring ”と呼ぶ）。
【００１２】
例えば、ラインアンドスペース状パターンでライン幅を固定でスペースを変化させたような一連のテストパターンを作成し実際のプロセス条件でエッチングまでを行う。エッチング後の仕上がり寸法を測長し、スペースｖｓ変換差の対応関係を作成する。実験で得られるのはポイントデータであるから、光学像（或いは現像までを含んだ）シミュレーションを行い、ポイント間をシミュレーションで得られた傾向で補間する。得られたスペースｖｓ変換差の関係に基づき実際の集積回路パターンを補正する。
【００１３】
前記（３）に関する第２の従来技術が、（非特許文献４）において述べられている。
【００１４】
この方法でも、テストパターンを実際の集積回路製品で使用するリソグラフィ条件及びエッチング条件の下で実際にパターンを形成し、仕上がりパターンを測長する。測長して得られたデータを用いてビヘービアモデル（Behavior model）を構築する。ビヘービアモデルは変換差を多項式で表したものであり、多項式の変数はレイアウトに対応している。測長データを用いて多項式の係数を決定する。そして、一旦このビヘービアモデルを構築してしまえば、任意のレイアウト中の任意の点での変換差を求めることが可能である。
【００１５】
第３の従来技術では、全てのプロセスステップを通したモデリングを行う為に、各プロセス条件においてわずかな改良や変更があった場合に、新たにモデルを作成するのに全てのプロセスを通じての再測定が必要となり、煩雑であるだけでなく多大な時間を要する。
【００１６】
さらに、第２の従来技術の問題点として、レジスト現像など狭い範囲（〜数μｍ）のパターン配置に依存する現象と、エッチングなど広い範囲（〜数ｍｍ）のパターン密度に依存する現象をひとつのビヘイビアーモデルに採り込むが、広い範囲のシミュレーションは長時間を要するため、現実的に補正を行うには狭い範囲のパターン配置のみを考慮して補正することとになってしまう。
【００１７】
（３）に関する第３の従来技術として、（非特許文献５）においては、ライン・アンド・スペースのテストマスクを実際の製造プロセスを通じてウェハ上にパターンを形成し、エッジから最近接図形との距離に依存した補正ルールを予め作成しておく。この補正ルールには、マスク、リソグラフィ、エッチング等の全プロセスを通した変換差が採り込まれている。そしてＤＲＡＭのゲート層において、活性領域上のゲートのエッジを抽出し、抽出した各エッジから最近接図形までの距離に対応した補正値を取出し、エッジ全体を補正値分動かすことにより補正を行うＯＰＣ方法について論じられている。
【００１８】
第３の従来技術では、最近接図形との距離のみに基いて補正を行うために、補正対象エッジの隣接図形がエッジから見て途中で切れていたり曲折していたり、またエッジに対して斜めに配置されている場合に正確な補正をすることが出来ない。さらに、隣接図形の大きさの大小に関わらず同じ距離に配置されていれば同じ補正を施すため、隣接図形の大小に応じた正確な補正をすることが出来ない。
【００１９】
（３）に関する第４の従来技術として実験によりプロセス変換差を測定し、補正を行う方法の一例として、ある設計パターンについて、代表的なパターンをテストパターンとして抜き出してテストマスクを作成し、これら代表的なパターンについて一連のプロセスを通した変換差を測定して補正を行う方法がある。この方法の例としては、（非特許文献６）が挙げられる。
【００２０】
この方法についてのフローを、図３１に示した。即ち、設計パターンに含まれる代表的なパターン、若しくは解像の困難と考えられるパターンとしてライン・アンド・スペースや孤立ライン、メモリセルなどのパターンを模したテストパターンを作成する（Ｓ２）。テストパターンの一例を、図３２に示す。このパターンについてマスクを作成し（Ｓ３）、一連のプロセスを通し（Ｓ４〜Ｓ６）、寸法測定を行いテストパターンに関するプロセス変換差を算出する（Ｓ７〜Ｓ８）。このテストパターンに関する変換差を設計パターンの特定領域又は全域に渡る変換差の代表として用いる（Ｓ９）。
【００２１】
なお、形成したパターンについて、線幅等寸法を測定するには、図３３に示すように走査型電子顕微鏡（ＳＥＭ）を用いる方法や、図３４に示すような電気特性測定用パッドにパターンを組込んで電圧・電流の測定により算出する方法が一般的である。前者の方法によれば、ＳＥＭ像より線幅Ｌを測定できるほか、近傍に目盛りに相当するパターンを配置しておけば、パターンエッジの所望位置からのズレ量を直接知ることができる。また、後者の方法は、ウェハ上の電気測定端子Ｉ、Ｖの位置を予めプログラミングしておくことにより、線幅Ｅを短時間で自動的に測定できるために、扱いやすい方法といえる。
【００２２】
（３）に分類される近接効果補正方法において、プロセス変換差の予測・補正を難しくしている要因としては、エッチング等プロセスのモデリングの困難さに加えて、効果の及ぶ範囲が各プロセス毎に異なることがあげられる。光学的効果及びレジスト現像による効果は、レンズの歪みやレジスト膜厚の不均一性などを除けば、注目点を起点として周囲数μｍ程度の狭い領域に存在するパターンレイアウトに依存する。このため、光学的効果及びレジスト現像による効果を測定・補正するためのテストパターンは小さな領域を模したパターンを用意し、これをプロセスを通して測定し、変換差を設計に適用すればよい。
【００２３】
また、エッチングの効果による影響は数μｍの狭い領域のパターン形状にも依存するが、場合によってはさらに数十μｍ程度の広い領域のパターン密度にも依存する。このため、エッチングによる効果を測定・補正するためには、数μｍの狭い領域のレイアウトのみでなく、数十μｍ程度のレイアウトをも模したテストパターンを作成する必要がある。
【００２４】
プロセスシミュレータを用いてプロセス変換差を予測・補正しようとした場合、エッチング等モデリングが困難なプロセスについての効果を予測・補正することができない。このために、プロセスに関する変換差を露光・転写実験により得て、これに基づいて実デバイスを補正しようとする場合、設計パターンに含まれる代表的なライン・アンド・スペース、孤立ライン、メモリセルアレイなどのパターンを模したテストパターンを作成してプロセス変換差を測定し、この変換差を用いてパターン全域を補正する方法は、これらのいずれにも該当しないライン・アンド・スペース端部、一本のラインにおいて途中まで孤立で途中から周囲にパターンが配置されている場合、メモリセル領域内の周辺部などのパターンに対しては適切な変換差を適用できないため、補正に含まれる誤差が大きい。
【００２５】
さらに、このような設計パターンのある特定の部分の変換差をもって全域やある特定の領域の変換差に対応させるという補正方法では、適用する変換差は一律若しくは僅か数種類となり、種々のパターンを含む設計パターンについては、小領域を取出して見たときの種々のパターン形状に依存する光学的要因や現像の効果の補正をしきれない。
【００２６】
また、代表的なパターンを模したテストパターンを用いる方法では設計パターンの全パターンを模しきれないことを補うために、全域をウェハ上に作成し、全域を測長し、各パターンの変換差をもって全域を補正する、という方法は、図形数と測長点数が多くなりすぎてしまい、現実に行うことは困難である。
【００２７】
また、リソグラフィ等のプロセスによる効果はシミュレータを用いてかなり高精度の予測ができるため自動光近接効果補正に取込むことができるが、エッチング等の予測困難なプロセスは実験を用いて測定し、プロセス効果を取込むため、リソグラフィとエッチングの効果を合わせた自動補正が現状では困難である。
【非特許文献１】エス ピー アイ イー（ＳＰＩＥ）vol. 2440 192 ページ
【非特許文献２】Jpn. J. Appl. Phys. vol. 35(1995) pp.6552-6559）に掲載さ
【非特許文献３】Optical/Laser Microlithography VII, Vol 2197、SPIE Symposium On Microlithography,1994,p278-293
【非特許文献４】Optical/Laser Microlithography VII, Vol 2197、SPIE Symposium On Microlithography, 1994, p294-301
【非特許文献５】Proc. SPIE-Int. Soc. Opt. Eng. (USA) vol. 2322: p.229-238(1994))
【非特許文献６】Jpn. J. Appl. Phys. vol. 34(1995) pp.6557-6551
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明の目的は、設計パターンに対し、できるだけ短時間で補正の必要な全てのパターンについて一連のプロセスを通したプロセス変換差を求めることができ、光近接効果を補正したマスクデータを短時間で作成できるマスクデータ生成方法を提供することにある。
【００２９】
本発明の他の目的は、プロセスシミュレータを用いて予測した光学像やレジスト現像の効果と、計算機上では予測不能なエッチング等の効果を合わせて効率良く補正することのできるマスクデータ生成方法を提供することにある。
【００３０】
本発明の更に他の目的は、露光・転写実験を通して測定した変換差を効率良く補正に取り込める補正システムを構築することにある。
【課題を解決するための手段】
【００３１】
本発明は、上記の課題を解決するために次のような手段を講じた。
【００３２】
本発明に係るマスクデータ補正方法は、設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う工程と、前記各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する工程とを備えたことを特徴とする。ここで、前記補正工程は、前記変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に△Ａｎ、△Ａｎ−１、…△Ａ２、△Ａ１の順に変換差の補正を行う工程を含むことが好ましい。
【００３３】
本発明では、リソグラフィ工程において、所望設計パターンに対する、ウェハ上に形成されるパターンの忠実度を向上するために、設計パターンを補正してマスクデータとして用いる（以下光近接効果補正と称する）方法として、設計パターンから各プロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する時、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行い、ウェハ上で所望のパターンを得られるマスクパターンを作成する。これにより、各プロセス条件においてわずかな改良や変更があった場合、変更のあったプロセスステップに関係する補正ルールを再生成するだけで済む。
【００３４】
また、あるプロセスにおける個々のプロセスステップの測定結果や補正ルールをデータベースとして保持し、他のプロセスステップとの組合せとして流用することができる。さらに、狭い範囲（〜数μｍ）のパターン配置に依存するプロセスステップ現象は狭い範囲を考慮して、また広い範囲（〜数ｍｍ）のパターン密度に依存する現象は広い範囲の配置を考慮した補正ルールを用いる事ができ、計算時間を短縮して適切な補正を施すことが出来る。また、特定のプロセスでの誤差・ばらつきが大きい場合にも、そのプロセスに関する補正ルールを再生成するだけで済む。
【００３５】
また、プロセスステップの順番の逆順に補正を行うことにより、精度の良い補正を行うことが出来る。
【００３６】
本発明に係る他のマスクデータ補正方法は、設計パターンに対し、エッチングプロセス相当の変換差を補正する第１の補正工程と、リソグラフィプロセス相当の変換差を補正する第２の補正工程と、マスクプロセス相当の変換差を補正する第３の補正工程とを備えたことを特徴とする。設計データからエッチングプロセス相当の変換差を補正し、次にリソグラフィプロセス相当の変換差を補正し、次にマスクプロセス相当の変換差を補正してマスクデータを得る。これにより、各プロセスの挙動に適した補正を無駄なく行い、精度のよい補正が可能となる。また、エッチングプロセスおよびマスクプロセスの補正部分に実験から得た補正ルールを用い、リソグラフィプロセスの補正部分にシミュレーションを用いることができるため、リソグラフィプロセス部分について精密な二次元的形状の補正を施すことが可能となる。
【００３７】
上記のマスクデータの補正方法において、好ましい実施態様は以下の通りである。
【００３８】
（１） 前記第１の補正工程は、被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用して補正する工程を含むこと。エッチング結果がパターン密度に依存する、エッチングプロセスに関して精度よく補正を施すことが出来る。
【００３９】
（２） 前記第１の補正工程は、被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用して補正する工程を含むこと。エッチング結果がパターン間距離に依存するエッチングプロセスに関して精度よく補正を施すことが出来る。
【００４０】
（３） （１）と（２）を適用することにより、エッチング結果がパターン間距離およびパターン密度に依存するエッチングプロセスに関して精度よく補正を施すことが出来る。
【００４１】
（４） 前記第１の補正工程は、被補正パターン近傍のレイアウトのリソグラフィプロセス後の像を入力として、これにエッチングモデルに相当する計算を行い、この計算結果より補正値を算出して補正する工程を含むこと。エッチングプロセスを精度よく模したモデルを用いることにより、エッチングプロセスに関して精度よくしかも迅速に補正を施すことが出釆る。
【００４２】
（５） 前記第１の補正工程は、被補正パターン近傍のレイアウトに関してエッチングシミュレータを用いてエッチング結果を予測し、この計算結果をもとに補正値を算出して補正に適用する工程を含むこと。エッチングプロセスを精度よく模したエッチングシミュレータを用いることにより、エッチングプロセスに関して精度よく補正を施すことが出来る。
【００４３】
（６） 前記第３の補正工程は、被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用する工程を含むこと。マスクプロセス結果がパターン密度に依存するマスクプロセスに関して精度よく補正を施すことが出来る。
【００４４】
（７） 前記第３の補正工程は、被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用して補正する工程を含むこと。マスクプロセス結果がパターン間距離に依存する、マスクプロセスに関して精度よく補正を施すことが出来る。
【００４５】
（８） （５）と（７）を適用することにより、マスクプロセス結果がパターン間距離およびパターン密度に依存するマスクプロセスに関して精度よく補正を施すことが出来る。
【００４６】
（９） 前記第３の補正工程は、被補正パターン近傍のレイアウトを入力として、これにマスクプロセスモデルに相当する計算を行い、この計算結果より補正値を算出して補正する工程を含むこと。マスクプロセスを精度よく模したモデルを用いることによりマスクプロセスに関して精度よくしかも迅速に補正を施すことができる。
【００４７】
（１０） 前記第３の補正工程は、被補正パターン近傍のレイアウトに関してマスクプロセスシミュレータを用いてマスクプロセス結果を予測し、この計算結果をもとに補正値を算出して補正に適用する工程を含むこと。マスクプロセスを精度よく模したマスクプロセスシミュレータを用いることにより、マスクプロセスに関して精度よく補正を施すことが出来る。
【００４８】
本発明に係るマスクデータ補正装置は、設計パターンから各プロセスステップ毎に補正を行う手段と、マスクデータを補正するためのプログラムされたコンピュータとを備えたことを特徴とする。各プロセスステップ毎に各プロセスに適した方式の補正を行うことが出来る。
【００４９】
また、本発明に係るコンピュータ読み取り可能な記録媒体は、コンピュータが設計パターンから各プロセスステップ毎の変換差を各プロセスステップ毎に補正を行うように機能するためのプログラムを備えたことを特徴とする。種々のコンピュータを用いてプロセスに適した補正を遂行することが出来る。
【００５０】
上記のように本発明によれば、半導体製造プロセスの各段階に対応した補正を精度よく行うことが出来、さらに本発明の光近接効果補正マスクを用いて所望の形状や寸法に近い半導体の製造を行うことが出来る。このため、半導体の製造の歩留まりが向上し、生産コストを低減させることが可能となる。
【発明の効果】
【００５１】
本発明によれば次のような効果が得られる。
【００５２】
本発明によれば、自動的に設計パターンにおける光近接効果の及ぶ範囲のパターン全種類を取出してトレーニングパターンとし、全トレーニングパターンについてプロセスを通して変換差を求めることができ、これを補正テーブルとして設計パターンを補正することができるため、測定が必要な全パターンかつ最小限のパターンについて製造プロセスを通した変換差を求め、補正することができる。
【００５３】
また、測定を行うパターンの数をさらに少なく抑えて必要な補正値を得ることができる。さらに、より容易な寸法測定方法である電気特性測定により測定した値を効率良く補正テーブルに取り入れ、補正に用いることができる。また、プロセスシミュレータを用いて求めた補正値と実験により求めた補正値を効率よく組合せ、補正を行うことができる。
【００５４】
更に、本発明によれば、半導体製造プロセスの各段階に対応した補正を精度よく行うことが出来、さらに本発明の光近接効果補正マスクを用いて所望の形状や寸法に近い半導体の製造を行うことが出来る。このため、半導体の製造の歩留まりが向上し、生産コストを低減させることが可能となる。
【発明を実施するための最良の形態】
【００５５】
図面を参照して本発明の実施の形態を説明する。
【００５６】
（第１の実施形態）
本発明をゲートパターンの一次元方向の補正に適用した実施形態として、本発明者らにより提案された一次元大フィールドＯＰＣ（S. Miyama et al, Digestof Papers Micro Process '96 (1996) p. 100 ）を組み合わせた例を、図１の模式図及び図２のフローチャートを用いて説明する。
【００５７】
なお、図１において、図１（ａ）は設計パターンの一部を拡大した例、図１（ｂ）は図１（ａ）におけるＥに対応するトレーニングパターンの例、図１（ｃ）は抽出した配置テーブルの例、図１（ｄ）はマスク上に作成するトレーニングパターンの例、図１（ｅ）は作成した補正テーブルの例を示している。
【００５８】
なお、本実施形態では、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。一次元大フィールドＯＰＣにおいては、プロセス的（リソグラフィ及びエッチング）な近接効果の影響が及ぶ範囲内のパターン配置を考慮して補正をする。
【００５９】
本実施形態では、始めに設計パターンを入力し（Ａ１）、設計パターンから補正対象エッジを抽出し（Ａ２）、補正対象エッジから一被補正エッジを選択する（Ａ３）。図１（ａ）に示すように、該エッジからプロセス的な近接効果の影響が及ぶ範囲Ａ（通常光学的効果及びレジスト現像による効果は〜５μｍ、エッチングの効果は〜１００μｍ程度）までのパターン配置を抽出し、この配置を図１（ｃ）に示す配置テーブルに参照する（Ａ４）。この例では、配置テーブル中で一次元方向のパターン配置をビットマップで記しており、「１」はパターンを表し、「０」はスペースを表す。テーブルに関しては、注目するエッジと他エッジとの距離に基づいた形式で作成してもよい。
【００６０】
対応する配置がテーブルに載っていた場合には次のエッジを選択し、テーブルに載っていなかった場合には、図１（ｂ）に示すような該配置を模したトレーニングパターンを作成し（Ａ５）、さらに該配置を配置テーブルに追加する（Ａ６）。全てのエッジを参照しているかを判定し（Ａ７）、全てのエッジを参照するまでステップＡ３〜Ａ６を繰り返す。全ての補正対象エッジについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象エッジについて、光近接効果の及ぶ範囲内の一次元方向の配置の全種類がテーブルに記載され、また全種類についてトレーニングパターンが作成されている。
【００６１】
これらのトレーニングパターンについて、図１（ｄ）に示すようにマスクレイアウト上に配置する（Ａ８）。このとき、エッジ位置のずれを測定するために、近傍に目盛りに相当するパターンを配置しておく。そして、実際にテストマスクを作成する（Ａ９）。このテストマスクを用いプロセスを通してウェハ上にパターン作成後（Ａ１０〜Ａ１２）、ＳＥＭ等を用いて各トレーニングパターンについて、補正注目エッジの所望位置からのずれ量を測定する（Ａ１３）。このずれ量を対応する配置テーブルに付け加え、図１（ｅ）に示すような補正テーブルとする（Ａ１４）。
【００６２】
このようにして作成した補正テーブルを参照し、設計パターンを補正してマスクパターンデータを作成する（Ａ１６）。そして、このマスクパターンデータに基づいて、本来のウェハ形成のために使用するマスクを作成する。
【００６３】
（第２の実施形態）
図３は、本発明の第２の実施形態を説明するための模式図であり、図１と同様に、図３（ａ）は設計パターンの一部を拡大した例、図３（ｂ）は図３（ａ）におけるＥに対応するトレーニングパターンの例、図３（ｃ）は配置テーブルの例、図３（ｄ）はマスク上に作成するトレーニングパターンの例、図３（ｅ）は作成した補正テーブルの例を示している。
【００６４】
本実施形態では、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。一次元大フィールドＯＰＣにおいては、プロセス的（リソグラフィ及びエッチング）な近接効果の影響が及ぶ範囲内のパターン配置を考慮して補正をする。
【００６５】
本実施形態では、設計パターンから補正対象ラインを抽出し、一被補正ラインを選択する（図３（ａ））。該ラインからプロセス的な近接効果の影響が及ぶ範囲Ａ（通常光学的効果及びレジスト現像による効果は〜５μｍ、エッチングの効果は〜１００μｍ程度）までのパターン配置を抽出し、この配置を図３（ｃ）の配置テーブルに参照して、テーブルに載っていた場合には次のラインを選択し、テーブルに載っていなかった場合には、該配置を模した図３（ｂ）のトレーニングパターンを作成し、さらに該配置を配置テーブルに追加する。
【００６６】
全ての補正対象ラインについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象ラインについて、光近接効果の及ぶ範囲内の一次元方向の配置の全種類がテーブルに記載され、また全種類についてトレーニングパターンが作成されている。これらのトレーニングパターンについて、マスクレイアウト上に図３（ｄ）のように配置するか、若しくはトレーニングパターンを電気特性測定パターンに組込んで配置し、プロセスを通してウェハ上にパターン作成後、ＳＥＭや電気測定等により各トレーニングパターンについて、補正対象ラインの所望位置からの太さのずれを測定する。このずれ量を対応する配置テーブルに付け加え、補正テーブルとする（図３（ｅ））。
【００６７】
このようにして作成した補正テーブルを用いて設計パターンを補正する。補正は、例えば太さのずれ量の二分の一ずつを補正対象ラインの両エッジを動かすことによって行う。なお、本実施形態におけるフローチャートを、図４に示すが、主要部分については、図２と同じであるので、説明は省略する。
【００６８】
（第３の実施形態）
図５は、本発明の第３の実施形態を説明するための模式図である。この実施形態は、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。図５（ａ）は設計パターンの一部を拡大した例、図５（ｂ）は図５（ａ）より抽出した被補正領域の例、図５（ｃ）はマスク上に作成するトレーニングパターンの例、図５（ｄ）は被補正領域内パターンとＳＥＭ測定位置及び補正パターンの例、図５（ｅ）は補正テーブルの例を示している。
【００６９】
本実施形態では、設計パターン図５（ａ）から補正対象パターンとして補正対象図形を含んだセルを抽出し、さらに該セル境界からプロセス的な近接効果の影響が及ぶ範囲Ａ（通常光学的効果及びレジスト現像による効果は〜５μｍ、エッチングの効果は〜１００μｍ程度）までを含んだ領域Ｑのパターン配置を抽出し（ｂ−ｉ〜iv…）、この配置を配置テーブル図５（ｅ）のＵに参照する。
【００７０】
テーブルは、パターンを回転若しくは左右反転したパターンについては同一のテーブルとして参照する。テーブルに載っていた場合には、次のセル領域（セル境界周辺にプロセス的な近接効果の影響が及ぶ範囲の配置を含む）を選択し、テーブルに載っていなかった場合には、セル領域についてトレーニングパターンを作成し、さらに該配置を配置テーブルに追加する。全ての補正対象セルについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象セルについて、光近接効果の及ぶ範囲内パターン配置の全種類がテーブルに記載され、また全種類についてトレーニングパターンが作成されている。
【００７１】
これらのトレーニングパターンについて、マスクレイアウト上に配置し（２６Ｃ）、プロセスを通してウェハ上にパターン作成後、ＳＥＭなどにより各トレーニングパターンについて、補正対象パターン各エッジの所望位置からのずれを測定する。ずれ量を測定するエッジの位置の例を、図５（ｄ）に示した。この各エッジの所望値からのずれ量を補正したセルを対応する配置テーブルに付け加え、補正テーブルとする（図５（ｅ））。このようにして作成した補正テーブルを用いて設計パターンを補正する。
【００７２】
（第４の実施形態）
図６は、本発明の第４の実施形態を説明するための模式図であり、図６（ａ）は設計パターンの一部を拡大した例、図６（ｂ）は図６（ａ）におけるＥに対応するトレーニングパターンの例、図６（ｃ）はマスク上に作成するトレーニングパターンの例、図６（ｄ）は作成した補正テーブルの例を示している。
【００７３】
本実施形態では、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。一次元大フィールドＯＰＣにおいては、プロセス的（リソグラフィ及びエッチング）な近接効果の影響が及ぶ範囲内のパターン配置を考慮して補正をする。
【００７４】
本実施形態では、設計パターンから補正対象エッジを抽出し、一被補正エッジを選択する（図６（ａ））。該エッジから狭範囲的な配置によるプロセス近接効果の影響が及ぶ範囲Ａ（通常光学的効果及びレジスト現像による効果は〜５μｍ程度）までの一次元的なパターン配置を抽出し、この配置を配置テーブルに参照する。さらに、該エッジから広範囲的な密度による近接効果の及ぶ範囲Ｂ内におけるパターン密度を算出し、数段階に分類する。本実施形態では、０〜２０％、２０〜４０％、４０〜６０％、６０〜８０％、８０〜１００％の５段階に分類している。一次元的配置と、分類したパターン密度を一つのテーブルとする。
【００７５】
テーブル参照については、まず配置をテーブルに参照し、配置の記載がない場合には該配置を模した図６（ｂ）のトレーニングパターンを作成し、また該エッジから範囲Ｂ内のパターン密度を測定して配置と密度の組合せをテーブルに追加する。配置が記載されている場合にはパターン密度を計算し、該配置におけるパターン密度をテーブルに参照する。該配置におけるパターン密度がテーブルに載っていた場合には次のエッジを選択し、テーブルに載っていなかった場合には、該当する密度のみテーブルに追加する。後に補正に用いるために各エッジにはエッジの置かれた密度の情報を持たせておく。
【００７６】
全ての補正対象エッジについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象エッジについて、狭範囲のプロセス近接効果の及ぶ範囲内の一次元方向の配置及び各配置が置かれている密度の全種類がテーブルに記載され、エッジの置かれた密度の情報がエッジに付加され、また全種類についてトレーニングパターンが作成されている。
【００７７】
これらのトレーニングパターンについて、図６（ｃ）に示すようにマスクレイアウト上に配置する。図６（ｃ）には、各配置と配置の置かれた密度の環境を模するための密度パターンＤを示し、またエッジのずれ量を見積るための目盛りパターンを近傍に配置した様子を示した。Ｄについては、ここでは０％パターン密度を模したパターンとしてはパターンを含まない領域、また２０％、４０％、６０％、８０％のパターン密度を模したパターンとして、それぞれラインとスペースの比が０．２μｍ：０．８μｍ、０．４μｍ：０．８μｍ、０．６μｍ：０．４μｍ、０．８μｍ：０．２μｍであるライン・アンド・スペースパターンを用いた。
【００７８】
次に、このマスクを用いてプロセスを通してウェハ上にパターン作成後、ＳＥＭ等を用いて各トレーニングパターンについて、補正注目エッジの所望位置からのずれを測定する。このずれ量を対応する配置テーブルに付け加え、補正テーブルとする（図６（ｄ））。この例では、配置テーブル中で一次元方向のパターン配置をビットマップで記しており、「１」はパターンを表し、「０」はスペースを表す。テーブルは、注目するエッジと他エッジとの距離に基づいた形式で作成してもよい。このようにして作成した補正テーブルを用いて設計パターンを補正する。
【００７９】
また、パターン種類の抽出方法の別の例を図７に示す。図７（ａ）はウェハ上に配置するトレーニングパターンの例、図７（ｂ）は図７（ａ）における補正テーブルの例である。
【００８０】
この場合、補正対象エッジを抽出し、一補正対象エッジを選択し、該補正対象エッジを含むパターンについて、狭範囲プロセス効果の及ぶ範囲内Ａに他のパターンがある場合には第１の実施形態と同様に図７（ａ）のトレーニングパターンを作成する。また、狭範囲プロセス効果の及ぶ範囲内に他のパターンが無い場合に、隣接パターンの有無の効果の及ぶ範囲内Ｃについて隣接パターンとの距離を測定する。測定した隣接パターンとの距離は、テーブルに記載する際に数段階に分類してもよい。
【００８１】
本実施形態では、Ｃを３０μｍとし、また分類を５μｍ単位とした。この分類に基づいて、隣接パターンとの距離の位置に適当な太さのラインを配置し、隣接パターンとの距離を模したトレーニングパターンとするものである。本例における補正テーブルの例を図７（ｂ）に示した。
【００８２】
（第５の実施形態）
図８は、本発明の第５の実施形態を説明するための模式図である。
【００８３】
設計パターンから抽出した配置リストについて、それぞれ対応するトレーニングパターンをプロセスシミュレータにかけ、配置リストにずれ量を付け加える。次に所望位置からのパターンのずれ量を第一キーとしてソートする。ここで、ずれ量は描画グリッドまで四捨五入により丸めた値を用いてもよい。
【００８４】
次に、補正注目位置からの配置を図８（ａ）のようなビットマップとして、これをａｂｃｄｅｆｇ…の順に並べ直し、これを第二キーとして配置リストをソートする。このようにしてソートした結果、ずれ量が等しく、注目エッジからの配置が類似したトレーニングパターンが近接して並んだリストができる（図８（ｂ））。このリストについて、補正注目位置からの配置が補正注目位置から光近接効果の及ぶ範囲Ａよりも狭いある範囲内までで等しいなどのしきい値を設けてトレーニングパターン群に分割し、各群を各群に含まれる１トレーニングパターンを持って代表させる。代表パターンは各群に既存のトレーニングパターンではなく、新たに代表トレーニングパターンを生成してもよい。
【００８５】
次に、代表トレーニングパターンを配置したテストマスク（図８（ｃ））を作成する。このテストマスクを用いて製造工程で用いるプロセスを通してウェハを作成し、ウェハ上に形成したトレーニングパターンの注目エッジの所望位置からのずれ量または注目ラインの所望線幅からのずれ量を測定する。このずれ量を、対応する配置リストに付け加え、補正テーブル（図８（ｄ））とする。この補正テーブルを用いて、補正処理を行う。
【００８６】
（第６の実施形態）
図９は、本発明の第６の実施形態を説明するためのフローチャートである。
【００８７】
本実施形態においては、リソグラフィ補正テーブルをシミュレータを用いて作成し、エッチング効果補正テーブルを実験を用いて作成するものとする。また、本実施形態においてはエッチングの効果がパターン密度に依存するエッチングプロセスを用いるとする。図９の（ｉ）のフローによりリソグラフィプロセスに関する補正テーブルＩを作成する。また、（ii）のフローによりエッチング等のプロセスに関する補正テーブルIIを作成する。
【００８８】
次に、(iii) のフローにより、設計パターンに対して補正対象図形を抽出し、抽出された補正対象図形に対してテーブルＩを用いて対象図形を補正し、さらにテーブルＩを用いて補正された図形に対してテーブルIIを用いて補正を行う。補正は補正対象図形を抽出し、テーブルＩを参照して対応する補正値Ｃ１を得、テーブルIIを参照して対応する補正値Ｃ２を得、二つの補正値を加算（Ｃ１＋Ｃ２）、若しくは重み付け加算（ａＣ１＋ｂＣ２、ａ、ｂは予め設定した定数）した値をもって補正を行ってもよい。もしくは、テーブルＩＩを参照して、エッチングに起因するプロセス変換差を補正した後、テーブルＩを参照してリソグラフィに起因する変換差を補正しても良い。
【００８９】
（第７の実施形態）
図１０は、本発明の第７の実施形態に係わるマスクデータ作成装置を示すブロック図である。
【００９０】
本実施形態による装置は大きく分けて制御部１０、表示部２１、入力部２２、出力部２３、パターンデータ格納部２４、補正テーブル２５等から構成されている。特に制御部１０は、パターンデータ格納部２４からパターンを抽出する被補正パターン抽出手段１１、補正テーブル２５を参照する補正テーブル参照手段１２、補正テーブル追加手段１３、テストマスク生成手段１４、プロセスシミュレーションにより補正値を取得する補正値取得手段（Ｉ）１５、設計データ補正処理手段５６からなる。なお、制御部１０の補正値取得手段（Ｉ）１５とは別に、転写実験により補正値を取得する補正値取得手段（II）３０を用いても良い。
【００９１】
次に、本実施形態のマスクデータ作成装置の動作を説明する。まず、図中の実線矢印に示すようにして、補正テーブルを作成する。
【００９２】
即ち、設計パターンデータを入力部２２より入力し、パターンデータ格納部２４に格納する。次いで、被補正パターン抽出手段１１を用いて補正すべきエッジ、ライン、パターンのいずれかを抽出する。抽出パターンの一つを選択し、参照手段５２により補正テーブル２５を参照する。補正テーブル２５にパターンが載っていなければ、テーブル追加手段１３により新たに該パターンを補正テーブル２５に追加する。抽出したパターンを全て補正テーブル２５に載せた後、該テーブル２５を基にテストマスク生成手段１４によりテストマスクを生成する。このとき、テストパターン数を削減してもよい。
【００９３】
テストパターンを補正値取得手段１５によりシミュレーションし、又は補正値取得手段（II）３０により実際に転写実験を行って、必要な補正値を取得する。得られた補正値は対応する補正テーブル２５に格納する。
【００９４】
次いで、図中の破線矢印に示すように、補正テーブル２５に従って補正処理手段５６により補正処理を行う。
【００９５】
上記のように本装置を用いることによって、設計データから補正テーブルを作成し、補正処理を行うことができる。
【００９６】
上記の実施形態においては、すべてのプロセスを通じた補正を行う場合について説明した。このように、全てのプロセスステップを通したモデリングを行う為に、一部のプロセスのみが変更された場合にもすべてのプロセスステップを通したモデリングをやり直す必要がある。以下の実施形態においては、このような点を改良したプロセス毎に補正を行う場合の実施形態を説明する。
【００９７】
（第８の実施形態）
図１１は第８の実施形態を説明するための半導体製造プロセスを示すフローチャートであり、図１２は本発明の第８の実施形態に係るマスクデータ補正方法を示すフローチャートである。このフローチャートに従って、変換差と補正ルールの算出、および補正方法を説明する。
【００９８】
通常の半導体製造プロセスでは、設計データ（Ｄ１）からマスクプロセスＰｍを経て、マスクを作成し（Ｄ２）、露光・現像（リソグラフィ）プロセスＰｌを経てレジスト像が作成され（Ｄ３）、最終的にエッチングプロセスＰｅを経てウェハ上パターンが作成される（Ｄ４）。
【００９９】
上記の半導体製造プロセスにおいて、はじめに、マスクプロセスＰｍにおける変換差と補正ルールを得る。そのために、マスクデータに基づいてマスクを描画し、マスクプロセスＰｍを用いてマスクを作成する。ここで、テストパターンとしては、例えば図１３のようにデューティサイクル（ピッチ）を種々に変えたライン・アンド・スペースを用いてもよい。図１３ではマスクプロセス後の仕上がり寸法のパターン密度依存性も合わせて観測するために、パターンの周りのパターン密度をそれぞれ０％、５０％、１００％の三種類に変化させて用意した図を示す。
【０１００】
次に、マスクプロセス後のマスク上のテストパターンの仕上がり寸法を測定し、マスクプロセスＰｍにおける変換差を読み取る。
【０１０１】
例えば、マスクプロセスＰｍにおいて、図１４（ａ）の変換差のグラフが得られた場合には、密度０％、５０％、１００％の各グラフの線は平行ではなく、ピッチに依存する変換差と密度に依存する変換差は線形に足しあわせて求めることは出来ない。このためパターンピッチと密度の組合せに対応して補正値を算出して、図１４（ｂ）の補正ルールを得る。図１４（ｂ）中の表の中の値は補正値である。補正値の算出に関しては、変換差と同じ値で変換差の分を変換差と逆方向に補正するか、または変換差に適切な係数を乗じて補正値とする。
【０１０２】
また、マスクプロセスＰｍにおいて、図１５（ａ）の変換差のグラフが得られた場合には、密度０％、５０％、１００％の各グラフの線は平行移動となっており、変換差はピッチに依存する変換差と密度に依存する変換差は線形に足しあわせて得られるため、補正ルールは図１５（ｂ）の様に密度に関するルールとピッチに関するルールを用意して補正時に加算して用いる。補正値の算出に関しては、図１４（ｂ）に記した方法と同じく、変換差そのものもしくは変換差に適切な係数を乗じたものを補正値とする。このようにしてマスクプロセスＰｍにおける変換差と補正値を得る。
【０１０３】
次に、リソグラフィプロセスＰｌにおける変換差と補正ルールを得る。Ｐｌにおける変換差を得るためには、
（１）精度の良いリソグラフィシミュレーションを用いる、
（２）変換差の生じないマスクプロセスを通じて作成したマスクを用いて露光をする、
（３）プロセスＰ１後に得られた変換差からマスクプロセスＰｍにより生じた分の変換差を差し引いて得る、
などの方法を用いる。それぞれの方法について図１６〜図１８に示す。
【０１０４】
図１６の方法については、リソグラフィシミュレーションに含まれる光学像シミュレーションとレジスト現像シミュレーションのうち、光学像シミュレーションにおいて、波長、開口数、照明形状等の光学条件を露光機で使用している条件に合わせ、またレジスト現象シミュレーションのパラメータを実験値と合わせることにより、精度の良いシミュレータを用いることにより、図１６（ａ）に示すとおりＰ１における変換差を(1)、(2)、(3)のように二次元的に各位置で求めることが出来る。また、図１６（ｂ）に示すとおり、所望の寸法に仕上げるための補正値を、計算機上でシミュレーションを繰り返して求めることができる。
【０１０５】
図１７の方法については、変換差のでないマスクプロセスを用いて露光・現像を行うことにより、リソグラフィプロセスＰｌに由来する分の変換差および補正値を得ることができる。変換差のでないマスクプロセスを求める方法としては、例えは図１７（ａ）に示すようなＬ／Ｓ比を１：１、１：２・・・等、様々に変えたテストパターンを用意し、次にパターンのピッチは変えすにラインをある値だけ一律に太らせたパターンと細らせたパターンを用意する。この時、細らせる値または太らせる値は数段階用意してもよい。次にこれらのテストパターンについてマスクプロセスを通じてマスクを作成し、マスク上のパターンの寸法を測定して各Ｌ／Ｓ比毎に所望寸法通りに仕上がっている太らせ又は細らせ量のパターンを探す。そのパターンについてリソグラフィ後の寸法を測定し、リソグラフィプロセス分の変換差を得る。例えば図１７（ａ）のパターンをマスクプロセスを通じてマスクに仕上げた時、所望寸法通りに仕上がっているパターンが、Ｌ／Ｓ比１：１のパターンでは２５ｎｍ太め、１：２では標準、１：５では２５ｎｍ細めのパターン（線で囲んだパターン）であるものとする。これらのパターンについてリソグラフィ後の変換差を測定することにより、リソグラフィプロセス分の変換差を得られる。寸法通りのマスクパターン部分についてリソグラフィ後の寸法を測定し、図１７（ｂ）の様なグラフが得られた場合、リソグラフィ後の寸法と所望線幅からの差がリソグラフィプロセス変換差となる。テストパターンは図１３の様に、パターン周囲の密度を変化させて用意してもよい。その場合、密度も含めて補正値を用意することができ、補正ルールの例は図１７（ｃ）の様になる。
【０１０６】
図１８の方法については、Ｐｌ後の変換差からＰｍ後の変換差を差し引くことにより、Ｐｌのみにより生ずる変換差が得られる。
【０１０７】
次に、エッチングプロセスＰｅにおける変換差と補正ルールを得る。Ｐｅにおける変換差を得るためには、
（１）プロセスＰｅ後に得られた変換差からリソグラフィプロセスＰ１後に得られる変換差を差し引いて得る、
（２）設計データをマスクの変換差データに基づいて変形し、変形したマスクデータを精度の良いリソグラフィシミュレーションを用いてリソ後パターンを得、実際のプロセスで得たエッチングプロセス後の線幅と比較してプロセスＰｅ分の変換差を得る、
などの方法を用いる。それぞれの方法について、図１９〜図２０を使って説明する。
【０１０８】
まず、（１）の方法については、図１９に示すように、リソグラフィ後に測定した寸法とエッチング後に測定した寸法の差をエッチングプロセスにより生じた変換差とし、本変換差もしくは変換差に適切な係数を乗じた値を補正値とする。
【０１０９】
次に、（２）の方法については、図２０に示すように、設計データａに関して、図１３に示す方法で求めたマスク変換差データ図１５（ｂ）に準じて実際のマスクプロセスで生じるべき変換差をＣＡＤ処理等で加え、マスク変換差変換マスクデータ（図２０（ｂ））を作成する。本マスクデータ（図２０（ｂ））に関してリソグラフィシミュレーションを行い、マスク変換差考慮マスクのリソグラフィ後の像（図２０（ｃ））を得る。本リソグラフィ像（図２０（ｃ））に関する計算機上で寸法測定を行い、寸法ＳＥＭ等で得たエッチングプロセス後の寸法と比較して、エッチングプロセス分の寸法変換差を得る。この変換差もしくは変換差に適切な係数を乗じた値を補正値とする。
【０１１０】
（第９の実施形態）
図２１は、補正を順を追って説明するための図である。図２１を用いて補正方法を説明する。
【０１１１】
まず、設計データ（図２１（ａ））に関して、エッチングプロセス分変換差を補正ルール（図２１（ｅ））を用いて補正をし、エッチングプロセス分補正データ（図２１（ｂ））を得る。次に（図２１（ｂ））に関してリソグラフィプロセス変換差分の補正を行う。補正は、補正計算（図２１（ｆ））もしくは補正ルール（図２１（ｇ））によって行い、エッチング・リソグラフィプロセス分補正データ（図２１（ｃ））を得る。そして最後にマスクプロセス変換差分補正ルールｈを用いてマスクプロセス変換差分を補正し、全てのプロセス分を補正したデータ（図２１（ｄ））を得る。（図２１（ｄ））のデータよりマスクプロセス、リソグラフィプロセス、エッチングプロセスを通すことにより最終的に所望のパターンがウェハ上に得られる。
【０１１２】
（第１０の実施形態）
上記の第８及び第９の実施形態は、異なるパターン変換差を有するような複数の装置を使用する際のマスクを設計する場合に非常に有効である。第１０の実施形態では、具体的に、これらのマスクの設計について、第８及び第９の実施形態を適用した場合について説明する。
【０１１３】
本実施形態においては、半導体製造に関して、マスク、露光、現像、エッチングの各プロセスにおいて使用する装置が、図２２に示すとおりとする。本実施形態においては、３台のマスク描画装置（Ａ１〜Ａ３）、２台のステッパ（Ｂ１、Ｂ２）、１台のデベロッパ（Ｃ１）、４台のエッチャ（Ｄ１〜Ｄ４）が、半導体の製造プロセスにおいて使用されているものとする。
【０１１４】
マスクを作成するに当たって、まず、例えば、各装置のパターン変換差に対する性質を検討する。各装置におけるパターン変換差の性質を検討した結果、図２３に示すとおりマスク描画機は、ａ１、ａ２、ステッパはｂ１、ｂ２、デベロッパはｃ１、エッチャはｄ１、ｄ２にそれぞれ分類できることとする。
【０１１５】
これらの種類の装置を組み合わせて使う場合に、半導体製造に必要なマスクの種類は、最大で図２４に示すように、マスク１〜８の８通りの組み合わせが最大の組み合わせ数となる。
【０１１６】
次に、上記のマスク１〜８を作成するために、第８及び第９の実施形態に基づいて、マスクデータを補正する。
【０１１７】
本第１０の実施形態では、マスクデータの補正に先立って、マスク描画機ａ１／ａ２、ステッパｂ１／ｂ２、デベロッパｃ１、エッチャｄ１／ｄ２のそれぞれに対応するプロセス変換差補正ルールを算出しておく。ここでは、前記装置の種類に対応する補正ルールをそれぞれα１／α２、β１／β２、γ１、Δ１／Δ２とする。本実施形態では、デベロッパが１種類なので、ステッパとデベロッパのプロセスを１段階にまとめて補正値ルールを用意しても良い。
【０１１８】
図２５を用いて、マスク１の作成をする場合の補正方法を説明する。
【０１１９】
初めに、設計データ（図２５（ａ））をエッチャｄ１用エッチング変換差分補正ルールΔ１に従って補正する。次に、エッチング変換差分補正データ（図２５（ｂ））を、デベロッパｃ１、ステッパｂ１用リソグラフィ変換差分補正ルールγ１、β１に従って、補正する。最後に、エッチング・リソグラフィ変換差分補正データ（図２５（ｃ））を、描画機ａ１用マスクプロセス変換差分補正ルールα１に従って補正し、目的の補正済マスク１を得る（図２５（ｄ））。マスク２を作成する場合は、マスク１を作成する場合と同様に、エッチャｄ２用エッチング変換差分補正ルールΔ２、デベロッパｃ１、ステッパｂ１用リソグラフィ変換差分補正ルールγ１、β１、描画機ａ１用マスクプロセス変換差分補正ルールα１用の補正ルールを用いて同様の補正処理をすれば良い。
【０１２０】
上記のようにして、異なるパターン変換差を有する複数の装置を用いる場合にも、マスクのマスクデータを上記の実施形態を用いて作成することができる。
【０１２１】
（第１１の実施形態）
第８及び第９の実施形態におけるマスクデータ補正方法のエッチングプロセス相当の変換差を補正する方法を以下に説明する。
【０１２２】
被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について、図２６に示す。図２６（ａ）に示す様に被測定パターン周辺のパターン密度を変えたテストパターンを用意し、エッチング前後の変換差を測定し、変換差を元に補正ルールを算出する。補正ルールの例を図２６（ｂ）に示す。補正に際しては、図２６（ｃ）に示すように、被補正パターン周辺（数μｍ〜数百μｍ）の密度を算出し、補正ルール図２６（ｂ）を参照してパターンを補正する。もしくは図２６（ｄ）に示すように、予めレイアウトをいくつかに分割して各分割領域中の密度５％、１０％、２０％、…の様に計算しておき、各領域中に含まれるパターンを、それぞれの領域密度に応じて補正ルールを参照し補正する。
【０１２３】
被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用するマスクデータ補正方法について、図２７に示す。図２７（ａ）に示す様に被測定パターンと隣接パターンの距離を変えたテストパターンを用意し、エッチング前後の変換差を測定し、変換差を元に補正ルールを算出する。補正ルールの例を図２７（ｂ）に示す。補正に関しては、被補正パターンと最近接パターンとの距離を求め、補正ルール図２７（ｂ）を参照して補正値を求め、補正する。
【０１２４】
被補正パターンと被補正パターンに隣接するパターンとの距離および、被補正パターンの周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について、図２８に示す。図２８（ａ）に示す様に、被測定パターンと隣接パターンの距離を変えたテストパターンを用意し、更に該テストパターンの周辺のパターン密度を変えたテストパターンを用意し、エッチング前後の変換差を測定し、変換差を元に補正ルールを算出する。補正ルールの例を図２８（ｂ）に示す。
【０１２５】
被補正パターン近傍のレイアウトのリソグラフィプロセス後の像とエッチングをモデリングする関数ｆ（ｘ、ｙ）との畳み込み積分を行って、この計算結果をもとに補正値を算出して補正に適用するマスクデータ補正方法について、図２９を用いて説明する。図２９（ａ）のテストパターンを用いて、被補正パターン周辺のパターンのマスクプロセスおよびリソグラフィプロセス後のレジスト像（図２９（ｂ））もしくはマスクプロセスシミュレーション及びリソグラフィシミュレーション像（図２９（ｃ））との畳込み積分が、エッチング後のウェハ上の像と一致するように関数ｆ（ｘ、ｙ）を定義する。畳込み積分結果がウェハ上の像とよく合うまで最適化して得た関数ｆ（ｘ、ｙ）を用いてエッチングシミュレーションを行うことができる。補正に関しては、被補正パターン周辺のレジスト像もしくはリソグラフィシミュレーション像を関数ｆ（ｘ、ｙ）で畳み込み積分することを繰返して補正値を得る（図２９（ｄ））。
【０１２６】
被補正パターン近傍のレイアウトに関してエッチングシミュレータを用いてエッチング結果を予測し、この計算結果をもとに補正値を算出して補正に適用するマスクデータ補正方法としては、エッチングの精度の良いシミュレーションを行い、シミュレーションを繰返して補正値を得る。
【０１２７】
なお、上記のマスクプロセスに関する補正値の算出方法は、以上のエッチングプロセスに関する補正値の算出方法に準ずる。
【０１２８】
（第１２の実施形態）
図３０は、マスクデータ設計装置の構成を示すブロック図である。本装置は、例えば磁気ディスク等の記録媒体に記録されたプログラムを読込み、このプログラムによって動作か制御されるコンピュータによって実現される。
【０１２９】
本装置では、測定データ格納部７３にウェハ上、レジスト上のパターン測定データおよびシミュレーション像の測定データを格納し、制御部８０により測定データ参照手段８１によって測定データを参照し、これに基づいて補正ルールを算出（補正ルール算出手段８２）し、該ルールを補正テーブル７５に格納する。補正処理に当っては、パターンデータ格納部７４より制御部８０にパターンデータを読込み、補正対象図形抽出手段８３によって補正の対象となる図形を抽出する。次にエッチング、リソグラフィ、マスクプロセスの順に補正テーブルを参照（補正テーブル参照手段８４）して補正値を取得し、該補正値に従って図形処理手段８５によって補正図形処理を行う。処理の進行状況は表示部７１に表示される。
【０１３０】
なお、上述した実施形態において記載した手法は、コンピュータに実行させることの出来るプログラムとして、たとえは磁気ディスク（可撓性磁気ディスク、ハードティスク等）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤ等）、半導体メモリ等の記録媒体に書き込んで各種装置に適用したり、通信媒体により伝送して各種装置に適用することも可能である。本装置を実現するコンピュータは、記録媒体に記録されたプログラムを読込み、このフログラムによって動作が制御されることにより、上述した処理を実行する。
【０１３１】
本発明は、上記の発明の実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲で種々変形して実施できるのは勿論である。
【図面の簡単な説明】
【０１３２】
【図１】第１の実施形態を説明するための模式図。
【図２】第１の実施形態説明するためのフローチャート。
【図３】第２の実施形態を説明するための模式図。
【図４】第２の実施形態を説明するためのフローチャート。
【図５】第３の実施形態を説明するための模式図。
【図６】第４の実施形態を説明するための模式図。
【図７】第４の実施形態を説明するための模式図。
【図８】第５の実施形態を説明するための模式図。
【図９】第６の実施形態を説明するための模式図。
【図１０】第７の実施形態に係わる装置を示すブロック図。
【図１１】第８の実施形態に係る半導体プロセスフローを示す図。
【図１２】第８の実施形態に係るマスクデータ補正方法の処理フローを示す図。
【図１３】第８の実施形態に係るテストパターンを示す図。
【図１４】第８の実施形態に係るマスクプロセス変換差および補正ルールを示す図。
【図１５】第８の実施形態に係るマスクプロセス変換差および補正ルールを示す図。
【図１６】第８の実施形態に係るリソグラフィプロセス変換差および補正値算出の処理例を示す図。
【図１７】第８の実施形態に係るテストパターン、リソグラフィプロセス変換差及び補正ルールを示す図。
【図１８】第８の実施形態に係るリソグラフィプロセス変換差及び補正ルールを示す図。
【図１９】第８の実施形態に係るエッチングプロセス変換差及び補正ルールを示す図。
【図２０】第８の実施形態に係るエッチングプロセス変換差及び補正値処理例を示す図。
【図２１】第９の実施形態に係る補正の処理例を示す図。
【図２２】第１０の実施形態に係る半導体製造プロセスにおいて使用する各装置の一覧を示す図。
【図２３】第１０の実施形態に係る各装置のパターン変換差の種類を示す図。
【図２４】図２３に基づく必要なマスクの一覧を示す図。
【図２５】第１０の実施形態に係るマスク設計法を説明するための図。
【図２６】被補正パターン周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について説明するための図。
【図２７】被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用するマスクデータ補正方法について説明するための図。
【図２８】被補正パターンと被補正パターンに隣接するパターンとの距離および、被補正パターンの周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について説明するための図。
【図２９】被補正パターン近傍のレイアウトのリソグラフィプロセス後の放とエッチングをモデリングする関数ｆ（ｘ、ｙ）との畳み込み積分を行って、この計算結果をもとに補正値を算出して補正に適用するマスクデータ補正方法について説明するための図。
【図３０】第１２の実施形態に係るマスクデータ作成装置を示す図
【図３１】従来における光近接効果補正マスクパターン作成法を示すフローチャート。
【図３２】実験による変換差を求めるために用いられるテストパターンの例を示す図。
【図３３】ＳＥＭを用いてウェハ上のパターン寸法を測定する方法を示す図。
【図３４】電気特性測定パターンを用いてパターン寸法を測定する方法を示す図。
【符号の説明】
【０１３３】
１０…制御部
１１…被補正パターン抽出手段
１２…補正テーブル参照手段
１３…補正テーブル追加手段
１４…テストマスク生成手段
１５…補正値取得手段Ｉ
２１…表示部
２２…入力部
２３…出力部
２４…パターンデータ格納部
２５…補正テーブル
３０…補正値取得手段II
【技術分野】
【０００１】
本発明は、半導体集積回路や液晶パネル製造などにおける光及びＸ線リソグラフィ技術に係わり、特に光近接効果補正のために設計データを補正するマスクデータ方法と補正装置、更にはマスクデータ方法を実施するためのプログラムを格納した記録媒体に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化が進み、ＬＳＩに作り込む素子サイズが微小化するに伴い、リソグラフィ工程におけるパターン転写の忠実度が問題になり始めている。具体的には、設計上で９０度のはずのコーナーが丸くなる、ライン端が短くなる、ラインの幅が太る／細る等の現象を生じる（光近接効果）。パターンの微細化に伴い許容寸法誤差の絶対値が小さくなると、光近接効果の影響で許容寸法誤差を越えてしまう場合も出てくる。この光近接効果（Optical Proximity Effect: OPE）は、本来は転写時の光による効果を意味していたが、最近では光学的効果に加え、レジスト現像やエッチングなどウェハプロセス全体を通じて生ずる様々な効果を含めて用いられている。
【０００３】
光近接効果の原因としては、露光における光学的要因（隣合ったパターン間の透過光の干渉）、レジストプロセス（ベーク温度・時間、現像時間他）、基板の反射や凹凸、エッチングの影響等があげられる。具体的には、転写においては光の回折、干渉等の光学的要因に由来する効果、そしてレジスト現象におけるレジスト溶解速度のパターン依存性、またレジストをエッチングする際のマイクロローディング効果、エッチング速度のパターン依存性の効果などがあげられる。
【０００４】
デバイスとして所望の性能を達成するためには、ウェハ上で設計パターンの所望の寸法及び形状を実現する必要がある。そのためには、これらのプロセス変換差を予めマスク上で補正する、光近接効果補正（Optical Proximity Correction：ＯＰＣ）が必要であるとして、近年検討されている。
【０００５】
光近接効果補正の考え方としては、
（１）露光プロセスにおける変換差のみを補正する−光学像シミュレーションに基づく、
（２）露光及び現像における変換差を補正する−現像まで含めたシミュレーションを行ったり、光学像にガウス関数をコンボリューションすることで現像を模擬する、
（３）露光からエッチングまでを通しての変換差を補正する、
という３種類に大別される。
【０００６】
（１）に関する光学的効果については、一般的な光学シミュレータを用いて予測をすることができる。このような光学シミュレータを使ったパターン形状予測及び補正処理については、（非特許文献１）に一例が記載されている。また、（２）に関するレジスト現像の効果の予測に関しても、レジスト溶解シミュレータ、簡易現像シミュレータ等が開発されている。また、光学像に対してガウシアン・コンボリューションを行うことによりレジスト現像を模擬する方法の一例としては、（非特許文献２）に掲載された（プラクティカル オプティカルプロキシミティ エフェクト コレクション アドプティング プロセス ラティチュード コンシダレーション）と題する論文があげられる。
【０００７】
このようなシミュレータを用いたパターン形状予測は、パターンのプロセス挙動予測や広いプロセスマージンを得るための露光条件出し、また最適バイアス値算出などに利用されている。シミュレータを用いることの利点は、実際にパターンを製造する方法と比べて遥かに速く、また人手をかけずに最適条件や最適バイアス値を求められることである。また、設計パターンを入力してパターンレイアウト毎にエッジのバイアス値をシミュレーションで求めることにより、自動的なＯＰＣが可能となり、予めＯＰＣ処理を行ったマスクを用いて出来上がりのウェハ上の形成パターンの線幅のばらつきを低減することができる。このように、計算機上で光学的な効果、またレジスト現像における効果を算出し、最適プロセス条件や最適バイアス値を求める方法は工期短縮に非常に有効である。
【０００８】
しかしながら、シミュレータを用いても、製造現場で用いるプロセスを通してウェハ上に形成するパターン形状を精度良く予測し、補正することは、実際には難しい。これは、実際には光学的要因、レジスト現像以外にも種々の要因が重なり合ってパターンが形成されるからであり、これらの種々の要因による変換差をそれぞれシミュレータ等で予測し、補正することが困難なのである。
【０００９】
上記のように変換差に関する予測を困難にしているプロセスの一つとして、エッチングがある。エッチング中の現象は非常に複雑であり、簡易モデルを作成することが困難である。例えばプラズマエッチングの場合、エッチングに強く関与するパラメータは気体の種類、分圧、流量、温度、プラズマ発生における電圧、パターン密度、パターンレイアウト、レジスト形状など実に多彩である。これらをモデル化し、精度良く予測することは現状では非常に困難である。このため、エッチング等の効果を精度良く取り入れるためには、シミュレータを用いるのは現実的ではなく、実験により効果を取り入れる必要がある。
【００１０】
エッチングまでを通じて変換差を補正する前記（３）に関する第１の従来技術が、（非特許文献３）において述べられている。
【００１１】
この方法では、テストパターンを実際の集積回路製品で使用するリソグラフィ条件及びエッチング条件の下で実際にパターンを形成し、仕上がりパターンを測長する。測長して得られた幾つかの離散的なデータをシミュレーションで得られた傾向で補間する（“anchoring ”と呼ぶ）。
【００１２】
例えば、ラインアンドスペース状パターンでライン幅を固定でスペースを変化させたような一連のテストパターンを作成し実際のプロセス条件でエッチングまでを行う。エッチング後の仕上がり寸法を測長し、スペースｖｓ変換差の対応関係を作成する。実験で得られるのはポイントデータであるから、光学像（或いは現像までを含んだ）シミュレーションを行い、ポイント間をシミュレーションで得られた傾向で補間する。得られたスペースｖｓ変換差の関係に基づき実際の集積回路パターンを補正する。
【００１３】
前記（３）に関する第２の従来技術が、（非特許文献４）において述べられている。
【００１４】
この方法でも、テストパターンを実際の集積回路製品で使用するリソグラフィ条件及びエッチング条件の下で実際にパターンを形成し、仕上がりパターンを測長する。測長して得られたデータを用いてビヘービアモデル（Behavior model）を構築する。ビヘービアモデルは変換差を多項式で表したものであり、多項式の変数はレイアウトに対応している。測長データを用いて多項式の係数を決定する。そして、一旦このビヘービアモデルを構築してしまえば、任意のレイアウト中の任意の点での変換差を求めることが可能である。
【００１５】
第３の従来技術では、全てのプロセスステップを通したモデリングを行う為に、各プロセス条件においてわずかな改良や変更があった場合に、新たにモデルを作成するのに全てのプロセスを通じての再測定が必要となり、煩雑であるだけでなく多大な時間を要する。
【００１６】
さらに、第２の従来技術の問題点として、レジスト現像など狭い範囲（〜数μｍ）のパターン配置に依存する現象と、エッチングなど広い範囲（〜数ｍｍ）のパターン密度に依存する現象をひとつのビヘイビアーモデルに採り込むが、広い範囲のシミュレーションは長時間を要するため、現実的に補正を行うには狭い範囲のパターン配置のみを考慮して補正することとになってしまう。
【００１７】
（３）に関する第３の従来技術として、（非特許文献５）においては、ライン・アンド・スペースのテストマスクを実際の製造プロセスを通じてウェハ上にパターンを形成し、エッジから最近接図形との距離に依存した補正ルールを予め作成しておく。この補正ルールには、マスク、リソグラフィ、エッチング等の全プロセスを通した変換差が採り込まれている。そしてＤＲＡＭのゲート層において、活性領域上のゲートのエッジを抽出し、抽出した各エッジから最近接図形までの距離に対応した補正値を取出し、エッジ全体を補正値分動かすことにより補正を行うＯＰＣ方法について論じられている。
【００１８】
第３の従来技術では、最近接図形との距離のみに基いて補正を行うために、補正対象エッジの隣接図形がエッジから見て途中で切れていたり曲折していたり、またエッジに対して斜めに配置されている場合に正確な補正をすることが出来ない。さらに、隣接図形の大きさの大小に関わらず同じ距離に配置されていれば同じ補正を施すため、隣接図形の大小に応じた正確な補正をすることが出来ない。
【００１９】
（３）に関する第４の従来技術として実験によりプロセス変換差を測定し、補正を行う方法の一例として、ある設計パターンについて、代表的なパターンをテストパターンとして抜き出してテストマスクを作成し、これら代表的なパターンについて一連のプロセスを通した変換差を測定して補正を行う方法がある。この方法の例としては、（非特許文献６）が挙げられる。
【００２０】
この方法についてのフローを、図３１に示した。即ち、設計パターンに含まれる代表的なパターン、若しくは解像の困難と考えられるパターンとしてライン・アンド・スペースや孤立ライン、メモリセルなどのパターンを模したテストパターンを作成する（Ｓ２）。テストパターンの一例を、図３２に示す。このパターンについてマスクを作成し（Ｓ３）、一連のプロセスを通し（Ｓ４〜Ｓ６）、寸法測定を行いテストパターンに関するプロセス変換差を算出する（Ｓ７〜Ｓ８）。このテストパターンに関する変換差を設計パターンの特定領域又は全域に渡る変換差の代表として用いる（Ｓ９）。
【００２１】
なお、形成したパターンについて、線幅等寸法を測定するには、図３３に示すように走査型電子顕微鏡（ＳＥＭ）を用いる方法や、図３４に示すような電気特性測定用パッドにパターンを組込んで電圧・電流の測定により算出する方法が一般的である。前者の方法によれば、ＳＥＭ像より線幅Ｌを測定できるほか、近傍に目盛りに相当するパターンを配置しておけば、パターンエッジの所望位置からのズレ量を直接知ることができる。また、後者の方法は、ウェハ上の電気測定端子Ｉ、Ｖの位置を予めプログラミングしておくことにより、線幅Ｅを短時間で自動的に測定できるために、扱いやすい方法といえる。
【００２２】
（３）に分類される近接効果補正方法において、プロセス変換差の予測・補正を難しくしている要因としては、エッチング等プロセスのモデリングの困難さに加えて、効果の及ぶ範囲が各プロセス毎に異なることがあげられる。光学的効果及びレジスト現像による効果は、レンズの歪みやレジスト膜厚の不均一性などを除けば、注目点を起点として周囲数μｍ程度の狭い領域に存在するパターンレイアウトに依存する。このため、光学的効果及びレジスト現像による効果を測定・補正するためのテストパターンは小さな領域を模したパターンを用意し、これをプロセスを通して測定し、変換差を設計に適用すればよい。
【００２３】
また、エッチングの効果による影響は数μｍの狭い領域のパターン形状にも依存するが、場合によってはさらに数十μｍ程度の広い領域のパターン密度にも依存する。このため、エッチングによる効果を測定・補正するためには、数μｍの狭い領域のレイアウトのみでなく、数十μｍ程度のレイアウトをも模したテストパターンを作成する必要がある。
【００２４】
プロセスシミュレータを用いてプロセス変換差を予測・補正しようとした場合、エッチング等モデリングが困難なプロセスについての効果を予測・補正することができない。このために、プロセスに関する変換差を露光・転写実験により得て、これに基づいて実デバイスを補正しようとする場合、設計パターンに含まれる代表的なライン・アンド・スペース、孤立ライン、メモリセルアレイなどのパターンを模したテストパターンを作成してプロセス変換差を測定し、この変換差を用いてパターン全域を補正する方法は、これらのいずれにも該当しないライン・アンド・スペース端部、一本のラインにおいて途中まで孤立で途中から周囲にパターンが配置されている場合、メモリセル領域内の周辺部などのパターンに対しては適切な変換差を適用できないため、補正に含まれる誤差が大きい。
【００２５】
さらに、このような設計パターンのある特定の部分の変換差をもって全域やある特定の領域の変換差に対応させるという補正方法では、適用する変換差は一律若しくは僅か数種類となり、種々のパターンを含む設計パターンについては、小領域を取出して見たときの種々のパターン形状に依存する光学的要因や現像の効果の補正をしきれない。
【００２６】
また、代表的なパターンを模したテストパターンを用いる方法では設計パターンの全パターンを模しきれないことを補うために、全域をウェハ上に作成し、全域を測長し、各パターンの変換差をもって全域を補正する、という方法は、図形数と測長点数が多くなりすぎてしまい、現実に行うことは困難である。
【００２７】
また、リソグラフィ等のプロセスによる効果はシミュレータを用いてかなり高精度の予測ができるため自動光近接効果補正に取込むことができるが、エッチング等の予測困難なプロセスは実験を用いて測定し、プロセス効果を取込むため、リソグラフィとエッチングの効果を合わせた自動補正が現状では困難である。
【非特許文献１】エス ピー アイ イー（ＳＰＩＥ）vol. 2440 192 ページ
【非特許文献２】Jpn. J. Appl. Phys. vol. 35(1995) pp.6552-6559）に掲載さ
【非特許文献３】Optical/Laser Microlithography VII, Vol 2197、SPIE Symposium On Microlithography,1994,p278-293
【非特許文献４】Optical/Laser Microlithography VII, Vol 2197、SPIE Symposium On Microlithography, 1994, p294-301
【非特許文献５】Proc. SPIE-Int. Soc. Opt. Eng. (USA) vol. 2322: p.229-238(1994))
【非特許文献６】Jpn. J. Appl. Phys. vol. 34(1995) pp.6557-6551
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明の目的は、設計パターンに対し、できるだけ短時間で補正の必要な全てのパターンについて一連のプロセスを通したプロセス変換差を求めることができ、光近接効果を補正したマスクデータを短時間で作成できるマスクデータ生成方法を提供することにある。
【００２９】
本発明の他の目的は、プロセスシミュレータを用いて予測した光学像やレジスト現像の効果と、計算機上では予測不能なエッチング等の効果を合わせて効率良く補正することのできるマスクデータ生成方法を提供することにある。
【００３０】
本発明の更に他の目的は、露光・転写実験を通して測定した変換差を効率良く補正に取り込める補正システムを構築することにある。
【課題を解決するための手段】
【００３１】
本発明は、上記の課題を解決するために次のような手段を講じた。
【００３２】
本発明に係るマスクデータ補正方法は、設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う工程と、前記各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する工程とを備えたことを特徴とする。ここで、前記補正工程は、前記変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に△Ａｎ、△Ａｎ−１、…△Ａ２、△Ａ１の順に変換差の補正を行う工程を含むことが好ましい。
【００３３】
本発明では、リソグラフィ工程において、所望設計パターンに対する、ウェハ上に形成されるパターンの忠実度を向上するために、設計パターンを補正してマスクデータとして用いる（以下光近接効果補正と称する）方法として、設計パターンから各プロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する時、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行い、ウェハ上で所望のパターンを得られるマスクパターンを作成する。これにより、各プロセス条件においてわずかな改良や変更があった場合、変更のあったプロセスステップに関係する補正ルールを再生成するだけで済む。
【００３４】
また、あるプロセスにおける個々のプロセスステップの測定結果や補正ルールをデータベースとして保持し、他のプロセスステップとの組合せとして流用することができる。さらに、狭い範囲（〜数μｍ）のパターン配置に依存するプロセスステップ現象は狭い範囲を考慮して、また広い範囲（〜数ｍｍ）のパターン密度に依存する現象は広い範囲の配置を考慮した補正ルールを用いる事ができ、計算時間を短縮して適切な補正を施すことが出来る。また、特定のプロセスでの誤差・ばらつきが大きい場合にも、そのプロセスに関する補正ルールを再生成するだけで済む。
【００３５】
また、プロセスステップの順番の逆順に補正を行うことにより、精度の良い補正を行うことが出来る。
【００３６】
本発明に係る他のマスクデータ補正方法は、設計パターンに対し、エッチングプロセス相当の変換差を補正する第１の補正工程と、リソグラフィプロセス相当の変換差を補正する第２の補正工程と、マスクプロセス相当の変換差を補正する第３の補正工程とを備えたことを特徴とする。設計データからエッチングプロセス相当の変換差を補正し、次にリソグラフィプロセス相当の変換差を補正し、次にマスクプロセス相当の変換差を補正してマスクデータを得る。これにより、各プロセスの挙動に適した補正を無駄なく行い、精度のよい補正が可能となる。また、エッチングプロセスおよびマスクプロセスの補正部分に実験から得た補正ルールを用い、リソグラフィプロセスの補正部分にシミュレーションを用いることができるため、リソグラフィプロセス部分について精密な二次元的形状の補正を施すことが可能となる。
【００３７】
上記のマスクデータの補正方法において、好ましい実施態様は以下の通りである。
【００３８】
（１） 前記第１の補正工程は、被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用して補正する工程を含むこと。エッチング結果がパターン密度に依存する、エッチングプロセスに関して精度よく補正を施すことが出来る。
【００３９】
（２） 前記第１の補正工程は、被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用して補正する工程を含むこと。エッチング結果がパターン間距離に依存するエッチングプロセスに関して精度よく補正を施すことが出来る。
【００４０】
（３） （１）と（２）を適用することにより、エッチング結果がパターン間距離およびパターン密度に依存するエッチングプロセスに関して精度よく補正を施すことが出来る。
【００４１】
（４） 前記第１の補正工程は、被補正パターン近傍のレイアウトのリソグラフィプロセス後の像を入力として、これにエッチングモデルに相当する計算を行い、この計算結果より補正値を算出して補正する工程を含むこと。エッチングプロセスを精度よく模したモデルを用いることにより、エッチングプロセスに関して精度よくしかも迅速に補正を施すことが出釆る。
【００４２】
（５） 前記第１の補正工程は、被補正パターン近傍のレイアウトに関してエッチングシミュレータを用いてエッチング結果を予測し、この計算結果をもとに補正値を算出して補正に適用する工程を含むこと。エッチングプロセスを精度よく模したエッチングシミュレータを用いることにより、エッチングプロセスに関して精度よく補正を施すことが出来る。
【００４３】
（６） 前記第３の補正工程は、被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用する工程を含むこと。マスクプロセス結果がパターン密度に依存するマスクプロセスに関して精度よく補正を施すことが出来る。
【００４４】
（７） 前記第３の補正工程は、被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用して補正する工程を含むこと。マスクプロセス結果がパターン間距離に依存する、マスクプロセスに関して精度よく補正を施すことが出来る。
【００４５】
（８） （５）と（７）を適用することにより、マスクプロセス結果がパターン間距離およびパターン密度に依存するマスクプロセスに関して精度よく補正を施すことが出来る。
【００４６】
（９） 前記第３の補正工程は、被補正パターン近傍のレイアウトを入力として、これにマスクプロセスモデルに相当する計算を行い、この計算結果より補正値を算出して補正する工程を含むこと。マスクプロセスを精度よく模したモデルを用いることによりマスクプロセスに関して精度よくしかも迅速に補正を施すことができる。
【００４７】
（１０） 前記第３の補正工程は、被補正パターン近傍のレイアウトに関してマスクプロセスシミュレータを用いてマスクプロセス結果を予測し、この計算結果をもとに補正値を算出して補正に適用する工程を含むこと。マスクプロセスを精度よく模したマスクプロセスシミュレータを用いることにより、マスクプロセスに関して精度よく補正を施すことが出来る。
【００４８】
本発明に係るマスクデータ補正装置は、設計パターンから各プロセスステップ毎に補正を行う手段と、マスクデータを補正するためのプログラムされたコンピュータとを備えたことを特徴とする。各プロセスステップ毎に各プロセスに適した方式の補正を行うことが出来る。
【００４９】
また、本発明に係るコンピュータ読み取り可能な記録媒体は、コンピュータが設計パターンから各プロセスステップ毎の変換差を各プロセスステップ毎に補正を行うように機能するためのプログラムを備えたことを特徴とする。種々のコンピュータを用いてプロセスに適した補正を遂行することが出来る。
【００５０】
上記のように本発明によれば、半導体製造プロセスの各段階に対応した補正を精度よく行うことが出来、さらに本発明の光近接効果補正マスクを用いて所望の形状や寸法に近い半導体の製造を行うことが出来る。このため、半導体の製造の歩留まりが向上し、生産コストを低減させることが可能となる。
【発明の効果】
【００５１】
本発明によれば次のような効果が得られる。
【００５２】
本発明によれば、自動的に設計パターンにおける光近接効果の及ぶ範囲のパターン全種類を取出してトレーニングパターンとし、全トレーニングパターンについてプロセスを通して変換差を求めることができ、これを補正テーブルとして設計パターンを補正することができるため、測定が必要な全パターンかつ最小限のパターンについて製造プロセスを通した変換差を求め、補正することができる。
【００５３】
また、測定を行うパターンの数をさらに少なく抑えて必要な補正値を得ることができる。さらに、より容易な寸法測定方法である電気特性測定により測定した値を効率良く補正テーブルに取り入れ、補正に用いることができる。また、プロセスシミュレータを用いて求めた補正値と実験により求めた補正値を効率よく組合せ、補正を行うことができる。
【００５４】
更に、本発明によれば、半導体製造プロセスの各段階に対応した補正を精度よく行うことが出来、さらに本発明の光近接効果補正マスクを用いて所望の形状や寸法に近い半導体の製造を行うことが出来る。このため、半導体の製造の歩留まりが向上し、生産コストを低減させることが可能となる。
【発明を実施するための最良の形態】
【００５５】
図面を参照して本発明の実施の形態を説明する。
【００５６】
（第１の実施形態）
本発明をゲートパターンの一次元方向の補正に適用した実施形態として、本発明者らにより提案された一次元大フィールドＯＰＣ（S. Miyama et al, Digestof Papers Micro Process '96 (1996) p. 100 ）を組み合わせた例を、図１の模式図及び図２のフローチャートを用いて説明する。
【００５７】
なお、図１において、図１（ａ）は設計パターンの一部を拡大した例、図１（ｂ）は図１（ａ）におけるＥに対応するトレーニングパターンの例、図１（ｃ）は抽出した配置テーブルの例、図１（ｄ）はマスク上に作成するトレーニングパターンの例、図１（ｅ）は作成した補正テーブルの例を示している。
【００５８】
なお、本実施形態では、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。一次元大フィールドＯＰＣにおいては、プロセス的（リソグラフィ及びエッチング）な近接効果の影響が及ぶ範囲内のパターン配置を考慮して補正をする。
【００５９】
本実施形態では、始めに設計パターンを入力し（Ａ１）、設計パターンから補正対象エッジを抽出し（Ａ２）、補正対象エッジから一被補正エッジを選択する（Ａ３）。図１（ａ）に示すように、該エッジからプロセス的な近接効果の影響が及ぶ範囲Ａ（通常光学的効果及びレジスト現像による効果は〜５μｍ、エッチングの効果は〜１００μｍ程度）までのパターン配置を抽出し、この配置を図１（ｃ）に示す配置テーブルに参照する（Ａ４）。この例では、配置テーブル中で一次元方向のパターン配置をビットマップで記しており、「１」はパターンを表し、「０」はスペースを表す。テーブルに関しては、注目するエッジと他エッジとの距離に基づいた形式で作成してもよい。
【００６０】
対応する配置がテーブルに載っていた場合には次のエッジを選択し、テーブルに載っていなかった場合には、図１（ｂ）に示すような該配置を模したトレーニングパターンを作成し（Ａ５）、さらに該配置を配置テーブルに追加する（Ａ６）。全てのエッジを参照しているかを判定し（Ａ７）、全てのエッジを参照するまでステップＡ３〜Ａ６を繰り返す。全ての補正対象エッジについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象エッジについて、光近接効果の及ぶ範囲内の一次元方向の配置の全種類がテーブルに記載され、また全種類についてトレーニングパターンが作成されている。
【００６１】
これらのトレーニングパターンについて、図１（ｄ）に示すようにマスクレイアウト上に配置する（Ａ８）。このとき、エッジ位置のずれを測定するために、近傍に目盛りに相当するパターンを配置しておく。そして、実際にテストマスクを作成する（Ａ９）。このテストマスクを用いプロセスを通してウェハ上にパターン作成後（Ａ１０〜Ａ１２）、ＳＥＭ等を用いて各トレーニングパターンについて、補正注目エッジの所望位置からのずれ量を測定する（Ａ１３）。このずれ量を対応する配置テーブルに付け加え、図１（ｅ）に示すような補正テーブルとする（Ａ１４）。
【００６２】
このようにして作成した補正テーブルを参照し、設計パターンを補正してマスクパターンデータを作成する（Ａ１６）。そして、このマスクパターンデータに基づいて、本来のウェハ形成のために使用するマスクを作成する。
【００６３】
（第２の実施形態）
図３は、本発明の第２の実施形態を説明するための模式図であり、図１と同様に、図３（ａ）は設計パターンの一部を拡大した例、図３（ｂ）は図３（ａ）におけるＥに対応するトレーニングパターンの例、図３（ｃ）は配置テーブルの例、図３（ｄ）はマスク上に作成するトレーニングパターンの例、図３（ｅ）は作成した補正テーブルの例を示している。
【００６４】
本実施形態では、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。一次元大フィールドＯＰＣにおいては、プロセス的（リソグラフィ及びエッチング）な近接効果の影響が及ぶ範囲内のパターン配置を考慮して補正をする。
【００６５】
本実施形態では、設計パターンから補正対象ラインを抽出し、一被補正ラインを選択する（図３（ａ））。該ラインからプロセス的な近接効果の影響が及ぶ範囲Ａ（通常光学的効果及びレジスト現像による効果は〜５μｍ、エッチングの効果は〜１００μｍ程度）までのパターン配置を抽出し、この配置を図３（ｃ）の配置テーブルに参照して、テーブルに載っていた場合には次のラインを選択し、テーブルに載っていなかった場合には、該配置を模した図３（ｂ）のトレーニングパターンを作成し、さらに該配置を配置テーブルに追加する。
【００６６】
全ての補正対象ラインについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象ラインについて、光近接効果の及ぶ範囲内の一次元方向の配置の全種類がテーブルに記載され、また全種類についてトレーニングパターンが作成されている。これらのトレーニングパターンについて、マスクレイアウト上に図３（ｄ）のように配置するか、若しくはトレーニングパターンを電気特性測定パターンに組込んで配置し、プロセスを通してウェハ上にパターン作成後、ＳＥＭや電気測定等により各トレーニングパターンについて、補正対象ラインの所望位置からの太さのずれを測定する。このずれ量を対応する配置テーブルに付け加え、補正テーブルとする（図３（ｅ））。
【００６７】
このようにして作成した補正テーブルを用いて設計パターンを補正する。補正は、例えば太さのずれ量の二分の一ずつを補正対象ラインの両エッジを動かすことによって行う。なお、本実施形態におけるフローチャートを、図４に示すが、主要部分については、図２と同じであるので、説明は省略する。
【００６８】
（第３の実施形態）
図５は、本発明の第３の実施形態を説明するための模式図である。この実施形態は、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。図５（ａ）は設計パターンの一部を拡大した例、図５（ｂ）は図５（ａ）より抽出した被補正領域の例、図５（ｃ）はマスク上に作成するトレーニングパターンの例、図５（ｄ）は被補正領域内パターンとＳＥＭ測定位置及び補正パターンの例、図５（ｅ）は補正テーブルの例を示している。
【００６９】
本実施形態では、設計パターン図５（ａ）から補正対象パターンとして補正対象図形を含んだセルを抽出し、さらに該セル境界からプロセス的な近接効果の影響が及ぶ範囲Ａ（通常光学的効果及びレジスト現像による効果は〜５μｍ、エッチングの効果は〜１００μｍ程度）までを含んだ領域Ｑのパターン配置を抽出し（ｂ−ｉ〜iv…）、この配置を配置テーブル図５（ｅ）のＵに参照する。
【００７０】
テーブルは、パターンを回転若しくは左右反転したパターンについては同一のテーブルとして参照する。テーブルに載っていた場合には、次のセル領域（セル境界周辺にプロセス的な近接効果の影響が及ぶ範囲の配置を含む）を選択し、テーブルに載っていなかった場合には、セル領域についてトレーニングパターンを作成し、さらに該配置を配置テーブルに追加する。全ての補正対象セルについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象セルについて、光近接効果の及ぶ範囲内パターン配置の全種類がテーブルに記載され、また全種類についてトレーニングパターンが作成されている。
【００７１】
これらのトレーニングパターンについて、マスクレイアウト上に配置し（２６Ｃ）、プロセスを通してウェハ上にパターン作成後、ＳＥＭなどにより各トレーニングパターンについて、補正対象パターン各エッジの所望位置からのずれを測定する。ずれ量を測定するエッジの位置の例を、図５（ｄ）に示した。この各エッジの所望値からのずれ量を補正したセルを対応する配置テーブルに付け加え、補正テーブルとする（図５（ｅ））。このようにして作成した補正テーブルを用いて設計パターンを補正する。
【００７２】
（第４の実施形態）
図６は、本発明の第４の実施形態を説明するための模式図であり、図６（ａ）は設計パターンの一部を拡大した例、図６（ｂ）は図６（ａ）におけるＥに対応するトレーニングパターンの例、図６（ｃ）はマスク上に作成するトレーニングパターンの例、図６（ｄ）は作成した補正テーブルの例を示している。
【００７３】
本実施形態では、微小なゲートパターンがランダムに種々の配置をとるデバイスのポリシリコンレイヤーの補正を仮定している。一次元大フィールドＯＰＣにおいては、プロセス的（リソグラフィ及びエッチング）な近接効果の影響が及ぶ範囲内のパターン配置を考慮して補正をする。
【００７４】
本実施形態では、設計パターンから補正対象エッジを抽出し、一被補正エッジを選択する（図６（ａ））。該エッジから狭範囲的な配置によるプロセス近接効果の影響が及ぶ範囲Ａ（通常光学的効果及びレジスト現像による効果は〜５μｍ程度）までの一次元的なパターン配置を抽出し、この配置を配置テーブルに参照する。さらに、該エッジから広範囲的な密度による近接効果の及ぶ範囲Ｂ内におけるパターン密度を算出し、数段階に分類する。本実施形態では、０〜２０％、２０〜４０％、４０〜６０％、６０〜８０％、８０〜１００％の５段階に分類している。一次元的配置と、分類したパターン密度を一つのテーブルとする。
【００７５】
テーブル参照については、まず配置をテーブルに参照し、配置の記載がない場合には該配置を模した図６（ｂ）のトレーニングパターンを作成し、また該エッジから範囲Ｂ内のパターン密度を測定して配置と密度の組合せをテーブルに追加する。配置が記載されている場合にはパターン密度を計算し、該配置におけるパターン密度をテーブルに参照する。該配置におけるパターン密度がテーブルに載っていた場合には次のエッジを選択し、テーブルに載っていなかった場合には、該当する密度のみテーブルに追加する。後に補正に用いるために各エッジにはエッジの置かれた密度の情報を持たせておく。
【００７６】
全ての補正対象エッジについてテーブル参照が終了すると、設計パターンに含まれる全ての補正対象エッジについて、狭範囲のプロセス近接効果の及ぶ範囲内の一次元方向の配置及び各配置が置かれている密度の全種類がテーブルに記載され、エッジの置かれた密度の情報がエッジに付加され、また全種類についてトレーニングパターンが作成されている。
【００７７】
これらのトレーニングパターンについて、図６（ｃ）に示すようにマスクレイアウト上に配置する。図６（ｃ）には、各配置と配置の置かれた密度の環境を模するための密度パターンＤを示し、またエッジのずれ量を見積るための目盛りパターンを近傍に配置した様子を示した。Ｄについては、ここでは０％パターン密度を模したパターンとしてはパターンを含まない領域、また２０％、４０％、６０％、８０％のパターン密度を模したパターンとして、それぞれラインとスペースの比が０．２μｍ：０．８μｍ、０．４μｍ：０．８μｍ、０．６μｍ：０．４μｍ、０．８μｍ：０．２μｍであるライン・アンド・スペースパターンを用いた。
【００７８】
次に、このマスクを用いてプロセスを通してウェハ上にパターン作成後、ＳＥＭ等を用いて各トレーニングパターンについて、補正注目エッジの所望位置からのずれを測定する。このずれ量を対応する配置テーブルに付け加え、補正テーブルとする（図６（ｄ））。この例では、配置テーブル中で一次元方向のパターン配置をビットマップで記しており、「１」はパターンを表し、「０」はスペースを表す。テーブルは、注目するエッジと他エッジとの距離に基づいた形式で作成してもよい。このようにして作成した補正テーブルを用いて設計パターンを補正する。
【００７９】
また、パターン種類の抽出方法の別の例を図７に示す。図７（ａ）はウェハ上に配置するトレーニングパターンの例、図７（ｂ）は図７（ａ）における補正テーブルの例である。
【００８０】
この場合、補正対象エッジを抽出し、一補正対象エッジを選択し、該補正対象エッジを含むパターンについて、狭範囲プロセス効果の及ぶ範囲内Ａに他のパターンがある場合には第１の実施形態と同様に図７（ａ）のトレーニングパターンを作成する。また、狭範囲プロセス効果の及ぶ範囲内に他のパターンが無い場合に、隣接パターンの有無の効果の及ぶ範囲内Ｃについて隣接パターンとの距離を測定する。測定した隣接パターンとの距離は、テーブルに記載する際に数段階に分類してもよい。
【００８１】
本実施形態では、Ｃを３０μｍとし、また分類を５μｍ単位とした。この分類に基づいて、隣接パターンとの距離の位置に適当な太さのラインを配置し、隣接パターンとの距離を模したトレーニングパターンとするものである。本例における補正テーブルの例を図７（ｂ）に示した。
【００８２】
（第５の実施形態）
図８は、本発明の第５の実施形態を説明するための模式図である。
【００８３】
設計パターンから抽出した配置リストについて、それぞれ対応するトレーニングパターンをプロセスシミュレータにかけ、配置リストにずれ量を付け加える。次に所望位置からのパターンのずれ量を第一キーとしてソートする。ここで、ずれ量は描画グリッドまで四捨五入により丸めた値を用いてもよい。
【００８４】
次に、補正注目位置からの配置を図８（ａ）のようなビットマップとして、これをａｂｃｄｅｆｇ…の順に並べ直し、これを第二キーとして配置リストをソートする。このようにしてソートした結果、ずれ量が等しく、注目エッジからの配置が類似したトレーニングパターンが近接して並んだリストができる（図８（ｂ））。このリストについて、補正注目位置からの配置が補正注目位置から光近接効果の及ぶ範囲Ａよりも狭いある範囲内までで等しいなどのしきい値を設けてトレーニングパターン群に分割し、各群を各群に含まれる１トレーニングパターンを持って代表させる。代表パターンは各群に既存のトレーニングパターンではなく、新たに代表トレーニングパターンを生成してもよい。
【００８５】
次に、代表トレーニングパターンを配置したテストマスク（図８（ｃ））を作成する。このテストマスクを用いて製造工程で用いるプロセスを通してウェハを作成し、ウェハ上に形成したトレーニングパターンの注目エッジの所望位置からのずれ量または注目ラインの所望線幅からのずれ量を測定する。このずれ量を、対応する配置リストに付け加え、補正テーブル（図８（ｄ））とする。この補正テーブルを用いて、補正処理を行う。
【００８６】
（第６の実施形態）
図９は、本発明の第６の実施形態を説明するためのフローチャートである。
【００８７】
本実施形態においては、リソグラフィ補正テーブルをシミュレータを用いて作成し、エッチング効果補正テーブルを実験を用いて作成するものとする。また、本実施形態においてはエッチングの効果がパターン密度に依存するエッチングプロセスを用いるとする。図９の（ｉ）のフローによりリソグラフィプロセスに関する補正テーブルＩを作成する。また、（ii）のフローによりエッチング等のプロセスに関する補正テーブルIIを作成する。
【００８８】
次に、(iii) のフローにより、設計パターンに対して補正対象図形を抽出し、抽出された補正対象図形に対してテーブルＩを用いて対象図形を補正し、さらにテーブルＩを用いて補正された図形に対してテーブルIIを用いて補正を行う。補正は補正対象図形を抽出し、テーブルＩを参照して対応する補正値Ｃ１を得、テーブルIIを参照して対応する補正値Ｃ２を得、二つの補正値を加算（Ｃ１＋Ｃ２）、若しくは重み付け加算（ａＣ１＋ｂＣ２、ａ、ｂは予め設定した定数）した値をもって補正を行ってもよい。もしくは、テーブルＩＩを参照して、エッチングに起因するプロセス変換差を補正した後、テーブルＩを参照してリソグラフィに起因する変換差を補正しても良い。
【００８９】
（第７の実施形態）
図１０は、本発明の第７の実施形態に係わるマスクデータ作成装置を示すブロック図である。
【００９０】
本実施形態による装置は大きく分けて制御部１０、表示部２１、入力部２２、出力部２３、パターンデータ格納部２４、補正テーブル２５等から構成されている。特に制御部１０は、パターンデータ格納部２４からパターンを抽出する被補正パターン抽出手段１１、補正テーブル２５を参照する補正テーブル参照手段１２、補正テーブル追加手段１３、テストマスク生成手段１４、プロセスシミュレーションにより補正値を取得する補正値取得手段（Ｉ）１５、設計データ補正処理手段５６からなる。なお、制御部１０の補正値取得手段（Ｉ）１５とは別に、転写実験により補正値を取得する補正値取得手段（II）３０を用いても良い。
【００９１】
次に、本実施形態のマスクデータ作成装置の動作を説明する。まず、図中の実線矢印に示すようにして、補正テーブルを作成する。
【００９２】
即ち、設計パターンデータを入力部２２より入力し、パターンデータ格納部２４に格納する。次いで、被補正パターン抽出手段１１を用いて補正すべきエッジ、ライン、パターンのいずれかを抽出する。抽出パターンの一つを選択し、参照手段５２により補正テーブル２５を参照する。補正テーブル２５にパターンが載っていなければ、テーブル追加手段１３により新たに該パターンを補正テーブル２５に追加する。抽出したパターンを全て補正テーブル２５に載せた後、該テーブル２５を基にテストマスク生成手段１４によりテストマスクを生成する。このとき、テストパターン数を削減してもよい。
【００９３】
テストパターンを補正値取得手段１５によりシミュレーションし、又は補正値取得手段（II）３０により実際に転写実験を行って、必要な補正値を取得する。得られた補正値は対応する補正テーブル２５に格納する。
【００９４】
次いで、図中の破線矢印に示すように、補正テーブル２５に従って補正処理手段５６により補正処理を行う。
【００９５】
上記のように本装置を用いることによって、設計データから補正テーブルを作成し、補正処理を行うことができる。
【００９６】
上記の実施形態においては、すべてのプロセスを通じた補正を行う場合について説明した。このように、全てのプロセスステップを通したモデリングを行う為に、一部のプロセスのみが変更された場合にもすべてのプロセスステップを通したモデリングをやり直す必要がある。以下の実施形態においては、このような点を改良したプロセス毎に補正を行う場合の実施形態を説明する。
【００９７】
（第８の実施形態）
図１１は第８の実施形態を説明するための半導体製造プロセスを示すフローチャートであり、図１２は本発明の第８の実施形態に係るマスクデータ補正方法を示すフローチャートである。このフローチャートに従って、変換差と補正ルールの算出、および補正方法を説明する。
【００９８】
通常の半導体製造プロセスでは、設計データ（Ｄ１）からマスクプロセスＰｍを経て、マスクを作成し（Ｄ２）、露光・現像（リソグラフィ）プロセスＰｌを経てレジスト像が作成され（Ｄ３）、最終的にエッチングプロセスＰｅを経てウェハ上パターンが作成される（Ｄ４）。
【００９９】
上記の半導体製造プロセスにおいて、はじめに、マスクプロセスＰｍにおける変換差と補正ルールを得る。そのために、マスクデータに基づいてマスクを描画し、マスクプロセスＰｍを用いてマスクを作成する。ここで、テストパターンとしては、例えば図１３のようにデューティサイクル（ピッチ）を種々に変えたライン・アンド・スペースを用いてもよい。図１３ではマスクプロセス後の仕上がり寸法のパターン密度依存性も合わせて観測するために、パターンの周りのパターン密度をそれぞれ０％、５０％、１００％の三種類に変化させて用意した図を示す。
【０１００】
次に、マスクプロセス後のマスク上のテストパターンの仕上がり寸法を測定し、マスクプロセスＰｍにおける変換差を読み取る。
【０１０１】
例えば、マスクプロセスＰｍにおいて、図１４（ａ）の変換差のグラフが得られた場合には、密度０％、５０％、１００％の各グラフの線は平行ではなく、ピッチに依存する変換差と密度に依存する変換差は線形に足しあわせて求めることは出来ない。このためパターンピッチと密度の組合せに対応して補正値を算出して、図１４（ｂ）の補正ルールを得る。図１４（ｂ）中の表の中の値は補正値である。補正値の算出に関しては、変換差と同じ値で変換差の分を変換差と逆方向に補正するか、または変換差に適切な係数を乗じて補正値とする。
【０１０２】
また、マスクプロセスＰｍにおいて、図１５（ａ）の変換差のグラフが得られた場合には、密度０％、５０％、１００％の各グラフの線は平行移動となっており、変換差はピッチに依存する変換差と密度に依存する変換差は線形に足しあわせて得られるため、補正ルールは図１５（ｂ）の様に密度に関するルールとピッチに関するルールを用意して補正時に加算して用いる。補正値の算出に関しては、図１４（ｂ）に記した方法と同じく、変換差そのものもしくは変換差に適切な係数を乗じたものを補正値とする。このようにしてマスクプロセスＰｍにおける変換差と補正値を得る。
【０１０３】
次に、リソグラフィプロセスＰｌにおける変換差と補正ルールを得る。Ｐｌにおける変換差を得るためには、
（１）精度の良いリソグラフィシミュレーションを用いる、
（２）変換差の生じないマスクプロセスを通じて作成したマスクを用いて露光をする、
（３）プロセスＰ１後に得られた変換差からマスクプロセスＰｍにより生じた分の変換差を差し引いて得る、
などの方法を用いる。それぞれの方法について図１６〜図１８に示す。
【０１０４】
図１６の方法については、リソグラフィシミュレーションに含まれる光学像シミュレーションとレジスト現像シミュレーションのうち、光学像シミュレーションにおいて、波長、開口数、照明形状等の光学条件を露光機で使用している条件に合わせ、またレジスト現象シミュレーションのパラメータを実験値と合わせることにより、精度の良いシミュレータを用いることにより、図１６（ａ）に示すとおりＰ１における変換差を(1)、(2)、(3)のように二次元的に各位置で求めることが出来る。また、図１６（ｂ）に示すとおり、所望の寸法に仕上げるための補正値を、計算機上でシミュレーションを繰り返して求めることができる。
【０１０５】
図１７の方法については、変換差のでないマスクプロセスを用いて露光・現像を行うことにより、リソグラフィプロセスＰｌに由来する分の変換差および補正値を得ることができる。変換差のでないマスクプロセスを求める方法としては、例えは図１７（ａ）に示すようなＬ／Ｓ比を１：１、１：２・・・等、様々に変えたテストパターンを用意し、次にパターンのピッチは変えすにラインをある値だけ一律に太らせたパターンと細らせたパターンを用意する。この時、細らせる値または太らせる値は数段階用意してもよい。次にこれらのテストパターンについてマスクプロセスを通じてマスクを作成し、マスク上のパターンの寸法を測定して各Ｌ／Ｓ比毎に所望寸法通りに仕上がっている太らせ又は細らせ量のパターンを探す。そのパターンについてリソグラフィ後の寸法を測定し、リソグラフィプロセス分の変換差を得る。例えば図１７（ａ）のパターンをマスクプロセスを通じてマスクに仕上げた時、所望寸法通りに仕上がっているパターンが、Ｌ／Ｓ比１：１のパターンでは２５ｎｍ太め、１：２では標準、１：５では２５ｎｍ細めのパターン（線で囲んだパターン）であるものとする。これらのパターンについてリソグラフィ後の変換差を測定することにより、リソグラフィプロセス分の変換差を得られる。寸法通りのマスクパターン部分についてリソグラフィ後の寸法を測定し、図１７（ｂ）の様なグラフが得られた場合、リソグラフィ後の寸法と所望線幅からの差がリソグラフィプロセス変換差となる。テストパターンは図１３の様に、パターン周囲の密度を変化させて用意してもよい。その場合、密度も含めて補正値を用意することができ、補正ルールの例は図１７（ｃ）の様になる。
【０１０６】
図１８の方法については、Ｐｌ後の変換差からＰｍ後の変換差を差し引くことにより、Ｐｌのみにより生ずる変換差が得られる。
【０１０７】
次に、エッチングプロセスＰｅにおける変換差と補正ルールを得る。Ｐｅにおける変換差を得るためには、
（１）プロセスＰｅ後に得られた変換差からリソグラフィプロセスＰ１後に得られる変換差を差し引いて得る、
（２）設計データをマスクの変換差データに基づいて変形し、変形したマスクデータを精度の良いリソグラフィシミュレーションを用いてリソ後パターンを得、実際のプロセスで得たエッチングプロセス後の線幅と比較してプロセスＰｅ分の変換差を得る、
などの方法を用いる。それぞれの方法について、図１９〜図２０を使って説明する。
【０１０８】
まず、（１）の方法については、図１９に示すように、リソグラフィ後に測定した寸法とエッチング後に測定した寸法の差をエッチングプロセスにより生じた変換差とし、本変換差もしくは変換差に適切な係数を乗じた値を補正値とする。
【０１０９】
次に、（２）の方法については、図２０に示すように、設計データａに関して、図１３に示す方法で求めたマスク変換差データ図１５（ｂ）に準じて実際のマスクプロセスで生じるべき変換差をＣＡＤ処理等で加え、マスク変換差変換マスクデータ（図２０（ｂ））を作成する。本マスクデータ（図２０（ｂ））に関してリソグラフィシミュレーションを行い、マスク変換差考慮マスクのリソグラフィ後の像（図２０（ｃ））を得る。本リソグラフィ像（図２０（ｃ））に関する計算機上で寸法測定を行い、寸法ＳＥＭ等で得たエッチングプロセス後の寸法と比較して、エッチングプロセス分の寸法変換差を得る。この変換差もしくは変換差に適切な係数を乗じた値を補正値とする。
【０１１０】
（第９の実施形態）
図２１は、補正を順を追って説明するための図である。図２１を用いて補正方法を説明する。
【０１１１】
まず、設計データ（図２１（ａ））に関して、エッチングプロセス分変換差を補正ルール（図２１（ｅ））を用いて補正をし、エッチングプロセス分補正データ（図２１（ｂ））を得る。次に（図２１（ｂ））に関してリソグラフィプロセス変換差分の補正を行う。補正は、補正計算（図２１（ｆ））もしくは補正ルール（図２１（ｇ））によって行い、エッチング・リソグラフィプロセス分補正データ（図２１（ｃ））を得る。そして最後にマスクプロセス変換差分補正ルールｈを用いてマスクプロセス変換差分を補正し、全てのプロセス分を補正したデータ（図２１（ｄ））を得る。（図２１（ｄ））のデータよりマスクプロセス、リソグラフィプロセス、エッチングプロセスを通すことにより最終的に所望のパターンがウェハ上に得られる。
【０１１２】
（第１０の実施形態）
上記の第８及び第９の実施形態は、異なるパターン変換差を有するような複数の装置を使用する際のマスクを設計する場合に非常に有効である。第１０の実施形態では、具体的に、これらのマスクの設計について、第８及び第９の実施形態を適用した場合について説明する。
【０１１３】
本実施形態においては、半導体製造に関して、マスク、露光、現像、エッチングの各プロセスにおいて使用する装置が、図２２に示すとおりとする。本実施形態においては、３台のマスク描画装置（Ａ１〜Ａ３）、２台のステッパ（Ｂ１、Ｂ２）、１台のデベロッパ（Ｃ１）、４台のエッチャ（Ｄ１〜Ｄ４）が、半導体の製造プロセスにおいて使用されているものとする。
【０１１４】
マスクを作成するに当たって、まず、例えば、各装置のパターン変換差に対する性質を検討する。各装置におけるパターン変換差の性質を検討した結果、図２３に示すとおりマスク描画機は、ａ１、ａ２、ステッパはｂ１、ｂ２、デベロッパはｃ１、エッチャはｄ１、ｄ２にそれぞれ分類できることとする。
【０１１５】
これらの種類の装置を組み合わせて使う場合に、半導体製造に必要なマスクの種類は、最大で図２４に示すように、マスク１〜８の８通りの組み合わせが最大の組み合わせ数となる。
【０１１６】
次に、上記のマスク１〜８を作成するために、第８及び第９の実施形態に基づいて、マスクデータを補正する。
【０１１７】
本第１０の実施形態では、マスクデータの補正に先立って、マスク描画機ａ１／ａ２、ステッパｂ１／ｂ２、デベロッパｃ１、エッチャｄ１／ｄ２のそれぞれに対応するプロセス変換差補正ルールを算出しておく。ここでは、前記装置の種類に対応する補正ルールをそれぞれα１／α２、β１／β２、γ１、Δ１／Δ２とする。本実施形態では、デベロッパが１種類なので、ステッパとデベロッパのプロセスを１段階にまとめて補正値ルールを用意しても良い。
【０１１８】
図２５を用いて、マスク１の作成をする場合の補正方法を説明する。
【０１１９】
初めに、設計データ（図２５（ａ））をエッチャｄ１用エッチング変換差分補正ルールΔ１に従って補正する。次に、エッチング変換差分補正データ（図２５（ｂ））を、デベロッパｃ１、ステッパｂ１用リソグラフィ変換差分補正ルールγ１、β１に従って、補正する。最後に、エッチング・リソグラフィ変換差分補正データ（図２５（ｃ））を、描画機ａ１用マスクプロセス変換差分補正ルールα１に従って補正し、目的の補正済マスク１を得る（図２５（ｄ））。マスク２を作成する場合は、マスク１を作成する場合と同様に、エッチャｄ２用エッチング変換差分補正ルールΔ２、デベロッパｃ１、ステッパｂ１用リソグラフィ変換差分補正ルールγ１、β１、描画機ａ１用マスクプロセス変換差分補正ルールα１用の補正ルールを用いて同様の補正処理をすれば良い。
【０１２０】
上記のようにして、異なるパターン変換差を有する複数の装置を用いる場合にも、マスクのマスクデータを上記の実施形態を用いて作成することができる。
【０１２１】
（第１１の実施形態）
第８及び第９の実施形態におけるマスクデータ補正方法のエッチングプロセス相当の変換差を補正する方法を以下に説明する。
【０１２２】
被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について、図２６に示す。図２６（ａ）に示す様に被測定パターン周辺のパターン密度を変えたテストパターンを用意し、エッチング前後の変換差を測定し、変換差を元に補正ルールを算出する。補正ルールの例を図２６（ｂ）に示す。補正に際しては、図２６（ｃ）に示すように、被補正パターン周辺（数μｍ〜数百μｍ）の密度を算出し、補正ルール図２６（ｂ）を参照してパターンを補正する。もしくは図２６（ｄ）に示すように、予めレイアウトをいくつかに分割して各分割領域中の密度５％、１０％、２０％、…の様に計算しておき、各領域中に含まれるパターンを、それぞれの領域密度に応じて補正ルールを参照し補正する。
【０１２３】
被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用するマスクデータ補正方法について、図２７に示す。図２７（ａ）に示す様に被測定パターンと隣接パターンの距離を変えたテストパターンを用意し、エッチング前後の変換差を測定し、変換差を元に補正ルールを算出する。補正ルールの例を図２７（ｂ）に示す。補正に関しては、被補正パターンと最近接パターンとの距離を求め、補正ルール図２７（ｂ）を参照して補正値を求め、補正する。
【０１２４】
被補正パターンと被補正パターンに隣接するパターンとの距離および、被補正パターンの周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について、図２８に示す。図２８（ａ）に示す様に、被測定パターンと隣接パターンの距離を変えたテストパターンを用意し、更に該テストパターンの周辺のパターン密度を変えたテストパターンを用意し、エッチング前後の変換差を測定し、変換差を元に補正ルールを算出する。補正ルールの例を図２８（ｂ）に示す。
【０１２５】
被補正パターン近傍のレイアウトのリソグラフィプロセス後の像とエッチングをモデリングする関数ｆ（ｘ、ｙ）との畳み込み積分を行って、この計算結果をもとに補正値を算出して補正に適用するマスクデータ補正方法について、図２９を用いて説明する。図２９（ａ）のテストパターンを用いて、被補正パターン周辺のパターンのマスクプロセスおよびリソグラフィプロセス後のレジスト像（図２９（ｂ））もしくはマスクプロセスシミュレーション及びリソグラフィシミュレーション像（図２９（ｃ））との畳込み積分が、エッチング後のウェハ上の像と一致するように関数ｆ（ｘ、ｙ）を定義する。畳込み積分結果がウェハ上の像とよく合うまで最適化して得た関数ｆ（ｘ、ｙ）を用いてエッチングシミュレーションを行うことができる。補正に関しては、被補正パターン周辺のレジスト像もしくはリソグラフィシミュレーション像を関数ｆ（ｘ、ｙ）で畳み込み積分することを繰返して補正値を得る（図２９（ｄ））。
【０１２６】
被補正パターン近傍のレイアウトに関してエッチングシミュレータを用いてエッチング結果を予測し、この計算結果をもとに補正値を算出して補正に適用するマスクデータ補正方法としては、エッチングの精度の良いシミュレーションを行い、シミュレーションを繰返して補正値を得る。
【０１２７】
なお、上記のマスクプロセスに関する補正値の算出方法は、以上のエッチングプロセスに関する補正値の算出方法に準ずる。
【０１２８】
（第１２の実施形態）
図３０は、マスクデータ設計装置の構成を示すブロック図である。本装置は、例えば磁気ディスク等の記録媒体に記録されたプログラムを読込み、このプログラムによって動作か制御されるコンピュータによって実現される。
【０１２９】
本装置では、測定データ格納部７３にウェハ上、レジスト上のパターン測定データおよびシミュレーション像の測定データを格納し、制御部８０により測定データ参照手段８１によって測定データを参照し、これに基づいて補正ルールを算出（補正ルール算出手段８２）し、該ルールを補正テーブル７５に格納する。補正処理に当っては、パターンデータ格納部７４より制御部８０にパターンデータを読込み、補正対象図形抽出手段８３によって補正の対象となる図形を抽出する。次にエッチング、リソグラフィ、マスクプロセスの順に補正テーブルを参照（補正テーブル参照手段８４）して補正値を取得し、該補正値に従って図形処理手段８５によって補正図形処理を行う。処理の進行状況は表示部７１に表示される。
【０１３０】
なお、上述した実施形態において記載した手法は、コンピュータに実行させることの出来るプログラムとして、たとえは磁気ディスク（可撓性磁気ディスク、ハードティスク等）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤ等）、半導体メモリ等の記録媒体に書き込んで各種装置に適用したり、通信媒体により伝送して各種装置に適用することも可能である。本装置を実現するコンピュータは、記録媒体に記録されたプログラムを読込み、このフログラムによって動作が制御されることにより、上述した処理を実行する。
【０１３１】
本発明は、上記の発明の実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲で種々変形して実施できるのは勿論である。
【図面の簡単な説明】
【０１３２】
【図１】第１の実施形態を説明するための模式図。
【図２】第１の実施形態説明するためのフローチャート。
【図３】第２の実施形態を説明するための模式図。
【図４】第２の実施形態を説明するためのフローチャート。
【図５】第３の実施形態を説明するための模式図。
【図６】第４の実施形態を説明するための模式図。
【図７】第４の実施形態を説明するための模式図。
【図８】第５の実施形態を説明するための模式図。
【図９】第６の実施形態を説明するための模式図。
【図１０】第７の実施形態に係わる装置を示すブロック図。
【図１１】第８の実施形態に係る半導体プロセスフローを示す図。
【図１２】第８の実施形態に係るマスクデータ補正方法の処理フローを示す図。
【図１３】第８の実施形態に係るテストパターンを示す図。
【図１４】第８の実施形態に係るマスクプロセス変換差および補正ルールを示す図。
【図１５】第８の実施形態に係るマスクプロセス変換差および補正ルールを示す図。
【図１６】第８の実施形態に係るリソグラフィプロセス変換差および補正値算出の処理例を示す図。
【図１７】第８の実施形態に係るテストパターン、リソグラフィプロセス変換差及び補正ルールを示す図。
【図１８】第８の実施形態に係るリソグラフィプロセス変換差及び補正ルールを示す図。
【図１９】第８の実施形態に係るエッチングプロセス変換差及び補正ルールを示す図。
【図２０】第８の実施形態に係るエッチングプロセス変換差及び補正値処理例を示す図。
【図２１】第９の実施形態に係る補正の処理例を示す図。
【図２２】第１０の実施形態に係る半導体製造プロセスにおいて使用する各装置の一覧を示す図。
【図２３】第１０の実施形態に係る各装置のパターン変換差の種類を示す図。
【図２４】図２３に基づく必要なマスクの一覧を示す図。
【図２５】第１０の実施形態に係るマスク設計法を説明するための図。
【図２６】被補正パターン周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について説明するための図。
【図２７】被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用するマスクデータ補正方法について説明するための図。
【図２８】被補正パターンと被補正パターンに隣接するパターンとの距離および、被補正パターンの周辺のパターン密度に依存する補正ルールを適用するマスクデータ補正方法について説明するための図。
【図２９】被補正パターン近傍のレイアウトのリソグラフィプロセス後の放とエッチングをモデリングする関数ｆ（ｘ、ｙ）との畳み込み積分を行って、この計算結果をもとに補正値を算出して補正に適用するマスクデータ補正方法について説明するための図。
【図３０】第１２の実施形態に係るマスクデータ作成装置を示す図
【図３１】従来における光近接効果補正マスクパターン作成法を示すフローチャート。
【図３２】実験による変換差を求めるために用いられるテストパターンの例を示す図。
【図３３】ＳＥＭを用いてウェハ上のパターン寸法を測定する方法を示す図。
【図３４】電気特性測定パターンを用いてパターン寸法を測定する方法を示す図。
【符号の説明】
【０１３３】
１０…制御部
１１…被補正パターン抽出手段
１２…補正テーブル参照手段
１３…補正テーブル追加手段
１４…テストマスク生成手段
１５…補正値取得手段Ｉ
２１…表示部
２２…入力部
２３…出力部
２４…パターンデータ格納部
２５…補正テーブル
３０…補正値取得手段II
【特許請求の範囲】
【請求項１】
設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う工程と、
前記各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する工程とを備えたことを特徴とするマスクデータ補正方法。
【請求項２】
請求項１のマスクデータ補正方法において、前記補正工程は、前記変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に△Ａｎ、△Ａｎ−１、…△Ａ２、△Ａ１の順に変換差の補正を行う工程を含むことを特徴とするマスクデータ補正方法。
【請求項３】
設計パターンに対し、エッチングプロセス相当の変換差を補正する第１の補正工程と、
リソグラフィプロセス相当の変換差を補正する第２の補正工程と、
マスクプロセス相当の変換差を補正する第３の補正工程とを備えたことを特徴とするマスクデータ補正方法。
【請求項４】
請求項３のマスクデータ補正方法において、前記第１の補正工程は、被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項５】
請求項３のマスクデータ補正方法において、前記第１の補正工程は、被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項６】
請求項３のマスクデータ補正方法において、前記第１の補正工程は、被補正パターン近傍のレイアウトのリソグラフィプロセス後の像を入力として、これにエッチングモデルに相当する計算を行い、この計算結果より補正値を算出して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項７】
請求項３のマスクデータ補正方法において、前記第１の補正工程は、被補正パターン近傍のレイアウトに関してエッチングシミュレータを用いてエッチング結果を予測し、この計算結果をもとに補正値を算出して補正に適用する工程を含むことを特徴とするマスクデータ補正方法。
【請求項８】
請求項３のマスクデータ補正方法において、前記第３の補正工程は、被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用する工程を含むことを特徴とするマスクデータ補正方法。
【請求項９】
請求項３のマスクデータ補正方法において、前記第３の補正工程は、被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項１０】
請求項３のマスクデータ補正方法において、前記第３の補正工程は、被補正パターン近傍のレイアウトを入力として、これにマスクプロセスモデルに相当する計算を行い、この計算結果より補正値を算出して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項１１】
請求項３のマスクデータ補正方法において、前記第３の補正工程は、被補正パターン近傍のレイアウトに関してマスクプロセスシミュレータを用いてマスクプロセス結果を予測し、この計算結果をもとに補正値を算出して補正に適用する工程を含むことを特徴とするマスクデータ補正方法。
【請求項１２】
設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う手段と、
前記各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する手段と、
を備えたことを特徴とするマスクデータ補正装置。
【請求項１３】
マスクデータを補正するためのプログラムであって、
設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う手順と、
前記各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する手順と、
をコンピュータに実行させるプログラムが格納されたコンピュータ読み取り可能な記録媒体。
【請求項１】
設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う工程と、
前記各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する工程とを備えたことを特徴とするマスクデータ補正方法。
【請求項２】
請求項１のマスクデータ補正方法において、前記補正工程は、前記変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に△Ａｎ、△Ａｎ−１、…△Ａ２、△Ａ１の順に変換差の補正を行う工程を含むことを特徴とするマスクデータ補正方法。
【請求項３】
設計パターンに対し、エッチングプロセス相当の変換差を補正する第１の補正工程と、
リソグラフィプロセス相当の変換差を補正する第２の補正工程と、
マスクプロセス相当の変換差を補正する第３の補正工程とを備えたことを特徴とするマスクデータ補正方法。
【請求項４】
請求項３のマスクデータ補正方法において、前記第１の補正工程は、被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項５】
請求項３のマスクデータ補正方法において、前記第１の補正工程は、被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項６】
請求項３のマスクデータ補正方法において、前記第１の補正工程は、被補正パターン近傍のレイアウトのリソグラフィプロセス後の像を入力として、これにエッチングモデルに相当する計算を行い、この計算結果より補正値を算出して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項７】
請求項３のマスクデータ補正方法において、前記第１の補正工程は、被補正パターン近傍のレイアウトに関してエッチングシミュレータを用いてエッチング結果を予測し、この計算結果をもとに補正値を算出して補正に適用する工程を含むことを特徴とするマスクデータ補正方法。
【請求項８】
請求項３のマスクデータ補正方法において、前記第３の補正工程は、被補正パターンに関して、被補正パターン周辺のパターン密度に依存する補正ルールを適用する工程を含むことを特徴とするマスクデータ補正方法。
【請求項９】
請求項３のマスクデータ補正方法において、前記第３の補正工程は、被補正パターンと被補正パターンに隣接するパターンとの距離に依存する補正ルールを適用して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項１０】
請求項３のマスクデータ補正方法において、前記第３の補正工程は、被補正パターン近傍のレイアウトを入力として、これにマスクプロセスモデルに相当する計算を行い、この計算結果より補正値を算出して補正する工程を含むことを特徴とするマスクデータ補正方法。
【請求項１１】
請求項３のマスクデータ補正方法において、前記第３の補正工程は、被補正パターン近傍のレイアウトに関してマスクプロセスシミュレータを用いてマスクプロセス結果を予測し、この計算結果をもとに補正値を算出して補正に適用する工程を含むことを特徴とするマスクデータ補正方法。
【請求項１２】
設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う手段と、
前記各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する手段と、
を備えたことを特徴とするマスクデータ補正装置。
【請求項１３】
マスクデータを補正するためのプログラムであって、
設計パターンから複数のプロセスステップＡ１、Ａ２、Ａ３、…Ａｎをへてウェハ上にパターンを作成する際に、各プロセスステップ毎に生ずる変換差△Ａ１、△Ａ２、△Ａ３、…△Ａｎについて、各プロセスステップ毎に補正を行う手順と、
前記各プロセスステップ毎の補正結果に基づいて、ウェハ上で所望のパターンを得られるようなマスクパターンを作成する手順と、
をコンピュータに実行させるプログラムが格納されたコンピュータ読み取り可能な記録媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【公開番号】特開２００８−１３９８９６（Ｐ２００８−１３９８９６Ａ）
【公開日】平成２０年６月１９日（２００８．６．１９）
【国際特許分類】
【出願番号】特願２００７−３３３２８２（Ｐ２００７−３３３２８２）
【出願日】平成１９年１２月２５日（２００７．１２．２５）
【分割の表示】特願平１０−４８３６８の分割
【原出願日】平成１０年２月２７日（１９９８．２．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２０年６月１９日（２００８．６．１９）
【国際特許分類】
【出願日】平成１９年１２月２５日（２００７．１２．２５）
【分割の表示】特願平１０−４８３６８の分割
【原出願日】平成１０年２月２７日（１９９８．２．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]