マルチビットデータを含有する装置
【課題】マルチビットデータを含有する装置の提供。
【解決手段】データがマルチビットフォーマットで記憶されている電界プログラマブル膜を含有しているクロスポイントメモリアレイ装置が提供される。データがマルチビットフォーマットで記憶されているクロスポイントメモリアレイ装置を含むデータ処理装置もまた提供される。マルチビットデータをクロスポイントメモリアレイ装置に記憶するための方法およびこのような装置の使用方法がさらに提供される。
【解決手段】データがマルチビットフォーマットで記憶されている電界プログラマブル膜を含有しているクロスポイントメモリアレイ装置が提供される。データがマルチビットフォーマットで記憶されているクロスポイントメモリアレイ装置を含むデータ処理装置もまた提供される。マルチビットデータをクロスポイントメモリアレイ装置に記憶するための方法およびこのような装置の使用方法がさらに提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、該クロスポイントメモリアレイが電界プログラマブル膜（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｆｉｌｍ）を含む方法に関する。本発明はまた、マルチビットデータを含有する電界プログラマブル膜を具備するクロスポイントメモリアレイを含む装置と、該装置の使用方法とに関する。
【背景技術】
【０００２】
双安定クロスポイントメモリアレイ装置（ｂｉｓｔａｂｌｅ ｃｒｏｓｓ−ｐｏｉｎｔ ｍｅｍｏｒｙ ａｒｒａｙ）は、例えば、Ｈｕｒｓｔらに対する米国特許第６，６４６，９１２号に開示されている。Ｈｕｒｓｔらは誘電基体材料上に形成されたクロスポイントメモリアレイを備えるデータ記憶装置を開示しており、該クロスポイントメモリアレイは、少なくとも１つの半導体層を含む記憶層によって分離された第１および第２の組の横断電極を含み、該記憶層は該第１および第２の組から電極のクロスポイントごとに不揮発性メモリエレメントを形成し、各メモリエレメントは、該メモリエレメントを介して所定の電流密度の形態で書込み信号を提供することによって、それぞれのバイナリデータ状態を表す低インピーダンス状態と高インピーダンス状態間で切換え可能であり、また各メモリエレメントは該記憶層に形成されたダイオード接合と、ヒューズまたはアンチヒューズとを含んでいる。
【特許文献１】米国特許第６，６４６，９１２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
にもかかわらず、マルチビットデータの記憶および検索を容易にしかつこれを利用する、クロスポイントメモリアレイ装置と、この使用方法とを提供することは有利なことである。
【課題を解決するための手段】
【０００４】
本発明の一態様では、クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、（ａ）ビットラインアレイを提供することと、（ｂ）ワードラインアレイを提供することと、（ｃ）（ｉ）該ビットラインアレイのうちの少なくとも１つのビットラインと、該ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）該少なくとも１つのビットラインおよび該少なくとも１つのワードラインに電気的に結合された電界プログラマブル膜を含む少なくとも１つのメモリセルを提供することと、（ｄ）該少なくとも１つのメモリセルの少なくとも１つにおいて該電界プログラマブル膜を横切ってプログラム電圧を提供して、該少なくとも１つのメモリセルの少なくとも１つを、少なくとも３つの異なるデータ状態のうちの１つにプログラミングすることによって、データを該クロスポイントメモリアレイに書込むこと、を含む方法が提供される。
【０００５】
本発明の別の態様では、クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、（ａ）ビットラインアレイを提供することと、（ｂ）ワードラインアレイを提供することと、（ｃ）配合物Ａおよび配合物Ｂから電界プログラマブル膜組成物を選択することと、（ｄ）該電界プログラマブル膜組成物により電界プログラマブル膜を取得することと、（ｅ）（ｉ）該ビットラインアレイのうちの少なくとも１つのビットラインと、該ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）該少なくとも１つのビットラインと該少なくとも１つのワードラインに電気的に結合されている該電界プログラマブル膜を含む少なくとも１つのメモリセルを提供することと、（ｆ）該少なくとも１つのメモリセルの少なくとも１つにおいて該電界プログラマブル膜を横切ってプログラム電圧を提供して、該少なくとも１つのメモリセルの該少なくとも１つを、少なくとも３つの異なるデータ状態の１つにプログラミングすることによって、データを該クロスポイントメモリアレイに書込むこととを含んでおり、配合物Ａは、バインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体とを含んでおり、（ｉ）該少なくとも１つの電子供与体と（ｉｉ）該少なくとも１つの電子受容体のうちの少なくとも一方が、該バインダーに化学結合され、（ｉ）該少なくとも１つの電子供与体が、異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、もしくは（ｉｉ）該少なくとも１つの電子受容体が、異なる電子親和性を有する少なくとも２つの電子受容体を含んでおり、および配合物Ｂは、バインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体とを含んでおり、配合物Ｂは、（ｉ）０．０５重量％未満の電子供与体（１つまたは複数）を含有しているか、または（ｉｉ）０．０５重量％未満の電子受容体（１つまたは複数）を含有しており、該少なくとも１つの電子供与体は異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、もしくは（ｉｉ）該少なくとも１つの電子受容体は異なる電子親和性を有する少なくとも２つの電子受容体を含んでいる方法が提供される。
【０００６】
本発明の別の態様では、ビットラインアレイと；ワードラインアレイと；および（ｉ）該ビットラインアレイのうちの少なくとも１つのビットラインと、該ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）該少なくとも１つのビットラインと該少なくとも１つのワードラインに電気的に結合されている電界プログラマブル膜とを含む複数のメモリセルと；を含むクロスポイントメモリアレイ装置が提供され、該クロスポイントメモリアレイ装置はマルチビットフォーマットで記憶されたデータを含有している。
【０００７】
本発明の別の態様では、本発明のクロスポイントメモリアレイ装置を備えるデータ処理装置であって、該クロスポイントメモリアレイ装置がマルチビットフォーマットで記憶されたデータを含有しているデータ処理装置が提供される。
【０００８】
本発明の別の態様では、本発明のクロスポイントメモリアレイ装置とインタフェース接続されたデータ処理装置であって、該クロスポイントメモリアレイ装置がマルチビットフォーマットで記憶されたデータを含有しているデータ処理装置が提供される。
【発明を実施するための最良の形態】
【０００９】
クロスポイントアレイは、第１の方向に沿って走る実質的に平行な複数の電極（本明細書では「ライン」とも称される）の第１セットと、第２の方向に沿って走る実質的に平行な複数の電極の第２セットとを含む装置であり、電界プログラマブル膜が、該電極の第１セットからの電極と、該電極の第２セットからの電極との間の空間交差の一部または全部に配置され、さらに第１の方向は第２の方向に対して１から１７９度の角度である。
【００１０】
本発明のいくつかの実施形態では、電界プログラマブル膜は連続層または画素化層のいずれかとして提供される。これらの実施形態のいくつかの態様では、電界プログラマブル膜は第１の表面および第２の表面を有しており、第１の表面と第２の表面は実質的に平行である。これらの実施形態のいくつかの態様では、ビットラインアレイは第１の表面と電気的に接触しており、ワードラインは第２の表面と電気的に接触している。これらの実施形態のいくつかの態様では、ビットラインアレイは第１の表面上に配置され、かつこれと電気的に接触している。これらの実施形態のいくつかの態様では、ワードラインアレイは第２の表面上に配置され、かつこれと電気的に接触している。
【００１１】
本明細書に使用され、かつ添付の特許請求の範囲にある、用語「電気的に結合」は、オーム接触、容量結合および／または誘導結合を包含している。
【００１２】
本明細書に使用され、かつ添付の特許請求の範囲にある用語「化学結合」は、共有結合、イオン結合および水素結合を包含している。
【００１３】
本明細書に使用され、かつ添付の特許請求の範囲にある用語「誘導体」は、電子供与体や電子受容体への言及において、言及された電子供与体または電子受容体の化学修飾および類似物、例えば異性体、化学的置換、および電子供与体または電子受容体がバインダーに化学結合されたり、モノマー単位としてバインダーに組み込まれたりしている例を包含している。
【００１４】
本発明のいくつかの実施形態では、バインダーは２〜１０００の誘電率を示す。これらの実施形態のいくつかの態様では、本発明の方法はさらに、２〜１０００の誘電率を有する基本的に非導電性バインダーを選択することを含む。
【００１５】
本発明のいくつかの実施形態では、バインダーは、金属、エッチングバリア層、シード層、金属前躯体、フォトレジストおよび反射防止コーティングの堆積を伴うプロセスに耐える十分な化学的かつ熱的抵抗性を示す。
【００１６】
本発明のいくつかの実施形態では、バインダーは低レベルの伝導率を電界プログラマブル膜に付与し、かなり高濃度の電子供与体および電子受容体のローディング（ｌｏａｄｉｎｇ）が電界プログラマブル膜を通ずる極めて高い導電率を可能にすることによって、少なくとも３つのデータ状態の各々の間の差は容易に識別できるようになる。これらの実施形態のいくつかの態様では、バインダーの導電率は約１０−１０オーム−１ｃｍ−１以下である。これらの実施形態のいくつかの態様では、バインダー、電子供与体（１又は複数）、電子受容体（１又は複数）およびこれらの相対的ローディングの選択は、隣接するデータ状態間の導電率の比を、５以上、あるいは１００以上、あるいはまた５００以上であるように提供する。
【００１７】
本発明のいくつかの実施形態では、バインダーは、例えば、オリゴマー、ポリマー、アイオノマー、デンドリマー、コポリマー（例えば、ブロックコポリマー、ランダムコポリマー、グラフトコポリマー、スターコポリマー）、無機物およびこれらの組み合わせから選択される。これらの実施形態のいくつかの態様では、バインダーは、有機ポリマー、無機ポリマーおよびこれらの組み合わせから選択される。これらの実施形態のいくつかの態様では、バインダーは有機ポリマーである。これらの実施形態のいくつかの態様では、バインダーは無機ポリマーである。
【００１８】
本発明のいくつかの実施形態では、バインダーは、電子供与体（１又は複数）の少なくとも１つおよび／または電子受容体（１又は複数）の少なくとも１つに化学結合または共有結合される。これらの実施形態のいくつかの態様では、電子供与体（１又は複数）の少なくとも１つおよび／または電子受容体（１又は複数）の少なくとも１つがバインダーの少なくとも１つのセグメントに化学結合される。これらの実施形態のいくつかの態様では、電子供与体（１又は複数）の少なくとも１つおよび／または電子受容体（１又は複数）の少なくとも１つがバインダーの少なくとも１つのセグメントに共有結合されている。
【００１９】
本発明のいくつかの実施形態では、バインダーは、例えばポリアセタール、ポリアクリル酸、ポリカーボネート、ポリスチレン、ポリエステル、ポリアミド、ポリアミドイミド、ポリアリーレート、ポリアリールスルホン、ポリエーテルスルホン、硫化ポリフェニレン、ポリスルホン、ポリイミド、ポリエーテルイミド、ポリテトラフルオロエチレン、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルケトンケトン、ポリベンズオキサゾール、ポリオキサジアゾール、ポリベンゾチアジノフェノチアジン、ポリベンゾチアゾール、ポリピラジノキノキサリン、ポリピロメリトイミド、ポリキノキサリン、ポリベンズイミダゾール、ポリオキシインドール、ポリオキソイソインドリン、ポリジオキソイソインドリン、ポリトリアジン、ポリピリダジン、ポリピペラジン、ポリピリジン、ポリピペリジン、ポリトリアゾール、ポリピラゾール、ポリカルボラン、ポリオキサビシクロノナン、ポリジベンゾフラン、ポリフタリド、ポリアセタール、ポリ酸無水物、ポリビニルエーテル、ポリビニルチオエーテル、ポリビニルアルコール、ポリビニルケトン、ハロゲン化ポリビニル、ポリビニルニトリル、ポリビニルエステル、ポリスルホネート、ポリスルフィド、ポリチオエステル、ポリスルホン、ポリスルホンアミド、ポリ尿素、ポリホスファゼン、ポリシラザン、ポリシロキサンおよびこれらの組み合わせを含むポリマーから選択される。
【００２０】
本発明のいくつかの実施形態では、バインダーは、例えばコポリエステルカーボネ−ト、アクリロニトリルブタジエンスチレン、スチレンアクリロニトリル、ポリイミド−ポリシロキサン、ポリエステル−ポリエーテルイミド、ポリメチルメタクリレート−ポリシロキサン、ポリウレタン−ポリシロキサンおよびこれらの組み合わせから選択されるコポリマーである。
【００２１】
本発明のいくつかの実施形態では、バインダーはポリマーの混合物群から選択される。
これらの実施形態のいくつかの態様では、ポリマーは架橋可能である。これらの実施形態のいくつかの態様では、バインダーは少なくとも２つのポリマーを含み、これら少なくとも２つのポリマーのうちの一方は電子供与体および／または電子受容体に化学結合また共有結合されており、これら少なくとも２つのポリマーのうちの一方は電子供与体または電子受容体のいずれかには化学結合も共有結合もされていない。これらの実施形態のいくつかの態様では、バインダーは少なくとも２つのポリマーを含み、これら少なくとも２つのポリマーのうちの一方は電子供与体に化学結合または共有結合されており、これら少なくとも２つのポリマーのうちの他方は電子受容体に化学結合または共有結合されている。これらの実施形態のいくつかの態様では、用いられているポリマーの混合物は、電界プログラマブル膜の特性の微調整を容易にする。例えば、これらの実施形態のいくつかの態様では、ポリマー混合物が、所与の電界プログラマブル膜組成物の電荷キャリア密度のバランスをとるように選択される。
【００２２】
本発明のいくつかの実施形態では、バインダーはポリマーの混合物である。これらの実施形態のいくつかの態様では、バインダーは、例えば、アクリロニトリル−ブタジエン−スチレン／ナイロン、ポリカーボネート／アクリロニトリル−ブタジエン−スチレン、アクリロニトリルブタジエンスチレン／ポリ塩化ビニル、ポリフェニレンエーテル／ポリスチレン、ポリフェニレンエーテル／ナイロン、ポリスルホン／アクリロニトリル−ブタジエン−スチレン、ポリカーボネート／熱可塑性ウレタン、ポリカーボネート／ポリエチレンテレフタレート、ポリカーボネート／ポリブチレンテレフタレート、熱可塑性エラストマー合金、ナイロン／エラストマー、ポリエステル／エラストマー、ポリエチレンテレフタレート／ポリブチレンテレフタレート、アセタール／エラストマー、スチレン−無水マレイン酸／アクリロニトリル−ブタジエン−スチレン、ポリエーテルエーテルケトン／ポリエーテルスルホン、ポリエチレン／ナイロン、ポリエチレン／ポリアセタールおよびこれらの組み合わせから選択されるポリマーの混合物から選択される。
【００２３】
本発明のいくつかの実施形態では、バインダーは無機または部分的に無機材料である。これらの実施形態のいくつかの態様では、バインダーはシリコーンおよびシルセスキオキサンのうちの少なくとも１つを含む。
【００２４】
本発明のいくつかの実施形態では、バインダーは、架橋、電子供与体との化学結合、電子受容体との化学結合、電子供与体との共有結合および電子受容体との共有結合のうちの少なくとも１つを容易にするように官能化される。本発明のいくつかの実施形態では、バインダーは、５００〜１，０００，０００グラム／モル、あるいは３，０００〜５００，０００グラム／モル、あるいは５，０００〜１００，０００グラム／モル、あるいは１０，０００〜３０，０００グラム／モルの数平均分子量を有するポリマーまたは複数のポリマーの組み合わせである。
【００２５】
本発明のいくつかの実施形態では、バインダーは架橋されている。これらの実施形態のいくつかの態様では、架橋は、バインダーの骨格に化学結合あるいは共有結合された官能性基での反応によって生じる。これらの実施形態のいくつかの態様では、架橋は非共有結合によって生じる。これらの実施形態のいくつかの態様では、バインダーは、シラン、エチレン性不飽和樹脂、アミノプラスト樹脂、フェノール、フェノール−ホルムアルデヒド樹脂、エポキシおよびこれらの組み合わせから選択される架橋剤を使用して架橋される。
【００２６】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は架橋剤を含む。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、０．０１〜２０重量％、あるいは０．１〜１５重量％、あるいは０．５〜１０重量％、あるいは１〜７重量％の架橋剤（全固形分基準）を含有している。
【００２７】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は、任意に酸および／または酸発生剤を含む。これらの実施形態のいくつかの態様では、酸および／または酸発生剤の添加は、電界プログラマブル膜の硬化過程におけるバインダーの架橋を触媒または促進する。これらの実施形態のいくつかの態様では、酸は、芳香族スルホン酸（例えば、トルエンスルホン酸、ベンゼンスルホン酸、ｐ−ドデシルベンゼンスルホン酸）、フッ化アルキルまたは芳香族スルホン酸（例えば、ｏ−トリフルオロメチルベンゼンスルホン酸、トリフリック酸、ペルフルオロブタンスルホン酸、ペルフルオロオクタンスルホン酸）およびこれらの組み合わせから選択される。これらの実施形態のいくつかの態様では、酸発生剤は、２，４，４，６−テトラブロモシクロヘキサジエノン、ベンゾイントシレート、２−ニトロベンジルトシレート、４−ニトロベンジルトシレートおよびこれらの組み合わせから選択される熱酸発生剤である。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、０．０１〜１０重量％、あるいは０．１〜８重量％、あるいは０．５〜５重量％、あるいは１〜３重量％の酸および／または酸発生剤（全固形分基準）を含有している。
【００２８】
本発明のいくつかの実施形態では、電子供与体（１又は複数）は、アントラセン、テトラチアフルバレン、４，４’，５−トリメチルテトラチアフルバレン、ビス（エチレンジチオ）テトラチアフルバレン、ｐ−フェニレンジアミン、カルバゾール、置換カルバゾール（例えば、Ｎ−ビニルカルバゾール）、テトラチオナフタセン、ヘキサメチルベンゼン、テトラメチルテトラセレノフルバレン、ヘキサメチレンテトラセレノフルバレン、８−ヒドロキシキノリン、フェニルアゾレコルシノールおよび類似のアゾ染料、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニルベンジジン、フェノチアジン、置換フェノチアジン（例えば、Ｎ−ビニルフェノチアジン）、ピレン、アセナフチレン、アクリジン、トリフェニレン、フタロシアニン、２−アミノ−１Ｈ−イミダゾール−４，５−ジカルボニトリル（ＡＩＤＣＮ）、置換ＡＩＤＣＮ（例えば、Ｎ−ビニルＡＩＤＣＮ）、これらの誘導体およびこれらの組み合わせから選択される。
【００２９】
本発明のいくつかの実施形態では、電子供与体（１又は複数）は、バインダーに化学結合された電子供与体誘導体である（以降、および特許請求の範囲において「電子供与体誘導バインダー」と表されている）。これらの実施形態のいくつかの態様では、電子供与体誘導バインダーは、９−アントラセンメチルメタクリレート／２−ヒドロキシエチルメタクリレート／３−（トリメトキシシリル）プロピルメタクリレートターポリマー、キノリン−８−イルメタクリレート／２−ヒドロキシエチルメタクリレートコポリマー、９−アントラセンメチルメタクリレート／２−ヒドロキシエチルメタクリレートコポリマー、キノリン−８−イルメタクリレート／２−ヒドロキシエチルメタクリレート／３−（トリメトキシシリル）プロピルメタクリレートターポリマー、９−アントラセンメチルメタクリレート、キノリン−８−イル−メタクリレートおよびこれらの組み合わせから選択される。
【００３０】
本発明のいくつかの実施形態では、電子受容体（１又は複数）は、ペンタフルオロアニリン、フタロシアニン、ペルフルオロフタロシアニン、テトラフェニルポルフィン、２−（９−ジシアノメチレン−スピロ［５．５］ウンデカ−３−イリデン）−マロノニトリル、４−フェニルアゾ−ベンゼン−１，３−ジオール、４−（ピリジン−２−イルアゾ）−ベンゼン−１，３−ジオール、ベンゾ［１，２，５］チアジアゾール−４，７−ジカルボニトリル、テトラシアノキノジメタン、キノリン、クロルプロマジン、フラーレンＣ６０（例えば、バックミンスターフラーレンＣ６０）、フラーレンＣ７０（例えば、バックミンスターフラーレンＣ７０）、ペリレン−３，４：９，１０−テトラカルボキシジイミド、トリニトロベンゼン、２−（３−ニトロ−ベンジリデン）−マロノニトリル、ヘキサシアノブタジエン、無水物、これらの誘導体および組み合わせから選択される。これらの実施形態のいくつかの態様では、電子受容体（１又は複数）は、フラーレンＣ６０、フラーレンＣ７０、これらの誘導体およびこれらの組み合わせから選択される。
【００３１】
本発明のいくつかの実施形態では、電子受容体（１又は複数）は例えば、無水物、二無水物、イミドおよびジイミド（例えば、フタル酸、特に環に４個のハロゲンを有するもの、ピロメリット二無水物、ナフタレン−テトラカルボン酸−二無水物（ＮＴＣＤＡ）、ペリレン−テトラカルボン酸−二無水物（ＰＴＣＤＡ））、ベンゾキノン（例えば、テトラ−ハロゲン化およびテトラシアノ誘導体）、ナフトキノン、アントラキノン、シアノ化合物（例えば、テトラシアノエチレン（ＴＣＮＥ）、ＴＣＮＱ、ＡＩＤＣＮ）、少なくとも３つのニトロ基を有するニトロ化合物（例えば、ベンゼン、ナフタレン、トリニトロフルオレノン、ニトロ化ジベンゾチオフェンジオキシド、ニトロ化フェニルスルホン）、ポリ−スルホン（例えば、１，４−ビス（フェニルスルホニル）ベンゼン）、ビオロゲン、ビオロゲン塩、１，３，５−トリアジン（例えば、これらのハロゲンおよびシアノ誘導体）、アルファジケトン（例えば、インダントリオン）、硫黄、誘導体およびこれらの組み合わせから選択される。
【００３２】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は、１重量％未満、あるいは０．５重量％未満。あるいは０．４重量％以下、あるいは０．３重量％以下、あるいは０．２５重量％以下、あるいは０．２重量％以下、あるいは０．１重量％以下、あるいは０．０９重量％以下、あるいは０．０７５重量％以下、あるいは０．０５重量％以下の電子供与体（１又は複数）（全固形分基準）を含有している。
【００３３】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は、１重量％未満、あるいは０．５重量％未満、あるいは０．４重量％以下、あるいは０．３重量％以下、あるいは０．２５重量％以下、あるいは０．２重量％以下、あるいは０．１重量％以下、あるいは０．０９重量％以下、あるいは０．０７５重量％以下、あるいは０．０５重量％以下の電子受容体（１又は複数）（全固形分基準）を含有している。
【００３４】
本発明のいくつかの実施形態では、電子供与体（１又は複数）または電子受容体（１又は複数）のいずれかが相対的に過剰に提供される。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、電子受容体（１又は複数）の濃度に対してより高い濃度の電子供与体（１又は複数）を含有する。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、電子供与体（１又は複数）の濃度に対してより高い濃度の電子受容体（１又は複数）を含有する。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物中の電子供与体（１又は複数）の濃度は０．００２〜０．１μｍｏｌ／ｈｇ、あるいは０．００５〜０．１μｍｏｌ／ｈｇ、あるいは０．００５〜０．０５μｍｏｌ／ｈｇ、あるいは０．０１〜０．０５μｍｏｌ／ｈｇであり、電界プログラマブル膜組成物中の電子受容体（１又は複数）の濃度は１０〜３００μｍｏｌ／ｈｇ、あるいは１０〜２００μｍｏｌ／ｈｇ、あるいは１０〜１５０μｍｏｌ／ｈｇ、あるいは２５〜１２５μｍｏｌ／ｈｇ、あるいは２５〜１００μｍｏｌ／ｈｇ、あるいは５０〜１００μｍｏｌ／ｈｇである。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物中の電子受容体（１又は複数）の濃度は０．００２〜０．１μｍｏｌ／ｈｇ、あるいは０．００５〜０．１μｍｏｌ／ｈｇ、あるいは０．００５〜０．０５μｍｏｌ／ｈｇ、あるいは０．０１〜０．０５μｍｏｌ／ｈｇであり、電界プログラマブル膜組成物中の電子供与体（１又は複数）の濃度は１０〜３００μｍｏｌ／ｈｇ、あるいは１０〜２００μｍｏｌ／ｈｇ、あるいは１０〜１５０μｍｏｌ／ｈｇ、あるいは２５〜１２５μｍｏｌ／ｈｇ、あるいは２５〜１００μｍｏｌ／ｈｇ、あるいは５０〜１００μｍｏｌ／ｈｇである。電子供与体（１又は複数）または電子受容体（１又は複数）のいずれを相対的に過剰に提供するかの選択は、使用される具体的な電子受容体（１又は複数）および電子供与体（１又は複数）並びに所望のタイプの電荷キャリア（電子またはホール）に依存する。理論によって束縛されることを望まないが、例えば、アントラセンが電子供与体であり、フラーレンが電子受容体であり、アントラセンがフラーレンと比べ過剰に提供されている場合、主要な電荷キャリアは、正帯電されたアントラセン基から中性アントラセン基に個々に移動するホールとなると思われる。反対に、電子受容体がテトラシアノキノジメタン（ＴＣＮＱ）であり、電子供与体がフェノチアジンであり、ＴＣＮＱが相対的に過剰に提供されている場合、主要な電荷キャリアは、負帯電されたＴＣＮＱ基から中性ＴＣＮＱ基に個々に移動する、フェノチアジンから少数のＴＣＮＱ基に転送された電子となると思われる。
【００３５】
本発明のいくつかの実施形態では、電子受容体（１又は複数）は、０．８ｅＶより大きい、あるいは１．２ｅＶより大きい電子親和性を示す分子または誘導体から選択される。これらの実施形態のいくつかの態様では、電子受容体の選択はそのイオン化ポテンシャルに影響される。これらの実施形態のいくつかの態様では、少なくとも２つの電子受容体が使用される。
【００３６】
本発明のいくつかの実施形態では、電子供与体（１又は複数）は、８．５ｅＶ未満、あるいは８．０ｅＶ未満のイオン化ポテンシャルを示す分子または誘導体から選択される。これらの実施形態のいくつかの態様では、電子供与体（１又は複数）の選択はそのイオン化ポテンシャルに影響される。これらの実施形態のいくつかの態様では、少なくとも２つの電子供与体が使用される。
【００３７】
一部の分子や誘導体は電子親和性およびイオン化ポテンシャルを有しているため、これらは電界プログラマブル膜組成物の他の成分（例えば、フタロシアニン）の選択に応じて電子供与体または電子受容体のいずれかとして機能することがあることに留意する。理論に束縛されることを望まないが、分子又は誘導体を比較する際に、最小のイオン化ポテンシャルを有する分子または誘導体は通常電子供与体と考えられるのに対して、最大のイオン化ポテンシャルを有する分子または誘導体は通常電子受容体と考えられる。
【００３８】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物はさらに、膜の特性、例えば膜をプログラミングするのに必要な電圧を所与のデータ状態および／または所与のデータ状態に関連する伝導率に適合させるように動作する、任意の供与体−受容体複合体を含む。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、０．０５〜５重量％、あるいは０．５〜４重量％、あるいは１〜３．５重量％、あるいは１．５〜３重量％の任意の供与体−受容体複合体を含有している。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、例えば、テトラチアフルバレン−テトラシアノキノジメタン、ヘキサメチレンテトラチアフルバレン−テトラシアノキノジメタン、テトラセレナフルバレン−テトラシアノキノジメタン、ヘキサメチレンテトラセレナフルバレン−テトラシアノキノジメタン、メチルカルバゾール−テトラシアノキノジメタン、テトラメチルテトラセレノフルバレン−テトラシアノキノジメタン、フェロセン−テトラシアノキノジメタン、（テトラチオナフタセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−テトラシアノキノジメタン、（テトラチアフルバレン、ヘキサメチレンテトラチアフルバレン、テトラセレナフルバレン、ヘキサメチレンテトラセレナフルバレンまたはテトラメチルテトラセレノフルバレン）−Ｎ−アルキルカルバゾール（Ｃ１−Ｃ１０、線形または分岐）、（テトラチオテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−バックミンスターフラーレンＣ６０、（テトラチオテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−バックミンスターフラーレンＣ７０、（テトラチテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−テトラシアノベンゼン、（テトラチテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−テトラシアノエチレン、（テトラチオテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−ｐ−クロルアニルおよびこれらの組み合わせから選択される任意の供与体−受容体複合体を含む。
【００３９】
本発明のいくつかの実施形態では、電子供与体（１又は複数）と電子受容体（１又は複数）の組み合わせは、マルチ閾値切換えを提供するように選択される。実例として、異なるイオン化ポテンシャルを有する２つの電子供与体（例えば、フタロシアニンおよび９−メチルアントラセン）が電子受容体（例えば、バックミンスターフラーレンＣ６０）と組み合わせられ得る。フタロシアニンのイオン化ポテンシャルは、ＰＭ３半経験的分子軌道理論によって推定した場合６．５４ｅＶである。９−メチルアントラセンのイオン化ポテンシャルは、ＰＭ３半経験的分子軌道理論によって推定した場合７．５６ｅＶである。バックミンスターフラーレンＣ６０の電子親和性は、実験的に測定した場合２．４７ｅＶである（Ｐａｌｐａｎｔら，Ｐｈｙｓ．Ｒｅｖ．Ｂ−Ｃｏｎｄｅｎｓ Ｍａｔｔｅｒ，１９９９，６０，４５０９−４５１２）。理論によって束縛されることを望まないが、異なるイオン化ポテンシャルを有する電子供与体が電子受容体と組み合わされる場合、電子供与体は、マルチ閾値切換えを提供する異なる電界強度で、電子受容体に電子を転送する。これらの実施形態のいくつかの態様では、バインダーと電子供与体（１又は複数）と電子受容体（１又は複数）との間の相互作用は、電子が、所与の電界プログラマブル膜における種々の電子供与体（１又は複数）と電子受容体（１又は複数）との間で供与／受容される電界強度に、影響を与えることができる。
【００４０】
表１は、他に特段の明記がなければ、ガウシアン９８分子軌道プログラム（Ｆｒｉｓｃｈら）内の半経験的ＰＭ３モデルを使用して推定されたそれらのイオン化ポテンシャルおよび電子親和性を具備する化合物のリストを示している。表１内の表記ＭＰＷ１ＰＷ９１／ＬＡＮＬ２ＤＺは、パラメータが、ＬＡＮＬ２ＤＺ基底系を使用してメラープレセット（Ｍｏｌｌｅｒ−Ｐｌｅｓｓｅｔ）摂動理論によって算出されたことを示している。表１内の表記Ｂ３ＬＹＰ／ＬＡＮＬ２ＤＺは、パラメータが、ＬＡＮＬ２ＤＺ基底系の密度関数Ｂ３ＬＹＰモデルを使用して推定されたことを示している。
【００４１】
【表１】
【００４２】
本発明のいくつかの実施形態では、電子供与体および電子受容体は、供与体−受容体複合体として提供されるか、またはバインダーに添加された場合に供与体−受容体複合体インサイチュー（ｉｎ−ｓｉｔｕ）を形成する。これらの実施形態のいくつかの態様では、供与体−受容体複合体は、バインダーに添加された場合にインサイチューで不均衡である。
【００４３】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は任意に処理剤を含有していてもよい。これらの実施形態のいくつかの態様では、処理剤は、界面活性剤、離型剤、促進剤、酸化防止剤、熱安定剤、オゾン劣化防止剤、充填剤および繊維、およびこれらの組み合わせから選択される。
【００４４】
電界プログラマブル膜は、多様な通常の方法によって製造することができる。本発明のいくつかの実施形態では、電界プログラマブル膜は、電界プログラマブル膜組成物を基体上に堆積することによって調製される。次いで、堆積された膜組成は、電界プログラマブル膜を形成するために乾燥および／または硬化され得る。あるいはまた、電界プログラマブル膜組成物は、任意の溶媒の存在下でキャスティングすることができる。電界プログラマブル膜は、溶液からキャスティングされた後、溶媒が蒸発され得る。いくつかの膜キャスティング方法は、スピンコーティング、スプレーコーティング、静電コーティング、ディップコーティング、ブレードコーティングおよびスロットコーティングを含んでいる。あるいはまた、電界プログラマブル膜は、射出成形、真空形成、ブロー成形および圧縮成形を含むプロセスによって製造することができる。
【００４５】
本発明と共に使用するのに好適な基体としては、例えば、半導体基体（例えばドープシリコンウェーハ）および導電性基体（例えば、アルミニウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、銅、亜鉛、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、パラジウム、銀、カドミウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、プラチナ、金、水銀、錫、ゲルマニウム、鉛およびこれらの合金）が挙げられる。本発明のいくつかの実施形態では、基体はパターン化され得る。
【００４６】
本発明のいくつかの実施形態では、電界プログラマブル膜は、これが内蔵される装置の要求に応じて、５〜５０００ナノメートルの厚さを有している。一般的に、プログラミング電圧は膜厚に比例する。これらの実施形態のいくつかの態様では、約１０Ｖ未満のプログラミング電圧規模を要する装置に組み入れられる場合に、電界プログラマブル膜は約１０〜１００ｎｍの膜厚（任意の硬化後）を示す。これらの実施形態のいくつかの態様では、約５Ｖ未満のプログラミング電圧規模を要する装置に組み入れられる場合に、電界プログラマブル膜は５〜５０ｎｍの厚さ（任意の硬化後）を示す。
【００４７】
本発明のいくつかの実施形態では、電極は電界プログラマブル膜に電気的に結合される。これらの実施形態のいくつかの態様では、電界プログラマブル膜は少なくとも１つの電極にオーム接触している。これらの実施形態のいくつかの態様では、電界プログラマブル膜は少なくとも１つの電極に容量接触している。これらの実施形態のいくつかの態様では、クロスポイントアレイは電気結合要素を都合よく含んでいる。これらの実施形態のいくつかの態様では、電気結合要素は、オーム接触、導電性プラグを介する接触、容量接触、介在するトンネル接合を介する接触、または例えばダイオードやトランジスタをはじめとする介在する分離装置を介する接触、あるいは他の電気装置を介する接触を提供する。これらの実施形態のいくつかの態様では、電気結合要素はビットラインおよびワードラインを含む。
【００４８】
ワードラインは、クロスポイントアレイメモリ装置における所望のメモリセルを選択する伝導体または半導体である。これは選択ラインと称されることもある。ワードラインがアサートされる場合、メモリセルが読出し、書込みまたは消去可能である。装置が対称である場合、「ワードライン」や「ビットライン」の指定は任意であり得る。ワードラインアレイは、非交差的型または実質的に平行型に配列された複数のワードラインである。
【００４９】
ビットラインは、メモリ装置における所望のメモリセルを読出し、書込みまたは消去する伝導体または半導体である。ワードラインがアサートされる場合、メモリセルが選択されて、読出し、書込みまたは消去のいずれかが可能である。装置が対称である場合、「ワードライン」や「ビットライン」の指定は任意であり得る。ビットラインアレイは、非交差的型または実質的に平行型に配列された複数のビットラインである。
【００５０】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物から得られた電界プログラマブル膜は、電子メモリおよび切換え装置またはデータ記憶装置において使用される。これらの実施形態のいくつかの態様では、該装置は、単一の膜または複数の膜のいずれかを含有している。実質的に平行であり非交差である複数の膜を有する装置は、一般に積層装置をさす。
【００５１】
本発明のいくつかの実施形態では、本発明のクロスポイントメモリアレイ装置を備えているか、これとインタフェース接続されているデータ処理装置が提供される。これらの実施形態のいくつかの態様では、本発明のデータ処理装置は、本発明のクロスポイントメモリアレイ装置を従来のメモリ装置と置き換えた任意の従来のデータ処理装置から選択される。これらの実施形態のいくつかの態様では、データ処理装置は、例えば、パーソナルコンピュータ、携帯電話、携帯情報端末、セットトップボックス、スチールカメラ、ビデオカメラ、オーディオプレーヤー、ビデオプレーヤー、ＵＢＳ「サム（ｔｈｕｍｂ）」装置、メモリカード、「スマート（ｓｍａｒｔ）」カードおよびこれらの組み合わせから選択される。
【００５２】
図１は、電子供与体（Ｄ１）および電子受容体（Ａ１およびＡ２）を含有する本発明の連続電界プログラマブル膜１を示している。
【００５３】
図２は、第１の電極３と、第２の電極４と、第１の電極に接続された可変プログラム／読出し電源５と、第２の電極に接続された基準またはグラウンド６とに電気的に結合された単一の連続電界プログラマブル膜２を有するクロスポイントアレイの一例を示している。
【００５４】
図３は、連続電界プログラマブル膜７と、ワードライン（この一例がワードライン８）のアレイと、ビットライン（この一例がビットライン９）のアレイと、ワードライン８とビットライン９の交差点に介在する電界プログラマブル膜７の一部によって形成された複数のメモリセル（この一例がメモリセル１０）とを具備する本発明のクロスポイントアレイデータ記憶装置の概略切欠き平面図を示している。
【００５５】
図４は、画素化電界プログラマブル膜（電界プログラマブル膜の画素化部分の例としては１１および１４が挙げられる）を具備する本発明のクロスポイントアレイデータ記憶装置の概略切欠き平面図を示している。これらの装置は複数のメモリセルを含有しており、この一例はメモリセル１５である。このような各メモリセルは、ワードライン、例えばワードライン１２と、ビットライン、例えばビットライン１３とに電気的に結合された電界プログラマブル膜の画素化部分を含む。
【００５６】
図５は、メモリセル（この一例は、それぞれ接続１９および２０を介してビットライン１７およびワードライン１８に電気的に結合されているメモリセル１６である）を含む本発明のクロスポイントアレイ装置の概略図を示している。検知電子機器２１およびポーリング電子機器２２もまたブロック図の形態で図５に示されている。
【００５７】
本発明のいくつかの実施形態では、個々のメモリセルが相互に電気的に分離されているクロスポイントアレイ装置が提供される。例えば図２〜５に示されたようなクロスポイントアレイ装置において、個々のメモリセルが相互に電気的に分離されていない場合、望ましくない漏洩電流の発生可能性がある。例えば、図４において、読出し電圧がワードライン１２に適用されると、メモリセル１５は導電状態にあるため、ビットライン１３が帯電される。例えば、メモリセル７８および７９もまた導電状態にある場合には、電流は、ビットライン１５から、メモリセル７８を介してワードライン８０中に下り、メモリセル７９を介して上りそれ故ビットライン８１中に至るまで漏洩する可能性がある。これは、メモリセル８２が、実際は導電状態でないかもしれない場合でも、導電状態であるという状況を与えることになる。これらの実施形態のいくつかの態様では、メモリセルのこの分離は、非対称性を装置に導入することによって実行される。
【００５８】
本発明のいくつかの実施形態では、誤った読出しをもたらす漏洩電流の可能性が、非選択ビットラインおよび／または非選択ワードラインを所定の電圧に強いることによって緩和される。これらの実施形態のいくつかの態様では、非選択ビットラインは所定の電圧を強いられる。これらの実施形態のいくつかの態様では、非選択ワードラインは所定の電圧に強いられる。これらの実施形態のいくつかの態様では、非選択ビットラインおよび非選択ワードラインの両方が所定の電圧に強いられる。
【００５９】
本発明のいくつかの実施形態では、非対称性は、電界プログラマブル膜の堆積前に電極のうちの１つ上に無機酸化物を形成することによって提供される。これらの実施形態のいくつかの態様では、無機酸化物層は、電極の金属に大気中で自然酸化物を形成させることによって、より積極的には、金属電極をオゾンで酸化することによって形成される。このように、２つの電極表面は異なる方法で電界プログラマブル膜に電気的に結合される。一方は、容量結合を介して電気的に結合されるのに対して、もう一方は直接接触である。いくつかの実施形態では、電極上の酸化コーティングは、トンネリング、ホットキャリア接合または電子ホッピングを介して電界プログラマブル膜への電荷注入を可能にするほど十分に薄い。これらの実施形態のいくつかの態様では、酸化コーティングは、０．５〜３．０ｎｍの厚さの酸化アルミニウムコーティングである。
【００６０】
本発明のいくつかの実施形態では、非対称性は、異なる仕事関数を有する金属を電極に選択することによって提供される。仕事関数は、電子を金属の表面から無限遠に取り去るのに必要なエネルギーとして定義される。金属および他の元素の異なる結晶表面は、異なる仕事関数を示す。これらの実施形態のいくつかの態様では、使用されている電極は多結晶性である。従って、仕事関数は、電界プログラマブル膜と接触している結晶形態の平均を含む。例として、一方の側がアルミニウム電極（Φ〜４．２電子ボルト（ｅＶ））に、他方の側がニッケル電極（Φ〜５．２ｅＶ）に接触している電界プログラマブル膜について考察する。フォワードバイアスがアルミニウム電極からニッケル電極への進行として定義されると、この場合アルミニウム電極は陽極であり、フォワードバイアス電圧の大きさはリバースバイアス電圧の大きさよりも大きくなる。遷移元素のうち、Ａｌ、Ｃｒ、Ｆｅ、Ｒｅ、Ｒｕ、Ｔａ、Ｔｉ、Ｖ、ＷおよびＺｒはすべて５ｅＶ未満の仕事関数を示し、Ｒｈはおよそ５ｅＶの仕事関数を示し、Ａｕ、Ｃｕ、Ｉｒ、Ｎｉ、ＰｄおよびＰｔは５ｅＶよりも大きい仕事関数を示している。
【００６１】
本発明のいくつかの実施形態では、非対称性は、コンタクトダイオードを使用する装置に導入される。このようなダイオードの例は、Ｌ．Ｓ．ＲｏｍａｎおよびＯ．Ｉｎｇａｎａｓ，Ｓｙｎｔｈｅｔｉｃ Ｍｅｔａｌｓ，１２５，（２００２），４１９に記載されている。これらの実施形態のいくつかの態様では、ダイオードは、一方の側がＡｌ電極（Φ〜４．２ｅＶ）に、かつ他方の側が、ポリ（４−スチレンスルホネート）でドープされたポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ−ＰＳＳ）（Φ〜５．２ｅＶ）（これはアルミニウム電極と接触している）と接触しているポリ（３−（２’−メトキシ−５’−オクチルフェニル）チオフェン）（ＰＯＭｅＯＰＴ）（Φ〜３ｅＶ）などの低仕事関数の導電性ポリマーを含んでいる。該装置において、ＰＯＭｅＯＰＴは、電界プログラマブル膜と金属電極間に介在される。アルミニウム又は類似の仕事関数電極を有する他の金属（例えば銅（Φ〜４．５ｅＶ））が電界プログラマブル膜の反対側に適用される。本発明の装置での使用に好適な他の有機導電体および半導体は、ドープポリアニリン、ドープポリピロール、ポリチオフェン、ポリフェニレンビニレンおよびインジウム−錫―酸化物（ＩＴＯ）を含んでいた。
【００６２】
本発明のいくつかの実施形態では、非対称性は、半導体ダイオードを使用する装置に導入される。
【００６３】
本発明のいくつかの実施形態では、非対称性は整流装置を使用する装置に導入される。
【００６４】
本発明のいくつかの実施形態では、非対称性は、電界分離トランジスタ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｉｓｏｌａｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）を使用する装置に導入される。これらの実施形態のいくつかの態様では、電界プログラマブル膜は、金属「プラグ」電極を介して、または直接に、トランジスタのソースまたはドレインに電気的に結合されるため、装置は、ゲートが「開」条件である場合にのみプローブまたはプログラミング可能である。
【００６５】
図６は、ビットライン２４およびワードライン２５に電気的に結合されている複数のメモリセル（この一例が２３で示されている）を含む本発明の別のクロスポイントアレイ装置の概略図を示している。メモリセルは、分離ダイオード（例えば２７）を介して、それぞれのビットライン（例えば２６）に電気的に結合され、およびそれぞれのワードライン（例えば２８）に電気的に結合される。個々のビットをアドレスして、これらから得られた信号を増幅するのに使用されるポーリング電子機器２９および検知電子機器３０もまたブロック図の形態で示されている。
【００６６】
図７は、基板３１上の積層された２層クロスポイントアレイデータ記憶装置の部分的に拡大した切欠き図を描いており、該２層クロスポイントアレイデータ記憶装置は、第１のデバイス層と第２のデバイス層を含み、第１のデバイス層は、第１の複数の電極（３２により例示される）であって絶縁材料（３３により例示される）によってそれの最も近い隣りのものから分離されている各電極を具備するラインアレイを有し、並びに第１の複数の電極と電気的に結合され、かつラインアレイにおいて各電極が絶縁材料（３６によって例示される）によってそれの最も近い隣りのものから分離されている第２の複数の電極（３５により例示される）と電気的に結合されている第１の連続電界プログラマブル膜３４を有し、第２のデバイス層は、絶縁層３７によって第１のデバイス層から分離されている第２のデバイス層であり、第３の複数の電極（３８によって例示される）であって絶縁材料（３９により例示される）によってそれの最も近い隣りのものから分離されている各電極を具備するラインアレイを有し、並びに第３の複数の電極と電気的に結合され、かつラインアレイにおいて各電極が絶縁材料（４２によって例示される）によってそれの最も近い隣りのものから分離されている第４の複数の電極（４１により例示される）と電気的に結合されている第２の連続電界プログラマブル膜４０を有する。
【００６７】
本発明のいくつかの実施形態では、例えば、ワードラインに沿った個々のメモリセルが、コンタクトダイオード構造を使用して漏洩電流の発生を緩和するために分離される。例えば図８において、コンタクトダイオード構造を含有する本発明の２層の積層クロスポイントデータ記憶装置の部分的に拡大された切欠図が描かれている。図８はさらに、基板４３と、絶縁層５０によって分離されている第１のデバイス層と第２のデバイス層とを有する積層データ記憶装置を描いている。第１のデバイス層は、複数のコンタクトダイオードを含有する第１のラインアレイを含んでおり、隣り合うコンタクトダイオードは絶縁材料（４７によって例示される）のラインによって相互に分離されている。第１のラインアレイにおける各コンタクトダイオードは、第２の材料（４５によって例示される）と電気的に接触している第１の材料（４４によって例示される）を含有しており、第１の材料および第２の材料は異なる仕事関数を有しているため、コンタクトダイオードを形成する。第２のデバイス層は、コンタクトダイオードの第２のラインアレイを含んでおり、隣り合うコンタクトダイオードは絶縁材料（５４によって例示される）のラインによって相互に分離されている。コンタクトダイオードの第２のラインアレイにおける各コンタクトダイオードは、第２の材料（５２によって例示される）と電気的に接触している第１の材料（５１によって例示される）を含有しており、第１の材料と第２の材料は異なる仕事関数を有しているために、コンタクトダイオードを形成する。図８はさらに、連続電界プログラマブル膜層４６および５３と、電極ライン（４８および５５によって例示される）を含むラインアレイと、絶縁ライン（４９および５６によって例示される）とをそれぞれ示している。これらの実施形態のいくつかの態様では、絶縁層５０で使用されている材料は種々のデバイス層を電気的、熱的、光学的またはこれらの組み合わせで相互に分離する。これらの実施形態のいくつかの態様では、絶縁層５０において使用されている材料はエッチング可能であり、ホールを介して種々のデバイス層の相互接続をするように形成される。これらの実施形態のいくつかの態様では、絶縁層５０において使用されている材料は、無機分離材料（例えば酸化シリコン（テトラエチルオルトシリケート（ＴＥＯＳ）の分解から化学気相成長法によって形成される）、他のシリケート、窒化シリコン、酸窒化シリコンおよび二酸化チタン）から選択される。これらの実施形態のいくつかの態様では、絶縁層５０において使用されている材料は、有機および有機シリコン分離材料（例えばＣ１−Ｃ１０アルケン置換を有するシロキサンを備えるスピンオンガラス配合物、Ｃ１−Ｃ２０アルキル、アリールおよび／またはアルキルアリール置換を有する置換シルセスキオキサン、テトラフルオロエチレンを備えるフルオロポリマーおよびポリイミド）から選択される。
【００６８】
本発明のいくつかの実施形態では、少なくとも１対のデバイス層が１つの電極を共有している。例えば、図９（ａ）において、デバイス層が１つの電極を共有している本発明の３層の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠図が描かれている。図９（ａ）は、基板５７と３つのデバイス層とを有する積層データ記憶装置を描いている。第１のデバイス層は第１のコンタクトダイオードの第１のラインアレイを含んでおり、隣り合う第１のコンタクトダイオードは絶縁材料（６１によって例示される）のラインによって相互に分離されている。各第１のコンタクトダイオードは第２の材料（５９によって例示される）と電気的に接触している第１の材料（５８によって例示される）を含有しており、第１の材料および第２の材料は異なる仕事関数を有している。第１のデバイス層はさらに、（ｉ）コンタクトダイオードの第１のラインアレイと（ｉｉ）電極（６２によって例示される）および絶縁体（６３によって例示される）の第１のラインアレイとに電気的に接触している、電界プログラマブル膜の第１の連続層６０を含んでいる。第２のデバイス層は、電極の第１のラインアレイを第１のデバイス層と共有しており、さらに電界プログラマブル膜の第２の連続層６４と、絶縁材料（６９によって例示される）のラインによって相互に分離されている第２のコンタクトダイオードの第２のラインアレイとを含有しており、電界プログラマブル膜の第２の連続層は、電極の第１のラインアレイおよび第２のコンタクトダイオードの第２のラインアレイと電気的に接触している。各第２のコンタクトダイオードは、（ｉ）第２の材料（６５によって例示される）および（ｉｉ）第３の材料（６７によって例示される）と電気的に接触している第１の材料（６６によって例示される）を含有しており、第２の材料および第３の材料は第１の材料とは異なる仕事関数有している。第３のデバイス層は第２のコンタクトダイオードの第２のラインアレイを第２のデバイス層と共有しており、さらに、電界プログラマブル膜の第３の連続層６８と、電極（７０によって例示される）の第２のラインアレイと絶縁体（７１によって例示される）とを含有している。これらの実施形態のいくつかの態様では、第１および第２のコンタクトダイオードは、（ｉ）２．７〜４．９ｅＶの仕事関数を有する金属と、（ｉｉ）４．５ｅＶより大きな仕事関数を有する伝導性ポリマーとを含んでいる。これらの実施形態のいくつかの態様では、第１および第２のコンタクトダイオードは、ｐ−ドープシリコン、ｎ−ドープシリコン、ｐ−ドープアモルファスシリコン、ｎ−ドープアモルファスシリコン、ｐ−ドープ多結晶シリコン、ｎ−ドープ多結晶シリコン、タンタルシリサイド、チタンシリサイド、タングステンシリサイド、バナジウムシリサイド、ポリアセチレン、ポリピロール、ポリアニリン、ポリチオフェン、ポリ（３，４−エチレンジオキシチオフェン）、ＰＥＤＯＴ−ＰＳＳ、ポリ（パラ−フェニレン）、ポリ（ピリジン）、ポリフラン、ポリフルオレン、ポリフェニレンビニレン、ポリセレノフェン、ポリ（ペリ−ナフタレン）、ポリアズレン、ポリカルバゾール、ポリインドール、ポリピレン、ポリ（ｐ−フェニレンスルフィド）、ポリフェニレンオキシド、ポリキノリン、ポリアセナフチレンジイル、ポリイソチアナフテン、ポリナフトチオフェン、ポリ（ｐ−ヒドロ−キノン−アルト−チオ−フェン）またはポリ（フラン−コ−フェニレン）から選択される材料を含む。
【００６９】
本発明のいくつかの実施形態では、少なくとも１対のデバイス層が１つの電極を共有している。例えば、図９（ｂ）は、基板上に２つのデバイス層を有する本発明の別の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠図であり、これらの層は１つの電極を共有している。図９（ｂ）は、基板５７と２つのデバイス層とを有する積層データ記憶装置を描いている。第１のデバイス層は電極（６２によって例示される）の第１のラインアレイと絶縁体（６３によって例示される）とを含んでいる。第１のデバイス層はさらに、電界プログラマブル膜の第１の連続層６４とコンタクトダイオードの第１のラインアレイとを含有しており、電界プログラマブル膜の第１の連続層は、電極の第１のラインアレイおよびコンタクトダイオードの第２のラインアレイと電気的に接触している。各コンタクトダイオードは、（ｉ）第２の材料（６５によって例示される）および（ｉｉ）第３の材料（６７によって例示される）と電気的に接触している第１の材料（６６によって例示される）を含んでおり、第２の材料および第３の材料は第１の材料とは異なる仕事関数を有しているので、コンタクトダイオードを形成する。第２のデバイス層はコンタクトダイオードの第１のラインアレイを第１のデバイス層と共有しており、さらに、電界プログラマブル膜の第２の連続層６８と、電極の第２のラインアレイ（７０によって例示される）と絶縁体（７１によって例示される）とを含有している。
【００７０】
図１０は、接合ダイオードによって分離されたメモリセルを具備する本発明のクロスポイントアレイメモリ装置の切欠き図を描いている。図１１は、図１０に描かれたメモリ装置の拡大した切欠き図を示している。図１０および１１に描かれた装置は、ｐ型半導体基板７２と、ｎ＋ビットライン（７３によって例示される）のアレイと、各ビットライン内にドープされた複数のｐ＋ゾーン（７４によって例示される）と、個々の電界プログラマブル膜要素を分離するためのパターン化されたマトリクス（７５によって例示される）を具備する複数の個々の電界プログラマブル膜要素（７６によって例示される）と、ワードライン（７７によって例示される）のアレイとを含んでおり、各ワードラインは個々の電界プログラマブル膜要素の列と電気的に接触している。ｐ＋ゾーン７４およびｎ＋ビットライン７３は分離ダイオードのアレイを形成し、これは、読出し、書き込み、消去およびアドレスのためのメモリセルを装置内の他のメモリセルから電気的に分離している。
【００７１】
図中に描かれた装置は簡略化のために少数のデバイス層のみを示しているが、添付の特許請求の範囲に従って多数のものが意図されている。
【００７２】
本発明のいくつかの実施形態では、電界プログラマブル膜は大量データ記憶のための媒体として使用されてもよい。本実施形態の一態様では、電界プログラマブル膜は、５〜５００ｎｍ、あるいは１０〜２００ｎｍ、あるいは１０〜１００ｎｍの厚さを有していてもよい。本実施形態のいくつかの態様では、膜は伝導性または半導体基体上に配置されてもよい。
【００７３】
メモリまたはデータ記憶モードにおいて、個々のメモリセルのプログラミングおよび読出しは、所与の範囲の電圧を選択メモリセルに適用して所与のデータ状態の選択メモリセルをプログラミングすることによって、またプログラム電圧未満を選択メモリセルに適用して、セルを読出しその中のデータ状態を決定することによって、達成することができる。
【００７４】
本発明のいくつかの実施形態では、データ記憶は、適切なレベルの電圧パルスシーケンスを適用して、所望ならばメモリセルを読出しかつプログラミングすることによって達成される。これらの実施形態のいくつかの態様では、適用電圧は、プログラミングにはおよそ−１２Ｖ〜１２Ｖ、読出しには０．２Ｖ〜１０Ｖであり得る。あるいはまた、適用電圧はプログラミングにはおよそ−５Ｖ〜５Ｖ、読出しには０．２Ｖ〜４Ｖであり得る。当業者は、読出し用に提供された電圧は、セルの「読出し阻害」や意図しない再書き込みを回避するために最小プログラム電圧未満でなければならないことを直ちに認識する。本明細書およびた添付の特許請求の範囲において用いられる用語「最小プログラム電圧」とは、所与の装置構成に対してメモリセルをあるデータ状態から別のデータ状態に変化させるのに必要な最小電圧のことである。パルス期間は０．５〜１０，０００ナノ秒、あるいは２〜１００ナノ秒、あるいは１〜５０ナノ秒であり得る。
【００７５】
本発明のいくつかの実施形態では、本発明の方法はさらに、クロスポイントメモリアレイにプログラミングされたデータを読出すことを含む。これらの実施形態のいくつかの態様では、データを読出すことは、少なくとも１つのメモリセルのうちの少なくとも１つにおいて電界プログラマブル膜の伝導率を決定することによって、少なくとも１つのメモリセルのうちの少なくとも１つのデータ状態を決定することを含む。
【００７６】
本発明のいくつかの実施形態では、電界プログラマブル膜は第１のデータ状態、第２のデータ状態および第３のデータ状態を含んでおり、第１のデータ状態は電界プログラマブル膜の第１のインピーダンス状態に対応しており、第２のデータ状態は電界プログラマブル膜の第２のインピーダンス状態に対応しており、第３のデータ状態は電界プログラマブル膜の第３のインピーダンス状態に対応している。
【００７７】
本発明のいくつかの実施形態では、クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法は、ビットラインアレイを提供することと；ワードラインアレイを提供することと；配合物Ａおよび配合物Ｂから電界プログラマブル膜組成物を選択することと；電界プログラマブル膜組成物により電界プログラマブル膜を取得することと；（ｉ）ビットラインアレイのうちの少なくとも１つのビットラインとワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）少なくとも１つのビットラインと少なくとも１つのワードラインとに電気的に結合されている、電界プログラマブル膜を含む少なくとも１つのメモリセルを提供することと；並びに該少なくとも１つのメモリセルのうちの少なくとも１つにおいて電界プログラマブル膜を横切ってプログラム電圧を適用して、少なくとも３つの異なるデータ状態のうちの１つに該少なくとも１つのメモリセルのうちの該少なくとも１つをプログラミングすることによってクロスポイントメモリアレイにデータを書込むこと；を含んでおり；配合物Ａは、バインダーと、少なくとも１つの電子供与体と少なくとも１つの電子受容体と含んでおり、（ｉ）少なくとも１つの電子供与体と（ｉｉ）少なくとも１つの電子受容体のうちの少なくとも一方がバインダーに化学結合されており、（ｉ）少なくとも１つの電子供与体が異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、あるいは（ｉｉ）少なくとも１つの電子受容体が異なる電子親和性を有する少なくとも２つの電子受容体を含んでおり；並びに配合物Ｂはバインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体とを含んでおり、配合物Ｂは（ｉ）０．０５重量％未満の電子供与体（１又は複数）を含有しているか、または（ｉｉ）０．０５重量％未満の電子受容体（１又は複数）を含有しており、（ｉ）少なくとも１つの電子供与体は異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、あるいは（ｉｉ）少なくとも１つの電子受容体が異なる電子親和性を有する少なくとも２つの電子受容体を含んでいる。これらの実施形態のいくつかの態様では、配合物Ａはさらに供与体−受容体複合体を含んでおり、および配合物Ｂはさらに供与体−受容体複合体を含んでいる。これらの実施形態のいくつかの態様では、該少なくとも１つの電子供与体は少なくとも２つの電子供与体を含んでいる。これらの実施形態のいくつかの態様では、該少なくとも１つの電子受容体は少なくとも２つの電子受容体を含んでいる。
【００７８】
本発明のいくつかの実施形態では、メモリ装置は少なくとも２つのクロスポイントメモリアレイを含んでいる。
【実施例】
【００７９】
これから、本発明のいくつかの実施形態が以下の実施例において詳細に説明される。実施例に使用されている化学物質のすべてがＡｌｄｒｉｃｈ Ｃｈｅｍｉｃａｌ，Ｍｉｌｗａｕｋｅｅ，ＷＩから入手可能であることに留意されたい。
【００８０】
実施例１
金ナノ粒子の合成
金ナノ粒子が、Ｍ．Ｊ．Ｈｏｓｔｅｔｌｅｒら，Ｌａｎｇｍｕｉｒ，１４（１９９８）１７によって詳述された方法を使用して室温で合成された。１００ミリリットル（ｍＬ）の水に７．０グラム（ｇ）（１７．８ミリモル（ｍｍｏｌ））のテトラクロロ金酸（ＨＡｕＣｌ４・３Ｈ２Ｏ）を含有する水溶液に、５００ｇのトルエンに対して２７．０ｇ（４９．４ｍｍｏｌ）のテトラオクチルアンモニウムブロミドの溶液が添加された。混合物は４５分間激しく攪拌された。有機層は分離されて、７．２ｇ（３５．６ｍｍｏｌ）のドデカンチオール（ＤＳＨ）が分離された有機層に添加された。結果として得られた溶液は室温で１５分間攪拌された。次いで１００ｇの水にＮａＢＨ４（６．８ｇ、１８０ｍｍｏｌ）の溶液が激しく攪拌しながら１０秒間にわたって添加されて、その結果得られた混合物はさらに室温で３時間攪拌された。暗色のトルエン相が収集されて、分液漏斗を使用して１００ｍＬの水で２回洗浄され、ロータリーエバポレーターにおいて真空下で約５０ｍＬに容積を減少された。この時点で、３００ｍＬのエタノールが添加され、試料は３℃で一晩冷却された。次いで沈殿物がデカンテ−ションによって分離されて、上澄みが懸濁物質を回収するために遠心分離された。これらの回収された固形分は沈殿物と組み合わされ、アセトンで洗浄され、４０ｍＬのトルエン中に再溶解された。この溶液に別の３００ｍＬのエタノールが添加されて、冷却、デカンテーションおよび遠心分離が繰返された。その結果得られた固形分は再度アセトンで洗浄されて、乾燥されて４．５８ｇの二峰性粒子サイズ分布を有する金ナノ粒子を得た。
【００８１】
実施例２
９−アントラセンメチルメタクリレート／２−ヒドロキシエチルメタクリレート／３−（トリメトキシシリル）プロピルメタクリレートターポリマーの合成（５４／１７／２９ｍｏｌ／ｍｏｌ／ｍｏｌ）
この反応はいくつかのスケールで実行された。典型的な合成においては、５００ｍＬの丸底横手フラスコ（「反応貯蔵容器」）に、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）（１１７．５ｇ）、９−アントラセンメチルメタクリレート（４６．０ｇ、１６６ｍｍｏｌ）、２−ヒドロキシエチルメタクリレート（６．８２ｇ、５２．４ｍｍｏｌ）、３−（トリメトキシシリル）プロピルメタクリレート（２２．２ｇ、８９．４ｍｍｏｌ）およびｔ−アミルペルオキシピバレート（７．５ｇ、３９．８ｍｍｏｌ）が投入された。フラスコはゴム製隔壁キャップがはめられた。電子コントロールポンプに接続された出口管が隔壁キャップに通して挿入された。底部バルブを具備する１Ｌの三口フラスコ（「反応容器」）に、加熱マントル、可変自動変圧器、フリードリッヒ冷却器、機械攪拌器、クライゼンヘッド、熱プローブ（Ｉ２Ｒコントローラに接続された熱電対）およびＮ２注入口が備えられた。フラスコにＰＧＭＥＡ（約３２５ｇ）が満たされ、次いで温度が８５℃に上昇され、平衡に保たれた。上記のモノマー−開始剤溶液は、ＰＧＭＥＡによって事前に流速を校正された電子コントロールポンプ（ＳｃｉＬｏｇ）を使用して約１．６９ｍＬ／分の反応物質供給速度で該反応貯蔵容器から該反応容器に供給され、約１２０分の全反応物質供給時間が達成された。供給の完了時に、反応はある温度で３０分間攪拌され、この期間にｔ−アミルペルオキシピバレート（７．５ｇ、２７．５ｍｍｏｌ）およびＰＧＭＥＡ（２５ｇ）の脱気チェース（ｃｈａｓｅ）が約１．１４ｍＬ／分の速度で反応に供給されて、約３０分のチェース供給時間が達成された。開始剤チェースが完了した後、反応はさらに１時間ある温度で攪拌されてから、室温に冷却され、好適な冷却器に移送された。溶液濃度は約１３．７％であった。
【００８２】
実施例３
電界プログラマブル膜組成物の調製
電界プログラマブル膜組成物は、実施例２のポリマー（ＰＧＭＥＡに１３．６７％ｗ／ｗ溶液、１．７４ｇ溶液、０．２４ｇポリマー）を実施例１の金ナノ粒子（０．０６ｇ）とメトキシベンゼンおよび２−ヘプタノン（１２．３９ｇ）の５０／５０ｗ／ｗ混合とに組み合わせ電界プログラマブル膜組成物を形成することによって調製された。組成は、成分を溶解するために実験ローラー（ｌａｂｏｒａｔｏｒｙ ｒｏｌｌｅｒ）で一晩攪拌されて、超音波浴で１０分間超音波分解されて、０．２ミクロンの膜フィルタを介して濾過された。
【００８３】
実施例４
メモリセルの製作および試験
メモリセルが、実施例３の組成を４インチのシリコンウェーハ（ｐ型、０．０００１〜−０．１Ω−ｃｍ）上にスピンコーティングし、１１０℃で６０秒、次いで２００℃で６０秒ホットプレートでベークして、約５０ｎｍの厚さの電界プログラマブル膜を付与することによって製造された。次いで直径約０．５ｍｍおよび厚さ約４５ｎｍのアルミニウムドットが、約１０-６〜５×１０-５ｔｏｒｒの圧力でシャドウマスクを介して電界プログラマブル膜の上部上に熱的に蒸着された。電流−電圧特徴が、グラウンドとして構成されたシリコンウェーハおよび動作電極として構成されたアルミニウムドットによりＫｅｉｔｈｌｅｙ６５１７Ａ電位計を使用し測定された。測定全体は、０．０Ｖ〜約７．０Ｖ、７．０Ｖ〜０．０Ｖおよび０．０〜−７．０Ｖに変化するように最初にプログラミングされたＬａｂＶｉｅｗ ｓｏｆｔｗａｒｅ（Ｎａｔｉｏｎａｌ Ｉｎｓｔｒｕｍｅｎｔｓ Ｃｏｒｐ．）のコントロール下にあった。結果として得られた電流−電圧曲線は図１２に示されている。
【図面の簡単な説明】
【００８４】
【図１】図１は、本発明の電界プログラマブル膜の概略図を示している。
【図２】図２は、本発明の別のクロスポイントアレイデータ記憶装置の概略図を示している。
【図３】図３は、連続電界プログラマブル膜を具備する本発明のクロスポイントアレイデータ記憶装置の概略切欠き平面図を示している。
【図４】図４は、画素化電界プログラマブル膜を具備する本発明のクロスポイントアレイデータ記憶装置の概略切欠き平面図を示している。
【図５】図５は、本発明のクロスポイントアレイ装置の概略図を示している。
【図６】図６は、本発明の別のクロスポイントアレイ装置の概略図を示している。
【図７】図７は、基板上の、本発明の積層された２層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠き図を示している。
【図８】図８は、基板上の、本発明の別の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠き図を示している。
【図９（ａ）】図９（ａ）は、基板上に３つのデバイス層を有する本発明の別の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠き図を示している。
【図９（ｂ）】図９（ｂ）は、基板上に２つのデバイス層を有する本発明の別の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠き図を示している。
【図１０】図１０は、接合ダイオードによって分離された連続電界プログラマブル膜およびメモリセルを具備する本発明のクロスポイントアレイメモリ装置の切欠き図を示している。
【図１１】図１１は、図１０に示されたメモリ装置の部分的に拡大された切欠き図を示している。
【図１２】図１２は、本発明のメモリセルの一実施形態の電流−電圧曲線を示している。
【符号の説明】
【００８５】
１、２、７、３４、４０、４６、５３ 連続電界プログラマブル膜
３、４、３２、３５、３８、４１、６２、７０ 電極
５ 可変プログラム／読み出し電源
６ グラウンド
８、１２、１８、２５、２８、７７、８０ ワードライン
９、１３、１７、２４、２６、８１ ビットライン
１０、１５、１６、２３、７８、７９、８２ メモリセル
１１、１４ 電界プログラマブル膜の画素化部分
７６ 電界プログラマブル膜要素
１９、２０ 接続
２１、３０ 検知電子機器
２２、２９ ポーリング電子機器
２７ 分離ダイオード
３１、４３、５７ 基板
３３、３６、３９、４２、４７、５４、６１、６９ 絶縁材料
３７、５０ 絶縁層
４４、４５、５１、５２、５８、５９、６５、６６、６７ 材料
４８、５５ 電極ライン
４９、５６ 絶縁ライン
６０、６４、６８ 電界プログラマブル膜の連続層
６３、７１ 絶縁体
７２ ｐ型半導体基板
７３ ｎ＋ビットライン
７４ ｐ＋ゾーン
７５ パターン化されたマトリックス
【技術分野】
【０００１】
本発明は、クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、該クロスポイントメモリアレイが電界プログラマブル膜（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｆｉｌｍ）を含む方法に関する。本発明はまた、マルチビットデータを含有する電界プログラマブル膜を具備するクロスポイントメモリアレイを含む装置と、該装置の使用方法とに関する。
【背景技術】
【０００２】
双安定クロスポイントメモリアレイ装置（ｂｉｓｔａｂｌｅ ｃｒｏｓｓ−ｐｏｉｎｔ ｍｅｍｏｒｙ ａｒｒａｙ）は、例えば、Ｈｕｒｓｔらに対する米国特許第６，６４６，９１２号に開示されている。Ｈｕｒｓｔらは誘電基体材料上に形成されたクロスポイントメモリアレイを備えるデータ記憶装置を開示しており、該クロスポイントメモリアレイは、少なくとも１つの半導体層を含む記憶層によって分離された第１および第２の組の横断電極を含み、該記憶層は該第１および第２の組から電極のクロスポイントごとに不揮発性メモリエレメントを形成し、各メモリエレメントは、該メモリエレメントを介して所定の電流密度の形態で書込み信号を提供することによって、それぞれのバイナリデータ状態を表す低インピーダンス状態と高インピーダンス状態間で切換え可能であり、また各メモリエレメントは該記憶層に形成されたダイオード接合と、ヒューズまたはアンチヒューズとを含んでいる。
【特許文献１】米国特許第６，６４６，９１２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
にもかかわらず、マルチビットデータの記憶および検索を容易にしかつこれを利用する、クロスポイントメモリアレイ装置と、この使用方法とを提供することは有利なことである。
【課題を解決するための手段】
【０００４】
本発明の一態様では、クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、（ａ）ビットラインアレイを提供することと、（ｂ）ワードラインアレイを提供することと、（ｃ）（ｉ）該ビットラインアレイのうちの少なくとも１つのビットラインと、該ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）該少なくとも１つのビットラインおよび該少なくとも１つのワードラインに電気的に結合された電界プログラマブル膜を含む少なくとも１つのメモリセルを提供することと、（ｄ）該少なくとも１つのメモリセルの少なくとも１つにおいて該電界プログラマブル膜を横切ってプログラム電圧を提供して、該少なくとも１つのメモリセルの少なくとも１つを、少なくとも３つの異なるデータ状態のうちの１つにプログラミングすることによって、データを該クロスポイントメモリアレイに書込むこと、を含む方法が提供される。
【０００５】
本発明の別の態様では、クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、（ａ）ビットラインアレイを提供することと、（ｂ）ワードラインアレイを提供することと、（ｃ）配合物Ａおよび配合物Ｂから電界プログラマブル膜組成物を選択することと、（ｄ）該電界プログラマブル膜組成物により電界プログラマブル膜を取得することと、（ｅ）（ｉ）該ビットラインアレイのうちの少なくとも１つのビットラインと、該ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）該少なくとも１つのビットラインと該少なくとも１つのワードラインに電気的に結合されている該電界プログラマブル膜を含む少なくとも１つのメモリセルを提供することと、（ｆ）該少なくとも１つのメモリセルの少なくとも１つにおいて該電界プログラマブル膜を横切ってプログラム電圧を提供して、該少なくとも１つのメモリセルの該少なくとも１つを、少なくとも３つの異なるデータ状態の１つにプログラミングすることによって、データを該クロスポイントメモリアレイに書込むこととを含んでおり、配合物Ａは、バインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体とを含んでおり、（ｉ）該少なくとも１つの電子供与体と（ｉｉ）該少なくとも１つの電子受容体のうちの少なくとも一方が、該バインダーに化学結合され、（ｉ）該少なくとも１つの電子供与体が、異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、もしくは（ｉｉ）該少なくとも１つの電子受容体が、異なる電子親和性を有する少なくとも２つの電子受容体を含んでおり、および配合物Ｂは、バインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体とを含んでおり、配合物Ｂは、（ｉ）０．０５重量％未満の電子供与体（１つまたは複数）を含有しているか、または（ｉｉ）０．０５重量％未満の電子受容体（１つまたは複数）を含有しており、該少なくとも１つの電子供与体は異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、もしくは（ｉｉ）該少なくとも１つの電子受容体は異なる電子親和性を有する少なくとも２つの電子受容体を含んでいる方法が提供される。
【０００６】
本発明の別の態様では、ビットラインアレイと；ワードラインアレイと；および（ｉ）該ビットラインアレイのうちの少なくとも１つのビットラインと、該ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）該少なくとも１つのビットラインと該少なくとも１つのワードラインに電気的に結合されている電界プログラマブル膜とを含む複数のメモリセルと；を含むクロスポイントメモリアレイ装置が提供され、該クロスポイントメモリアレイ装置はマルチビットフォーマットで記憶されたデータを含有している。
【０００７】
本発明の別の態様では、本発明のクロスポイントメモリアレイ装置を備えるデータ処理装置であって、該クロスポイントメモリアレイ装置がマルチビットフォーマットで記憶されたデータを含有しているデータ処理装置が提供される。
【０００８】
本発明の別の態様では、本発明のクロスポイントメモリアレイ装置とインタフェース接続されたデータ処理装置であって、該クロスポイントメモリアレイ装置がマルチビットフォーマットで記憶されたデータを含有しているデータ処理装置が提供される。
【発明を実施するための最良の形態】
【０００９】
クロスポイントアレイは、第１の方向に沿って走る実質的に平行な複数の電極（本明細書では「ライン」とも称される）の第１セットと、第２の方向に沿って走る実質的に平行な複数の電極の第２セットとを含む装置であり、電界プログラマブル膜が、該電極の第１セットからの電極と、該電極の第２セットからの電極との間の空間交差の一部または全部に配置され、さらに第１の方向は第２の方向に対して１から１７９度の角度である。
【００１０】
本発明のいくつかの実施形態では、電界プログラマブル膜は連続層または画素化層のいずれかとして提供される。これらの実施形態のいくつかの態様では、電界プログラマブル膜は第１の表面および第２の表面を有しており、第１の表面と第２の表面は実質的に平行である。これらの実施形態のいくつかの態様では、ビットラインアレイは第１の表面と電気的に接触しており、ワードラインは第２の表面と電気的に接触している。これらの実施形態のいくつかの態様では、ビットラインアレイは第１の表面上に配置され、かつこれと電気的に接触している。これらの実施形態のいくつかの態様では、ワードラインアレイは第２の表面上に配置され、かつこれと電気的に接触している。
【００１１】
本明細書に使用され、かつ添付の特許請求の範囲にある、用語「電気的に結合」は、オーム接触、容量結合および／または誘導結合を包含している。
【００１２】
本明細書に使用され、かつ添付の特許請求の範囲にある用語「化学結合」は、共有結合、イオン結合および水素結合を包含している。
【００１３】
本明細書に使用され、かつ添付の特許請求の範囲にある用語「誘導体」は、電子供与体や電子受容体への言及において、言及された電子供与体または電子受容体の化学修飾および類似物、例えば異性体、化学的置換、および電子供与体または電子受容体がバインダーに化学結合されたり、モノマー単位としてバインダーに組み込まれたりしている例を包含している。
【００１４】
本発明のいくつかの実施形態では、バインダーは２〜１０００の誘電率を示す。これらの実施形態のいくつかの態様では、本発明の方法はさらに、２〜１０００の誘電率を有する基本的に非導電性バインダーを選択することを含む。
【００１５】
本発明のいくつかの実施形態では、バインダーは、金属、エッチングバリア層、シード層、金属前躯体、フォトレジストおよび反射防止コーティングの堆積を伴うプロセスに耐える十分な化学的かつ熱的抵抗性を示す。
【００１６】
本発明のいくつかの実施形態では、バインダーは低レベルの伝導率を電界プログラマブル膜に付与し、かなり高濃度の電子供与体および電子受容体のローディング（ｌｏａｄｉｎｇ）が電界プログラマブル膜を通ずる極めて高い導電率を可能にすることによって、少なくとも３つのデータ状態の各々の間の差は容易に識別できるようになる。これらの実施形態のいくつかの態様では、バインダーの導電率は約１０−１０オーム−１ｃｍ−１以下である。これらの実施形態のいくつかの態様では、バインダー、電子供与体（１又は複数）、電子受容体（１又は複数）およびこれらの相対的ローディングの選択は、隣接するデータ状態間の導電率の比を、５以上、あるいは１００以上、あるいはまた５００以上であるように提供する。
【００１７】
本発明のいくつかの実施形態では、バインダーは、例えば、オリゴマー、ポリマー、アイオノマー、デンドリマー、コポリマー（例えば、ブロックコポリマー、ランダムコポリマー、グラフトコポリマー、スターコポリマー）、無機物およびこれらの組み合わせから選択される。これらの実施形態のいくつかの態様では、バインダーは、有機ポリマー、無機ポリマーおよびこれらの組み合わせから選択される。これらの実施形態のいくつかの態様では、バインダーは有機ポリマーである。これらの実施形態のいくつかの態様では、バインダーは無機ポリマーである。
【００１８】
本発明のいくつかの実施形態では、バインダーは、電子供与体（１又は複数）の少なくとも１つおよび／または電子受容体（１又は複数）の少なくとも１つに化学結合または共有結合される。これらの実施形態のいくつかの態様では、電子供与体（１又は複数）の少なくとも１つおよび／または電子受容体（１又は複数）の少なくとも１つがバインダーの少なくとも１つのセグメントに化学結合される。これらの実施形態のいくつかの態様では、電子供与体（１又は複数）の少なくとも１つおよび／または電子受容体（１又は複数）の少なくとも１つがバインダーの少なくとも１つのセグメントに共有結合されている。
【００１９】
本発明のいくつかの実施形態では、バインダーは、例えばポリアセタール、ポリアクリル酸、ポリカーボネート、ポリスチレン、ポリエステル、ポリアミド、ポリアミドイミド、ポリアリーレート、ポリアリールスルホン、ポリエーテルスルホン、硫化ポリフェニレン、ポリスルホン、ポリイミド、ポリエーテルイミド、ポリテトラフルオロエチレン、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルケトンケトン、ポリベンズオキサゾール、ポリオキサジアゾール、ポリベンゾチアジノフェノチアジン、ポリベンゾチアゾール、ポリピラジノキノキサリン、ポリピロメリトイミド、ポリキノキサリン、ポリベンズイミダゾール、ポリオキシインドール、ポリオキソイソインドリン、ポリジオキソイソインドリン、ポリトリアジン、ポリピリダジン、ポリピペラジン、ポリピリジン、ポリピペリジン、ポリトリアゾール、ポリピラゾール、ポリカルボラン、ポリオキサビシクロノナン、ポリジベンゾフラン、ポリフタリド、ポリアセタール、ポリ酸無水物、ポリビニルエーテル、ポリビニルチオエーテル、ポリビニルアルコール、ポリビニルケトン、ハロゲン化ポリビニル、ポリビニルニトリル、ポリビニルエステル、ポリスルホネート、ポリスルフィド、ポリチオエステル、ポリスルホン、ポリスルホンアミド、ポリ尿素、ポリホスファゼン、ポリシラザン、ポリシロキサンおよびこれらの組み合わせを含むポリマーから選択される。
【００２０】
本発明のいくつかの実施形態では、バインダーは、例えばコポリエステルカーボネ−ト、アクリロニトリルブタジエンスチレン、スチレンアクリロニトリル、ポリイミド−ポリシロキサン、ポリエステル−ポリエーテルイミド、ポリメチルメタクリレート−ポリシロキサン、ポリウレタン−ポリシロキサンおよびこれらの組み合わせから選択されるコポリマーである。
【００２１】
本発明のいくつかの実施形態では、バインダーはポリマーの混合物群から選択される。
これらの実施形態のいくつかの態様では、ポリマーは架橋可能である。これらの実施形態のいくつかの態様では、バインダーは少なくとも２つのポリマーを含み、これら少なくとも２つのポリマーのうちの一方は電子供与体および／または電子受容体に化学結合また共有結合されており、これら少なくとも２つのポリマーのうちの一方は電子供与体または電子受容体のいずれかには化学結合も共有結合もされていない。これらの実施形態のいくつかの態様では、バインダーは少なくとも２つのポリマーを含み、これら少なくとも２つのポリマーのうちの一方は電子供与体に化学結合または共有結合されており、これら少なくとも２つのポリマーのうちの他方は電子受容体に化学結合または共有結合されている。これらの実施形態のいくつかの態様では、用いられているポリマーの混合物は、電界プログラマブル膜の特性の微調整を容易にする。例えば、これらの実施形態のいくつかの態様では、ポリマー混合物が、所与の電界プログラマブル膜組成物の電荷キャリア密度のバランスをとるように選択される。
【００２２】
本発明のいくつかの実施形態では、バインダーはポリマーの混合物である。これらの実施形態のいくつかの態様では、バインダーは、例えば、アクリロニトリル−ブタジエン−スチレン／ナイロン、ポリカーボネート／アクリロニトリル−ブタジエン−スチレン、アクリロニトリルブタジエンスチレン／ポリ塩化ビニル、ポリフェニレンエーテル／ポリスチレン、ポリフェニレンエーテル／ナイロン、ポリスルホン／アクリロニトリル−ブタジエン−スチレン、ポリカーボネート／熱可塑性ウレタン、ポリカーボネート／ポリエチレンテレフタレート、ポリカーボネート／ポリブチレンテレフタレート、熱可塑性エラストマー合金、ナイロン／エラストマー、ポリエステル／エラストマー、ポリエチレンテレフタレート／ポリブチレンテレフタレート、アセタール／エラストマー、スチレン−無水マレイン酸／アクリロニトリル−ブタジエン−スチレン、ポリエーテルエーテルケトン／ポリエーテルスルホン、ポリエチレン／ナイロン、ポリエチレン／ポリアセタールおよびこれらの組み合わせから選択されるポリマーの混合物から選択される。
【００２３】
本発明のいくつかの実施形態では、バインダーは無機または部分的に無機材料である。これらの実施形態のいくつかの態様では、バインダーはシリコーンおよびシルセスキオキサンのうちの少なくとも１つを含む。
【００２４】
本発明のいくつかの実施形態では、バインダーは、架橋、電子供与体との化学結合、電子受容体との化学結合、電子供与体との共有結合および電子受容体との共有結合のうちの少なくとも１つを容易にするように官能化される。本発明のいくつかの実施形態では、バインダーは、５００〜１，０００，０００グラム／モル、あるいは３，０００〜５００，０００グラム／モル、あるいは５，０００〜１００，０００グラム／モル、あるいは１０，０００〜３０，０００グラム／モルの数平均分子量を有するポリマーまたは複数のポリマーの組み合わせである。
【００２５】
本発明のいくつかの実施形態では、バインダーは架橋されている。これらの実施形態のいくつかの態様では、架橋は、バインダーの骨格に化学結合あるいは共有結合された官能性基での反応によって生じる。これらの実施形態のいくつかの態様では、架橋は非共有結合によって生じる。これらの実施形態のいくつかの態様では、バインダーは、シラン、エチレン性不飽和樹脂、アミノプラスト樹脂、フェノール、フェノール−ホルムアルデヒド樹脂、エポキシおよびこれらの組み合わせから選択される架橋剤を使用して架橋される。
【００２６】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は架橋剤を含む。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、０．０１〜２０重量％、あるいは０．１〜１５重量％、あるいは０．５〜１０重量％、あるいは１〜７重量％の架橋剤（全固形分基準）を含有している。
【００２７】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は、任意に酸および／または酸発生剤を含む。これらの実施形態のいくつかの態様では、酸および／または酸発生剤の添加は、電界プログラマブル膜の硬化過程におけるバインダーの架橋を触媒または促進する。これらの実施形態のいくつかの態様では、酸は、芳香族スルホン酸（例えば、トルエンスルホン酸、ベンゼンスルホン酸、ｐ−ドデシルベンゼンスルホン酸）、フッ化アルキルまたは芳香族スルホン酸（例えば、ｏ−トリフルオロメチルベンゼンスルホン酸、トリフリック酸、ペルフルオロブタンスルホン酸、ペルフルオロオクタンスルホン酸）およびこれらの組み合わせから選択される。これらの実施形態のいくつかの態様では、酸発生剤は、２，４，４，６−テトラブロモシクロヘキサジエノン、ベンゾイントシレート、２−ニトロベンジルトシレート、４−ニトロベンジルトシレートおよびこれらの組み合わせから選択される熱酸発生剤である。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、０．０１〜１０重量％、あるいは０．１〜８重量％、あるいは０．５〜５重量％、あるいは１〜３重量％の酸および／または酸発生剤（全固形分基準）を含有している。
【００２８】
本発明のいくつかの実施形態では、電子供与体（１又は複数）は、アントラセン、テトラチアフルバレン、４，４’，５−トリメチルテトラチアフルバレン、ビス（エチレンジチオ）テトラチアフルバレン、ｐ−フェニレンジアミン、カルバゾール、置換カルバゾール（例えば、Ｎ−ビニルカルバゾール）、テトラチオナフタセン、ヘキサメチルベンゼン、テトラメチルテトラセレノフルバレン、ヘキサメチレンテトラセレノフルバレン、８−ヒドロキシキノリン、フェニルアゾレコルシノールおよび類似のアゾ染料、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニルベンジジン、フェノチアジン、置換フェノチアジン（例えば、Ｎ−ビニルフェノチアジン）、ピレン、アセナフチレン、アクリジン、トリフェニレン、フタロシアニン、２−アミノ−１Ｈ−イミダゾール−４，５−ジカルボニトリル（ＡＩＤＣＮ）、置換ＡＩＤＣＮ（例えば、Ｎ−ビニルＡＩＤＣＮ）、これらの誘導体およびこれらの組み合わせから選択される。
【００２９】
本発明のいくつかの実施形態では、電子供与体（１又は複数）は、バインダーに化学結合された電子供与体誘導体である（以降、および特許請求の範囲において「電子供与体誘導バインダー」と表されている）。これらの実施形態のいくつかの態様では、電子供与体誘導バインダーは、９−アントラセンメチルメタクリレート／２−ヒドロキシエチルメタクリレート／３−（トリメトキシシリル）プロピルメタクリレートターポリマー、キノリン−８−イルメタクリレート／２−ヒドロキシエチルメタクリレートコポリマー、９−アントラセンメチルメタクリレート／２−ヒドロキシエチルメタクリレートコポリマー、キノリン−８−イルメタクリレート／２−ヒドロキシエチルメタクリレート／３−（トリメトキシシリル）プロピルメタクリレートターポリマー、９−アントラセンメチルメタクリレート、キノリン−８−イル−メタクリレートおよびこれらの組み合わせから選択される。
【００３０】
本発明のいくつかの実施形態では、電子受容体（１又は複数）は、ペンタフルオロアニリン、フタロシアニン、ペルフルオロフタロシアニン、テトラフェニルポルフィン、２−（９−ジシアノメチレン−スピロ［５．５］ウンデカ−３−イリデン）−マロノニトリル、４−フェニルアゾ−ベンゼン−１，３−ジオール、４−（ピリジン−２−イルアゾ）−ベンゼン−１，３−ジオール、ベンゾ［１，２，５］チアジアゾール−４，７−ジカルボニトリル、テトラシアノキノジメタン、キノリン、クロルプロマジン、フラーレンＣ６０（例えば、バックミンスターフラーレンＣ６０）、フラーレンＣ７０（例えば、バックミンスターフラーレンＣ７０）、ペリレン−３，４：９，１０−テトラカルボキシジイミド、トリニトロベンゼン、２−（３−ニトロ−ベンジリデン）−マロノニトリル、ヘキサシアノブタジエン、無水物、これらの誘導体および組み合わせから選択される。これらの実施形態のいくつかの態様では、電子受容体（１又は複数）は、フラーレンＣ６０、フラーレンＣ７０、これらの誘導体およびこれらの組み合わせから選択される。
【００３１】
本発明のいくつかの実施形態では、電子受容体（１又は複数）は例えば、無水物、二無水物、イミドおよびジイミド（例えば、フタル酸、特に環に４個のハロゲンを有するもの、ピロメリット二無水物、ナフタレン−テトラカルボン酸−二無水物（ＮＴＣＤＡ）、ペリレン−テトラカルボン酸−二無水物（ＰＴＣＤＡ））、ベンゾキノン（例えば、テトラ−ハロゲン化およびテトラシアノ誘導体）、ナフトキノン、アントラキノン、シアノ化合物（例えば、テトラシアノエチレン（ＴＣＮＥ）、ＴＣＮＱ、ＡＩＤＣＮ）、少なくとも３つのニトロ基を有するニトロ化合物（例えば、ベンゼン、ナフタレン、トリニトロフルオレノン、ニトロ化ジベンゾチオフェンジオキシド、ニトロ化フェニルスルホン）、ポリ−スルホン（例えば、１，４−ビス（フェニルスルホニル）ベンゼン）、ビオロゲン、ビオロゲン塩、１，３，５−トリアジン（例えば、これらのハロゲンおよびシアノ誘導体）、アルファジケトン（例えば、インダントリオン）、硫黄、誘導体およびこれらの組み合わせから選択される。
【００３２】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は、１重量％未満、あるいは０．５重量％未満。あるいは０．４重量％以下、あるいは０．３重量％以下、あるいは０．２５重量％以下、あるいは０．２重量％以下、あるいは０．１重量％以下、あるいは０．０９重量％以下、あるいは０．０７５重量％以下、あるいは０．０５重量％以下の電子供与体（１又は複数）（全固形分基準）を含有している。
【００３３】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は、１重量％未満、あるいは０．５重量％未満、あるいは０．４重量％以下、あるいは０．３重量％以下、あるいは０．２５重量％以下、あるいは０．２重量％以下、あるいは０．１重量％以下、あるいは０．０９重量％以下、あるいは０．０７５重量％以下、あるいは０．０５重量％以下の電子受容体（１又は複数）（全固形分基準）を含有している。
【００３４】
本発明のいくつかの実施形態では、電子供与体（１又は複数）または電子受容体（１又は複数）のいずれかが相対的に過剰に提供される。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、電子受容体（１又は複数）の濃度に対してより高い濃度の電子供与体（１又は複数）を含有する。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、電子供与体（１又は複数）の濃度に対してより高い濃度の電子受容体（１又は複数）を含有する。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物中の電子供与体（１又は複数）の濃度は０．００２〜０．１μｍｏｌ／ｈｇ、あるいは０．００５〜０．１μｍｏｌ／ｈｇ、あるいは０．００５〜０．０５μｍｏｌ／ｈｇ、あるいは０．０１〜０．０５μｍｏｌ／ｈｇであり、電界プログラマブル膜組成物中の電子受容体（１又は複数）の濃度は１０〜３００μｍｏｌ／ｈｇ、あるいは１０〜２００μｍｏｌ／ｈｇ、あるいは１０〜１５０μｍｏｌ／ｈｇ、あるいは２５〜１２５μｍｏｌ／ｈｇ、あるいは２５〜１００μｍｏｌ／ｈｇ、あるいは５０〜１００μｍｏｌ／ｈｇである。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物中の電子受容体（１又は複数）の濃度は０．００２〜０．１μｍｏｌ／ｈｇ、あるいは０．００５〜０．１μｍｏｌ／ｈｇ、あるいは０．００５〜０．０５μｍｏｌ／ｈｇ、あるいは０．０１〜０．０５μｍｏｌ／ｈｇであり、電界プログラマブル膜組成物中の電子供与体（１又は複数）の濃度は１０〜３００μｍｏｌ／ｈｇ、あるいは１０〜２００μｍｏｌ／ｈｇ、あるいは１０〜１５０μｍｏｌ／ｈｇ、あるいは２５〜１２５μｍｏｌ／ｈｇ、あるいは２５〜１００μｍｏｌ／ｈｇ、あるいは５０〜１００μｍｏｌ／ｈｇである。電子供与体（１又は複数）または電子受容体（１又は複数）のいずれを相対的に過剰に提供するかの選択は、使用される具体的な電子受容体（１又は複数）および電子供与体（１又は複数）並びに所望のタイプの電荷キャリア（電子またはホール）に依存する。理論によって束縛されることを望まないが、例えば、アントラセンが電子供与体であり、フラーレンが電子受容体であり、アントラセンがフラーレンと比べ過剰に提供されている場合、主要な電荷キャリアは、正帯電されたアントラセン基から中性アントラセン基に個々に移動するホールとなると思われる。反対に、電子受容体がテトラシアノキノジメタン（ＴＣＮＱ）であり、電子供与体がフェノチアジンであり、ＴＣＮＱが相対的に過剰に提供されている場合、主要な電荷キャリアは、負帯電されたＴＣＮＱ基から中性ＴＣＮＱ基に個々に移動する、フェノチアジンから少数のＴＣＮＱ基に転送された電子となると思われる。
【００３５】
本発明のいくつかの実施形態では、電子受容体（１又は複数）は、０．８ｅＶより大きい、あるいは１．２ｅＶより大きい電子親和性を示す分子または誘導体から選択される。これらの実施形態のいくつかの態様では、電子受容体の選択はそのイオン化ポテンシャルに影響される。これらの実施形態のいくつかの態様では、少なくとも２つの電子受容体が使用される。
【００３６】
本発明のいくつかの実施形態では、電子供与体（１又は複数）は、８．５ｅＶ未満、あるいは８．０ｅＶ未満のイオン化ポテンシャルを示す分子または誘導体から選択される。これらの実施形態のいくつかの態様では、電子供与体（１又は複数）の選択はそのイオン化ポテンシャルに影響される。これらの実施形態のいくつかの態様では、少なくとも２つの電子供与体が使用される。
【００３７】
一部の分子や誘導体は電子親和性およびイオン化ポテンシャルを有しているため、これらは電界プログラマブル膜組成物の他の成分（例えば、フタロシアニン）の選択に応じて電子供与体または電子受容体のいずれかとして機能することがあることに留意する。理論に束縛されることを望まないが、分子又は誘導体を比較する際に、最小のイオン化ポテンシャルを有する分子または誘導体は通常電子供与体と考えられるのに対して、最大のイオン化ポテンシャルを有する分子または誘導体は通常電子受容体と考えられる。
【００３８】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物はさらに、膜の特性、例えば膜をプログラミングするのに必要な電圧を所与のデータ状態および／または所与のデータ状態に関連する伝導率に適合させるように動作する、任意の供与体−受容体複合体を含む。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、０．０５〜５重量％、あるいは０．５〜４重量％、あるいは１〜３．５重量％、あるいは１．５〜３重量％の任意の供与体−受容体複合体を含有している。これらの実施形態のいくつかの態様では、電界プログラマブル膜組成物は、例えば、テトラチアフルバレン−テトラシアノキノジメタン、ヘキサメチレンテトラチアフルバレン−テトラシアノキノジメタン、テトラセレナフルバレン−テトラシアノキノジメタン、ヘキサメチレンテトラセレナフルバレン−テトラシアノキノジメタン、メチルカルバゾール−テトラシアノキノジメタン、テトラメチルテトラセレノフルバレン−テトラシアノキノジメタン、フェロセン−テトラシアノキノジメタン、（テトラチオナフタセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−テトラシアノキノジメタン、（テトラチアフルバレン、ヘキサメチレンテトラチアフルバレン、テトラセレナフルバレン、ヘキサメチレンテトラセレナフルバレンまたはテトラメチルテトラセレノフルバレン）−Ｎ−アルキルカルバゾール（Ｃ１−Ｃ１０、線形または分岐）、（テトラチオテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−バックミンスターフラーレンＣ６０、（テトラチオテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−バックミンスターフラーレンＣ７０、（テトラチテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−テトラシアノベンゼン、（テトラチテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−テトラシアノエチレン、（テトラチオテトラセン、テトラメチル−ｐ−フェニレンジアミンまたはヘキサメチルベンゼン）−ｐ−クロルアニルおよびこれらの組み合わせから選択される任意の供与体−受容体複合体を含む。
【００３９】
本発明のいくつかの実施形態では、電子供与体（１又は複数）と電子受容体（１又は複数）の組み合わせは、マルチ閾値切換えを提供するように選択される。実例として、異なるイオン化ポテンシャルを有する２つの電子供与体（例えば、フタロシアニンおよび９−メチルアントラセン）が電子受容体（例えば、バックミンスターフラーレンＣ６０）と組み合わせられ得る。フタロシアニンのイオン化ポテンシャルは、ＰＭ３半経験的分子軌道理論によって推定した場合６．５４ｅＶである。９−メチルアントラセンのイオン化ポテンシャルは、ＰＭ３半経験的分子軌道理論によって推定した場合７．５６ｅＶである。バックミンスターフラーレンＣ６０の電子親和性は、実験的に測定した場合２．４７ｅＶである（Ｐａｌｐａｎｔら，Ｐｈｙｓ．Ｒｅｖ．Ｂ−Ｃｏｎｄｅｎｓ Ｍａｔｔｅｒ，１９９９，６０，４５０９−４５１２）。理論によって束縛されることを望まないが、異なるイオン化ポテンシャルを有する電子供与体が電子受容体と組み合わされる場合、電子供与体は、マルチ閾値切換えを提供する異なる電界強度で、電子受容体に電子を転送する。これらの実施形態のいくつかの態様では、バインダーと電子供与体（１又は複数）と電子受容体（１又は複数）との間の相互作用は、電子が、所与の電界プログラマブル膜における種々の電子供与体（１又は複数）と電子受容体（１又は複数）との間で供与／受容される電界強度に、影響を与えることができる。
【００４０】
表１は、他に特段の明記がなければ、ガウシアン９８分子軌道プログラム（Ｆｒｉｓｃｈら）内の半経験的ＰＭ３モデルを使用して推定されたそれらのイオン化ポテンシャルおよび電子親和性を具備する化合物のリストを示している。表１内の表記ＭＰＷ１ＰＷ９１／ＬＡＮＬ２ＤＺは、パラメータが、ＬＡＮＬ２ＤＺ基底系を使用してメラープレセット（Ｍｏｌｌｅｒ−Ｐｌｅｓｓｅｔ）摂動理論によって算出されたことを示している。表１内の表記Ｂ３ＬＹＰ／ＬＡＮＬ２ＤＺは、パラメータが、ＬＡＮＬ２ＤＺ基底系の密度関数Ｂ３ＬＹＰモデルを使用して推定されたことを示している。
【００４１】
【表１】
【００４２】
本発明のいくつかの実施形態では、電子供与体および電子受容体は、供与体−受容体複合体として提供されるか、またはバインダーに添加された場合に供与体−受容体複合体インサイチュー（ｉｎ−ｓｉｔｕ）を形成する。これらの実施形態のいくつかの態様では、供与体−受容体複合体は、バインダーに添加された場合にインサイチューで不均衡である。
【００４３】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物は任意に処理剤を含有していてもよい。これらの実施形態のいくつかの態様では、処理剤は、界面活性剤、離型剤、促進剤、酸化防止剤、熱安定剤、オゾン劣化防止剤、充填剤および繊維、およびこれらの組み合わせから選択される。
【００４４】
電界プログラマブル膜は、多様な通常の方法によって製造することができる。本発明のいくつかの実施形態では、電界プログラマブル膜は、電界プログラマブル膜組成物を基体上に堆積することによって調製される。次いで、堆積された膜組成は、電界プログラマブル膜を形成するために乾燥および／または硬化され得る。あるいはまた、電界プログラマブル膜組成物は、任意の溶媒の存在下でキャスティングすることができる。電界プログラマブル膜は、溶液からキャスティングされた後、溶媒が蒸発され得る。いくつかの膜キャスティング方法は、スピンコーティング、スプレーコーティング、静電コーティング、ディップコーティング、ブレードコーティングおよびスロットコーティングを含んでいる。あるいはまた、電界プログラマブル膜は、射出成形、真空形成、ブロー成形および圧縮成形を含むプロセスによって製造することができる。
【００４５】
本発明と共に使用するのに好適な基体としては、例えば、半導体基体（例えばドープシリコンウェーハ）および導電性基体（例えば、アルミニウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、銅、亜鉛、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、パラジウム、銀、カドミウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、プラチナ、金、水銀、錫、ゲルマニウム、鉛およびこれらの合金）が挙げられる。本発明のいくつかの実施形態では、基体はパターン化され得る。
【００４６】
本発明のいくつかの実施形態では、電界プログラマブル膜は、これが内蔵される装置の要求に応じて、５〜５０００ナノメートルの厚さを有している。一般的に、プログラミング電圧は膜厚に比例する。これらの実施形態のいくつかの態様では、約１０Ｖ未満のプログラミング電圧規模を要する装置に組み入れられる場合に、電界プログラマブル膜は約１０〜１００ｎｍの膜厚（任意の硬化後）を示す。これらの実施形態のいくつかの態様では、約５Ｖ未満のプログラミング電圧規模を要する装置に組み入れられる場合に、電界プログラマブル膜は５〜５０ｎｍの厚さ（任意の硬化後）を示す。
【００４７】
本発明のいくつかの実施形態では、電極は電界プログラマブル膜に電気的に結合される。これらの実施形態のいくつかの態様では、電界プログラマブル膜は少なくとも１つの電極にオーム接触している。これらの実施形態のいくつかの態様では、電界プログラマブル膜は少なくとも１つの電極に容量接触している。これらの実施形態のいくつかの態様では、クロスポイントアレイは電気結合要素を都合よく含んでいる。これらの実施形態のいくつかの態様では、電気結合要素は、オーム接触、導電性プラグを介する接触、容量接触、介在するトンネル接合を介する接触、または例えばダイオードやトランジスタをはじめとする介在する分離装置を介する接触、あるいは他の電気装置を介する接触を提供する。これらの実施形態のいくつかの態様では、電気結合要素はビットラインおよびワードラインを含む。
【００４８】
ワードラインは、クロスポイントアレイメモリ装置における所望のメモリセルを選択する伝導体または半導体である。これは選択ラインと称されることもある。ワードラインがアサートされる場合、メモリセルが読出し、書込みまたは消去可能である。装置が対称である場合、「ワードライン」や「ビットライン」の指定は任意であり得る。ワードラインアレイは、非交差的型または実質的に平行型に配列された複数のワードラインである。
【００４９】
ビットラインは、メモリ装置における所望のメモリセルを読出し、書込みまたは消去する伝導体または半導体である。ワードラインがアサートされる場合、メモリセルが選択されて、読出し、書込みまたは消去のいずれかが可能である。装置が対称である場合、「ワードライン」や「ビットライン」の指定は任意であり得る。ビットラインアレイは、非交差的型または実質的に平行型に配列された複数のビットラインである。
【００５０】
本発明のいくつかの実施形態では、電界プログラマブル膜組成物から得られた電界プログラマブル膜は、電子メモリおよび切換え装置またはデータ記憶装置において使用される。これらの実施形態のいくつかの態様では、該装置は、単一の膜または複数の膜のいずれかを含有している。実質的に平行であり非交差である複数の膜を有する装置は、一般に積層装置をさす。
【００５１】
本発明のいくつかの実施形態では、本発明のクロスポイントメモリアレイ装置を備えているか、これとインタフェース接続されているデータ処理装置が提供される。これらの実施形態のいくつかの態様では、本発明のデータ処理装置は、本発明のクロスポイントメモリアレイ装置を従来のメモリ装置と置き換えた任意の従来のデータ処理装置から選択される。これらの実施形態のいくつかの態様では、データ処理装置は、例えば、パーソナルコンピュータ、携帯電話、携帯情報端末、セットトップボックス、スチールカメラ、ビデオカメラ、オーディオプレーヤー、ビデオプレーヤー、ＵＢＳ「サム（ｔｈｕｍｂ）」装置、メモリカード、「スマート（ｓｍａｒｔ）」カードおよびこれらの組み合わせから選択される。
【００５２】
図１は、電子供与体（Ｄ１）および電子受容体（Ａ１およびＡ２）を含有する本発明の連続電界プログラマブル膜１を示している。
【００５３】
図２は、第１の電極３と、第２の電極４と、第１の電極に接続された可変プログラム／読出し電源５と、第２の電極に接続された基準またはグラウンド６とに電気的に結合された単一の連続電界プログラマブル膜２を有するクロスポイントアレイの一例を示している。
【００５４】
図３は、連続電界プログラマブル膜７と、ワードライン（この一例がワードライン８）のアレイと、ビットライン（この一例がビットライン９）のアレイと、ワードライン８とビットライン９の交差点に介在する電界プログラマブル膜７の一部によって形成された複数のメモリセル（この一例がメモリセル１０）とを具備する本発明のクロスポイントアレイデータ記憶装置の概略切欠き平面図を示している。
【００５５】
図４は、画素化電界プログラマブル膜（電界プログラマブル膜の画素化部分の例としては１１および１４が挙げられる）を具備する本発明のクロスポイントアレイデータ記憶装置の概略切欠き平面図を示している。これらの装置は複数のメモリセルを含有しており、この一例はメモリセル１５である。このような各メモリセルは、ワードライン、例えばワードライン１２と、ビットライン、例えばビットライン１３とに電気的に結合された電界プログラマブル膜の画素化部分を含む。
【００５６】
図５は、メモリセル（この一例は、それぞれ接続１９および２０を介してビットライン１７およびワードライン１８に電気的に結合されているメモリセル１６である）を含む本発明のクロスポイントアレイ装置の概略図を示している。検知電子機器２１およびポーリング電子機器２２もまたブロック図の形態で図５に示されている。
【００５７】
本発明のいくつかの実施形態では、個々のメモリセルが相互に電気的に分離されているクロスポイントアレイ装置が提供される。例えば図２〜５に示されたようなクロスポイントアレイ装置において、個々のメモリセルが相互に電気的に分離されていない場合、望ましくない漏洩電流の発生可能性がある。例えば、図４において、読出し電圧がワードライン１２に適用されると、メモリセル１５は導電状態にあるため、ビットライン１３が帯電される。例えば、メモリセル７８および７９もまた導電状態にある場合には、電流は、ビットライン１５から、メモリセル７８を介してワードライン８０中に下り、メモリセル７９を介して上りそれ故ビットライン８１中に至るまで漏洩する可能性がある。これは、メモリセル８２が、実際は導電状態でないかもしれない場合でも、導電状態であるという状況を与えることになる。これらの実施形態のいくつかの態様では、メモリセルのこの分離は、非対称性を装置に導入することによって実行される。
【００５８】
本発明のいくつかの実施形態では、誤った読出しをもたらす漏洩電流の可能性が、非選択ビットラインおよび／または非選択ワードラインを所定の電圧に強いることによって緩和される。これらの実施形態のいくつかの態様では、非選択ビットラインは所定の電圧を強いられる。これらの実施形態のいくつかの態様では、非選択ワードラインは所定の電圧に強いられる。これらの実施形態のいくつかの態様では、非選択ビットラインおよび非選択ワードラインの両方が所定の電圧に強いられる。
【００５９】
本発明のいくつかの実施形態では、非対称性は、電界プログラマブル膜の堆積前に電極のうちの１つ上に無機酸化物を形成することによって提供される。これらの実施形態のいくつかの態様では、無機酸化物層は、電極の金属に大気中で自然酸化物を形成させることによって、より積極的には、金属電極をオゾンで酸化することによって形成される。このように、２つの電極表面は異なる方法で電界プログラマブル膜に電気的に結合される。一方は、容量結合を介して電気的に結合されるのに対して、もう一方は直接接触である。いくつかの実施形態では、電極上の酸化コーティングは、トンネリング、ホットキャリア接合または電子ホッピングを介して電界プログラマブル膜への電荷注入を可能にするほど十分に薄い。これらの実施形態のいくつかの態様では、酸化コーティングは、０．５〜３．０ｎｍの厚さの酸化アルミニウムコーティングである。
【００６０】
本発明のいくつかの実施形態では、非対称性は、異なる仕事関数を有する金属を電極に選択することによって提供される。仕事関数は、電子を金属の表面から無限遠に取り去るのに必要なエネルギーとして定義される。金属および他の元素の異なる結晶表面は、異なる仕事関数を示す。これらの実施形態のいくつかの態様では、使用されている電極は多結晶性である。従って、仕事関数は、電界プログラマブル膜と接触している結晶形態の平均を含む。例として、一方の側がアルミニウム電極（Φ〜４．２電子ボルト（ｅＶ））に、他方の側がニッケル電極（Φ〜５．２ｅＶ）に接触している電界プログラマブル膜について考察する。フォワードバイアスがアルミニウム電極からニッケル電極への進行として定義されると、この場合アルミニウム電極は陽極であり、フォワードバイアス電圧の大きさはリバースバイアス電圧の大きさよりも大きくなる。遷移元素のうち、Ａｌ、Ｃｒ、Ｆｅ、Ｒｅ、Ｒｕ、Ｔａ、Ｔｉ、Ｖ、ＷおよびＺｒはすべて５ｅＶ未満の仕事関数を示し、Ｒｈはおよそ５ｅＶの仕事関数を示し、Ａｕ、Ｃｕ、Ｉｒ、Ｎｉ、ＰｄおよびＰｔは５ｅＶよりも大きい仕事関数を示している。
【００６１】
本発明のいくつかの実施形態では、非対称性は、コンタクトダイオードを使用する装置に導入される。このようなダイオードの例は、Ｌ．Ｓ．ＲｏｍａｎおよびＯ．Ｉｎｇａｎａｓ，Ｓｙｎｔｈｅｔｉｃ Ｍｅｔａｌｓ，１２５，（２００２），４１９に記載されている。これらの実施形態のいくつかの態様では、ダイオードは、一方の側がＡｌ電極（Φ〜４．２ｅＶ）に、かつ他方の側が、ポリ（４−スチレンスルホネート）でドープされたポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ−ＰＳＳ）（Φ〜５．２ｅＶ）（これはアルミニウム電極と接触している）と接触しているポリ（３−（２’−メトキシ−５’−オクチルフェニル）チオフェン）（ＰＯＭｅＯＰＴ）（Φ〜３ｅＶ）などの低仕事関数の導電性ポリマーを含んでいる。該装置において、ＰＯＭｅＯＰＴは、電界プログラマブル膜と金属電極間に介在される。アルミニウム又は類似の仕事関数電極を有する他の金属（例えば銅（Φ〜４．５ｅＶ））が電界プログラマブル膜の反対側に適用される。本発明の装置での使用に好適な他の有機導電体および半導体は、ドープポリアニリン、ドープポリピロール、ポリチオフェン、ポリフェニレンビニレンおよびインジウム−錫―酸化物（ＩＴＯ）を含んでいた。
【００６２】
本発明のいくつかの実施形態では、非対称性は、半導体ダイオードを使用する装置に導入される。
【００６３】
本発明のいくつかの実施形態では、非対称性は整流装置を使用する装置に導入される。
【００６４】
本発明のいくつかの実施形態では、非対称性は、電界分離トランジスタ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｉｓｏｌａｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）を使用する装置に導入される。これらの実施形態のいくつかの態様では、電界プログラマブル膜は、金属「プラグ」電極を介して、または直接に、トランジスタのソースまたはドレインに電気的に結合されるため、装置は、ゲートが「開」条件である場合にのみプローブまたはプログラミング可能である。
【００６５】
図６は、ビットライン２４およびワードライン２５に電気的に結合されている複数のメモリセル（この一例が２３で示されている）を含む本発明の別のクロスポイントアレイ装置の概略図を示している。メモリセルは、分離ダイオード（例えば２７）を介して、それぞれのビットライン（例えば２６）に電気的に結合され、およびそれぞれのワードライン（例えば２８）に電気的に結合される。個々のビットをアドレスして、これらから得られた信号を増幅するのに使用されるポーリング電子機器２９および検知電子機器３０もまたブロック図の形態で示されている。
【００６６】
図７は、基板３１上の積層された２層クロスポイントアレイデータ記憶装置の部分的に拡大した切欠き図を描いており、該２層クロスポイントアレイデータ記憶装置は、第１のデバイス層と第２のデバイス層を含み、第１のデバイス層は、第１の複数の電極（３２により例示される）であって絶縁材料（３３により例示される）によってそれの最も近い隣りのものから分離されている各電極を具備するラインアレイを有し、並びに第１の複数の電極と電気的に結合され、かつラインアレイにおいて各電極が絶縁材料（３６によって例示される）によってそれの最も近い隣りのものから分離されている第２の複数の電極（３５により例示される）と電気的に結合されている第１の連続電界プログラマブル膜３４を有し、第２のデバイス層は、絶縁層３７によって第１のデバイス層から分離されている第２のデバイス層であり、第３の複数の電極（３８によって例示される）であって絶縁材料（３９により例示される）によってそれの最も近い隣りのものから分離されている各電極を具備するラインアレイを有し、並びに第３の複数の電極と電気的に結合され、かつラインアレイにおいて各電極が絶縁材料（４２によって例示される）によってそれの最も近い隣りのものから分離されている第４の複数の電極（４１により例示される）と電気的に結合されている第２の連続電界プログラマブル膜４０を有する。
【００６７】
本発明のいくつかの実施形態では、例えば、ワードラインに沿った個々のメモリセルが、コンタクトダイオード構造を使用して漏洩電流の発生を緩和するために分離される。例えば図８において、コンタクトダイオード構造を含有する本発明の２層の積層クロスポイントデータ記憶装置の部分的に拡大された切欠図が描かれている。図８はさらに、基板４３と、絶縁層５０によって分離されている第１のデバイス層と第２のデバイス層とを有する積層データ記憶装置を描いている。第１のデバイス層は、複数のコンタクトダイオードを含有する第１のラインアレイを含んでおり、隣り合うコンタクトダイオードは絶縁材料（４７によって例示される）のラインによって相互に分離されている。第１のラインアレイにおける各コンタクトダイオードは、第２の材料（４５によって例示される）と電気的に接触している第１の材料（４４によって例示される）を含有しており、第１の材料および第２の材料は異なる仕事関数を有しているため、コンタクトダイオードを形成する。第２のデバイス層は、コンタクトダイオードの第２のラインアレイを含んでおり、隣り合うコンタクトダイオードは絶縁材料（５４によって例示される）のラインによって相互に分離されている。コンタクトダイオードの第２のラインアレイにおける各コンタクトダイオードは、第２の材料（５２によって例示される）と電気的に接触している第１の材料（５１によって例示される）を含有しており、第１の材料と第２の材料は異なる仕事関数を有しているために、コンタクトダイオードを形成する。図８はさらに、連続電界プログラマブル膜層４６および５３と、電極ライン（４８および５５によって例示される）を含むラインアレイと、絶縁ライン（４９および５６によって例示される）とをそれぞれ示している。これらの実施形態のいくつかの態様では、絶縁層５０で使用されている材料は種々のデバイス層を電気的、熱的、光学的またはこれらの組み合わせで相互に分離する。これらの実施形態のいくつかの態様では、絶縁層５０において使用されている材料はエッチング可能であり、ホールを介して種々のデバイス層の相互接続をするように形成される。これらの実施形態のいくつかの態様では、絶縁層５０において使用されている材料は、無機分離材料（例えば酸化シリコン（テトラエチルオルトシリケート（ＴＥＯＳ）の分解から化学気相成長法によって形成される）、他のシリケート、窒化シリコン、酸窒化シリコンおよび二酸化チタン）から選択される。これらの実施形態のいくつかの態様では、絶縁層５０において使用されている材料は、有機および有機シリコン分離材料（例えばＣ１−Ｃ１０アルケン置換を有するシロキサンを備えるスピンオンガラス配合物、Ｃ１−Ｃ２０アルキル、アリールおよび／またはアルキルアリール置換を有する置換シルセスキオキサン、テトラフルオロエチレンを備えるフルオロポリマーおよびポリイミド）から選択される。
【００６８】
本発明のいくつかの実施形態では、少なくとも１対のデバイス層が１つの電極を共有している。例えば、図９（ａ）において、デバイス層が１つの電極を共有している本発明の３層の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠図が描かれている。図９（ａ）は、基板５７と３つのデバイス層とを有する積層データ記憶装置を描いている。第１のデバイス層は第１のコンタクトダイオードの第１のラインアレイを含んでおり、隣り合う第１のコンタクトダイオードは絶縁材料（６１によって例示される）のラインによって相互に分離されている。各第１のコンタクトダイオードは第２の材料（５９によって例示される）と電気的に接触している第１の材料（５８によって例示される）を含有しており、第１の材料および第２の材料は異なる仕事関数を有している。第１のデバイス層はさらに、（ｉ）コンタクトダイオードの第１のラインアレイと（ｉｉ）電極（６２によって例示される）および絶縁体（６３によって例示される）の第１のラインアレイとに電気的に接触している、電界プログラマブル膜の第１の連続層６０を含んでいる。第２のデバイス層は、電極の第１のラインアレイを第１のデバイス層と共有しており、さらに電界プログラマブル膜の第２の連続層６４と、絶縁材料（６９によって例示される）のラインによって相互に分離されている第２のコンタクトダイオードの第２のラインアレイとを含有しており、電界プログラマブル膜の第２の連続層は、電極の第１のラインアレイおよび第２のコンタクトダイオードの第２のラインアレイと電気的に接触している。各第２のコンタクトダイオードは、（ｉ）第２の材料（６５によって例示される）および（ｉｉ）第３の材料（６７によって例示される）と電気的に接触している第１の材料（６６によって例示される）を含有しており、第２の材料および第３の材料は第１の材料とは異なる仕事関数有している。第３のデバイス層は第２のコンタクトダイオードの第２のラインアレイを第２のデバイス層と共有しており、さらに、電界プログラマブル膜の第３の連続層６８と、電極（７０によって例示される）の第２のラインアレイと絶縁体（７１によって例示される）とを含有している。これらの実施形態のいくつかの態様では、第１および第２のコンタクトダイオードは、（ｉ）２．７〜４．９ｅＶの仕事関数を有する金属と、（ｉｉ）４．５ｅＶより大きな仕事関数を有する伝導性ポリマーとを含んでいる。これらの実施形態のいくつかの態様では、第１および第２のコンタクトダイオードは、ｐ−ドープシリコン、ｎ−ドープシリコン、ｐ−ドープアモルファスシリコン、ｎ−ドープアモルファスシリコン、ｐ−ドープ多結晶シリコン、ｎ−ドープ多結晶シリコン、タンタルシリサイド、チタンシリサイド、タングステンシリサイド、バナジウムシリサイド、ポリアセチレン、ポリピロール、ポリアニリン、ポリチオフェン、ポリ（３，４−エチレンジオキシチオフェン）、ＰＥＤＯＴ−ＰＳＳ、ポリ（パラ−フェニレン）、ポリ（ピリジン）、ポリフラン、ポリフルオレン、ポリフェニレンビニレン、ポリセレノフェン、ポリ（ペリ−ナフタレン）、ポリアズレン、ポリカルバゾール、ポリインドール、ポリピレン、ポリ（ｐ−フェニレンスルフィド）、ポリフェニレンオキシド、ポリキノリン、ポリアセナフチレンジイル、ポリイソチアナフテン、ポリナフトチオフェン、ポリ（ｐ−ヒドロ−キノン−アルト−チオ−フェン）またはポリ（フラン−コ−フェニレン）から選択される材料を含む。
【００６９】
本発明のいくつかの実施形態では、少なくとも１対のデバイス層が１つの電極を共有している。例えば、図９（ｂ）は、基板上に２つのデバイス層を有する本発明の別の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠図であり、これらの層は１つの電極を共有している。図９（ｂ）は、基板５７と２つのデバイス層とを有する積層データ記憶装置を描いている。第１のデバイス層は電極（６２によって例示される）の第１のラインアレイと絶縁体（６３によって例示される）とを含んでいる。第１のデバイス層はさらに、電界プログラマブル膜の第１の連続層６４とコンタクトダイオードの第１のラインアレイとを含有しており、電界プログラマブル膜の第１の連続層は、電極の第１のラインアレイおよびコンタクトダイオードの第２のラインアレイと電気的に接触している。各コンタクトダイオードは、（ｉ）第２の材料（６５によって例示される）および（ｉｉ）第３の材料（６７によって例示される）と電気的に接触している第１の材料（６６によって例示される）を含んでおり、第２の材料および第３の材料は第１の材料とは異なる仕事関数を有しているので、コンタクトダイオードを形成する。第２のデバイス層はコンタクトダイオードの第１のラインアレイを第１のデバイス層と共有しており、さらに、電界プログラマブル膜の第２の連続層６８と、電極の第２のラインアレイ（７０によって例示される）と絶縁体（７１によって例示される）とを含有している。
【００７０】
図１０は、接合ダイオードによって分離されたメモリセルを具備する本発明のクロスポイントアレイメモリ装置の切欠き図を描いている。図１１は、図１０に描かれたメモリ装置の拡大した切欠き図を示している。図１０および１１に描かれた装置は、ｐ型半導体基板７２と、ｎ＋ビットライン（７３によって例示される）のアレイと、各ビットライン内にドープされた複数のｐ＋ゾーン（７４によって例示される）と、個々の電界プログラマブル膜要素を分離するためのパターン化されたマトリクス（７５によって例示される）を具備する複数の個々の電界プログラマブル膜要素（７６によって例示される）と、ワードライン（７７によって例示される）のアレイとを含んでおり、各ワードラインは個々の電界プログラマブル膜要素の列と電気的に接触している。ｐ＋ゾーン７４およびｎ＋ビットライン７３は分離ダイオードのアレイを形成し、これは、読出し、書き込み、消去およびアドレスのためのメモリセルを装置内の他のメモリセルから電気的に分離している。
【００７１】
図中に描かれた装置は簡略化のために少数のデバイス層のみを示しているが、添付の特許請求の範囲に従って多数のものが意図されている。
【００７２】
本発明のいくつかの実施形態では、電界プログラマブル膜は大量データ記憶のための媒体として使用されてもよい。本実施形態の一態様では、電界プログラマブル膜は、５〜５００ｎｍ、あるいは１０〜２００ｎｍ、あるいは１０〜１００ｎｍの厚さを有していてもよい。本実施形態のいくつかの態様では、膜は伝導性または半導体基体上に配置されてもよい。
【００７３】
メモリまたはデータ記憶モードにおいて、個々のメモリセルのプログラミングおよび読出しは、所与の範囲の電圧を選択メモリセルに適用して所与のデータ状態の選択メモリセルをプログラミングすることによって、またプログラム電圧未満を選択メモリセルに適用して、セルを読出しその中のデータ状態を決定することによって、達成することができる。
【００７４】
本発明のいくつかの実施形態では、データ記憶は、適切なレベルの電圧パルスシーケンスを適用して、所望ならばメモリセルを読出しかつプログラミングすることによって達成される。これらの実施形態のいくつかの態様では、適用電圧は、プログラミングにはおよそ−１２Ｖ〜１２Ｖ、読出しには０．２Ｖ〜１０Ｖであり得る。あるいはまた、適用電圧はプログラミングにはおよそ−５Ｖ〜５Ｖ、読出しには０．２Ｖ〜４Ｖであり得る。当業者は、読出し用に提供された電圧は、セルの「読出し阻害」や意図しない再書き込みを回避するために最小プログラム電圧未満でなければならないことを直ちに認識する。本明細書およびた添付の特許請求の範囲において用いられる用語「最小プログラム電圧」とは、所与の装置構成に対してメモリセルをあるデータ状態から別のデータ状態に変化させるのに必要な最小電圧のことである。パルス期間は０．５〜１０，０００ナノ秒、あるいは２〜１００ナノ秒、あるいは１〜５０ナノ秒であり得る。
【００７５】
本発明のいくつかの実施形態では、本発明の方法はさらに、クロスポイントメモリアレイにプログラミングされたデータを読出すことを含む。これらの実施形態のいくつかの態様では、データを読出すことは、少なくとも１つのメモリセルのうちの少なくとも１つにおいて電界プログラマブル膜の伝導率を決定することによって、少なくとも１つのメモリセルのうちの少なくとも１つのデータ状態を決定することを含む。
【００７６】
本発明のいくつかの実施形態では、電界プログラマブル膜は第１のデータ状態、第２のデータ状態および第３のデータ状態を含んでおり、第１のデータ状態は電界プログラマブル膜の第１のインピーダンス状態に対応しており、第２のデータ状態は電界プログラマブル膜の第２のインピーダンス状態に対応しており、第３のデータ状態は電界プログラマブル膜の第３のインピーダンス状態に対応している。
【００７７】
本発明のいくつかの実施形態では、クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法は、ビットラインアレイを提供することと；ワードラインアレイを提供することと；配合物Ａおよび配合物Ｂから電界プログラマブル膜組成物を選択することと；電界プログラマブル膜組成物により電界プログラマブル膜を取得することと；（ｉ）ビットラインアレイのうちの少なくとも１つのビットラインとワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）少なくとも１つのビットラインと少なくとも１つのワードラインとに電気的に結合されている、電界プログラマブル膜を含む少なくとも１つのメモリセルを提供することと；並びに該少なくとも１つのメモリセルのうちの少なくとも１つにおいて電界プログラマブル膜を横切ってプログラム電圧を適用して、少なくとも３つの異なるデータ状態のうちの１つに該少なくとも１つのメモリセルのうちの該少なくとも１つをプログラミングすることによってクロスポイントメモリアレイにデータを書込むこと；を含んでおり；配合物Ａは、バインダーと、少なくとも１つの電子供与体と少なくとも１つの電子受容体と含んでおり、（ｉ）少なくとも１つの電子供与体と（ｉｉ）少なくとも１つの電子受容体のうちの少なくとも一方がバインダーに化学結合されており、（ｉ）少なくとも１つの電子供与体が異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、あるいは（ｉｉ）少なくとも１つの電子受容体が異なる電子親和性を有する少なくとも２つの電子受容体を含んでおり；並びに配合物Ｂはバインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体とを含んでおり、配合物Ｂは（ｉ）０．０５重量％未満の電子供与体（１又は複数）を含有しているか、または（ｉｉ）０．０５重量％未満の電子受容体（１又は複数）を含有しており、（ｉ）少なくとも１つの電子供与体は異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、あるいは（ｉｉ）少なくとも１つの電子受容体が異なる電子親和性を有する少なくとも２つの電子受容体を含んでいる。これらの実施形態のいくつかの態様では、配合物Ａはさらに供与体−受容体複合体を含んでおり、および配合物Ｂはさらに供与体−受容体複合体を含んでいる。これらの実施形態のいくつかの態様では、該少なくとも１つの電子供与体は少なくとも２つの電子供与体を含んでいる。これらの実施形態のいくつかの態様では、該少なくとも１つの電子受容体は少なくとも２つの電子受容体を含んでいる。
【００７８】
本発明のいくつかの実施形態では、メモリ装置は少なくとも２つのクロスポイントメモリアレイを含んでいる。
【実施例】
【００７９】
これから、本発明のいくつかの実施形態が以下の実施例において詳細に説明される。実施例に使用されている化学物質のすべてがＡｌｄｒｉｃｈ Ｃｈｅｍｉｃａｌ，Ｍｉｌｗａｕｋｅｅ，ＷＩから入手可能であることに留意されたい。
【００８０】
実施例１
金ナノ粒子の合成
金ナノ粒子が、Ｍ．Ｊ．Ｈｏｓｔｅｔｌｅｒら，Ｌａｎｇｍｕｉｒ，１４（１９９８）１７によって詳述された方法を使用して室温で合成された。１００ミリリットル（ｍＬ）の水に７．０グラム（ｇ）（１７．８ミリモル（ｍｍｏｌ））のテトラクロロ金酸（ＨＡｕＣｌ４・３Ｈ２Ｏ）を含有する水溶液に、５００ｇのトルエンに対して２７．０ｇ（４９．４ｍｍｏｌ）のテトラオクチルアンモニウムブロミドの溶液が添加された。混合物は４５分間激しく攪拌された。有機層は分離されて、７．２ｇ（３５．６ｍｍｏｌ）のドデカンチオール（ＤＳＨ）が分離された有機層に添加された。結果として得られた溶液は室温で１５分間攪拌された。次いで１００ｇの水にＮａＢＨ４（６．８ｇ、１８０ｍｍｏｌ）の溶液が激しく攪拌しながら１０秒間にわたって添加されて、その結果得られた混合物はさらに室温で３時間攪拌された。暗色のトルエン相が収集されて、分液漏斗を使用して１００ｍＬの水で２回洗浄され、ロータリーエバポレーターにおいて真空下で約５０ｍＬに容積を減少された。この時点で、３００ｍＬのエタノールが添加され、試料は３℃で一晩冷却された。次いで沈殿物がデカンテ−ションによって分離されて、上澄みが懸濁物質を回収するために遠心分離された。これらの回収された固形分は沈殿物と組み合わされ、アセトンで洗浄され、４０ｍＬのトルエン中に再溶解された。この溶液に別の３００ｍＬのエタノールが添加されて、冷却、デカンテーションおよび遠心分離が繰返された。その結果得られた固形分は再度アセトンで洗浄されて、乾燥されて４．５８ｇの二峰性粒子サイズ分布を有する金ナノ粒子を得た。
【００８１】
実施例２
９−アントラセンメチルメタクリレート／２−ヒドロキシエチルメタクリレート／３−（トリメトキシシリル）プロピルメタクリレートターポリマーの合成（５４／１７／２９ｍｏｌ／ｍｏｌ／ｍｏｌ）
この反応はいくつかのスケールで実行された。典型的な合成においては、５００ｍＬの丸底横手フラスコ（「反応貯蔵容器」）に、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）（１１７．５ｇ）、９−アントラセンメチルメタクリレート（４６．０ｇ、１６６ｍｍｏｌ）、２−ヒドロキシエチルメタクリレート（６．８２ｇ、５２．４ｍｍｏｌ）、３−（トリメトキシシリル）プロピルメタクリレート（２２．２ｇ、８９．４ｍｍｏｌ）およびｔ−アミルペルオキシピバレート（７．５ｇ、３９．８ｍｍｏｌ）が投入された。フラスコはゴム製隔壁キャップがはめられた。電子コントロールポンプに接続された出口管が隔壁キャップに通して挿入された。底部バルブを具備する１Ｌの三口フラスコ（「反応容器」）に、加熱マントル、可変自動変圧器、フリードリッヒ冷却器、機械攪拌器、クライゼンヘッド、熱プローブ（Ｉ２Ｒコントローラに接続された熱電対）およびＮ２注入口が備えられた。フラスコにＰＧＭＥＡ（約３２５ｇ）が満たされ、次いで温度が８５℃に上昇され、平衡に保たれた。上記のモノマー−開始剤溶液は、ＰＧＭＥＡによって事前に流速を校正された電子コントロールポンプ（ＳｃｉＬｏｇ）を使用して約１．６９ｍＬ／分の反応物質供給速度で該反応貯蔵容器から該反応容器に供給され、約１２０分の全反応物質供給時間が達成された。供給の完了時に、反応はある温度で３０分間攪拌され、この期間にｔ−アミルペルオキシピバレート（７．５ｇ、２７．５ｍｍｏｌ）およびＰＧＭＥＡ（２５ｇ）の脱気チェース（ｃｈａｓｅ）が約１．１４ｍＬ／分の速度で反応に供給されて、約３０分のチェース供給時間が達成された。開始剤チェースが完了した後、反応はさらに１時間ある温度で攪拌されてから、室温に冷却され、好適な冷却器に移送された。溶液濃度は約１３．７％であった。
【００８２】
実施例３
電界プログラマブル膜組成物の調製
電界プログラマブル膜組成物は、実施例２のポリマー（ＰＧＭＥＡに１３．６７％ｗ／ｗ溶液、１．７４ｇ溶液、０．２４ｇポリマー）を実施例１の金ナノ粒子（０．０６ｇ）とメトキシベンゼンおよび２−ヘプタノン（１２．３９ｇ）の５０／５０ｗ／ｗ混合とに組み合わせ電界プログラマブル膜組成物を形成することによって調製された。組成は、成分を溶解するために実験ローラー（ｌａｂｏｒａｔｏｒｙ ｒｏｌｌｅｒ）で一晩攪拌されて、超音波浴で１０分間超音波分解されて、０．２ミクロンの膜フィルタを介して濾過された。
【００８３】
実施例４
メモリセルの製作および試験
メモリセルが、実施例３の組成を４インチのシリコンウェーハ（ｐ型、０．０００１〜−０．１Ω−ｃｍ）上にスピンコーティングし、１１０℃で６０秒、次いで２００℃で６０秒ホットプレートでベークして、約５０ｎｍの厚さの電界プログラマブル膜を付与することによって製造された。次いで直径約０．５ｍｍおよび厚さ約４５ｎｍのアルミニウムドットが、約１０-６〜５×１０-５ｔｏｒｒの圧力でシャドウマスクを介して電界プログラマブル膜の上部上に熱的に蒸着された。電流−電圧特徴が、グラウンドとして構成されたシリコンウェーハおよび動作電極として構成されたアルミニウムドットによりＫｅｉｔｈｌｅｙ６５１７Ａ電位計を使用し測定された。測定全体は、０．０Ｖ〜約７．０Ｖ、７．０Ｖ〜０．０Ｖおよび０．０〜−７．０Ｖに変化するように最初にプログラミングされたＬａｂＶｉｅｗ ｓｏｆｔｗａｒｅ（Ｎａｔｉｏｎａｌ Ｉｎｓｔｒｕｍｅｎｔｓ Ｃｏｒｐ．）のコントロール下にあった。結果として得られた電流−電圧曲線は図１２に示されている。
【図面の簡単な説明】
【００８４】
【図１】図１は、本発明の電界プログラマブル膜の概略図を示している。
【図２】図２は、本発明の別のクロスポイントアレイデータ記憶装置の概略図を示している。
【図３】図３は、連続電界プログラマブル膜を具備する本発明のクロスポイントアレイデータ記憶装置の概略切欠き平面図を示している。
【図４】図４は、画素化電界プログラマブル膜を具備する本発明のクロスポイントアレイデータ記憶装置の概略切欠き平面図を示している。
【図５】図５は、本発明のクロスポイントアレイ装置の概略図を示している。
【図６】図６は、本発明の別のクロスポイントアレイ装置の概略図を示している。
【図７】図７は、基板上の、本発明の積層された２層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠き図を示している。
【図８】図８は、基板上の、本発明の別の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠き図を示している。
【図９（ａ）】図９（ａ）は、基板上に３つのデバイス層を有する本発明の別の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠き図を示している。
【図９（ｂ）】図９（ｂ）は、基板上に２つのデバイス層を有する本発明の別の積層クロスポイントアレイデータ記憶装置の部分的に拡大された切欠き図を示している。
【図１０】図１０は、接合ダイオードによって分離された連続電界プログラマブル膜およびメモリセルを具備する本発明のクロスポイントアレイメモリ装置の切欠き図を示している。
【図１１】図１１は、図１０に示されたメモリ装置の部分的に拡大された切欠き図を示している。
【図１２】図１２は、本発明のメモリセルの一実施形態の電流−電圧曲線を示している。
【符号の説明】
【００８５】
１、２、７、３４、４０、４６、５３ 連続電界プログラマブル膜
３、４、３２、３５、３８、４１、６２、７０ 電極
５ 可変プログラム／読み出し電源
６ グラウンド
８、１２、１８、２５、２８、７７、８０ ワードライン
９、１３、１７、２４、２６、８１ ビットライン
１０、１５、１６、２３、７８、７９、８２ メモリセル
１１、１４ 電界プログラマブル膜の画素化部分
７６ 電界プログラマブル膜要素
１９、２０ 接続
２１、３０ 検知電子機器
２２、２９ ポーリング電子機器
２７ 分離ダイオード
３１、４３、５７ 基板
３３、３６、３９、４２、４７、５４、６１、６９ 絶縁材料
３７、５０ 絶縁層
４４、４５、５１、５２、５８、５９、６５、６６、６７ 材料
４８、５５ 電極ライン
４９、５６ 絶縁ライン
６０、６４、６８ 電界プログラマブル膜の連続層
６３、７１ 絶縁体
７２ ｐ型半導体基板
７３ ｎ＋ビットライン
７４ ｐ＋ゾーン
７５ パターン化されたマトリックス
【特許請求の範囲】
【請求項１】
クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、
ビットラインアレイを提供することと、
ワードラインアレイを提供することと、
（ｉ）前記ビットラインアレイのうちの少なくとも１つのビットラインと前記ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）前記少なくとも１つのビットラインと前記少なくとも１つのワードラインに電気的に結合された電界プログラマブル膜を含む少なくとも１つのメモリセルを提供することと、並びに
前記少なくとも１つのメモリセルのうちの少なくとも１つにおいて、前記電界プログラマブル膜を横切ってプログラム電圧を適用して、少なくとも３つの異なるデータ状態のうちの１つに前記少なくとも１つのメモリセルのうちの少なくとも１つをプログラミングすることによって、データを前記クロスポイントメモリアレイに書込むこと、
を含む方法。
【請求項２】
クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、
ビットラインアレイを提供することと、
ワードラインアレイを提供することと、
配合物Ａおよび配合物Ｂから、電界プログラマブル膜組成物を選択することと、
前記電界プログラマブル膜組成物により電界プログラマブル膜を得ることと、
（ｉ）前記ビットラインアレイのうちの少なくとも１つのビットラインと前記ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）前記少なくとも１つのビットラインと前記少なくとも１つのワードラインに電気的に結合された前記電界プログラマブル膜を含む少なくとも１つのメモリセルを提供すること、並びに
プログラム電圧を、前記メモリセルにおける前記電界プログラマブル膜を横切って適用して、前記メモリセルを少なくとも３つの異なるデータ状態のうちの１つにプログラミングすることによって、前記少なくとも１つのメモリセルにデータを書込むことを含む方法であり、
配合物Ａはバインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体とを含んでおり、（ｉ）前記少なくとも１つの電子供与体と（ｉｉ）前記少なくとも１つの電子受容体のうちの少なくとも一方が前記バインダーに化学結合されており、および（ｉ）前記少なくとも１つの電子供与体が、異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、または（ｉｉ）前記少なくとも１つの電子受容体が異なる電子親和性を有する少なくとも２つの電子受容体を含んでいるかのいずれかであり、および
配合物Ｂはバインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体を含んでおり、配合物Ｂは（ｉ）０．０５重量％未満の電子供与体（１又は複数）を含有しているか、または（ｉｉ）０．０５重量％未満の電子受容体（１又は複数）を含有しいるかのいずれかであり、および（ｉ）前記少なくとも１つの電子供与体が異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、または（ｉｉ）前記少なくとも１つの電子受容体が異なる電子親和性を有する少なくとも２つの電子受容体を含んでいるかのいずれかである方法。
【請求項３】
前記クロスポイントメモリアレイに書込まれたデータを読出すことをさらに含む、請求項１に記載の方法。
【請求項４】
データを読出すことが、前記少なくとも１つのメモリセルの少なくとも１つにおける前記電界プログラマブル膜の伝導率を決定することによって、前記少なくとも１つのメモリセルの前記少なくとも１つのデータ状態を決定することを含む、請求項３に記載の方法。
【請求項５】
前記電界プログラマブル膜が第１のデータ状態と、第２のデータ状態と、第３のデータ状態とを含んでおり、前記第１のデータ状態は前記電界プログラマブル膜の第１のインピーダンス状態に対応しており、前記第２のデータ状態は前記電界プログラマブル膜の第２のインピーダンス状態に対応しており、および前記第３のデータ状態は前記電界プログラマブル膜の第３のインピーダンス状態に対応している、請求項１に記載の方法。
【請求項６】
配合物Ａがさらに供与体−受容体複合体を含んでおり、および
配合物Ｂがさらに供与体−受容体複合体を含んでいる、請求項２に記載の方法。
【請求項７】
前記メモリ装置が少なくとも２つのクロスポイントメモリアレイを含んでいる、請求項１に記載の方法。
【請求項８】
ビットラインアレイと、
ワードラインアレイと、および
（ｉ）前記ビットラインアレイのうちの少なくとも１つのビットラインと前記ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）前記少なくとも１つのビットラインと前記少なくとも１つのワードラインに電気的に結合されている、電界プログラマブル膜を含む複数のメモリセル、
を含むクロスポイントメモリアレイ装置であって、
前記クロスポイントメモリアレイ装置がマルチビットフォーマットで記憶されたデータを含有している、クロスポイントメモリアレイ装置。
【請求項９】
請求項８に記載のクロスポイントメモリアレイ装置を含むデータ処理装置。
【請求項１】
クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、
ビットラインアレイを提供することと、
ワードラインアレイを提供することと、
（ｉ）前記ビットラインアレイのうちの少なくとも１つのビットラインと前記ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）前記少なくとも１つのビットラインと前記少なくとも１つのワードラインに電気的に結合された電界プログラマブル膜を含む少なくとも１つのメモリセルを提供することと、並びに
前記少なくとも１つのメモリセルのうちの少なくとも１つにおいて、前記電界プログラマブル膜を横切ってプログラム電圧を適用して、少なくとも３つの異なるデータ状態のうちの１つに前記少なくとも１つのメモリセルのうちの少なくとも１つをプログラミングすることによって、データを前記クロスポイントメモリアレイに書込むこと、
を含む方法。
【請求項２】
クロスポイントメモリアレイを含むメモリ装置にマルチビットデータを記憶するための方法であって、
ビットラインアレイを提供することと、
ワードラインアレイを提供することと、
配合物Ａおよび配合物Ｂから、電界プログラマブル膜組成物を選択することと、
前記電界プログラマブル膜組成物により電界プログラマブル膜を得ることと、
（ｉ）前記ビットラインアレイのうちの少なくとも１つのビットラインと前記ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）前記少なくとも１つのビットラインと前記少なくとも１つのワードラインに電気的に結合された前記電界プログラマブル膜を含む少なくとも１つのメモリセルを提供すること、並びに
プログラム電圧を、前記メモリセルにおける前記電界プログラマブル膜を横切って適用して、前記メモリセルを少なくとも３つの異なるデータ状態のうちの１つにプログラミングすることによって、前記少なくとも１つのメモリセルにデータを書込むことを含む方法であり、
配合物Ａはバインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体とを含んでおり、（ｉ）前記少なくとも１つの電子供与体と（ｉｉ）前記少なくとも１つの電子受容体のうちの少なくとも一方が前記バインダーに化学結合されており、および（ｉ）前記少なくとも１つの電子供与体が、異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、または（ｉｉ）前記少なくとも１つの電子受容体が異なる電子親和性を有する少なくとも２つの電子受容体を含んでいるかのいずれかであり、および
配合物Ｂはバインダーと、少なくとも１つの電子供与体と、少なくとも１つの電子受容体を含んでおり、配合物Ｂは（ｉ）０．０５重量％未満の電子供与体（１又は複数）を含有しているか、または（ｉｉ）０．０５重量％未満の電子受容体（１又は複数）を含有しいるかのいずれかであり、および（ｉ）前記少なくとも１つの電子供与体が異なるイオン化ポテンシャルを有する少なくとも２つの電子供与体を含んでいるか、または（ｉｉ）前記少なくとも１つの電子受容体が異なる電子親和性を有する少なくとも２つの電子受容体を含んでいるかのいずれかである方法。
【請求項３】
前記クロスポイントメモリアレイに書込まれたデータを読出すことをさらに含む、請求項１に記載の方法。
【請求項４】
データを読出すことが、前記少なくとも１つのメモリセルの少なくとも１つにおける前記電界プログラマブル膜の伝導率を決定することによって、前記少なくとも１つのメモリセルの前記少なくとも１つのデータ状態を決定することを含む、請求項３に記載の方法。
【請求項５】
前記電界プログラマブル膜が第１のデータ状態と、第２のデータ状態と、第３のデータ状態とを含んでおり、前記第１のデータ状態は前記電界プログラマブル膜の第１のインピーダンス状態に対応しており、前記第２のデータ状態は前記電界プログラマブル膜の第２のインピーダンス状態に対応しており、および前記第３のデータ状態は前記電界プログラマブル膜の第３のインピーダンス状態に対応している、請求項１に記載の方法。
【請求項６】
配合物Ａがさらに供与体−受容体複合体を含んでおり、および
配合物Ｂがさらに供与体−受容体複合体を含んでいる、請求項２に記載の方法。
【請求項７】
前記メモリ装置が少なくとも２つのクロスポイントメモリアレイを含んでいる、請求項１に記載の方法。
【請求項８】
ビットラインアレイと、
ワードラインアレイと、および
（ｉ）前記ビットラインアレイのうちの少なくとも１つのビットラインと前記ワードラインアレイのうちの少なくとも１つのワードラインとの間の空間交差内に配置され、かつ（ｉｉ）前記少なくとも１つのビットラインと前記少なくとも１つのワードラインに電気的に結合されている、電界プログラマブル膜を含む複数のメモリセル、
を含むクロスポイントメモリアレイ装置であって、
前記クロスポイントメモリアレイ装置がマルチビットフォーマットで記憶されたデータを含有している、クロスポイントメモリアレイ装置。
【請求項９】
請求項８に記載のクロスポイントメモリアレイ装置を含むデータ処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９（ａ）】
【図９（ｂ）】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９（ａ）】
【図９（ｂ）】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００７−２７７１７（Ｐ２００７−２７７１７Ａ）
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【外国語出願】
【出願番号】特願２００６−１８８５３５（Ｐ２００６−１８８５３５）
【出願日】平成１８年７月７日（２００６．７．７）
【出願人】（５９１０１６８６２）ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． (270)
【Ｆターム（参考）】
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願番号】特願２００６−１８８５３５（Ｐ２００６−１８８５３５）
【出願日】平成１８年７月７日（２００６．７．７）
【出願人】（５９１０１６８６２）ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． (270)
【Ｆターム（参考）】
[ Back to top ]