ローパスフィルタ
【課題】低損失で急峻な減衰特性を有する小型のローパスフィルタを提供する。
【解決手段】第1のフィルタ1は、2端子対SAW共振子11からなる。第2のフィルタ2は、1端子対SAW共振子21とチップインダクタ22とからなる。第3のフィルタ3は、1端子対SAW共振子31とチップインダクタ32とからなる。信号入力端子用ワイヤ122と第1のチップインダクタ入力用ワイヤ127間の最短距離をワイヤ122と第2のチップインダクタ入力用ワイヤ125間の最短距離より大きくし、信号出力端子用ワイヤ131と第2のチップインダクタ出力用ワイヤ126間の最短距離をワイヤ131と第1のチップインダクタ出力用ワイヤ128間の最短距離より大きくし、相互誘導係数Mが正となるようにチップインダクタ22,32を配置する。
【解決手段】第1のフィルタ1は、2端子対SAW共振子11からなる。第2のフィルタ2は、1端子対SAW共振子21とチップインダクタ22とからなる。第3のフィルタ3は、1端子対SAW共振子31とチップインダクタ32とからなる。信号入力端子用ワイヤ122と第1のチップインダクタ入力用ワイヤ127間の最短距離をワイヤ122と第2のチップインダクタ入力用ワイヤ125間の最短距離より大きくし、信号出力端子用ワイヤ131と第2のチップインダクタ出力用ワイヤ126間の最短距離をワイヤ131と第1のチップインダクタ出力用ワイヤ128間の最短距離より大きくし、相互誘導係数Mが正となるようにチップインダクタ22,32を配置する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ローパスフィルタに関するものである。
【背景技術】
【0002】
近年、携帯電話機の高機能化が進み、音声通信及びデータ通信の機能に加えて、FM放送やTV放送を受信するチューナの搭載が進みつつある。TV放送受信用チューナ付き携帯電話機では、携帯電話機の送信信号がTV放送の受信信号に影響を与えないようにすることが重要である。その理由は、音声通信及びデータ通信用のアンテナから送信された電力の大きな送信信号がTV放送の受信回路に回りこみ、混信を生じる可能性があるからである。このような混信を防ぐため、VHF/UHF帯の信号を通過させ、音声通信及びデータ通信用の送信帯域の信号を抑圧するローパスフィルタが、チューナ側の回路に搭載される。
【0003】
このようなローパスフィルタ特性を実現するものとして、積層LCローパスフィルタが挙げられる(例えば、特許文献1参照)。積層LCフィルタは、薄いセラミック層上に導体パターンを形成し、これらを複数積層することにより、インダクタンスやコンデンサを形成し、所定の接続を行ったフィルタである。図36に積層LCローパスフィルタの一般的な等価回路図を示し、図37に積層LCローパスフィルタの通過特性の1例を示す。図36において、INは信号入力端子、OUTは信号出力端子、L10,L11はインダクタンス、C10〜C14はコンデンサである。図37では、インダクタンスL10,L11のQを30とした。インダクタ(コイル)は、その主特性であるインダクタンス成分を得ようとすると同時に抵抗成分ができる。通常、この抵抗成分は少ないほうが優れたインダクタと評価される。インダクタ成分と、この抵抗成分との比をQ特性として表現している。この値が高い方が高効率のインダクタといえる。周波数をf、インダクタ値をL、実効抵抗値をRとすると、Q=2πfL/Rである。図37に示すように、積層LCローパスフィルタでは、VHF/UHFの周波数帯(90MHzから770MHz)が通過帯域となり、800MHz帯CDMAの送信周波数帯(898MHzから925MHz)が減衰域となっている。
【0004】
【特許文献1】特開平07−336176号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
従来の積層LCローパスフィルタでは、減衰極が1.3GHzとなっているため、減衰域(898MHzから925MHz)の減衰量が9dB程度と不十分であるという問題点があった。また、従来の積層LCローパスフィルタでは、段数を増やすことで、減衰極をより通過帯域近傍に近づけ、より大きな減衰量を得ることが可能であるが、段数を増やすと、インダクタンスに含まれる直列抵抗の影響により、通過帯域の損失も増大し、必要な通過帯域挿入損失を得ることが難しくなるという問題点があった。さらに、従来の積層LCローパスフィルタでは、素子数が増加すると、フィルタの外形が大きくなるという問題点があった。携帯電話機に搭載するフィルタは小型であることが望ましく、大きなフィルタは携帯電話機には不向きである。
【0006】
本発明は、上記課題を解決するためになされたもので、低損失で急峻な減衰特性を有する小型のローパスフィルタを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明のローパスフィルタは、第1のフィルタと、この第1のフィルタに並列に接続された第2のフィルタと、前記第1、第2のフィルタと信号入力端子との間に挿入された第3のフィルタとを有し、前記第1のフィルタは、第1の端子が前記第3のフィルタに接続され、第2の端子が信号出力端子に接続され、第3の端子と第4の端子が接地された2端子対SAW共振子からなり、前記第2のフィルタは、第1の端子が前記2端子対SAW共振子の第1の端子に接続され、第2の端子が前記2端子対SAW共振子の第2の端子に接続された第1の1端子対SAW共振子と、この第1の1端子対SAW共振子に並列に接続された第1のチップインダクタとからなり、前記第3のフィルタは、第1の端子が前記信号入力端子に接続され、第2の端子が前記第1、第2のフィルタの第1の端子に接続された第2の1端子対SAW共振子と、この第2の1端子対SAW共振子に並列に接続された第2のチップインダクタとからなり、前記2端子対SAW共振子と前記第1、第2の1端子対SAW共振子とが、圧電基板上に形成され、前記第1、第2のチップインダクタが、前記圧電基板を内蔵するセラミックパッケージ内に搭載され、前記セラミックパッケージの信号入力用パッドと前記圧電基板上の前記信号入力端子とが信号入力端子用ワイヤを介して接続され、前記セラミックパッケージの第1のチップインダクタ入力用パッドと前記第1の1端子対SAW共振子の第1の端子とが第1のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第1のチップインダクタ出力用パッドと前記第1の1端子対SAW共振子の第2の端子とが第1のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの第2のチップインダクタ入力用パッドと前記第2の1端子対SAW共振子の第1の端子とが第2のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第2のチップインダクタ出力用パッドと前記第2の1端子対SAW共振子の第2の端子とが第2のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの信号出力用パッドと前記圧電基板上の前記信号出力端子とが信号出力端子用ワイヤを介して接続され、前記信号入力端子用ワイヤと前記第1のチップインダクタ入力用ワイヤ間の最短距離が、前記信号入力端子用ワイヤと前記第2のチップインダクタ入力用ワイヤ間の最短距離より大きく、前記信号出力端子用ワイヤと前記第2のチップインダクタ出力用ワイヤ間の最短距離が、前記信号出力端子用ワイヤと前記第1のチップインダクタ出力用ワイヤ間の最短距離より大きいことを特徴とするものである。
【0008】
また、本発明のローパスフィルタの1構成例は、前記第1のチップインダクタと前記第2のチップインダクタ間の相互誘導係数が正となるように、前記第1、第2のチップインダクタを前記セラミックパッケージ内に配置するものである。
また、本発明のローパスフィルタの1構成例は、さらに、前記信号入力端子と接地との間に挿入される第4のフィルタを前記圧電基板上に有し、この第4のフィルタは、第1の端子が前記信号入力端子と接続され、第2の端子が接地される第3の1端子対SAW共振子からなるものである。
また、本発明のローパスフィルタの1構成例は、前記セラミックパッケージの第1の接地用パッドと前記第3の1端子対SAW共振子の第2の端子とが第1の接地用ワイヤを介して接続され、前記セラミックパッケージの第2の接地用パッドと前記第3の1端子対SAW共振子の第2の端子とが第2の接地用ワイヤを介して接続され、前記セラミックパッケージの第3の接地用パッドと前記2端子対SAW共振子の第3の端子とが第3の接地用ワイヤを介して接続され、前記セラミックパッケージの第4の接地用パッドと前記2端子対SAW共振子の第4の端子とが第4の接地用ワイヤを介して接続され、前記信号入力端子用ワイヤと前記第1のチップインダクタ入力用ワイヤとの間に前記第1の接地用ワイヤを配置し、前記信号入力端子用ワイヤと前記第2のチップインダクタ入力用ワイヤとの間に前記第2の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第2のチップインダクタ出力用ワイヤとの間に前記第3の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第1のチップインダクタ出力用ワイヤとの間に前記第4の接地用ワイヤを配置することを特徴とするものである。
また、本発明のローパスフィルタの1構成例は、平面視四角形の前記セラミックパッケージに対して前記第1のチップインダクタと前記第2のチップインダクタとが前記四角形の対角に位置するように、前記第1、第2のチップインダクタを前記セラミックパッケージ内に配置するものである。
【発明の効果】
【0009】
本発明によれば、第1のフィルタと、第1のフィルタに並列に接続された第2のフィルタと、第1、第2のフィルタと信号入力端子との間に挿入された第3のフィルタとを設け、第1のフィルタを2端子対SAW共振子から構成し、第2のフィルタを第1の1端子対SAW共振子と第1のチップインダクタとから構成し、第3のフィルタを第2の1端子対SAW共振子と第2のチップインダクタとから構成することにより、減衰極を遮断周波数近傍にすることが可能となり、減衰域の減衰量を改善することができる。また、本発明では、SAW共振子を用いるため、フィルタを小型化できる。また、本発明では、積層LCフィルタのように所望の減衰量を得るために段数を増やす必要がないので、通過帯域の挿入損失が増大することがなく、外形が大型化することもない。また、本発明では、2端子対SAW共振子と第1、第2の1端子対SAW共振子とを圧電基板上に形成し、第1、第2のチップインダクタを、圧電基板を内蔵するセラミックパッケージ内に搭載して、信号入力端子用ワイヤと第1のチップインダクタ入力用ワイヤ間の最短距離を、信号入力端子用ワイヤと第2のチップインダクタ入力用ワイヤ間の最短距離より大きくし、信号出力端子用ワイヤと第2のチップインダクタ出力用ワイヤ間の最短距離を、信号出力端子用ワイヤと第1のチップインダクタ出力用ワイヤ間の最短距離より大きくすることにより、本発明の回路構成に基づく急峻な減衰特性を損なうことなく、ローパスフィルタをセラミックパッケージ内に搭載することができる。その結果、本発明では、低損失で急峻な減衰特性を有する小型のローパスフィルタを実現することができる。
【0010】
また、本発明では、第1のチップインダクタと第2のチップインダクタ間の相互誘導係数が正となるように、第1、第2のチップインダクタをセラミックパッケージ内に配置することにより、本発明の回路構成に基づく急峻な減衰特性を損なうことなく、第1、第2のチップインダクタをセラミックパッケージ内に搭載することができる。
【0011】
また、本発明では、信号入力端子と接地との間に第4のフィルタを挿入することにより、減衰域の減衰量を更に増大させることができる。
【0012】
また、本発明では、セラミックパッケージの第1の接地用パッドと第3の1端子対SAW共振子の第2の端子とを第1の接地用ワイヤを介して接続し、セラミックパッケージの第2の接地用パッドと第3の1端子対SAW共振子の第2の端子とを第2の接地用ワイヤを介して接続し、セラミックパッケージの第3の接地用パッドと2端子対SAW共振子の第3の端子とを第3の接地用ワイヤを介して接続し、セラミックパッケージの第4の接地用パッドと2端子対SAW共振子の第4の端子とを第4の接地用ワイヤを介して接続し、信号入力端子用ワイヤと第1のチップインダクタ入力用ワイヤとの間に第1の接地用ワイヤを配置し、信号入力端子用ワイヤと第2のチップインダクタ入力用ワイヤとの間に第2の接地用ワイヤを配置し、信号出力端子用ワイヤと第2のチップインダクタ出力用ワイヤとの間に第3の接地用ワイヤを配置し、信号出力端子用ワイヤと第1のチップインダクタ出力用ワイヤとの間に第4の接地用ワイヤを配置することにより、減衰域の減衰量を更に増大させることができる。
【0013】
また、本発明では、平面視四角形のセラミックパッケージに対して第1のチップインダクタと第2のチップインダクタとが四角形の対角に位置するように、第1、第2のチップインダクタをセラミックパッケージ内に配置することにより、減衰域の減衰量を更に増大させることができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施の形態について図面を参照して説明する。図1は、本発明の実施の形態となるローパスフィルタの等価回路図である。図1のローパスフィルタは、第1のフィルタ1と、第2のフィルタ2と、第3のフィルタ3と、第4のフィルタ4とから構成されている。図1において、INは信号入力端子、OUTは信号出力端子である。
【0015】
図2に、第1のフィルタ1の平面図を示す。第1のフィルタ1は、2端子対SAW(Surface Acoustic Wave )共振子11からなる。2端子対SAW共振子11は、圧電基板上に送信用IDT(interdigital transducer :すだれ状電極)150と受信用IDT151とを形成し、さらにその両側にそれぞれ反射器152,153を配置したものである。周知のように、IDTは、金属からなる櫛状の対向する2つの電極部を有し、各電極部は、対向する電極部に向かって交互に突出した複数の電極指を有している。
【0016】
図1、図2において、12は2端子対SAW共振子11の第1の端子(フィルタ1の入力端子)、14は2端子対SAW共振子11の第2の端子(フィルタ1の出力端子)、13は2端子対SAW共振子11の第3の端子、15は2端子対SAW共振子11の第4の端子である。第3の端子13と第4の端子15は接地されている。
【0017】
第1のフィルタ1は、2つの反射器152,153間に生じる定在波の周波数とIDT150,151の共振周波数とが一致するときに、入力端子12と出力端子14間に信号が伝送される狭帯域通過フィルタとして動作する。第1のフィルタ1の通過特性の1例を図3に示す。
【0018】
図4に、第3のフィルタ3の平面図を示す。第3のフィルタ3は、1端子対SAW共振子31と、1端子対SAW共振子31に並列に接続されたチップインダクタ32とからなる。1端子対SAW共振子31は、圧電基板上に1つのIDT310を形成し、さらにその両側にそれぞれ反射器311,312を配置したものである。チップインダクタ32としては、大きく分けると、導体層を印刷したフェライト等からなるグリーンシートを複数積層することで巻線を形成した積層チップインダクタと、導線を螺旋状に巻いた巻線チップインダクタの2種類がある。図1、図4において、33は1端子対SAW共振子31の第1の端子(IDT310の入力端子)、34は1端子対SAW共振子31の第2の端子(IDT310の出力端子)、35はチップインダクタ32の入力端子、36はチップインダクタ32の出力端子である。
【0019】
第3のフィルタ3の通過特性の1例を図5に示す。第3のフィルタ3は、2つの減衰極を有する帯域通過フィルタの特性を示す。ただし、図5では、約0.9GHzの低周波側の減衰極のみ記載し、1GHz超の位置にある高周波側の減衰極については省略している。第1のフィルタ1と第3のフィルタ3とを直列に接続し、第1のフィルタ1の通過域(0.9〜1GHz)を第3のフィルタ3の2つの減衰極の間に設定すると、図6に示すように第1のフィルタ1の通過域の両側の約0.9GHzと1GHzの位置に第3のフィルタ3の減衰極が生じ、通過域近傍の減衰量が改善されていることが分かる。
【0020】
フィルタ1,3を直列に接続したフィルタ(以下、直列フィルタ1,3と呼ぶ)と似た構成が、特開昭56−47116号公報に開示されている。特開昭56−47116号公報に開示されたフィルタでは、弾性表面波素子としてトランスバーサルフィルタが使用され、圧電共振子としてセラミック共振子が使用されている。これに対して、本実施の形態の直列フィルタ1,3では、トランスバーサルフィルタの代わりに2端子対SAW共振子11を使用し、また圧電共振子の代わりに1端子対SAW共振子31を使用しており、これらを同一の圧電基板上に形成している点が特開昭56−47116号公報のフィルタと異なる。
【0021】
次に、本実施の形態では、直列フィルタ1,3において、第1のフィルタ1に並列に第2のフィルタ2を接続することにより、非常に急峻な減衰特性を有するローパスフィルタを実現している。第2のフィルタ2は、第3のフィルタ3と同様に、1端子対SAW共振子21と、1端子対SAW共振子21に並列に接続されたチップインダクタ22とからなる。図1において、23は1端子対SAW共振子21の第1の端子(IDTの入力端子)、24は1端子対SAW共振子21の第2の端子(IDTの出力端子)、25はチップインダクタ22の入力端子、26はチップインダクタ22の出力端子である。
【0022】
図1のローパスフィルタの通過特性の具体例については後述することとし、このローパスフィルタの動作について説明する。まず、第1のフィルタ1について考察する。第1のフィルタ1においては音響的結合が含まれているため、LCフィルタの解析に用いられている影像パラメータ法による解析を直接行うことは困難である。まず影像パラメータ法による解析に帰着するため、以下の変換を行う。一般に、対称2端子対回路は、偶モード励振したときのインピーダンスをZeven、奇モード励振したときのインピーダンスをZoddとすると、図7に示すような対称格子型回路に変形できる。
【0023】
偶モード励振とは、2端子対回路の両端に大きさと位相が同じ電圧を印加することであり、奇モード励振とは、2端子対回路の両端に大きさが同じで位相が反転した電圧を印加することである。偶モードインピーダンスZeven、奇モードインピーダンスZoddは、それぞれの励振モードにおける電圧と流入する電流の比である。また、偶モードインピーダンスZevenと奇モードインピーダンスZoddの値は、回路シミュレータにより容易に計算することができる。図7に示した対称格子型回路は、図8のようなT型回路に容易に変形することができる。図8のT型回路について、影像インピーダンスをZ0、伝搬定数をθとすると、次式が成立する。
【0024】
【数1】
【0025】
影像パラメータ理論によれば、θが虚数のときに通過域、実数のときに減衰域になるから、偶モードインピーダンスZevenと奇モードインピーダンスZoddが異符号のときに通過域、同符号のときに減衰域となる。偶モードインピーダンスZevenと奇モードインピーダンスZoddの符号を調べるには、インピーダンスのリアクタンス部の符号を調べればよい。第1のフィルタ1について、偶モードインピーダンスZevenと奇モードインピーダンスZoddのリアクタンス特性を図9、図10に示す。図10は、図9における0.9〜1GHzの帯域を拡大した図である。
【0026】
図9、図10によれば、偶モードインピーダンスZevenと奇モードインピーダンスZoddとが異符号の周波数帯域がフィルタ特性の通過域となり、同符号の周波数帯域が減衰域となっている。上記の説明は、動作原理を説明するために回路が対称回路であるとの仮定をおいている。実際の回路では、IDT150及び151の対数等を異ならせる場合があり、対称性が損なわれる場合があるが、その場合でも原理的には上記説明の延長上にあり、フィルタ特性を直接計算し所望の特性となるよう設計すればよい。
【0027】
第1のフィルタ1に第2のフィルタ2のチップインダクタ22のみを接続した場合のリアクタンス特性を図11、図12に示す。図12は、図11における0.9〜1GHzの帯域を拡大した図である。第1のフィルタ1に並列にチップインダクタ22を接続したことにより、奇モードインピーダンスZoddの符号がほぼ反転し、偶モードインピーダンスZevenと異符合になっていることが分かる。このときの通過特性は、図13のようになり、偶モードインピーダンスZevenと奇モードインピーダンスZoddが同符号となっている一部の帯域(0.94GHz付近)を除いて通過域が形成されている。
【0028】
さらに並列に1端子対SAW共振子21を接続した場合、すなわち第1のフィルタ1に第2のフィルタ2を並列に接続した場合のリアクタンス特性を図14、図15に示す。図15は、図14における0.7〜1GHzの帯域を拡大した図である。第1のフィルタ1に第2のフィルタ2を並列に接続すると、1端子対SAW共振子21とチップインダクタ22で決まるピークが現れ、偶モードインピーダンスZevenと奇モードインピーダンスZoddが同符号の周波数帯域、すなわち減衰域が拡大されることが分かる。
【0029】
第1のフィルタ1に第2のフィルタ2を並列に接続した場合の通過特性を図16に示す。本実施の形態では、第1のフィルタ1に並列にチップインダクタ22を接続することにより、狭帯域通過フィルタからローパスフィルタに変換することができ、さらに第1のフィルタ1に1端子対SAW共振子21を並列に接続することより、急峻な肩特性と広い減衰域を有するローパスフィルタを実現することができる。
【0030】
そして、フィルタ1,2を並列に接続した構成に図5の特性を有する第3のフィルタ3を直列に接続すると、ローパスフィルタの減衰域の減衰量を増大させることができる。なお、本実施の形態のローパスフィルタの減衰域の高域側の端部周波数は、第1のフィルタ1によりほぼ決定され、減衰域の低域側の端部周波数は、チップインダクタ22と1端子対SAW共振子21により決定される。また、第3のフィルタ3の減衰極周波数を適切に設定することにより、減衰域の周波数特性を設定することができる。
【0031】
さらに、信号入力端子INと接地との間に第4のフィルタ4を挿入することにより、ローパスフィルタの減衰域の減衰量を更に増大させることができる。第4のフィルタ4は、1端子対SAW共振子41からなる。1端子対SAW共振子41は、1端子対SAW共振子31と同様に、圧電基板上に1つのIDTを形成し、さらにその両側にそれぞれ反射器を配置したものである。図1において、42は1端子対SAW共振子41の第1の端子、43は1端子対SAW共振子41の第2の端子である。
【0032】
次に、本実施の形態のローパスフィルタの設計法について説明する。まず、以下の(a)〜(d)のような前提条件を定める。
(a)ラダー型のフィルタは、入出力端子間に挿入される素子である直列腕と、入出力端子と接地との間に挿入される素子である並列腕のインピーダンス関係によりフィルタ特性が決まる。
(b)本実施の形態では、ローパスフィルタを直列腕及び並列腕に分解することができないため、ラダー型フィルタとは言えない。よって、ラダー型フィルタの動作説明で使用される影像インピーダンスによる方法を直接適用することはできない。
(c)このため、本実施の形態では、偶モードインピーダンスと奇モードインピーダンスの概念を導入する。
(d)偶モードインピーダンスと奇モードインピーダンスの虚部の符号によりフィルタ特性が定まる。すなわち、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|とが異符号のとき通過域となり、Im|Zeven|とIm|Zodd|とが同符号のとき減衰域となり、Im|Zeven|とIm|Zodd|とが同じ値のときに減衰極が生じる。
【0033】
以下、 第1のフィルタ1に第2のフィルタ2を並列に接続したフィルタについて考える。第1のフィルタ1に第2のフィルタ2を並列に接続したフィルタの偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|を図17に示す。また、図17の場合におけるフィルタの通過特性を図18に示す。偶モードインピーダンスの虚部Im|Zeven|は、主に第1のフィルタ1の素子の値により定まり、奇モードインピーダンスの虚部Im|Zodd|は、主に第2のフィルタ2の素子の値により定まる。
【0034】
図17では、奇モードインピーダンスの虚部Im|Zodd|が零となる周波数P1より低い帯域、及び偶モードインピーダンスの虚部Im|Zeven|が零となる周波数P2より高い帯域で、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が異符号となっているため、これらの帯域が通過域となる。
【0035】
一方、周波数P1とP2の間では、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同符号となっているため、周波数P1とP2の間の帯域が減衰域となる。特に、図17に示す破線の帯域Bでは、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同一の値となる周波数が複数生じ、減衰極が形成される。
【0036】
所望の通過域と減衰域を得るためには、周波数P1が目的の遮断周波数(通過域の高域側の端部周波数)となるよう調整し、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同じ値となる帯域Bが所望の減衰域と一致するよう調整すればよい。そのためには、まず第1のフィルタ1のIDT150,151の共振波長λ1を調整して、周波数P2が減衰域の高域側の端部周波数付近となるよう設定する。次に、第2のフィルタ2のIDTの共振波長λ2を調整して、図17の帯域Bが目的の減衰域の周波数範囲と一致するよう調整する。このとき、λ2<λ1の関係を満たすようにする。
【0037】
第1のフィルタ1に第2のフィルタ2を並列に接続したフィルタにおいてλ2>λ1とした場合のリアクタンス特性を図19に示し、このときの通過特性を図20に示す。図19に示すように、λ2>λ1とした場合、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|とが連続的に同一の値となる帯域Bがなくなり、周波数P1とP2の間でIm|Zeven|とIm|Zodd|が一致するのは2点のみとなる。このため、減衰極が分離し、図18の場合に比べて減衰域の減衰量が劣化する(図20)。
【0038】
第2のフィルタ2のIDTの共振波長λ2を変化させると、通過域の高域側の端部周波数を決めるP1が変化するため、チップインダクタ22の長さを調整して、P1が前述のように目的の遮断周波数になるよう設定する。この操作により、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同一の値となる帯域Bが変化するため、波長λ2を調整する。このようなチップインダクタ22の長さの調整と第2のフィルタ2のIDTの共振波長λ2の調整とを、所望の特性を満たすまで繰り返す。
【0039】
第1のフィルタ1及び第2のフィルタ2のIDTの電極指の交差幅と電極指の対数は、通過域のインピーダンスと帯域Bの傾きに影響を与える。第1のフィルタ1のIDT150,151の電極指の交差幅及び電極指の対数で決まるIm|Zeven|の傾きと第2のフィルタ2のIDTの電極指の交差幅及び電極指の対数で決まるIm|Zodd|の傾きとが一致するように調整すると共に、通過域が所望の特性インピーダンス(通常50Ω)となるよう適切に設定する。以上の調整は、手動で行うことも可能であるが、適切な誤差関数を定めて、コンピュータにより最適な組み合わせを探索するようにすると良い。
【0040】
なお、以上の設計方法の説明では、第1のフィルタ1のIDT150の共振波長とIDT151の共振波長を同一の値としたが、異なる値に設定しても良い。この場合のリアクタンス特性を図21に示す。IDT150とIDT151の共振波長を異なる値にすると、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同一の値となる帯域Bが拡大し、より広帯域な減衰域を実現することができる。
【0041】
また、第1のフィルタ1のIDT150とIDT151間の距離を調整すると、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同一の値となる帯域を更に拡大することができ、減衰域を更に拡大することができる。この場合のリアクタンス特性を図22に示す。この調整は、IDT150とIDT151間の距離を通常0.5λとするところを0.7λから0.9λ付近にすると良い。
【0042】
第3のフィルタ3は、図5のような通過特性を有している。そこで、第1のフィルタ1に第2のフィルタ2を並列に接続したフィルタと、第3のフィルタ3とにおいて、通過域と減衰域が互いに一致するようにして、これらを従属接続すれば、より減衰量が増大し好ましい。
【0043】
次に、本実施の形態のローパスフィルタの実装構造について説明する。図1のローパスフィルタを従来の方法で実装すると、図23のようになる。図23の例では、プリント基板500上にセラミックパッケージ501と2つのチップインダクタ22,32とを半田付けしている。セラミックパッケージ501は、図1のローパスフィルタの各構成要素のうちチップインダクタ22,32を除く構成要素を搭載したものである。図23において、502はセラミックパッケージ501の底面に形成されたパッド(不図示)と半田で接続されるフットパターン、503,504はセラミックパッケージ501とチップインダクタ22とを接続する配線、505,506はセラミックパッケージ501とチップインダクタ32とを接続する配線である。
【0044】
図23に示したローパスフィルタの通過特性を図24に示す。図24から明らかなように、DC(直流)から710MHzまで低損失な通過域と910MHz付近に40dB以上の減衰域が形成されている。しかしながら、図23のような実装構造では、セラミックパッケージ501とチップインダクタ22,32の実装に一定の距離が必要であり、実装面積が増大しがちである。また、プリント基板500上にセラミックパッケージ501とチップインダクタ22,32とを実装しなければ、最終的なフィルタ特性を評価することができないため、品質管理上問題が生じる可能性がある。
【0045】
また、チップインダクタ22とセラミックパッケージ501内の1端子対SAW共振子21との接続、およびチップインダクタ32とセラミックパッケージ501内の1端子対SAW共振子31との接続には、セラミックパッケージ501内の配線及びプリント基板500上の配線503〜506が必要であり、配線長が非常に長くなるため、ローパスフィルタの挿入損失の更なる低減を図ることは困難である。
【0046】
これらの問題を解決するため、チップインダクタ22,32をセラミックパッケージ内に搭載する。チップインダクタ22,32をセラミックパッケージ内に搭載した場合のローパスフィルタの通過特性の1例を図25に示す。図25の例では、図24に示した通過特性と比較すると、減衰域のうち特に低周波側の領域Aの減衰量が劣化していることが分かる。
【0047】
この減衰量の劣化の原因について、シミュレーションによる検討を行った結果、チップインダクタ間及び配線に用いるワイヤ間に相互誘導が生じ、減衰特性が劣化することが判明した。図26に、セラミックパッケージ内のワイヤのインダクタンスを考慮した図1のローパスフィルタの等価回路を示す。図26において、16は信号入力端子用ワイヤ、17は信号出力端子用ワイヤ、27はチップインダクタ22の入力端子と1端子対SAW共振子21の入力端子とを接続するワイヤ、28はチップインダクタ22の出力端子と1端子対SAW共振子21の出力端子とを接続するワイヤ、37はチップインダクタ32の入力端子と1端子対SAW共振子31の入力端子とを接続するワイヤ、38はチップインダクタ32の出力端子と1端子対SAW共振子31の出力端子とを接続するワイヤである。図26では、ワイヤ16,17,27,28,37,38がインダクタンス性を示すため、インダクタとして表現してある。
【0048】
以上のワイヤ間に相互誘導があった場合、ローパスフィルタの特性がどのように変化するかシミュレーションを行った。まず、ワイヤ16と27間の相互誘導αについて検討を行った。ワイヤ16と27間の相互誘導αがない場合の図26のローパスフィルタの通過特性を図27に示し、M>0(Mは相互誘導係数で、ここではM=0.13)の相互誘導αが生じた場合の図26のローパスフィルタの通過特性を図28に示す。
【0049】
なお、相互誘導係数Mを導入するにあたっては、ワイヤ16,17,27,28,37,38を流れる電流I16,I17,I27,I28,I37,I38の向きを図26のように定義している。
図28の例では、図25の場合と同様に減衰域の低周波側の領域Aの減衰量が図27の場合と比べて劣化しており、相互誘導αがローパスフィルタの減衰特性に大きな影響を与えていることが分かる。同様に、ワイヤ17と38間の相互誘導α’もローパスフィルタの減衰特性に大きな影響を与える。
【0050】
次に、チップインダクタ22と32間の相互誘導βについて検討する。チップインダクタ22と32間にM>0(ここではM=0.3)の相互誘導βが生じた場合の図26のローパスフィルタの通過特性を図29に示し、M<0(ここではM=−0.3)の相互誘導βが生じた場合の図26のローパスフィルタの通過特性を図30に示す。
【0051】
図29、図30の例では、いずれの場合も減衰域の低周波側の領域Aの減衰量が図27の場合と比べて劣化しており、所望の減衰特性を得るためには相互誘導βを低減する必要があることが分かる。ただし、相互誘導係数Mが正の場合(図29)の方が負の場合(図30)に比べて減衰特性の急峻性劣化の度合いが少ないことから、相互誘導βの影響を無くすことが難しいのであれば、相互誘導係数Mを負にするよりも、相互誘導係数Mを正、すなわちチップインダクタ22から生じる磁束とチップインダクタ32から生じる磁束が互いに強めあうようにチップインダクタ22,32を配置した方が望ましいことが分かる。
【0052】
図31は、相互誘導α,α’,βの影響を考慮した本実施の形態の実装構造を示す平面図である。図31において、100はアルミナ等からなるセラミックパッケージ、101はLiTaO3 等からなる圧電基板、102は信号入力用パッド(図26の信号入力端子IN)、103はワイヤを介して1端子対SAW共振子41の第2の端子43と接続される第1の接地用パッド、104はワイヤを介して1端子対SAW共振子41の第2の端子43と接続される第2の接地用パッド、105はワイヤを介して第2のチップインダクタ32の入力端子35と接続される第2のチップインダクタ入力用パッド、106はワイヤを介して第2のチップインダクタ32の出力端子36と接続される第2のチップインダクタ出力用パッド、107はワイヤを介して第1のチップインダクタ22の入力端子25と接続される第1のチップインダクタ入力用パッド、108はワイヤを介して第1のチップインダクタ22の出力端子26と接続される第1のチップインダクタ出力用パッド、109はワイヤを介して2端子対SAW共振子11の第3の端子13と接続される第3の接地用パッド、110はワイヤを介して2端子対SAW共振子11の第4の端子15と接続される第4の接地用パッド、111は信号出力用パッド(図26の信号出力端子OUT)である。
【0053】
112〜117は圧電基板101上に形成された配線であり、112は1端子対SAW共振子41の第1の端子42と1端子対SAW共振子31の第1の端子33とを接続する配線、113は1端子対SAW共振子41の第2の端子43と接続された配線、114は1端子対SAW共振子31の第2の端子34と2端子対SAW共振子11の第1の端子12及び1端子対SAW共振子21の第1の端子23とを接続する配線、115は1端子対SAW共振子21の第2の端子24と2端子対SAW共振子11の第2の端子14とを接続する配線、116は2端子対SAW共振子11の第3の端子13と接続された配線、117は2端子対SAW共振子11の第4の端子15と接続された配線である。また、118〜121はセラミックパッケージ100上に形成された配線であり、118は第2のチップインダクタ32の入力端子35と接続された配線、119は第2のチップインダクタ32の出力端子36と接続された配線、120は第1のチップインダクタ22の入力端子25と接続された配線、121は第1のチップインダクタ22の出力端子26と接続された配線である。圧電基板101上に形成されるフィルタ1〜4の各共振子の電極、配線、パッドの材料としては例えばAlCu(0.5%)がある。また、AlCuに限らず種々の金属や合金を用いてもよい。
【0054】
122は信号入力用パッド102と配線112とを接続する信号入力端子用ワイヤ(図26のワイヤ16)、123は第1の接地用パッド103と配線113とを接続する第1の接地用ワイヤ、124は第2の接地用パッド104と配線113とを接続する第2の接地用ワイヤ、125は第2のチップインダクタ入力用パッド105と配線112とを接続する第2のチップインダクタ入力用ワイヤ(図26のワイヤ37)、126は第2のチップインダクタ出力用パッド106と配線114とを接続する第2のチップインダクタ出力用ワイヤ(図26のワイヤ38)、127は第1のチップインダクタ入力用パッド107と配線114とを接続する第1のチップインダクタ入力用ワイヤ(図26のワイヤ27)、128は第1のチップインダクタ出力用パッド108と配線115とを接続する第1のチップインダクタ出力用ワイヤ(図26のワイヤ28)、129は第3の接地用パッド109と配線116とを接続する第3の接地用ワイヤ、130は第4の接地用パッド110と配線117とを接続する第4の接地用ワイヤ、131は信号出力用パッド111と配線115とを接続する信号出力端子用ワイヤ(図26のワイヤ17)である。また、220,320はチップインダクタ22,32の巻線極性を表すマークである。
【0055】
図32は、セラミックパッケージ100のパッドと圧電基板101の配線との接続方法、およびチップインダクタ32のセラミックパッケージ100への搭載方法を説明するための斜視図である。なお、図32では、セラミックパッケージ100の一部を透視して記載している。チップインダクタ32は、導電性ペースト132を用いて配線118および119と接続される。チップインダクタ22についても同様にしてセラミックパッケージ100上に搭載される。
【0056】
配線119と第2のチップインダクタ出力用パッド106とは、ビアホール133を介して接続される。配線118と第2のチップインダクタ入力用パッド105との接続、配線120と第1のチップインダクタ入力用パッド107との接続、配線121と第1のチップインダクタ出力用パッド108との接続についても同様にビアホールを介して行われる。そして、第2のチップインダクタ出力用パッド106と圧電基板101上の配線114とは、第2のチップインダクタ出力用ワイヤ126を介して接続される。
【0057】
本実施の形態では、相互誘導α,α’,βの影響を低減するために、信号入力端子用ワイヤ122(図26のワイヤ16)と第1のチップインダクタ入力用ワイヤ127(図26のワイヤ27)間の最短距離を信号入力端子用ワイヤ122と第2のチップインダクタ入力用ワイヤ125(図26のワイヤ37)間の最短距離より大きくし、信号出力端子用ワイヤ131(図26のワイヤ17)と第2のチップインダクタ出力用ワイヤ126(図26のワイヤ38)間の最短距離を信号出力端子用ワイヤ131と第1のチップインダクタ出力用ワイヤ128(図26のワイヤ28)間の最短距離より大きくし、チップインダクタ22,32間の相互誘導係数Mが正となるようにチップインダクタ22,32を配置した。
【0058】
相互誘導係数Mを正、すなわちチップインダクタ22から生じる磁束とチップインダクタ32から生じる磁束が互いに強めあうように、チップインダクタ22,32の巻線極性を考慮している。本実施の形態では、チップインダクタ22,32としてQの高い平面型を採用し、巻線極性を表すマーク220,320が互いに反対方向となるようにチップインダクタ22,32を配置した。
【0059】
以上の図31のレイアウトによる図26のローパスフィルタの通過特性を図33に示す。図33から明らかなように、図31のレイアウトによると、図25の例と比べて減衰域の減衰特性が改善していることが分かる。
【0060】
また、図25の例は、チップインダクタ22と32間に負の相互誘導βが生じている場合についてローパスフィルタの通過特性を示している。この場合は、負の相互誘導βが生じているために、設計値より大きなインダクタンス値のチップインダクタ22,32を用いる必要がある。これに対して、図31、図33の例では、チップインダクタ22と32間に正の相互誘導βが生じているために、設計値より大きなインダクタンス値のチップインダクタ22,32を用いる必要がなくなり、チップインダクタ22,32の直列抵抗を小さくすることができるので、図25の場合よりもローパスフィルタの挿入損失を低減することができる。
【0061】
以上のように、本実施の形態の回路構成によれば、従来の積層LCフィルタに比べて、非常に急峻な減衰特性を得ることができる。本実施の形態では、SAW共振子を用いるため、フィルタを小型化できる。さらに、本実施の形態では、積層LCフィルタのように所望の減衰量を得るために段数を増やす必要がないので、通過帯域の挿入損失が増大することがなく、外形が大型化することもない。そして、本実施の形態の実装構造によれば、本実施の形態の回路構成に基づく急峻な減衰特性を損なうことなく、ローパスフィルタをセラミックパッケージ内に搭載することができる。その結果、本実施の形態では、低損失で急峻な減衰特性を有する小型のローパスフィルタを実現することができる。本実施の形態では、図23に示したローパスフィルタに比べて、配線長を短くすることができ、挿入損失の低減を図ることができる。
【0062】
また、本実施の形態では、信号入力端子用ワイヤ122(図26のワイヤ16)と第1のチップインダクタ入力用ワイヤ127(図26のワイヤ27)との間に第1の接地用ワイヤ123を配置し、信号入力端子用ワイヤ122と第2のチップインダクタ入力用ワイヤ125(図26のワイヤ37)との間に第2の接地用ワイヤ124を配置し、信号出力端子用ワイヤ131(図26のワイヤ17)と第2のチップインダクタ出力用ワイヤ126(図26のワイヤ38)との間に第3の接地用ワイヤ129を配置し、信号出力端子用ワイヤ131と第1のチップインダクタ出力用ワイヤ128(図26のワイヤ28)との間に第4の接地用ワイヤ130を配置した。この配置により、本実施の形態では、ローパスフィルタの減衰域の減衰量を更に増大させることができる。なお、図26の回路上では第1の接地用ワイヤ123と第2の接地用ワイヤ124をまとめて1本にしても問題ないが、本実施の形態のワイヤ配置を実現するために、第1の接地用ワイヤ123と第2の接地用ワイヤ124の2本を設けている。
【0063】
なお、平面視四角形のセラミックパッケージ100においてチップインダクタ22と32とが四角形のセラミックパッケージ100の対角に位置するように配置してもよい。この場合のレイアウトを図34に示す。図34のレイアウトによる図26のローパスフィルタの通過特性を図35に示す。図34に示すように、チップインダクタ22と32を対角の位置に配置すれば、チップインダクタ22と32の距離が遠くなり、チップインダクタ22と32間の相互誘導βを低減することができるので、図31の場合に比べてローパスフィルタの減衰域の減衰量を更に増大させることができる。
【0064】
なお、本実施の形態では、巻線の軸が図31の紙面と垂直な平面型のチップインダクタ22,32を使用したが、巻線の軸が図31の紙面と平行な横巻き型のチップインダクタ22,32を使用してもよい。チップインダクタ22とチップインダクタ32のうち、一方を平面型とし、他方を横巻き型にすることによっても、相互誘導が削減できることは、先のシミュレーション結果より明らかである。
【産業上の利用可能性】
【0065】
本発明は、例えばTV放送受信用チューナ付き携帯電話機のチューナ回路に適用することができる。
【図面の簡単な説明】
【0066】
【図1】本発明の実施の形態となるローパスフィルタの等価回路図である。
【図2】本発明の実施の形態における第1のフィルタの平面図である。
【図3】本発明の実施の形態における第1のフィルタの通過特性の1例を示す図である。
【図4】本発明の実施の形態における第3のフィルタの平面図である。
【図5】本発明の実施の形態における第3のフィルタの通過特性の1例を示す図である。
【図6】第1のフィルタと第3のフィルタとを直列に接続したフィルタの通過特性の1例を示す図である。
【図7】対称2端子対回路を変形した対称格子型回路の等価回路図である。
【図8】図7の対称格子型回路を変形したT型回路の等価回路図である。
【図9】本発明の実施の形態における第1のフィルタについて偶モードインピーダンスと奇モードインピーダンスのリアクタンス特性の1例を示す図である。
【図10】図9を拡大した図である。
【図11】本発明の実施の形態において第1のフィルタに第2のフィルタの位相線路を接続した場合のリアクタンス特性の1例を示す図である。
【図12】図11を拡大した図である。
【図13】本発明の実施の形態において第1のフィルタに第2のフィルタの位相線路のみを接続した場合の通過特性の1例を示す図である。
【図14】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の1例を示す図である。
【図15】図14を拡大した図である。
【図16】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合の通過特性の1例を示す図である。
【図17】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図18】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合の通過特性の他の例を示す図である。
【図19】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図20】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合の通過特性の他の例を示す図である。
【図21】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図22】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図23】図1のローパスフィルタを従来の方法で実装したときのレイアウトを示す平面図である。
【図24】図23のローパスフィルタの通過特性の1例を示す図である。
【図25】チップインダクタをセラミックパッケージ内に搭載した場合のローパスフィルタの通過特性の1例を示す図である。
【図26】セラミックパッケージ内のワイヤのインダクタンスを考慮した図1のローパスフィルタの等価回路図である。
【図27】ワイヤ間の相互誘導がない場合の図26のローパスフィルタの通過特性の1例を示す図である。
【図28】ワイヤ間に相互誘導が生じた場合の図26のローパスフィルタの通過特性の1例を示す図である。
【図29】チップインダクタ間に正の相互誘導が生じた場合の図26のローパスフィルタの通過特性の1例を示す図である。
【図30】チップインダクタ間に負の相互誘導が生じた場合の図26のローパスフィルタの通過特性の1例を示す図である。
【図31】本発明の実施の形態のローパスフィルタのレイアウトを示す平面図である。
【図32】セラミックパッケージのパッドと圧電基板の配線との接続方法およびチップインダクタのセラミックパッケージへの搭載方法を説明するための斜視図である。
【図33】図31のローパスフィルタの通過特性の1例を示す図である。
【図34】本発明の実施の形態のローパスフィルタの他のレイアウトを示す平面図である。
【図35】図34のローパスフィルタの通過特性の1例を示す図である。
【図36】従来の積層LCローパスフィルタの等価回路図である。
【図37】図36の積層LCローパスフィルタの通過特性の1例を示す図である。
【符号の説明】
【0067】
1…第1のフィルタ、2…第2のフィルタ、3…第3のフィルタ、4…第4のフィルタ、11…2端子対SAW共振子、21、31、41…1端子対SAW共振子、22、32…チップインダクタ、100…セラミックパッケージ、101…圧電基板、102…信号入力用パッド、103…第1の接地用パッド、104…第2の接地用パッド、105…第2のチップインダクタ入力用パッド、106…第2のチップインダクタ出力用パッド、107…第1のチップインダクタ入力用パッド、108…第1のチップインダクタ出力用パッド、109…第3の接地用パッド、110…第4の接地用パッド、111…信号出力用パッド、122…信号入力端子用ワイヤ、123…第1の接地用ワイヤ、124…第2の接地用ワイヤ、125…第2のチップインダクタ入力用ワイヤ、126…第2のチップインダクタ出力用ワイヤ、127…第1のチップインダクタ入力用ワイヤ、128…第1のチップインダクタ出力用ワイヤ、129…第3の接地用ワイヤ、130…第4の接地用ワイヤ、131…信号出力端子用ワイヤ。
【技術分野】
【0001】
本発明は、ローパスフィルタに関するものである。
【背景技術】
【0002】
近年、携帯電話機の高機能化が進み、音声通信及びデータ通信の機能に加えて、FM放送やTV放送を受信するチューナの搭載が進みつつある。TV放送受信用チューナ付き携帯電話機では、携帯電話機の送信信号がTV放送の受信信号に影響を与えないようにすることが重要である。その理由は、音声通信及びデータ通信用のアンテナから送信された電力の大きな送信信号がTV放送の受信回路に回りこみ、混信を生じる可能性があるからである。このような混信を防ぐため、VHF/UHF帯の信号を通過させ、音声通信及びデータ通信用の送信帯域の信号を抑圧するローパスフィルタが、チューナ側の回路に搭載される。
【0003】
このようなローパスフィルタ特性を実現するものとして、積層LCローパスフィルタが挙げられる(例えば、特許文献1参照)。積層LCフィルタは、薄いセラミック層上に導体パターンを形成し、これらを複数積層することにより、インダクタンスやコンデンサを形成し、所定の接続を行ったフィルタである。図36に積層LCローパスフィルタの一般的な等価回路図を示し、図37に積層LCローパスフィルタの通過特性の1例を示す。図36において、INは信号入力端子、OUTは信号出力端子、L10,L11はインダクタンス、C10〜C14はコンデンサである。図37では、インダクタンスL10,L11のQを30とした。インダクタ(コイル)は、その主特性であるインダクタンス成分を得ようとすると同時に抵抗成分ができる。通常、この抵抗成分は少ないほうが優れたインダクタと評価される。インダクタ成分と、この抵抗成分との比をQ特性として表現している。この値が高い方が高効率のインダクタといえる。周波数をf、インダクタ値をL、実効抵抗値をRとすると、Q=2πfL/Rである。図37に示すように、積層LCローパスフィルタでは、VHF/UHFの周波数帯(90MHzから770MHz)が通過帯域となり、800MHz帯CDMAの送信周波数帯(898MHzから925MHz)が減衰域となっている。
【0004】
【特許文献1】特開平07−336176号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
従来の積層LCローパスフィルタでは、減衰極が1.3GHzとなっているため、減衰域(898MHzから925MHz)の減衰量が9dB程度と不十分であるという問題点があった。また、従来の積層LCローパスフィルタでは、段数を増やすことで、減衰極をより通過帯域近傍に近づけ、より大きな減衰量を得ることが可能であるが、段数を増やすと、インダクタンスに含まれる直列抵抗の影響により、通過帯域の損失も増大し、必要な通過帯域挿入損失を得ることが難しくなるという問題点があった。さらに、従来の積層LCローパスフィルタでは、素子数が増加すると、フィルタの外形が大きくなるという問題点があった。携帯電話機に搭載するフィルタは小型であることが望ましく、大きなフィルタは携帯電話機には不向きである。
【0006】
本発明は、上記課題を解決するためになされたもので、低損失で急峻な減衰特性を有する小型のローパスフィルタを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明のローパスフィルタは、第1のフィルタと、この第1のフィルタに並列に接続された第2のフィルタと、前記第1、第2のフィルタと信号入力端子との間に挿入された第3のフィルタとを有し、前記第1のフィルタは、第1の端子が前記第3のフィルタに接続され、第2の端子が信号出力端子に接続され、第3の端子と第4の端子が接地された2端子対SAW共振子からなり、前記第2のフィルタは、第1の端子が前記2端子対SAW共振子の第1の端子に接続され、第2の端子が前記2端子対SAW共振子の第2の端子に接続された第1の1端子対SAW共振子と、この第1の1端子対SAW共振子に並列に接続された第1のチップインダクタとからなり、前記第3のフィルタは、第1の端子が前記信号入力端子に接続され、第2の端子が前記第1、第2のフィルタの第1の端子に接続された第2の1端子対SAW共振子と、この第2の1端子対SAW共振子に並列に接続された第2のチップインダクタとからなり、前記2端子対SAW共振子と前記第1、第2の1端子対SAW共振子とが、圧電基板上に形成され、前記第1、第2のチップインダクタが、前記圧電基板を内蔵するセラミックパッケージ内に搭載され、前記セラミックパッケージの信号入力用パッドと前記圧電基板上の前記信号入力端子とが信号入力端子用ワイヤを介して接続され、前記セラミックパッケージの第1のチップインダクタ入力用パッドと前記第1の1端子対SAW共振子の第1の端子とが第1のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第1のチップインダクタ出力用パッドと前記第1の1端子対SAW共振子の第2の端子とが第1のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの第2のチップインダクタ入力用パッドと前記第2の1端子対SAW共振子の第1の端子とが第2のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第2のチップインダクタ出力用パッドと前記第2の1端子対SAW共振子の第2の端子とが第2のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの信号出力用パッドと前記圧電基板上の前記信号出力端子とが信号出力端子用ワイヤを介して接続され、前記信号入力端子用ワイヤと前記第1のチップインダクタ入力用ワイヤ間の最短距離が、前記信号入力端子用ワイヤと前記第2のチップインダクタ入力用ワイヤ間の最短距離より大きく、前記信号出力端子用ワイヤと前記第2のチップインダクタ出力用ワイヤ間の最短距離が、前記信号出力端子用ワイヤと前記第1のチップインダクタ出力用ワイヤ間の最短距離より大きいことを特徴とするものである。
【0008】
また、本発明のローパスフィルタの1構成例は、前記第1のチップインダクタと前記第2のチップインダクタ間の相互誘導係数が正となるように、前記第1、第2のチップインダクタを前記セラミックパッケージ内に配置するものである。
また、本発明のローパスフィルタの1構成例は、さらに、前記信号入力端子と接地との間に挿入される第4のフィルタを前記圧電基板上に有し、この第4のフィルタは、第1の端子が前記信号入力端子と接続され、第2の端子が接地される第3の1端子対SAW共振子からなるものである。
また、本発明のローパスフィルタの1構成例は、前記セラミックパッケージの第1の接地用パッドと前記第3の1端子対SAW共振子の第2の端子とが第1の接地用ワイヤを介して接続され、前記セラミックパッケージの第2の接地用パッドと前記第3の1端子対SAW共振子の第2の端子とが第2の接地用ワイヤを介して接続され、前記セラミックパッケージの第3の接地用パッドと前記2端子対SAW共振子の第3の端子とが第3の接地用ワイヤを介して接続され、前記セラミックパッケージの第4の接地用パッドと前記2端子対SAW共振子の第4の端子とが第4の接地用ワイヤを介して接続され、前記信号入力端子用ワイヤと前記第1のチップインダクタ入力用ワイヤとの間に前記第1の接地用ワイヤを配置し、前記信号入力端子用ワイヤと前記第2のチップインダクタ入力用ワイヤとの間に前記第2の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第2のチップインダクタ出力用ワイヤとの間に前記第3の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第1のチップインダクタ出力用ワイヤとの間に前記第4の接地用ワイヤを配置することを特徴とするものである。
また、本発明のローパスフィルタの1構成例は、平面視四角形の前記セラミックパッケージに対して前記第1のチップインダクタと前記第2のチップインダクタとが前記四角形の対角に位置するように、前記第1、第2のチップインダクタを前記セラミックパッケージ内に配置するものである。
【発明の効果】
【0009】
本発明によれば、第1のフィルタと、第1のフィルタに並列に接続された第2のフィルタと、第1、第2のフィルタと信号入力端子との間に挿入された第3のフィルタとを設け、第1のフィルタを2端子対SAW共振子から構成し、第2のフィルタを第1の1端子対SAW共振子と第1のチップインダクタとから構成し、第3のフィルタを第2の1端子対SAW共振子と第2のチップインダクタとから構成することにより、減衰極を遮断周波数近傍にすることが可能となり、減衰域の減衰量を改善することができる。また、本発明では、SAW共振子を用いるため、フィルタを小型化できる。また、本発明では、積層LCフィルタのように所望の減衰量を得るために段数を増やす必要がないので、通過帯域の挿入損失が増大することがなく、外形が大型化することもない。また、本発明では、2端子対SAW共振子と第1、第2の1端子対SAW共振子とを圧電基板上に形成し、第1、第2のチップインダクタを、圧電基板を内蔵するセラミックパッケージ内に搭載して、信号入力端子用ワイヤと第1のチップインダクタ入力用ワイヤ間の最短距離を、信号入力端子用ワイヤと第2のチップインダクタ入力用ワイヤ間の最短距離より大きくし、信号出力端子用ワイヤと第2のチップインダクタ出力用ワイヤ間の最短距離を、信号出力端子用ワイヤと第1のチップインダクタ出力用ワイヤ間の最短距離より大きくすることにより、本発明の回路構成に基づく急峻な減衰特性を損なうことなく、ローパスフィルタをセラミックパッケージ内に搭載することができる。その結果、本発明では、低損失で急峻な減衰特性を有する小型のローパスフィルタを実現することができる。
【0010】
また、本発明では、第1のチップインダクタと第2のチップインダクタ間の相互誘導係数が正となるように、第1、第2のチップインダクタをセラミックパッケージ内に配置することにより、本発明の回路構成に基づく急峻な減衰特性を損なうことなく、第1、第2のチップインダクタをセラミックパッケージ内に搭載することができる。
【0011】
また、本発明では、信号入力端子と接地との間に第4のフィルタを挿入することにより、減衰域の減衰量を更に増大させることができる。
【0012】
また、本発明では、セラミックパッケージの第1の接地用パッドと第3の1端子対SAW共振子の第2の端子とを第1の接地用ワイヤを介して接続し、セラミックパッケージの第2の接地用パッドと第3の1端子対SAW共振子の第2の端子とを第2の接地用ワイヤを介して接続し、セラミックパッケージの第3の接地用パッドと2端子対SAW共振子の第3の端子とを第3の接地用ワイヤを介して接続し、セラミックパッケージの第4の接地用パッドと2端子対SAW共振子の第4の端子とを第4の接地用ワイヤを介して接続し、信号入力端子用ワイヤと第1のチップインダクタ入力用ワイヤとの間に第1の接地用ワイヤを配置し、信号入力端子用ワイヤと第2のチップインダクタ入力用ワイヤとの間に第2の接地用ワイヤを配置し、信号出力端子用ワイヤと第2のチップインダクタ出力用ワイヤとの間に第3の接地用ワイヤを配置し、信号出力端子用ワイヤと第1のチップインダクタ出力用ワイヤとの間に第4の接地用ワイヤを配置することにより、減衰域の減衰量を更に増大させることができる。
【0013】
また、本発明では、平面視四角形のセラミックパッケージに対して第1のチップインダクタと第2のチップインダクタとが四角形の対角に位置するように、第1、第2のチップインダクタをセラミックパッケージ内に配置することにより、減衰域の減衰量を更に増大させることができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施の形態について図面を参照して説明する。図1は、本発明の実施の形態となるローパスフィルタの等価回路図である。図1のローパスフィルタは、第1のフィルタ1と、第2のフィルタ2と、第3のフィルタ3と、第4のフィルタ4とから構成されている。図1において、INは信号入力端子、OUTは信号出力端子である。
【0015】
図2に、第1のフィルタ1の平面図を示す。第1のフィルタ1は、2端子対SAW(Surface Acoustic Wave )共振子11からなる。2端子対SAW共振子11は、圧電基板上に送信用IDT(interdigital transducer :すだれ状電極)150と受信用IDT151とを形成し、さらにその両側にそれぞれ反射器152,153を配置したものである。周知のように、IDTは、金属からなる櫛状の対向する2つの電極部を有し、各電極部は、対向する電極部に向かって交互に突出した複数の電極指を有している。
【0016】
図1、図2において、12は2端子対SAW共振子11の第1の端子(フィルタ1の入力端子)、14は2端子対SAW共振子11の第2の端子(フィルタ1の出力端子)、13は2端子対SAW共振子11の第3の端子、15は2端子対SAW共振子11の第4の端子である。第3の端子13と第4の端子15は接地されている。
【0017】
第1のフィルタ1は、2つの反射器152,153間に生じる定在波の周波数とIDT150,151の共振周波数とが一致するときに、入力端子12と出力端子14間に信号が伝送される狭帯域通過フィルタとして動作する。第1のフィルタ1の通過特性の1例を図3に示す。
【0018】
図4に、第3のフィルタ3の平面図を示す。第3のフィルタ3は、1端子対SAW共振子31と、1端子対SAW共振子31に並列に接続されたチップインダクタ32とからなる。1端子対SAW共振子31は、圧電基板上に1つのIDT310を形成し、さらにその両側にそれぞれ反射器311,312を配置したものである。チップインダクタ32としては、大きく分けると、導体層を印刷したフェライト等からなるグリーンシートを複数積層することで巻線を形成した積層チップインダクタと、導線を螺旋状に巻いた巻線チップインダクタの2種類がある。図1、図4において、33は1端子対SAW共振子31の第1の端子(IDT310の入力端子)、34は1端子対SAW共振子31の第2の端子(IDT310の出力端子)、35はチップインダクタ32の入力端子、36はチップインダクタ32の出力端子である。
【0019】
第3のフィルタ3の通過特性の1例を図5に示す。第3のフィルタ3は、2つの減衰極を有する帯域通過フィルタの特性を示す。ただし、図5では、約0.9GHzの低周波側の減衰極のみ記載し、1GHz超の位置にある高周波側の減衰極については省略している。第1のフィルタ1と第3のフィルタ3とを直列に接続し、第1のフィルタ1の通過域(0.9〜1GHz)を第3のフィルタ3の2つの減衰極の間に設定すると、図6に示すように第1のフィルタ1の通過域の両側の約0.9GHzと1GHzの位置に第3のフィルタ3の減衰極が生じ、通過域近傍の減衰量が改善されていることが分かる。
【0020】
フィルタ1,3を直列に接続したフィルタ(以下、直列フィルタ1,3と呼ぶ)と似た構成が、特開昭56−47116号公報に開示されている。特開昭56−47116号公報に開示されたフィルタでは、弾性表面波素子としてトランスバーサルフィルタが使用され、圧電共振子としてセラミック共振子が使用されている。これに対して、本実施の形態の直列フィルタ1,3では、トランスバーサルフィルタの代わりに2端子対SAW共振子11を使用し、また圧電共振子の代わりに1端子対SAW共振子31を使用しており、これらを同一の圧電基板上に形成している点が特開昭56−47116号公報のフィルタと異なる。
【0021】
次に、本実施の形態では、直列フィルタ1,3において、第1のフィルタ1に並列に第2のフィルタ2を接続することにより、非常に急峻な減衰特性を有するローパスフィルタを実現している。第2のフィルタ2は、第3のフィルタ3と同様に、1端子対SAW共振子21と、1端子対SAW共振子21に並列に接続されたチップインダクタ22とからなる。図1において、23は1端子対SAW共振子21の第1の端子(IDTの入力端子)、24は1端子対SAW共振子21の第2の端子(IDTの出力端子)、25はチップインダクタ22の入力端子、26はチップインダクタ22の出力端子である。
【0022】
図1のローパスフィルタの通過特性の具体例については後述することとし、このローパスフィルタの動作について説明する。まず、第1のフィルタ1について考察する。第1のフィルタ1においては音響的結合が含まれているため、LCフィルタの解析に用いられている影像パラメータ法による解析を直接行うことは困難である。まず影像パラメータ法による解析に帰着するため、以下の変換を行う。一般に、対称2端子対回路は、偶モード励振したときのインピーダンスをZeven、奇モード励振したときのインピーダンスをZoddとすると、図7に示すような対称格子型回路に変形できる。
【0023】
偶モード励振とは、2端子対回路の両端に大きさと位相が同じ電圧を印加することであり、奇モード励振とは、2端子対回路の両端に大きさが同じで位相が反転した電圧を印加することである。偶モードインピーダンスZeven、奇モードインピーダンスZoddは、それぞれの励振モードにおける電圧と流入する電流の比である。また、偶モードインピーダンスZevenと奇モードインピーダンスZoddの値は、回路シミュレータにより容易に計算することができる。図7に示した対称格子型回路は、図8のようなT型回路に容易に変形することができる。図8のT型回路について、影像インピーダンスをZ0、伝搬定数をθとすると、次式が成立する。
【0024】
【数1】
【0025】
影像パラメータ理論によれば、θが虚数のときに通過域、実数のときに減衰域になるから、偶モードインピーダンスZevenと奇モードインピーダンスZoddが異符号のときに通過域、同符号のときに減衰域となる。偶モードインピーダンスZevenと奇モードインピーダンスZoddの符号を調べるには、インピーダンスのリアクタンス部の符号を調べればよい。第1のフィルタ1について、偶モードインピーダンスZevenと奇モードインピーダンスZoddのリアクタンス特性を図9、図10に示す。図10は、図9における0.9〜1GHzの帯域を拡大した図である。
【0026】
図9、図10によれば、偶モードインピーダンスZevenと奇モードインピーダンスZoddとが異符号の周波数帯域がフィルタ特性の通過域となり、同符号の周波数帯域が減衰域となっている。上記の説明は、動作原理を説明するために回路が対称回路であるとの仮定をおいている。実際の回路では、IDT150及び151の対数等を異ならせる場合があり、対称性が損なわれる場合があるが、その場合でも原理的には上記説明の延長上にあり、フィルタ特性を直接計算し所望の特性となるよう設計すればよい。
【0027】
第1のフィルタ1に第2のフィルタ2のチップインダクタ22のみを接続した場合のリアクタンス特性を図11、図12に示す。図12は、図11における0.9〜1GHzの帯域を拡大した図である。第1のフィルタ1に並列にチップインダクタ22を接続したことにより、奇モードインピーダンスZoddの符号がほぼ反転し、偶モードインピーダンスZevenと異符合になっていることが分かる。このときの通過特性は、図13のようになり、偶モードインピーダンスZevenと奇モードインピーダンスZoddが同符号となっている一部の帯域(0.94GHz付近)を除いて通過域が形成されている。
【0028】
さらに並列に1端子対SAW共振子21を接続した場合、すなわち第1のフィルタ1に第2のフィルタ2を並列に接続した場合のリアクタンス特性を図14、図15に示す。図15は、図14における0.7〜1GHzの帯域を拡大した図である。第1のフィルタ1に第2のフィルタ2を並列に接続すると、1端子対SAW共振子21とチップインダクタ22で決まるピークが現れ、偶モードインピーダンスZevenと奇モードインピーダンスZoddが同符号の周波数帯域、すなわち減衰域が拡大されることが分かる。
【0029】
第1のフィルタ1に第2のフィルタ2を並列に接続した場合の通過特性を図16に示す。本実施の形態では、第1のフィルタ1に並列にチップインダクタ22を接続することにより、狭帯域通過フィルタからローパスフィルタに変換することができ、さらに第1のフィルタ1に1端子対SAW共振子21を並列に接続することより、急峻な肩特性と広い減衰域を有するローパスフィルタを実現することができる。
【0030】
そして、フィルタ1,2を並列に接続した構成に図5の特性を有する第3のフィルタ3を直列に接続すると、ローパスフィルタの減衰域の減衰量を増大させることができる。なお、本実施の形態のローパスフィルタの減衰域の高域側の端部周波数は、第1のフィルタ1によりほぼ決定され、減衰域の低域側の端部周波数は、チップインダクタ22と1端子対SAW共振子21により決定される。また、第3のフィルタ3の減衰極周波数を適切に設定することにより、減衰域の周波数特性を設定することができる。
【0031】
さらに、信号入力端子INと接地との間に第4のフィルタ4を挿入することにより、ローパスフィルタの減衰域の減衰量を更に増大させることができる。第4のフィルタ4は、1端子対SAW共振子41からなる。1端子対SAW共振子41は、1端子対SAW共振子31と同様に、圧電基板上に1つのIDTを形成し、さらにその両側にそれぞれ反射器を配置したものである。図1において、42は1端子対SAW共振子41の第1の端子、43は1端子対SAW共振子41の第2の端子である。
【0032】
次に、本実施の形態のローパスフィルタの設計法について説明する。まず、以下の(a)〜(d)のような前提条件を定める。
(a)ラダー型のフィルタは、入出力端子間に挿入される素子である直列腕と、入出力端子と接地との間に挿入される素子である並列腕のインピーダンス関係によりフィルタ特性が決まる。
(b)本実施の形態では、ローパスフィルタを直列腕及び並列腕に分解することができないため、ラダー型フィルタとは言えない。よって、ラダー型フィルタの動作説明で使用される影像インピーダンスによる方法を直接適用することはできない。
(c)このため、本実施の形態では、偶モードインピーダンスと奇モードインピーダンスの概念を導入する。
(d)偶モードインピーダンスと奇モードインピーダンスの虚部の符号によりフィルタ特性が定まる。すなわち、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|とが異符号のとき通過域となり、Im|Zeven|とIm|Zodd|とが同符号のとき減衰域となり、Im|Zeven|とIm|Zodd|とが同じ値のときに減衰極が生じる。
【0033】
以下、 第1のフィルタ1に第2のフィルタ2を並列に接続したフィルタについて考える。第1のフィルタ1に第2のフィルタ2を並列に接続したフィルタの偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|を図17に示す。また、図17の場合におけるフィルタの通過特性を図18に示す。偶モードインピーダンスの虚部Im|Zeven|は、主に第1のフィルタ1の素子の値により定まり、奇モードインピーダンスの虚部Im|Zodd|は、主に第2のフィルタ2の素子の値により定まる。
【0034】
図17では、奇モードインピーダンスの虚部Im|Zodd|が零となる周波数P1より低い帯域、及び偶モードインピーダンスの虚部Im|Zeven|が零となる周波数P2より高い帯域で、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が異符号となっているため、これらの帯域が通過域となる。
【0035】
一方、周波数P1とP2の間では、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同符号となっているため、周波数P1とP2の間の帯域が減衰域となる。特に、図17に示す破線の帯域Bでは、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同一の値となる周波数が複数生じ、減衰極が形成される。
【0036】
所望の通過域と減衰域を得るためには、周波数P1が目的の遮断周波数(通過域の高域側の端部周波数)となるよう調整し、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同じ値となる帯域Bが所望の減衰域と一致するよう調整すればよい。そのためには、まず第1のフィルタ1のIDT150,151の共振波長λ1を調整して、周波数P2が減衰域の高域側の端部周波数付近となるよう設定する。次に、第2のフィルタ2のIDTの共振波長λ2を調整して、図17の帯域Bが目的の減衰域の周波数範囲と一致するよう調整する。このとき、λ2<λ1の関係を満たすようにする。
【0037】
第1のフィルタ1に第2のフィルタ2を並列に接続したフィルタにおいてλ2>λ1とした場合のリアクタンス特性を図19に示し、このときの通過特性を図20に示す。図19に示すように、λ2>λ1とした場合、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|とが連続的に同一の値となる帯域Bがなくなり、周波数P1とP2の間でIm|Zeven|とIm|Zodd|が一致するのは2点のみとなる。このため、減衰極が分離し、図18の場合に比べて減衰域の減衰量が劣化する(図20)。
【0038】
第2のフィルタ2のIDTの共振波長λ2を変化させると、通過域の高域側の端部周波数を決めるP1が変化するため、チップインダクタ22の長さを調整して、P1が前述のように目的の遮断周波数になるよう設定する。この操作により、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同一の値となる帯域Bが変化するため、波長λ2を調整する。このようなチップインダクタ22の長さの調整と第2のフィルタ2のIDTの共振波長λ2の調整とを、所望の特性を満たすまで繰り返す。
【0039】
第1のフィルタ1及び第2のフィルタ2のIDTの電極指の交差幅と電極指の対数は、通過域のインピーダンスと帯域Bの傾きに影響を与える。第1のフィルタ1のIDT150,151の電極指の交差幅及び電極指の対数で決まるIm|Zeven|の傾きと第2のフィルタ2のIDTの電極指の交差幅及び電極指の対数で決まるIm|Zodd|の傾きとが一致するように調整すると共に、通過域が所望の特性インピーダンス(通常50Ω)となるよう適切に設定する。以上の調整は、手動で行うことも可能であるが、適切な誤差関数を定めて、コンピュータにより最適な組み合わせを探索するようにすると良い。
【0040】
なお、以上の設計方法の説明では、第1のフィルタ1のIDT150の共振波長とIDT151の共振波長を同一の値としたが、異なる値に設定しても良い。この場合のリアクタンス特性を図21に示す。IDT150とIDT151の共振波長を異なる値にすると、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同一の値となる帯域Bが拡大し、より広帯域な減衰域を実現することができる。
【0041】
また、第1のフィルタ1のIDT150とIDT151間の距離を調整すると、偶モードインピーダンスの虚部Im|Zeven|と奇モードインピーダンスの虚部Im|Zodd|が同一の値となる帯域を更に拡大することができ、減衰域を更に拡大することができる。この場合のリアクタンス特性を図22に示す。この調整は、IDT150とIDT151間の距離を通常0.5λとするところを0.7λから0.9λ付近にすると良い。
【0042】
第3のフィルタ3は、図5のような通過特性を有している。そこで、第1のフィルタ1に第2のフィルタ2を並列に接続したフィルタと、第3のフィルタ3とにおいて、通過域と減衰域が互いに一致するようにして、これらを従属接続すれば、より減衰量が増大し好ましい。
【0043】
次に、本実施の形態のローパスフィルタの実装構造について説明する。図1のローパスフィルタを従来の方法で実装すると、図23のようになる。図23の例では、プリント基板500上にセラミックパッケージ501と2つのチップインダクタ22,32とを半田付けしている。セラミックパッケージ501は、図1のローパスフィルタの各構成要素のうちチップインダクタ22,32を除く構成要素を搭載したものである。図23において、502はセラミックパッケージ501の底面に形成されたパッド(不図示)と半田で接続されるフットパターン、503,504はセラミックパッケージ501とチップインダクタ22とを接続する配線、505,506はセラミックパッケージ501とチップインダクタ32とを接続する配線である。
【0044】
図23に示したローパスフィルタの通過特性を図24に示す。図24から明らかなように、DC(直流)から710MHzまで低損失な通過域と910MHz付近に40dB以上の減衰域が形成されている。しかしながら、図23のような実装構造では、セラミックパッケージ501とチップインダクタ22,32の実装に一定の距離が必要であり、実装面積が増大しがちである。また、プリント基板500上にセラミックパッケージ501とチップインダクタ22,32とを実装しなければ、最終的なフィルタ特性を評価することができないため、品質管理上問題が生じる可能性がある。
【0045】
また、チップインダクタ22とセラミックパッケージ501内の1端子対SAW共振子21との接続、およびチップインダクタ32とセラミックパッケージ501内の1端子対SAW共振子31との接続には、セラミックパッケージ501内の配線及びプリント基板500上の配線503〜506が必要であり、配線長が非常に長くなるため、ローパスフィルタの挿入損失の更なる低減を図ることは困難である。
【0046】
これらの問題を解決するため、チップインダクタ22,32をセラミックパッケージ内に搭載する。チップインダクタ22,32をセラミックパッケージ内に搭載した場合のローパスフィルタの通過特性の1例を図25に示す。図25の例では、図24に示した通過特性と比較すると、減衰域のうち特に低周波側の領域Aの減衰量が劣化していることが分かる。
【0047】
この減衰量の劣化の原因について、シミュレーションによる検討を行った結果、チップインダクタ間及び配線に用いるワイヤ間に相互誘導が生じ、減衰特性が劣化することが判明した。図26に、セラミックパッケージ内のワイヤのインダクタンスを考慮した図1のローパスフィルタの等価回路を示す。図26において、16は信号入力端子用ワイヤ、17は信号出力端子用ワイヤ、27はチップインダクタ22の入力端子と1端子対SAW共振子21の入力端子とを接続するワイヤ、28はチップインダクタ22の出力端子と1端子対SAW共振子21の出力端子とを接続するワイヤ、37はチップインダクタ32の入力端子と1端子対SAW共振子31の入力端子とを接続するワイヤ、38はチップインダクタ32の出力端子と1端子対SAW共振子31の出力端子とを接続するワイヤである。図26では、ワイヤ16,17,27,28,37,38がインダクタンス性を示すため、インダクタとして表現してある。
【0048】
以上のワイヤ間に相互誘導があった場合、ローパスフィルタの特性がどのように変化するかシミュレーションを行った。まず、ワイヤ16と27間の相互誘導αについて検討を行った。ワイヤ16と27間の相互誘導αがない場合の図26のローパスフィルタの通過特性を図27に示し、M>0(Mは相互誘導係数で、ここではM=0.13)の相互誘導αが生じた場合の図26のローパスフィルタの通過特性を図28に示す。
【0049】
なお、相互誘導係数Mを導入するにあたっては、ワイヤ16,17,27,28,37,38を流れる電流I16,I17,I27,I28,I37,I38の向きを図26のように定義している。
図28の例では、図25の場合と同様に減衰域の低周波側の領域Aの減衰量が図27の場合と比べて劣化しており、相互誘導αがローパスフィルタの減衰特性に大きな影響を与えていることが分かる。同様に、ワイヤ17と38間の相互誘導α’もローパスフィルタの減衰特性に大きな影響を与える。
【0050】
次に、チップインダクタ22と32間の相互誘導βについて検討する。チップインダクタ22と32間にM>0(ここではM=0.3)の相互誘導βが生じた場合の図26のローパスフィルタの通過特性を図29に示し、M<0(ここではM=−0.3)の相互誘導βが生じた場合の図26のローパスフィルタの通過特性を図30に示す。
【0051】
図29、図30の例では、いずれの場合も減衰域の低周波側の領域Aの減衰量が図27の場合と比べて劣化しており、所望の減衰特性を得るためには相互誘導βを低減する必要があることが分かる。ただし、相互誘導係数Mが正の場合(図29)の方が負の場合(図30)に比べて減衰特性の急峻性劣化の度合いが少ないことから、相互誘導βの影響を無くすことが難しいのであれば、相互誘導係数Mを負にするよりも、相互誘導係数Mを正、すなわちチップインダクタ22から生じる磁束とチップインダクタ32から生じる磁束が互いに強めあうようにチップインダクタ22,32を配置した方が望ましいことが分かる。
【0052】
図31は、相互誘導α,α’,βの影響を考慮した本実施の形態の実装構造を示す平面図である。図31において、100はアルミナ等からなるセラミックパッケージ、101はLiTaO3 等からなる圧電基板、102は信号入力用パッド(図26の信号入力端子IN)、103はワイヤを介して1端子対SAW共振子41の第2の端子43と接続される第1の接地用パッド、104はワイヤを介して1端子対SAW共振子41の第2の端子43と接続される第2の接地用パッド、105はワイヤを介して第2のチップインダクタ32の入力端子35と接続される第2のチップインダクタ入力用パッド、106はワイヤを介して第2のチップインダクタ32の出力端子36と接続される第2のチップインダクタ出力用パッド、107はワイヤを介して第1のチップインダクタ22の入力端子25と接続される第1のチップインダクタ入力用パッド、108はワイヤを介して第1のチップインダクタ22の出力端子26と接続される第1のチップインダクタ出力用パッド、109はワイヤを介して2端子対SAW共振子11の第3の端子13と接続される第3の接地用パッド、110はワイヤを介して2端子対SAW共振子11の第4の端子15と接続される第4の接地用パッド、111は信号出力用パッド(図26の信号出力端子OUT)である。
【0053】
112〜117は圧電基板101上に形成された配線であり、112は1端子対SAW共振子41の第1の端子42と1端子対SAW共振子31の第1の端子33とを接続する配線、113は1端子対SAW共振子41の第2の端子43と接続された配線、114は1端子対SAW共振子31の第2の端子34と2端子対SAW共振子11の第1の端子12及び1端子対SAW共振子21の第1の端子23とを接続する配線、115は1端子対SAW共振子21の第2の端子24と2端子対SAW共振子11の第2の端子14とを接続する配線、116は2端子対SAW共振子11の第3の端子13と接続された配線、117は2端子対SAW共振子11の第4の端子15と接続された配線である。また、118〜121はセラミックパッケージ100上に形成された配線であり、118は第2のチップインダクタ32の入力端子35と接続された配線、119は第2のチップインダクタ32の出力端子36と接続された配線、120は第1のチップインダクタ22の入力端子25と接続された配線、121は第1のチップインダクタ22の出力端子26と接続された配線である。圧電基板101上に形成されるフィルタ1〜4の各共振子の電極、配線、パッドの材料としては例えばAlCu(0.5%)がある。また、AlCuに限らず種々の金属や合金を用いてもよい。
【0054】
122は信号入力用パッド102と配線112とを接続する信号入力端子用ワイヤ(図26のワイヤ16)、123は第1の接地用パッド103と配線113とを接続する第1の接地用ワイヤ、124は第2の接地用パッド104と配線113とを接続する第2の接地用ワイヤ、125は第2のチップインダクタ入力用パッド105と配線112とを接続する第2のチップインダクタ入力用ワイヤ(図26のワイヤ37)、126は第2のチップインダクタ出力用パッド106と配線114とを接続する第2のチップインダクタ出力用ワイヤ(図26のワイヤ38)、127は第1のチップインダクタ入力用パッド107と配線114とを接続する第1のチップインダクタ入力用ワイヤ(図26のワイヤ27)、128は第1のチップインダクタ出力用パッド108と配線115とを接続する第1のチップインダクタ出力用ワイヤ(図26のワイヤ28)、129は第3の接地用パッド109と配線116とを接続する第3の接地用ワイヤ、130は第4の接地用パッド110と配線117とを接続する第4の接地用ワイヤ、131は信号出力用パッド111と配線115とを接続する信号出力端子用ワイヤ(図26のワイヤ17)である。また、220,320はチップインダクタ22,32の巻線極性を表すマークである。
【0055】
図32は、セラミックパッケージ100のパッドと圧電基板101の配線との接続方法、およびチップインダクタ32のセラミックパッケージ100への搭載方法を説明するための斜視図である。なお、図32では、セラミックパッケージ100の一部を透視して記載している。チップインダクタ32は、導電性ペースト132を用いて配線118および119と接続される。チップインダクタ22についても同様にしてセラミックパッケージ100上に搭載される。
【0056】
配線119と第2のチップインダクタ出力用パッド106とは、ビアホール133を介して接続される。配線118と第2のチップインダクタ入力用パッド105との接続、配線120と第1のチップインダクタ入力用パッド107との接続、配線121と第1のチップインダクタ出力用パッド108との接続についても同様にビアホールを介して行われる。そして、第2のチップインダクタ出力用パッド106と圧電基板101上の配線114とは、第2のチップインダクタ出力用ワイヤ126を介して接続される。
【0057】
本実施の形態では、相互誘導α,α’,βの影響を低減するために、信号入力端子用ワイヤ122(図26のワイヤ16)と第1のチップインダクタ入力用ワイヤ127(図26のワイヤ27)間の最短距離を信号入力端子用ワイヤ122と第2のチップインダクタ入力用ワイヤ125(図26のワイヤ37)間の最短距離より大きくし、信号出力端子用ワイヤ131(図26のワイヤ17)と第2のチップインダクタ出力用ワイヤ126(図26のワイヤ38)間の最短距離を信号出力端子用ワイヤ131と第1のチップインダクタ出力用ワイヤ128(図26のワイヤ28)間の最短距離より大きくし、チップインダクタ22,32間の相互誘導係数Mが正となるようにチップインダクタ22,32を配置した。
【0058】
相互誘導係数Mを正、すなわちチップインダクタ22から生じる磁束とチップインダクタ32から生じる磁束が互いに強めあうように、チップインダクタ22,32の巻線極性を考慮している。本実施の形態では、チップインダクタ22,32としてQの高い平面型を採用し、巻線極性を表すマーク220,320が互いに反対方向となるようにチップインダクタ22,32を配置した。
【0059】
以上の図31のレイアウトによる図26のローパスフィルタの通過特性を図33に示す。図33から明らかなように、図31のレイアウトによると、図25の例と比べて減衰域の減衰特性が改善していることが分かる。
【0060】
また、図25の例は、チップインダクタ22と32間に負の相互誘導βが生じている場合についてローパスフィルタの通過特性を示している。この場合は、負の相互誘導βが生じているために、設計値より大きなインダクタンス値のチップインダクタ22,32を用いる必要がある。これに対して、図31、図33の例では、チップインダクタ22と32間に正の相互誘導βが生じているために、設計値より大きなインダクタンス値のチップインダクタ22,32を用いる必要がなくなり、チップインダクタ22,32の直列抵抗を小さくすることができるので、図25の場合よりもローパスフィルタの挿入損失を低減することができる。
【0061】
以上のように、本実施の形態の回路構成によれば、従来の積層LCフィルタに比べて、非常に急峻な減衰特性を得ることができる。本実施の形態では、SAW共振子を用いるため、フィルタを小型化できる。さらに、本実施の形態では、積層LCフィルタのように所望の減衰量を得るために段数を増やす必要がないので、通過帯域の挿入損失が増大することがなく、外形が大型化することもない。そして、本実施の形態の実装構造によれば、本実施の形態の回路構成に基づく急峻な減衰特性を損なうことなく、ローパスフィルタをセラミックパッケージ内に搭載することができる。その結果、本実施の形態では、低損失で急峻な減衰特性を有する小型のローパスフィルタを実現することができる。本実施の形態では、図23に示したローパスフィルタに比べて、配線長を短くすることができ、挿入損失の低減を図ることができる。
【0062】
また、本実施の形態では、信号入力端子用ワイヤ122(図26のワイヤ16)と第1のチップインダクタ入力用ワイヤ127(図26のワイヤ27)との間に第1の接地用ワイヤ123を配置し、信号入力端子用ワイヤ122と第2のチップインダクタ入力用ワイヤ125(図26のワイヤ37)との間に第2の接地用ワイヤ124を配置し、信号出力端子用ワイヤ131(図26のワイヤ17)と第2のチップインダクタ出力用ワイヤ126(図26のワイヤ38)との間に第3の接地用ワイヤ129を配置し、信号出力端子用ワイヤ131と第1のチップインダクタ出力用ワイヤ128(図26のワイヤ28)との間に第4の接地用ワイヤ130を配置した。この配置により、本実施の形態では、ローパスフィルタの減衰域の減衰量を更に増大させることができる。なお、図26の回路上では第1の接地用ワイヤ123と第2の接地用ワイヤ124をまとめて1本にしても問題ないが、本実施の形態のワイヤ配置を実現するために、第1の接地用ワイヤ123と第2の接地用ワイヤ124の2本を設けている。
【0063】
なお、平面視四角形のセラミックパッケージ100においてチップインダクタ22と32とが四角形のセラミックパッケージ100の対角に位置するように配置してもよい。この場合のレイアウトを図34に示す。図34のレイアウトによる図26のローパスフィルタの通過特性を図35に示す。図34に示すように、チップインダクタ22と32を対角の位置に配置すれば、チップインダクタ22と32の距離が遠くなり、チップインダクタ22と32間の相互誘導βを低減することができるので、図31の場合に比べてローパスフィルタの減衰域の減衰量を更に増大させることができる。
【0064】
なお、本実施の形態では、巻線の軸が図31の紙面と垂直な平面型のチップインダクタ22,32を使用したが、巻線の軸が図31の紙面と平行な横巻き型のチップインダクタ22,32を使用してもよい。チップインダクタ22とチップインダクタ32のうち、一方を平面型とし、他方を横巻き型にすることによっても、相互誘導が削減できることは、先のシミュレーション結果より明らかである。
【産業上の利用可能性】
【0065】
本発明は、例えばTV放送受信用チューナ付き携帯電話機のチューナ回路に適用することができる。
【図面の簡単な説明】
【0066】
【図1】本発明の実施の形態となるローパスフィルタの等価回路図である。
【図2】本発明の実施の形態における第1のフィルタの平面図である。
【図3】本発明の実施の形態における第1のフィルタの通過特性の1例を示す図である。
【図4】本発明の実施の形態における第3のフィルタの平面図である。
【図5】本発明の実施の形態における第3のフィルタの通過特性の1例を示す図である。
【図6】第1のフィルタと第3のフィルタとを直列に接続したフィルタの通過特性の1例を示す図である。
【図7】対称2端子対回路を変形した対称格子型回路の等価回路図である。
【図8】図7の対称格子型回路を変形したT型回路の等価回路図である。
【図9】本発明の実施の形態における第1のフィルタについて偶モードインピーダンスと奇モードインピーダンスのリアクタンス特性の1例を示す図である。
【図10】図9を拡大した図である。
【図11】本発明の実施の形態において第1のフィルタに第2のフィルタの位相線路を接続した場合のリアクタンス特性の1例を示す図である。
【図12】図11を拡大した図である。
【図13】本発明の実施の形態において第1のフィルタに第2のフィルタの位相線路のみを接続した場合の通過特性の1例を示す図である。
【図14】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の1例を示す図である。
【図15】図14を拡大した図である。
【図16】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合の通過特性の1例を示す図である。
【図17】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図18】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合の通過特性の他の例を示す図である。
【図19】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図20】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合の通過特性の他の例を示す図である。
【図21】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図22】本発明の実施の形態において第1のフィルタに第2のフィルタを並列に接続した場合のリアクタンス特性の他の例を示す図である。
【図23】図1のローパスフィルタを従来の方法で実装したときのレイアウトを示す平面図である。
【図24】図23のローパスフィルタの通過特性の1例を示す図である。
【図25】チップインダクタをセラミックパッケージ内に搭載した場合のローパスフィルタの通過特性の1例を示す図である。
【図26】セラミックパッケージ内のワイヤのインダクタンスを考慮した図1のローパスフィルタの等価回路図である。
【図27】ワイヤ間の相互誘導がない場合の図26のローパスフィルタの通過特性の1例を示す図である。
【図28】ワイヤ間に相互誘導が生じた場合の図26のローパスフィルタの通過特性の1例を示す図である。
【図29】チップインダクタ間に正の相互誘導が生じた場合の図26のローパスフィルタの通過特性の1例を示す図である。
【図30】チップインダクタ間に負の相互誘導が生じた場合の図26のローパスフィルタの通過特性の1例を示す図である。
【図31】本発明の実施の形態のローパスフィルタのレイアウトを示す平面図である。
【図32】セラミックパッケージのパッドと圧電基板の配線との接続方法およびチップインダクタのセラミックパッケージへの搭載方法を説明するための斜視図である。
【図33】図31のローパスフィルタの通過特性の1例を示す図である。
【図34】本発明の実施の形態のローパスフィルタの他のレイアウトを示す平面図である。
【図35】図34のローパスフィルタの通過特性の1例を示す図である。
【図36】従来の積層LCローパスフィルタの等価回路図である。
【図37】図36の積層LCローパスフィルタの通過特性の1例を示す図である。
【符号の説明】
【0067】
1…第1のフィルタ、2…第2のフィルタ、3…第3のフィルタ、4…第4のフィルタ、11…2端子対SAW共振子、21、31、41…1端子対SAW共振子、22、32…チップインダクタ、100…セラミックパッケージ、101…圧電基板、102…信号入力用パッド、103…第1の接地用パッド、104…第2の接地用パッド、105…第2のチップインダクタ入力用パッド、106…第2のチップインダクタ出力用パッド、107…第1のチップインダクタ入力用パッド、108…第1のチップインダクタ出力用パッド、109…第3の接地用パッド、110…第4の接地用パッド、111…信号出力用パッド、122…信号入力端子用ワイヤ、123…第1の接地用ワイヤ、124…第2の接地用ワイヤ、125…第2のチップインダクタ入力用ワイヤ、126…第2のチップインダクタ出力用ワイヤ、127…第1のチップインダクタ入力用ワイヤ、128…第1のチップインダクタ出力用ワイヤ、129…第3の接地用ワイヤ、130…第4の接地用ワイヤ、131…信号出力端子用ワイヤ。
【特許請求の範囲】
【請求項1】
第1のフィルタと、この第1のフィルタに並列に接続された第2のフィルタと、前記第1、第2のフィルタと信号入力端子との間に挿入された第3のフィルタとを有し、
前記第1のフィルタは、第1の端子が前記第3のフィルタに接続され、第2の端子が信号出力端子に接続され、第3の端子と第4の端子が接地された2端子対SAW共振子からなり、
前記第2のフィルタは、第1の端子が前記2端子対SAW共振子の第1の端子に接続され、第2の端子が前記2端子対SAW共振子の第2の端子に接続された第1の1端子対SAW共振子と、この第1の1端子対SAW共振子に並列に接続された第1のチップインダクタとからなり、
前記第3のフィルタは、第1の端子が前記信号入力端子に接続され、第2の端子が前記第1、第2のフィルタの第1の端子に接続された第2の1端子対SAW共振子と、この第2の1端子対SAW共振子に並列に接続された第2のチップインダクタとからなり、
前記2端子対SAW共振子と前記第1、第2の1端子対SAW共振子とが、圧電基板上に形成され、前記第1、第2のチップインダクタが、前記圧電基板を内蔵するセラミックパッケージ内に搭載され、
前記セラミックパッケージの信号入力用パッドと前記圧電基板上の前記信号入力端子とが信号入力端子用ワイヤを介して接続され、前記セラミックパッケージの第1のチップインダクタ入力用パッドと前記第1の1端子対SAW共振子の第1の端子とが第1のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第1のチップインダクタ出力用パッドと前記第1の1端子対SAW共振子の第2の端子とが第1のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの第2のチップインダクタ入力用パッドと前記第2の1端子対SAW共振子の第1の端子とが第2のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第2のチップインダクタ出力用パッドと前記第2の1端子対SAW共振子の第2の端子とが第2のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの信号出力用パッドと前記圧電基板上の前記信号出力端子とが信号出力端子用ワイヤを介して接続され、
前記信号入力端子用ワイヤと前記第1のチップインダクタ入力用ワイヤ間の最短距離が、前記信号入力端子用ワイヤと前記第2のチップインダクタ入力用ワイヤ間の最短距離より大きく、前記信号出力端子用ワイヤと前記第2のチップインダクタ出力用ワイヤ間の最短距離が、前記信号出力端子用ワイヤと前記第1のチップインダクタ出力用ワイヤ間の最短距離より大きいことを特徴とするローパスフィルタ。
【請求項2】
請求項1記載のローパスフィルタにおいて、
前記第1のチップインダクタと前記第2のチップインダクタ間の相互誘導係数が正となるように、前記第1、第2のチップインダクタを前記セラミックパッケージ内に配置することを特徴とするローパスフィルタ。
【請求項3】
請求項1記載のローパスフィルタにおいて、
さらに、前記信号入力端子と接地との間に挿入される第4のフィルタを前記圧電基板上に有し、
この第4のフィルタは、第1の端子が前記信号入力端子と接続され、第2の端子が接地される第3の1端子対SAW共振子からなることを特徴とするローパスフィルタ。
【請求項4】
請求項3記載のローパスフィルタにおいて、
前記セラミックパッケージの第1の接地用パッドと前記第3の1端子対SAW共振子の第2の端子とが第1の接地用ワイヤを介して接続され、前記セラミックパッケージの第2の接地用パッドと前記第3の1端子対SAW共振子の第2の端子とが第2の接地用ワイヤを介して接続され、前記セラミックパッケージの第3の接地用パッドと前記2端子対SAW共振子の第3の端子とが第3の接地用ワイヤを介して接続され、前記セラミックパッケージの第4の接地用パッドと前記2端子対SAW共振子の第4の端子とが第4の接地用ワイヤを介して接続され、
前記信号入力端子用ワイヤと前記第1のチップインダクタ入力用ワイヤとの間に前記第1の接地用ワイヤを配置し、前記信号入力端子用ワイヤと前記第2のチップインダクタ入力用ワイヤとの間に前記第2の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第2のチップインダクタ出力用ワイヤとの間に前記第3の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第1のチップインダクタ出力用ワイヤとの間に前記第4の接地用ワイヤを配置することを特徴とするローパスフィルタ。
【請求項5】
請求項1乃至4のいずれか1項に記載のローパスフィルタにおいて、
平面視四角形の前記セラミックパッケージに対して前記第1のチップインダクタと前記第2のチップインダクタとが前記四角形の対角に位置するように、前記第1、第2のチップインダクタを前記セラミックパッケージ内に配置することを特徴とするローパスフィルタ。
【請求項1】
第1のフィルタと、この第1のフィルタに並列に接続された第2のフィルタと、前記第1、第2のフィルタと信号入力端子との間に挿入された第3のフィルタとを有し、
前記第1のフィルタは、第1の端子が前記第3のフィルタに接続され、第2の端子が信号出力端子に接続され、第3の端子と第4の端子が接地された2端子対SAW共振子からなり、
前記第2のフィルタは、第1の端子が前記2端子対SAW共振子の第1の端子に接続され、第2の端子が前記2端子対SAW共振子の第2の端子に接続された第1の1端子対SAW共振子と、この第1の1端子対SAW共振子に並列に接続された第1のチップインダクタとからなり、
前記第3のフィルタは、第1の端子が前記信号入力端子に接続され、第2の端子が前記第1、第2のフィルタの第1の端子に接続された第2の1端子対SAW共振子と、この第2の1端子対SAW共振子に並列に接続された第2のチップインダクタとからなり、
前記2端子対SAW共振子と前記第1、第2の1端子対SAW共振子とが、圧電基板上に形成され、前記第1、第2のチップインダクタが、前記圧電基板を内蔵するセラミックパッケージ内に搭載され、
前記セラミックパッケージの信号入力用パッドと前記圧電基板上の前記信号入力端子とが信号入力端子用ワイヤを介して接続され、前記セラミックパッケージの第1のチップインダクタ入力用パッドと前記第1の1端子対SAW共振子の第1の端子とが第1のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第1のチップインダクタ出力用パッドと前記第1の1端子対SAW共振子の第2の端子とが第1のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの第2のチップインダクタ入力用パッドと前記第2の1端子対SAW共振子の第1の端子とが第2のチップインダクタ入力用ワイヤを介して接続され、前記セラミックパッケージの第2のチップインダクタ出力用パッドと前記第2の1端子対SAW共振子の第2の端子とが第2のチップインダクタ出力用ワイヤを介して接続され、前記セラミックパッケージの信号出力用パッドと前記圧電基板上の前記信号出力端子とが信号出力端子用ワイヤを介して接続され、
前記信号入力端子用ワイヤと前記第1のチップインダクタ入力用ワイヤ間の最短距離が、前記信号入力端子用ワイヤと前記第2のチップインダクタ入力用ワイヤ間の最短距離より大きく、前記信号出力端子用ワイヤと前記第2のチップインダクタ出力用ワイヤ間の最短距離が、前記信号出力端子用ワイヤと前記第1のチップインダクタ出力用ワイヤ間の最短距離より大きいことを特徴とするローパスフィルタ。
【請求項2】
請求項1記載のローパスフィルタにおいて、
前記第1のチップインダクタと前記第2のチップインダクタ間の相互誘導係数が正となるように、前記第1、第2のチップインダクタを前記セラミックパッケージ内に配置することを特徴とするローパスフィルタ。
【請求項3】
請求項1記載のローパスフィルタにおいて、
さらに、前記信号入力端子と接地との間に挿入される第4のフィルタを前記圧電基板上に有し、
この第4のフィルタは、第1の端子が前記信号入力端子と接続され、第2の端子が接地される第3の1端子対SAW共振子からなることを特徴とするローパスフィルタ。
【請求項4】
請求項3記載のローパスフィルタにおいて、
前記セラミックパッケージの第1の接地用パッドと前記第3の1端子対SAW共振子の第2の端子とが第1の接地用ワイヤを介して接続され、前記セラミックパッケージの第2の接地用パッドと前記第3の1端子対SAW共振子の第2の端子とが第2の接地用ワイヤを介して接続され、前記セラミックパッケージの第3の接地用パッドと前記2端子対SAW共振子の第3の端子とが第3の接地用ワイヤを介して接続され、前記セラミックパッケージの第4の接地用パッドと前記2端子対SAW共振子の第4の端子とが第4の接地用ワイヤを介して接続され、
前記信号入力端子用ワイヤと前記第1のチップインダクタ入力用ワイヤとの間に前記第1の接地用ワイヤを配置し、前記信号入力端子用ワイヤと前記第2のチップインダクタ入力用ワイヤとの間に前記第2の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第2のチップインダクタ出力用ワイヤとの間に前記第3の接地用ワイヤを配置し、前記信号出力端子用ワイヤと前記第1のチップインダクタ出力用ワイヤとの間に前記第4の接地用ワイヤを配置することを特徴とするローパスフィルタ。
【請求項5】
請求項1乃至4のいずれか1項に記載のローパスフィルタにおいて、
平面視四角形の前記セラミックパッケージに対して前記第1のチップインダクタと前記第2のチップインダクタとが前記四角形の対角に位置するように、前記第1、第2のチップインダクタを前記セラミックパッケージ内に配置することを特徴とするローパスフィルタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【公開番号】特開2007−124537(P2007−124537A)
【公開日】平成19年5月17日(2007.5.17)
【国際特許分類】
【出願番号】特願2005−317026(P2005−317026)
【出願日】平成17年10月31日(2005.10.31)
【出願人】(000104722)京セラキンセキ株式会社 (870)
【Fターム(参考)】
【公開日】平成19年5月17日(2007.5.17)
【国際特許分類】
【出願日】平成17年10月31日(2005.10.31)
【出願人】(000104722)京セラキンセキ株式会社 (870)
【Fターム(参考)】
[ Back to top ]