信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置
【課題】 入力された信号の位相差が大きいときの出力電力の低下を抑制した信号変換回路を提供する。
【解決手段】 第１信号Ｓ１，第２信号Ｓ２，第１信号Ｓ１をφ１だけ遅延させた第３信号Ｓ３，第２信号Ｓ２をφ２（φ２＝φ１＋φ３）だけ遅延させた第４信号Ｓ４を出力する第１回路４と、第１信号Ｓ１，第２信号Ｓ２がソース端子，ゲート端子に入力されて第５信号Ｓ５を出力するトランジスタ７と、第３信号Ｓ３，第４信号Ｓ４がソース端子，ゲート端子に入力されて第６信号Ｓ６を出力するトランジスタ８と、第６信号Ｓ６をφ４（φ４≧０）だけ遅延させた第７信号Ｓ７をスイッチ回路５７を介して出力し、第５信号Ｓ５をφ５（φ５＝１８０°＋φ１＋φ４）だけ遅延させた第８信号Ｓ８を出力する第２回路５と、スイッチ回路５７を制御する第３回路６と、第７信号Ｓ７，第８信号Ｓ８を加算する第４回路９とを有する信号変換回路とする。
【解決手段】 第１信号Ｓ１，第２信号Ｓ２，第１信号Ｓ１をφ１だけ遅延させた第３信号Ｓ３，第２信号Ｓ２をφ２（φ２＝φ１＋φ３）だけ遅延させた第４信号Ｓ４を出力する第１回路４と、第１信号Ｓ１，第２信号Ｓ２がソース端子，ゲート端子に入力されて第５信号Ｓ５を出力するトランジスタ７と、第３信号Ｓ３，第４信号Ｓ４がソース端子，ゲート端子に入力されて第６信号Ｓ６を出力するトランジスタ８と、第６信号Ｓ６をφ４（φ４≧０）だけ遅延させた第７信号Ｓ７をスイッチ回路５７を介して出力し、第５信号Ｓ５をφ５（φ５＝１８０°＋φ１＋φ４）だけ遅延させた第８信号Ｓ８を出力する第２回路５と、スイッチ回路５７を制御する第３回路６と、第７信号Ｓ７，第８信号Ｓ８を加算する第４回路９とを有する信号変換回路とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された２つの信号の位相差が大きいときの出力電力の低下が抑制された信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置に関するものである。
【背景技術】
【０００２】
従来、入力された２つの入力信号の位相差に応じたデューティ比を有するパルス状の信号を出力する信号変換回路が知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１８２９０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の信号変換回路においては、入力された２つの信号の位相差が大きいときに出力電力が低下することがあった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、入力された２つの信号の位相差が大きいときの出力電力の低下が抑制された信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の信号変換回路は、第１信号および該第１信号に対して位相が等しいか又は遅れている第２信号が入力されて、前記第１信号と、前記第２信号と、前記第１信号の位相をφ１（φ１≧０）だけ遅延させた位相を有する第３信号と、前記第２信号の位相をφ２（φ２＝φ１＋φ３，φ３は所定の正の値）だけ遅延させた位相を有する第４信号とを出力する第１回路と、前記第１信号および前記第２信号の一方がソース端子に入力されるとともに、前記第１信号および前記第２信号の他方がゲート端子に入力されてドレイン端子から第５信号を出力する第１のトランジスタと、前記第３信号および前記第４信号の一方がソース端子に入力されるとともに、前記第３信号および前記第４信号の他方がゲート端子に入力されてドレイン端子から第６信号を出力する第２のトランジスタと、前記第５信号および前記第６信号が入力されて、前記第６信号の位相をφ４（φ４≧０）だけ遅延させた位相を有する第７信号をスイッチ回路を介して出力するとともに、前記第５信号の位相をφ５（φ５＝１８０°＋φ１＋φ４）だけ遅延させた位相を有する第８信号を出力する第２回路と、前記第１信号と前記第２信号との位相差が所定の値よりも大きいときに前記スイッチ回路が閉じるように前記スイッチ回路を制御する第９信号を出力する第３回路と、入力された前記第７信号および第８信号を加算して第１０信号を出力する第４回路とを少なくとも有していることを特徴とするものである。
【０００７】
本発明の増幅回路は、前記信号変換回路と、第１１信号が入力されて、該第１１信号の振幅の変化に応じて互いの位相差が変化する前記第１信号および前記第２信号を出力する第５回路と、前記第１０信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第１２信号を出力するトランジスタと、前記第１２信号が入力されて、前記第１１信号の基本波の周波数の信号を出力する第６回路とを少なくとも有していることを特徴とするものである。
【０００８】
本発明の送信装置は、送信回路と、前記幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とするものである。
【０００９】
本発明の通信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とするものである。
【発明の効果】
【００１０】
本発明の信号変換回路によれば、入力された２つの信号の位相差が大きいときの出力電力の低下が抑制された信号変換回路を得ることができる。
本発明の増幅回路によれば、入力電力が小さいときの出力電力の低下が抑制された増幅回路を得ることができる。
本発明の送信装置によれば、消費電力の小さい送信装置を得ることができる。
本発明の通信装置によれば、消費電力の小さい通信装置を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態の第１の例の信号変換回路を示す回路図である。
【図２】図１における第７回路６１の一例を示す回路図である。
【図３】従来の信号変換回路を示す回路図である。
【図４】従来の信号変換回路の問題点を説明するためのグラフである。
【図５】（ａ），（ｂ）は従来の信号変換回路の問題点を説明するための図である。
【図６】（ａ），（ｂ）は従来の信号変換回路の問題点を説明するための図である。
【図７】（ａ），（ｂ）は従来の信号変換回路の問題点を説明するための図である。
【図８】本発明の実施の形態の第２の例の信号変換回路を示す回路図である。
【図９】本発明の実施の形態の第３の例の増幅回路を示す回路図である。
【図１０】本発明の実施の形態の第４の例の送信装置を示すブロック図である。
【図１１】本発明の実施の形態の第５の例の通信装置を示すブロック図である。
【図１２】本発明の信号変換回路の効果を示すグラフである。
【図１３】本発明の信号変換回路の効果を示すグラフである。
【発明を実施するための形態】
【００１２】
以下、本発明の信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
【００１３】
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の信号変換回路を示す回路図である。図２は、図１における第７回路６１の一例を示す回路図である。本例の信号変換回路３０は、図１に示すように、端子１〜３と、トランジスタ７，８と、第１回路４と、第２回路５と、第３回路６と、第４回路９とを有している。
【００１４】
端子１には図示せぬ外部回路から第１信号Ｓ１が入力され、端子２には図示せぬ外部回路から第２信号Ｓ２が入力される。なお、本例の信号変換回路において、第１信号Ｓ１および第２信号Ｓ２は、振幅が一定で互いに周波数が等しい信号である。また、第１信号Ｓ１および第２信号Ｓ２は、正弦波状や矩形波状の信号でもよく、パルス状の信号でも構わない。また、第２信号Ｓ２は、第１信号Ｓ１に対して位相が等しいか又は遅れている信号である。
【００１５】
第１回路４は、端子１１〜１６と、移相器１７とを有している。端子１１は、端子１に接続されており、端子１から第１信号Ｓ１が入力される。また、端子１は、端子１３および端子１５に接続されている。よって、端子１１に入力された第１信号Ｓ１が端子１３か
らそのまま出力される。また、端子１５から出力される第３信号Ｓ３も、第１信号Ｓ１と全く同じ信号となっている。すなわち、第３信号Ｓ３の位相の第１信号Ｓ１の位相に対する遅延量をφ１とすると、φ１＝０に設定されている。なお、φ１は、通常は０に設定されるが、０以上の任意の値に設定しても構わない。その場合には、端子１１と端子１５との間に移相量φ１の移相器が挿入される。
【００１６】
端子１２は、端子２に接続されており、端子２から第２信号Ｓ２が入力される。また、端子１２は、端子１４に接続されており、端子１２に入力される第２信号Ｓ２は、端子１４からそのまま出力される。また、端子１２は、移相器１７を介して端子１６に接続されている。移相器１７の移相量をφ２とすると、φ２＝φ１＋φ３と設定される。なお、φ３は、第１信号Ｓ１および第２信号Ｓ２の波形等に応じて予め定められる値であり、設定方法は後述する。本例の信号変換回路では、φ３＝１°に設定されており、前述したように、φ１＝０に設定されているため、φ２＝φ１＋φ３＝０＋１°＝１°とされている。つまり、端子１６から出力される第４信号Ｓ４の位相の第２信号Ｓ２の位相に対する遅延量φ２は、φ２＝１°に設定されている。
【００１７】
このように、第１回路４は、第１信号Ｓ１および第２信号Ｓ２が入力されて、第１信号Ｓ１と、第２信号Ｓ２と、第１信号Ｓ１の位相をφ１（φ１≧０）だけ遅延させた位相を有する第３信号Ｓ３と、第２信号Ｓ２の位相をφ２（φ２＝φ１＋φ３，φ３は所定の正の値）だけ遅延させた位相を有する第４信号Ｓ４とを出力する。
【００１８】
トランジスタ７は、ソース端子が端子１３に接続されているとともにゲート端子が端子１４に接続されている。そして、トランジスタ７は、ソース端子に第１信号Ｓ１が入力されるとともに、ゲート端子に第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する信号である第５信号Ｓ５をドレイン端子から出力する。すなわち、トランジスタ７は、第１信号Ｓ１および第２信号Ｓ２の一方がソース端子に入力されるとともに、第１信号Ｓ１および第２信号Ｓ２の他方がゲート端子に入力されてドレイン端子から第５信号Ｓ５を出力する。
【００１９】
トランジスタ８は、ソース端子が端子１６に接続されているとともにゲート端子が端子１５に接続されている。そして、トランジスタ８は、ソース端子に第４信号Ｓ４が入力されるとともに、ゲート端子に第３信号Ｓ３が入力されて、第３信号Ｓ３と第４信号Ｓ４との位相差に応じてデューティ比が変化する信号である第６信号Ｓ６をドレイン端子から出力する。すなわち、トランジスタ８は、第３信号Ｓ３および第４信号Ｓ４の一方がソース端子に入力されるとともに、第３信号Ｓ３および第４信号Ｓ４の他方がゲート端子に入力されてドレイン端子から第６信号Ｓ６を出力する。なお、トランジスタ７，８はｎチャネルＦＥＴであり、それぞれのゲート端子には、必要に応じて所定のバイアス電圧が加えられる。
【００２０】
第２回路５は、端子５１〜５４と、移相器５６と、スイッチ回路５７とを有している。端子５３は、トランジスタ８のドレイン端子に接続されており、トランジスタ８から第６信号Ｓ６が入力される。また、端子５３は、スイッチ回路５７を介して端子５４に接続されており、スイッチ回路５７が閉じる（ＯＮ状態になる）ことにより、端子５３と端子５４とが導通（短絡）されて、端子５４から第７信号Ｓ７が出力される。よって、第７信号Ｓ７の位相の第６信号Ｓ６の位相に対する遅延量をφ４とすると、φ４＝０に設定されている。なお、φ４は、通常は０に設定されるが、０以上の任意の値に設定しても構わない。その場合には、端子５３と端子５４との間に移相量φ４の移相器が挿入される。
【００２１】
端子５１は、トランジスタ７のドレイン端子に接続されており、トランジスタ７から第５信号Ｓ５が入力される。また、端子５１は、移相器５６を介して端子５２に接続されて
いる。移相器５６の移相量をφ５とすると、φ５＝１８０°＋φ１＋φ４に設定される。つまり、端子５２から出力される第８信号Ｓ８の位相の第５信号Ｓ５の位相に対する遅延量φ５は、φ５＝１８０°＋φ１＋φ４に設定される。本例の信号変換回路では、前述したように、φ１＝０，φ４＝０に設定されているため、φ５＝１８０°となっている。
【００２２】
このように、第２回路５は、第５信号Ｓ５および第６信号Ｓ６が入力されて、第６信号Ｓ６の位相をφ４（φ４≧０）だけ遅延させた位相を有する第７信号Ｓ７をスイッチ回路５７を介して出力するとともに、第５信号Ｓ５の位相をφ５（φ５＝１８０°＋φ１＋φ４）だけ遅延させた位相を有する第８信号Ｓ８を出力する。
【００２３】
第３回路６は、第７回路６１と比較回路６２とを有している。第７回路６１は、端子２０が端子１に接続されており、端子２１が端子２に接続されており、端子２２が比較回路６２に接続されている。そして、第７回路６１は、端子２０に第１信号Ｓ１が入力されるとともに、端子２１に第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差の情報を有する第１３信号Ｓ１３を端子２２から比較回路６２へ出力する。
【００２４】
図２に第７回路６１の回路構成の一例を示す。端子２０は、トランジスタ２３のゲート端子に接続されており、端子２１は、トランジスタ２４のゲート端子に接続されている。なお、図示しないバイアス回路が設けられ、トランジスタ２３およびトランジスタ２４のゲート端子に直流バイアス電圧が供給される。
【００２５】
トランジスタ２３のドレイン端子は電源電圧Ｖｄｄに接続されており、トランジスタ２３のソース端子はトランジスタ２４のドレイン端子に接続されており、トランジスタ２４のソース端子はトランジスタ２５のドレイン端子に接続されており、トランジスタ２５のソース端子はグランド電位に接続されている。トランジスタ２５は、ドレイン端子とゲート端子とが接続され、カレントミラー回路の参照電流側トランジスタとして機能する。
【００２６】
通常、ｎチャネルトランジスタは、ピンチオフ電圧以上の正電圧がゲート端子に印加されると、ドレイン・ソース端子間が導通する。従って、第１信号Ｓ１および第２信号Ｓ２がピンチオフ電圧以上の正電圧の時、トランジスタ２３およびトランジスタ２４がＯＮ状態になる。本回路構成では、トランジスタ２３およびトランジスタ２４がＡＮＤ回路を形成しているため、第１信号Ｓ１および第２信号Ｓ２が両方ともピンチオフ電圧以上の正電圧の時だけ、トランジスタ２５のドレイン端子に電源電圧Ｖｄｄが供給されることになる。
【００２７】
トランジスタ２３およびトランジスタ２４の両方がＯＮ状態の時間は、第１信号Ｓ１と第２信号Ｓ２との位相差に対応する。すなわち、２つの入力信号の位相差が小さい場合、両方ともＯＮ状態である時間は長くなり、２つの入力信号の位相差が大きい場合は、両方ともＯＮ状態である時間は短くなる。これにより、第１信号Ｓ１と第２信号Ｓ２との位相差の増減が、トランジスタ２５のドレイン端子への電源電圧Ｖｄｄの供給時間の増減に置き換えられる。
【００２８】
トランジスタ２５は、ゲート端子とドレイン端子とが接続されているため等価的にダイオードと見なすことができ、その結果、ドレイン端子に流れる電流に応じた電圧がゲート端子に得られる。前述のように、トランジスタ２５のドレインには、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて、電源電圧Ｖｄｄが供給されるため、トランジスタ２５のゲート端子から、第１信号Ｓ１と第２信号Ｓ２との位相差に応じた電圧を有する第１３信号Ｓ１３が出力される。具体的には、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなるにつれて小さくなる電圧を有する第１３信号Ｓ１３が、端子２２から比較回路６２へ出力される。
【００２９】
比較回路６２には、第７回路６１から第１３信号Ｓ１３が入力されるとともに、図示せぬ外部回路から、所定の電圧を有する第１４信号Ｓ１４が入力される。比較回路６２は、第１３信号Ｓ１３の電圧と第１４信号Ｓ１４の電圧とを比較して、第１３信号Ｓ１３の電圧が第１４信号Ｓ１４の電圧よりも小さいときにスイッチ回路５７が閉じるようにスイッチ回路５７を制御する第９信号Ｓ９を出力する。なお、比較回路６２としては、よく知られた種々の比較回路を用いることができる。
【００３０】
このようにして、第３回路６は、第１信号Ｓ１と第２信号Ｓ２との位相差が所定の値よりも大きいときにスイッチ回路５７が閉じるようにスイッチ回路５７を制御する第９信号Ｓ９を出力する。なお、第３回路６は、このような機能を有していればよく、他の回路構成でも構わない。例えば、トランジスタ７のドレイン端子から出力される第５信号Ｓ５の基本波成分の電力は、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなるにつれて小さくなる。よって、例えば、第５信号Ｓ５の基本波成分の電力を電力検波器で検波した電圧Ｖ１と第１４信号Ｓ１４の電圧とを比較して、電圧Ｖ１が第１４信号Ｓ１４の電圧よりも小さいときにスイッチ回路５７が閉じるようにスイッチ回路５７を制御する第９信号Ｓ９を出力するような第３回路６であっても構わない。
【００３１】
第４回路９には、第２回路５から第７信号Ｓ７および第８信号Ｓ８が入力される。第４回路９は、入力された第７信号Ｓ７および第８信号Ｓ８を加算して第１０信号Ｓ１０を端子３へ出力する。このような第４回路９としては、例えば、入力された２つの信号の電圧を加算して出力する既知の加算回路を用いることができる。
【００３２】
図３は、図１に示す本例の信号変換回路３０から移相器１７，第２回路５および第３回路６を取り除いた従来の信号変換回路４０を示す回路図である。図４は、図３に示す従来の信号変換回路４０における問題点を説明するためのグラフである。図４に示すグラフにおいて、横軸は第１信号Ｓ１と第２信号Ｓ２との位相差を示し、縦軸は信号変換回路４０からの出力信号である第１５信号Ｓ１５の基本波成分の電力を示す。なお、この従来の信号変換回路４０においては、第１信号Ｓ１がトランジスタ７のソース端子およびトランジスタ８のゲート端子にそのまま入力され、第２信号Ｓ２がトランジスタ７のゲート端子およびトランジスタ８のソース端子にそのまま入力される。そして、トランジスタ７およびトランジスタ８のドレイン端子からそれぞれ出力された信号がそのまま加算されて第１５信号Ｓ１５が出力される。
【００３３】
図４に示すグラフから明らかなように、図３に示す従来の信号変換回路４０においては、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づいたときに急激に出力電力が低下するという問題が生じる。なお、図４に示すグラフは、第１信号Ｓ１および第２信号Ｓ２として、矩形波状の信号（完全な矩形波ではないがそれに近い波形を有する信号）を用いているため、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づいたときに急激に出力電力が低下している。第１信号Ｓ１および第２信号Ｓ２の波形が、完全な矩形波から正弦波に近づくにつれて、出力電力の低下が生じる位相差が小さくなる。
【００３４】
図５〜７は、この問題が生じるメカニズムを説明するための図である。図５〜７において、（ａ）は第１信号Ｓ１および第２信号Ｓ２の波形を示すグラフであり、（ｂ）は第１５信号Ｓ１５の波形を示すグラフである。また、４１は第１信号Ｓ１の電圧を示し、４２は第２信号Ｓ２の電圧を示し、４３は第１５信号Ｓ１５の電圧を示し、４７はトランジスタ７，８のピンチオフ電圧を示す。また、それぞれのグラフにおいて、横軸は時間を示し、縦軸は電圧を示す。そして、図５は、第１信号Ｓ１と第２信号Ｓ２との位相差が小さいときの状態を示し、図６は、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８
０°に近づいたときの状態を示し、図７は、第１信号Ｓ１と第２信号Ｓ２との位相差が１８０°を超えたときの状態を示す。なお、図５〜７においては、わかりやすくするために、第１信号Ｓ１および第２信号Ｓ２が正弦波である場合を示している。
【００３５】
第１信号Ｓ１と第２信号Ｓ２との位相差が小さいときは、図５に示すように、第１５信号Ｓ１５の波高は充分に大きい。しかしながら、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づくと、図６に示すように、第１５信号Ｓ１５の波高が小さくなってしまう。これにより、図４のグラフに示すように、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づくと第１５信号Ｓ１５の基本波成分の電力が急激に低下するという問題が生じる。なお、第１信号Ｓ１と第２信号Ｓ２との位相差が１８０°を超えて大きくなると、図７に示すように、位相が１８０°異なるスプリアスが現れ、その波高が次第に大きくなる。これにより、図４に示すグラフに示すように、第１信号Ｓ１と第２信号Ｓ２との位相差が１８０°を超えて大きくなるにつれて、第１５信号Ｓ１５の基本波成分の電力が急激に増加する現象が生じる。
【００３６】
図１に示す本例の信号変換回路３０においては、第１回路４を有していることから、トランジスタ８に入力される第３信号Ｓ３と第４信号Ｓ４との位相差を、トランジスタ７に入力される第１信号Ｓ１と第２信号Ｓ２との位相差に対してφ３だけ大きくすることができる。そして、図４に示すグラフにおいて第１５信号Ｓ１５の基本波成分の電力が低下し始めるときの第１信号Ｓ１と第２信号Ｓ２との位相差をφ６としたときに、φ３の値を、φ３＝１８０°−φ６を満足する値に設定する。これにより、トランジスタ７から出力される第５信号Ｓ５の波高が次第に小さくなって基本波成分の電力が低下するときに、波高が次第に大きくなる第６信号Ｓ６をトランジスタ８から出力することができる。そして、第２回路５によって、第５信号Ｓ５および第６信号Ｓ６の位相を等しくして第７信号Ｓ７および第８信号Ｓ８として出力し、第４回路９によって加算して第１０信号Ｓ１０として出力する。これにより、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づいたときの第１０信号Ｓ１０の基本波成分の電力低下を低減することができる。
【００３７】
なお、第２回路５のスイッチ回路５７が閉じるときの第１信号Ｓ１と第２信号Ｓ２との位相差は、図４に示すグラフにおいて第１５信号Ｓ１５の基本波成分の電力が低下し始めるときの第１信号Ｓ１と第２信号Ｓ２との位相差であるφ６に等しく設定する。これにより、必要なときだけ第７信号Ｓ７を第８信号Ｓ８に加算することができる。
【００３８】
（実施の形態の第２の例）
図８は本発明の実施の形態の第２の例の信号変換回路を示す回路図である。なお、本例においては、前述した実施の形態の第１の例の信号変換回路３０と異なる点のみについて説明し、同様の構成要素には同じ参照符号を付して重複する説明を省略する。
【００３９】
本例の信号変換回路５０は、図８に示すように、第１回路４の端子１３がトランジスタ７のゲート端子に接続されており、第１回路４の端子１４がトランジスタ７のソース端子に接続されており、第１回路４の端子１５がトランジスタ８のソース端子に接続されており、第１回路４の端子１６がトランジスタ８のゲート端子に接続されている。そして、第１信号Ｓ１がトランジスタ７のゲート端子に入力され、第２信号Ｓ２がトランジスタ７のソース端子に入力され、第３信号Ｓ３がトランジスタ８のソース端子に入力され、第４信号Ｓ４がトランジスタ８のゲート端子に入力される。このような構成を備える本例の信号変換回路５０も、図１に示す実施の形態の第１の例の信号変換回路３０と同様に機能する。
【００４０】
（実施の形態の第３の例）
図９は本発明の実施の形態の第３の例の増幅回路を示す回路図である。本例の増幅回路
８０は、図９に示すように、図１に示した実施の形態の第１の例の信号変換回路３０に加えて、第５回路３１と、第６回路３３と、トランジスタ６３と、低域通過フィルタ回路６５と、端子３４，３５とを有している。
【００４１】
端子３４には、図示せぬ外部回路から第１１信号Ｓ１１が入力される。本例の増幅回路８０において、第１１信号Ｓ１１は、包絡線変動を有する信号である。第５回路３１は、端子３４に接続されており、第１１信号Ｓ１１が入力されて、第１１信号Ｓ１１の振幅の変化に応じて互いの位相差が変化する第１信号Ｓ１および第２信号Ｓ２を生成する。なお、本例の増幅回路８０において、第１信号Ｓ１および第２信号Ｓ２は、互いに周波数の等しい矩形波状の定包絡線信号である。そして、第１１信号Ｓ１１の振幅が小さくなるにつれて、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなるように設定されている。そして、第５回路３１は、第１信号Ｓ１を信号変換回路３０の端子１へ出力し、第２信号Ｓ２を信号変換回路３０の端子２へ出力する。このような第５回路３１としては、公知の定包絡線信号生成回路を用いることができる。定包絡線信号生成回路であれば、どのような構成であっても良く、アナログ方式でもデジタル方式でも構わない。また、正弦波信号の矩形波状の信号への変換は、リミッタアンプ等を用いて容易に行うことができる。
【００４２】
信号変換回路３０は、第１信号Ｓ１および第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第１０信号Ｓ１０を端子３から出力する。
【００４３】
トランジスタ６３のゲート端子は、信号変換回路３０の端子３に接続されており、図示せぬＤＣカットキャパシタを介して第１０信号Ｓ１０がゲート端子に入力される。また、トランジスタ６３のゲート端子には、図示せぬバイアス回路から所定のバイアス電圧が加えられる。トランジスタ６３のドレイン端子は、低域通過フィルタ回路６５を介して電源電位Ｖｄｄに接続される。トランジスタ６３のソース端子は基準電位（グランド電位）に接続される。そして、トランジスタ６３は、第１０信号Ｓ１０をスイッチング増幅した信号である第１２信号Ｓ１２をドレイン端子から第６回路３３へ出力する。
【００４４】
第６回路３３は、ＬＣ直列共振回路２６と、整合回路２７とを有している。ＬＣ直列共振回路２６はトランジスタ６３のドレイン端子に接続されており、ＬＣ直列共振回路２６と端子３５とが整合回路２７を介して接続されている。ＬＣ直列共振回路２６は、互いに直列に接続されたインダクタおよびキャパシタによって構成されており、その共振周波数は、第１１信号Ｓ１１の基本波の周波数（第１２信号Ｓ１２の基本波の周波数と同じ）に略等しい値に設定されている。整合回路２７は、インダクタおよびキャパシタによって構成されており、ローパスフィルタ型の整合回路となっている。このような構成を有する第６回路３３は、信号変換回路３０から第１２信号Ｓ１２が入力されて、第１１信号Ｓ１１の基本波の周波数の信号を主に出力する。
【００４５】
このような構成を有する本例の増幅回路８０は、入力される第１１信号Ｓ１１が包絡線変動を有する信号である場合においても、高効率で線形増幅して出力することができる。また、２つの入力信号の位相差が大きいときの出力電力の低下が低減された信号変換回路３０を有していることから、入力される第１１信号Ｓ１１の振幅が小さいときの出力電力の低下が低減された高効率の増幅回路を得ることができる。なお、図１に示す実施の形態の第１の例の信号変換回路３０の代わりに図８に示す実施の形態の第２の例の信号変換回路５０を有する増幅回路８０であっても良いことは言うまでもない。
【００４６】
（実施の形態の第４の例）
図１０は本発明の実施の形態の第４の例の送信装置を示すブロック図である。本例の送信装置は、図１０に示すように、送信回路８１と、図９に示した増幅回路８０と、増幅回
路８０を介して送信回路８１に接続されたアンテナ８２とを有している。このような構成を有する本例の送信装置によれば、送信回路８１から出力された送信信号を、高効率の増幅回路８０を用いて増幅してアンテナ８２へ出力することができるので、消費電力が小さい送信装置を得ることができる。
【００４７】
（実施の形態の第５の例）
図１１は本発明の実施の形態の第５の例の通信装置を示すブロック図である。本例の通信装置は、図１１に示すように、送信回路８１と、第２の増幅回路８０と、増幅回路８０を介して送信回路８１に接続されたアンテナ８２と、アンテナ８２に接続された受信回路８３とを有している。また、アンテナ８２と、増幅回路８０および受信回路８３との間にはアンテナ共用回路８４が挿入されている。このような構成を有する本例の通信装置によれば、送信回路８１から出力された送信信号を、高効率の増幅回路８０を用いて増幅してアンテナ８２へ出力することができるので、消費電力が小さい通信装置を得ることができる。
【００４８】
（変形例）
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良が可能である。
【００４９】
例えば、前述した実施の形態の第１の例の信号変換回路３０および実施の形態の第２の例の信号変換回路５０においては、第３信号Ｓ３の位相の第１信号Ｓ１の位相に対する遅延量φ１と、第７信号Ｓ７の位相の第６信号Ｓ６の位相に対する遅延量であるφ４とがともに０である場合を示したが、これに限定されるものではない。例えば、φ１＝１０°，φ３＝１°，φ４＝２０°とする場合には、φ２＝φ１＋φ３＝１０°＋１°＝１１°となり、φ５＝１８０°＋φ１＋φ４＝１８０°＋１０°＋２０°＝２１０°となる。この場合には、端子１１と端子１５との間に移相量１０°の移相器を新たに挿入し、端子５３と端子５４との間に移相量２０°の移相器を新たに挿入するとともに、端子１２と端子１６との間に配置された移相器１７の移相量を１１°に設定し、端子５１と端子５２との間に配置された移相器５６の移相量を２１０°に設定すればよい。
【実施例】
【００５０】
次に、本発明の信号変換回路の具体例について説明する。図１に示した本発明の実施の形態の第１の例の信号変換回路３０および図３に示した比較例の信号変換回路４０の電気特性をシミュレーションによって算出した。このシミュレーションにおいて、第１信号Ｓ１および第２信号Ｓ２は、周波数が７３０ＭＨｚで電力が０ｄＢｍの矩形波状の信号とした。移相器１７における移相量φ２は、φ２＝φ１＋φ３＝０＋１°＝１°とした。移相器５６における移相量φ５は、φ５＝１８０°＋φ１＋φ４＝１８０°＋０＋０＝１８０°に設定した。トランジスタ７，８，２３，２４，２５は、ＮチャネルＦＥＴとした。
【００５１】
その結果を図１２のグラフに示す。グラフにおいて、横軸は、第１信号Ｓ１と第２信号Ｓ２との位相差であり、縦軸は、信号変換回路からの出力信号の基本波成分の電力である。また、実線は、図１に示した本発明の実施の形態の第１の例の信号変換回路３０の電気特性を示し、破線は、図３に示した比較例の信号変換回路４０の電気特性を示す。図１２に示すグラフによれば、比較例の信号変換回路４０では、第１信号Ｓ１と第２信号Ｓ２との位相差が１７９°を超えた付近から急激に出力信号の基本波成分の電力が低下しているのに対して、本発明の実施の形態の第１の例の信号変換回路３０では、出力信号の基本波成分の電力の急激な低下が殆ど見られないことがわかる。これにより本発明の有効性が確認できる。
【００５２】
さらに、図１に示した本発明の実施の形態の第１の例の信号変換回路３０に、図９に示
した第５回路３１を加えた回路と、本発明の実施の形態の第１の例の信号変換回路３０の代わりに、図３に示した比較例の信号変換回路４０を用いた回路とを作成して、その電気特性をシミュレーションした。
【００５３】
その結果を図１３のグラフに示す。グラフにおいて、横軸は、入力信号である第１１信号Ｓ１１の電力であり、縦軸は、信号変換回路からの出力信号の基本波成分の電力である。また、実線は、図１に示した本発明の実施の形態の第１の例の信号変換回路３０を用いたときの電気特性を示し、破線は、図３に示した比較例の信号変換回路４０を用いたときの電気特性を示す。図１３に示すグラフによれば、比較例の信号変換回路４０を用いたときには、入力信号である第１１信号Ｓ１１の電力が−３０ｄＢよりも小さくなった付近から急激に出力信号の基本波成分の電力が低下して、入力信号の電力と出力信号の電力との間の線形性が低下している。これに対して、本発明の実施の形態の第１の例の信号変換回路３０を用いたときには、出力信号の基本波成分の電力の急激な低下が見られず、入力信号の電力と出力信号の電力との間の線形性が改善されていることがわかる。これにより本発明の有効性が確認できた。
【符号の説明】
【００５４】
７，８，２３，２４，２５，６３：トランジスタ
４：第１回路
５：第２回路
６：第３回路
９：第４回路
３０，４０，５０：信号変換回路
３１：第５回路
３３：第６回路
８０：増幅回路
８１：送信回路
８２：アンテナ
８３：受信回路
【技術分野】
【０００１】
本発明は、入力された２つの信号の位相差が大きいときの出力電力の低下が抑制された信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置に関するものである。
【背景技術】
【０００２】
従来、入力された２つの入力信号の位相差に応じたデューティ比を有するパルス状の信号を出力する信号変換回路が知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１８２９０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の信号変換回路においては、入力された２つの信号の位相差が大きいときに出力電力が低下することがあった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、入力された２つの信号の位相差が大きいときの出力電力の低下が抑制された信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の信号変換回路は、第１信号および該第１信号に対して位相が等しいか又は遅れている第２信号が入力されて、前記第１信号と、前記第２信号と、前記第１信号の位相をφ１（φ１≧０）だけ遅延させた位相を有する第３信号と、前記第２信号の位相をφ２（φ２＝φ１＋φ３，φ３は所定の正の値）だけ遅延させた位相を有する第４信号とを出力する第１回路と、前記第１信号および前記第２信号の一方がソース端子に入力されるとともに、前記第１信号および前記第２信号の他方がゲート端子に入力されてドレイン端子から第５信号を出力する第１のトランジスタと、前記第３信号および前記第４信号の一方がソース端子に入力されるとともに、前記第３信号および前記第４信号の他方がゲート端子に入力されてドレイン端子から第６信号を出力する第２のトランジスタと、前記第５信号および前記第６信号が入力されて、前記第６信号の位相をφ４（φ４≧０）だけ遅延させた位相を有する第７信号をスイッチ回路を介して出力するとともに、前記第５信号の位相をφ５（φ５＝１８０°＋φ１＋φ４）だけ遅延させた位相を有する第８信号を出力する第２回路と、前記第１信号と前記第２信号との位相差が所定の値よりも大きいときに前記スイッチ回路が閉じるように前記スイッチ回路を制御する第９信号を出力する第３回路と、入力された前記第７信号および第８信号を加算して第１０信号を出力する第４回路とを少なくとも有していることを特徴とするものである。
【０００７】
本発明の増幅回路は、前記信号変換回路と、第１１信号が入力されて、該第１１信号の振幅の変化に応じて互いの位相差が変化する前記第１信号および前記第２信号を出力する第５回路と、前記第１０信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第１２信号を出力するトランジスタと、前記第１２信号が入力されて、前記第１１信号の基本波の周波数の信号を出力する第６回路とを少なくとも有していることを特徴とするものである。
【０００８】
本発明の送信装置は、送信回路と、前記幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とするものである。
【０００９】
本発明の通信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とするものである。
【発明の効果】
【００１０】
本発明の信号変換回路によれば、入力された２つの信号の位相差が大きいときの出力電力の低下が抑制された信号変換回路を得ることができる。
本発明の増幅回路によれば、入力電力が小さいときの出力電力の低下が抑制された増幅回路を得ることができる。
本発明の送信装置によれば、消費電力の小さい送信装置を得ることができる。
本発明の通信装置によれば、消費電力の小さい通信装置を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態の第１の例の信号変換回路を示す回路図である。
【図２】図１における第７回路６１の一例を示す回路図である。
【図３】従来の信号変換回路を示す回路図である。
【図４】従来の信号変換回路の問題点を説明するためのグラフである。
【図５】（ａ），（ｂ）は従来の信号変換回路の問題点を説明するための図である。
【図６】（ａ），（ｂ）は従来の信号変換回路の問題点を説明するための図である。
【図７】（ａ），（ｂ）は従来の信号変換回路の問題点を説明するための図である。
【図８】本発明の実施の形態の第２の例の信号変換回路を示す回路図である。
【図９】本発明の実施の形態の第３の例の増幅回路を示す回路図である。
【図１０】本発明の実施の形態の第４の例の送信装置を示すブロック図である。
【図１１】本発明の実施の形態の第５の例の通信装置を示すブロック図である。
【図１２】本発明の信号変換回路の効果を示すグラフである。
【図１３】本発明の信号変換回路の効果を示すグラフである。
【発明を実施するための形態】
【００１２】
以下、本発明の信号変換回路ならびにそれを用いた増幅回路，送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
【００１３】
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の信号変換回路を示す回路図である。図２は、図１における第７回路６１の一例を示す回路図である。本例の信号変換回路３０は、図１に示すように、端子１〜３と、トランジスタ７，８と、第１回路４と、第２回路５と、第３回路６と、第４回路９とを有している。
【００１４】
端子１には図示せぬ外部回路から第１信号Ｓ１が入力され、端子２には図示せぬ外部回路から第２信号Ｓ２が入力される。なお、本例の信号変換回路において、第１信号Ｓ１および第２信号Ｓ２は、振幅が一定で互いに周波数が等しい信号である。また、第１信号Ｓ１および第２信号Ｓ２は、正弦波状や矩形波状の信号でもよく、パルス状の信号でも構わない。また、第２信号Ｓ２は、第１信号Ｓ１に対して位相が等しいか又は遅れている信号である。
【００１５】
第１回路４は、端子１１〜１６と、移相器１７とを有している。端子１１は、端子１に接続されており、端子１から第１信号Ｓ１が入力される。また、端子１は、端子１３および端子１５に接続されている。よって、端子１１に入力された第１信号Ｓ１が端子１３か
らそのまま出力される。また、端子１５から出力される第３信号Ｓ３も、第１信号Ｓ１と全く同じ信号となっている。すなわち、第３信号Ｓ３の位相の第１信号Ｓ１の位相に対する遅延量をφ１とすると、φ１＝０に設定されている。なお、φ１は、通常は０に設定されるが、０以上の任意の値に設定しても構わない。その場合には、端子１１と端子１５との間に移相量φ１の移相器が挿入される。
【００１６】
端子１２は、端子２に接続されており、端子２から第２信号Ｓ２が入力される。また、端子１２は、端子１４に接続されており、端子１２に入力される第２信号Ｓ２は、端子１４からそのまま出力される。また、端子１２は、移相器１７を介して端子１６に接続されている。移相器１７の移相量をφ２とすると、φ２＝φ１＋φ３と設定される。なお、φ３は、第１信号Ｓ１および第２信号Ｓ２の波形等に応じて予め定められる値であり、設定方法は後述する。本例の信号変換回路では、φ３＝１°に設定されており、前述したように、φ１＝０に設定されているため、φ２＝φ１＋φ３＝０＋１°＝１°とされている。つまり、端子１６から出力される第４信号Ｓ４の位相の第２信号Ｓ２の位相に対する遅延量φ２は、φ２＝１°に設定されている。
【００１７】
このように、第１回路４は、第１信号Ｓ１および第２信号Ｓ２が入力されて、第１信号Ｓ１と、第２信号Ｓ２と、第１信号Ｓ１の位相をφ１（φ１≧０）だけ遅延させた位相を有する第３信号Ｓ３と、第２信号Ｓ２の位相をφ２（φ２＝φ１＋φ３，φ３は所定の正の値）だけ遅延させた位相を有する第４信号Ｓ４とを出力する。
【００１８】
トランジスタ７は、ソース端子が端子１３に接続されているとともにゲート端子が端子１４に接続されている。そして、トランジスタ７は、ソース端子に第１信号Ｓ１が入力されるとともに、ゲート端子に第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する信号である第５信号Ｓ５をドレイン端子から出力する。すなわち、トランジスタ７は、第１信号Ｓ１および第２信号Ｓ２の一方がソース端子に入力されるとともに、第１信号Ｓ１および第２信号Ｓ２の他方がゲート端子に入力されてドレイン端子から第５信号Ｓ５を出力する。
【００１９】
トランジスタ８は、ソース端子が端子１６に接続されているとともにゲート端子が端子１５に接続されている。そして、トランジスタ８は、ソース端子に第４信号Ｓ４が入力されるとともに、ゲート端子に第３信号Ｓ３が入力されて、第３信号Ｓ３と第４信号Ｓ４との位相差に応じてデューティ比が変化する信号である第６信号Ｓ６をドレイン端子から出力する。すなわち、トランジスタ８は、第３信号Ｓ３および第４信号Ｓ４の一方がソース端子に入力されるとともに、第３信号Ｓ３および第４信号Ｓ４の他方がゲート端子に入力されてドレイン端子から第６信号Ｓ６を出力する。なお、トランジスタ７，８はｎチャネルＦＥＴであり、それぞれのゲート端子には、必要に応じて所定のバイアス電圧が加えられる。
【００２０】
第２回路５は、端子５１〜５４と、移相器５６と、スイッチ回路５７とを有している。端子５３は、トランジスタ８のドレイン端子に接続されており、トランジスタ８から第６信号Ｓ６が入力される。また、端子５３は、スイッチ回路５７を介して端子５４に接続されており、スイッチ回路５７が閉じる（ＯＮ状態になる）ことにより、端子５３と端子５４とが導通（短絡）されて、端子５４から第７信号Ｓ７が出力される。よって、第７信号Ｓ７の位相の第６信号Ｓ６の位相に対する遅延量をφ４とすると、φ４＝０に設定されている。なお、φ４は、通常は０に設定されるが、０以上の任意の値に設定しても構わない。その場合には、端子５３と端子５４との間に移相量φ４の移相器が挿入される。
【００２１】
端子５１は、トランジスタ７のドレイン端子に接続されており、トランジスタ７から第５信号Ｓ５が入力される。また、端子５１は、移相器５６を介して端子５２に接続されて
いる。移相器５６の移相量をφ５とすると、φ５＝１８０°＋φ１＋φ４に設定される。つまり、端子５２から出力される第８信号Ｓ８の位相の第５信号Ｓ５の位相に対する遅延量φ５は、φ５＝１８０°＋φ１＋φ４に設定される。本例の信号変換回路では、前述したように、φ１＝０，φ４＝０に設定されているため、φ５＝１８０°となっている。
【００２２】
このように、第２回路５は、第５信号Ｓ５および第６信号Ｓ６が入力されて、第６信号Ｓ６の位相をφ４（φ４≧０）だけ遅延させた位相を有する第７信号Ｓ７をスイッチ回路５７を介して出力するとともに、第５信号Ｓ５の位相をφ５（φ５＝１８０°＋φ１＋φ４）だけ遅延させた位相を有する第８信号Ｓ８を出力する。
【００２３】
第３回路６は、第７回路６１と比較回路６２とを有している。第７回路６１は、端子２０が端子１に接続されており、端子２１が端子２に接続されており、端子２２が比較回路６２に接続されている。そして、第７回路６１は、端子２０に第１信号Ｓ１が入力されるとともに、端子２１に第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差の情報を有する第１３信号Ｓ１３を端子２２から比較回路６２へ出力する。
【００２４】
図２に第７回路６１の回路構成の一例を示す。端子２０は、トランジスタ２３のゲート端子に接続されており、端子２１は、トランジスタ２４のゲート端子に接続されている。なお、図示しないバイアス回路が設けられ、トランジスタ２３およびトランジスタ２４のゲート端子に直流バイアス電圧が供給される。
【００２５】
トランジスタ２３のドレイン端子は電源電圧Ｖｄｄに接続されており、トランジスタ２３のソース端子はトランジスタ２４のドレイン端子に接続されており、トランジスタ２４のソース端子はトランジスタ２５のドレイン端子に接続されており、トランジスタ２５のソース端子はグランド電位に接続されている。トランジスタ２５は、ドレイン端子とゲート端子とが接続され、カレントミラー回路の参照電流側トランジスタとして機能する。
【００２６】
通常、ｎチャネルトランジスタは、ピンチオフ電圧以上の正電圧がゲート端子に印加されると、ドレイン・ソース端子間が導通する。従って、第１信号Ｓ１および第２信号Ｓ２がピンチオフ電圧以上の正電圧の時、トランジスタ２３およびトランジスタ２４がＯＮ状態になる。本回路構成では、トランジスタ２３およびトランジスタ２４がＡＮＤ回路を形成しているため、第１信号Ｓ１および第２信号Ｓ２が両方ともピンチオフ電圧以上の正電圧の時だけ、トランジスタ２５のドレイン端子に電源電圧Ｖｄｄが供給されることになる。
【００２７】
トランジスタ２３およびトランジスタ２４の両方がＯＮ状態の時間は、第１信号Ｓ１と第２信号Ｓ２との位相差に対応する。すなわち、２つの入力信号の位相差が小さい場合、両方ともＯＮ状態である時間は長くなり、２つの入力信号の位相差が大きい場合は、両方ともＯＮ状態である時間は短くなる。これにより、第１信号Ｓ１と第２信号Ｓ２との位相差の増減が、トランジスタ２５のドレイン端子への電源電圧Ｖｄｄの供給時間の増減に置き換えられる。
【００２８】
トランジスタ２５は、ゲート端子とドレイン端子とが接続されているため等価的にダイオードと見なすことができ、その結果、ドレイン端子に流れる電流に応じた電圧がゲート端子に得られる。前述のように、トランジスタ２５のドレインには、第１信号Ｓ１と第２信号Ｓ２との位相差に応じて、電源電圧Ｖｄｄが供給されるため、トランジスタ２５のゲート端子から、第１信号Ｓ１と第２信号Ｓ２との位相差に応じた電圧を有する第１３信号Ｓ１３が出力される。具体的には、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなるにつれて小さくなる電圧を有する第１３信号Ｓ１３が、端子２２から比較回路６２へ出力される。
【００２９】
比較回路６２には、第７回路６１から第１３信号Ｓ１３が入力されるとともに、図示せぬ外部回路から、所定の電圧を有する第１４信号Ｓ１４が入力される。比較回路６２は、第１３信号Ｓ１３の電圧と第１４信号Ｓ１４の電圧とを比較して、第１３信号Ｓ１３の電圧が第１４信号Ｓ１４の電圧よりも小さいときにスイッチ回路５７が閉じるようにスイッチ回路５７を制御する第９信号Ｓ９を出力する。なお、比較回路６２としては、よく知られた種々の比較回路を用いることができる。
【００３０】
このようにして、第３回路６は、第１信号Ｓ１と第２信号Ｓ２との位相差が所定の値よりも大きいときにスイッチ回路５７が閉じるようにスイッチ回路５７を制御する第９信号Ｓ９を出力する。なお、第３回路６は、このような機能を有していればよく、他の回路構成でも構わない。例えば、トランジスタ７のドレイン端子から出力される第５信号Ｓ５の基本波成分の電力は、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなるにつれて小さくなる。よって、例えば、第５信号Ｓ５の基本波成分の電力を電力検波器で検波した電圧Ｖ１と第１４信号Ｓ１４の電圧とを比較して、電圧Ｖ１が第１４信号Ｓ１４の電圧よりも小さいときにスイッチ回路５７が閉じるようにスイッチ回路５７を制御する第９信号Ｓ９を出力するような第３回路６であっても構わない。
【００３１】
第４回路９には、第２回路５から第７信号Ｓ７および第８信号Ｓ８が入力される。第４回路９は、入力された第７信号Ｓ７および第８信号Ｓ８を加算して第１０信号Ｓ１０を端子３へ出力する。このような第４回路９としては、例えば、入力された２つの信号の電圧を加算して出力する既知の加算回路を用いることができる。
【００３２】
図３は、図１に示す本例の信号変換回路３０から移相器１７，第２回路５および第３回路６を取り除いた従来の信号変換回路４０を示す回路図である。図４は、図３に示す従来の信号変換回路４０における問題点を説明するためのグラフである。図４に示すグラフにおいて、横軸は第１信号Ｓ１と第２信号Ｓ２との位相差を示し、縦軸は信号変換回路４０からの出力信号である第１５信号Ｓ１５の基本波成分の電力を示す。なお、この従来の信号変換回路４０においては、第１信号Ｓ１がトランジスタ７のソース端子およびトランジスタ８のゲート端子にそのまま入力され、第２信号Ｓ２がトランジスタ７のゲート端子およびトランジスタ８のソース端子にそのまま入力される。そして、トランジスタ７およびトランジスタ８のドレイン端子からそれぞれ出力された信号がそのまま加算されて第１５信号Ｓ１５が出力される。
【００３３】
図４に示すグラフから明らかなように、図３に示す従来の信号変換回路４０においては、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づいたときに急激に出力電力が低下するという問題が生じる。なお、図４に示すグラフは、第１信号Ｓ１および第２信号Ｓ２として、矩形波状の信号（完全な矩形波ではないがそれに近い波形を有する信号）を用いているため、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づいたときに急激に出力電力が低下している。第１信号Ｓ１および第２信号Ｓ２の波形が、完全な矩形波から正弦波に近づくにつれて、出力電力の低下が生じる位相差が小さくなる。
【００３４】
図５〜７は、この問題が生じるメカニズムを説明するための図である。図５〜７において、（ａ）は第１信号Ｓ１および第２信号Ｓ２の波形を示すグラフであり、（ｂ）は第１５信号Ｓ１５の波形を示すグラフである。また、４１は第１信号Ｓ１の電圧を示し、４２は第２信号Ｓ２の電圧を示し、４３は第１５信号Ｓ１５の電圧を示し、４７はトランジスタ７，８のピンチオフ電圧を示す。また、それぞれのグラフにおいて、横軸は時間を示し、縦軸は電圧を示す。そして、図５は、第１信号Ｓ１と第２信号Ｓ２との位相差が小さいときの状態を示し、図６は、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８
０°に近づいたときの状態を示し、図７は、第１信号Ｓ１と第２信号Ｓ２との位相差が１８０°を超えたときの状態を示す。なお、図５〜７においては、わかりやすくするために、第１信号Ｓ１および第２信号Ｓ２が正弦波である場合を示している。
【００３５】
第１信号Ｓ１と第２信号Ｓ２との位相差が小さいときは、図５に示すように、第１５信号Ｓ１５の波高は充分に大きい。しかしながら、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づくと、図６に示すように、第１５信号Ｓ１５の波高が小さくなってしまう。これにより、図４のグラフに示すように、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づくと第１５信号Ｓ１５の基本波成分の電力が急激に低下するという問題が生じる。なお、第１信号Ｓ１と第２信号Ｓ２との位相差が１８０°を超えて大きくなると、図７に示すように、位相が１８０°異なるスプリアスが現れ、その波高が次第に大きくなる。これにより、図４に示すグラフに示すように、第１信号Ｓ１と第２信号Ｓ２との位相差が１８０°を超えて大きくなるにつれて、第１５信号Ｓ１５の基本波成分の電力が急激に増加する現象が生じる。
【００３６】
図１に示す本例の信号変換回路３０においては、第１回路４を有していることから、トランジスタ８に入力される第３信号Ｓ３と第４信号Ｓ４との位相差を、トランジスタ７に入力される第１信号Ｓ１と第２信号Ｓ２との位相差に対してφ３だけ大きくすることができる。そして、図４に示すグラフにおいて第１５信号Ｓ１５の基本波成分の電力が低下し始めるときの第１信号Ｓ１と第２信号Ｓ２との位相差をφ６としたときに、φ３の値を、φ３＝１８０°−φ６を満足する値に設定する。これにより、トランジスタ７から出力される第５信号Ｓ５の波高が次第に小さくなって基本波成分の電力が低下するときに、波高が次第に大きくなる第６信号Ｓ６をトランジスタ８から出力することができる。そして、第２回路５によって、第５信号Ｓ５および第６信号Ｓ６の位相を等しくして第７信号Ｓ７および第８信号Ｓ８として出力し、第４回路９によって加算して第１０信号Ｓ１０として出力する。これにより、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなって１８０°に近づいたときの第１０信号Ｓ１０の基本波成分の電力低下を低減することができる。
【００３７】
なお、第２回路５のスイッチ回路５７が閉じるときの第１信号Ｓ１と第２信号Ｓ２との位相差は、図４に示すグラフにおいて第１５信号Ｓ１５の基本波成分の電力が低下し始めるときの第１信号Ｓ１と第２信号Ｓ２との位相差であるφ６に等しく設定する。これにより、必要なときだけ第７信号Ｓ７を第８信号Ｓ８に加算することができる。
【００３８】
（実施の形態の第２の例）
図８は本発明の実施の形態の第２の例の信号変換回路を示す回路図である。なお、本例においては、前述した実施の形態の第１の例の信号変換回路３０と異なる点のみについて説明し、同様の構成要素には同じ参照符号を付して重複する説明を省略する。
【００３９】
本例の信号変換回路５０は、図８に示すように、第１回路４の端子１３がトランジスタ７のゲート端子に接続されており、第１回路４の端子１４がトランジスタ７のソース端子に接続されており、第１回路４の端子１５がトランジスタ８のソース端子に接続されており、第１回路４の端子１６がトランジスタ８のゲート端子に接続されている。そして、第１信号Ｓ１がトランジスタ７のゲート端子に入力され、第２信号Ｓ２がトランジスタ７のソース端子に入力され、第３信号Ｓ３がトランジスタ８のソース端子に入力され、第４信号Ｓ４がトランジスタ８のゲート端子に入力される。このような構成を備える本例の信号変換回路５０も、図１に示す実施の形態の第１の例の信号変換回路３０と同様に機能する。
【００４０】
（実施の形態の第３の例）
図９は本発明の実施の形態の第３の例の増幅回路を示す回路図である。本例の増幅回路
８０は、図９に示すように、図１に示した実施の形態の第１の例の信号変換回路３０に加えて、第５回路３１と、第６回路３３と、トランジスタ６３と、低域通過フィルタ回路６５と、端子３４，３５とを有している。
【００４１】
端子３４には、図示せぬ外部回路から第１１信号Ｓ１１が入力される。本例の増幅回路８０において、第１１信号Ｓ１１は、包絡線変動を有する信号である。第５回路３１は、端子３４に接続されており、第１１信号Ｓ１１が入力されて、第１１信号Ｓ１１の振幅の変化に応じて互いの位相差が変化する第１信号Ｓ１および第２信号Ｓ２を生成する。なお、本例の増幅回路８０において、第１信号Ｓ１および第２信号Ｓ２は、互いに周波数の等しい矩形波状の定包絡線信号である。そして、第１１信号Ｓ１１の振幅が小さくなるにつれて、第１信号Ｓ１と第２信号Ｓ２との位相差が大きくなるように設定されている。そして、第５回路３１は、第１信号Ｓ１を信号変換回路３０の端子１へ出力し、第２信号Ｓ２を信号変換回路３０の端子２へ出力する。このような第５回路３１としては、公知の定包絡線信号生成回路を用いることができる。定包絡線信号生成回路であれば、どのような構成であっても良く、アナログ方式でもデジタル方式でも構わない。また、正弦波信号の矩形波状の信号への変換は、リミッタアンプ等を用いて容易に行うことができる。
【００４２】
信号変換回路３０は、第１信号Ｓ１および第２信号Ｓ２が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第１０信号Ｓ１０を端子３から出力する。
【００４３】
トランジスタ６３のゲート端子は、信号変換回路３０の端子３に接続されており、図示せぬＤＣカットキャパシタを介して第１０信号Ｓ１０がゲート端子に入力される。また、トランジスタ６３のゲート端子には、図示せぬバイアス回路から所定のバイアス電圧が加えられる。トランジスタ６３のドレイン端子は、低域通過フィルタ回路６５を介して電源電位Ｖｄｄに接続される。トランジスタ６３のソース端子は基準電位（グランド電位）に接続される。そして、トランジスタ６３は、第１０信号Ｓ１０をスイッチング増幅した信号である第１２信号Ｓ１２をドレイン端子から第６回路３３へ出力する。
【００４４】
第６回路３３は、ＬＣ直列共振回路２６と、整合回路２７とを有している。ＬＣ直列共振回路２６はトランジスタ６３のドレイン端子に接続されており、ＬＣ直列共振回路２６と端子３５とが整合回路２７を介して接続されている。ＬＣ直列共振回路２６は、互いに直列に接続されたインダクタおよびキャパシタによって構成されており、その共振周波数は、第１１信号Ｓ１１の基本波の周波数（第１２信号Ｓ１２の基本波の周波数と同じ）に略等しい値に設定されている。整合回路２７は、インダクタおよびキャパシタによって構成されており、ローパスフィルタ型の整合回路となっている。このような構成を有する第６回路３３は、信号変換回路３０から第１２信号Ｓ１２が入力されて、第１１信号Ｓ１１の基本波の周波数の信号を主に出力する。
【００４５】
このような構成を有する本例の増幅回路８０は、入力される第１１信号Ｓ１１が包絡線変動を有する信号である場合においても、高効率で線形増幅して出力することができる。また、２つの入力信号の位相差が大きいときの出力電力の低下が低減された信号変換回路３０を有していることから、入力される第１１信号Ｓ１１の振幅が小さいときの出力電力の低下が低減された高効率の増幅回路を得ることができる。なお、図１に示す実施の形態の第１の例の信号変換回路３０の代わりに図８に示す実施の形態の第２の例の信号変換回路５０を有する増幅回路８０であっても良いことは言うまでもない。
【００４６】
（実施の形態の第４の例）
図１０は本発明の実施の形態の第４の例の送信装置を示すブロック図である。本例の送信装置は、図１０に示すように、送信回路８１と、図９に示した増幅回路８０と、増幅回
路８０を介して送信回路８１に接続されたアンテナ８２とを有している。このような構成を有する本例の送信装置によれば、送信回路８１から出力された送信信号を、高効率の増幅回路８０を用いて増幅してアンテナ８２へ出力することができるので、消費電力が小さい送信装置を得ることができる。
【００４７】
（実施の形態の第５の例）
図１１は本発明の実施の形態の第５の例の通信装置を示すブロック図である。本例の通信装置は、図１１に示すように、送信回路８１と、第２の増幅回路８０と、増幅回路８０を介して送信回路８１に接続されたアンテナ８２と、アンテナ８２に接続された受信回路８３とを有している。また、アンテナ８２と、増幅回路８０および受信回路８３との間にはアンテナ共用回路８４が挿入されている。このような構成を有する本例の通信装置によれば、送信回路８１から出力された送信信号を、高効率の増幅回路８０を用いて増幅してアンテナ８２へ出力することができるので、消費電力が小さい通信装置を得ることができる。
【００４８】
（変形例）
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良が可能である。
【００４９】
例えば、前述した実施の形態の第１の例の信号変換回路３０および実施の形態の第２の例の信号変換回路５０においては、第３信号Ｓ３の位相の第１信号Ｓ１の位相に対する遅延量φ１と、第７信号Ｓ７の位相の第６信号Ｓ６の位相に対する遅延量であるφ４とがともに０である場合を示したが、これに限定されるものではない。例えば、φ１＝１０°，φ３＝１°，φ４＝２０°とする場合には、φ２＝φ１＋φ３＝１０°＋１°＝１１°となり、φ５＝１８０°＋φ１＋φ４＝１８０°＋１０°＋２０°＝２１０°となる。この場合には、端子１１と端子１５との間に移相量１０°の移相器を新たに挿入し、端子５３と端子５４との間に移相量２０°の移相器を新たに挿入するとともに、端子１２と端子１６との間に配置された移相器１７の移相量を１１°に設定し、端子５１と端子５２との間に配置された移相器５６の移相量を２１０°に設定すればよい。
【実施例】
【００５０】
次に、本発明の信号変換回路の具体例について説明する。図１に示した本発明の実施の形態の第１の例の信号変換回路３０および図３に示した比較例の信号変換回路４０の電気特性をシミュレーションによって算出した。このシミュレーションにおいて、第１信号Ｓ１および第２信号Ｓ２は、周波数が７３０ＭＨｚで電力が０ｄＢｍの矩形波状の信号とした。移相器１７における移相量φ２は、φ２＝φ１＋φ３＝０＋１°＝１°とした。移相器５６における移相量φ５は、φ５＝１８０°＋φ１＋φ４＝１８０°＋０＋０＝１８０°に設定した。トランジスタ７，８，２３，２４，２５は、ＮチャネルＦＥＴとした。
【００５１】
その結果を図１２のグラフに示す。グラフにおいて、横軸は、第１信号Ｓ１と第２信号Ｓ２との位相差であり、縦軸は、信号変換回路からの出力信号の基本波成分の電力である。また、実線は、図１に示した本発明の実施の形態の第１の例の信号変換回路３０の電気特性を示し、破線は、図３に示した比較例の信号変換回路４０の電気特性を示す。図１２に示すグラフによれば、比較例の信号変換回路４０では、第１信号Ｓ１と第２信号Ｓ２との位相差が１７９°を超えた付近から急激に出力信号の基本波成分の電力が低下しているのに対して、本発明の実施の形態の第１の例の信号変換回路３０では、出力信号の基本波成分の電力の急激な低下が殆ど見られないことがわかる。これにより本発明の有効性が確認できる。
【００５２】
さらに、図１に示した本発明の実施の形態の第１の例の信号変換回路３０に、図９に示
した第５回路３１を加えた回路と、本発明の実施の形態の第１の例の信号変換回路３０の代わりに、図３に示した比較例の信号変換回路４０を用いた回路とを作成して、その電気特性をシミュレーションした。
【００５３】
その結果を図１３のグラフに示す。グラフにおいて、横軸は、入力信号である第１１信号Ｓ１１の電力であり、縦軸は、信号変換回路からの出力信号の基本波成分の電力である。また、実線は、図１に示した本発明の実施の形態の第１の例の信号変換回路３０を用いたときの電気特性を示し、破線は、図３に示した比較例の信号変換回路４０を用いたときの電気特性を示す。図１３に示すグラフによれば、比較例の信号変換回路４０を用いたときには、入力信号である第１１信号Ｓ１１の電力が−３０ｄＢよりも小さくなった付近から急激に出力信号の基本波成分の電力が低下して、入力信号の電力と出力信号の電力との間の線形性が低下している。これに対して、本発明の実施の形態の第１の例の信号変換回路３０を用いたときには、出力信号の基本波成分の電力の急激な低下が見られず、入力信号の電力と出力信号の電力との間の線形性が改善されていることがわかる。これにより本発明の有効性が確認できた。
【符号の説明】
【００５４】
７，８，２３，２４，２５，６３：トランジスタ
４：第１回路
５：第２回路
６：第３回路
９：第４回路
３０，４０，５０：信号変換回路
３１：第５回路
３３：第６回路
８０：増幅回路
８１：送信回路
８２：アンテナ
８３：受信回路
【特許請求の範囲】
【請求項１】
第１信号および該第１信号に対して位相が等しいか又は遅れている第２信号が入力されて、前記第１信号と、前記第２信号と、前記第１信号の位相をφ１（φ１≧０）だけ遅延させた位相を有する第３信号と、前記第２信号の位相をφ２（φ２＝φ１＋φ３，φ３は所定の正の値）だけ遅延させた位相を有する第４信号とを出力する第１回路と、
前記第１信号および前記第２信号の一方がソース端子に入力されるとともに、前記第１信号および前記第２信号の他方がゲート端子に入力されてドレイン端子から第５信号を出力する第１のトランジスタと、
前記第３信号および前記第４信号の一方がソース端子に入力されるとともに、前記第３信号および前記第４信号の他方がゲート端子に入力されてドレイン端子から第６信号を出力する第２のトランジスタと、
前記第５信号および前記第６信号が入力されて、前記第６信号の位相をφ４（φ４≧０）だけ遅延させた位相を有する第７信号をスイッチ回路を介して出力するとともに、前記第５信号の位相をφ５（φ５＝１８０°＋φ１＋φ４）だけ遅延させた位相を有する第８信号を出力する第２回路と、
前記第１信号と前記第２信号との位相差が所定の値よりも大きいときに前記スイッチ回路が閉じるように前記スイッチ回路を制御する第９信号を出力する第３回路と、
入力された前記第７信号および第８信号を加算して第１０信号を出力する第４回路とを少なくとも有していることを特徴とする信号変換回路。
【請求項２】
請求項１に記載の信号変換回路と、
第１１信号が入力されて、該第１１信号の振幅の変化に応じて互いの位相差が変化する前記第１信号および前記第２信号を出力する第５回路と、
前記第１０信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第１２信号を出力するトランジスタと、
前記第１２信号が入力されて、前記第１１信号の基本波の周波数の信号を出力する第６回路とを少なくとも有していることを特徴とする増幅回路。
【請求項３】
送信回路と、請求項２に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とする送信装置。
【請求項４】
送信回路と、請求項２に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とする通信装置。
【請求項１】
第１信号および該第１信号に対して位相が等しいか又は遅れている第２信号が入力されて、前記第１信号と、前記第２信号と、前記第１信号の位相をφ１（φ１≧０）だけ遅延させた位相を有する第３信号と、前記第２信号の位相をφ２（φ２＝φ１＋φ３，φ３は所定の正の値）だけ遅延させた位相を有する第４信号とを出力する第１回路と、
前記第１信号および前記第２信号の一方がソース端子に入力されるとともに、前記第１信号および前記第２信号の他方がゲート端子に入力されてドレイン端子から第５信号を出力する第１のトランジスタと、
前記第３信号および前記第４信号の一方がソース端子に入力されるとともに、前記第３信号および前記第４信号の他方がゲート端子に入力されてドレイン端子から第６信号を出力する第２のトランジスタと、
前記第５信号および前記第６信号が入力されて、前記第６信号の位相をφ４（φ４≧０）だけ遅延させた位相を有する第７信号をスイッチ回路を介して出力するとともに、前記第５信号の位相をφ５（φ５＝１８０°＋φ１＋φ４）だけ遅延させた位相を有する第８信号を出力する第２回路と、
前記第１信号と前記第２信号との位相差が所定の値よりも大きいときに前記スイッチ回路が閉じるように前記スイッチ回路を制御する第９信号を出力する第３回路と、
入力された前記第７信号および第８信号を加算して第１０信号を出力する第４回路とを少なくとも有していることを特徴とする信号変換回路。
【請求項２】
請求項１に記載の信号変換回路と、
第１１信号が入力されて、該第１１信号の振幅の変化に応じて互いの位相差が変化する前記第１信号および前記第２信号を出力する第５回路と、
前記第１０信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第１２信号を出力するトランジスタと、
前記第１２信号が入力されて、前記第１１信号の基本波の周波数の信号を出力する第６回路とを少なくとも有していることを特徴とする増幅回路。
【請求項３】
送信回路と、請求項２に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とする送信装置。
【請求項４】
送信回路と、請求項２に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とする通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−９３８１０（Ｐ２０１３−９３８１０Ａ）
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願番号】特願２０１１−２３６１０７（Ｐ２０１１−２３６１０７）
【出願日】平成２３年１０月２７日（２０１１．１０．２７）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願日】平成２３年１０月２７日（２０１１．１０．２７）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]