信号弁別回路および光信号受信弁別回路
【課題】1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑えることができ、また、後段の回路及び装置には整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としないようにする。
【解決手段】全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生するとき、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路5,6,7を有し、前記時分割多重された信号を全てのクロック・データ再生回路5,6,7に分配し、該クロック・データ再生回路5,6,7の入力端子部にゲート回路11,12,13を設け、該ゲート回路11,12,13の開閉をビットレート制御信号で制御する。
【解決手段】全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生するとき、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路5,6,7を有し、前記時分割多重された信号を全てのクロック・データ再生回路5,6,7に分配し、該クロック・データ再生回路5,6,7の入力端子部にゲート回路11,12,13を設け、該ゲート回路11,12,13の開閉をビットレート制御信号で制御する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数のビットレートの信号が時分割多重されている信号を取り扱う際に、複数のビットレートの全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない場合に、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、信号を瞬時に弁別する信号弁別回路、およびこれを利用して光信号を弁別して受信する光信号受信弁別回路に関するものである。
【背景技術】
【0002】
データ伝送サービスを利用するユーザの要望は時代とともに多様化の一途をたどっており、複数のビットレートのサービスが提供されている。一般に信号を受信する受信回路は、特定のビットレートの信号のみを受信するように設計されているが、設備投資の削減効果を狙って、複数のビットレートの信号を受信可能なマルチレート受信器に対するニーズが顕在化している。
【0003】
これまで、信号のビットレートが時間とともに切り替わる(時分割多重されている)システムを実現するには、主に複数のビットレートの信号を瞬時に切り換え受信可能なバースト受信器を用いて構成する手法が提案されてきた。これは、通常の連続信号用受信器のように、ビットレートの切り換えに対する応答性能が比較的遅い受信装置を用いると、ビットレートが切り換わるたびに受信器の状態が比較的長い時間をかけて変化するため、その間は信号の受信ができなくなり、伝送効率が著しく劣化してしまうからである。
【0004】
例えば、特許文献1や特許文献2などでは、データの速度を瞬時に判定し、受信器のクロックを切り替えて受信するシステムが提案されている。これらのシステムに共通して言えることは、取り扱うことのできる複数のビットレートは、各々整数倍もしくは整数分の1の関係にあるものに限られるということである。
【0005】
ビットレートの切り換えに対して、受光感度を切り換える必要がない場合には、クロック信号をビットレートに対して瞬時に切り換える機能をクロック再生回路が有していれば良いが、一般に、PLLを基本とする周波数同期回路は応答性能が遅く、かつ周波数可変範囲が狭いため、逓倍回路や分周回路(特許文献1の1/2分周回路308、特許文献2の分周回路423)などのクロック周波数を整数倍か整数分の1(厳密には2のべき乗倍もしくは2のべき乗分の1)に変換させる回路を用いる。このため、受信可能なビットレートは発振器の発振周波数の整数倍か整数分の1に限定される。
【特許文献1】特開2002−051033号公報
【特許文献2】特開平8−008954号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
上記に述べたように、従来技術では、複数のビットレートを扱う場合に、ビットレート間に整数倍もしくは整数分の1の関係が成立しなければ救うことができない。整数倍もしくは整数分の1の関係に無い複数のビットレートを扱う場合、クロック・データ再生回路内部のクロック再生回路をビットレート毎に設けて、入力される信号のビットレートに対応して瞬時に切り換える機能が必要になるが、一般に発振回路を有するクロック再生回路を複数設けた場合、電磁界的な結合による発振回路間の干渉などが生じるため、発振回路間の遮蔽が必要になるなどの課題があった。
【0007】
さらに、特許文献1や特許文歓2の受信装置は、異なるビットレートの受信信号を同一の出力端子から出力する構成となっている。このため、仮に受信器が整数倍もしくは整数分の1の関係にないビットレートを受信できたとしても、受信器の後段に接続される回路および装置も同様に、整数倍もしくは整数分の1の関係にない複数のビットレートに対応可能でなければならないという課題がある。
【0008】
本発明の目的は、1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑えることができ、また、後段の回路及び装置には整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としない、信号弁別回路および光信号受信弁別回路を提供することである。
【課題を解決するための手段】
【0009】
上記目的を達成するために、請求項1にかかる発明の信号弁別回路は、全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生する信号弁別回路であって、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路を有し、前記時分割多重された信号を全てのクロック・データ再生回路に分配し、該クロック・データ再生回路の入力端子部もしくは内部にゲート回路を設け、該ゲート回路の開閉をビットレート制御信号で制御することで、前記時分割多重された信号を、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項2にかかる発明の信号弁別回路は、全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生する信号弁別回路であって、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路を有し、1つの信号入力端子と全ての前記クロック・データ再生回路の入力端子の間に方路切換回路を接続し、該方路切換回路をビットレート制御信号により制御することで、前記時分割多重された信号を、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項3にかかる発明の光信号受信弁別回路は、複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピータンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、
該クロック・データ再生回路の代わりに、請求項1もしくは請求項2に記載の信号弁別回路を具備し、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項4にかかる発明は、請求項3に記載の光信号受信弁別回路において、前記インピーダンス変換増幅回路として並列帰還並列注入型増幅回路を用い、該並列帰還並列注入型増幅回路の並列帰還抵抗の抵抗値を前記ビットレート制御信号により制御可能な可変抵抗とすることを特徴とする。
請求項5にかかる発明は、請求項3に記載の光信号受信弁別回路において、前記インピーダンス変換増幅回路の出力端子と前記後置増幅回路の入力端子の間に、ビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする。
請求項6にかかる発明の光信号受信弁別回路は、全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピーダンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、前記後置増幅回路として、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応した複数の後置増幅回路を有し、前記インピーダンス変換増幅回路の出力信号を全ての前記後置増幅回路に分配し、前記複数の後置増幅回路の出力信号を各々対応したクロック・データ再生回路で識別再生するとともに、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、前記後置増幅回路の入力端子部もしくは内部、もしくは前記クロック・データ再生回路の入力端子部もしくは内部にゲート回路を設け、該ゲート回路の開閉をビットレート制御信号で制御することで、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項7にかかる発明の光信号受信弁別回路は、全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピーダンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応した複数の後置増幅回路を有し、前記インピーダンス変換増幅回路の出力端子と全ての前記後置増幅回路の入力端子の間に方路切換回路を接続し、前記複数の後置増幅回路の出力信号を各々対応したクロック・データ再生回路で識別再生するともに、ビットレート制御信号により前記方路切換回路を制御することで、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるヒットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項8にかかる発明は、請求項6に記載の光信号受信弁別回路において、前記インピーダンス変換増幅回路の出力端子と前記複数の後置増幅回路の内の少なくとも1つの後置増幅回路の入力端子との間に、低域通過フィルタ回路もしくはビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする。
請求項9にかかる発明は、請求項7に記載の光信号受信弁別回路において、前記方路切換回路の出力端子と前記複数の後置増幅回路の内の少なくとも1つの後置増幅回路の入力端子との間に、低域通過フィルタ回路もしくはビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする。
【発明の効果】
【0010】
本発明によれば、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、クロック・データ再生回路を有することで、1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑えることができる。また、入力端子部に設けられたゲート回路の開閉選択もしくは方路切換回路の切り換えによって、各クロック・データ再生回路が有しているクロック再生回路の発振周波数と同一もしくは整数分の1のビットレートの信号のみを識別再生することで、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、個々の出力端子から出力させることができるので、後段の回路及び装置には整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としない。
【発明を実施するための最良の形態】
【0011】
<実施例1>
図1に本発明の実施例1の信号弁別回路を示す。図中、1は信号入力端子、2は第1の信号出力端子、3は第2の信号出力端子、4は第3の信号出力端子、5は第1のクロック・データ再生回路(CDR回路)、6は第2のクロック・データ再生回路、7は第3のクロック・データ再生回路、8は第1のビットレート制御信号入力端子、9は第2のビットレート制御信号入力端子、10は第3のビットレート制御信号入力端子、11は第1のゲート回路、12は第2のゲート回路、13は第3のゲート回路、を示す。クロック・データ再生回路5,6,7は、それぞれ整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、設けられる。
【0012】
本発明の全ての信号弁別回路(もしくはその信号弁別回路を利用した後記する光信号受信弁別回路)に入力される信号のビットレートの切り換えタイミングは、信号を送信する回路の送信タイミングを制御する制御回路や、別途設けられるビットレート判定手段などからビットレート制御信号として与えられるものとする。
【0013】
本実施例から明らかなように、本発明の信号弁別回路では、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、クロック・データ再生回路5,6,7を有しているので、1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑制し易い。
【0014】
また、入力端子1の側に設けられたゲート回路11,12,13の開閉を選択することで、各クロック・データ再生回路5,6,7が有しているクロック再生回路の発振周波数と同一もしくは整数分の1のビットレートの信号のみを識別再生することができるとともに、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、個々の出力端子2,3,4から出力することができるので、後段の回路及び装置には、整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としない。
【0015】
<実施例2>
図2に本発明の実施例2の信号弁別回路を示す。実施例1と同じものには同じ符号を付けた。5Aは第1のゲート回路内蔵クロック・データ再生回路、5Bは第2のゲート回路内蔵クロック・データ再生回路、5Cは第3のゲート回路内蔵クロック・データ再生回路、を示す。
【0016】
本実施例は、実施例1のゲート回路11,12,13をクロック・データ再生回路5,6,7の内部に設けた例であり、ビットレート制御信号入力端子8,9,10がクロック・データ再生回路5A,6A,7Aに直接設けられている。機能に関しては実施例1と変わらないので、同様の効果が得られる。
【0017】
<実施例3>
図3に本発明の実施例3の信号弁別回路を示す。実施例1と同じものには同じ符号を付けた。17は方路切換回路を示す。実施例1においては、ゲート回路11,12,13の開閉を選択することで、また実施例2においてはゲート回路内蔵クロック・データ再生回路5A,6A,7A内のゲート回路の開閉を選択することで、各クロック・データ再生回路が有しているクロック再生回路の発振周波数と同一もしくは整数分の1のビットレートの信号のみを識別再生する機能を実現しているが、本実施例では方路切換回路17のスイッチを用いて、入力信号のビットレートに対応したクロック・データ再生回路にのみ信号を伝達することで、同一の機能を提供している。
【0018】
本実施例は、実施例1,2のように信号を分配するのに比べ、挿入損失の小さな方路切換回路17を用いることで、分配による信号電力の損失を抑えることができるので、クロック・データ再生回路の識別感度を上げることができる。
【0019】
<実施例4>
図4に本発明の実施例4の光信号受信弁別回路を示す。実施例1と同じものには同じ符号を付けた。18は光電気変換素子、19はインピーダンス変換増幅回路、20は後置増幅回路、21は図1で説明した信号弁別回路、22は電源もしくは接地、を示す。
【0020】
本実施例は実施例1で示した信号弁別回路を光信号受信弁別回路に応用した例であり、複数のビットレートの信号を時分割多重した光信号を受信し弁別することができる。
【0021】
なお、本実施例では、信号弁別回路21に実施例1の構成を用いているが、実施例1,2,3のいずれの信号弁別回路を用いても同様の効果が得られる。また、インピーダンス変換増幅回路19に並列帰還並列注入型増幅回路を用いたが、光電気変換素子18の出力電流信号を電圧信号に変換増幅する機能を有していれば、回路構成に拘わらず同様の効果が得られる。
【0022】
<実施例5>
図5に本発明の実施例5の光信号受信弁別回路を示す。実施例4と同じものには同じ符号を付けた。図中、23は可変抵抗器、24は抵抗値制御端子、を示す。文献(T.Yoshida et al.,"New 156M/2.5Gbit/s multi-rate SPF transceiver with automatic sensitivity switching",The 10th Optolectronics and Communications Conference(OECC2005),Jul.2005,paper 6B4-3.)にあるように、インピーダンス変換増幅回路に並列帰還並列注入型増幅回路の構成を用いた場合、帰還抵抗の値を変化させると光受信器の受光感度が変化する。帰還抵抗が大きければ大きいほど受光感度は改善するが、同時に回路の帯域は減少してしまう。
【0023】
信号を等化増幅するには、ビットレート×0.7Hz以上の帯域が必要であるため、ビットレートに併せて帰還抵抗の値を最適化できれば、受光感度をビットレート毎に最適化することができる。本実施例は並列帰還抵抗に可変抵抗23を用い、抵抗値制御端子24への制御信号入力によってその値を変化させることができるので、受信する光信号のビットレートに応じて受光感度を最適化させることができる。
【0024】
なお、図5中では図4同様に、信号弁別回路21に実施例1の構成を用いているが、実施例1,2,3のいずれの信号弁別回路を用いても同様の効果が得られる。
【0025】
<実施例6>
図6に本発明の第6の実施例の光信号受信弁別回路を示す。実施例4と同じものには同じ符号を付けた。25は帯域可変低域通過フィルタ回路、26は帯域制御端子、を示す。本実施例はインピーダンス変換増幅回路19の帰還抵抗を変化させるかわりに、インピーダンス変換増幅回路19と後置増幅回路20の間に帯域可変低域通過フィルタ回路25を挿入し、帯域制御端子26にビットレート制御信号を入力することで、雑音帯域をビットレート毎に最適化するので、一定の受光感度改善効果が得られる。
【0026】
<実施例7>
図7に本発明の実施例7の光信号受信弁別回路を示す。実施例4と同じものには同じ符号を付けた。27は第1の後置増幅回路、28は第2の後置増幅回路、29は第3の後置増幅回路、を示す。本実施例では信号の分配をインピーダンス変換増幅回路19の後段で行っており、機能的には実施例4と同様の効果が得られる。さらに後置増幅回路27,28,29が、それらの後置増幅回路の後段に接続されるクロック・データ再生回路5,6,7の扱うビットレートのうち、最も高いビットレートの信号に対して最適化された帯域を有している場合には、ビットレート群毎に最適化された受光感度を得ることができる。
【0027】
<実施例8>
図8に本発明の実施例8の光信号受信弁別回路を示す。実施例7と同じものには同じ符号を付けた。図から明らかなように、弁別機能を実現するゲート回路11,12,13の位置を、後置増幅回路27,28,29とクロック・データ再生回路5,6,7の間に設けた例であり、実施例7と同様の効果が得られる。
【0028】
<実施例9>
図9に本発明の実施例9の光信号受信弁別回路を示す。実施例7と同じものには同じ符号を付けた。本実施例は、弁別機能を実現するゲート回路を後置増幅回路の内部に設けた例であり、ビットレート制御信号入力端子8,9,10がゲート回路内蔵後置増幅回路27A,28A,29Aに直接設けられている。本実施例でも、実施例7、8と同様の効果が得られる。
【0029】
<実施例10>
図10に本発明の実施例10の光信号受信弁別回路を示す。実施例7と同じものには同じ符号を付けた。本実施例は、弁別機能を実現するゲート回路をクロック・データ再生回路の内部に設けた例であり、ビットレート制御信号入力端子8,9,10がゲート回路内蔵クロック・データ再生回路5A,6A,7Aに直接設けられている。本実施例でも、実施例7、8、9と同様の効果が得られる。
【0030】
<実施例11>
図11に本発明の実施例11の光信号受信弁別回路を示す。実施例3および実施例7と同じものには同じ符号を付けた。本実施例は、実施例7〜10の信号弁別機能を実施例3と同様に方路切換回路17を用いて実現した例である。本実施例では、実施例1,2に対する実施例3の効果と同様の効果が、実施例7〜10に対して得られる。
【0031】
<実施例12>
図12に本発明の実施例12の光信号受信弁別回路を示す。実施例6および実施例7と同じものには同じ符号を付けた。本実施例では帯域可変低域通過フィルタ回路25が第1の後置増幅回路27を含む分岐回路の先頭に挿入されている。
【0032】
この分岐回路が、第1のクロック・データ再生回路5の有するクロック再生回路の発振周波数と同一のビットレートだけでなく、整数分の1のビットレートをも取り扱う場合、ビットレートに応じて帯域制御端子26にビットレート制御信号を入力することで、雑音帯域をビットレート毎に最適化することかできるので、受光感度改善効果が得られる。
【0033】
なお、本実施例では便宜上、帯域可変低域通過フィルタ回路25を用いた例を示したが、帯域の広い後置増幅回路を用いざるを得ない場合には、固定の低域通過フィルタ回路を用いて帯域を最適化することで、実施例7〜10と同程度の効果が得られる。また、本実施例ではゲート回路の前段に当該低域通過フィルタ回路を挿入した例を示したが、後置増幅回路の前段であれば、ゲート回路の後段であっても同様の効果が得られる。また、本実施例では便宜上、第1の後置増幅回路27を含む分岐回路にフィルタ回路を挿入した例を示したが、複数の分岐回路に設けても良いし、全ての分岐回路に設けても良い。また、本実施例では実施例7をベースにフィルタ回路を挿入した例を示したが、実施例7〜10のどの実施例に対して適用しても同様の効果が得られる。
【0034】
<実施例13>
図13に本発明の実施例13の光信号受信弁別回路を示す。実施例11および実施例12と同じものには同じ符号を付けた。本実施例は、実施例12の信号弁別機能を実施例3と同様に方路切換回路17を用いて実現した例で、実施例1、2に対する実施例3の効果と同様の効果が実施例12に対して得られる。
【0035】
本実施例では便宜上、帯域可変低域通過フィルタ回路25を用いた例を示したが、帯域の広い後置増幅回路を用いざるを得ない場合には、固定の低域通過フィルタ回路を用いて帯域を最適化することで、実施例11と同程度の効果が得られる。また、本実施例では便宜上、第1の後置増幅回路を含む分岐回路にフィルタ回路を挿入した例を示したが、複数の分岐回路に設けても良いし、全ての分岐回路に設けても良い。
【0036】
<他の実施例>
以上の実施例では、便宜上3つのクロック・データ再生回路5,6,7(あるいは5A,6A,7A)を有している例を示したが、整数倍もしくは整数分の1の関係にあるビットレート群の数、もしくはビットレートの種類と同数のクロック・データ再生回路を有していれば良い。また、信号結線をシングルエンド型の表記で示したが、信号結線の全てもしくは一部を差動型接続にしても同様の効果が得られる。図1,2,4,5,6,7,8,9,10,12の実施例では、便宜上分岐部を結線の分岐で示したが、分配回路やその他の分配手段をもって分配しても同様の効果が得られる。さらに本発明の実施例に用いられている全てのゲート回路は、制御信号によって信号を通過もしくは遮断する機能を有していれば、内部の材料や回路構成によらない。
【0037】
以上、説明したとおり、本実施例のように、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、クロック・データ再生回路を有することで、1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑えることができ、入力端子部に設けられたゲート回路の開閉選択もしくは方路切換回路の切り換えによって、各クロック・データ再生回路が有しているクロック再生回路の発振周波数と同一もしくは整数分の1のビットレートの信号のみを識別再生することができるとともに、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、個々の出力端子から出力させることができるので、後段の回路及び装置には整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としない。
【図面の簡単な説明】
【0038】
【図1】本発明の実施例1の信号弁別回路のブロック図である。
【図2】本発明の実施例2の信号弁別回路のブロック図である。
【図3】本発明の実施例3の信号弁別回路のブロック図である。
【図4】本発明の実施例4の光信号受信弁別回路のブロック図である。
【図5】本発明の実施例5の光信号受信弁別回路のブロック図である。
【図6】本発明の実施例6の光信号受信弁別回路のブロック図である。
【図7】本発明の実施例7の光信号受信弁別回路のブロック図である。
【図8】本発明の実施例8の光信号受信弁別回路のブロック図である。
【図9】本発明の実施例9の光信号受信弁別回路のブロック図である。
【図10】本発明の実施例10の光信号受信弁別回路のブロック図である。
【図11】本発明の実施例11の光信号受信弁別回路のブロック図である。
【図12】本発明の実施例12の光信号受信弁別回路のブロック図である。
【図13】本発明の実施例13の光信号受信弁別回路のブロック図である。
【符号の説明】
【0039】
1:信号入力端子
2,3,4:信号出力端子
5,6,7:クロック・データ再生回路
5A,6A,7A:ゲート回路内蔵クロック・データ再生回路
8〜10:ビットレート制御信号入力端子
11,12,13:ゲート回路
17:方路切換回
18:光電気変換素子
19:インピーダンス変換増幅回路
20:後置増幅回路
21:信号弁別回路
22:電源もしくは接地
23:可変抵抗器
24:抵抗制御御端子
25:帯域可変低域通過フィルタ回路
26:帯域制御端子
27,28,29:後置増幅回路
27A,28A,29A:ゲート回路内蔵後置増幅回路
【技術分野】
【0001】
本発明は、複数のビットレートの信号が時分割多重されている信号を取り扱う際に、複数のビットレートの全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない場合に、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、信号を瞬時に弁別する信号弁別回路、およびこれを利用して光信号を弁別して受信する光信号受信弁別回路に関するものである。
【背景技術】
【0002】
データ伝送サービスを利用するユーザの要望は時代とともに多様化の一途をたどっており、複数のビットレートのサービスが提供されている。一般に信号を受信する受信回路は、特定のビットレートの信号のみを受信するように設計されているが、設備投資の削減効果を狙って、複数のビットレートの信号を受信可能なマルチレート受信器に対するニーズが顕在化している。
【0003】
これまで、信号のビットレートが時間とともに切り替わる(時分割多重されている)システムを実現するには、主に複数のビットレートの信号を瞬時に切り換え受信可能なバースト受信器を用いて構成する手法が提案されてきた。これは、通常の連続信号用受信器のように、ビットレートの切り換えに対する応答性能が比較的遅い受信装置を用いると、ビットレートが切り換わるたびに受信器の状態が比較的長い時間をかけて変化するため、その間は信号の受信ができなくなり、伝送効率が著しく劣化してしまうからである。
【0004】
例えば、特許文献1や特許文献2などでは、データの速度を瞬時に判定し、受信器のクロックを切り替えて受信するシステムが提案されている。これらのシステムに共通して言えることは、取り扱うことのできる複数のビットレートは、各々整数倍もしくは整数分の1の関係にあるものに限られるということである。
【0005】
ビットレートの切り換えに対して、受光感度を切り換える必要がない場合には、クロック信号をビットレートに対して瞬時に切り換える機能をクロック再生回路が有していれば良いが、一般に、PLLを基本とする周波数同期回路は応答性能が遅く、かつ周波数可変範囲が狭いため、逓倍回路や分周回路(特許文献1の1/2分周回路308、特許文献2の分周回路423)などのクロック周波数を整数倍か整数分の1(厳密には2のべき乗倍もしくは2のべき乗分の1)に変換させる回路を用いる。このため、受信可能なビットレートは発振器の発振周波数の整数倍か整数分の1に限定される。
【特許文献1】特開2002−051033号公報
【特許文献2】特開平8−008954号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
上記に述べたように、従来技術では、複数のビットレートを扱う場合に、ビットレート間に整数倍もしくは整数分の1の関係が成立しなければ救うことができない。整数倍もしくは整数分の1の関係に無い複数のビットレートを扱う場合、クロック・データ再生回路内部のクロック再生回路をビットレート毎に設けて、入力される信号のビットレートに対応して瞬時に切り換える機能が必要になるが、一般に発振回路を有するクロック再生回路を複数設けた場合、電磁界的な結合による発振回路間の干渉などが生じるため、発振回路間の遮蔽が必要になるなどの課題があった。
【0007】
さらに、特許文献1や特許文歓2の受信装置は、異なるビットレートの受信信号を同一の出力端子から出力する構成となっている。このため、仮に受信器が整数倍もしくは整数分の1の関係にないビットレートを受信できたとしても、受信器の後段に接続される回路および装置も同様に、整数倍もしくは整数分の1の関係にない複数のビットレートに対応可能でなければならないという課題がある。
【0008】
本発明の目的は、1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑えることができ、また、後段の回路及び装置には整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としない、信号弁別回路および光信号受信弁別回路を提供することである。
【課題を解決するための手段】
【0009】
上記目的を達成するために、請求項1にかかる発明の信号弁別回路は、全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生する信号弁別回路であって、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路を有し、前記時分割多重された信号を全てのクロック・データ再生回路に分配し、該クロック・データ再生回路の入力端子部もしくは内部にゲート回路を設け、該ゲート回路の開閉をビットレート制御信号で制御することで、前記時分割多重された信号を、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項2にかかる発明の信号弁別回路は、全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生する信号弁別回路であって、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路を有し、1つの信号入力端子と全ての前記クロック・データ再生回路の入力端子の間に方路切換回路を接続し、該方路切換回路をビットレート制御信号により制御することで、前記時分割多重された信号を、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項3にかかる発明の光信号受信弁別回路は、複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピータンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、
該クロック・データ再生回路の代わりに、請求項1もしくは請求項2に記載の信号弁別回路を具備し、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項4にかかる発明は、請求項3に記載の光信号受信弁別回路において、前記インピーダンス変換増幅回路として並列帰還並列注入型増幅回路を用い、該並列帰還並列注入型増幅回路の並列帰還抵抗の抵抗値を前記ビットレート制御信号により制御可能な可変抵抗とすることを特徴とする。
請求項5にかかる発明は、請求項3に記載の光信号受信弁別回路において、前記インピーダンス変換増幅回路の出力端子と前記後置増幅回路の入力端子の間に、ビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする。
請求項6にかかる発明の光信号受信弁別回路は、全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピーダンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、前記後置増幅回路として、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応した複数の後置増幅回路を有し、前記インピーダンス変換増幅回路の出力信号を全ての前記後置増幅回路に分配し、前記複数の後置増幅回路の出力信号を各々対応したクロック・データ再生回路で識別再生するとともに、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、前記後置増幅回路の入力端子部もしくは内部、もしくは前記クロック・データ再生回路の入力端子部もしくは内部にゲート回路を設け、該ゲート回路の開閉をビットレート制御信号で制御することで、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項7にかかる発明の光信号受信弁別回路は、全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピーダンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応した複数の後置増幅回路を有し、前記インピーダンス変換増幅回路の出力端子と全ての前記後置増幅回路の入力端子の間に方路切換回路を接続し、前記複数の後置増幅回路の出力信号を各々対応したクロック・データ再生回路で識別再生するともに、ビットレート制御信号により前記方路切換回路を制御することで、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるヒットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする。
請求項8にかかる発明は、請求項6に記載の光信号受信弁別回路において、前記インピーダンス変換増幅回路の出力端子と前記複数の後置増幅回路の内の少なくとも1つの後置増幅回路の入力端子との間に、低域通過フィルタ回路もしくはビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする。
請求項9にかかる発明は、請求項7に記載の光信号受信弁別回路において、前記方路切換回路の出力端子と前記複数の後置増幅回路の内の少なくとも1つの後置増幅回路の入力端子との間に、低域通過フィルタ回路もしくはビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする。
【発明の効果】
【0010】
本発明によれば、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、クロック・データ再生回路を有することで、1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑えることができる。また、入力端子部に設けられたゲート回路の開閉選択もしくは方路切換回路の切り換えによって、各クロック・データ再生回路が有しているクロック再生回路の発振周波数と同一もしくは整数分の1のビットレートの信号のみを識別再生することで、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、個々の出力端子から出力させることができるので、後段の回路及び装置には整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としない。
【発明を実施するための最良の形態】
【0011】
<実施例1>
図1に本発明の実施例1の信号弁別回路を示す。図中、1は信号入力端子、2は第1の信号出力端子、3は第2の信号出力端子、4は第3の信号出力端子、5は第1のクロック・データ再生回路(CDR回路)、6は第2のクロック・データ再生回路、7は第3のクロック・データ再生回路、8は第1のビットレート制御信号入力端子、9は第2のビットレート制御信号入力端子、10は第3のビットレート制御信号入力端子、11は第1のゲート回路、12は第2のゲート回路、13は第3のゲート回路、を示す。クロック・データ再生回路5,6,7は、それぞれ整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、設けられる。
【0012】
本発明の全ての信号弁別回路(もしくはその信号弁別回路を利用した後記する光信号受信弁別回路)に入力される信号のビットレートの切り換えタイミングは、信号を送信する回路の送信タイミングを制御する制御回路や、別途設けられるビットレート判定手段などからビットレート制御信号として与えられるものとする。
【0013】
本実施例から明らかなように、本発明の信号弁別回路では、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、クロック・データ再生回路5,6,7を有しているので、1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑制し易い。
【0014】
また、入力端子1の側に設けられたゲート回路11,12,13の開閉を選択することで、各クロック・データ再生回路5,6,7が有しているクロック再生回路の発振周波数と同一もしくは整数分の1のビットレートの信号のみを識別再生することができるとともに、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、個々の出力端子2,3,4から出力することができるので、後段の回路及び装置には、整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としない。
【0015】
<実施例2>
図2に本発明の実施例2の信号弁別回路を示す。実施例1と同じものには同じ符号を付けた。5Aは第1のゲート回路内蔵クロック・データ再生回路、5Bは第2のゲート回路内蔵クロック・データ再生回路、5Cは第3のゲート回路内蔵クロック・データ再生回路、を示す。
【0016】
本実施例は、実施例1のゲート回路11,12,13をクロック・データ再生回路5,6,7の内部に設けた例であり、ビットレート制御信号入力端子8,9,10がクロック・データ再生回路5A,6A,7Aに直接設けられている。機能に関しては実施例1と変わらないので、同様の効果が得られる。
【0017】
<実施例3>
図3に本発明の実施例3の信号弁別回路を示す。実施例1と同じものには同じ符号を付けた。17は方路切換回路を示す。実施例1においては、ゲート回路11,12,13の開閉を選択することで、また実施例2においてはゲート回路内蔵クロック・データ再生回路5A,6A,7A内のゲート回路の開閉を選択することで、各クロック・データ再生回路が有しているクロック再生回路の発振周波数と同一もしくは整数分の1のビットレートの信号のみを識別再生する機能を実現しているが、本実施例では方路切換回路17のスイッチを用いて、入力信号のビットレートに対応したクロック・データ再生回路にのみ信号を伝達することで、同一の機能を提供している。
【0018】
本実施例は、実施例1,2のように信号を分配するのに比べ、挿入損失の小さな方路切換回路17を用いることで、分配による信号電力の損失を抑えることができるので、クロック・データ再生回路の識別感度を上げることができる。
【0019】
<実施例4>
図4に本発明の実施例4の光信号受信弁別回路を示す。実施例1と同じものには同じ符号を付けた。18は光電気変換素子、19はインピーダンス変換増幅回路、20は後置増幅回路、21は図1で説明した信号弁別回路、22は電源もしくは接地、を示す。
【0020】
本実施例は実施例1で示した信号弁別回路を光信号受信弁別回路に応用した例であり、複数のビットレートの信号を時分割多重した光信号を受信し弁別することができる。
【0021】
なお、本実施例では、信号弁別回路21に実施例1の構成を用いているが、実施例1,2,3のいずれの信号弁別回路を用いても同様の効果が得られる。また、インピーダンス変換増幅回路19に並列帰還並列注入型増幅回路を用いたが、光電気変換素子18の出力電流信号を電圧信号に変換増幅する機能を有していれば、回路構成に拘わらず同様の効果が得られる。
【0022】
<実施例5>
図5に本発明の実施例5の光信号受信弁別回路を示す。実施例4と同じものには同じ符号を付けた。図中、23は可変抵抗器、24は抵抗値制御端子、を示す。文献(T.Yoshida et al.,"New 156M/2.5Gbit/s multi-rate SPF transceiver with automatic sensitivity switching",The 10th Optolectronics and Communications Conference(OECC2005),Jul.2005,paper 6B4-3.)にあるように、インピーダンス変換増幅回路に並列帰還並列注入型増幅回路の構成を用いた場合、帰還抵抗の値を変化させると光受信器の受光感度が変化する。帰還抵抗が大きければ大きいほど受光感度は改善するが、同時に回路の帯域は減少してしまう。
【0023】
信号を等化増幅するには、ビットレート×0.7Hz以上の帯域が必要であるため、ビットレートに併せて帰還抵抗の値を最適化できれば、受光感度をビットレート毎に最適化することができる。本実施例は並列帰還抵抗に可変抵抗23を用い、抵抗値制御端子24への制御信号入力によってその値を変化させることができるので、受信する光信号のビットレートに応じて受光感度を最適化させることができる。
【0024】
なお、図5中では図4同様に、信号弁別回路21に実施例1の構成を用いているが、実施例1,2,3のいずれの信号弁別回路を用いても同様の効果が得られる。
【0025】
<実施例6>
図6に本発明の第6の実施例の光信号受信弁別回路を示す。実施例4と同じものには同じ符号を付けた。25は帯域可変低域通過フィルタ回路、26は帯域制御端子、を示す。本実施例はインピーダンス変換増幅回路19の帰還抵抗を変化させるかわりに、インピーダンス変換増幅回路19と後置増幅回路20の間に帯域可変低域通過フィルタ回路25を挿入し、帯域制御端子26にビットレート制御信号を入力することで、雑音帯域をビットレート毎に最適化するので、一定の受光感度改善効果が得られる。
【0026】
<実施例7>
図7に本発明の実施例7の光信号受信弁別回路を示す。実施例4と同じものには同じ符号を付けた。27は第1の後置増幅回路、28は第2の後置増幅回路、29は第3の後置増幅回路、を示す。本実施例では信号の分配をインピーダンス変換増幅回路19の後段で行っており、機能的には実施例4と同様の効果が得られる。さらに後置増幅回路27,28,29が、それらの後置増幅回路の後段に接続されるクロック・データ再生回路5,6,7の扱うビットレートのうち、最も高いビットレートの信号に対して最適化された帯域を有している場合には、ビットレート群毎に最適化された受光感度を得ることができる。
【0027】
<実施例8>
図8に本発明の実施例8の光信号受信弁別回路を示す。実施例7と同じものには同じ符号を付けた。図から明らかなように、弁別機能を実現するゲート回路11,12,13の位置を、後置増幅回路27,28,29とクロック・データ再生回路5,6,7の間に設けた例であり、実施例7と同様の効果が得られる。
【0028】
<実施例9>
図9に本発明の実施例9の光信号受信弁別回路を示す。実施例7と同じものには同じ符号を付けた。本実施例は、弁別機能を実現するゲート回路を後置増幅回路の内部に設けた例であり、ビットレート制御信号入力端子8,9,10がゲート回路内蔵後置増幅回路27A,28A,29Aに直接設けられている。本実施例でも、実施例7、8と同様の効果が得られる。
【0029】
<実施例10>
図10に本発明の実施例10の光信号受信弁別回路を示す。実施例7と同じものには同じ符号を付けた。本実施例は、弁別機能を実現するゲート回路をクロック・データ再生回路の内部に設けた例であり、ビットレート制御信号入力端子8,9,10がゲート回路内蔵クロック・データ再生回路5A,6A,7Aに直接設けられている。本実施例でも、実施例7、8、9と同様の効果が得られる。
【0030】
<実施例11>
図11に本発明の実施例11の光信号受信弁別回路を示す。実施例3および実施例7と同じものには同じ符号を付けた。本実施例は、実施例7〜10の信号弁別機能を実施例3と同様に方路切換回路17を用いて実現した例である。本実施例では、実施例1,2に対する実施例3の効果と同様の効果が、実施例7〜10に対して得られる。
【0031】
<実施例12>
図12に本発明の実施例12の光信号受信弁別回路を示す。実施例6および実施例7と同じものには同じ符号を付けた。本実施例では帯域可変低域通過フィルタ回路25が第1の後置増幅回路27を含む分岐回路の先頭に挿入されている。
【0032】
この分岐回路が、第1のクロック・データ再生回路5の有するクロック再生回路の発振周波数と同一のビットレートだけでなく、整数分の1のビットレートをも取り扱う場合、ビットレートに応じて帯域制御端子26にビットレート制御信号を入力することで、雑音帯域をビットレート毎に最適化することかできるので、受光感度改善効果が得られる。
【0033】
なお、本実施例では便宜上、帯域可変低域通過フィルタ回路25を用いた例を示したが、帯域の広い後置増幅回路を用いざるを得ない場合には、固定の低域通過フィルタ回路を用いて帯域を最適化することで、実施例7〜10と同程度の効果が得られる。また、本実施例ではゲート回路の前段に当該低域通過フィルタ回路を挿入した例を示したが、後置増幅回路の前段であれば、ゲート回路の後段であっても同様の効果が得られる。また、本実施例では便宜上、第1の後置増幅回路27を含む分岐回路にフィルタ回路を挿入した例を示したが、複数の分岐回路に設けても良いし、全ての分岐回路に設けても良い。また、本実施例では実施例7をベースにフィルタ回路を挿入した例を示したが、実施例7〜10のどの実施例に対して適用しても同様の効果が得られる。
【0034】
<実施例13>
図13に本発明の実施例13の光信号受信弁別回路を示す。実施例11および実施例12と同じものには同じ符号を付けた。本実施例は、実施例12の信号弁別機能を実施例3と同様に方路切換回路17を用いて実現した例で、実施例1、2に対する実施例3の効果と同様の効果が実施例12に対して得られる。
【0035】
本実施例では便宜上、帯域可変低域通過フィルタ回路25を用いた例を示したが、帯域の広い後置増幅回路を用いざるを得ない場合には、固定の低域通過フィルタ回路を用いて帯域を最適化することで、実施例11と同程度の効果が得られる。また、本実施例では便宜上、第1の後置増幅回路を含む分岐回路にフィルタ回路を挿入した例を示したが、複数の分岐回路に設けても良いし、全ての分岐回路に設けても良い。
【0036】
<他の実施例>
以上の実施例では、便宜上3つのクロック・データ再生回路5,6,7(あるいは5A,6A,7A)を有している例を示したが、整数倍もしくは整数分の1の関係にあるビットレート群の数、もしくはビットレートの種類と同数のクロック・データ再生回路を有していれば良い。また、信号結線をシングルエンド型の表記で示したが、信号結線の全てもしくは一部を差動型接続にしても同様の効果が得られる。図1,2,4,5,6,7,8,9,10,12の実施例では、便宜上分岐部を結線の分岐で示したが、分配回路やその他の分配手段をもって分配しても同様の効果が得られる。さらに本発明の実施例に用いられている全てのゲート回路は、制御信号によって信号を通過もしくは遮断する機能を有していれば、内部の材料や回路構成によらない。
【0037】
以上、説明したとおり、本実施例のように、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、クロック・データ再生回路を有することで、1つのクロック・データ再生回路が複数の発振回路を有する場合に問題となる発振回路間の干渉を抑えることができ、入力端子部に設けられたゲート回路の開閉選択もしくは方路切換回路の切り換えによって、各クロック・データ再生回路が有しているクロック再生回路の発振周波数と同一もしくは整数分の1のビットレートの信号のみを識別再生することができるとともに、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、個々の出力端子から出力させることができるので、後段の回路及び装置には整数倍もしくは整数分の1の関係にない複数のビットレートを取り扱う機能を必要としない。
【図面の簡単な説明】
【0038】
【図1】本発明の実施例1の信号弁別回路のブロック図である。
【図2】本発明の実施例2の信号弁別回路のブロック図である。
【図3】本発明の実施例3の信号弁別回路のブロック図である。
【図4】本発明の実施例4の光信号受信弁別回路のブロック図である。
【図5】本発明の実施例5の光信号受信弁別回路のブロック図である。
【図6】本発明の実施例6の光信号受信弁別回路のブロック図である。
【図7】本発明の実施例7の光信号受信弁別回路のブロック図である。
【図8】本発明の実施例8の光信号受信弁別回路のブロック図である。
【図9】本発明の実施例9の光信号受信弁別回路のブロック図である。
【図10】本発明の実施例10の光信号受信弁別回路のブロック図である。
【図11】本発明の実施例11の光信号受信弁別回路のブロック図である。
【図12】本発明の実施例12の光信号受信弁別回路のブロック図である。
【図13】本発明の実施例13の光信号受信弁別回路のブロック図である。
【符号の説明】
【0039】
1:信号入力端子
2,3,4:信号出力端子
5,6,7:クロック・データ再生回路
5A,6A,7A:ゲート回路内蔵クロック・データ再生回路
8〜10:ビットレート制御信号入力端子
11,12,13:ゲート回路
17:方路切換回
18:光電気変換素子
19:インピーダンス変換増幅回路
20:後置増幅回路
21:信号弁別回路
22:電源もしくは接地
23:可変抵抗器
24:抵抗制御御端子
25:帯域可変低域通過フィルタ回路
26:帯域制御端子
27,28,29:後置増幅回路
27A,28A,29A:ゲート回路内蔵後置増幅回路
【特許請求の範囲】
【請求項1】
全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生する信号弁別回路であって、
整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路を有し、
前記時分割多重された信号を全てのクロック・データ再生回路に分配し、
該クロック・データ再生回路の入力端子部もしくは内部にゲート回路を設け、該ゲート回路の開閉をビットレート制御信号で制御することで、前記時分割多重された信号を、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする信号弁別回路。
【請求項2】
全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生する信号弁別回路であって、
整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路を有し、
1つの信号入力端子と全ての前記クロック・データ再生回路の入力端子の間に方路切換回路を接続し、
該方路切換回路をビットレート制御信号により制御することで、前記時分割多重された信号を、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする信号弁別回路。
【請求項3】
複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピータンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、
該クロック・データ再生回路の代わりに、請求項1もしくは請求項2に記載の信号弁別回路を具備し、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする光信号受信弁別回路。
【請求項4】
請求項3に記載の光信号受信弁別回路において、
前記インピーダンス変換増幅回路として並列帰還並列注入型増幅回路を用い、該並列帰還並列注入型増幅回路の並列帰還抵抗の抵抗値を前記ビットレート制御信号により制御可能な可変抵抗とすることを特徴とする光信号受信弁別回路。
【請求項5】
請求項3に記載の光信号受信弁別回路において、
前記インピーダンス変換増幅回路の出力端子と前記後置増幅回路の入力端子の間に、ビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする光信号受信弁別回路。
【請求項6】
全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピーダンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、
前記後置増幅回路として、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応した複数の後置増幅回路を有し、
前記インピーダンス変換増幅回路の出力信号を全ての前記後置増幅回路に分配し、
前記複数の後置増幅回路の出力信号を各々対応したクロック・データ再生回路で識別再生するとともに、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、前記後置増幅回路の入力端子部もしくは内部、もしくは前記クロック・データ再生回路の入力端子部もしくは内部にゲート回路を設け、
該ゲート回路の開閉をビットレート制御信号で制御することで、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする光信号受信弁別回路。
【請求項7】
全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピーダンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、
前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応した複数の後置増幅回路を有し、
前記インピーダンス変換増幅回路の出力端子と全ての前記後置増幅回路の入力端子の間に方路切換回路を接続し、
前記複数の後置増幅回路の出力信号を各々対応したクロック・データ再生回路で識別再生するともに、ビットレート制御信号により前記方路切換回路を制御することで、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるヒットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする光信号受信弁別回路。
【請求項8】
請求項6に記載の光信号受信弁別回路において、
前記インピーダンス変換増幅回路の出力端子と前記複数の後置増幅回路の内の少なくとも1つの後置増幅回路の入力端子との間に、低域通過フィルタ回路もしくはビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする光信号受信弁別回路。
【請求項9】
請求項7に記載の光信号受信弁別回路において、
前記方路切換回路の出力端子と前記複数の後置増幅回路の内の少なくとも1つの後置増幅回路の入力端子との間に、低域通過フィルタ回路もしくはビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする光信号受信弁別回路。
【請求項1】
全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生する信号弁別回路であって、
整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路を有し、
前記時分割多重された信号を全てのクロック・データ再生回路に分配し、
該クロック・データ再生回路の入力端子部もしくは内部にゲート回路を設け、該ゲート回路の開閉をビットレート制御信号で制御することで、前記時分割多重された信号を、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする信号弁別回路。
【請求項2】
全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した信号を弁別して識別再生する信号弁別回路であって、
整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応したクロック・データ再生回路を有し、
1つの信号入力端子と全ての前記クロック・データ再生回路の入力端子の間に方路切換回路を接続し、
該方路切換回路をビットレート制御信号により制御することで、前記時分割多重された信号を、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする信号弁別回路。
【請求項3】
複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピータンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、
該クロック・データ再生回路の代わりに、請求項1もしくは請求項2に記載の信号弁別回路を具備し、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする光信号受信弁別回路。
【請求項4】
請求項3に記載の光信号受信弁別回路において、
前記インピーダンス変換増幅回路として並列帰還並列注入型増幅回路を用い、該並列帰還並列注入型増幅回路の並列帰還抵抗の抵抗値を前記ビットレート制御信号により制御可能な可変抵抗とすることを特徴とする光信号受信弁別回路。
【請求項5】
請求項3に記載の光信号受信弁別回路において、
前記インピーダンス変換増幅回路の出力端子と前記後置増幅回路の入力端子の間に、ビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする光信号受信弁別回路。
【請求項6】
全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピーダンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、
前記後置増幅回路として、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応した複数の後置増幅回路を有し、
前記インピーダンス変換増幅回路の出力信号を全ての前記後置増幅回路に分配し、
前記複数の後置増幅回路の出力信号を各々対応したクロック・データ再生回路で識別再生するとともに、前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、前記後置増幅回路の入力端子部もしくは内部、もしくは前記クロック・データ再生回路の入力端子部もしくは内部にゲート回路を設け、
該ゲート回路の開閉をビットレート制御信号で制御することで、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする光信号受信弁別回路。
【請求項7】
全てもしくは一部が互いに整数倍もしくは整数分の1の関係にない複数のビットレートの信号を時分割多重した光信号を、光電気変換素子を用いて電流信号に変換し、該電流信号をインピーダンス変換増幅回路で電圧信号に変換増幅し、後置増幅回路を用いて一定振幅の電圧信号に増幅した後に、クロック・データ再生回路で識別再生する光信号受信弁別回路であって、
前記整数倍もしくは整数分の1の関係にあるビットレート群毎もしくはビットレート毎に、対応した複数の後置増幅回路を有し、
前記インピーダンス変換増幅回路の出力端子と全ての前記後置増幅回路の入力端子の間に方路切換回路を接続し、
前記複数の後置増幅回路の出力信号を各々対応したクロック・データ再生回路で識別再生するともに、ビットレート制御信号により前記方路切換回路を制御することで、前記時分割多重された光信号を電圧信号に変換し、整数倍もしくは整数分の1の関係にあるヒットレート群毎もしくはビットレート毎に、弁別して出力することを特徴とする光信号受信弁別回路。
【請求項8】
請求項6に記載の光信号受信弁別回路において、
前記インピーダンス変換増幅回路の出力端子と前記複数の後置増幅回路の内の少なくとも1つの後置増幅回路の入力端子との間に、低域通過フィルタ回路もしくはビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする光信号受信弁別回路。
【請求項9】
請求項7に記載の光信号受信弁別回路において、
前記方路切換回路の出力端子と前記複数の後置増幅回路の内の少なくとも1つの後置増幅回路の入力端子との間に、低域通過フィルタ回路もしくはビットレート制御信号により帯域を制御可能な帯域可変低域通過フィルタ回路を挿入したことを特徴とする光信号受信弁別回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2009−27295(P2009−27295A)
【公開日】平成21年2月5日(2009.2.5)
【国際特許分類】
【出願番号】特願2007−186487(P2007−186487)
【出願日】平成19年7月18日(2007.7.18)
【出願人】(000004226)日本電信電話株式会社 (13,992)
【Fターム(参考)】
【公開日】平成21年2月5日(2009.2.5)
【国際特許分類】
【出願日】平成19年7月18日(2007.7.18)
【出願人】(000004226)日本電信電話株式会社 (13,992)
【Fターム(参考)】
[ Back to top ]