信号送信装置、信号送信方法、信号受信装置及び信号受信方法
【課題】様々なラインとサンプルで構成されるフレームに含まれるサンプルを伝送するためのインタフェースを定めること。
【解決手段】例えば3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号で構成されるフレームに含まれるサンプルを、隣り合う2つのサンプル毎に、それぞれHD−SDIフォーマットで規定された第1〜第4のサブイメージにマッピングする。このようにして、HD−SDIフォーマット用の伝送構成で伝送できるようにする。
【解決手段】例えば3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号で構成されるフレームに含まれるサンプルを、隣り合う2つのサンプル毎に、それぞれHD−SDIフォーマットで規定された第1〜第4のサブイメージにマッピングする。このようにして、HD−SDIフォーマット用の伝送構成で伝送できるようにする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号をシリアル伝送するための信号送信装置、信号送信方法、信号受信装置及び信号受信方法に関する。
【背景技術】
【0002】
現行の1フレームが1920サンプル×1080ラインの画像信号(映像信号)であるHD(High Definition)信号を超える、超高精細映像信号の受像システムや撮像システムの開発が進んでいる。例えば、現行HDの4倍、16倍もの画素数を持つ次世代の放送方式であるUHDTV(Ultra High Definition Television)規格が、ITU(International Telecommunication Union)やSMPTE(Society of Motion Picture and Television Engineers)に提案され、標準化が行われている。ITUやSMPTEに提案されている映像規格は、1920サンプル×1080ラインの2倍、4倍のサンプル数、ライン数を持つ3840サンプル×2160ラインや7680サンプル×4320ラインの映像信号である。このうち、ITUで標準化されているものはLSDI(Large screen digital imagery)と呼ばれ、SMPTEに提案されているものはUHDTV(Ultra High Definition TV)と呼ばれる。UHDTVに関しては次表1の信号が規定されている。
【0003】
【表1】
【0004】
これらのインタフェースとして、UHDTV規格の3840サンプル/60フレームの映像信号は、ビットレート10Gbpsの伝送路を2チャンネル使用して伝送する方式が提案されている。
【0005】
特許文献1には、4k×2k信号(4kサンプル×2kラインの超高解像度信号)の一種である3840×2160/30P,30/1.001P/4:4:4/12ビット信号を、ビットレート10Gbps以上でシリアル伝送する技術について開示されている。なお、[3840×2160/30P]と示した場合には、[水平方向の画素数]×[垂直方向のライン数]/[1秒当りのフレーム数]を示している。本明細書において以下同じである。また、[4:4:4]は、原色信号伝送方式である場合、[赤信号R:緑信号G:青信号B]の比率を示し、色差信号伝送方式である場合、[輝度信号Y:第1色差信号Cb:第2色差信号Cr]の比率を示す。
【特許文献1】特開2005−328494号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、SMPTEやITUにおいて、3840サンプル×2160ラインや7680サンプル×4320ラインのフレームは標準化されているものの、インタフェースは標準化されていない。このようなHD−SDIフォーマットを越える伝送レートの画像信号は、非常にデータ量が大きいため、既存の伝送方式の1チャンネルだけを使用してリアルタイムに伝送することは不可能である。
【0007】
本発明はこのような状況に鑑みて成されたものであり、HD−SDIフォーマットを越える超高精細映像信号を、良好にリアルタイムで伝送できるようにすることを目的とする。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明に係る信号送信装置は1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える入力画像信号を送信する信号送信装置に適用される。
構成としては、マッピング部とシリアル/パラレル変換部と送信部とを備える。
マッピング部は、入力画像信号の各フレームから抽出した画素サンプルを、それぞれ所定サンプルごとに間引くと共に、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングする。さらにマッピング部は、マッピングされた第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネルと第2のリンクの伝送チャンネルに分割して8つのチャンネルにマッピングする。
パラレル/シリアル変換部は、マッピングされた第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換する。
出力部は、パラレル/シリアル変換部によってシリアル変換されたシリアル・デジタルデータを出力する。
【0009】
また、本発明に係る信号送信方法は、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える入力画像信号を送信する信号送信方法に適用される。
処理としては、マッピング処理とパラレル/シリアル変換処理と送信処理とを行う。
マッピング処理は、入力画像信号の各フレームから抽出した画素を、それぞれ所定サンプルごとに間引くと共に、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングする。さらにマッピング処理は、マッピングされた第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネルと第2のリンクの伝送チャンネルに分割して8つのチャンネルにマッピングする。
パラレル/シリアル変換処理は、マッピング処理でマッピングされた第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換する。
出力処理は、パラレル/シリアル変換処理によってシリアル変換されたシリアル・デジタルデータを出力する。
【0010】
次に、本発明に係る信号受信装置は、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号を受信する信号受信装置に適用される。
構成としては、受信部と再生部とを備える。
受信部は、画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する。
再生部は、受信部で受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを2サンプルずつ取り出して画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する。
【0011】
また、本発明に係る信号受信方法は、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号を受信する信号受信方法に適用される。
処理としては、受信処理と再生処理とを行う。
受信処理は、画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する。
再生処理は、受信処理で受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを2サンプルずつ取り出して画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する。
【発明の効果】
【0012】
本発明によれば、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号の各画素サンプルを、それぞれがHD−SDIフォーマットのシリアル・デジタルビデオ信号形式を有するチャンネルにマッピングすることにより、ビットレート10.692Gbpsなどのシリアル・デジタルデータに変換して伝送することができ、且つ、受信側で正確に元のデータを再生することができる。このため、従来のインタフェースを用いて、超高精細映像信号を伝送することができるという効果が得られる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の第1の実施の形態の例について、図1〜図18を参照して説明する。
図1は、本実施の形態を適用したテレビジョン放送局用のカメラ伝送システムの全体構成を示す図である。このカメラ伝送システムは、複数台の放送用カメラ1とCCU(カメラコントロールユニット)2とで構成されており、各放送用カメラ1が光ファイバーケーブル3でCCU2に接続されている。
【0014】
放送用カメラ1は、同一構成のものであり、4k×2k信号(4kサンプル×2kラインの超高解像度信号)として、LSDIに相当する3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を生成し、送信する信号送信装置5として機能するカメラである。
【0015】
CCU2は、各放送用カメラ1を制御したり、各放送用カメラ1から映像信号を受信したり、各放送用カメラ1のモニタに他の放送用カメラ1で撮影中の映像を表示させるための映像信号(リターンビデオ)を送信するユニットである。CCU2は、各放送用カメラ1から映像信号を受信する信号受信装置として機能する。
【0016】
図2は、放送用カメラ1の回路構成のうち、本実施の形態に関連する部分を示すブロック図である。放送用カメラ1内の撮像部及び映像信号処理部(図示略)によって生成された3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号が、マッピング部11に送られる。
【0017】
3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号は、ワード長が12ビットずつのGデータ系列,Bデータ系列,Rデータ系列の同期を取って並列配置した、36ビット幅の信号である。1フレーム期間は1/24秒,1/25秒,1/30秒のうちのいずれかであり、1フレーム期間内に2160の有効ライン期間が含まれている。
【0018】
各有効ライン期間には、タイミング基準信号EAV(End of Active Video)と、ライン番号LNと、誤り検出符号CRCと、水平ブランキング期間(補助データ/未定義ワードデータの区間)と、タイミング基準信号SAV(Start of Active Video)と、映像データの区間であるアクティブラインとが配置される。アクティブラインのサンプル数は3840であり、Gデータ系列,Bデータ系列,Rデータ系列のアクティブラインには、それぞれG,B,Rの映像データが配置される。
【0019】
図3は、UHDTV規格のサンプル構造の例を示す説明図である。図3(a)〜図3(c)の説明に用いるフレームは、3840×2160サンプルで1フレーム(以下、4k×2k信号の1フレームとも称する。)を構成する。
UHDTV規格のサンプル構造は、以下の3種類がある。なお、SMPTE規格において、R′G′B′のように、ダッシュ「′」をつけた信号は、ガンマ補正などが施された信号を示す。
図3(a)は、R′G′B′,Y′Cb′Cr′ 4:4:4システムの例である。このシステムでは、全サンプルにRGB又はYCbCrのコンポーネントが含まれる。
図3(b)は、Y′Cb′Cr′ 4:2:2システムの例である。このシステムでは、偶数サンプルにYCbCr、奇数サンプルにYのコンポーネントが含まれる。
図3(c)は、Y′Cb′Cr′ 4:2:0システムの例である。このシステムでは、偶数サンプルにYCbCr、奇数サンプルにY、さらに奇数ラインにY(CbCrが間引かれた状態)のコンポーネントが含まれる。
【0020】
図4は、マッピング部11によって、4k×2k信号の1フレームを構成するサンプルが第1〜第4のサブイメージにマッピングされる例を示す説明図である。本例のマッピング部11は、入力画像信号の各フレームから抽出した画素サンプルを、それぞれ所定サンプルごとに間引く。本例では、同一ライン上で隣り合う2つのサンプルを間引く。そして、マッピング部11は、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングする。
【0021】
このとき、マッピング部11は、各フレームの奇数ライン上の各2サンプルを交互に第1のサブイメージと第2のサブイメージにマッピングし、各フレームの偶数ライン上の各2サンプルを交互に第3のサブイメージと第4のサブイメージとにマッピングすることを特徴とする。
この結果、HD−SDIフォーマットのアクティブ期間に含まれる第1〜第4のサブイメージには、それぞれ2k×1k信号の1フレームを構成するサンプルがマッピングされる。
【0022】
さらに、マッピング部11は、マッピングされた第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネル(LinkA)と第2のリンクの伝送チャンネル(LinkB)に分割して8つのチャンネルにマッピングする。
【0023】
マッピング部11は、この3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビットの画像信号で構成されるフレームを、SMPTE 435に従ってCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)の8チャンネルのビットレート1.485Gbpsまたは1.485Gbps/1.001(以下単に1.485Gbpsと記載する)のHD−SDI信号にマッピングする回路である。
【0024】
本例のマッピング部11は、3840個のサンプルと2160本のラインで構成されるフレームから抽出した画像信号を、第1〜第4のサブイメージにマッピングし、第1〜第4のサブイメージにマッピングされた画像信号を、CH1〜CH8の8チャンネルのビットレート1.485GbpsのHD−SDI信号にマッピングすることを特徴とする。
【0025】
図4に示すように、4k×2k信号で構成されるフレームには、複数のサンプルが含まれる。ここで、フレーム内におけるサンプルの位置を(サンプル番号,ライン番号)とする。
第0番目のライン上であって、隣り合う(0,0),(1,0)の2つのサンプルを示す第1のサンプル群51は、第1のサブイメージの(0,42),(1,42)にマッピングされ、第1のサンプル群51′として示される。
第0番目のライン上であって、隣り合う(2,0),(3,0)の2つのサンプルを示す第2のサンプル群52は、第2のサブイメージの(0,42),(1,42)にマッピングされ、第2のサンプル群52′として示される。
第1番目のライン上であって、隣り合う(0,1),(1,1)の2つのサンプルを示す第3のサンプル群53は、第3のサブイメージの(0,42),(1,42)にマッピングされ、第3のサンプル群53′として示される。
第1番目のライン上であって、隣り合う(2,1),(3,1)の2つのサンプルを示す第4のサンプル群54は、第4のサブイメージの(0,42),(1,42)にマッピングされ、第4のサンプル群54′として示される。
【0026】
ここで、4k×2k信号の1フレームと、第1〜第4のサブイメージに含まれるサンプルの位置を(サンプル番号,ライン番号)とした場合におけるマッピングの具体例について、図5を参照して説明する。図5には、第1〜第4のサブイメージを抜き出して、マッピングする例について説明する。
【0027】
図5に示すように、4k×2k信号の1フレームに対して、ライン方向にi,2i,2i−1、サンプル方向にj,2j,2j−1の値を加えた。
第1〜第4のサブイメージには、ライン方向にi、サンプル方向にjを加えた。
【0028】
マッピング部11は、同一ライン上で隣り合う2つのサンプルをサンプル群とする場合に、フレームの2i−1(iは自然数)番目のライン上であって、2j―1(jは自然数)番目のサンプル群の位置に配置される第1のサンプル群を、第1のサブイメージのi番目のライン上であって、j番目のサンプル群の位置にマッピングする。
また、マッピング部11は、フレームの2i―1番目のライン上であって、2j番目のサンプル群の位置に配置される第2のサンプル群を、第2のサブイメージのi番目のライン上であって、j番目のサンプル群の位置にマッピングする。
また、マッピング部11は、フレームの2i番目のライン上であって、2j―1番目のサンプル群の位置に配置される第3のサンプル群を、第3のサブイメージのi番目のライン上であって、j番目のサンプル群の位置にマッピングする。
また、マッピング部11は、フレームの2i番目のライン上であって、2j番目のサンプル群の位置に配置される第4のサンプル群を、第4のサブイメージのi番目のライン上であって、j番目のサンプル群の位置にマッピングする。
【0029】
このように、サンプルをマッピングするのは次の理由に基づいている。
フレームは、RGB、YCbCr,4:4:4、YCbCr,4:2:2、又は、YCbCr,4:2:0のいずれかの方式で構成される。
フレームは、単に1本のHD−SDIで送ることができれば問題ないが、通常、データ量が多くなるため、1本のHD−SDIで送ることはできない。このため、フレームのサンプル(画像信号を含む情報である。)を、適切に抽出し、複数のサブイメージで送る必要がある。
【0030】
図3(a)に示すようにフレームがRGB、又はYCbCr,4:4:4で構成される場合、いずれのサンプルを抽出しても元の画像が再生できる。
【0031】
図3(b)に示すようにフレームがYCbCr,4:2:2で構成される場合、奇数番目のサンプルには、輝度信号の情報Yしか含まれない。このため、隣り合う偶数番目のサンプル(CbCrを含む。)と合わせて、サブイメージにマッピングすることで、フレームの元画像の解像度を落とした状態で、サブイメージから直接画像を再生できる。
【0032】
図3(c)に示すようにフレームがYCbCr,4:2:0で構成される場合、奇数番目のサンプルには、輝度信号の情報Yしか含まれない。さらに、奇数番目のラインには、輝度信号の情報Yしか含まれない。このため、隣り合う偶数番目のサンプル(CbCrを含む。)と合わせて、サブイメージにマッピングすることで、フレームの元画像の解像度を落とした状態で、サブイメージから直接画像を再生できる。また、第3及び第4のサブイメージには、輝度信号の情報Yのみとなるが、再生する画像を確認する場合には輝度のみの画像であっても問題ない。
【0033】
第1〜第4のサブイメージにサンプルがマッピングされることによって、デュアルリンク(2本のHD−SDI)で送ることができる。このため、いったん、第1〜第4のサブイメージにマッピングされたサンプルは、全部で8本のHD−SDIで送ることができる。
【0034】
図6は、サンプルがマッピングされた第1〜第4のサブイメージをLinkA又はLinkBにマッピングする例を示す図である。
【0035】
SMPTE 435は、複数チャンネルのHD−SDI信号を、2サンプル(40ビット)単位で8B/10Bエンコーディングして50ビットに変換し、チャンネル毎に多重してビットレート10.692Gbpsまたは10.692Gbps/1.001(以下単に10.692Gbpsと記載する)でシリアル伝送する10Gインタフェースの規格である。4k×2k信号をHD−SDI信号にマッピングする技術は、SMPTE 435 Part1の5.4 Octa Link 1.5 Gbps ClassのFigure3及びFigure4に示される。
【0036】
図6に示すように、マッピングされた第1〜第4のサブイメージから、SMPTE 372M(デュアルリンク)によるCH1(LinkA)及びCH2(LinkB),CH3(LinkA)及びCH4(LinkB),CH5(LinkA)及びCH6(LinkB),CH7(LinkA)及びCH8(LinkB)がそれぞれ形成される。
【0037】
本実施の形態に係るマッピング部11は、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、ライン方向に2サンプル毎に間引いて1サンプルとし、HD−SDIのアクティブ期間に多重する。それぞれのサンプルを、1920×1080/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット 4chにマッピングできるため、現行HD−SDI デュアルリンクで伝送できる。さらに、10.692Gb/sに多重して伝送できる。
【0038】
このうち、4:2:0の0にはCchのデフォルト値である200h(10ビットシステム)、800h(12ビットシステム)を割り当てることで4:2:2と同等の信号として扱う。また、4:2:2/10ビットや4:2:0/10ビットではLinkBは使用せず、LinkA 4chのみ使用して伝送する。10.692Gb/sのシリアルインタフェースでは、CH 1はクロック同期用に必要であるが、CH 2からCH 8が接続されない場合には、CH 2からCH 8にはD0.0を埋めて伝送される。
【0039】
ところで、8chのHD−SDIにマッピングした信号(図6参照)は、1920×1080/50P,60P/4:4:4,4:2:2,4:2:0/12ビット相当の(Quad link 292)×2chに相当する。
【0040】
LinkA,LinkBのデータ構造は、SMPTE 372MのTable2及びFigure6に示されており、図7はその概略を示す図である。図7(a)に示すように、LinkAは、1サンプルが20ビットであり、全てのビットがRGBの値を表している。LinkBも、図7(a)に示すように1サンプルが20ビットであるが、図7(b)に示すように、10ビットのR′G′B′n:0−1のうち、ビットナンバー2〜7の6ビットのみがRGBの値を表している。したがって1サンプル中でRGBの値を表しているビット数は16ビットである。
【0041】
マッピング部11によってこのようにマッピングされたCH1〜CH8のHD−SDI信号は、図2に示すようにS/P・スクランブル・8B/10B部12に送られる。
【0042】
図8は、S/P・スクランブル・8B/10B部12の構成を示すブロック図である。S/P・スクランブル・8B/10B部12は、各CH1〜CH8に一対一に対応した8個のブロック12−1〜12−8から成っている。
【0043】
LinkAであるCH1,CH3,CH5,CH7用のブロック12−1,12−3,12−5,12−7は、ブロック12−1だけがブロック12−3,12−5,12−7と構成が相違しており、ブロック12−3,12−5,12−7は同一構成である(図ではブロック12−3について構成を記載し,12−5,12−7の構成の記載は省略している)。LinkBであるCH2,CH4,CH6,CH8用のブロック12−2,12−4,12−6,12−8は、全て同一構成である(図ではブロック12−2について構成を記載し,12−4,12−6,12−8の構成の記載は省略している)。また、各ブロックにおいて同一の処理を行う部分には同一符号を付している。
【0044】
最初に、LinkA用のブロック12−1,12−3,12−5,12−7について説明する。ブロック12−1,12−3,12−5,12−7では、入力したCH1,CH3,CH5,CH7のHD−SDI信号が、S/P(シリアル/パラレル)変換部21に送られる。S/P変換部21は、このHD−SDI信号をビットレート74.25Mbpsまたは74.25Mbps/1.001(以下単に74.25Mbpsと記載する)の20ビット幅のパラレル・デジタルデータにシリアル/パラレル変換するとともに、74.25MHzのクロックを抽出する。
【0045】
S/P変換部21によってシリアル/パラレル変換されたパラレル・デジタルデータは、TRS検出部22に送られる。S/P変換部21によって抽出された74.25MHzのクロックは、FIFOメモリ23に書込みクロックとして送られる。また、ブロック12−1内のS/P変換部21によって抽出された74.25MHzのクロックは、図2に示すPLL(Phase Locked Loop:位相同期回路)13にも送られる。
【0046】
TRS検出部22は、S/P変換部21から送られたパラレル・デジタルビデオ信号からタイミング基準信号SAV及びEAVを検出し、その検出結果に基づいてビット同期及びワード同期を確立する。
【0047】
TRS検出部22の処理を経たパラレル・デジタルデータは、FIFOメモリ23に送られて、S/P変換部21からの74.25MHzのクロックによってFIFOメモリ23に書き込まれる。
【0048】
図2のPLL13は、ブロック12−1内のS/P変換部21からの74.25MHzのクロックを1/2に分周した37.125MHzのクロックを、各ブロック12−1〜12−8内のFIFOメモリ23に読出しクロックとして送るとともに、各ブロック12−1〜12−8内のFIFOメモリ26及びブロック12−1内のFIFOメモリ27に書込みクロックとして送る。
【0049】
またPLL13は、ブロック12−1内のS/P変換部21からの74.25MHzのクロックの周波数を9/8倍した83.5312MHzのクロックを、各ブロック12−1〜12−8内のFIFOメモリ26及びブロック12−1内のFIFOメモリ27に読出しクロックとして送るとともに、図2のFIFOメモリ16に書込みクロックとして送る。
【0050】
またPLL13は、ブロック12−1内のS/P変換部21からの74.25MHzのクロックの周波数を9/4倍した167.0625MHzのクロックを、図2のFIFOメモリ16に読出しクロックとして送る。
【0051】
またPLL13は、ブロック12−1内のS/P変換部21からの74.25MHzのクロックの周波数を9倍した668.25MHzのクロックを、図2の多チャンネルデータ形成部17に読出しクロックとして送る。
【0052】
図8に示すように、FIFOメモリ23からは、S/P変換部21からの74.25MHzのクロックによって書き込まれた20ビット幅のパラレル・デジタルデータが、図2のPLL13からの37.125MHzのクロックにより、2サンプルを単位とした40ビット幅のパラレル・デジタルデータとして読み出されて、スクランブラ24に送られる。また、ブロック12−1では、FIFOメモリ23から読み出されたこの40ビット幅のパラレル・デジタルデータが、8B/10Bエンコーダ25にも送られる。
【0053】
スクランブラ24は、自己同期型のスクランブラである。自己同期型スクランブル方式は、SMPTE292Mで採用されているスクランブル方式であり、送信側が、入力したシリアル信号を多項式とみなして9次の原始多項式
X9+X4+1
で順次割り算して、その結果である商を伝送することにより、統計的に伝送データのマーク率(1と0の割合)を平均1/2にするものである。このスクランブルは、原始多項式による信号の暗号化という意味も併せ持っている。この商をさらにX+1で割ることによって極性フリー(データとその反転データで同じ情報を持つこと)のデータにして送信する。受信側では、受信したシリアル信号にX+1を掛け、さらに上記原始多項式X9+X4+1を掛ける処理(デスクランブル)により、元のシリアル信号を再生する。
【0054】
スクランブラ24は、各水平ラインの全てのデータにスクランブルを掛けるのではなく、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみにスクランブルを掛け、水平ブランキング期間のデータにはスクランブルを掛けない。そして、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く10ビットまでのデータを出力する。
【0055】
スクランブラ24でこうした処理を行うのは、次のような理由による。従来の自己同期型スクランブル方式では各水平ラインの全てのデータを途切れることなく送信するが、本例では、自己同期型スクランブルを掛けた水平ブランキング期間のデータを送信しない。そのための方法としては、水平ブランキング期間も含めて各水平ラインの全てのデータにスクランブルを掛けるが水平ブランキング期間のデータだけは送信しない、という方法もある。しかし、その方法では、送信のスクランブラと受信のデスクランブラとでデータの連続性が保存されないので、受信側のデスクランブラでデータを再生する時にCRCの最後の数ビットで桁上がりの計算間違いを起こし、正確に誤り検出符号CRCが再生されない。また、データを送信しない水平ブランキング期間でスクランブラのクロックを止めることによって正確にCRCを再生できるようにするという方式もあるが、その方法を採用すると、CRCの計算時に次のタイミング基準信号SAVが必要となり、タイミング制御が困難になる等の問題が発生する。
【0056】
そこで、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみにスクランブルを掛け、タイミング基準信号SAVの直前でスクランブラ24内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く少なくとも数ビット(一例として10ビットとする)までのデータを出力するようにした。
【0057】
こうすることにより、受信側の装置では、タイミング基準信号SAVの直前でデスクランブラ内のレジスタの値を全て0にセットしてデコードを開始するとともに、誤り検出符号CRCに続く少なくとも数ビットのデータにもデスクランブルを掛けることにより、掛け算回路であるデスクランブラの桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【0058】
さらに、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットすると、スクランブルデータにパソロジカルパターンが発生しないことが計算によって判明した。パソロジカルパターンとは、自己同期型スクランブルを掛けた際に、シリアル伝送路上に、1水平ラインに亘り、図9(a)に示すように1ビットの‘H’に続いて19ビットの‘L’が続くパターン(あるいはその反転パターン)の信号や、図9(b)に示すように20ビットの‘H’が連続した後20ビットの‘L’が連続するパターン(あるいはその反転パターン)の信号が発生するものである。
【0059】
図9(a)のパターンやその反転パターンは、直流成分の多いパターンである。そして、10Gbpsというような高速な伝送レートを実現するためにはAC結合の伝送系を用いることが一般的であるが、AC結合の伝送系では、直流成分が多い場合に図10に示すようなベースラインのうねりを起こしてしまうので、受信側の装置で直流成分を再生することが必要になってしまう。
【0060】
図9(b)のパターンやその反転パターンは、0から1への遷移や1から0への遷移が少ないパターンなので、受信装置の側でシリアル信号からクロックを再生することが困難になってしまう。
【0061】
これに対し、前述のように、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットすることにより、こうしたパソロジカルパターンが発生しないことが計算によって判明したので、伝送符号として良好な信号であるといえる。
【0062】
また、図11に示すように、タイミング基準信号SAV内の最後のワードであるXYZ(同一フレームの第1フィールド/第2フィールドを識別したり、SAVとEAVとを識別するためのワード)の下位2ビットは(0,0)になっていたりするが、例えば、ブロック12−1内のスクランブラ24ではこの下位2ビットを(0,0)にしたままスクランブルを掛け、ブロック12−3内のスクランブラ24ではこの下位2ビットを(0,1)に書き換えた後スクランブルを掛け、ブロック12−5内のスクランブラ24ではこの下位2ビットを(1,0)に書き換えた後スクランブルを掛け、ブロック12−7内のスクランブラ24ではこの下位2ビットを(1,1)に書き換えた後スクランブルを掛けるというように、CH1,CH3,CH5,CH7のチャンネル毎にこの下位2ビットの値を変えてスクランブルを掛ける。
【0063】
このような処理を行うのは、次のような理由による。3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号がフラットな(画面全体でRGBの値がほぼ同じ)信号である場合に、CH1,CH3,CH5,CH7とCH2,CH4,CH6,CH8とでデータ値が均一になると、EMI(電磁輻射)等が発生して好ましくない。これに対し、SAV内のXYZの下位2ビットの値をCH1,CH3,CH5,CH7のチャンネル毎に変えてスクランブルを掛けると、スクランブル後のデータは、XYZの下位2ビットを(0,0)にしたデータに加えて、(0,1),(1,0),(1,1)を生成多項式で割った結果を伝送することになるので、データの均一性を回避することが可能になる。
【0064】
さらに、このようにXYZの下位2ビットの値をチャンネル毎に変えても、前述のようにタイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットすると、パソロジカルパターンが発生しないことが計算によって判明した。
【0065】
このようにしてスクランブラ24でスクランブルを掛けられた40ビット幅のパラレル・デジタルデータは、図2のPLL13からの37.125MHzのクロックによってFIFOメモリ26に書き込まれた後、PLL13からの83.5312MHzのクロックによって40ビット幅のままFIFOメモリ26から読み出されて、図2に示す多重部14に送られる。
【0066】
ブロック12−1内の8B/10Bエンコーダ25は、FIFOメモリ23から読み出された40ビット幅のパラレル・デジタルデータのうち、水平ブランキング期間のデータのみを8ビット/10ビットエンコーディングする。
【0067】
8B/10Bエンコーダ25によって8ビット/10ビットエンコーディングされた50ビットのビット幅のパラレル・デジタルデータは、図2のPLL13からの37.125MHzのクロックによってFIFOメモリ27に書き込まれた後、PLL13からの83.5312MHzのクロックによって50ビット幅のままFIFOメモリ27から読み出されて、図2に示す多重部14に送られる。
【0068】
なお、ブロック12−1からのみ(すなわちCH1についてのみ)水平ブランキング期間のデータを多重部14に送り、ブロック12−3,12−5,12−7からは(CH3,CH5,CH7については)水平ブランキング期間のデータを多重部14に送らないのは、データ量の制約上の理由からである。
【0069】
次に、LinkB用のブロック12−2,12−4,12−6,12−8について説明する。ブロック12−2,12−4,12−6,12−8では、入力したCH2,CH4,CH6,CH8のHD−SDI信号が、S/P変換部21及びTRS検出部22によってブロック12−1,12−3,12−5,12−7におけるのと同一の処理を施された後、抜き出し部28に送られる。
【0070】
抜き出し部28は、LinkBの各水平ラインのデータのうち、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみからRGBのビット(図7に示したLinkBの1サンプルの20ビットのうちの、RGBの値を表している16ビット)を抜き出す回路である。
【0071】
抜き出し部28によって抜き出された16ビット幅のパラレル・デジタルデータは、S/P変換部21からの74.25MHzのクロックによってFIFOメモリ23に書き込まれた後、図2のPLL13からの37.125MHzのクロックにより、2サンプルを単位とした32ビット幅のパラレル・デジタルデータとして読み出されて、K28.5挿入部29に送られる。
【0072】
K28.5挿入部29は、タイミング基準信号SAVまたはEAVの先頭部分に、2個の8ビットワードデータを挿入する。この8ビットワードデータは、8ビット/10ビットエンコーディングした際に、映像信号を表すワードデータとしては用いられない10ビットワードデータ(K28.5というコードネームで呼ばれるもの)に変換されるものである。
【0073】
K28.5挿入部29の処理を経た32ビット幅のパラレル・デジタルデータは、8B/10Bエンコーダ30に送られる。8B/10Bエンコーダ30は、この32ビット幅のパラレル・デジタルデータを8ビット/10ビットエンコーディングして出力する。
【0074】
2サンプルを単位とした32ビット幅のパラレル・デジタルデータを8B/10Bエンコーダ30で8ビット/10ビットエンコーディングさせるのは、10Gインタフェース規格であるSMPTE 435における50ビットのContent IDの上位40ビットとの互換をとるためである。
【0075】
8B/10Bエンコーダ30によって8ビット/10ビットエンコーディングされた40ビット幅のパラレル・デジタルデータは、図2のPLL13からの37.125MHzのクロックによってFIFOメモリ26に書き込まれた後、PLL13からの83.5312MHzのクロックによって40ビット幅のままFIFOメモリ26から読み出されて、図2に示す多重部14に送られる。
【0076】
図2の多重部14は、S/P・スクランブル・8B/10B部12の各ブロック12−1〜12−8内のFIFOメモリ26から読み出されたCH1〜CH8の40ビット幅のパラレル・デジタルデータ(タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのみのデータ)を、図12(a)に示すように、40ビット単位で、CH2(8ビット/10ビットエンコーディングしたチャンネル),CH1(自己同期型スクランブルを掛けたチャンネル),CH4(8ビット/10ビットエンコーディングしたチャンネル),CH3(自己同期型スクランブルを掛けたチャンネル),CH6(8ビット/10ビットエンコーディングしたチャンネル),CH5(自己同期型スクランブルを掛けたチャンネル),CH8(8ビット/10ビットエンコーディングしたチャンネル),CH7(自己同期型スクランブルを掛けたチャンネル)の順に320ビット幅に多重する。
【0077】
このように、8ビット/10ビットエンコーディングしたデータを、自己同期型スクランブルを掛けたデータに40ビット毎にはさむことにより、やはり、スクランブル方式によるマーク率(0と1の割合)変動や、0−1、1−0の遷移の不安定さを解消し、前述したようなパソロジカルパターンの発生を防止することができる。
【0078】
また、多重部14は、S/P・スクランブル・8B/10B部12の各ブロック12−1内のFIFOメモリ27から読み出されたCH1の水平ブランキング期間のみの50ビット幅のパラレル・デジタルデータを、図12(b)に示すように、4サンプル分多重して200ビット幅にする。
【0079】
多重部14によって多重されたこの320ビット幅のパラレル・デジタルデータと200ビット幅のパラレル・デジタルデータとは、データ長変換部15に送られる。データ長変換部15は、シフトレジスタを用いて構成されており、この320ビット幅のパラレル・デジタルデータを256ビット幅に変換したデータと、この200ビット幅のパラレル・デジタルデータを256ビット幅に変換したデータとを用いて、256ビット幅のパラレル・デジタルデータを形成する。そして、この256ビット幅のパラレル・デジタルデータをさらに128ビット幅に変換する。
【0080】
図13〜図15は、データ長変換部15によって形成される256ビット幅のパラレル・デジタルデータの構造を示す図であり、図13は30Pの場合の1ライン分のデータ構造、図14は25Pの場合の1ライン分のデータ構造、図15は24Pの場合の4ライン分のデータ構造である(24Pの場合には、4ライン周期で最後のワードのビット数が128ビットになるので、4ライン分を描いている)。SMPTE 435では、フレームレート及びライン数が、CH1のHD−SDI信号と同じにされる。そして、S/P・スクランブル・8B/10B部12では、スクランブルと8B/10Bエンコーディングとを併用しているが、CH1にはスクランブル(SMPTE292Mで採用されているもの)を掛けている。したがって、図13〜図15に示したデータ構造は、基本的にはHD−SDI信号と同じになっている。
【0081】
この図13〜図15に示すように、1ライン分のデータは、次の3つの領域で構成されている。
・斜線を付した領域:CH2,CH1,CH4,CH3,CH6,CH5,CH8,CH7の順に40ビット単位で多重された各CH1〜CH8のタイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータの領域
・白地の領域:8B/10BエンコーディングされたCH1の50ビットずつの水平ブランキング期間のデータの領域
・ドット模様を付した領域:データ量調整のための付加データの領域
【0082】
図2に示すように、データ長変換部15によって128ビット幅に変換されたパラレル・デジタルデータは、FIFOメモリ16に送られて、PLL13からの83.5312MHzのクロックによってFIFOメモリ16に書き込まれる。
【0083】
FIFOメモリ16に書き込まれたこの128ビット幅のパラレル・デジタルデータは、図2のPLL13からの167.0625MHzのクロックにより、64ビット幅のパラレル・デジタルデータとしてFIFOメモリ16から読み出されて、多チャンネルデータ形成部17に送られる。
【0084】
多チャンネルデータ形成部17は、例えばXSBI(Ten gigabit Sixteen Bit Interface:10ギガビットイーサネット(登録商標)のシステムで使用される16ビットインタフェース)である。そして、多チャンネルデータ形成部17は、PLL13からの668.25MHzのクロックを用いて、FIFOメモリ16からの64ビット幅のパラレル・デジタルデータから、各々がビットレート668.25Mbpsを有する16チャンネル分のシリアル・デジタルデータを形成する。多チャンネルデータ形成部17によって形成された16チャンネルのシリアル・デジタルデータは、多重・P/S変換部18に送られる。
【0085】
多重・P/S変換部18は、多チャンネルデータ形成部17からの16チャンネルのシリアル・デジタルデータを多重し、その多重したパラレル・デジタルデータをパラレル/シリアル変換することにより、668.25Mbps×16=10.692Gbpsのシリアル・デジタルデータを生成する。本例の多重・P/S変換部18は、マッピング部11によってマッピングされた第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換するパラレル/シリアル変換部としての機能を有する。
【0086】
図16は、この10.692Gbpsのシリアル・デジタルデータの1ライン分のデータ構造を示す図であり、図16(a)は24Pの場合の構造、図16(b)は25Pの場合の構造、図16(c)は30Pの場合の構造である。この図では、ライン番号LN及び誤り検出符号CRCを含めたものをSAV,アクティブライン及びEAVとして示すとともに、図13〜図15に示した付加データの領域を含めたものを水平ブランキング期間として示している。
【0087】
24P,25P,30Pの場合の1ラインのビット数は、それぞれ下記式によって求められる。
10.692Gbps÷24フレーム/秒÷1125ライン/フレーム=396000ビット
10.692Gbps÷25フレーム/秒÷1125ライン/フレーム=380160ビット
10.692Gbps÷30フレーム/秒÷1125ライン/フレーム=316800ビット
【0088】
タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのビット数は、下記式によって求められる。
(1920T+12T)×36ビット×4ch×40/36=309120ビット
【0089】
24P,25P,30Pの場合の水平ブランキング期間のビット数は、それぞれ下記式によって求められる。
(1)24Pの場合:396000ビット−309120ビット=86880ビット
(2750T−1920T−12T(SAV+EAV+LN+CRC))×20ビット×10/8=20450ビット
86880ビット>20450ビット
(2)25Pの場合:380160ビット−309120ビット=71040ビット
(2640T−1920T−12T(SAV+EAV+LN+CRC))×20ビット×10/8=17700ビット
71040ビット>17700ビット
(3)30Pの場合:316800ビット−309120ビット=7680ビット
(22T−1920T−12T(SAV+EAV+LN+CRC))×20ビット×10/8=6700ビット
7680ビット>6700ビット
【0090】
上記式に示したように、24P,25P,30Pのいずれの場合にも、SMPTE 435による水平ブランキング期間のビット数である86880ビット,71040ビット,7680ビットのほうが、CH1の{水平ブランキング期間のデータ−(タイミング基準信号SAV,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータ}のビット数である20450ビット,17700ビット,6700ビットよりもそれぞれ大きいので、CH1の水平ブランキング期間のデータを多重することが可能である。
【0091】
図2に示すように、多重・P/S変換部18によって生成されたビットレート10.692Gbpsのシリアル・デジタルデータは、光電変換部19に送られる。光電変換部19は、ビットレート10.692Gbpsのシリアル・デジタルデータをCCU2に出力する出力部として機能する。そして、光電変換部19によって光信号に変換されたビットレート10.692Gbpsのシリアル・デジタルデータが、放送用カメラ1から図1の光ファイバーケーブル3経由でCCU2に伝送される。
【0092】
本例の信号送信装置5を用いることによって、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号をシリアル・デジタルデータとして送信する側の信号処理を行うことができる。信号送信装置5,信号送信方法では、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号をCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)のHD−SDI信号にマッピングすると、これらのHD−SDI信号がそれぞれシリアル/パラレル変換された後、LinkAについては自己同期型スクランブルが掛けられ、LinkBについてはRGBのビットが8ビット/10ビットエンコーディングされる。
【0093】
LinkAについては、各水平ラインの全てのデータに自己同期型スクランブルを掛けるのではなく、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみに自己同期型スクランブルを掛け、水平ブランキング期間のデータには自己同期型スクランブルを掛けない。そして、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く少なくとも数ビットまでのデータを出力する。
【0094】
こうしたスクランブルを行うのは、次のような理由による。従来の自己同期型スクランブル方式では各水平ラインの全てのデータを途切れることなく送信するが、本実施の形態では、自己同期型スクランブルを掛けた水平ブランキング期間のデータを送信しない。そのための方法としては、水平ブランキング期間も含めて各水平ラインの全てのデータにスクランブルを掛けるが水平ブランキング期間のデータだけは送信しない、という方法もある。しかし、その方法では、送信のスクランブラと受信のデスクランブラとでデータの連続性が保存されないので、受信側のデスクランブラでデータを再生する時にCRCの最後の数ビットで桁上がりの計算間違いを起こし、正確に誤り検出符号CRCが再生されない。また、データを送信しない水平ブランキング期間でスクランブラのクロックを止めることによって正確にCRCを再生できるようにするという方式もあるが、その方法を採用すると、CRCの計算時に次のタイミング基準信号SAVが必要となり、タイミング制御が困難になる等の問題が発生する。
【0095】
そこで、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみにスクランブルを掛け、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く少なくとも数ビットまでのデータを出力するようにした。
【0096】
こうすることにより、受信側の装置では、タイミング基準信号SAVの直前でデスクランブラ内のレジスタの値を全て0にセットしてデコードを開始するとともに、誤り検出符号CRCに続く少なくとも数ビットのデータにもデスクランブルを掛けることにより、掛け算回路であるデスクランブラの桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【0097】
さらに、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットすると、スクランブルデータにパソロジカルパターンが発生しないことが計算によって判明したので、伝送符号として良好な信号であるといえる。
【0098】
LinkBについては、各水平ラインのデータのうち、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみからRGBのビットが抜き出され、このRGBのビットが8ビット/10ビットエンコーディングされる。そして、このようにして自己同期型スクランブルを掛けられたLinkAのデータと、このようにして8ビット/10ビットエンコーディングされたLinkBのデータとが多重され、その多重されたパラレル・デジタルデータから、ビットレート10.692Gbpsのシリアル・デジタルデータが生成される。
【0099】
図17は、CCU2の回路構成のうち、本実施の形態に関連する部分を示すブロック図である。CCU2には、図17に示すような回路が、各放送用カメラ1に一対一に対応して複数組設けられている。
【0100】
放送用カメラ1から光ファイバーケーブル3経由で伝送されたビットレート10.692Gbpsのシリアル・デジタルデータは、光電変換部31によって電気信号に変換された後、S/P変換・多チャンネルデータ形成部32に送られる。S/P変換・多チャンネルデータ形成部32は、例えば前述したXSBIである。そして、S/P変換・多チャンネルデータ形成部32は、画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する。
【0101】
S/P変換・多チャンネルデータ形成部32は、ビットレート10.692Gbpsのシリアル・デジタルデータをシリアル/パラレル変換し、シリアル/パラレル変換したパラレル・デジタルデータから、各々がビットレート668.25Mbpsを有する16チャンネル分のシリアル・デジタルデータを形成するとともに、668.25MHzのクロックを抽出する。
【0102】
S/P変換・多チャンネルデータ形成部32によって形成された16チャンネルのパラレル・デジタルデータは、多重部33に送られる。また、S/P変換・多チャンネルデータ形成部32によって抽出された668.25MHzのクロックは、PLL34に送られる。
【0103】
多重部33は、S/P変換・多チャンネルデータ形成部32からの16チャンネルのシリアル・デジタルデータを多重して、64ビット幅のパラレル・デジタルデータをFIFOメモリ35に送る。
【0104】
PLL34は、S/P変換・多チャンネルデータ形成部32からの668.25MHzのクロックを4分の1に分周した167.0625MHzのクロックをFIFOメモリ35に書込みクロックとして送る。
【0105】
またPLL34は、S/P変換・多チャンネルデータ形成部32からの668.25MHzのクロックを8分の1に分周した83.5312MHzのクロックを、FIFOメモリ35に読出しクロックとして送るとともに、後述するデスクランブル・8B/10B・P/S部38内のFIFOメモリ44に書込みクロックとして送る。
【0106】
またPLL34は、S/P変換・多チャンネルデータ形成部32からの668.25MHzのクロックを18分の1に分周した37.125MHzのクロックを、デスクランブル・8B/10B・P/S部38内のFIFOメモリ44に読出しクロックとして送るとともに、デスクランブル・8B/10B・P/S部38内のFIFOメモリ45に書込みクロックとして送る。
【0107】
またPLL34は、S/P変換・多チャンネルデータ形成部32からの668.25MHzのクロックを9分の1に分周した74.25MHzのクロックを、デスクランブル・8B/10B・P/S部38内のFIFOメモリ45に読出しクロックとして送る。
【0108】
FIFOメモリ35では、多重部33からの64ビット幅のパラレル・デジタルデータが、PLL34からの167.0625MHzのクロックによって書き込まれる。FIFOメモリ35に書き込まれたパラレル・デジタルデータは、PLL34からの83.5312MHzのクロックによって128ビット幅のパラレル・デジタルデータとして読み出されて、データ長変換部36に送られる。
【0109】
データ長変換部36は、シフトレジスタを用いて構成されており、この128ビット幅のパラレル・デジタルデータを、256ビット幅(図13〜図15に示した構造のデータ)に変換する。そして、タイミング基準信号SAVまたはEAVに挿入されているK28.5を検出することによって各ライン期間を判別して、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータを320ビット幅に変換するとともに、水平ブランキング期間のデータ(前述のように、8B/10BエンコーディングされたCH1の水平ブランキング期間のデータ)を200ビット幅に変換する。図13〜図15に示した付加データは破棄する。
【0110】
データ長変換部36によってデータ長を変換された320ビット幅のパラレル・デジタルデータと200ビット幅のパラレル・デジタルデータとは、分離部37に送られる。
【0111】
分離部37は、データ長変換部36からのこの320ビット幅のパラレル・デジタルデータ(タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータ)を、放送用カメラ1内の多重部14(図2)によって多重される前の40ビットずつのCH1〜CH8のデータ(図12参照)に分離する。そして、各CH1〜CH8の40ビット幅のパラレル・デジタルデータを、デスクランブル・8B/10B・P/S部38に送る。
【0112】
また分離部37は、データ長変換部36からのこの200ビット幅のパラレル・デジタルデータ(8B/10BエンコーディングされたCH1の水平ブランキング期間のデータ)を、多重部14によって多重される前の50ビットずつのデータ(図12参照)に分離する。そして、この50ビット幅のパラレル・デジタルデータを、デスクランブル・8B/10B・P/S部38に送る。
【0113】
図18は、デスクランブル・8B/10B・P/S部38の構成を示すブロック図である。デスクランブル・8B/10B・P/S部38は、各CH1〜CH8に一対一に対応した8個のブロック38−1〜38−8から成っている。本例のデスクランブル・8B/10B・P/S部38は、画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する受信部として機能する。
【0114】
LinkAであるCH1,CH3,CH5,CH7用のブロック38−1,38−3,38−5,38−7は、ブロック38−1だけがブロック38−3,38−5,38−7と構成が相違しており、ブロック38−3,38−5,38−7は同一構成である(図ではブロック38−3について構成を記載し,38−5,38−7の構成の記載は省略している)。LinkBであるCH2,CH4,CH6,CH8用のブロック38−2,38−4,38−6,38−8は、全て同一構成である(図ではブロック38−2について構成を記載し,38−4,38−6,38−8の構成の記載は省略している)。また、各ブロックにおいて同一の処理を行う部分には同一符号を付している。
【0115】
最初に、LinkA用のブロック38−1,38−3,38−5,38−7について説明する。ブロック38−1,38−3,38−5,38−7では、入力したCH1,CH3,CH5,CH7の40ビット幅のパラレル・デジタルデータ(自己同期型スクランブルを掛けられたタイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータ)が、デスクランブラ41に送られる。
【0116】
デスクランブラ41は、自己同期型のデスクランブラである。デスクランブラ41は、送られたパラレル・デジタルデータにデスクランブルを掛けるが、タイミング基準信号SAVの直前でデスクランブラ41内のレジスタの値を全て0にセットしてデコードを開始するとともに、誤り検出符号CRCに続く10ビットのデータにも自己同期型デスクランブルを掛ける。
【0117】
これにより、放送用カメラ1内のスクランブラ24(図8)の箇所で説明したように、自己同期型スクランブルを掛けた水平ブランキング期間のデータが送信されないにもかかわらず、掛け算回路であるデスクランブラ41の桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【0118】
またデスクランブラ41は、自己同期型スクランブルを掛けた後、タイミング基準信号SAV内のXYZの下位2ビット(スクランブラ24の箇所で説明したように、CH1,CH3,CH5,CH7のチャンネル毎に値を変えてスクランブルを掛けられたビット)の値を、元の値である(0,0)に変更する。
【0119】
ブロック38−1内のデスクランブラ41でデスクランブルを掛けられた40ビット幅のパラレル・デジタルデータは、セレクタ43に送られる。ブロック38−1では、入力した50ビット幅のパラレル・デジタルデータ(8B/10BエンコーディングされたCH1の水平ブランキング期間のデータ)が、8B/10Bデコーダ42に送られる。8B/10Bデコーダ42は、このパラレル・デジタルデータを8ビット/10ビットデコーディングする。8B/10Bデコーダ42によって8ビット/10ビットデコーディングされた40ビット幅のパラレル・デジタルデータが、セレクタ43に送られる。
【0120】
セレクタ43は、デスクランブラ41からのパラレル・デジタルデータと8B/10Bデコーダ42からのパラレル・デジタルデータとを交互に選択することにより、各水平ラインの全てのデータを一本化した40ビット幅のパラレル・デジタルデータを形成して、この40ビット幅のパラレル・デジタルデータをFIFOメモリ44に送る。
【0121】
他方、ブロック38−3,38−5,38−7では、50ビット幅のパラレル・デジタルデータは入力しないので8B/10Bデコーダ42及びセレクタ43は設けられておらず、デスクランブラ41でデスクランブルを掛けられた40ビット幅のパラレル・デジタルデータがそのままFIFOメモリ44に送られる。
【0122】
FIFOメモリ44に送られた40ビット幅のパラレル・デジタルデータは、PLL34(図17)からの83.5312MHzのクロックによってFIFOメモリ44に書き込まれた後、PLL34からの37.125MHzのクロックによって40ビット幅のままFIFOメモリ44から読み出されて、FIFOメモリ45に送られる。
【0123】
FIFOメモリ45に送られた40ビット幅のパラレル・デジタルデータは、PLL34(図17)からの37.125MHzのクロックによってFIFOメモリ45に書き込まれた後、PLL34からの74.25MHzのクロックによって20ビット幅(図7に示したLinkAの1サンプル分ずつ)のパラレル・デジタルデータとしてFIFOメモリ45から読み出されて、P/S(パラレル/シリアル)変換部46に送られる。
【0124】
P/S変換部46は、このパラレル・デジタルデータをHD−SDI信号をビットレート1.485GbpsのHD−SDI信号にパラレル/シリアル変換して、HD−SDI信号を再生する。各ブロック38−1,38−3,38−5,38−7で再生されたCH1,CH3,CH5,CH7のHD−SDI信号は、図18の4k×2k再生部39に送られる。
【0125】
次に、LinkB用のブロック38−2,38−4,38−6,38−8について説明する。ブロック38−2,38−4,38−6,38−8では、入力したCH2,CH4,CH6,CH8の40ビット幅のパラレル・デジタルデータ(8B/10Bエンコーディングされたタイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータ)が、8B/10Bデコーダ47に送られる。
【0126】
8B/10Bデコーダ47は、このパラレル・デジタルデータを8ビット/10ビットデコーディングする。8B/10Bデコーダ47によって8ビット/10ビットデコーディングされた32ビット幅のパラレル・デジタルデータは、FIFOメモリ44に送られる。
【0127】
FIFOメモリ44に送られた32ビット幅のパラレル・デジタルデータは、PLL34(図17)からの83.5312MHzのクロックによってFIFOメモリ44に書き込まれた後、PLL34からの37.125MHzのクロックによって32ビット幅のままFIFOメモリ44から読み出されて、FIFOメモリ45に送られる。
【0128】
FIFOメモリ45に送られた32ビット幅のパラレル・デジタルデータは、PLL34(図17)からの37.125MHzのクロックによってFIFOメモリ45に書き込まれた後、PLL34からの74.25MHzのクロックによって16ビット幅(図7に示したLinkBの1サンプル分ずつのRGBのビット)のパラレル・デジタルデータとしてFIFOメモリ45から読み出されて、サンプルデータ形成部48に送られる。
【0129】
サンプルデータ形成部48は、このLinkBのRGBのビットから、図7に示したR′G′B′n:0−1のビットナンバー0,1,8及び9の4ビットを付加したLinkBの20ビットずつの各サンプルのデータを形成する。このようにして形成された20ビット幅のパラレル・デジタルデータは、サンプルデータ形成部48からP/S変換部46に送られる。
【0130】
P/S変換部46は、このパラレル・デジタルデータをHD−SDI信号をビットレート1.485GbpsのHD−SDI信号にパラレル/シリアル変換して、HD−SDI信号を再生する。各ブロック38−2,38−4,38−6,38−8で再生されたCH2,CH4,CH6,CH8のHD−SDI信号は、図18の4k×2k再生部39に送られる。
【0131】
図18の4k×2k再生部39は、S/P・スクランブル・8B/10B部38から送られたCH1〜CH8(LinkA及びLinkB)のHD−SDI信号に、SMPTE 435に従って放送用カメラ1内のマッピング部11(図2)の処理(図6)と逆の処理を施す。この処理により、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を再生する回路である。
本例の4k×2k再生部39は、S/P変換多チャンネルデータ形成部32が受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを1サンプルずつ取り出す。そして、画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する。
【0132】
このとき、4k×2k再生部39は、第1のサブイメージと第2のサブイメージとにマッピングされたサンプルを、奇数ライン上に交互に配置する。同様に、第3のサブイメージと第4のサブイメージとにマッピングされたサンプルを、偶数ライン上に交互に配置する。そして、各ライン上に配置されたサンプルから、そのサンプルに隣り合う間引き画素を復元する。
【0133】
4k×2k再生部39によって再生された3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号は、CCU2から出力されて、例えばVTR等(図示略)に送られる。
【0134】
なお、このようにして各放送用カメラ1からCCU2に3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号に伝送されるだけでなく、CCU2からも前述のリターンビデオ(他の放送用カメラ1で撮影中の映像を表示させるための映像信号)が光ファイバーケーブル3経由で各放送用カメラ1に伝送されるが、このリターンビデオのほうは周知の技術を用いて生成される(例えば、2チャンネル分のHD−SDI信号を、それぞれ8ビット/10ビットエンコーディングした後、多重してシリアル・デジタルデータに変換する)ので、そのための回路構成の説明は省略する。
【0135】
本例において信号受信装置6は、信号送信装置5によって生成されたシリアル・デジタルデータを受信する側の信号処理を行う。この信号受信装置6,信号受信方法では、このビットレート10.692Gbpsのシリアル・デジタルデータからパラレル・デジタルデータが生成され、このパラレル・デジタルデータが、LinkA,LinkBの各チャンネルのデータに分離される。
【0136】
分離されたLinkAのデータについては、自己同期型デスクランブルが掛けられるが、タイミング基準信号SAVの直前でデスクランブラ内のレジスタの値を全て0にセットしてデコードが開始されるとともに、誤り検出符号CRCに続く少なくとも数ビットのデータにも自己同期型デスクランブルが掛けられる。これにより、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみに自己同期型スクランブルが掛けられ、水平ブランキング期間のデータには自己同期型スクランブルが掛けられていないにもかかわらず、掛け算回路であるデスクランブラの桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【0137】
分離されたLinkBのデータについては、8ビット/10ビットデコーディングしたRGBのビットから、LinkBの各サンプルのデータが形成される。そして、自己同期型デスクランブルを掛けられたLinkAのパラレル・デジタルデータと、各サンプルを形成されたLinkBのパラレル・デジタルデータとがそれぞれパラレル/シリアル変換され、マッピングされたCH1〜CH8のHD−SDI信号が再生される。
【0138】
このように、送信側である放送用カメラ1では、タイミング基準信号SAVの直前でスクランブラ24内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く10ビットまでのデータを出力し、受信側であるCCU2では、タイミング基準信号SAVの直前でデスクランブラ41内のレジスタの値を全て0にセットしてデコードを開始するとともに、誤り検出符号CRCに続く10ビットのデータにもデスクランブルを掛けるので、自己同期型スクランブルを掛けた水平ブランキング期間のデータを送信しないにもかかわらず、受信側であるCCU2で正確に元のデータを再生することができる。
【0139】
また、LinkA,LinkBともに、それぞれ2サンプルを単位として自己同期型スクランブル,8B/10Bエンコーディングを施すので、SMPTE 435における50ビットのContent IDの上位40ビットとの互換をとることができる。
【0140】
また、タイミング基準信号SAV内のXYZの下位2ビットの値をLinkAのチャンネル毎に変えてスクランブルを掛けることにより、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号がフラットな(画面全体でRGBの値がほぼ同じ)信号である場合にもCH1,CH3,CH5,CH7とCH2,CH4,CH6,CH8とでデータ値が均一になることを回避できるので、EMI(電磁輻射)の発生を防止することができる。
【0141】
また、8B/10Bエンコーディングしたデータを、自己同期型スクランブルを掛けたデータに40ビット毎にはさむことや、タイミング基準信号SAVの直前でデスクランブラ41内のレジスタの値を全て0にセットすることにより、パソロジカルパターンの発生を防止することができる。
【0142】
以上説明した第1の実施の形態に係るカメラ伝送システムでは、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、CH1〜CH8(LinkA及びLinkB)のHD−SDI信号にマッピングすることにより、ビットレート10.692Gbpsのシリアル・デジタルデータに変換して伝送することができる。つまり、4k信号を、従来用いている10.692Gb/sシリアルインタフェースの多チャンネルで伝送することが出来るという効果がある。
【0143】
また、1フレームを構成する4k×8k信号を2サンプル毎に抽出して、サブイメージにマッピングしている。各サブイメージにマッピングされたサンプルは、元の画像である1フレームのサンプルを全体に持つ。従って、多チャンネルで伝送されるデータの内の1chのデータだけからサブイメージを個別に取得することによっても、画面全体の映像を、現行のHD用のモニタや波形モニタ、あるいは8k信号を4k用モニタ等で観測することができる。このため、受信側として現行のHD用のモニタが使用可能になるだけでなく、伝送に使用する映像機器や光ファイバーケーブル3等の不具合を解析する場合に有効であるという効果がある。
【0144】
また、上述した第1の実施の形態では、2サンプル毎に間引くようにしている。例えば、ライン間引きして3840/60P信号を、2CHの3840/60I信号としたり、フレーム間引きして3840/60P信号を、2CHの3840/30P信号としたりすることも想定される。しかしながら、上述した第1の実施の形態のように、2つのサンプル毎にサブイメージにマッピングする処理を行う場合、保存して割り振るデータの量が少なくなる。このため、放送用カメラ1からCCU2に信号を送信する際の遅延時間が少なくなるという効果がある。このように遅延時間が少なくなる信号処理を行うことは、リアルタイムで信号処理、信号伝送を行うことが必要とされる業務用カメラシステムにとって極めて重要であると言える。
【0145】
次に、本発明の第2の実施の形態に係るマッピング部11の動作例について、図19を参照して説明する。
図19は、マッピング部11によって、4k×2k信号の1フレームを構成するサンプルが第1〜第4のサブイメージにマッピングされる例を示す説明図である。
本実施の形態において、マッピング部11は、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、第1〜第4のサブイメージにマッピングすることを特徴とする。その他の箇所については、上述した第1の実施の形態の各部と同様であるため、詳細な説明を省略する。また、CCU2が備える信号受信装置6の処理については、上述した第1の実施の形態と同様であるため、詳細な説明を省略する。
【0146】
また、本例の放送用カメラ1は、4k×2k信号(4kサンプル×2kラインの超高解像度信号)として、UHDTV1に相当する3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を生成し、所定の方式でマッピングされたHD−SDI信号を送信する信号送信装置5を備えるカメラである。また、本例のCCU2が備える信号受信装置6は、放送用カメラ1から受信したHD−SDI信号に基づいて、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号の画像を再生できる。
【0147】
本例のマッピング部11は、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、SMPTE 435に従ってCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)の8チャンネルのビットレート1.485GbpsのHD−SDI信号にマッピングする回路である。そして、本実施の形態においても、上述した第1の実施の形態と同様に、マッピング部11は、フレームに配置された画像信号を、第1〜第4のサブイメージにマッピングする。
【0148】
ここで、4k×2k信号の1フレームと、第1〜第4のサブイメージに含まれるサンプルの位置を(サンプル番号,ライン番号)としてマッピングの具体例について、図19を参照して説明する。
例えば、4k×2k信号の1フレームに含まれる(0,0),(1,0)の2サンプルは、第1のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(2,0),(3,0)の2サンプルは、第2のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(0,1),(1,1)の2サンプルは、第3のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(2,1),(3,1)の2サンプルは、第4のサブイメージの(0,42),(1,42)にマッピングされる。
以下、同様に、4k×2k信号の1フレームに含まれるサンプルは、第1〜第4のサブイメージにマッピングされる。
【0149】
このように、マッピング部11は、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、ライン方向に2サンプル毎に間引いて、HD−SDIのアクティブ期間に多重する。マッピング部11は、各サンプルを1920×1080/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット 4chにマッピングした後、LinkA,Bにマッピングする(図6参照)。そして、放送用カメラ1は、現行HD−SDIのQuad link 4chで伝送することが可能となる。
【0150】
これは、図6に示した((Quad link 292)×2ch)×2chであるので、10Gbpsの2chで伝送できる。そして、10G 2chの信号を、1本の光ファイバーで伝送する場合、1.3μm/1.55μm 2波長多重技術やCWDM/DWDM波長多重技術を使うことが出来る。
【0151】
以上説明した第2の実施の形態によれば、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、CH1〜CH8(LinkA及びLinkB)のHD−SDI信号にマッピングすることにより、ビットレート10.692Gbpsのシリアル・デジタルデータに変換して伝送することができる。つまり、フレーム間隔が50P,60Pとなった場合であっても、従来用いている10.692Gb/sシリアルインタフェースの多chで伝送することが出来るという効果がある。
【0152】
次に、本発明の第3の実施の形態に係るマッピング部11の動作例について、図20を参照して説明する。
図20は、マッピング部11によって、8k×4k信号の1フレームを構成するサンプルが第1〜第4のサブイメージにマッピングされる例を示す説明図である。
本実施の形態において、マッピング部11は、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、第1〜第4のサブイメージにマッピングすることを特徴とする。その他の箇所については、上述した第1の実施の形態の各部と同様であるため、詳細な説明を省略する。
【0153】
また、本例の放送用カメラ1は、8k×4k信号(8kサンプル×4kラインの超高解像度信号)として、UHDTV2に相当する7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号で規定される第1のフレームを生成し、所定の方式でマッピングされたHD−SDI信号を送信する信号送信装置5を備えるカメラである。また、本例のCCU2が備える信号受信装置6は、放送用カメラ1から受信したHD−SDI信号に基づいて、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号の画像を再生できる。
【0154】
本例のマッピング部11は、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、SMPTE 435に従ってCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)の8チャンネルのビットレート1.485GbpsのHD−SDI信号にマッピングする回路である。
7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、ライン方向に2サンプル毎に間引いて、図6の様にそれぞれを3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビットで規定される4chの第2のフレームにマッピングする。
【0155】
3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット 4chは、さらにライン方向に2サンプル毎に間引いて、HD−SDIのアクティブ期間に多重することで、図7の様にそれぞれを1920×1080/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット 4chにマッピングでき、現行HD−SDIの(Quad link 292)×4chで伝送する。
【0156】
従って、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号をQuad link 16chにマッピング出来る。(Quad link 292)×2chは10Gbpsで伝送できるので、8chの10Gbpsで伝送できる。
【0157】
10G 8chの信号を1本の光ファイバーで伝送する際には、CWDM/DWDM(Coarse Wavelength Division Multiplexing/Dense Wavelength Division Multiplexing)波長多重技術を使うことが出来る。
【0158】
以上説明した第3の実施の形態によれば、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、CH1〜CH8(LinkA及びLinkB)のHD−SDI信号にマッピングすることにより、ビットレート10.692Gbpsのシリアル・デジタルデータに変換して伝送することができる。つまり、ITUやSMPTEで審議されている次世代の映像信号である8k信号を、従来用いている10.692Gb/sシリアルインタフェースの多chで伝送することが出来るという効果がある。
【0159】
次に、本発明の第4の実施の形態に係るマッピング部11の動作例について、図21を参照して説明する。
図21は、マッピング部11によって、4k×2k信号の1フレームを構成するサンプルが第1〜第4のサブイメージにマッピングされる例を示す説明図である。
本実施の形態において、マッピング部11は、4096×2160/24P/4:4:4/12ビット信号を、第1〜第4のサブイメージにマッピングすることを特徴とする。その他の箇所については、上述した第1の実施の形態の各部と同様であるため、詳細な説明を省略する。また、CCU2が備える信号受信装置6の処理については、上述した第1の実施の形態と同様であるため、詳細な説明を省略する。
【0160】
また、本例の放送用カメラ1は、4k×2k信号(4kサンプル×2kラインの超高解像度信号)として、4096×2160/24P/4:4:4/12ビット信号を生成し、所定の方式でマッピングされたHD−SDI信号を送信する信号送信装置5を備えるカメラである。また、本例のCCU2が備える信号受信装置6は、放送用カメラ1から受信したHD−SDI信号に基づいて、4k×2k信号(4kサンプル×2kラインの超高解像度信号)として、4096×2160/24P/4:4:4/12ビット信号の画像を再生できる。
【0161】
本例のマッピング部11は、4096×2160/24P/4:4:4/12ビット信号を、SMPTE 435に従ってCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)の8チャンネルのビットレート1.485GbpsのHD−SDI信号にマッピングする回路である。そして、本実施の形態においても、上述した第1の実施の形態と同様に、マッピング部11は、フレームに配置された画像信号を、第1〜第4のサブイメージにマッピングする。
【0162】
ここで、4k×2k信号の1フレームと、第1〜第4のサブイメージに含まれるサンプルの位置を(サンプル番号,ライン番号)としてマッピングの具体例について、図21を参照して説明する。
例えば、4k×2k信号の1フレームに含まれる(0,0),(1,0)の2サンプルは、第1のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(2,0),(3,0)の2サンプルは、第2のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(0,1),(1,1)の2サンプルは、第3のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(2,1),(3,1)の2サンプルは、第4のサブイメージの(0,42),(1,42)にマッピングされる。
以下、同様に、4k×2k信号の1フレームに含まれるサンプルは、第1〜第4のサブイメージにマッピングされる。
【0163】
このように、マッピング部11は、4096×2160/24P/4:4:4/12ビット信号を、ライン方向に2サンプル毎に間引いて、HD−SDIのアクティブ期間に多重する。マッピング部11は、各サンプルを2048×1080/24P/4:4:4/12ビット 4chにマッピングした後、2048×1080/24P/4:2:2/10ビットであるLinkA,Bにマッピングする。そして、放送用カメラ1は、8chの現行HD−SDIで伝送することが可能となる。
【0164】
以上説明した第4の実施の形態によれば、4096×2160/24P/4:4:4/12ビット信号を、CH1〜CH8(LinkA及びLinkB)のHD−SDI信号にマッピングすることにより、ビットレート10.692Gbpsのシリアル・デジタルデータに変換して伝送することができる。つまり、フレーム間隔が24Pとなった場合であっても、従来用いている10.692Gb/sシリアルインタフェースの多chで伝送することが出来るという効果がある。
【0165】
なお、以上の例ではカメラ伝送システムに本発明を適用しているが、他にも様々な方式の信号を伝送するようにしてもよい。このように、様々な信号を送信する場合に、適用することができる。
【図面の簡単な説明】
【0166】
【図1】本発明の第1の実施の形態に係るテレビジョン放送局用のカメラ伝送システムの全体構成を示す図である。
【図2】放送用カメラの回路構成のうち、信号送信装置の内部構成例を示すブロック図である。
【図3】UHDTV規格における1フレームのサンプル構造の例を示す図である。
【図4】4k×2k信号の1フレームに含まれるサンプルを第1〜第4のサブイメージにマッピングする例を示す説明図である。
【図5】4k×2k信号の1フレームに含まれるサンプルを第1〜第4のサブイメージにマッピングする例を示す説明図である。
【図6】SMPTE 435 Part1の5.4 Octa Link 1.5 Gbps Classによる、4k×2k信号のHD−SDI信号へのマッピング方法の概略を示す図である。
【図7】SMPTE 372MによるLinkA,LinkBのデータ構造の概略を示す図である。
【図8】S/P・スクランブル・8B/10B部の構成を示すブロック図である。
【図9】パソロジカルパターンを示す図である。
【図10】AC結合の伝送系におけるベースラインのうねりを示す図である。
【図11】タイミング基準信号SAV内のXYZのコードを示す図である。
【図12】多重部での多重の様子を示す図である。
【図13】データ長変換部によって形成されるデータの構造を示す図である。
【図14】データ長変換部によって形成されるデータの構造を示す図である。
【図15】データ長変換部によって形成されるデータの構造を示す図である。
【図16】多重・P/S変換部によって生成される10.692Gbpsのシリアル・デジタルデータの1ライン分の構造を示す図である。
【図17】CCUの回路構成のうち、信号受信装置の内部構成例を示すブロック図である。
【図18】S/P・スクランブル・8B/10B部の構成を示すブロック図である。
【図19】4k×2k信号の1フレームに含まれるサンプルを第1〜第4のサブイメージにマッピングする例を示す説明図である。
【図20】8k×4k信号の1フレームに含まれるサンプルを4チャンネルの4k×2k信号の1フレームにマッピングする例を示す説明図である。
【図21】4k×2k信号の1フレームに含まれるサンプルを第1〜第4のサブイメージにマッピングする例を示す説明図である。
【符号の説明】
【0167】
1…放送用カメラ、2…CCU(カメラコントロールユニット)、3…光ファイバーケーブル、5…信号送信装置、6…信号受信装置、11…マッピング部、12…S/P・スクランブル・8B/10B部、38−1〜38−8…S/P・スクランブル・8B/10B部のブロック、13…PLL、14…多重部、15…データ長変換部、16…FIFOメモリ、17…多チャンネルデータ形成部、18…多重・P/S変換部、19…光電変換部、21…S/P(シリアル/パラレル)変換部、22…TRS検出部、23…FIFOメモリ、24…スクランブラ、25…8B/10Bエンコーダ、26…FIFOメモリ、27…FIFOメモリ、28…抜き出し部、29…K28.5挿入部、30…8B/10Bエンコーダ、31…光電変換部、32…S/P変換・多チャンネルデータ形成部、33…多重部、34…PLL、35…FIFOメモリ、36…データ長変換部、37…分離部、38…デスクランブル・8B/10B・P/S部、38−1〜38−8…デスクランブル・8B/10B・P/S部のブロック、39…4k×2k再生部、42…デスクランブラ、42…8B/10Bデコーダ、43…セレクタ、44…FIFOメモリ、45…FIFOメモリ、46…P/S(パラレル/シリアル)変換部、47…8B/10Bデコーダ、48…サンプルデータ形成部
【技術分野】
【0001】
本発明は、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号をシリアル伝送するための信号送信装置、信号送信方法、信号受信装置及び信号受信方法に関する。
【背景技術】
【0002】
現行の1フレームが1920サンプル×1080ラインの画像信号(映像信号)であるHD(High Definition)信号を超える、超高精細映像信号の受像システムや撮像システムの開発が進んでいる。例えば、現行HDの4倍、16倍もの画素数を持つ次世代の放送方式であるUHDTV(Ultra High Definition Television)規格が、ITU(International Telecommunication Union)やSMPTE(Society of Motion Picture and Television Engineers)に提案され、標準化が行われている。ITUやSMPTEに提案されている映像規格は、1920サンプル×1080ラインの2倍、4倍のサンプル数、ライン数を持つ3840サンプル×2160ラインや7680サンプル×4320ラインの映像信号である。このうち、ITUで標準化されているものはLSDI(Large screen digital imagery)と呼ばれ、SMPTEに提案されているものはUHDTV(Ultra High Definition TV)と呼ばれる。UHDTVに関しては次表1の信号が規定されている。
【0003】
【表1】
【0004】
これらのインタフェースとして、UHDTV規格の3840サンプル/60フレームの映像信号は、ビットレート10Gbpsの伝送路を2チャンネル使用して伝送する方式が提案されている。
【0005】
特許文献1には、4k×2k信号(4kサンプル×2kラインの超高解像度信号)の一種である3840×2160/30P,30/1.001P/4:4:4/12ビット信号を、ビットレート10Gbps以上でシリアル伝送する技術について開示されている。なお、[3840×2160/30P]と示した場合には、[水平方向の画素数]×[垂直方向のライン数]/[1秒当りのフレーム数]を示している。本明細書において以下同じである。また、[4:4:4]は、原色信号伝送方式である場合、[赤信号R:緑信号G:青信号B]の比率を示し、色差信号伝送方式である場合、[輝度信号Y:第1色差信号Cb:第2色差信号Cr]の比率を示す。
【特許文献1】特開2005−328494号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、SMPTEやITUにおいて、3840サンプル×2160ラインや7680サンプル×4320ラインのフレームは標準化されているものの、インタフェースは標準化されていない。このようなHD−SDIフォーマットを越える伝送レートの画像信号は、非常にデータ量が大きいため、既存の伝送方式の1チャンネルだけを使用してリアルタイムに伝送することは不可能である。
【0007】
本発明はこのような状況に鑑みて成されたものであり、HD−SDIフォーマットを越える超高精細映像信号を、良好にリアルタイムで伝送できるようにすることを目的とする。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明に係る信号送信装置は1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える入力画像信号を送信する信号送信装置に適用される。
構成としては、マッピング部とシリアル/パラレル変換部と送信部とを備える。
マッピング部は、入力画像信号の各フレームから抽出した画素サンプルを、それぞれ所定サンプルごとに間引くと共に、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングする。さらにマッピング部は、マッピングされた第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネルと第2のリンクの伝送チャンネルに分割して8つのチャンネルにマッピングする。
パラレル/シリアル変換部は、マッピングされた第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換する。
出力部は、パラレル/シリアル変換部によってシリアル変換されたシリアル・デジタルデータを出力する。
【0009】
また、本発明に係る信号送信方法は、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える入力画像信号を送信する信号送信方法に適用される。
処理としては、マッピング処理とパラレル/シリアル変換処理と送信処理とを行う。
マッピング処理は、入力画像信号の各フレームから抽出した画素を、それぞれ所定サンプルごとに間引くと共に、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングする。さらにマッピング処理は、マッピングされた第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネルと第2のリンクの伝送チャンネルに分割して8つのチャンネルにマッピングする。
パラレル/シリアル変換処理は、マッピング処理でマッピングされた第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換する。
出力処理は、パラレル/シリアル変換処理によってシリアル変換されたシリアル・デジタルデータを出力する。
【0010】
次に、本発明に係る信号受信装置は、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号を受信する信号受信装置に適用される。
構成としては、受信部と再生部とを備える。
受信部は、画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する。
再生部は、受信部で受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを2サンプルずつ取り出して画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する。
【0011】
また、本発明に係る信号受信方法は、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号を受信する信号受信方法に適用される。
処理としては、受信処理と再生処理とを行う。
受信処理は、画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する。
再生処理は、受信処理で受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを2サンプルずつ取り出して画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する。
【発明の効果】
【0012】
本発明によれば、1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号の各画素サンプルを、それぞれがHD−SDIフォーマットのシリアル・デジタルビデオ信号形式を有するチャンネルにマッピングすることにより、ビットレート10.692Gbpsなどのシリアル・デジタルデータに変換して伝送することができ、且つ、受信側で正確に元のデータを再生することができる。このため、従来のインタフェースを用いて、超高精細映像信号を伝送することができるという効果が得られる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の第1の実施の形態の例について、図1〜図18を参照して説明する。
図1は、本実施の形態を適用したテレビジョン放送局用のカメラ伝送システムの全体構成を示す図である。このカメラ伝送システムは、複数台の放送用カメラ1とCCU(カメラコントロールユニット)2とで構成されており、各放送用カメラ1が光ファイバーケーブル3でCCU2に接続されている。
【0014】
放送用カメラ1は、同一構成のものであり、4k×2k信号(4kサンプル×2kラインの超高解像度信号)として、LSDIに相当する3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を生成し、送信する信号送信装置5として機能するカメラである。
【0015】
CCU2は、各放送用カメラ1を制御したり、各放送用カメラ1から映像信号を受信したり、各放送用カメラ1のモニタに他の放送用カメラ1で撮影中の映像を表示させるための映像信号(リターンビデオ)を送信するユニットである。CCU2は、各放送用カメラ1から映像信号を受信する信号受信装置として機能する。
【0016】
図2は、放送用カメラ1の回路構成のうち、本実施の形態に関連する部分を示すブロック図である。放送用カメラ1内の撮像部及び映像信号処理部(図示略)によって生成された3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号が、マッピング部11に送られる。
【0017】
3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号は、ワード長が12ビットずつのGデータ系列,Bデータ系列,Rデータ系列の同期を取って並列配置した、36ビット幅の信号である。1フレーム期間は1/24秒,1/25秒,1/30秒のうちのいずれかであり、1フレーム期間内に2160の有効ライン期間が含まれている。
【0018】
各有効ライン期間には、タイミング基準信号EAV(End of Active Video)と、ライン番号LNと、誤り検出符号CRCと、水平ブランキング期間(補助データ/未定義ワードデータの区間)と、タイミング基準信号SAV(Start of Active Video)と、映像データの区間であるアクティブラインとが配置される。アクティブラインのサンプル数は3840であり、Gデータ系列,Bデータ系列,Rデータ系列のアクティブラインには、それぞれG,B,Rの映像データが配置される。
【0019】
図3は、UHDTV規格のサンプル構造の例を示す説明図である。図3(a)〜図3(c)の説明に用いるフレームは、3840×2160サンプルで1フレーム(以下、4k×2k信号の1フレームとも称する。)を構成する。
UHDTV規格のサンプル構造は、以下の3種類がある。なお、SMPTE規格において、R′G′B′のように、ダッシュ「′」をつけた信号は、ガンマ補正などが施された信号を示す。
図3(a)は、R′G′B′,Y′Cb′Cr′ 4:4:4システムの例である。このシステムでは、全サンプルにRGB又はYCbCrのコンポーネントが含まれる。
図3(b)は、Y′Cb′Cr′ 4:2:2システムの例である。このシステムでは、偶数サンプルにYCbCr、奇数サンプルにYのコンポーネントが含まれる。
図3(c)は、Y′Cb′Cr′ 4:2:0システムの例である。このシステムでは、偶数サンプルにYCbCr、奇数サンプルにY、さらに奇数ラインにY(CbCrが間引かれた状態)のコンポーネントが含まれる。
【0020】
図4は、マッピング部11によって、4k×2k信号の1フレームを構成するサンプルが第1〜第4のサブイメージにマッピングされる例を示す説明図である。本例のマッピング部11は、入力画像信号の各フレームから抽出した画素サンプルを、それぞれ所定サンプルごとに間引く。本例では、同一ライン上で隣り合う2つのサンプルを間引く。そして、マッピング部11は、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングする。
【0021】
このとき、マッピング部11は、各フレームの奇数ライン上の各2サンプルを交互に第1のサブイメージと第2のサブイメージにマッピングし、各フレームの偶数ライン上の各2サンプルを交互に第3のサブイメージと第4のサブイメージとにマッピングすることを特徴とする。
この結果、HD−SDIフォーマットのアクティブ期間に含まれる第1〜第4のサブイメージには、それぞれ2k×1k信号の1フレームを構成するサンプルがマッピングされる。
【0022】
さらに、マッピング部11は、マッピングされた第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネル(LinkA)と第2のリンクの伝送チャンネル(LinkB)に分割して8つのチャンネルにマッピングする。
【0023】
マッピング部11は、この3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビットの画像信号で構成されるフレームを、SMPTE 435に従ってCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)の8チャンネルのビットレート1.485Gbpsまたは1.485Gbps/1.001(以下単に1.485Gbpsと記載する)のHD−SDI信号にマッピングする回路である。
【0024】
本例のマッピング部11は、3840個のサンプルと2160本のラインで構成されるフレームから抽出した画像信号を、第1〜第4のサブイメージにマッピングし、第1〜第4のサブイメージにマッピングされた画像信号を、CH1〜CH8の8チャンネルのビットレート1.485GbpsのHD−SDI信号にマッピングすることを特徴とする。
【0025】
図4に示すように、4k×2k信号で構成されるフレームには、複数のサンプルが含まれる。ここで、フレーム内におけるサンプルの位置を(サンプル番号,ライン番号)とする。
第0番目のライン上であって、隣り合う(0,0),(1,0)の2つのサンプルを示す第1のサンプル群51は、第1のサブイメージの(0,42),(1,42)にマッピングされ、第1のサンプル群51′として示される。
第0番目のライン上であって、隣り合う(2,0),(3,0)の2つのサンプルを示す第2のサンプル群52は、第2のサブイメージの(0,42),(1,42)にマッピングされ、第2のサンプル群52′として示される。
第1番目のライン上であって、隣り合う(0,1),(1,1)の2つのサンプルを示す第3のサンプル群53は、第3のサブイメージの(0,42),(1,42)にマッピングされ、第3のサンプル群53′として示される。
第1番目のライン上であって、隣り合う(2,1),(3,1)の2つのサンプルを示す第4のサンプル群54は、第4のサブイメージの(0,42),(1,42)にマッピングされ、第4のサンプル群54′として示される。
【0026】
ここで、4k×2k信号の1フレームと、第1〜第4のサブイメージに含まれるサンプルの位置を(サンプル番号,ライン番号)とした場合におけるマッピングの具体例について、図5を参照して説明する。図5には、第1〜第4のサブイメージを抜き出して、マッピングする例について説明する。
【0027】
図5に示すように、4k×2k信号の1フレームに対して、ライン方向にi,2i,2i−1、サンプル方向にj,2j,2j−1の値を加えた。
第1〜第4のサブイメージには、ライン方向にi、サンプル方向にjを加えた。
【0028】
マッピング部11は、同一ライン上で隣り合う2つのサンプルをサンプル群とする場合に、フレームの2i−1(iは自然数)番目のライン上であって、2j―1(jは自然数)番目のサンプル群の位置に配置される第1のサンプル群を、第1のサブイメージのi番目のライン上であって、j番目のサンプル群の位置にマッピングする。
また、マッピング部11は、フレームの2i―1番目のライン上であって、2j番目のサンプル群の位置に配置される第2のサンプル群を、第2のサブイメージのi番目のライン上であって、j番目のサンプル群の位置にマッピングする。
また、マッピング部11は、フレームの2i番目のライン上であって、2j―1番目のサンプル群の位置に配置される第3のサンプル群を、第3のサブイメージのi番目のライン上であって、j番目のサンプル群の位置にマッピングする。
また、マッピング部11は、フレームの2i番目のライン上であって、2j番目のサンプル群の位置に配置される第4のサンプル群を、第4のサブイメージのi番目のライン上であって、j番目のサンプル群の位置にマッピングする。
【0029】
このように、サンプルをマッピングするのは次の理由に基づいている。
フレームは、RGB、YCbCr,4:4:4、YCbCr,4:2:2、又は、YCbCr,4:2:0のいずれかの方式で構成される。
フレームは、単に1本のHD−SDIで送ることができれば問題ないが、通常、データ量が多くなるため、1本のHD−SDIで送ることはできない。このため、フレームのサンプル(画像信号を含む情報である。)を、適切に抽出し、複数のサブイメージで送る必要がある。
【0030】
図3(a)に示すようにフレームがRGB、又はYCbCr,4:4:4で構成される場合、いずれのサンプルを抽出しても元の画像が再生できる。
【0031】
図3(b)に示すようにフレームがYCbCr,4:2:2で構成される場合、奇数番目のサンプルには、輝度信号の情報Yしか含まれない。このため、隣り合う偶数番目のサンプル(CbCrを含む。)と合わせて、サブイメージにマッピングすることで、フレームの元画像の解像度を落とした状態で、サブイメージから直接画像を再生できる。
【0032】
図3(c)に示すようにフレームがYCbCr,4:2:0で構成される場合、奇数番目のサンプルには、輝度信号の情報Yしか含まれない。さらに、奇数番目のラインには、輝度信号の情報Yしか含まれない。このため、隣り合う偶数番目のサンプル(CbCrを含む。)と合わせて、サブイメージにマッピングすることで、フレームの元画像の解像度を落とした状態で、サブイメージから直接画像を再生できる。また、第3及び第4のサブイメージには、輝度信号の情報Yのみとなるが、再生する画像を確認する場合には輝度のみの画像であっても問題ない。
【0033】
第1〜第4のサブイメージにサンプルがマッピングされることによって、デュアルリンク(2本のHD−SDI)で送ることができる。このため、いったん、第1〜第4のサブイメージにマッピングされたサンプルは、全部で8本のHD−SDIで送ることができる。
【0034】
図6は、サンプルがマッピングされた第1〜第4のサブイメージをLinkA又はLinkBにマッピングする例を示す図である。
【0035】
SMPTE 435は、複数チャンネルのHD−SDI信号を、2サンプル(40ビット)単位で8B/10Bエンコーディングして50ビットに変換し、チャンネル毎に多重してビットレート10.692Gbpsまたは10.692Gbps/1.001(以下単に10.692Gbpsと記載する)でシリアル伝送する10Gインタフェースの規格である。4k×2k信号をHD−SDI信号にマッピングする技術は、SMPTE 435 Part1の5.4 Octa Link 1.5 Gbps ClassのFigure3及びFigure4に示される。
【0036】
図6に示すように、マッピングされた第1〜第4のサブイメージから、SMPTE 372M(デュアルリンク)によるCH1(LinkA)及びCH2(LinkB),CH3(LinkA)及びCH4(LinkB),CH5(LinkA)及びCH6(LinkB),CH7(LinkA)及びCH8(LinkB)がそれぞれ形成される。
【0037】
本実施の形態に係るマッピング部11は、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、ライン方向に2サンプル毎に間引いて1サンプルとし、HD−SDIのアクティブ期間に多重する。それぞれのサンプルを、1920×1080/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット 4chにマッピングできるため、現行HD−SDI デュアルリンクで伝送できる。さらに、10.692Gb/sに多重して伝送できる。
【0038】
このうち、4:2:0の0にはCchのデフォルト値である200h(10ビットシステム)、800h(12ビットシステム)を割り当てることで4:2:2と同等の信号として扱う。また、4:2:2/10ビットや4:2:0/10ビットではLinkBは使用せず、LinkA 4chのみ使用して伝送する。10.692Gb/sのシリアルインタフェースでは、CH 1はクロック同期用に必要であるが、CH 2からCH 8が接続されない場合には、CH 2からCH 8にはD0.0を埋めて伝送される。
【0039】
ところで、8chのHD−SDIにマッピングした信号(図6参照)は、1920×1080/50P,60P/4:4:4,4:2:2,4:2:0/12ビット相当の(Quad link 292)×2chに相当する。
【0040】
LinkA,LinkBのデータ構造は、SMPTE 372MのTable2及びFigure6に示されており、図7はその概略を示す図である。図7(a)に示すように、LinkAは、1サンプルが20ビットであり、全てのビットがRGBの値を表している。LinkBも、図7(a)に示すように1サンプルが20ビットであるが、図7(b)に示すように、10ビットのR′G′B′n:0−1のうち、ビットナンバー2〜7の6ビットのみがRGBの値を表している。したがって1サンプル中でRGBの値を表しているビット数は16ビットである。
【0041】
マッピング部11によってこのようにマッピングされたCH1〜CH8のHD−SDI信号は、図2に示すようにS/P・スクランブル・8B/10B部12に送られる。
【0042】
図8は、S/P・スクランブル・8B/10B部12の構成を示すブロック図である。S/P・スクランブル・8B/10B部12は、各CH1〜CH8に一対一に対応した8個のブロック12−1〜12−8から成っている。
【0043】
LinkAであるCH1,CH3,CH5,CH7用のブロック12−1,12−3,12−5,12−7は、ブロック12−1だけがブロック12−3,12−5,12−7と構成が相違しており、ブロック12−3,12−5,12−7は同一構成である(図ではブロック12−3について構成を記載し,12−5,12−7の構成の記載は省略している)。LinkBであるCH2,CH4,CH6,CH8用のブロック12−2,12−4,12−6,12−8は、全て同一構成である(図ではブロック12−2について構成を記載し,12−4,12−6,12−8の構成の記載は省略している)。また、各ブロックにおいて同一の処理を行う部分には同一符号を付している。
【0044】
最初に、LinkA用のブロック12−1,12−3,12−5,12−7について説明する。ブロック12−1,12−3,12−5,12−7では、入力したCH1,CH3,CH5,CH7のHD−SDI信号が、S/P(シリアル/パラレル)変換部21に送られる。S/P変換部21は、このHD−SDI信号をビットレート74.25Mbpsまたは74.25Mbps/1.001(以下単に74.25Mbpsと記載する)の20ビット幅のパラレル・デジタルデータにシリアル/パラレル変換するとともに、74.25MHzのクロックを抽出する。
【0045】
S/P変換部21によってシリアル/パラレル変換されたパラレル・デジタルデータは、TRS検出部22に送られる。S/P変換部21によって抽出された74.25MHzのクロックは、FIFOメモリ23に書込みクロックとして送られる。また、ブロック12−1内のS/P変換部21によって抽出された74.25MHzのクロックは、図2に示すPLL(Phase Locked Loop:位相同期回路)13にも送られる。
【0046】
TRS検出部22は、S/P変換部21から送られたパラレル・デジタルビデオ信号からタイミング基準信号SAV及びEAVを検出し、その検出結果に基づいてビット同期及びワード同期を確立する。
【0047】
TRS検出部22の処理を経たパラレル・デジタルデータは、FIFOメモリ23に送られて、S/P変換部21からの74.25MHzのクロックによってFIFOメモリ23に書き込まれる。
【0048】
図2のPLL13は、ブロック12−1内のS/P変換部21からの74.25MHzのクロックを1/2に分周した37.125MHzのクロックを、各ブロック12−1〜12−8内のFIFOメモリ23に読出しクロックとして送るとともに、各ブロック12−1〜12−8内のFIFOメモリ26及びブロック12−1内のFIFOメモリ27に書込みクロックとして送る。
【0049】
またPLL13は、ブロック12−1内のS/P変換部21からの74.25MHzのクロックの周波数を9/8倍した83.5312MHzのクロックを、各ブロック12−1〜12−8内のFIFOメモリ26及びブロック12−1内のFIFOメモリ27に読出しクロックとして送るとともに、図2のFIFOメモリ16に書込みクロックとして送る。
【0050】
またPLL13は、ブロック12−1内のS/P変換部21からの74.25MHzのクロックの周波数を9/4倍した167.0625MHzのクロックを、図2のFIFOメモリ16に読出しクロックとして送る。
【0051】
またPLL13は、ブロック12−1内のS/P変換部21からの74.25MHzのクロックの周波数を9倍した668.25MHzのクロックを、図2の多チャンネルデータ形成部17に読出しクロックとして送る。
【0052】
図8に示すように、FIFOメモリ23からは、S/P変換部21からの74.25MHzのクロックによって書き込まれた20ビット幅のパラレル・デジタルデータが、図2のPLL13からの37.125MHzのクロックにより、2サンプルを単位とした40ビット幅のパラレル・デジタルデータとして読み出されて、スクランブラ24に送られる。また、ブロック12−1では、FIFOメモリ23から読み出されたこの40ビット幅のパラレル・デジタルデータが、8B/10Bエンコーダ25にも送られる。
【0053】
スクランブラ24は、自己同期型のスクランブラである。自己同期型スクランブル方式は、SMPTE292Mで採用されているスクランブル方式であり、送信側が、入力したシリアル信号を多項式とみなして9次の原始多項式
X9+X4+1
で順次割り算して、その結果である商を伝送することにより、統計的に伝送データのマーク率(1と0の割合)を平均1/2にするものである。このスクランブルは、原始多項式による信号の暗号化という意味も併せ持っている。この商をさらにX+1で割ることによって極性フリー(データとその反転データで同じ情報を持つこと)のデータにして送信する。受信側では、受信したシリアル信号にX+1を掛け、さらに上記原始多項式X9+X4+1を掛ける処理(デスクランブル)により、元のシリアル信号を再生する。
【0054】
スクランブラ24は、各水平ラインの全てのデータにスクランブルを掛けるのではなく、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみにスクランブルを掛け、水平ブランキング期間のデータにはスクランブルを掛けない。そして、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く10ビットまでのデータを出力する。
【0055】
スクランブラ24でこうした処理を行うのは、次のような理由による。従来の自己同期型スクランブル方式では各水平ラインの全てのデータを途切れることなく送信するが、本例では、自己同期型スクランブルを掛けた水平ブランキング期間のデータを送信しない。そのための方法としては、水平ブランキング期間も含めて各水平ラインの全てのデータにスクランブルを掛けるが水平ブランキング期間のデータだけは送信しない、という方法もある。しかし、その方法では、送信のスクランブラと受信のデスクランブラとでデータの連続性が保存されないので、受信側のデスクランブラでデータを再生する時にCRCの最後の数ビットで桁上がりの計算間違いを起こし、正確に誤り検出符号CRCが再生されない。また、データを送信しない水平ブランキング期間でスクランブラのクロックを止めることによって正確にCRCを再生できるようにするという方式もあるが、その方法を採用すると、CRCの計算時に次のタイミング基準信号SAVが必要となり、タイミング制御が困難になる等の問題が発生する。
【0056】
そこで、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみにスクランブルを掛け、タイミング基準信号SAVの直前でスクランブラ24内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く少なくとも数ビット(一例として10ビットとする)までのデータを出力するようにした。
【0057】
こうすることにより、受信側の装置では、タイミング基準信号SAVの直前でデスクランブラ内のレジスタの値を全て0にセットしてデコードを開始するとともに、誤り検出符号CRCに続く少なくとも数ビットのデータにもデスクランブルを掛けることにより、掛け算回路であるデスクランブラの桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【0058】
さらに、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットすると、スクランブルデータにパソロジカルパターンが発生しないことが計算によって判明した。パソロジカルパターンとは、自己同期型スクランブルを掛けた際に、シリアル伝送路上に、1水平ラインに亘り、図9(a)に示すように1ビットの‘H’に続いて19ビットの‘L’が続くパターン(あるいはその反転パターン)の信号や、図9(b)に示すように20ビットの‘H’が連続した後20ビットの‘L’が連続するパターン(あるいはその反転パターン)の信号が発生するものである。
【0059】
図9(a)のパターンやその反転パターンは、直流成分の多いパターンである。そして、10Gbpsというような高速な伝送レートを実現するためにはAC結合の伝送系を用いることが一般的であるが、AC結合の伝送系では、直流成分が多い場合に図10に示すようなベースラインのうねりを起こしてしまうので、受信側の装置で直流成分を再生することが必要になってしまう。
【0060】
図9(b)のパターンやその反転パターンは、0から1への遷移や1から0への遷移が少ないパターンなので、受信装置の側でシリアル信号からクロックを再生することが困難になってしまう。
【0061】
これに対し、前述のように、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットすることにより、こうしたパソロジカルパターンが発生しないことが計算によって判明したので、伝送符号として良好な信号であるといえる。
【0062】
また、図11に示すように、タイミング基準信号SAV内の最後のワードであるXYZ(同一フレームの第1フィールド/第2フィールドを識別したり、SAVとEAVとを識別するためのワード)の下位2ビットは(0,0)になっていたりするが、例えば、ブロック12−1内のスクランブラ24ではこの下位2ビットを(0,0)にしたままスクランブルを掛け、ブロック12−3内のスクランブラ24ではこの下位2ビットを(0,1)に書き換えた後スクランブルを掛け、ブロック12−5内のスクランブラ24ではこの下位2ビットを(1,0)に書き換えた後スクランブルを掛け、ブロック12−7内のスクランブラ24ではこの下位2ビットを(1,1)に書き換えた後スクランブルを掛けるというように、CH1,CH3,CH5,CH7のチャンネル毎にこの下位2ビットの値を変えてスクランブルを掛ける。
【0063】
このような処理を行うのは、次のような理由による。3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号がフラットな(画面全体でRGBの値がほぼ同じ)信号である場合に、CH1,CH3,CH5,CH7とCH2,CH4,CH6,CH8とでデータ値が均一になると、EMI(電磁輻射)等が発生して好ましくない。これに対し、SAV内のXYZの下位2ビットの値をCH1,CH3,CH5,CH7のチャンネル毎に変えてスクランブルを掛けると、スクランブル後のデータは、XYZの下位2ビットを(0,0)にしたデータに加えて、(0,1),(1,0),(1,1)を生成多項式で割った結果を伝送することになるので、データの均一性を回避することが可能になる。
【0064】
さらに、このようにXYZの下位2ビットの値をチャンネル毎に変えても、前述のようにタイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットすると、パソロジカルパターンが発生しないことが計算によって判明した。
【0065】
このようにしてスクランブラ24でスクランブルを掛けられた40ビット幅のパラレル・デジタルデータは、図2のPLL13からの37.125MHzのクロックによってFIFOメモリ26に書き込まれた後、PLL13からの83.5312MHzのクロックによって40ビット幅のままFIFOメモリ26から読み出されて、図2に示す多重部14に送られる。
【0066】
ブロック12−1内の8B/10Bエンコーダ25は、FIFOメモリ23から読み出された40ビット幅のパラレル・デジタルデータのうち、水平ブランキング期間のデータのみを8ビット/10ビットエンコーディングする。
【0067】
8B/10Bエンコーダ25によって8ビット/10ビットエンコーディングされた50ビットのビット幅のパラレル・デジタルデータは、図2のPLL13からの37.125MHzのクロックによってFIFOメモリ27に書き込まれた後、PLL13からの83.5312MHzのクロックによって50ビット幅のままFIFOメモリ27から読み出されて、図2に示す多重部14に送られる。
【0068】
なお、ブロック12−1からのみ(すなわちCH1についてのみ)水平ブランキング期間のデータを多重部14に送り、ブロック12−3,12−5,12−7からは(CH3,CH5,CH7については)水平ブランキング期間のデータを多重部14に送らないのは、データ量の制約上の理由からである。
【0069】
次に、LinkB用のブロック12−2,12−4,12−6,12−8について説明する。ブロック12−2,12−4,12−6,12−8では、入力したCH2,CH4,CH6,CH8のHD−SDI信号が、S/P変換部21及びTRS検出部22によってブロック12−1,12−3,12−5,12−7におけるのと同一の処理を施された後、抜き出し部28に送られる。
【0070】
抜き出し部28は、LinkBの各水平ラインのデータのうち、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみからRGBのビット(図7に示したLinkBの1サンプルの20ビットのうちの、RGBの値を表している16ビット)を抜き出す回路である。
【0071】
抜き出し部28によって抜き出された16ビット幅のパラレル・デジタルデータは、S/P変換部21からの74.25MHzのクロックによってFIFOメモリ23に書き込まれた後、図2のPLL13からの37.125MHzのクロックにより、2サンプルを単位とした32ビット幅のパラレル・デジタルデータとして読み出されて、K28.5挿入部29に送られる。
【0072】
K28.5挿入部29は、タイミング基準信号SAVまたはEAVの先頭部分に、2個の8ビットワードデータを挿入する。この8ビットワードデータは、8ビット/10ビットエンコーディングした際に、映像信号を表すワードデータとしては用いられない10ビットワードデータ(K28.5というコードネームで呼ばれるもの)に変換されるものである。
【0073】
K28.5挿入部29の処理を経た32ビット幅のパラレル・デジタルデータは、8B/10Bエンコーダ30に送られる。8B/10Bエンコーダ30は、この32ビット幅のパラレル・デジタルデータを8ビット/10ビットエンコーディングして出力する。
【0074】
2サンプルを単位とした32ビット幅のパラレル・デジタルデータを8B/10Bエンコーダ30で8ビット/10ビットエンコーディングさせるのは、10Gインタフェース規格であるSMPTE 435における50ビットのContent IDの上位40ビットとの互換をとるためである。
【0075】
8B/10Bエンコーダ30によって8ビット/10ビットエンコーディングされた40ビット幅のパラレル・デジタルデータは、図2のPLL13からの37.125MHzのクロックによってFIFOメモリ26に書き込まれた後、PLL13からの83.5312MHzのクロックによって40ビット幅のままFIFOメモリ26から読み出されて、図2に示す多重部14に送られる。
【0076】
図2の多重部14は、S/P・スクランブル・8B/10B部12の各ブロック12−1〜12−8内のFIFOメモリ26から読み出されたCH1〜CH8の40ビット幅のパラレル・デジタルデータ(タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのみのデータ)を、図12(a)に示すように、40ビット単位で、CH2(8ビット/10ビットエンコーディングしたチャンネル),CH1(自己同期型スクランブルを掛けたチャンネル),CH4(8ビット/10ビットエンコーディングしたチャンネル),CH3(自己同期型スクランブルを掛けたチャンネル),CH6(8ビット/10ビットエンコーディングしたチャンネル),CH5(自己同期型スクランブルを掛けたチャンネル),CH8(8ビット/10ビットエンコーディングしたチャンネル),CH7(自己同期型スクランブルを掛けたチャンネル)の順に320ビット幅に多重する。
【0077】
このように、8ビット/10ビットエンコーディングしたデータを、自己同期型スクランブルを掛けたデータに40ビット毎にはさむことにより、やはり、スクランブル方式によるマーク率(0と1の割合)変動や、0−1、1−0の遷移の不安定さを解消し、前述したようなパソロジカルパターンの発生を防止することができる。
【0078】
また、多重部14は、S/P・スクランブル・8B/10B部12の各ブロック12−1内のFIFOメモリ27から読み出されたCH1の水平ブランキング期間のみの50ビット幅のパラレル・デジタルデータを、図12(b)に示すように、4サンプル分多重して200ビット幅にする。
【0079】
多重部14によって多重されたこの320ビット幅のパラレル・デジタルデータと200ビット幅のパラレル・デジタルデータとは、データ長変換部15に送られる。データ長変換部15は、シフトレジスタを用いて構成されており、この320ビット幅のパラレル・デジタルデータを256ビット幅に変換したデータと、この200ビット幅のパラレル・デジタルデータを256ビット幅に変換したデータとを用いて、256ビット幅のパラレル・デジタルデータを形成する。そして、この256ビット幅のパラレル・デジタルデータをさらに128ビット幅に変換する。
【0080】
図13〜図15は、データ長変換部15によって形成される256ビット幅のパラレル・デジタルデータの構造を示す図であり、図13は30Pの場合の1ライン分のデータ構造、図14は25Pの場合の1ライン分のデータ構造、図15は24Pの場合の4ライン分のデータ構造である(24Pの場合には、4ライン周期で最後のワードのビット数が128ビットになるので、4ライン分を描いている)。SMPTE 435では、フレームレート及びライン数が、CH1のHD−SDI信号と同じにされる。そして、S/P・スクランブル・8B/10B部12では、スクランブルと8B/10Bエンコーディングとを併用しているが、CH1にはスクランブル(SMPTE292Mで採用されているもの)を掛けている。したがって、図13〜図15に示したデータ構造は、基本的にはHD−SDI信号と同じになっている。
【0081】
この図13〜図15に示すように、1ライン分のデータは、次の3つの領域で構成されている。
・斜線を付した領域:CH2,CH1,CH4,CH3,CH6,CH5,CH8,CH7の順に40ビット単位で多重された各CH1〜CH8のタイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータの領域
・白地の領域:8B/10BエンコーディングされたCH1の50ビットずつの水平ブランキング期間のデータの領域
・ドット模様を付した領域:データ量調整のための付加データの領域
【0082】
図2に示すように、データ長変換部15によって128ビット幅に変換されたパラレル・デジタルデータは、FIFOメモリ16に送られて、PLL13からの83.5312MHzのクロックによってFIFOメモリ16に書き込まれる。
【0083】
FIFOメモリ16に書き込まれたこの128ビット幅のパラレル・デジタルデータは、図2のPLL13からの167.0625MHzのクロックにより、64ビット幅のパラレル・デジタルデータとしてFIFOメモリ16から読み出されて、多チャンネルデータ形成部17に送られる。
【0084】
多チャンネルデータ形成部17は、例えばXSBI(Ten gigabit Sixteen Bit Interface:10ギガビットイーサネット(登録商標)のシステムで使用される16ビットインタフェース)である。そして、多チャンネルデータ形成部17は、PLL13からの668.25MHzのクロックを用いて、FIFOメモリ16からの64ビット幅のパラレル・デジタルデータから、各々がビットレート668.25Mbpsを有する16チャンネル分のシリアル・デジタルデータを形成する。多チャンネルデータ形成部17によって形成された16チャンネルのシリアル・デジタルデータは、多重・P/S変換部18に送られる。
【0085】
多重・P/S変換部18は、多チャンネルデータ形成部17からの16チャンネルのシリアル・デジタルデータを多重し、その多重したパラレル・デジタルデータをパラレル/シリアル変換することにより、668.25Mbps×16=10.692Gbpsのシリアル・デジタルデータを生成する。本例の多重・P/S変換部18は、マッピング部11によってマッピングされた第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換するパラレル/シリアル変換部としての機能を有する。
【0086】
図16は、この10.692Gbpsのシリアル・デジタルデータの1ライン分のデータ構造を示す図であり、図16(a)は24Pの場合の構造、図16(b)は25Pの場合の構造、図16(c)は30Pの場合の構造である。この図では、ライン番号LN及び誤り検出符号CRCを含めたものをSAV,アクティブライン及びEAVとして示すとともに、図13〜図15に示した付加データの領域を含めたものを水平ブランキング期間として示している。
【0087】
24P,25P,30Pの場合の1ラインのビット数は、それぞれ下記式によって求められる。
10.692Gbps÷24フレーム/秒÷1125ライン/フレーム=396000ビット
10.692Gbps÷25フレーム/秒÷1125ライン/フレーム=380160ビット
10.692Gbps÷30フレーム/秒÷1125ライン/フレーム=316800ビット
【0088】
タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのビット数は、下記式によって求められる。
(1920T+12T)×36ビット×4ch×40/36=309120ビット
【0089】
24P,25P,30Pの場合の水平ブランキング期間のビット数は、それぞれ下記式によって求められる。
(1)24Pの場合:396000ビット−309120ビット=86880ビット
(2750T−1920T−12T(SAV+EAV+LN+CRC))×20ビット×10/8=20450ビット
86880ビット>20450ビット
(2)25Pの場合:380160ビット−309120ビット=71040ビット
(2640T−1920T−12T(SAV+EAV+LN+CRC))×20ビット×10/8=17700ビット
71040ビット>17700ビット
(3)30Pの場合:316800ビット−309120ビット=7680ビット
(22T−1920T−12T(SAV+EAV+LN+CRC))×20ビット×10/8=6700ビット
7680ビット>6700ビット
【0090】
上記式に示したように、24P,25P,30Pのいずれの場合にも、SMPTE 435による水平ブランキング期間のビット数である86880ビット,71040ビット,7680ビットのほうが、CH1の{水平ブランキング期間のデータ−(タイミング基準信号SAV,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータ}のビット数である20450ビット,17700ビット,6700ビットよりもそれぞれ大きいので、CH1の水平ブランキング期間のデータを多重することが可能である。
【0091】
図2に示すように、多重・P/S変換部18によって生成されたビットレート10.692Gbpsのシリアル・デジタルデータは、光電変換部19に送られる。光電変換部19は、ビットレート10.692Gbpsのシリアル・デジタルデータをCCU2に出力する出力部として機能する。そして、光電変換部19によって光信号に変換されたビットレート10.692Gbpsのシリアル・デジタルデータが、放送用カメラ1から図1の光ファイバーケーブル3経由でCCU2に伝送される。
【0092】
本例の信号送信装置5を用いることによって、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号をシリアル・デジタルデータとして送信する側の信号処理を行うことができる。信号送信装置5,信号送信方法では、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号をCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)のHD−SDI信号にマッピングすると、これらのHD−SDI信号がそれぞれシリアル/パラレル変換された後、LinkAについては自己同期型スクランブルが掛けられ、LinkBについてはRGBのビットが8ビット/10ビットエンコーディングされる。
【0093】
LinkAについては、各水平ラインの全てのデータに自己同期型スクランブルを掛けるのではなく、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみに自己同期型スクランブルを掛け、水平ブランキング期間のデータには自己同期型スクランブルを掛けない。そして、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く少なくとも数ビットまでのデータを出力する。
【0094】
こうしたスクランブルを行うのは、次のような理由による。従来の自己同期型スクランブル方式では各水平ラインの全てのデータを途切れることなく送信するが、本実施の形態では、自己同期型スクランブルを掛けた水平ブランキング期間のデータを送信しない。そのための方法としては、水平ブランキング期間も含めて各水平ラインの全てのデータにスクランブルを掛けるが水平ブランキング期間のデータだけは送信しない、という方法もある。しかし、その方法では、送信のスクランブラと受信のデスクランブラとでデータの連続性が保存されないので、受信側のデスクランブラでデータを再生する時にCRCの最後の数ビットで桁上がりの計算間違いを起こし、正確に誤り検出符号CRCが再生されない。また、データを送信しない水平ブランキング期間でスクランブラのクロックを止めることによって正確にCRCを再生できるようにするという方式もあるが、その方法を採用すると、CRCの計算時に次のタイミング基準信号SAVが必要となり、タイミング制御が困難になる等の問題が発生する。
【0095】
そこで、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみにスクランブルを掛け、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く少なくとも数ビットまでのデータを出力するようにした。
【0096】
こうすることにより、受信側の装置では、タイミング基準信号SAVの直前でデスクランブラ内のレジスタの値を全て0にセットしてデコードを開始するとともに、誤り検出符号CRCに続く少なくとも数ビットのデータにもデスクランブルを掛けることにより、掛け算回路であるデスクランブラの桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【0097】
さらに、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットすると、スクランブルデータにパソロジカルパターンが発生しないことが計算によって判明したので、伝送符号として良好な信号であるといえる。
【0098】
LinkBについては、各水平ラインのデータのうち、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみからRGBのビットが抜き出され、このRGBのビットが8ビット/10ビットエンコーディングされる。そして、このようにして自己同期型スクランブルを掛けられたLinkAのデータと、このようにして8ビット/10ビットエンコーディングされたLinkBのデータとが多重され、その多重されたパラレル・デジタルデータから、ビットレート10.692Gbpsのシリアル・デジタルデータが生成される。
【0099】
図17は、CCU2の回路構成のうち、本実施の形態に関連する部分を示すブロック図である。CCU2には、図17に示すような回路が、各放送用カメラ1に一対一に対応して複数組設けられている。
【0100】
放送用カメラ1から光ファイバーケーブル3経由で伝送されたビットレート10.692Gbpsのシリアル・デジタルデータは、光電変換部31によって電気信号に変換された後、S/P変換・多チャンネルデータ形成部32に送られる。S/P変換・多チャンネルデータ形成部32は、例えば前述したXSBIである。そして、S/P変換・多チャンネルデータ形成部32は、画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する。
【0101】
S/P変換・多チャンネルデータ形成部32は、ビットレート10.692Gbpsのシリアル・デジタルデータをシリアル/パラレル変換し、シリアル/パラレル変換したパラレル・デジタルデータから、各々がビットレート668.25Mbpsを有する16チャンネル分のシリアル・デジタルデータを形成するとともに、668.25MHzのクロックを抽出する。
【0102】
S/P変換・多チャンネルデータ形成部32によって形成された16チャンネルのパラレル・デジタルデータは、多重部33に送られる。また、S/P変換・多チャンネルデータ形成部32によって抽出された668.25MHzのクロックは、PLL34に送られる。
【0103】
多重部33は、S/P変換・多チャンネルデータ形成部32からの16チャンネルのシリアル・デジタルデータを多重して、64ビット幅のパラレル・デジタルデータをFIFOメモリ35に送る。
【0104】
PLL34は、S/P変換・多チャンネルデータ形成部32からの668.25MHzのクロックを4分の1に分周した167.0625MHzのクロックをFIFOメモリ35に書込みクロックとして送る。
【0105】
またPLL34は、S/P変換・多チャンネルデータ形成部32からの668.25MHzのクロックを8分の1に分周した83.5312MHzのクロックを、FIFOメモリ35に読出しクロックとして送るとともに、後述するデスクランブル・8B/10B・P/S部38内のFIFOメモリ44に書込みクロックとして送る。
【0106】
またPLL34は、S/P変換・多チャンネルデータ形成部32からの668.25MHzのクロックを18分の1に分周した37.125MHzのクロックを、デスクランブル・8B/10B・P/S部38内のFIFOメモリ44に読出しクロックとして送るとともに、デスクランブル・8B/10B・P/S部38内のFIFOメモリ45に書込みクロックとして送る。
【0107】
またPLL34は、S/P変換・多チャンネルデータ形成部32からの668.25MHzのクロックを9分の1に分周した74.25MHzのクロックを、デスクランブル・8B/10B・P/S部38内のFIFOメモリ45に読出しクロックとして送る。
【0108】
FIFOメモリ35では、多重部33からの64ビット幅のパラレル・デジタルデータが、PLL34からの167.0625MHzのクロックによって書き込まれる。FIFOメモリ35に書き込まれたパラレル・デジタルデータは、PLL34からの83.5312MHzのクロックによって128ビット幅のパラレル・デジタルデータとして読み出されて、データ長変換部36に送られる。
【0109】
データ長変換部36は、シフトレジスタを用いて構成されており、この128ビット幅のパラレル・デジタルデータを、256ビット幅(図13〜図15に示した構造のデータ)に変換する。そして、タイミング基準信号SAVまたはEAVに挿入されているK28.5を検出することによって各ライン期間を判別して、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータを320ビット幅に変換するとともに、水平ブランキング期間のデータ(前述のように、8B/10BエンコーディングされたCH1の水平ブランキング期間のデータ)を200ビット幅に変換する。図13〜図15に示した付加データは破棄する。
【0110】
データ長変換部36によってデータ長を変換された320ビット幅のパラレル・デジタルデータと200ビット幅のパラレル・デジタルデータとは、分離部37に送られる。
【0111】
分離部37は、データ長変換部36からのこの320ビット幅のパラレル・デジタルデータ(タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータ)を、放送用カメラ1内の多重部14(図2)によって多重される前の40ビットずつのCH1〜CH8のデータ(図12参照)に分離する。そして、各CH1〜CH8の40ビット幅のパラレル・デジタルデータを、デスクランブル・8B/10B・P/S部38に送る。
【0112】
また分離部37は、データ長変換部36からのこの200ビット幅のパラレル・デジタルデータ(8B/10BエンコーディングされたCH1の水平ブランキング期間のデータ)を、多重部14によって多重される前の50ビットずつのデータ(図12参照)に分離する。そして、この50ビット幅のパラレル・デジタルデータを、デスクランブル・8B/10B・P/S部38に送る。
【0113】
図18は、デスクランブル・8B/10B・P/S部38の構成を示すブロック図である。デスクランブル・8B/10B・P/S部38は、各CH1〜CH8に一対一に対応した8個のブロック38−1〜38−8から成っている。本例のデスクランブル・8B/10B・P/S部38は、画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する受信部として機能する。
【0114】
LinkAであるCH1,CH3,CH5,CH7用のブロック38−1,38−3,38−5,38−7は、ブロック38−1だけがブロック38−3,38−5,38−7と構成が相違しており、ブロック38−3,38−5,38−7は同一構成である(図ではブロック38−3について構成を記載し,38−5,38−7の構成の記載は省略している)。LinkBであるCH2,CH4,CH6,CH8用のブロック38−2,38−4,38−6,38−8は、全て同一構成である(図ではブロック38−2について構成を記載し,38−4,38−6,38−8の構成の記載は省略している)。また、各ブロックにおいて同一の処理を行う部分には同一符号を付している。
【0115】
最初に、LinkA用のブロック38−1,38−3,38−5,38−7について説明する。ブロック38−1,38−3,38−5,38−7では、入力したCH1,CH3,CH5,CH7の40ビット幅のパラレル・デジタルデータ(自己同期型スクランブルを掛けられたタイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータ)が、デスクランブラ41に送られる。
【0116】
デスクランブラ41は、自己同期型のデスクランブラである。デスクランブラ41は、送られたパラレル・デジタルデータにデスクランブルを掛けるが、タイミング基準信号SAVの直前でデスクランブラ41内のレジスタの値を全て0にセットしてデコードを開始するとともに、誤り検出符号CRCに続く10ビットのデータにも自己同期型デスクランブルを掛ける。
【0117】
これにより、放送用カメラ1内のスクランブラ24(図8)の箇所で説明したように、自己同期型スクランブルを掛けた水平ブランキング期間のデータが送信されないにもかかわらず、掛け算回路であるデスクランブラ41の桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【0118】
またデスクランブラ41は、自己同期型スクランブルを掛けた後、タイミング基準信号SAV内のXYZの下位2ビット(スクランブラ24の箇所で説明したように、CH1,CH3,CH5,CH7のチャンネル毎に値を変えてスクランブルを掛けられたビット)の値を、元の値である(0,0)に変更する。
【0119】
ブロック38−1内のデスクランブラ41でデスクランブルを掛けられた40ビット幅のパラレル・デジタルデータは、セレクタ43に送られる。ブロック38−1では、入力した50ビット幅のパラレル・デジタルデータ(8B/10BエンコーディングされたCH1の水平ブランキング期間のデータ)が、8B/10Bデコーダ42に送られる。8B/10Bデコーダ42は、このパラレル・デジタルデータを8ビット/10ビットデコーディングする。8B/10Bデコーダ42によって8ビット/10ビットデコーディングされた40ビット幅のパラレル・デジタルデータが、セレクタ43に送られる。
【0120】
セレクタ43は、デスクランブラ41からのパラレル・デジタルデータと8B/10Bデコーダ42からのパラレル・デジタルデータとを交互に選択することにより、各水平ラインの全てのデータを一本化した40ビット幅のパラレル・デジタルデータを形成して、この40ビット幅のパラレル・デジタルデータをFIFOメモリ44に送る。
【0121】
他方、ブロック38−3,38−5,38−7では、50ビット幅のパラレル・デジタルデータは入力しないので8B/10Bデコーダ42及びセレクタ43は設けられておらず、デスクランブラ41でデスクランブルを掛けられた40ビット幅のパラレル・デジタルデータがそのままFIFOメモリ44に送られる。
【0122】
FIFOメモリ44に送られた40ビット幅のパラレル・デジタルデータは、PLL34(図17)からの83.5312MHzのクロックによってFIFOメモリ44に書き込まれた後、PLL34からの37.125MHzのクロックによって40ビット幅のままFIFOメモリ44から読み出されて、FIFOメモリ45に送られる。
【0123】
FIFOメモリ45に送られた40ビット幅のパラレル・デジタルデータは、PLL34(図17)からの37.125MHzのクロックによってFIFOメモリ45に書き込まれた後、PLL34からの74.25MHzのクロックによって20ビット幅(図7に示したLinkAの1サンプル分ずつ)のパラレル・デジタルデータとしてFIFOメモリ45から読み出されて、P/S(パラレル/シリアル)変換部46に送られる。
【0124】
P/S変換部46は、このパラレル・デジタルデータをHD−SDI信号をビットレート1.485GbpsのHD−SDI信号にパラレル/シリアル変換して、HD−SDI信号を再生する。各ブロック38−1,38−3,38−5,38−7で再生されたCH1,CH3,CH5,CH7のHD−SDI信号は、図18の4k×2k再生部39に送られる。
【0125】
次に、LinkB用のブロック38−2,38−4,38−6,38−8について説明する。ブロック38−2,38−4,38−6,38−8では、入力したCH2,CH4,CH6,CH8の40ビット幅のパラレル・デジタルデータ(8B/10Bエンコーディングされたタイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータ)が、8B/10Bデコーダ47に送られる。
【0126】
8B/10Bデコーダ47は、このパラレル・デジタルデータを8ビット/10ビットデコーディングする。8B/10Bデコーダ47によって8ビット/10ビットデコーディングされた32ビット幅のパラレル・デジタルデータは、FIFOメモリ44に送られる。
【0127】
FIFOメモリ44に送られた32ビット幅のパラレル・デジタルデータは、PLL34(図17)からの83.5312MHzのクロックによってFIFOメモリ44に書き込まれた後、PLL34からの37.125MHzのクロックによって32ビット幅のままFIFOメモリ44から読み出されて、FIFOメモリ45に送られる。
【0128】
FIFOメモリ45に送られた32ビット幅のパラレル・デジタルデータは、PLL34(図17)からの37.125MHzのクロックによってFIFOメモリ45に書き込まれた後、PLL34からの74.25MHzのクロックによって16ビット幅(図7に示したLinkBの1サンプル分ずつのRGBのビット)のパラレル・デジタルデータとしてFIFOメモリ45から読み出されて、サンプルデータ形成部48に送られる。
【0129】
サンプルデータ形成部48は、このLinkBのRGBのビットから、図7に示したR′G′B′n:0−1のビットナンバー0,1,8及び9の4ビットを付加したLinkBの20ビットずつの各サンプルのデータを形成する。このようにして形成された20ビット幅のパラレル・デジタルデータは、サンプルデータ形成部48からP/S変換部46に送られる。
【0130】
P/S変換部46は、このパラレル・デジタルデータをHD−SDI信号をビットレート1.485GbpsのHD−SDI信号にパラレル/シリアル変換して、HD−SDI信号を再生する。各ブロック38−2,38−4,38−6,38−8で再生されたCH2,CH4,CH6,CH8のHD−SDI信号は、図18の4k×2k再生部39に送られる。
【0131】
図18の4k×2k再生部39は、S/P・スクランブル・8B/10B部38から送られたCH1〜CH8(LinkA及びLinkB)のHD−SDI信号に、SMPTE 435に従って放送用カメラ1内のマッピング部11(図2)の処理(図6)と逆の処理を施す。この処理により、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を再生する回路である。
本例の4k×2k再生部39は、S/P変換多チャンネルデータ形成部32が受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを1サンプルずつ取り出す。そして、画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する。
【0132】
このとき、4k×2k再生部39は、第1のサブイメージと第2のサブイメージとにマッピングされたサンプルを、奇数ライン上に交互に配置する。同様に、第3のサブイメージと第4のサブイメージとにマッピングされたサンプルを、偶数ライン上に交互に配置する。そして、各ライン上に配置されたサンプルから、そのサンプルに隣り合う間引き画素を復元する。
【0133】
4k×2k再生部39によって再生された3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号は、CCU2から出力されて、例えばVTR等(図示略)に送られる。
【0134】
なお、このようにして各放送用カメラ1からCCU2に3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号に伝送されるだけでなく、CCU2からも前述のリターンビデオ(他の放送用カメラ1で撮影中の映像を表示させるための映像信号)が光ファイバーケーブル3経由で各放送用カメラ1に伝送されるが、このリターンビデオのほうは周知の技術を用いて生成される(例えば、2チャンネル分のHD−SDI信号を、それぞれ8ビット/10ビットエンコーディングした後、多重してシリアル・デジタルデータに変換する)ので、そのための回路構成の説明は省略する。
【0135】
本例において信号受信装置6は、信号送信装置5によって生成されたシリアル・デジタルデータを受信する側の信号処理を行う。この信号受信装置6,信号受信方法では、このビットレート10.692Gbpsのシリアル・デジタルデータからパラレル・デジタルデータが生成され、このパラレル・デジタルデータが、LinkA,LinkBの各チャンネルのデータに分離される。
【0136】
分離されたLinkAのデータについては、自己同期型デスクランブルが掛けられるが、タイミング基準信号SAVの直前でデスクランブラ内のレジスタの値を全て0にセットしてデコードが開始されるとともに、誤り検出符号CRCに続く少なくとも数ビットのデータにも自己同期型デスクランブルが掛けられる。これにより、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみに自己同期型スクランブルが掛けられ、水平ブランキング期間のデータには自己同期型スクランブルが掛けられていないにもかかわらず、掛け算回路であるデスクランブラの桁上がりを考慮した正確な計算を行って元のデータを再生することができる。
【0137】
分離されたLinkBのデータについては、8ビット/10ビットデコーディングしたRGBのビットから、LinkBの各サンプルのデータが形成される。そして、自己同期型デスクランブルを掛けられたLinkAのパラレル・デジタルデータと、各サンプルを形成されたLinkBのパラレル・デジタルデータとがそれぞれパラレル/シリアル変換され、マッピングされたCH1〜CH8のHD−SDI信号が再生される。
【0138】
このように、送信側である放送用カメラ1では、タイミング基準信号SAVの直前でスクランブラ24内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く10ビットまでのデータを出力し、受信側であるCCU2では、タイミング基準信号SAVの直前でデスクランブラ41内のレジスタの値を全て0にセットしてデコードを開始するとともに、誤り検出符号CRCに続く10ビットのデータにもデスクランブルを掛けるので、自己同期型スクランブルを掛けた水平ブランキング期間のデータを送信しないにもかかわらず、受信側であるCCU2で正確に元のデータを再生することができる。
【0139】
また、LinkA,LinkBともに、それぞれ2サンプルを単位として自己同期型スクランブル,8B/10Bエンコーディングを施すので、SMPTE 435における50ビットのContent IDの上位40ビットとの互換をとることができる。
【0140】
また、タイミング基準信号SAV内のXYZの下位2ビットの値をLinkAのチャンネル毎に変えてスクランブルを掛けることにより、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号がフラットな(画面全体でRGBの値がほぼ同じ)信号である場合にもCH1,CH3,CH5,CH7とCH2,CH4,CH6,CH8とでデータ値が均一になることを回避できるので、EMI(電磁輻射)の発生を防止することができる。
【0141】
また、8B/10Bエンコーディングしたデータを、自己同期型スクランブルを掛けたデータに40ビット毎にはさむことや、タイミング基準信号SAVの直前でデスクランブラ41内のレジスタの値を全て0にセットすることにより、パソロジカルパターンの発生を防止することができる。
【0142】
以上説明した第1の実施の形態に係るカメラ伝送システムでは、3840×2160/24P,25P,30P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、CH1〜CH8(LinkA及びLinkB)のHD−SDI信号にマッピングすることにより、ビットレート10.692Gbpsのシリアル・デジタルデータに変換して伝送することができる。つまり、4k信号を、従来用いている10.692Gb/sシリアルインタフェースの多チャンネルで伝送することが出来るという効果がある。
【0143】
また、1フレームを構成する4k×8k信号を2サンプル毎に抽出して、サブイメージにマッピングしている。各サブイメージにマッピングされたサンプルは、元の画像である1フレームのサンプルを全体に持つ。従って、多チャンネルで伝送されるデータの内の1chのデータだけからサブイメージを個別に取得することによっても、画面全体の映像を、現行のHD用のモニタや波形モニタ、あるいは8k信号を4k用モニタ等で観測することができる。このため、受信側として現行のHD用のモニタが使用可能になるだけでなく、伝送に使用する映像機器や光ファイバーケーブル3等の不具合を解析する場合に有効であるという効果がある。
【0144】
また、上述した第1の実施の形態では、2サンプル毎に間引くようにしている。例えば、ライン間引きして3840/60P信号を、2CHの3840/60I信号としたり、フレーム間引きして3840/60P信号を、2CHの3840/30P信号としたりすることも想定される。しかしながら、上述した第1の実施の形態のように、2つのサンプル毎にサブイメージにマッピングする処理を行う場合、保存して割り振るデータの量が少なくなる。このため、放送用カメラ1からCCU2に信号を送信する際の遅延時間が少なくなるという効果がある。このように遅延時間が少なくなる信号処理を行うことは、リアルタイムで信号処理、信号伝送を行うことが必要とされる業務用カメラシステムにとって極めて重要であると言える。
【0145】
次に、本発明の第2の実施の形態に係るマッピング部11の動作例について、図19を参照して説明する。
図19は、マッピング部11によって、4k×2k信号の1フレームを構成するサンプルが第1〜第4のサブイメージにマッピングされる例を示す説明図である。
本実施の形態において、マッピング部11は、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、第1〜第4のサブイメージにマッピングすることを特徴とする。その他の箇所については、上述した第1の実施の形態の各部と同様であるため、詳細な説明を省略する。また、CCU2が備える信号受信装置6の処理については、上述した第1の実施の形態と同様であるため、詳細な説明を省略する。
【0146】
また、本例の放送用カメラ1は、4k×2k信号(4kサンプル×2kラインの超高解像度信号)として、UHDTV1に相当する3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を生成し、所定の方式でマッピングされたHD−SDI信号を送信する信号送信装置5を備えるカメラである。また、本例のCCU2が備える信号受信装置6は、放送用カメラ1から受信したHD−SDI信号に基づいて、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号の画像を再生できる。
【0147】
本例のマッピング部11は、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、SMPTE 435に従ってCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)の8チャンネルのビットレート1.485GbpsのHD−SDI信号にマッピングする回路である。そして、本実施の形態においても、上述した第1の実施の形態と同様に、マッピング部11は、フレームに配置された画像信号を、第1〜第4のサブイメージにマッピングする。
【0148】
ここで、4k×2k信号の1フレームと、第1〜第4のサブイメージに含まれるサンプルの位置を(サンプル番号,ライン番号)としてマッピングの具体例について、図19を参照して説明する。
例えば、4k×2k信号の1フレームに含まれる(0,0),(1,0)の2サンプルは、第1のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(2,0),(3,0)の2サンプルは、第2のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(0,1),(1,1)の2サンプルは、第3のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(2,1),(3,1)の2サンプルは、第4のサブイメージの(0,42),(1,42)にマッピングされる。
以下、同様に、4k×2k信号の1フレームに含まれるサンプルは、第1〜第4のサブイメージにマッピングされる。
【0149】
このように、マッピング部11は、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、ライン方向に2サンプル毎に間引いて、HD−SDIのアクティブ期間に多重する。マッピング部11は、各サンプルを1920×1080/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット 4chにマッピングした後、LinkA,Bにマッピングする(図6参照)。そして、放送用カメラ1は、現行HD−SDIのQuad link 4chで伝送することが可能となる。
【0150】
これは、図6に示した((Quad link 292)×2ch)×2chであるので、10Gbpsの2chで伝送できる。そして、10G 2chの信号を、1本の光ファイバーで伝送する場合、1.3μm/1.55μm 2波長多重技術やCWDM/DWDM波長多重技術を使うことが出来る。
【0151】
以上説明した第2の実施の形態によれば、3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、CH1〜CH8(LinkA及びLinkB)のHD−SDI信号にマッピングすることにより、ビットレート10.692Gbpsのシリアル・デジタルデータに変換して伝送することができる。つまり、フレーム間隔が50P,60Pとなった場合であっても、従来用いている10.692Gb/sシリアルインタフェースの多chで伝送することが出来るという効果がある。
【0152】
次に、本発明の第3の実施の形態に係るマッピング部11の動作例について、図20を参照して説明する。
図20は、マッピング部11によって、8k×4k信号の1フレームを構成するサンプルが第1〜第4のサブイメージにマッピングされる例を示す説明図である。
本実施の形態において、マッピング部11は、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、第1〜第4のサブイメージにマッピングすることを特徴とする。その他の箇所については、上述した第1の実施の形態の各部と同様であるため、詳細な説明を省略する。
【0153】
また、本例の放送用カメラ1は、8k×4k信号(8kサンプル×4kラインの超高解像度信号)として、UHDTV2に相当する7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号で規定される第1のフレームを生成し、所定の方式でマッピングされたHD−SDI信号を送信する信号送信装置5を備えるカメラである。また、本例のCCU2が備える信号受信装置6は、放送用カメラ1から受信したHD−SDI信号に基づいて、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号の画像を再生できる。
【0154】
本例のマッピング部11は、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、SMPTE 435に従ってCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)の8チャンネルのビットレート1.485GbpsのHD−SDI信号にマッピングする回路である。
7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、ライン方向に2サンプル毎に間引いて、図6の様にそれぞれを3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビットで規定される4chの第2のフレームにマッピングする。
【0155】
3840×2160/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット 4chは、さらにライン方向に2サンプル毎に間引いて、HD−SDIのアクティブ期間に多重することで、図7の様にそれぞれを1920×1080/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット 4chにマッピングでき、現行HD−SDIの(Quad link 292)×4chで伝送する。
【0156】
従って、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号をQuad link 16chにマッピング出来る。(Quad link 292)×2chは10Gbpsで伝送できるので、8chの10Gbpsで伝送できる。
【0157】
10G 8chの信号を1本の光ファイバーで伝送する際には、CWDM/DWDM(Coarse Wavelength Division Multiplexing/Dense Wavelength Division Multiplexing)波長多重技術を使うことが出来る。
【0158】
以上説明した第3の実施の形態によれば、7680×4320/50P,60P/4:4:4,4:2:2,4:2:0/10ビット,12ビット信号を、CH1〜CH8(LinkA及びLinkB)のHD−SDI信号にマッピングすることにより、ビットレート10.692Gbpsのシリアル・デジタルデータに変換して伝送することができる。つまり、ITUやSMPTEで審議されている次世代の映像信号である8k信号を、従来用いている10.692Gb/sシリアルインタフェースの多chで伝送することが出来るという効果がある。
【0159】
次に、本発明の第4の実施の形態に係るマッピング部11の動作例について、図21を参照して説明する。
図21は、マッピング部11によって、4k×2k信号の1フレームを構成するサンプルが第1〜第4のサブイメージにマッピングされる例を示す説明図である。
本実施の形態において、マッピング部11は、4096×2160/24P/4:4:4/12ビット信号を、第1〜第4のサブイメージにマッピングすることを特徴とする。その他の箇所については、上述した第1の実施の形態の各部と同様であるため、詳細な説明を省略する。また、CCU2が備える信号受信装置6の処理については、上述した第1の実施の形態と同様であるため、詳細な説明を省略する。
【0160】
また、本例の放送用カメラ1は、4k×2k信号(4kサンプル×2kラインの超高解像度信号)として、4096×2160/24P/4:4:4/12ビット信号を生成し、所定の方式でマッピングされたHD−SDI信号を送信する信号送信装置5を備えるカメラである。また、本例のCCU2が備える信号受信装置6は、放送用カメラ1から受信したHD−SDI信号に基づいて、4k×2k信号(4kサンプル×2kラインの超高解像度信号)として、4096×2160/24P/4:4:4/12ビット信号の画像を再生できる。
【0161】
本例のマッピング部11は、4096×2160/24P/4:4:4/12ビット信号を、SMPTE 435に従ってCH1〜CH8(LinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8)の8チャンネルのビットレート1.485GbpsのHD−SDI信号にマッピングする回路である。そして、本実施の形態においても、上述した第1の実施の形態と同様に、マッピング部11は、フレームに配置された画像信号を、第1〜第4のサブイメージにマッピングする。
【0162】
ここで、4k×2k信号の1フレームと、第1〜第4のサブイメージに含まれるサンプルの位置を(サンプル番号,ライン番号)としてマッピングの具体例について、図21を参照して説明する。
例えば、4k×2k信号の1フレームに含まれる(0,0),(1,0)の2サンプルは、第1のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(2,0),(3,0)の2サンプルは、第2のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(0,1),(1,1)の2サンプルは、第3のサブイメージの(0,42),(1,42)にマッピングされる。
また、4k×2k信号の1フレームに含まれる(2,1),(3,1)の2サンプルは、第4のサブイメージの(0,42),(1,42)にマッピングされる。
以下、同様に、4k×2k信号の1フレームに含まれるサンプルは、第1〜第4のサブイメージにマッピングされる。
【0163】
このように、マッピング部11は、4096×2160/24P/4:4:4/12ビット信号を、ライン方向に2サンプル毎に間引いて、HD−SDIのアクティブ期間に多重する。マッピング部11は、各サンプルを2048×1080/24P/4:4:4/12ビット 4chにマッピングした後、2048×1080/24P/4:2:2/10ビットであるLinkA,Bにマッピングする。そして、放送用カメラ1は、8chの現行HD−SDIで伝送することが可能となる。
【0164】
以上説明した第4の実施の形態によれば、4096×2160/24P/4:4:4/12ビット信号を、CH1〜CH8(LinkA及びLinkB)のHD−SDI信号にマッピングすることにより、ビットレート10.692Gbpsのシリアル・デジタルデータに変換して伝送することができる。つまり、フレーム間隔が24Pとなった場合であっても、従来用いている10.692Gb/sシリアルインタフェースの多chで伝送することが出来るという効果がある。
【0165】
なお、以上の例ではカメラ伝送システムに本発明を適用しているが、他にも様々な方式の信号を伝送するようにしてもよい。このように、様々な信号を送信する場合に、適用することができる。
【図面の簡単な説明】
【0166】
【図1】本発明の第1の実施の形態に係るテレビジョン放送局用のカメラ伝送システムの全体構成を示す図である。
【図2】放送用カメラの回路構成のうち、信号送信装置の内部構成例を示すブロック図である。
【図3】UHDTV規格における1フレームのサンプル構造の例を示す図である。
【図4】4k×2k信号の1フレームに含まれるサンプルを第1〜第4のサブイメージにマッピングする例を示す説明図である。
【図5】4k×2k信号の1フレームに含まれるサンプルを第1〜第4のサブイメージにマッピングする例を示す説明図である。
【図6】SMPTE 435 Part1の5.4 Octa Link 1.5 Gbps Classによる、4k×2k信号のHD−SDI信号へのマッピング方法の概略を示す図である。
【図7】SMPTE 372MによるLinkA,LinkBのデータ構造の概略を示す図である。
【図8】S/P・スクランブル・8B/10B部の構成を示すブロック図である。
【図9】パソロジカルパターンを示す図である。
【図10】AC結合の伝送系におけるベースラインのうねりを示す図である。
【図11】タイミング基準信号SAV内のXYZのコードを示す図である。
【図12】多重部での多重の様子を示す図である。
【図13】データ長変換部によって形成されるデータの構造を示す図である。
【図14】データ長変換部によって形成されるデータの構造を示す図である。
【図15】データ長変換部によって形成されるデータの構造を示す図である。
【図16】多重・P/S変換部によって生成される10.692Gbpsのシリアル・デジタルデータの1ライン分の構造を示す図である。
【図17】CCUの回路構成のうち、信号受信装置の内部構成例を示すブロック図である。
【図18】S/P・スクランブル・8B/10B部の構成を示すブロック図である。
【図19】4k×2k信号の1フレームに含まれるサンプルを第1〜第4のサブイメージにマッピングする例を示す説明図である。
【図20】8k×4k信号の1フレームに含まれるサンプルを4チャンネルの4k×2k信号の1フレームにマッピングする例を示す説明図である。
【図21】4k×2k信号の1フレームに含まれるサンプルを第1〜第4のサブイメージにマッピングする例を示す説明図である。
【符号の説明】
【0167】
1…放送用カメラ、2…CCU(カメラコントロールユニット)、3…光ファイバーケーブル、5…信号送信装置、6…信号受信装置、11…マッピング部、12…S/P・スクランブル・8B/10B部、38−1〜38−8…S/P・スクランブル・8B/10B部のブロック、13…PLL、14…多重部、15…データ長変換部、16…FIFOメモリ、17…多チャンネルデータ形成部、18…多重・P/S変換部、19…光電変換部、21…S/P(シリアル/パラレル)変換部、22…TRS検出部、23…FIFOメモリ、24…スクランブラ、25…8B/10Bエンコーダ、26…FIFOメモリ、27…FIFOメモリ、28…抜き出し部、29…K28.5挿入部、30…8B/10Bエンコーダ、31…光電変換部、32…S/P変換・多チャンネルデータ形成部、33…多重部、34…PLL、35…FIFOメモリ、36…データ長変換部、37…分離部、38…デスクランブル・8B/10B・P/S部、38−1〜38−8…デスクランブル・8B/10B・P/S部のブロック、39…4k×2k再生部、42…デスクランブラ、42…8B/10Bデコーダ、43…セレクタ、44…FIFOメモリ、45…FIFOメモリ、46…P/S(パラレル/シリアル)変換部、47…8B/10Bデコーダ、48…サンプルデータ形成部
【特許請求の範囲】
【請求項1】
1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える入力画像信号を送信する信号送信装置であって、
前記入力画像信号の各フレームから抽出した画素サンプルを、それぞれ所定サンプルごとに間引くと共に、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングし、マッピングされた前記第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネルと第2のリンクの伝送チャンネルに分割して8つのチャンネルにマッピングするマッピング部と、
マッピングされた前記第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換するパラレル/シリアル変換部と、
前記パラレル/シリアル変換部によってシリアル変換されたシリアル・デジタルデータを出力する出力部と
を備えたことを特徴とする信号送信装置。
【請求項2】
請求項1に記載の信号送信装置において、
前記マッピング部は、
同一ライン上で隣り合う2つのサンプルを間引いて、
各フレームの奇数ライン上の各2サンプルを交互に前記第1のサブイメージと前記第2のサブイメージにマッピングし、各フレームの偶数ライン上の各2サンプルを交互に前記第3のサブイメージと前記第4のサブイメージとにマッピングすることを特徴とする信号送信装置。
【請求項3】
1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える入力画像信号を送信する信号送信方法であって、
前記入力画像信号の各フレームから抽出した画素を、それぞれ所定サンプルごとに間引くと共に、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングし、マッピングされた前記第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネルと第2のリンクの伝送チャンネルに分割して8つのチャンネルにマッピングするマッピング処理と、
前記マッピング処理でマッピングされた前記第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換するパラレル/シリアル変換処理と、
前記パラレル/シリアル変換処理によってシリアル変換されたシリアル・デジタルデータを出力する出力処理と
を行うことを特徴とする信号送信方法。
【請求項4】
1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号を受信する信号受信装置であって、
前記画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する受信部と、
前記受信部で受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを1サンプルずつ取り出して前記画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する再生部と、を備えたことを特徴とする信号受信装置。
【請求項5】
請求項4に記載の信号受信装置において、
前記再生部は、
前記第1のサブイメージと前記第2のサブイメージとにマッピングされた所定サンプルを、奇数ライン上に交互に配置し、前記第3のサブイメージと前記第4のサブイメージとにマッピングされた所定サンプルを、偶数ライン上に交互に配置し、
各ライン上に配置されたサンプルから、そのサンプルに隣り合う間引き画素を復元することを特徴とする信号受信装置。
【請求項6】
1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号を受信する信号受信方法であって、
前記画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する受信処理と、
前記受信処理で受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを1サンプルずつ取り出して前記画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する再生処理と、
を行うことを特徴とする信号受信方法。
【請求項1】
1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える入力画像信号を送信する信号送信装置であって、
前記入力画像信号の各フレームから抽出した画素サンプルを、それぞれ所定サンプルごとに間引くと共に、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングし、マッピングされた前記第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネルと第2のリンクの伝送チャンネルに分割して8つのチャンネルにマッピングするマッピング部と、
マッピングされた前記第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換するパラレル/シリアル変換部と、
前記パラレル/シリアル変換部によってシリアル変換されたシリアル・デジタルデータを出力する出力部と
を備えたことを特徴とする信号送信装置。
【請求項2】
請求項1に記載の信号送信装置において、
前記マッピング部は、
同一ライン上で隣り合う2つのサンプルを間引いて、
各フレームの奇数ライン上の各2サンプルを交互に前記第1のサブイメージと前記第2のサブイメージにマッピングし、各フレームの偶数ライン上の各2サンプルを交互に前記第3のサブイメージと前記第4のサブイメージとにマッピングすることを特徴とする信号送信装置。
【請求項3】
1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える入力画像信号を送信する信号送信方法であって、
前記入力画像信号の各フレームから抽出した画素を、それぞれ所定サンプルごとに間引くと共に、その間引かれたサンプルを各フレームごとに均等な順序で取り出してHD−SDIフォーマットの第1,第2,第3及び第4のサブイメージのアクティブ期間にマッピングし、マッピングされた前記第1,第2,第3及び第4のサブイメージを、それぞれ1つのサブイメージごとに第1のリンクの伝送チャンネルと第2のリンクの伝送チャンネルに分割して8つのチャンネルにマッピングするマッピング処理と、
前記マッピング処理でマッピングされた前記第1,第2,第3及び第4のサブイメージを、それぞれシリアル変換するパラレル/シリアル変換処理と、
前記パラレル/シリアル変換処理によってシリアル変換されたシリアル・デジタルデータを出力する出力処理と
を行うことを特徴とする信号送信方法。
【請求項4】
1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号を受信する信号受信装置であって、
前記画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する受信部と、
前記受信部で受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを1サンプルずつ取り出して前記画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する再生部と、を備えたことを特徴とする信号受信装置。
【請求項5】
請求項4に記載の信号受信装置において、
前記再生部は、
前記第1のサブイメージと前記第2のサブイメージとにマッピングされた所定サンプルを、奇数ライン上に交互に配置し、前記第3のサブイメージと前記第4のサブイメージとにマッピングされた所定サンプルを、偶数ライン上に交互に配置し、
各ライン上に配置されたサンプルから、そのサンプルに隣り合う間引き画素を復元することを特徴とする信号受信装置。
【請求項6】
1フレームの画素数がHD−SDIフォーマットで規定された画素数を越える画像信号を受信する信号受信方法であって、
前記画像信号がマッピングされ、それぞれが第1のリンクチャンネルと第2のリンクチャンネルに分割された第1,第2,第3及び第4のサブイメージを受信する受信処理と、
前記受信処理で受信した第1,第2,第3及び第4のサブイメージのアクティブ期間に配置された画素サンプルを1サンプルずつ取り出して前記画像信号の1フレーム内に順に配置し、配置されたサンプルから間引かれた画素を復元する再生処理と、
を行うことを特徴とする信号受信方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2009−130639(P2009−130639A)
【公開日】平成21年6月11日(2009.6.11)
【国際特許分類】
【出願番号】特願2007−303628(P2007−303628)
【出願日】平成19年11月22日(2007.11.22)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成21年6月11日(2009.6.11)
【国際特許分類】
【出願日】平成19年11月22日(2007.11.22)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]